KR102586042B1 - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR102586042B1
KR102586042B1 KR1020180040599A KR20180040599A KR102586042B1 KR 102586042 B1 KR102586042 B1 KR 102586042B1 KR 1020180040599 A KR1020180040599 A KR 1020180040599A KR 20180040599 A KR20180040599 A KR 20180040599A KR 102586042 B1 KR102586042 B1 KR 102586042B1
Authority
KR
South Korea
Prior art keywords
conductive layer
layer
wires
insulating film
display device
Prior art date
Application number
KR1020180040599A
Other languages
English (en)
Other versions
KR20190117866A (ko
Inventor
최철현
이재일
이근수
채경찬
김광민
곽원규
김기욱
김양완
김현준
나지수
문중수
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180040599A priority Critical patent/KR102586042B1/ko
Priority to US16/363,145 priority patent/US10658452B2/en
Priority to CN201910272053.1A priority patent/CN110349998A/zh
Publication of KR20190117866A publication Critical patent/KR20190117866A/ko
Application granted granted Critical
Publication of KR102586042B1 publication Critical patent/KR102586042B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/868—Arrangements for polarized light emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 외광에 의한 품질 저하를 방지할 수 있는 디스플레이 장치를 위하여, 디스플레이영역과 상기 디스플레이영역 외측의 주변영역을 갖는 기판과, 상기 기판의 상기 주변영역 상에 위치한 복수개의 배선들과, 상기 복수개의 배선들을 덮으며 상기 복수개의 배선들에 대응하는 제1요철면을 갖는 제1상면을 포함하는 층간절연막과, 상기 층간절연막 상에 위치하며 상기 제1요철면에 대응하는 제2요철면을 갖는 제2상면을 포함하는 제1도전층과, 상기 제1도전층 상에 위치하며 상면이 평탄한 평탄화층과, 상기 평탄화층 상에 위치하며, 상면이 평탄한 제2도전층과, 상기 제2도전층 상에 위치하는 편광판을 구비하는, 디스플레이 장치를 제공한다.

Description

디스플레이 장치{Display apparatus}
본 발명의 실시예들은 디스플레이 장치에 관한 것으로서, 더 상세하게는 외광에 의한 품질 저하를 방지할 수 있는 디스플레이 장치에 관한 것이다.
일반적으로 디스플레이 장치는 디스플레이영역을 가지며, 디스플레이영역 내에는 많은 화소들이 위치하게 된다. 디스플레이영역 외측의 주변영역에는, 이러한 디스플레이영역 내에 위치한 화소들 또는 디스플레이영역 외부에 위치한 회로부 등에 인가할 전기적 신호를 전달하기 위한 배선들이 위치하게 된다.
하지만 종래의 디스플레이 장치의 경우, 그러한 배선들로 인하여 외부로부터의 광이 반사됨에 따라 사용자가 이를 인식하게 된다는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 외광에 의한 품질 저하를 방지할 수 있는 디스플레이 장치를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 디스플레이영역과 상기 디스플레이영역 외측의 주변영역을 갖는 기판과, 상기 기판의 상기 주변영역 상에 위치한 복수개의 배선들과, 상기 복수개의 배선들을 덮으며 상기 복수개의 배선들에 대응하는 제1요철면을 갖는 제1상면을 포함하는 층간절연막과, 상기 층간절연막 상에 위치하며 상기 제1요철면에 대응하는 제2요철면을 갖는 제2상면을 포함하는 제1도전층과, 상기 제1도전층 상에 위치하며 상면이 평탄한 평탄화층과, 상기 평탄화층 상에 위치하며, 상면이 평탄한 제2도전층과, 상기 제2도전층 상에 위치하는 편광판을 구비하는, 디스플레이 장치가 제공된다.
상기 복수개의 배선들은 복수개의 제1배선들과 복수개의 제2배선들을 포함할 수 있다.
이때, 상기 복수개의 제1배선들과 상기 복수개의 제2배선들은 교번하여 위치할 수 있다.
나아가, 상기 복수개의 제1배선들 하부에 위치한 제1게이트절연막과, 상기 복수개의 제1배선들을 덮도록 상기 층간절연막 하부에 위치하는 제2게이트절연막을 더 구비하고, 상기 복수개의 제2배선들은 상기 복수개의 제1배선들 사이에 대응하도록 상기 제2게이트절연막 상에 위치할 수 있다.
한편, 상기 제2도전층은 상기 복수개의 배선들 상부에 위치하는 관통홀을 가질 수 있다. 이때, 상기 관통홀을 채우는 추가절연막을 더 구비할 수 있다. 나아가, 상기 추가절연막은 상기 제2도전층과 상기 편광판 사이에 개재될 수 있다.
상기 추가절연막은 상기 제2도전층의 상면의 적어도 일부를 노출시킬 수 있다. 이 경우, 상기 기판의 상기 디스플레이영역 상에 위치하며 순차로 적층된 화소전극과 발광층을 포함하는 중간층과 대향전극을 포함하는 발광소자를 더 구비하고, 상기 대향전극은 상기 주변영역으로 연장되어 상기 제2도전층의 상면에 컨택할 수 있다. 그리고 상기 제2도전층은 상기 제1도전층에 전기적으로 연결될 수 있다.
한편, 상기 제2도전층은 상호 이격된 제1부분과 제2부분을 포함할 수 있다. 이 경우, 상기 제1부분과 상기 제2부분 사이의 공간은, 상기 복수개의 배선들 중 어느 하나의 상부에 위치할 수 있다.
상기 제1부분과 상기 제2부분 사이를 채우는 추가절연막을 더 구비할 수 있다. 이때, 상기 추가절연막은 상기 제2도전층과 상기 편광판 사이에 개재될 수 있다. 상기 추가절연막은 상기 제1부분의 상면의 적어도 일부를 노출시킬 수 있다. 이 경우, 상기 기판의 상기 디스플레이영역 상에 위치하며 순차로 적층된 화소전극과 발광층을 포함하는 중간층과 대향전극을 포함하는 발광소자를 더 구비하고, 상기 대향전극은 상기 주변영역으로 연장되어 상기 제1부분의 상면에 컨택할 수 있다. 그리고 상기 제1부분은 상기 제1도전층에 전기적으로 연결될 수 있다. 상기 제2부분은 상기 화소전극에 전기적으로 연결될 수 있다.
한편, 상기 제2도전층은 복수개의 연결배선들을 포함할 수 있다. 이 경우, 상기 복수개의 연결배선들 사이를 채우는 추가절연막을 더 구비할 수 있다. 나아가, 상기 추가절연막은 상기 제2도전층과 상기 편광판 사이에 개재될 수 있다.
상기 기판의 상기 주변영역에 위치하며, 상기 디스플레이영역 내의 디스플레이소자들에 인가될 전기적 신호를 생성할 수 있는 구동회로부를 더 구비하고, 상기 복수개의 연결배선들은 상기 구동회로부에 전기적으로 연결될 수 있다.
상기 제2도전층과 상기 편광판 사이에 개재되며 상면이 평탄한 추가절연막과, 상기 추가절연막과 상기 편광판 사이에 개재되며 상면이 평탄한 제3도전층을 더 구비할 수 있다.
이 경우, 상기 제3도전층은 복수개의 추가 배선들을 포함하고, 상기 복수개의 추가 배선들 사이의 공간은 상기 복수개의 연결배선들 상부에 위치할 수 있다.
또는, 상기 제3도전층은 상호 이격된 제1부분과 제2부분을 포함할 수 있다. 이 때, 상기 제1부분과 상기 제2부분 사이의 공간은 상기 복수개의 연결배선들 상부에 위치할 수 있다. 한편, 상기 기판의 상기 디스플레이영역 상에 위치하며 순차로 적층된 화소전극과 발광층을 포함하는 중간층과 대향전극을 포함하는 발광소자를 더 구비하고, 상기 대향전극은 상기 주변영역으로 연장되어 상기 제1부분의 상면에 컨택할 수 있다. 이 경우 상기 제1부분은 상기 제1도전층에 전기적으로 연결될 수 있다. 그리고 상기 제2부분은 상기 화소전극에 전기적으로 연결될 수 있다.
한편, 상기 기판의 상기 디스플레이영역 상에 위치하며, 순차로 적층된 화소전극과, 발광층을 포함하는 중간층과, 대향전극을 포함하는 발광소자를 더 구비하고, 상기 제2도전층은 상기 화소전극과 동일 층 상에 위치할 수 있다.
상기 기판의 상기 디스플레이영역 상에 위치하며 순차로 적층된 화소전극과 발광층을 포함하는 중간층과 대향전극을 포함하는 발광소자와, 상기 발광소자 하부에 위치하며 제1게이트전극과 상기 제1게이트전극 상부에 위치하는 제1소스전극을 포함하는 제1박막트랜지스터와, 상기 제1소스전극과 상기 발광소자 사이에 위치하는 중간도전층을 더 구비하며, 상기 제1도전층은 상기 제1소스전극과 동일 층 상에 위치하고, 상기 제2도전층은 상기 중간도전층과 동일 층 상에 위치할 수 있다. 이때, 상기 중간도전층은 제2소스전극일 수 있다.
본 발명의 다른 일 관점에 따르면, 디스플레이영역과 상기 디스플레이영역 외측의 주변영역을 갖는 기판과, 상기 기판의 상기 주변영역 상에 위치하며 제1요철면을 갖는 제1상면을 포함하는 층간절연막과, 상기 층간절연막 상에 위치하며 상기 제1요철면에 대응하는 제2요철면을 갖는 제2상면을 포함하는 제1도전층과, 상기 제1도전층 상에 위치하며 상면이 평탄한 평탄화층과, 상기 평탄화층 상에 위치하며 상면이 평탄한 제2도전층과, 상기 제2도전층 상에 위치하는 편광판을 구비하는, 디스플레이 장치가 제공된다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 외광에 의한 품질 저하를 방지할 수 있는 디스플레이 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 평면도이다.
도 2는 도 1의 A 부분을 개략적으로 도시하는 개념도이다.
도 3은 도 2의 III-III 선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.
도 4는 본 발명의 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도이다.
도 5는 도 4에 도시된 디스플레이 장치의 일부분을 개략적으로 도시하는 평면도이다.
도 6은 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 평면도이다.
도 7은 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 평면도이다.
도 8은 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도이다.
도 9는 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도이다.
도 10은 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도이다.
도 11은 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도이다.
도 12는 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도이다.
도 13은 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도이다.
도 14는 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도이다.
도 15는 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도이다.
도 16은 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 평면도이다.
도 17은 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 평면도이다.
도 18은 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 평면도이다.
도 19는 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일 화소를 개략적으로 도시하는 회로도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서 층, 막, 영역, 판 등의 각종 구성요소가 다른 구성요소 "상에" 있다고 할 때, 이는 다른 구성요소 "바로 상에" 있는 경우뿐 아니라 그 사이에 다른 구성요소가 개재된 경우도 포함한다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 제조 과정 중의 일 모습을 개략적으로 도시하는 개념도이고, 도 2는 도 1의 A 부분을 개략적으로 도시하는 개념도이다.
본 실시예에 따른 디스플레이 장치는 도 1에 도시된 것과 같이 복수개의 화소들이 위치하는 디스플레이영역(DA)과, 이 디스플레이영역(DA) 외측에 위치하는 주변영역(PA)을 갖는다. 이는 기판(100)이 그러한 디스플레이영역(DA) 및 주변영역(PA)을 갖는 것으로 이해될 수도 있다. 주변영역(PA)은 집적회로(IC)와 같은 각종 전자소자나 인쇄회로기판 등이 전기적으로 부착되는 영역인 패드영역(PADA)을 포함한다.
도 1은 제조 과정 중의 기판 등의 모습을 나타낸 평면도로 이해될 수도 있다. 최종적인 디스플레이 장치나 디스플레이 장치를 포함하는 스마트폰 등의 전자장치에 있어서는, 사용자에 의해 인식되는 주변영역(PA)의 면적을 최소화하기 위해, 기판 등의 일부가 벤딩될 수 있다. 예컨대 도 1 및 도 2에 도시된 것과 같이 기판은 x축 방향으로의 폭이 상이한 부분을 가질 수 있으며, 폭이 좁은 부분에서 (x축과 평행한 벤딩축을 중심으로) 기판이 벤딩될 수 있다. 이 경우 패드영역(PADA)의 적어도 일부가 디스플레이영역(DA)과 중첩하여 위치하도록 할 수 있다. 물론 패드영역(PADA)이 디스플레이영역(DA)을 가리는 것이 아니라 패드영역(PADA)이 디스플레이영역(DA)의 뒤쪽에 위치하도록, 벤딩방향이 설정된다. 이에 따라 사용자는 디스플레이영역(DA)이 디스플레이 장치의 대부분을 차지하는 것으로 인식하게 된다.
이러한 기판은 플렉서블 또는 벤더블 특성을 갖는 다양한 물질을 포함할 수 있는데, 예컨대 폴리에테르술폰(polyethersulphone, PES), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide, PEI), 폴리에틸렌 나프탈레이트(polyethylene naphthalate, PEN), 폴리에틸렌 테레프탈레이드(polyethylene terephthalate, PET), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyallylate, PAR), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP)와 같은 고분자 수지를 포함할 수 있다. 물론 기판은 이와 같은 고분자 수지를 포함하는 두 개의 층들과 그 층들 사이에 개재된 (실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 등의) 무기물을 포함하는 배리어층을 포함하는 다층구조를 가질 수도 있는 등, 다양한 변형이 가능하다. 또한 기판이 벤딩될 필요가 없는 디스플레이의 경우에는 기판은 글라스를 포함할 수도 있다.
디스플레이영역(DA)의 가장자리는 전체적으로는 직사각형 또는 정사각형과 유사한 형상을 가질 수 있다. 구체적으로, 디스플레이영역(DA)은 상호 마주보는 제1가장자리(E1)와 제2가장자리(E2)와, 상호 마주보되 제1가장자리(E1)와 제2가장자리(E2) 사이에 위치한 제3가장자리(E3)와 제4가장자리(E4)를 포함할 수 있다. 패드영역(PADA)은 제1가장자리(E1) 내지 제4가장자리(E4) 중 제4가장자리(E4)에 인접한다. 이때 제1가장자리(E1)와 제4가장자리(E4)를 연결하는 제1부분은 라운드 형상을 가질 수 있다. 물론 디스플레이영역(DA)은 제2가장자리(E2)와 제4가장자리(E4)를 연결하는 제2부분에서도 라운드 형상을 가질 수 있다. 또한, 디스플레이영역(DA)은 가장자리의 그 외의 부분에서도 라운드 형상을 가질 수도 있다.
도 3은 도 2의 III-III 선을 따라 취한 단면을 개략적으로 도시하는 단면도이다. 도 3은 도 2에서 서로 이격되어 위치한 부분들을 도시하는 단면도로서, 서로 인접한 구성요소들을 도시하는 것은 아니다. 예컨대 도 3에서는 화소(PX1)와 화소(PX2)를 도시하고 있는바, 도 3에서 확인할 수 있는 것과 같이 화소(PX1)와 화소(PX2)는 서로 인접하여 위치한 화소들은 아니다. 또한 도 3은 도 2에서 서로 이격된 부분들을 도시하는 단면도로서, 서로 이격된 부분들에서의 단면들은 동일한 방향에서의 단면들인 것은 아니다. 예컨대 화소(PX1)를 도시하는 단면의 경우에는 복수개의 배선(PL)들을 도시하는 단면과 동일 평면에서의 단면이 아닐 수 있다. 즉, 도 2에 표시된 III-III 선은 편의상 직선으로 나타낸 것이고, 실제로는 곡선이거나 복수회 절곡된 것일 수 있다. 어떤 경우이든, 도 3은 도 2의 디스플레이영역(DA) 내의 화소(PX1)와 화소(PX2), 그리고 주변영역(PA) 내에서의 복수개의 배선(PL)들 중 일부를 도시하는 단면도인 것으로 이해될 수 있다.
도 3에 도시된 것과 같이, 기판(100)의 디스플레이영역에는 디스플레이소자들(310, 320) 외에도, 디스플레이소자들(310, 320)이 전기적으로 연결되는 박막트랜지스터들(210, 220)도 위치할 수 있다. 도 3에서는 디스플레이소자들(310, 320)로서 유기발광소자들이 디스플레이영역(DA)에 위치하는 것을 도시하고 있다. 이러한 유기발광소자들이 박막트랜지스터들(210, 220)에 전기적으로 연결된다는 것은, 화소전극들(311, 321)이 박막트랜지스터들(210, 220)에 전기적으로 연결되는 것으로 이해될 수 있다.
참고로 도 3에서는 제1박막트랜지스터(210)가 화소(PX1)에 위치하고, 제2박막트랜지스터(220)가 화소(PX2)에 위치하며, 제1디스플레이소자(310)가 제1박막트랜지스터(210)에 전기적으로 연결되고 제2디스플레이소자(320)가 제2박막트랜지스터(220)에 전기적으로 연결되는 것으로 도시하고 있다. 이하에서는 편의상 제1박막트랜지스터(210)와 제1디스플레이소자(310)에 대해 설명하며, 이는 제2박막트랜지스터(220)와 제2디스플레이소자(320)에도 적용될 수 있다. 즉, 제2박막트랜지스터(220)의 제2반도체층(221), 제2게이트전극(223), 제2소스전극(225a) 및 제2드레인전극(225b)에 대한 설명, 그리고 제2디스플레이소자(320)의 제2화소전극(321), 대향전극(325) 및 중간층(323)에 대한 설명은 생략한다. 참고로 제2디스플레이소자(320)의 대향전극(325)은 제1디스플레이소자(310)의 대향전극(315)과 일체(一體)일 수 있다.
제1박막트랜지스터(210)는 비정질실리콘, 다결정실리콘 또는 유기반도체물질을 포함하는 제1반도체층(211), 제1게이트전극(213), 제1소스전극(215a) 및 제1드레인전극(215b)을 포함할 수 있다. 제1반도체층(211)과 제1게이트전극(213)과의 절연성을 확보하기 위해, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함하는 제1게이트절연막(121)이 제1반도체층(211)과 제1게이트전극(213) 사이에 개재될 수 있다. 아울러 제1게이트전극(213)의 상부에는 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함하는 제1층간절연막(131)이 배치될 수 있으며, 제1소스전극(215a) 및 제1드레인전극(215b)은 그러한 제1층간절연막(131) 상에 배치될 수 있다. 이와 같이 무기물을 포함하는 절연막은 CVD 또는 ALD(atomic layer deposition)를 통해 형성될 수 있다. 이는 후술하는 실시예들 및 그 변형예들에 있어서도 마찬가지이다.
제1게이트전극(213), 제1소스전극(215a) 및 제1드레인전극(215b)은 다양한 도전성 물질로 형성될 수 있다. 제1게이트전극(213)은 몰리브덴 또는 알루미늄을 포함할 수 있고, 필요하다면 다층구조를 취할 수도 있다. 예컨대 제1게이트전극(213)은 몰리브덴층, 알루미늄층 및 몰리브덴층을 포함하는 3층구조일 수 있다. 제1소스전극(215a) 및 제1드레인전극(215b)은 티타늄 또는 알루미늄을 포함할 수 있고, 필요하다면 다층구조를 취할 수도 있다. 예컨대 제1소스전극(215a) 및 제1드레인전극(215b)은 티타늄층, 알루미늄층 및 티타늄층을 포함하는 3층구조일 수 있다. 물론 본 발명이 이에 한정되는 것은 아니다.
이러한 구조의 제1박막트랜지스터(210)와 기판(100) 사이에는 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등과 같은 무기물을 포함하는 버퍼층(110)이 개재될 수 있다. 이러한 버퍼층(110)은 기판(100)의 상면의 평활성을 높이거나 기판(100) 등으로부터의 불순물이 제1박막트랜지스터(210)의 제1반도체층(211)으로 침투하는 것을 방지하거나 최소화하는 역할을 할 수 있다.
그리고 제1박막트랜지스터(210) 상에는 평탄화층(140)이 배치될 수 있다. 예컨대 도 3에 도시된 것과 같이 제1박막트랜지스터(210) 상부에 유기발광소자가 배치될 경우, 평탄화층(140)은 제1박막트랜지스터(210)를 덮는 보호막 상부를 대체로 평탄화하는 역할을 할 수 있다. 이러한 평탄화층(140)은 예컨대 아크릴, BCB(Benzocyclobutene) 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다. 도 3에서는 평탄화층(140)이 단층으로 도시되어 있으나, 다층일 수도 있는 등 다양한 변형이 가능하다.
기판(100)의 디스플레이영역(DA) 내에 있어서, 평탄화층(140) 상에는 제1디스플레이소자(310)가 위치할 수 있다. 제1디스플레이소자(310)는 예컨대 제1화소전극(311), 대향전극(315) 및 그 사이에 개재되며 발광층을 포함하는 중간층(313)을 갖는 유기발광소자일 수 있다. 화소전극(311)은 도 3에 도시된 것과 같이 평탄화층(140) 등에 형성된 개구부를 통해 제1소스전극(215a) 및 제1드레인전극(215b) 중 어느 하나와 컨택하여 제1박막트랜지스터(210)와 전기적으로 연결된다. 이러한 화소전극(311)은 예컨대 ITO, IZO, In2O3 등을 포함할 수 있다. 물론 화소전극(311)은 필요에 따라 이와 다른 상이한 물질을 포함할 수도 있는데, 예컨대 알루미늄이나 구리 등의 금속을 포함할 수도 있다.
평탄화층(140) 상부에는 화소정의막(150)이 배치될 수 있다. 이 화소정의막(150)은 각 부화소들에 대응하는 개구, 즉 적어도 화소전극(311)의 중앙부가 노출되도록 하는 개구를 가짐으로써 화소를 정의하는 역할을 한다. 또한, 도 3에 도시된 바와 같은 경우, 화소정의막(150)은 화소전극(311)의 가장자리와 화소전극(311) 상부의 대향전극(315)과의 사이의 거리를 증가시킴으로써 화소전극(311)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 한다. 이와 같은 화소정의막(150)은 예컨대 폴리이미드 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다.
유기발광소자의 중간층(313)은 저분자 또는 고분자 물질을 포함할 수 있다. 중간층(313)이 저분자 물질을 포함할 경우, 중간층(313)은 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있으며, 진공증착의 방법으로 형성될 수 있다. 중간층(313)이 고분자 물질을 포함할 경우, 중간층(313)은 홀 수송층(HTL) 및 발광층(EML)을 포함하는 구조를 가질 수 있다. 이 때, 홀 수송층은 PEDOT을 포함하고, 발광층은 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 물질을 포함할 수 있다. 이러한 중간층(313)은 스크린 인쇄나 잉크젯 인쇄방법, 레이저열전사방법(LITI; Laser induced thermal imaging) 등으로 형성할 수 있다. 물론 중간층(313)은 반드시 이에 한정되는 것은 아니고, 다양한 구조를 가질 수도 있음은 물론이다. 그리고 중간층(313)은 복수개의 화소전극들(311, 321)들에 걸쳐서 일체인 층을 포함할 수도 있고, 복수개의 화소전극들(311, 321)들 각각에 대응하도록 패터닝된 층을 포함할 수도 있다.
대향전극(315)은 디스플레이영역(DA) 상부에 배치되는데, 디스플레이영역(DA)을 덮도록 배치될 수 있다. 즉, 대향전극(315)은 복수개의 유기발광소자들에 있어서 일체(一體)로 형성되어 복수개의 화소전극들(311, 321)들에 대응할 수 있다.
주변영역(PA)에는 복수개의 배선(PL)들이 위치하는데, 이 복수개의 배선(PL)들은 제1게이트절연막(121) 상에 위치할 수 있다. 이 경우 복수개의 배선(PL)들은 제조 과정에서 제1박막트랜지스터(210)의 제1게이트전극(213)과 동일 물질로 동시에 형성될 수 있다. 복수개의 배선(PL)들은 디스플레이영역(DA) 내에 위치한 화소(PX1)나 화소(PX2)에 인가할 전기적 신호를 전달하거나, 디스플레이영역(DA) 외부의 주변영역(PA)에 위치한 회로부(미도시) 등에 인가할 전기적 신호를 전달할 수 있다. 여기서 주변영역(PA)에 위치한 회로부라 함은, 도 19를 참조하여 후술하는 것과 같이 디스플레이영역(DA) 내에 위치하는 스캔라인(SL)들에 인가될 주사신호를 생성하는 시프트 레지스터 등일 수 있다.
디스플레이영역(DA)에서 제1게이트전극(213)과 제2게이트전극(223)을 제1층간절연막(131)이 덮는 것처럼, 주변영역(PA)에서 복수개의 배선(PL)들을 제1층간절연막(131)이 덮는다. 즉, 제1층간절연막(131)은 디스플레이영역(DA)에서 주변영역(PA)으로 연장될 수 있다. 제1층간절연막(131)은 전술한 것과 같이 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함하기에, 그 상면이 그 하부에 위치하는 구성요소들에 대응하는 형상을 갖게 된다. 즉, 제1층간절연막(131) 하부에 복수개의 배선(PL)들이 존재하기에, 제1층간절연막(131)이 갖는 제1상면은, 이 복수개의 배선(PL)들에 대응하는 제1요철면을 갖는다.
여기서 제1요철면이라 함은, 단순히 볼록 튀어나온 부분과 오목한 부분이 존재한다는 것을 의미하는 것은 아니다. 디스플레이 장치의 해상도가 높아짐에 따라 디스플레이영역(DA)이나 그 외측의 구동회로부에 인가될 전기적 신호를 전달하는 복수개의 배선(PL)들의 개수는 증가할 수밖에 없고, 디스플레이 장치에 있어서 디스플레이영역(DA)이 차지하는 면적의 비율을 높이기 위해서는 주변영역(PA)의 면적이 좁아질 수밖에 없다. 그러한 환경 하에서 전기적 신호를 전달하는 복수개의 배선(PL)들 사이의 간격은 좁아질 수밖에 없고, 이에 따라 제1층간절연막(131)의 제1상면이 갖는 제1요철면은, 도 3에 도시된 것과 같이 복수개의 배선(PL)들 사이에 대응하는 위치에 "V" 형태의 골(valley)들을 갖게 된다. 제1요철면이라 함은 이와 같이 복수개의 배선(PL)들 사이에 대응하는 위치에 "V" 형태의 골들을 갖는 면을 의미한다. 이는 후술하는 실시예들 및 그 변형예들에 있어서도 마찬가지이다.
주변영역(PA)에 있어서 제1층간절연막(131) 상에는 제1도전층(1CL)이 위치한다. 전술한 것과 같이 디스플레이영역(DA)에서 제1층간절연막(131) 상에 제1소스전극(215a), 제1드레인전극(215b), 제2소스전극(225a) 및 제2드레인전극(225b)이 위치하기에, 제1도전층(1CL)은 제조 과정에서 제1소스전극(215a), 제1드레인전극(215b), 제2소스전극(225a) 및 제2드레인전극(225b)과 동일 물질로 동시에 형성될 수 있다. 전술한 것과 같이 제1층간절연막(131)이 갖는 제1상면은, 이 복수개의 배선(PL)들에 대응하는 제1요철면을 갖는다. 따라서 이러한 제1층간절연막(131) 상에 형성된 제1도전층(1CL)이 갖는 제2상면 역시, 제1요철면에 대응하는 제2요철면을 갖는다.
이와 같이 제2요철면을 갖는 제2상면을 포함하는 제1도전층(1CL) 상에는 평탄화층(140)이 위치한다. 디스플레이영역(DA)에서 제1박막트랜지스터(210)와 제2박막트랜지스터(220) 상에 평탄화층(140)이 배치되는바, 유기물을 포함하는 평탄화층(140)은 하부에 제1박막트랜지스터(210)와 제2박막트랜지스터(220)가 존재함에도 불구하고 그 상면이 대략 평탄한 형상을 갖는다. 주변영역(PA)에서도 평탄화층(140)이 제2요철면을 갖는 제2상면을 포함하는 제1도전층(1CL) 상에 위치하는바, 그 상면이 대략 평탄한 형상을 갖는다. 물론 주변영역(PA)의 평탄화층(140)은 제조 과정에서 디스플레이영역(DA)의 평탄화층과 동일 물질로 동시에 형성될 수 있다. 따라서 주변영역(PA)의 평탄화층(140)은 디스플레이영역(DA)의 평탄화층과 동일한 구성을 취할 수 있다. 평탄화층(140)은 디스플레이영역(DA)에서 주변영역(PA)으로 연장된 일체(一體)의 형상을 가질 수도 있고, 필요하다면 주변영역(PA) 내에서 불연속 구간을 가질 수도 있다.
주변영역(PA)에서 이와 같은 평탄화층(140) 상에는, 제2도전층(2CL)이 위치한다. 평탄화층(140)의 상면이 대략 평탄하기에, 제2도전층(2CL)의 상면 역시 대략 평탄한 형상을 갖는다. 디스플레이영역(DA)에서 제1화소전극(311)과 제2화소전극(321)이 평탄화층(140) 상에 위치하는바, 따라서 제2도전층(2CL)은 제조 과정에서 제1화소전극(311) 및 제2화소전극(321)과 동일 물질로 동일 층 상에 동시에 형성될 수 있다.
제2도전층(2CL) 상부에는 편광판(400)이 위치한다. 이러한 편광판(400)은 외부에서 디스플레이 장치로 입사하는 외광이 반사되는 정도를 줄여, 사용자가 디스플레이영역(DA)에서 디스플레이되는 이미지를 볼 시 그 시인성이 저하되는 것을 방지한다. 예컨대 편광판(400)에 입사하는 광 중 일부인 제1광은 편광판(400) 내부로 진입하여 제2도전층(2CL)의 상면에서 반사되어 다시 편광판(400)을 통해 외부로 방출되며, 다른 일부인 제2광은 편광판(400)의 상면에서 반사된다. 이때 제1광은 편광판(400)을 2회에 걸쳐 지나면서 그 위상이 바뀌어, 제2광의 위상과 반대 위상이 될 수 있다. 이에 따라 제1광과 제2광이 상쇄간섭을 일으키게 되며, 그 결과 사용자가 디스플레이영역(DA)에서 디스플레이되는 이미지를 볼 시 외광에 의해 그 시인성이 저하되는 것을 효과적으로 방지하거나 줄일 수 있다. 디스플레이영역(DA) 내에서는 제2도전층(2CL)에 해당하는 역할을 대향전극(315, 325)이 할 수 있다.
만일 상면이 평탄한 제2도전층(2CL)이 주변영역(PA)에 존재하지 않는다면, 편광판(400)을 통과한 제1광은 그 하부의 제1도전층(1CL)의 상면에서 반사된다. 그러나 제1도전층(1CL)의 상면은 제2상면을 포함하며, 전술한 것과 같이 제2상면은 제2요철면을 포함한다. 이에 따라 제2요철면에 입사된 제1광의 일부는 난반사를 일으키게 되어, 편광판(400) 상에서 반사되는 제2광과 소멸간섭을 일으키지 않을 수 있다. 구체적으로 설명하면, 도 3에 도시된 것과 같이 제2요철면 중 비교적 평탄한 상면이 아닌 "V" 자 형태의 골(valley)에서 제1광이 반사될 경우 난반사를 일으키게 되고, 그 결과 편광판(400) 상에서 반사되는 제2광과 소멸간섭을 일으키지 않을 수 있다. 비록 이미지가 디스플레이되지 않는 주변영역(PA)이라 할지라도 사용자가 해당 영역에서 반사되는 외광을 인식하게 되면, 이는 결국 사용자가 디스플레이영역(DA)에서 디스플레이되는 이미지를 볼 시 외광에 의해 전체적으로 그 시인성이 저하되는 문제점을 야기할 수 있다.
또한 제2요철면은 그 하부의 복수개의 배선(PL)들에 의해 형성되기에, 제2요철면에서 광이 난반사되는 부분은 결과적으로 그 하부의 복수개의 배선(PL)들에 대응하는 부분이다. 이에 따라 사용자가 난반사된 광을 인식하게 되면, 사용자가 하부의 복수개의 배선(PL)들의 형상을 인식하는 것과 같은 결과를 가져오게 된다. 이는 물론 디스플레이 장치의 전체적인 이미지 시인성을 저하하게 된다.
하지만 본 실시예에 따른 디스플레이 장치의 경우 전술한 것과 같이 상면이 대략 평탄한 평탄화층(140)이 제1도전층(1CL)을 덮고, 평탄화층(140) 상에 상면이 대략 평탄한 제2도전층(2CL)이 위치한다. 따라서 상술한 것과 같은 문제점이 발생하는 것을 효과적으로 방지할 수 있다.
도면에서는 제2도전층(2CL)과 편광판(400) 사이에 아무것도 위치하지 않는 것으로 도시하고 있으나, 도시의 편의상 그와 같이 도시한 것일 뿐 이들 사이에는 다양한 구성요소들이 개재될 수 있다. 유기발광소자는 외부로부터의 수분이나 산소 등에 의해 쉽게 손상될 수 있기에, 봉지층(미도시)이 이러한 유기발광소자를 덮어 이들을 보호하도록 할 수 있다. 이러한 봉지층은 디스플레이영역(DA)을 덮으며 주변영역(PA)의 적어도 일부에까지 연장될 수 있는바, 제2도전층(2CL)과 편광판(400) 사이에도 위치할 수 있다. 이러한 봉지층은 예컨대 제1무기봉지층, 유기봉지층 및 제2무기봉지층을 포함할 수 있다. 물론 봉지층 외에도 필요하다면 다양한 구성요소들이 제2도전층(2CL)과 편광판(400) 사이에 위치할 수 있다.
도 4는 본 발명의 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도이다. 본 실시예에 따른 디스플레이 장치가 도 3 등을 참조하여 전술한 디스플레이 장치와 상이한 점은, 제2도전층(2CL)이 관통홀(TH)을 갖는다는 점이다.
전술한 것과 같이 제2요철면을 갖는 제2상면을 포함하는 제1도전층(1CL) 상에는 평탄화층(140)이 위치한다. 그리고 이 평탄화층(140)은 유기물을 포함하기에, 그 하부에 제2요철면을 갖는 제1도전층(1CL)이 존재함에도 불구하고 그 상면이 대략 평탄한 형상을 갖는다. 이러한 평탄화층(140)은 유기물을 포함하기에, 평탄화층(140)을 형성한 이후의 제조 과정에서 또는 제조 완료 이후의 사용 과정에서, 평탄화층(140)에서 가스가 발생할 수 있다. 이러한 가스가 외부로 배출되지 않으면 추후 평탄화층(140)이 부풀어오르는 등의 문제가 발생하고 이는 그 상하부의 도전층이나 배선에 불량이 발생하는 문제점을 야기할 수 있기에, 그러한 가스가 외부로 배출될 수 있도록 하는 것이 바람직하다.
본 실시예에 따른 디스플레이 장치의 경우 제2도전층(2CL)이 관통홀(TH)을 갖는다. 따라서 유기물을 포함하는 평탄화층(140)에서 발생하는 가스가 이러한 관통홀(TH)을 통해 외부로 배출되도록 함으로써, 상술한 것과 같은 불량이 발생하는 것을 효과적으로 방지할 수 있다.
이와 같은 제2도전층(2CL)의 관통홀(TH)은, 복수개의 배선(PL)들 상부에 위치할 수 있다. 전술한 것과 같이 제2도전층(2CL)은 편광판(400)을 통과한 광을 반사시켜 다시 편광판(400)을 통과시킨다. 하지만 제2도전층(2CL)이 관통홀(TH)을 갖기에, 편광판(400)을 통과한 광이 관통홀(TH)을 통과하게 되면 제2도전층(2CL)에서 반사되지 않고 그 하부에 위치하는 도전층에서 반사되게 된다. 전술한 것과 같이 제1도전층(1CL)의 제2상면은 제2요철면을 갖는다. 제1도전층(1CL)의 제2요철면 중 상대적으로 평탄한 부분인 상면에서 광이 반사되면 문제가 없으나, 제2요철면 중 비교적 평탄한 상면이 아닌 "V" 자 형태의 골(valley)에서 반사될 경우 난반사를 일으키게 된다. 따라서 관통홀(TH)을 통과한 광이 제1도전층(1CL)의 제1상면에서 반사되더라도 상대적으로 평탄한 부분인 상면에서 반사되도록 하기 위해, 관통홀(TH)이 복수개의 배선(PL)들 상부에 위치하도록 하는 것이 바람직하다. 이에 따라 관통홀(TH)을 통과한 광은 제1도전층(1CL)의 제1상면 중 "V" 형태의 골들이 아닌, 상대적으로 평탄한 부분에서 반사되도록 할 수 있다.
제2도전층(2CL)이 갖는 관통홀(TH)은 다양한 형상을 가질 수 있다. 예컨대 제1도전층(1CL)을 개략적으로 도시하는 평면도인 도 5에 도시된 것과 같이 제2도전층(2CL)은 대략 원형 형상인 관통홀(TH)을 가질 수 있다. 또는, 도 6에 도시된 것과 같이 관통홀(TH)은 평면도 상에서 사각형 또는 삼각형 등의 다양한 형상을 가질 수도 있고, 그 크기 역시 위치에 따라 달라질 수 있다. 나아가 도 7에 도시된 것과 같이, 제2도전층(2CL)은 관통홀(TH)을 갖는 것이 아니라 상호 이격된 복수개의 배선들을 포함할 수도 있다.
도 8은 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도이다. 본 실시예에 따른 디스플레이 장치가 도 4를 참조하여 전술한 실시예에 따른 디스플레이 장치와 상이한 점은, 제2도전층(2CL)의 관통홀(TH)을 채우는 추가절연막(AIL)을 더 구비한다는 점이다. 이 추가절연막(AIL)은 도 8에 도시된 것과 같이 제2도전층(2CL)과 편광판(400) 사이에 개재될 수 있다.
전술한 것과 같이 제2도전층(2CL)은 디스플레이영역(DA) 내의 제1화소전극(311) 및 제2화소전극(321)과 동일 물질로 동시에 평탄화층(140) 상에 형성될 수 있다. 아울러 전술한 것과 같이 디스플레이영역(DA) 내에는 제1화소전극(311) 및 제2화소전극(321) 각각의 가장자리를 덮는 화소정의막(150)이 위치한다. 따라서 추가절연막(AIL)은 그러한 화소정의막(150)을 형성할 시 동일 물질로 동시에 형성될 수 있다. 나아가 추가절연막(AIL)은 화소정의막(150)과 일체(一體)일 수 있으며, 이 경우 추가절연막(AIL)은 화소정의막(150)이 디스플레이영역(DA) 외측으로 연장된 부분으로 이해될 수 있다.
물론 본 발명이 이에 한정되는 것은 아니며, 추가절연막(AIL)이 화소정의막(150)과 동일 물질로 형성되지 않을 수도 있고 나아가 무기물로 형성될 수도 있는 등, 다양한 변형이 가능함은 물론이다. 후술하는 실시예들을 나타내는 도면들에서는 편의상 추가절연막(AIL)이 화소정의막(150)과 동일 물질로 형성되지 않은 것처럼 도시하였지만, 후술하는 실시예들에 있어서도 추가절연막(AIL)이 화소정의막(150)과 동일 물질을 포함하며 그 높이 역시 화소정의막(150)의 높이와 동일할 수도 있다.
도 9는 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도이다. 도 9에 도시된 것과 같이, 본 실시예에 따른 디스플레이 장치의 경우, 추가절연막(AIL)이 제2도전층(2CL)의 관통홀(TH)을 채우되, 제2도전층(2CL)의 상면의 적어도 일부를 노출시킨다. 그리고 디스플레이영역(DA)의 대향전극(315, 325)이 디스플레이영역(DA) 외측까지 연장되어, 제2도전층(2CL)의 상면에 컨택한다.
유기발광소자인 제1디스플레이소자(310)는 전술한 것과 같이 화소전극(311), 대향전극(315) 및 그 사이에 개재되며 발광층을 포함하는 중간층(313)을 포함한다. 이는 제2디스플레이소자(320)에 있어서도 마찬가지이다. 이러한 유기발광소자들의 대향전극(315, 325)은 일체이며, 일정한 전위로 유지되어야 한다. 이를 위해 대향전극(315, 325)은 디스플레이영역(DA) 외측에서 제2도전층(2CL)에 컨택하여, 제2도전층(2CL)에 의해 일정한 전위로 유지되도록 할 수 있다. 물론 제2도전층(2CL)은 평탄화층(140)에 형성된 컨택홀(미도시)을 통해 그 하부의 제1도전층(1CL)에 연결되어, 제1도전층(1CL)과도 동일한 전위를 가질 수 있다. 즉, 집적회로 또는 인쇄회로기판 등의 전자소자에 제1도전층(1CL)이 전기적으로 연결되고, 제1도전층(1CL)과 제2도전층(2CL)이 서로 연결되며, 대향전극(315, 325)이 제2도전층(2CL)에 컨택하도록 함으로써, 디스플레이 장치가 구동될 시 대향전극(315, 325)이 일정한 전위로 유지되도록 할 수 있다.
한편, 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도인 도 10에 도시된 것과 같이, 제2도전층(2CL)은 상호 이격된 제1부분(2CLP1)과 제2부분(2CLP2)을 포함할 수도 있다.
이때 제1부분(2CLP1)과 제2부분(2CLP2) 사이의 공간은, 하부에 위치한 복수개의 배선(PL)들 중 어느 하나의 상부에 위치하도록 할 수 있다. 전술한 것과 같이 제2도전층(2CL)은 편광판(400)을 통과한 광을 반사시켜 다시 편광판(400)을 통과시킨다. 하지만 제2도전층(2CL)이 상호 이격된 제1부분(2CLP1)과 제2부분(2CLP2)을 갖기에, 편광판(400)을 통과한 광이 제1부분(2CLP1)과 제2부분(2CLP2) 사이의 공간을 통과하게 되면 제2도전층(2CL)에서 반사되지 않고 그 하부에 위치하는 도전층에서 반사되게 된다. 전술한 것과 같이 제1도전층(1CL)의 제2상면은 제2요철면을 갖는다. 제1도전층(1CL)의 제2요철면 중 상대적으로 평탄한 부분인 상면에서 광이 반사되면 문제가 없으나, 제2요철면 중 비교적 평탄한 상면이 아닌 "V" 자 형태의 골(valley)에서 반사될 경우 난반사를 일으키게 된다. 따라서 제2도전층(2CL)의 제1부분(2CLP1)과 제2부분(2CLP2) 사이의 공간을 통과한 광이 제1도전층(1CL)의 제1상면에서 반사되더라도 상대적으로 평탄한 부분인 상면에서 반사되도록 하기 위해, 제2도전층(2CL)의 제1부분(2CLP1)과 제2부분(2CLP2) 사이의 공간이 복수개의 배선(PL)들 상부에 위치하도록 하는 것이 바람직하다. 이에 따라 제2도전층(2CL)의 제1부분(2CLP1)과 제2부분(2CLP2) 사이의 공간을 통과한 광은 제1도전층(1CL)의 제1상면 중 "V" 형태의 골들이 아닌, 상대적으로 평탄한 부분에서 반사되도록 할 수 있다.
도 11은 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도이다. 본 실시예에 따른 디스플레이 장치가 도 10을 참조하여 전술한 실시예에 따른 디스플레이 장치와 상이한 점은, 제2도전층(2CL)의 제1부분(2CLP1)과 제2부분(2CLP2) 사이의 공간을 채우는 추가절연막(AIL)을 더 구비한다는 점이다. 이 추가절연막(AIL)은 도 11에 도시된 것과 같이 제2도전층(2CL)과 편광판(400) 사이에 개재될 수 있다.
도 11에서는 추가절연막(AIL)이 디스플레이영역(DA) 내의 화소정의막(150)과 상이한 물질을 가지며 상이한 두께로 형성된 것으로 도시하고 있으나, 전술한 것과 같이 본 발명이 이에 한정되는 것은 아니다. 예컨대 추가절연막(AIL)은 화소정의막(150)을 형성할 시 동일 물질로 동시에 형성될 수 있다. 나아가 추가절연막(AIL)은 화소정의막(150)과 일체(一體)일 수 있으며, 이 경우 추가절연막(AIL)은 화소정의막(150)이 디스플레이영역(DA) 외측으로 연장된 부분으로 이해될 수 있다.
도 12는 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도이다. 도 12에 도시된 것과 같이, 본 실시예에 따른 디스플레이 장치의 경우, 추가절연막(AIL)이 제2도전층(2CL)의 제1부분(2CLP1)과 제2부분(2CLP2) 사이의 공간을 채우되, 제1부분(2CLP1)의 상면의 적어도 일부를 노출시킨다. 그리고 디스플레이영역(DA)의 대향전극(315, 325)이 디스플레이영역(DA) 외측까지 연장되어, 제1부분(2CLP1)의 상면에 컨택한다.
이러한 구조를 취함으로써, 대향전극(315, 325)은 디스플레이영역(DA) 외측에서 제2도전층(2CL)의 제1부분(2CLP1)에 컨택하여, 제1부분(2CLP1)에 의해 일정한 전위로 유지되도록 할 수 있다. 물론 제2도전층(2CL)의 제1부분(2CLP1)은 평탄화층(140)에 형성된 컨택홀(미도시)을 통해 그 하부의 제1도전층(1CL)에 연결되어, 제1도전층(1CL)과도 동일한 전위를 가질 수 있다. 즉, 집적회로 또는 인쇄회로기판 등의 전자소자에 제1도전층(1CL)이 전기적으로 연결되고, 제1도전층(1CL)과 제2도전층(2CL)의 제1부분(2CLP1)이 서로 연결되며, 대향전극(315, 325)이 제2도전층(2CL)의 제1부분(2CLP1)에 컨택하도록 함으로써, 디스플레이 장치가 구동될 시 대향전극(315, 325)이 일정한 전위로 유지되도록 할 수 있다.
한편, 제2도전층(2CL)의 제2부분(2CLP2)은 디스플레이영역(DA) 내의 제1화소전극(311)에 전기적으로 연결될 수 있다. 도 20을 참조하여 후술하는 것과 같이 디스플레이영역(DA) 내에는 전원공급라인(VDD)이 존재하고 이 전원공급라인(VDD)은 제1박막트랜지스터(210)의 소스전극과 드레인전극 중 어느 하나에 전기적으로 연결되며, 전원공급라인(VDD)은 제1박막트랜지스터(210)에 의해 결과적으로 제1디스플레이소자(310)의 화소전극(311)에 전기적으로 연결된다. 전원공급라인(VDD)은 디스플레이영역(DA)을 가로지르도록 배치되며, 디스플레이영역(DA) 외측에서 제2도전층(2CL)의 제2부분(2CLP2)에 전기적으로 연결될 수 있다. 즉, 집적회로 또는 인쇄회로기판 등의 전자소자에 제2도전층(2CL)의 제2부분(2CLP2)이 전기적으로 연결되고, 제2도전층(2CL)의 제2부분(2CLP2)이 전원공급라인(VDD)과 전기적으로 연결되며, 전원공급라인(VDD)이 제1박막트랜지스터(210)를 통해 제1디스플레이소자(310)의 제1화소전극(311)에 전기적으로 연결되도록 함으로써, 제1디스플레이소자(310)의 구동에 필요한 전원이 제1디스플레이소자(310)에 공급되도록 할 수 있다.
지금까지는 제1박막트랜지스터(210)의 제1게이트전극(213)과 제2박막트랜지스터(220)의 제2게이트전극(223)이 동일한 층 상에 위치하는 경우에 대해 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도인 도 13에 도시된 것과 같이, 제1게이트절연막(121) 외에 제1박막트랜지스터(210)의 제1게이트전극(213)을 덮는 제2게이트절연막(122)을 더 구비하고, 제2박막트랜지스터(220)의 제2게이트전극(223)은 그러한 제2게이트절연막(122) 상에 위치할 수 있다. 즉, 제1게이트전극(213)과 제2게이트전극(223)은 상이한 층에 위치할 수 있다. 물론 제1소스전극(215a), 제1드레인전극(215b), 제2소스전극(225a) 및 제2드레인전극(225b)은 제2게이트전극(223)을 덮는 제1층간절연막(131) 상에 위치한다. 제2게이트절연막(122)은 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함할 수 있다.
이와 같은 경우, 복수개의 배선(PL)들은 복수개의 제1배선(PL1)들과 복수개의 제2배선(PL2)들을 포함할 수 있다. 복수개의 제1배선(PL1)들은 제1박막트랜지스터(210)의 제1게이트전극(213)과 동일 층 상에 위치하고, 제2배선(PL2)들은 제2박막트랜지스터(220)의 제2게이트전극(223)과 동일 층 상에 위치할 수 있다. 즉, 제조 과정에서 복수개의 제1배선(PL1)들은 제1박막트랜지스터(210)의 제1게이트전극(213)과 동일 물질로 동시에 형성될 수 있고, 제2배선(PL2)들은 제2박막트랜지스터(220)의 제2게이트전극(223)과 동일 물질로 동시에 형성될 수 있다.
아울러 복수개의 제1배선(PL1)들과 복수개의 제2배선(PL2)들은 교번하여 위치할 수 있다. 즉, 복수개의 제2배선(PL2)들은 복수개의 제1배선(PL1)들 사이에 대응하도록 위치할 수 있다. 주변영역(PA)에 있어서 배선(PL)들의 개수가 많아질 시, 복수개의 배선(PL)들이 모두 동일 층 상에 위치한다면 배선(PL)들 사이의 간격이 좁아져서 서로 쇼트 등이 발생할 수 있다. 하지만 복수개의 제1배선(PL1)들과 복수개의 제2배선(PL2)들이 교번하여 위치하되 이들 사이에 제2게이트절연막(122)이 개재되도록 함으로써, 그러한 쇼트 등의 문제점이 발생하는 것을 효과적으로 방지할 수 있다.
이와 같은 경우에도 제2게이트절연막(122)은 그 하부의 복수개의 제1배선(PL1)들에 의해 상면이 평탄하지 않으며, 아울러 그러한 제2게이트절연막(122)과 복수개의 제2배선(PL2)들을 덮는 제1층간절연막(131) 역시 그 상면이 평탄하지 않게 된다. 구체적으로, 도 13에 도시된 것과 같이 제1층간절연막(131)의 제1상면은 도 3 등을 참조하여 전술한 실시예에 따른 디스플레이 장치의 제1층간절연막(131)의 제1상면과 마찬가지로, 복수개의 배선(PL)들 사이에 대응하는 위치에 "V" 형태의 골(valley)들을 갖는 제1요철면을 갖게 된다. 아울러 그 상부의 제1도전층(1CL) 역시 제1요철면에 대응하는 제2요철면을 갖는 제2상면을 갖는다.
본 실시예에 따른 디스플레이 장치의 경우 도 3을 참조하여 전술한 실시예에 따른 디스플레이 장치와 마찬가지로, 상면이 대략 평탄한 평탄화층(140)이 제1도전층(1CL)을 덮고, 평탄화층(140) 상에 상면이 대략 평탄한 제2도전층(2CL)이 위치한다. 따라서 난반사 등으로 인한 문제점을 효과적으로 방지하거나 줄일 수 있다.
한편, 도 13에 도시된 것과 같은 본 실시예에 따른 디스플레이 장치는 다양한 방식으로 변형될 수 있다. 예컨대, 복수개의 배선(PL)들이 복수개의 제1배선(PL1)들과 복수개의 제2배선(PL2)들을 포함하며 복수개의 제1배선(PL1)들과 복수개의 제2배선(PL2)들이 상이한 층들에 위치한다는 점만 제외한다면, 도 4 내지 도 12를 참조하여 전술한 실시예들에서의 특징들이 도 13에 도시된 것과 같은 디스플레이 장치에도 적용될 수 있다.
지금까지는 제1박막트랜지스터(210)의 제1소스전극(215a) 및 제1드레인전극(215b)과 제2박막트랜지스터(220)의 제2소스전극(225a) 및 제2드레인전극(225b)이 동일한 층 상에 위치하는 경우에 대해 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도인 도 14에 도시된 것과 같이, 제1게이트전극(213) 또는 제2게이트전극(223)을 덮는 제1층간절연막(131) 외에, 제1박막트랜지스터(210)의 제1소스전극(215a)과 제1드레인전극(215b)을 덮는 제2층간절연막(132)을 더 구비하고, 제2박막트랜지스터(220)의 제2소스전극(225a)과 제2드레인전극(225b)은 그러한 제2층간절연막(132) 상에 위치할 수 있다. 즉, 제1소스전극(215a) 및 제1드레인전극(215b)과 제2소스전극(225a) 및 제2드레인전극(225b)은 상이한 층에 위치할 수 있다. 제2층간절연막(132)은 예컨대 폴리이미드 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다. 이러한 경우에도 필요하다면 제1소스전극(215a) 및 제1드레인전극(215b)과 제2소스전극(225a) 및 제2드레인전극(225b)은 동일한 물질로 동일한 구조를 갖도록 형성될 수 있다.
이와 같은 경우, 주변영역(PA)에서 복수개의 배선(PL)들을 덮는 제1층간절연막(131) 상에 위치하는 제1도전층(1CL)을, 제2층간절연막(132)이 덮도록 할 수 있다. 이때, 제2층간절연막(132)은 유기물을 포함함으로써, 그 상면이 대략 평탄하도록 할 수 있다. 이에 따라 제2도전층(2CL)을 이러한 제2층간절연막(132) 상에 형성함으로써, 제2도전층(2CL) 역시 상면이 대략 평탄하도록 할 수 있다. 그 결과, 외광이 상면이 평탄하지 않은 제1도전층(1CL)에 이르기 전에 상면이 대략 평탄한 제2도전층(2CL) 상에서 반사되도록 할 수 있다. 즉, 본 실시예에 따른 디스플레이 장치의 제2층간절연막(132)이, 전술한 실시예들에 따른 디스플레이 장치들의 평탄화층(140)의 역할을 하는 것으로 이해될 수 있다.
제2도전층(2CL)이 제2층간절연막(132) 상에 위치하도록 함에 따라, 제조 과정에서 제1도전층(1CL)은 제1박막트랜지스터(210)의 제1소스전극(215a)과 제1드레인전극(215b)을 형성할 시 동일 물질로 동일 층 상에 동시에 형성하고, 제2도전층(2CL)은 제2박막트랜지스터(220)의 제2소스전극(225a)과 제2드레인전극(225b)을 형성할 시 동일 물질로 동일 층 상에 동시에 형성할 수 있다. 이러한 제2도전층(2CL)은 도 14에 도시된 것과 같이 평탄화층(140)에 의해 덮이게 된다.
도 14에서는 제2도전층(2CL)이 제2박막트랜지스터(220)의 제2소스전극(225a) 및 제2드레인전극(225b)과 동일 층 상에 위치하고 있는 것으로 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 도 14에 도시된 것과 달리, 제2박막트랜지스터(220)가 존재하지 않고, 디스플레이소자(320)가 (도 13 등에 도시된 것과 같이) 그 하부에 위치하며 제1박막트랜지스터(210)와 동일한 층상구조를 갖는 박막트랜지스터에 전기적으로 연결될 수도 있다. 이러한 경우 박막트랜지스터의 소스전극과 디스플레이소자(320) 사이에 중간도전층이 위치할 수 있는데, 이러한 중간도전층의 위치는 도 14의 제2소스전극(225b)의 위치와 같을 수 있다. 즉, 디스플레이소자들(310, 320) 하부의 박막트랜지스터들의 소스전극들을 제2층간절연막(132)이 덮고, 제2층간절연막(132) 상에 중간도전층이 위치할 수 있다. 이 경우 제조과정에서, 제2도전층(2CL)은 그러한 중간도전층을 형성할 시 동일 물질로 동일 층 상에 동시에 형성할 수 있다. 참고로 도 14는 중간도전층이 제2소스전극(225b)인 경우를 도시하는 것으로 이해될 수 있다. 이는 후술하는 실시예들 및 그 변형예들에 있어서도 마찬가지이다.
제2층간절연막(132) 상에 위치하는 제2도전층(2CL)은 도시된 것과 달리 관통홀을 가질 수도 있고, 상호 이격된 제1부분과 제2부분을 가질 수도 있다. 이에 대해서는 도 4 내지 도 12를 참조하여 전술한 내용이 적용될 수 있다. 제2도전층(2CL)이 관통홀을 갖거나 상호 이격된 제1부분과 제2부분을 가질 경우, 그러한 관통홀이나 상호 이격된 제1부분과 제2부분 사이의 공간은 평탄화층(140)에 의해 채워지게 된다. 따라서 이러한 평탄화층(140)은 제2도전층(2CL)의 관통홀을 채우거나 제2도전층(2CL)의 상호 이격된 제1부분과 제2부분 사이의 공간을 채우는 추가절연막으로 이해될 수 있다. 즉, 이러한 추가절연막은 디스플레이영역(DA) 내의 평탄화층(140)이 디스플레이영역(DA) 외측으로 연장된 것으로 이해될 수 있다. 물론 이러한 평탄화층(140)은 디스플레이영역(DA) 외측에서 불연속 구간을 가질 수도 있다.
도 14에서는 제1소스전극(215a) 및 제1드레인전극(215b)과 제2소스전극(225a) 및 제2드레인전극(225b)은 상이한 층에 위치하는 것으로 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 제2소스전극(225a) 및 제2드레인전극(225b)이 제1소스전극(215a) 및 제1드레인전극(215b)과 동일하게 제1층간절연막(131) 상에 위치하고, 제2층간절연막(132) 상에는 배선 또는 연결층의 용도로 도전층이 위치할 수도 있다. 이 경우 제1도전층(1CL)은 제1소스전극(215a), 제1드레인전극(215b), 제2소스전극(225a) 및 제2드레인전극(225b)과 동일하게 제1층간절연막(131) 상에 위치하고, 제2도전층(2CL)은 디스플레이영역(DA)에서 배선 또는 연결층의 용도로 사용되는 도전층과 동일하게 제2층간절연막(132) 상에 위치할 수 있다. 즉, 이 경우에도 주변영역(PA)에서는 도 14에 도시된 것과 동일한 구조를 취할 수 있다.
도 15는 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 부분적으로 도시하는 단면도이다. 본 실시예에 따른 디스플레이 장치는, 도 14를 참조하여 전술한 디스플레이 장치와 달리, 제2도전층(2CL)을 덮는 평탄화층(140) 상에 위치하는 제3도전층(3CL)을 더 구비한다. 이 경우 제3도전층(3CL)은 디스플레이영역(DA) 내의 제1화소전극(311)과 동일 층 상에 위치하기에, 제조 과정에서 제1화소전극(311)과 동일 물질로 동시에 형성될 수 있다.
한편, 도 14에 도시된 것과 같이 제2층간절연막(132) 상에 제2도전층(2CL)이 위치할 시, 제2도전층(2CL)이 상호 이격된 복수개의 연결배선들을 포함할 수도 있다. 이처럼 제2도전층(2CL)이 상호 이격된 복수개의 연결배선들을 포함할 시, 편광판(400)을 통과한 광들 중 일부의 광이 연결배선들 사이의 공간을 통과하게 되면, 그 일부의 광은 제2도전층(2CL)에서 반사되지 않고 그 하부에 위치하는 제1도전층(1CL)의 제2상면에서 반사되게 된다. 전술한 것과 같이 제1도전층(1CL)의 제2상면은 제2요철면을 갖기에, 이러한 광은 제1도전층(1CL)의 제2상면에서 난반사를 일으켜 문제가 될 수 있다.
하지만 본 실시예에 따른 디스플레이 장치의 경우 도 15에 도시된 것과 같이 제2도전층(2CL) 상부에 제3도전층(3CL)이 위치하기에, 편광판(400)을 통과한 광은 제3도전층(3CL)의 상면에서 반사된다. 따라서 제2도전층(2CL)이 상호 이격된 복수개의 연결배선들을 포함하더라도, 문제점이 발생하지 않도록 할 수 있다. 제3도전층(3CL)은 관통홀(미도시)을 가질 수도 있는바, 이 경우 제3도전층(3CL)의 관통홀은 제2도전층(2CL)의 복수개의 연결배선들 상에 위치하도록 할 수 있다.
복수개의 연결배선들을 갖는 제2도전층(2CL)과 제3도전층(3CL) 사이에는 도 15에 도시된 것과 같이 평탄화층(140)이 개재되는바, 이러한 평탄화층(140)은 복수개의 연결배선들 사이를 채우는 추가절연막으로 이해될 수 있다. 즉, 이러한 추가절연막은 디스플레이영역(DA) 내의 평탄화층(140)이 디스플레이영역(DA) 외측으로 연장된 것으로 이해될 수 있다. 물론 이러한 평탄화층(140)은 디스플레이영역(DA) 외측에서 불연속 구간을 가질 수도 있다.
한편, 제2도전층(2CL)이 상호 이격된 복수개의 연결배선들을 포함할 시, 제3도전층(3CL) 역시 상호 이격된 복수개의 추가 배선들을 포함할 수 있다. 도 16은 이와 같이 제2도전층(2CL)이 상호 이격된 복수개의 연결배선들을 포함하고, 제3도전층(3CL)이 상호 이격된 복수개의 추가 배선들을 포함하는 경우를 보여주는 평면도이다. 이때, 복수개의 추가 배선들 사이의 공간은, 도 16에 도시된 것과 같이 복수개의 연결배선들 상부에 위치한다.
제2도전층(2CL)이 상호 이격된 복수개의 연결배선들을 포함할 시, 편광판(400)을 통과한 광들 중 일부의 광이 연결배선들 사이의 공간을 통과하게 되면, 그 일부의 광은 제2도전층(2CL)에서 반사되지 않고 그 하부에 위치하는 제1도전층(1CL)의 제2상면에서 반사되게 된다. 전술한 것과 같이 제1도전층(1CL)의 제2상면은 제2요철면을 갖기에, 이러한 광은 제1도전층(1CL)의 제2상면에서 난반사를 일으켜 문제가 될 수 있다.
하지만 본 실시예에 따른 디스플레이 장치의 경우 도 16에 도시된 것과 같이 상부에 위치하는 제3도전층(3CL)이 포함하는 복수개의 추가 배선들 사이의 공간이 제2도전층(2CL)이 포함하는 연결배선들 상부에 위치하기에, 편광판(400)을 통과한 광은 제3도전층(3CL)이 포함하는 복수개의 추가 배선들의 대략 평탄한 상면에서 반사되거나 제2도전층(2CL)이 포함하는 복수개의 연결배선들의 대략 평탄한 상면에서 반사되며, 그 하부의 제1도전층(1CL)에는 도달하지 않게 된다. 따라서 상술한 것과 같은 난반사의 문제점이 발생하는 것을 효과적으로 방지할 수 있다.
물론 제3도전층(3CL)이 포함하는 복수개의 추가 배선들이 제2도전층(2CL)이 포함하는 복수개의 연결배선들에 1:1로 대응하지 않을 수도 있다. 예컨대 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 평면도인 도 17에 도시된 것과 같이, 제3도전층(3CL)은 상호 이격된 제1부분(3CLP1)과 제2부분(3CLP2)을 가질 수도 있다. 이때 제1부분(3CLP1)은 제2도전층(2CL)이 포함하는 복수개의 연결배선들 중 2개 이상의 연결배선들을 포함하는 제1군의 상부에 위치하고, 제2부분(3CLP2)은 제2도전층(2CL)이 포함하는 복수개의 연결배선들 중 다른 2개 이상의 연결배선들을 포함하는 제2군의 상부에 위치할 수 있다. 물론 제1부분(3CLP1)과 제2부분(3CLP2) 사이의 공간은 제2도전층(2CL)의 복수개의 연결배선들 상부에 위치하도록 하여, 제1도전층(1CL)에 의한 난반사 문제가 발생하지 않도록 할 수 있다.
이처럼 제3도전층(3CL)이 제1부분(3CLP1)과 제2부분(3CLP2)을 포함할 시, 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 평면도인 도 18에 도시된 것과 같이, 무기물 또는 유기물로 형성된 추가보조절연막(AIL')이 제3도전층(3CL)의 제1부분(3CLP1)과 제2부분(3CLP2) 사이의 공간을 채우되, 제1부분(3CLP1)의 상면의 적어도 일부를 노출시키도록 할 수 있다. 그리고 디스플레이영역(DA)의 대향전극(315, 325)이 디스플레이영역(DA) 외측까지 연장되어, 제1부분(3CLP1)의 상면에 컨택하도록 할 수 있다.
이러한 구조를 취함으로써, 대향전극(315, 325)은 디스플레이영역(DA) 외측에서 제3도전층(3CL)의 제1부분(3CLP1)에 컨택하여, 제1부분(3CLP1)에 의해 일정한 전위로 유지되도록 할 수 있다. 물론 제3도전층(3CL)의 제1부분(3CLP1)은 평탄화층(140)에 형성된 컨택홀(미도시)을 통해 그 하부의 제1도전층(1CL) 및/또는 제2도전층(2CL)에 연결될 수도 있다. 즉, 집적회로 또는 인쇄회로기판 등의 전자소자에 제1도전층(1CL) 및/또는 제2도전층(2CL)이 전기적으로 연결되고, 제1도전층(1CL) 및/또는 제2도전층(2CL)과 제3도전층(3CL)의 제1부분(3CLP1)이 서로 연결되며, 대향전극(315, 325)이 제3도전층(3CL)의 제1부분(3CLP1)에 컨택하도록 함으로써, 디스플레이 장치가 구동될 시 대향전극(315, 325)이 일정한 전위로 유지되도록 할 수 있다.
한편, 제3도전층(3CL)의 제2부분(3CLP2)은 디스플레이영역(DA) 내의 제1화소전극(311)에 전기적으로 연결될 수 있다. 도 20에 도시된 것과 같이 디스플레이영역(DA) 내에는 전원공급라인(VDD)이 존재하고 이 전원공급라인(VDD)은 화소(PX1)에 포함되는 제1박막트랜지스터(210)의 소스전극과 드레인전극 중 어느 하나에 전기적으로 연결되며, 전원공급라인(VDD)은 제1박막트랜지스터(210)에 의해 결과적으로 제1디스플레이소자(310)의 화소전극(311)에 전기적으로 연결된다. 전원공급라인(VDD)은 디스플레이영역(DA)을 가로지르도록 배치되며, 디스플레이영역(DA) 외측에서 제3도전층(3CL)의 제2부분(3CLP2)에 전기적으로 연결될 수 있다. 즉, 집적회로 또는 인쇄회로기판 등의 전자소자에 제3도전층(3CL)의 제2부분(3CLP2)이 전기적으로 연결되고, 제3도전층(3CL)의 제2부분(3CLP2)이 전원공급라인(VDD)과 전기적으로 연결되며, 전원공급라인(VDD)이 제1박막트랜지스터(210)를 통해 제1디스플레이소자(310)의 제1화소전극(311)에 전기적으로 연결되도록 함으로써, 제1디스플레이소자(310)의 구동에 필요한 전원이 제1디스플레이소자(310)에 공급되도록 할 수 있다.
도 19에서는 전원공급라인(VDD) 외에 이와 대략 평행하게 배치된 데이터라인(DL)과, 이와 교차하는 방향으로 연장된 스캔라인(SL)이 도시되어 있다. 이러한 데이터라인은 제1디스플레이소자(310) 등에 데이터신호를 전달하는데, 데이터신호는 주변영역(PA)에 위치하는 집적회로나 인쇄회로기판으로부터 복수개의 배선(PL)들을 통해 데이터라인으로 전달된다. 데이터라인(DL)은 복수개의 배선(PL)들과 일체(一體)일 수도 있고, 복수개의 배선(PL)들과 층을 달리하여 위치하지만 컨택홀 등을 통해 복수개의 배선(PL)들에 전기적으로 연결될 수도 있다.
스캔라인(SL)은 동일한 행(row)에 위치하는 복수개의 디스플레이소자들에 동시에 스캔신호를 인가하는데, 그러한 스캔신호는 디스플레이영역(DA) 외측의 주변영역(PA)에 위치하는 구동회로부에서 생성될 수 있다. 이러한 구동회로부는 예컨대 시프트 레지스터를 포함할 수 있다. 도 15 내지 도 17을 참조하여 전술한 실시예들에 있어서 제2도전층(2CL)이 포함하는 복수개의 연결배선들은, 이러한 구동회로부에 전기적으로 연결된 것일 수 있다. 즉, 주변영역(PA)에 위치하는 집적회로나 인쇄회로기판으로부터의 전기적 신호를 복수개의 연결배선들이 구동회로부에 전달하며, 구동회로부에서는 이를 이용하여 디스플레이영역(DA) 내에 인가할 전기적 신호를 생성할 수 있다.
지금까지 다양한 실시예들에 대해 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 기판이 디스플레이영역과 그 외측의 주변영역을 갖고, 주변영역에서 층간절연막이 제1요철면을 갖는 제1상면을 포함하며, 주변영역에서 층간절연막 상에 위치하는 제1도전층이 제1요철면에 대응하는 제2요철면을 갖는 제2상면을 포함하고, 상면이 대략 평탄한 평탄화층이 이러한 제1도전층 상에 위치하며, 상면이 대략 평탄한 제2도전층이 평탄화층 상에 위치하고, 그 상부에 편광판이 위치하는 디스플레이 장치라면, 제1도전층의 제1요철면에 의한 이미지 시인성 저하를 상면이 대략 평탄한 제2도전층에 의해 효과적으로 방지할 수 있기에, 본 발명의 범위에 속한다고 할 것이다.
이와 같이 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
PL: 배선 1CL: 제1도전층
2CL: 제2도전층 3CL: 제3도전층
100: 기판 110: 버퍼층
121: 제1게이트절연막 122: 제2게이트절연막
131: 제1층간절연막 132: 제2층간절연막
140: 평탄화층 150: 화소정의막
210: 제1박막트랜지스터 220: 제2박막트랜지스터
310: 제1디스플레이소자 320: 제2디스플레이소자
400: 편광판

Claims (33)

  1. 디스플레이영역과, 상기 디스플레이영역 외측의 주변영역을 갖는 기판;
    상기 기판 상에 배치된 제1게이트절연막;
    상기 제1게이트절연막 상에 배치된 제2게이트절연막;
    상기 기판의 상기 주변영역 상에 위치하며, 상기 제1게이트절연막과 상기 제2게이트절연막 사이에 위치하는 복수개의 제1배선들과 상기 복수개의 제1배선들 사이에 대응하도록 상기 제2게이트절연막 상에 위치하는 복수개의 제2배선들을 포함하는, 복수개의 배선들;
    상기 복수개의 제2배선들을 덮으며, 상기 복수개의 배선들에 대응하는 제1요철면을 갖는 제1상면을 포함하는, 층간절연막;
    상기 층간절연막 상에 위치하며, 상기 제1요철면에 대응하는 제2요철면을 갖는 제2상면을 포함하는, 제1도전층;
    상기 제1도전층 상에 위치하며, 상면이 평탄한 평탄화층;
    상기 평탄화층 상에 위치하며, 상면이 평탄한 제2도전층; 및
    상기 제2도전층 상에 위치하는 편광판;
    을 구비하는, 디스플레이 장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 복수개의 제1배선들과 상기 복수개의 제2배선들은 교번하여 위치하는, 디스플레이 장치.
  4. 삭제
  5. 제1항에 있어서,
    상기 제2도전층은 상기 복수개의 배선들 상부에 위치하는 관통홀을 갖는, 디스플레이 장치.
  6. 제5항에 있어서,
    상기 관통홀을 채우는 추가절연막을 더 구비하는, 디스플레이 장치.
  7. 제6항에 있어서,
    상기 추가절연막은 상기 제2도전층과 상기 편광판 사이에 개재되는, 디스플레이 장치.
  8. 제6항에 있어서,
    상기 추가절연막은 상기 제2도전층의 상면의 적어도 일부를 노출시키는, 디스플레이 장치.
  9. 제8항에 있어서,
    상기 기판의 상기 디스플레이영역 상에 위치하며, 순차로 적층된 화소전극과, 발광층을 포함하는 중간층과, 대향전극을 포함하는 발광소자를 더 구비하고,
    상기 대향전극은 상기 주변영역으로 연장되어 상기 제2도전층의 상면에 컨택하는, 디스플레이 장치.
  10. 제9항에 있어서,
    상기 제2도전층은 상기 제1도전층에 전기적으로 연결된, 디스플레이 장치.
  11. 제1항에 있어서,
    상기 제2도전층은 상호 이격된 제1부분과 제2부분을 포함하는, 디스플레이 장치.
  12. 제11항에 있어서,
    상기 제1부분과 상기 제2부분 사이의 공간은, 상기 복수개의 배선들 중 어느 하나의 상부에 위치하는, 디스플레이 장치.
  13. 제11항에 있어서,
    상기 제1부분과 상기 제2부분 사이를 채우는 추가절연막을 더 구비하는, 디스플레이 장치.
  14. 제13항에 있어서,
    상기 추가절연막은 상기 제2도전층과 상기 편광판 사이에 개재되는, 디스플레이 장치.
  15. 제13항에 있어서,
    상기 추가절연막은 상기 제1부분의 상면의 적어도 일부를 노출시키는, 디스플레이 장치.
  16. 제15항에 있어서,
    상기 기판의 상기 디스플레이영역 상에 위치하며, 순차로 적층된 화소전극과, 발광층을 포함하는 중간층과, 대향전극을 포함하는 발광소자를 더 구비하고,
    상기 대향전극은 상기 주변영역으로 연장되어 상기 제1부분의 상면에 컨택하는, 디스플레이 장치.
  17. 제16항에 있어서,
    상기 제1부분은 상기 제1도전층에 전기적으로 연결된, 디스플레이 장치.
  18. 제16항에 있어서,
    상기 제2부분은 상기 화소전극에 전기적으로 연결된, 디스플레이 장치.
  19. 제1항에 있어서,
    상기 제2도전층은 복수개의 연결배선들을 포함하는, 디스플레이 장치.
  20. 디스플레이영역과, 상기 디스플레이영역 외측의 주변영역을 갖는 기판;
    상기 기판의 상기 주변영역 상에 위치한 복수개의 배선들;
    상기 복수개의 배선들을 덮으며, 상기 복수개의 배선들에 대응하는 제1요철면을 갖는 제1상면을 포함하는, 층간절연막;
    상기 층간절연막 상에 위치하며, 상기 제1요철면에 대응하는 제2요철면을 갖는 제2상면을 포함하는, 제1도전층;
    상기 제1도전층 상에 위치하며, 상면이 평탄한 평탄화층;
    상기 평탄화층 상에 위치하며, 복수개의 연결배선들을 포함하고, 상면이 평탄한, 제2도전층;
    상기 제2도전층 상에 위치하는 편광판; 및
    상기 복수개의 연결배선들 사이를 채우는 추가절연막을 더 구비하는, 디스플레이 장치.
  21. 제20항에 있어서,
    상기 추가절연막은 상기 제2도전층과 상기 편광판 사이에 개재되는, 디스플레이 장치.
  22. 제19항에 있어서,
    상기 기판의 상기 주변영역에 위치하며, 상기 디스플레이영역 내의 디스플레이소자들에 인가될 전기적 신호를 생성할 수 있는 구동회로부를 더 구비하고,
    상기 복수개의 연결배선들은 상기 구동회로부에 전기적으로 연결된, 디스플레이 장치.
  23. 디스플레이영역과, 상기 디스플레이영역 외측의 주변영역을 갖는 기판;
    상기 기판의 상기 주변영역 상에 위치한 복수개의 배선들;
    상기 복수개의 배선들을 덮으며, 상기 복수개의 배선들에 대응하는 제1요철면을 갖는 제1상면을 포함하는, 층간절연막;
    상기 층간절연막 상에 위치하며, 상기 제1요철면에 대응하는 제2요철면을 갖는 제2상면을 포함하는, 제1도전층;
    상기 제1도전층 상에 위치하며, 상면이 평탄한 평탄화층;
    상기 평탄화층 상에 위치하며, 복수개의 연결배선들을 포함하고, 상면이 평탄한, 제2도전층;
    상기 제2도전층 상에 위치하는 편광판;
    상기 제2도전층과 상기 편광판 사이에 개재되며 상면이 평탄한 추가절연막; 및
    상기 추가절연막과 상기 편광판 사이에 개재되며 상면이 평탄한 제3도전층;
    을 구비하는, 디스플레이 장치.
  24. 제23항에 있어서,
    상기 제3도전층은 복수개의 추가 배선들을 포함하고, 상기 복수개의 추가 배선들 사이의 공간은 상기 복수개의 연결배선들 상부에 위치하는, 디스플레이 장치.
  25. 제23항에 있어서,
    상기 제3도전층은 상호 이격된 제1부분과 제2부분을 포함하는, 디스플레이 장치.
  26. 제25항에 있어서,
    상기 제1부분과 상기 제2부분 사이의 공간은 상기 복수개의 연결배선들 상부에 위치하는, 디스플레이 장치.
  27. 제25항에 있어서,
    상기 기판의 상기 디스플레이영역 상에 위치하며, 순차로 적층된 화소전극과, 발광층을 포함하는 중간층과, 대향전극을 포함하는 발광소자를 더 구비하고,
    상기 대향전극은 상기 주변영역으로 연장되어 상기 제1부분의 상면에 컨택하는, 디스플레이 장치.
  28. 제27항에 있어서,
    상기 제1부분은 상기 제1도전층에 전기적으로 연결된, 디스플레이 장치.
  29. 제27항에 있어서,
    상기 제2부분은 상기 화소전극에 전기적으로 연결된, 디스플레이 장치.
  30. 제1항에 있어서,
    상기 기판의 상기 디스플레이영역 상에 위치하며, 순차로 적층된 화소전극과, 발광층을 포함하는 중간층과, 대향전극을 포함하는 발광소자를 더 구비하고,
    상기 제2도전층은 상기 화소전극과 동일 층 상에 위치하는, 디스플레이 장치.
  31. 제1항에 있어서,
    상기 기판의 상기 디스플레이영역 상에 위치하며, 순차로 적층된 화소전극과, 발광층을 포함하는 중간층과, 대향전극을 포함하는 발광소자;
    상기 발광소자 하부에 위치하며, 제1게이트전극과, 상기 제1게이트전극 상부에 위치하는 제1소스전극을 포함하는, 제1박막트랜지스터; 및
    상기 제1소스전극과 상기 발광소자 사이에 위치하는, 중간도전층;
    을 더 구비하며,
    상기 제1도전층은 상기 제1소스전극과 동일 층 상에 위치하고, 상기 제2도전층은 상기 중간도전층과 동일 층 상에 위치하는, 디스플레이 장치.
  32. 제31항에 있어서,
    상기 중간도전층은 제2소스전극인, 디스플레이 장치.
  33. 디스플레이영역과, 상기 디스플레이영역 외측의 주변영역을 갖는 기판;
    상기 기판의 상기 주변영역 상에 위치하며 제1요철면을 갖는 제1상면을 포함하는, 층간절연막;
    상기 층간절연막 상에 위치하며, 상기 제1요철면에 대응하는 제2요철면을 갖는 제2상면을 포함하는, 제1도전층;
    상기 제1도전층 상에 위치하며, 상면이 평탄한 평탄화층;
    상기 평탄화층 상에 위치하며, 복수개의 연결배선들을 포함하고, 상면이 평탄한, 제2도전층;
    상기 제2도전층 상에 위치하는 편광판; 및
    상기 복수개의 연결배선들 사이를 채우는 추가절연막;
    을 구비하는, 디스플레이 장치.
KR1020180040599A 2018-04-06 2018-04-06 디스플레이 장치 KR102586042B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180040599A KR102586042B1 (ko) 2018-04-06 2018-04-06 디스플레이 장치
US16/363,145 US10658452B2 (en) 2018-04-06 2019-03-25 Display apparatus
CN201910272053.1A CN110349998A (zh) 2018-04-06 2019-04-04 显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180040599A KR102586042B1 (ko) 2018-04-06 2018-04-06 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20190117866A KR20190117866A (ko) 2019-10-17
KR102586042B1 true KR102586042B1 (ko) 2023-10-10

Family

ID=68097391

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180040599A KR102586042B1 (ko) 2018-04-06 2018-04-06 디스플레이 장치

Country Status (3)

Country Link
US (1) US10658452B2 (ko)
KR (1) KR102586042B1 (ko)
CN (1) CN110349998A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11073955B2 (en) 2018-09-12 2021-07-27 Samsung Display Co., Ltd. Display device
US11243624B2 (en) 2018-09-12 2022-02-08 Samsung Display Co., Ltd. Input sensing unit and display apparatus including the same
US10890998B2 (en) 2018-09-12 2021-01-12 Samsung Display Co., Ltd. Input sensing unit and display apparatus including the same
CN110896089A (zh) 2018-09-12 2020-03-20 三星显示有限公司 显示装置
KR20200108212A (ko) 2019-03-08 2020-09-17 삼성디스플레이 주식회사 표시 패널
KR20200115944A (ko) 2019-03-29 2020-10-08 삼성디스플레이 주식회사 유기발광표시장치
KR20200133890A (ko) 2019-05-20 2020-12-01 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20210049221A (ko) 2019-10-24 2021-05-06 삼성디스플레이 주식회사 표시 장치
KR20210085630A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 표시장치

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100814820B1 (ko) * 2006-08-31 2008-03-20 삼성에스디아이 주식회사 유기 발광 표시장치
KR101658149B1 (ko) 2010-03-03 2016-09-21 엘지디스플레이 주식회사 터치 패널 일체형 표시 장치
KR101701978B1 (ko) * 2010-06-03 2017-02-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그의 제조 방법
KR101800285B1 (ko) * 2010-10-04 2017-12-21 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101764272B1 (ko) * 2010-12-02 2017-08-16 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
KR101868607B1 (ko) 2011-12-20 2018-06-20 엘지디스플레이 주식회사 평판 표시장치
KR102151752B1 (ko) * 2013-08-05 2020-09-04 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
KR102227875B1 (ko) 2014-05-30 2021-03-15 엘지디스플레이 주식회사 유기 발광 디스플레이 장치
KR102386458B1 (ko) * 2014-11-17 2022-04-15 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102451728B1 (ko) * 2015-05-19 2022-10-07 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
CN105070741A (zh) 2015-09-02 2015-11-18 京东方科技集团股份有限公司 一种阵列基板及oled显示面板、显示装置
KR102417818B1 (ko) 2015-11-10 2022-07-05 엘지디스플레이 주식회사 표시장치
KR102430580B1 (ko) 2015-12-31 2022-08-08 엘지디스플레이 주식회사 표시장치
KR102568781B1 (ko) * 2016-05-31 2023-08-22 삼성디스플레이 주식회사 유기발광 표시장치
KR20180018966A (ko) * 2016-08-12 2018-02-22 삼성디스플레이 주식회사 디스플레이 장치
KR20180067754A (ko) * 2016-12-12 2018-06-21 삼성디스플레이 주식회사 표시 장치
KR102504134B1 (ko) * 2018-02-27 2023-02-28 삼성디스플레이 주식회사 디스플레이 장치

Also Published As

Publication number Publication date
US10658452B2 (en) 2020-05-19
CN110349998A (zh) 2019-10-18
US20190312097A1 (en) 2019-10-10
KR20190117866A (ko) 2019-10-17

Similar Documents

Publication Publication Date Title
KR102586042B1 (ko) 디스플레이 장치
US11036071B2 (en) Display apparatus and method of manufacturing the same
US11081540B2 (en) Display apparatus
US10283574B2 (en) Display apparatus with bending area capable of minimizing manufacturing defects
US10439017B2 (en) Display apparatus
CN107887338B (zh) 显示装置及其制造方法
CN107799015B (zh) 显示设备
KR102504134B1 (ko) 디스플레이 장치
KR20190035995A (ko) 디스플레이 장치
KR20180021341A (ko) 디스플레이 장치
KR20170113757A (ko) 디스플레이 장치
KR20180049469A (ko) 디스플레이 장치
US11562690B2 (en) Display apparatus
KR20190075198A (ko) 디스플레이 장치
CN109411508B (zh) 显示装置
KR20190126958A (ko) 디스플레이 장치
KR20220079760A (ko) 디스플레이 장치
KR20240065644A (ko) 디스플레이 장치
KR20210027676A (ko) 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right