CN109411508B - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN109411508B
CN109411508B CN201810347184.7A CN201810347184A CN109411508B CN 109411508 B CN109411508 B CN 109411508B CN 201810347184 A CN201810347184 A CN 201810347184A CN 109411508 B CN109411508 B CN 109411508B
Authority
CN
China
Prior art keywords
thin film
display device
film transistors
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810347184.7A
Other languages
English (en)
Other versions
CN109411508A (zh
Inventor
金光民
郭源奎
文重守
李知恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN109411508A publication Critical patent/CN109411508A/zh
Application granted granted Critical
Publication of CN109411508B publication Critical patent/CN109411508B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70—Testing, e.g. accelerated lifetime tests

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了一种显示装置。所述显示装置包括：基底，包括具有显示图像的像素的显示区域和不显示图像的外围区域，外围区域设置在显示区域的外部。在外围区域中，所述显示装置还包括：多个薄膜晶体管，连接到像素并且利用所述多个薄膜晶体管测试像素的操作，所述多个薄膜晶体管包括在基底上彼此分开布置的栅电极；以及桥接布线，将所述多个薄膜晶体管的相邻的栅电极彼此电连接。

Description

显示装置
本申请要求于2017年8月17日提交的第10-2017-0104143号韩国专利申请的优先权以及由此获得的所有权益，该韩国专利申请的内容通过引用全部包含于此。
技术领域
一个或更多个实施例涉及一种显示装置，更具体地，涉及一种可以在制造工艺期间使电路中的缺陷的发生最小化的显示装置。
背景技术
通常，显示装置包括显示区域，并且多个像素布置在显示区域内。当显示装置的电路中发生缺陷时，通过显示装置在像素处产生的图像的质量会劣化。因此，期望在制造工艺期间使电路中的缺陷的发生最小化或使电路的缺陷发生率最小化。
然而，在根据现有技术的显示装置及其制造方法的情况下，在制造工艺期间电路中会发生相对大量的缺陷。
发明内容
一个或更多个实施例包括可以在制造工艺期间使电路中的缺陷的发生最小化的显示装置。
根据一个或更多个实施例，显示装置包括：基底，包括具有显示图像的像素的显示区域和不显示图像的外围区域，外围区域设置在显示区域的外部；并且在外围区域中，所述显示装置还包括：多个薄膜晶体管，电连接到显示区域中的像素并且利用所述多个薄膜晶体管测试像素的操作，所述多个薄膜晶体管包括在基底上彼此分开布置的栅电极；以及桥接布线，将所述多个薄膜晶体管的相邻的栅电极彼此电连接。
所述多个薄膜晶体管中的每个可以包括源电极和漏电极，桥接布线可以包括与源电极和漏电极的材料相同的材料。
所述多个薄膜晶体管中的每个可以包括源电极和漏电极，桥接布线可以与源电极和漏电极位于同一层中。
栅电极和桥接布线可以布置在沿一个方向延伸的虚拟线上。
桥接布线可以是形成为一体的导电层，并将至少三个顺序的薄膜晶体管的至少三个栅电极彼此连接。
所述至少三个薄膜晶体管的所述至少三个栅电极和形成为一体的导电层可以布置在沿一个方向延伸的虚拟线上。
所述显示装置还可以包括位于所述多个薄膜晶体管的栅电极与桥接布线之间的绝缘层，桥接布线可以通过位于绝缘层中的接触孔来接触栅电极。
所述显示装置还可以包括设置在显示区域中并电连接到像素的多条数据线，所述多条数据线从显示区域延伸到外围区域，所述多个薄膜晶体管中的每个可以电连接到所述多条数据线中的相应的数据线。
所述多个薄膜晶体管中的每个可以包括源电极和漏电极，从显示区域延伸到外围区域的所述多条数据线可以包括与源电极和漏电极的材料相同的材料。
所述多个薄膜晶体管中的每个可以包括源电极和漏电极，所述多条数据线可以包括与所述多个薄膜晶体管的源电极和漏电极的材料相同的材料。
所述显示装置还可以包括将所述多条数据线连接到所述多个薄膜晶体管中的相应的薄膜晶体管的连接布线。
连接布线可以包括与栅电极的材料相同的材料。
连接布线可以与所述多个薄膜晶体管的栅电极布置在同一层中。
所述显示装置还可以包括多个输出垫，所述多个输出垫中的每个输出垫位于连接布线中的相应的连接布线之上并与连接布线中的相应的连接布线接触。
所述多个输出垫可以包括与所述多个薄膜晶体管的源电极和漏电极的材料相同的材料。
所述多个输出垫可以与布置有源电极和漏电极的层布置在同一层中。
所述显示装置还可以包括多个输入垫，所述多个输入垫布置在所述多个薄膜晶体管的一侧处。所述一侧可以与布置有所述多个输出垫的一侧相对。
所述多个输入垫可以包括与源电极和漏电极的材料相同的材料。
所述多个输入垫可以与所述多个薄膜晶体管的源电极和漏电极布置在同一层中。
所述多个输入垫可以在远离所述多个薄膜晶体管的方向上延伸，并且在所述多个输入垫的与所述多个薄膜晶体管最接近的各个端部处，所述显示装置还可以包括布置在基底与所述多个输入垫中的每个输入垫之间的台阶差调节件。
台阶差调节件可以包括与栅电极的材料相同的材料。
台阶差调节件可以与所述多个薄膜晶体管的栅电极布置在同一层中。
所述显示装置还可以包括驱动芯片，驱动芯片包括电连接到输入垫的输入端子和电连接到输出垫的输出端子。
所述显示装置还可以包括印刷电路板。所述多个输入垫可以在远离所述多个薄膜晶体管的方向上延伸，并且在所述多个输入垫的距离所述多个薄膜晶体管最远的各个端部处，印刷电路板可以电连接到所述多个输入垫。
根据一个或更多个实施例，显示装置包括：基底，包括具有显示图像的像素的显示区域和不显示图像的外围区域，外围区域设置在显示区域的外部；并且在外围区域中，所述显示装置还包括：多个电极对，连接到显示区域中的像素，所述多个电极对中的每个电极对包括在第一方向上彼此间隔开的源电极和漏电极；以及栅极线，在与第一方向交叉的第二方向上纵向延伸，栅极线在所述多个电极对中的每个电极对的源电极和漏电极之间通过。在所述多个电极对中的每个电极对的源电极和漏电极之间通过的栅极线包括：第一导电层，在第二方向上彼此间隔开，以及第二导电层，沿第二方向与第一导电层交替布置。
所述显示装置还可以包括连接到所述多个电极对的多个半导体层。
在所述多个电极对中的每个电极对的源电极和漏电极之间通过的栅极线可以跨过所述多个半导体层。
第一导电层可以与布置有第二导电层的层布置在不同的层中。
彼此间隔开的第一导电层可以通过第二导电层来彼此电连接。
根据一个或更多个实施例，可以实现可在制造工艺期间使电路中的缺陷的发生最小化的显示装置。本公开的范围不受该效果限制。
附图说明
通过下面结合附图对实施例的描述，这些和/或其它特征将变得明显且更容易被理解，在附图中：
图1是根据发明的制造工艺中的显示装置的一部分的示例性实施例的俯视平面图；
图2是图1的部分A的示例性实施例的放大俯视平面图；
图3是沿图2的线III-III截取的剖视图；
图4是沿图2的线IV-IV截取的剖视图；
图5是图1的显示装置的显示区域内的一部分的示例性实施例的放大剖视图；
图6是根据发明的显示装置的部分A的修改示例性实施例沿图2的线III-III截取的放大剖视图；
图7是图6的显示装置的部分A沿图2的线IV-IV截取的剖视图；
图8是根据发明的图6的显示装置的部分A的另一示例性实施例沿图2的线IV-IV截取的放大剖视图；
图9是根据发明的图6的显示装置的部分A的又一示例性实施例沿图2的线IV-IV截取的放大剖视图；
图10是根据发明的制造工艺中的显示装置的一部分的另一示例性实施例的俯视平面图；
图11是根据发明的制造工艺中的显示装置的一部分的再一示例性实施例的俯视平面图；
图12是根据发明的制造工艺中的显示装置的一部分的又一示例性实施例的俯视平面图；以及
图13是沿图12的线XIII-XIII截取的剖视图。
具体实施方式
由于本公开允许各种改变和许多的实施例，所以将在附图中示出并在书面描述中详细描述示例实施例。当参考参照附图描述的实施例时，本公开的效果和特性以及实现这些效果和特性的方法将是明显的。然而，本公开可以以许多不同的形式来实施，而不应该被解释为限于在此阐述的示例实施例。
在下文中，将参照示出了本公开的示例实施例的附图更充分地描述本公开。当参照附图进行描述时，在附图中，相同的附图标记表示相同或相应的元件，并且将省略其重复描述。
将理解的是，当诸如层、膜、区域或板的组件被称为与另一组件相关，诸如“在”另一组件“上”时，该组件可以直接在所述另一组件上或者在其上可以存在中间组件。相反，当诸如层、膜、区域或板的组件被称为与另一组件相关，诸如“直接在”另一组件“上”时，不存在中间组件。
为了便于解释，可以夸大附图中的元件的尺寸。换句话说，附图中的组件的尺寸和厚度为了便于解释而被任意地示出，所以下面的实施例不限于此。
在下面的示例中，x轴、y轴和z轴不限于直角坐标系的三个轴，并且可以以更宽的含义来解释。例如，x轴、y轴和z轴可以彼此垂直或者可以表示彼此不垂直的不同的方向。
将理解的是，尽管这里可以使用术语“第一”、“第二”、“第三”等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受这些术语限制。这些术语仅用来将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在不脱离这里的教导的情况下，下面讨论的“第一元件”、“第一组件”、“第一区域”、“第一层”或“第一部分”可被命名为第二元件、第二组件、第二区域、第二层或第二部分。
这里使用的术语仅是为描述特定实施例的目的，而不意图限制。如这里所使用的，除非上下文另外清楚指出，否则单数形式“一个(种/者)”和“所述(该)”(包括“至少一个(种/者)”)意图包括复数形式。“至少一个(种/者)”不被解释为限于“一个(种/者)”。“或”指“和/或”。如这里所使用的，术语“和/或”包括一个或更多个相关所列项的任何组合或全部组合。还将理解的是，术语“包含”和/或“包括”及其变型用在本说明书中时说明存在所陈述的特征、区域、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或更多个其它特征、区域、整体、步骤、操作、元件、组件和/或它们的组。
此外，可在这里使用诸如“下”或“底部”以及“上”或“顶部”的相对术语来描述如附图中示出的一个元件与另一元件的关系。将理解的是，除了附图中描绘的方位之外，相对术语意图包含装置的不同方位。例如，如果附图之一中的装置被翻转，则描述为在其它元件的“下”侧上的元件随后将被定位为在所述其它元件的“上”侧上。因此，示例性术语“下”根据附图的特定方位可以包含“下”和“上”两种方位。相似地，如果附图之一中的装置被翻转，则描述为在其它元件“下方”或“下面”的元件随后将被定位为在所述其它元件“上方”。因此，示例性术语“在……下方”或“在……下面”可以包含上方和下方两种方位。
除非另有定义，否则在这里使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员所通常理解的意思相同的意思。还将理解的是，除非这里明确地如此定义，否则术语(诸如在通用字典中定义的术语)应该被解释为具有与在相关领域和本公开的上下文中它们的意思一致的意思，并且将不以理想化或过于形式化的含义进行解释。
这里参照作为理想实施例的示意图的剖视图来描述示例性实施例。如此，将预期出现例如由制造技术和/或公差引起的附图的形状的变化。因此，这里描述的实施例不应该被解释为受限于如这里示出的区域的特定的形状，而是包括例如由制造引起的形状的偏差。例如，示出或描述为平坦的区域通常可以具有粗糙的和/或非线性的特征。此外，示出的尖角可以是倒圆的。因此，附图中示出的区域本质上是示意性的，这些区域的形状并不意图示出区域的精确形状，并且不意图对本权利要求的范围进行限制。
图1是根据发明的制造工艺中的显示装置的一部分的示例性实施例的俯视平面图，图2是图1的部分A的示例性实施例的放大俯视平面图，图3是沿图2的线III-III截取的剖视图，图4是沿图2的线IV-IV截取的剖视图。
如图1中所示，根据本实施例的显示装置包括布置有多个像素以产生并显示图像的显示区域DA以及位于显示区域DA的外部并且不显示图像的外围区域PA。据此，显示装置的基底100可以理解为包括显示区域DA和外围区域PA。外围区域PA包括垫(pad，或称为焊盘)区域PADA，垫区域PADA是各种电子器件或印刷电路板等电附着到基底100和/或基底100的组件的区域。基底100及其上的层可以被另外称为显示装置的显示基底，更具体地，被称为通过从显示装置的其它构成元件向其提供的控制/驱动信号利用光来产生并显示图像的显示面板的显示基底。
图1可以被理解为在显示装置的制造工艺期间显示装置的诸如基底等的组件和元件的俯视平面图。在包括显示装置的诸如智能电话的最终显示装置或电子设备中，为了使被用户识别的外围区域PA的平面面积最小化，可以弯曲基底100等的一部分。在示例性实施例中，例如，外围区域PA可以包括弯曲区域，所述弯曲区域在俯视平面图中可以布置在垫区域PADA和显示区域DA之间。在这种情况下，基底100可以在弯曲区域中弯曲，使得垫区域PADA的至少一部分与显示区域DA叠置。在这种情况下，弯曲方向被确定为使得垫区域PADA不遮住或阻挡显示区域DA，并且在远离用户的方向上布置在显示区域DA的后面。因此，用户从其观看侧识别到显示区域DA占据显示装置的大部分。
基底100可以包括具有柔性或可弯曲特性的各种材料，例如以聚醚砜(“PES”)、聚丙烯酸酯、聚醚酰亚胺(“PEI”)、聚萘二甲酸乙二醇酯(“PEN”)、聚对苯二甲酸乙二醇酯(“PET”)、聚苯硫醚(“PPS”)、聚芳酯(“PAR”)、聚酰亚胺(“PI”)、聚碳酸酯(“PC”)或乙酸丙酸纤维素(“CAP”)为例的聚合物树脂。基底100可以进行各种修改。在示例性实施例中，例如，基底100可以具有包括上述聚合物树脂中的两层和包含无机材料(诸如氧化硅、氮化硅、氮氧化硅等)的阻挡层的多层结构。此外，在基底100未弯曲的情况下，基底100可以包括玻璃等。
显示区域DA的外周总体上可以限定类似于矩形或正方形的形状。然而，如图1中所示，显示区域DA的外周可以不具有尖锐的或线性的边缘部分。具体地，显示区域DA可以包括彼此面对的第一边缘E1和第二边缘E2、彼此面对且布置在第一边缘E1和第二边缘E2之间的第三边缘E3和第四边缘E4。垫区域PADA与第一边缘E1至第四边缘E4中的第四边缘E4相邻。在这种情况下，在俯视平面图中，显示区域DA的整个外边缘的将第一边缘E1连接到第四边缘E4的部分可以具有倒圆的形状。显示区域DA的整个外边缘的将第二边缘E2连接到第四边缘E4的部分可以具有倒圆的形状，并且其它部分可以具有倒圆的形状。
如图2中所示，根据本实施例的显示装置包括布置在外围区域PA(具体地，垫区域PADA)中以多个设置的薄膜晶体管TT。多个薄膜晶体管TT可以连接到显示区域DA的像素。多个薄膜晶体管TT为用于在制造工艺期间测试或检查显示装置以确定显示区域DA的像素是否正常操作的开关元件。
如图2至图4中所示，每个薄膜晶体管TT包括半导体层120、栅电极141、源电极161和漏电极162，半导体层120包括非晶硅、多晶硅或有机半导体材料。为了确保半导体层120与栅电极141之间的绝缘，包括诸如氧化硅、氮化硅和/或氮氧化硅的无机材料的栅极绝缘层130可以布置在半导体层120与栅电极141之间。此外，包括诸如氧化硅、氮化硅和/或氮氧化硅的无机材料的层间绝缘层150可以布置在栅电极141上。源电极161和漏电极162可以布置在层间绝缘层150上。在制造显示装置的方法的示例性实施例中，包括无机材料的绝缘层可以通过化学气相沉积(“CVD”)或原子层沉积(“ALD”)来形成。下面的实施例和修改示例也是如此。
包括诸如氧化硅、氮化硅和/或氮氧化硅的无机材料的缓冲层110可以布置在薄膜晶体管TT和基底100之间。缓冲层110可以增加基底100的上表面的平整度或者有效地防止杂质从基底100等(诸如从其外侧)向薄膜晶体管TT的半导体层120渗透或使渗透最小化。
薄膜晶体管TT的栅电极141可以通过以多个设置的桥接布线163电连接到彼此。即，在设置在基底100上的各个层中，桥接布线163与布置有栅电极141的层布置在不同的层中，以将彼此间隔开的栅电极141彼此电连接。图4示出了桥接布线163通过在层间绝缘层150的接触孔处直接接触栅电极141来将彼此间隔开的栅电极141电连接，层间绝缘层150为在桥接布线163和栅电极141之间的绝缘层。下面的实施例和修改示例也是如此。因此，如图2中所示，栅电极141和桥接布线163可以布置在(沿x轴方向延伸的)虚拟直线上。栅电极141和桥接布线163中的每个为离散的(例如，岛)构件。
每个薄膜晶体管TT包括源电极161和漏电极162。桥接布线163可以包括与源电极161和漏电极162的材料相同的材料(例如以Ti或Al为例的金属)，并且具有单层或多层结构。可选地，在设置在基底100上的各个层中，桥接布线163可以布置在布置有源电极161和漏电极162的层中。因此，桥接布线163可以在层间绝缘层150中的接触孔处连接到其下方的栅电极141。
如图1中所示，数据线DL以多条设置，每条数据线DL沿y轴方向跨过显示区域DA纵向延伸到外围区域PA。数据线DL分别与栅电极141和桥接布线163沿其纵向延伸并沿其布置的(沿x轴方向延伸的)虚拟直线交叉。数据线DL和栅电极141的宽度在与其长度垂直的方向上(例如，沿y轴方向)定义。显示装置和/或显示装置的组件、层等设置在由彼此交叉的第一方向和第二方向(例如，x轴方向和y轴方向)定义的平面中。显示装置和/或显示装置的组件、层等的厚度在与第一方向和第二方向中的每个交叉(诸如但不限于与第一方向和第二方向中的每个垂直)的第三方向(例如，z轴方向)上定义。
每个薄膜晶体管TT电连接到数据线DL中的相应的数据线DL。因此，当电信号同时施加到薄膜晶体管TT的彼此电连接的栅电极141以使薄膜晶体管TT导通时，在薄膜晶体管TT的半导体层120中同时形成通道。当薄膜晶体管TT同时导通时，来自测试信号线168的电信号被传输到数据线DL。因此，显示区域DA的电连接到数据线DL的像素发射光，并且显示区域DA内的像素的操作可以被测试以确定像素是否有缺陷。
栅电极141可以包括例如以Mo或Al为例的金属。在显示装置的制造方法的示例性实施例中，栅电极141可以通过诸如溅射的方法形成。此外，在形成栅电极141之后，当形成覆盖栅电极141的层间绝缘层150时，可以使用诸如等离子体增强化学气相沉积(“PECVD”)或ALD的方法。在形成覆盖栅电极141的层间绝缘层150的情况下，电荷会累积在已形成的栅电极141上。特别地，在形成栅电极141之后通过PECVD形成绝缘层等的工艺的情况下，由于施加了等离子体，所以在该工艺期间电荷会累积在栅电极141上。
如上所述，彼此间隔开的栅电极141通过桥接布线163彼此电连接。
可以考虑如下的比较构造：栅电极141未通过桥接布线163连接，而是与栅电极141对应的一条单一的长的栅极线在薄膜晶体管TT的半导体层120之上(沿x轴方向)延伸。然而，在与栅电极141对应的一条单一的长的栅极线在薄膜晶体管TT的半导体层120之上(沿x轴方向)延伸的情况下，由于栅极线相对长，所以在制造工艺期间累积在栅极线上的电荷总量迅速增加。此外，由于大量的累积电荷，所以通过所述一条单一的栅极线和位于该条单一的栅极线下方的半导体层120之间的大的电势差可能会产生相对强的电场。此外，由于相对强的电场，在覆盖半导体层120的栅极绝缘层130处产生诸如绝缘破坏(电介质破坏)的现象。因此，即使通过后续的制造工艺来完成薄膜晶体管TT，薄膜晶体管TT也可能无法正常操作。薄膜晶体管TT的非正常操作成为无法通过利用薄膜晶体管TT对显示区域DA内的像素进行测试的原因。
根据发明的显示装置的一个或更多个示例性实施例可以有效地防止由有缺陷像素导致的显示装置的缺陷的发生或使缺陷的发生最小化。如上所述，由于薄膜晶体管TT的栅电极141分别具有彼此间隔开的岛的形状，所以每个栅电极141的平面面积比上述的一条单一的栅极线的平面面积小。因此，即使在制造工艺期间电荷分别累计在栅电极141上，分别累积在栅电极141上的电荷量仍是最少的。因此，根据发明的显示装置的一个或更多个示例性实施例可以减少或有效地防止栅极绝缘层130等由于绝缘破坏等而被损坏，从而有效地防止薄膜晶体管TT的缺陷(进一步地，显示装置的缺陷)的发生或使缺陷的发生最小化。
如上所述，多条数据线DL跨过显示区域DA纵向延伸到外围区域PA。数据线DL可以包括与薄膜晶体管TT的源电极161和漏电极162的材料相同的材料(例如，Ti或Al)，并且具有单层或多层结构。可选地，多条数据线DL可以具有Ti/Al/Ti的三层结构。此外，数据线DL可以布置在布置有源电极161和漏电极162的层中。每个薄膜晶体管TT通过以多条设置的连接布线143电连接到数据线DL中的相应的数据线DL。即，连接布线143将数据线DL连接到薄膜晶体管TT。
连接布线143可以包括与栅电极141的材料相同的材料(例如以Mo或Al为例的金属)，并且具有单层或多层结构。此外，连接布线143可以与设置在基底100上的层中的布置有栅电极141的层布置在同一层中。如这里使用的，在制造显示装置的方法中，彼此处于同一层中的元件也可表示元件由相同的材料层形成。
连接布线143的第一端在形成在层间绝缘层150中的接触孔处连接到连接布线143上的数据线DL，连接布线143的与连接布线143的第一端相对的第二端在形成在层间绝缘层150中的接触孔处连接到连接布线143上的薄膜晶体管TT的漏电极162。薄膜晶体管TT的源电极161连接到在x轴方向上纵向延伸的测试信号线168。具体地，源电极161可以与测试信号线168形成为一体。
如图2和图3中所示，显示装置还可以包括以多个设置的输出垫165。每个输出垫165可以布置在连接布线143中的相应的连接布线143上，并且可以接触相应的连接布线143。每个输出垫165可以包括与薄膜晶体管TT的源电极161和漏电极162的材料相同的材料(例如以Ti或Al为例的金属)，并且可以具有单层或多层结构。可选地，输出垫165可以具有Ti/Al/Ti的三层结构。此外，输出垫165可以与设置在基底100上的层中的布置有源电极161和漏电极162的层布置在同一层中。因此，输出垫165可以在形成在层间绝缘层150中的接触孔处连接到输出垫165下的连接布线143。
以多个设置的输入垫166可以布置在薄膜晶体管TT的与薄膜晶体管TT的布置有输出垫165的一侧(+y轴方向)相对的一侧处。每个输入垫166可以包括与薄膜晶体管TT的源电极161和漏电极162的材料相同的材料(例如以Ti或Al为例的金属)，并且具有单层或多层结构。可选地，输入垫166可以具有Ti/Al/Ti的三层结构。此外，输入垫166可以与设置在基底100上的层中的布置有源电极161和漏电极162的层布置在同一层中。
输入垫166和输出垫165可以连接到显示装置的驱动芯片180。驱动芯片180包括主体183和以多个设置的输出端子181以及以多个设置的输入端子182，其中，每个输出端子181和每个输入端子182布置在主体183的相对侧上。由于图3是沿线III-III的剖视图，所以只示出了驱动芯片180的一个输出端子181和一个输入端子182，但驱动芯片180可以包括(布置在x轴方向上的)多个输出端子181和多个输入端子182。驱动芯片180可以是例如集成电路(“IC”)芯片等。
基底100上的输入垫166分别连接到驱动芯片180的输入端子182，基底100上的输出垫165分别连接到驱动芯片180的输出端子181。因此，当显示装置没有被测试而实际被驱动时，从驱动芯片180外部传输到驱动芯片180的输入端子182中的电信号从驱动芯片180的输出端子181经由基底100上的输出垫165和连接布线143传输到数据线DL，因此，该电信号可以传输到显示区域DA内的像素的薄膜晶体管210(见图5)。
用于产生将在显示区域DA中显示的图像的信息和信号可以通过驱动芯片180的输入端子182输入到驱动芯片180。为了该目的，显示装置可以包括具有面板192和输出端子191的印刷电路板190。基底100上的输入垫166在远离薄膜晶体管TT的方向上朝向基底100的边缘延伸，并且输入垫166的距离薄膜晶体管TT最远的端部167可以电连接到印刷电路板190的输出端子191。印刷电路板190是显示装置的构成元件，用于产生并显示图像的数据信号、控制信号和/或驱动信号从其并通过其传输到显示装置的显示基底。用于显示图像的电信号从印刷电路板190传输通过输入垫166、驱动芯片180、输出垫165和连接布线143，而不传输通过用于测试的薄膜晶体管TT。
如图3中所示，由于驱动芯片180的输入端子182连接到基底100上的输入垫166并且驱动芯片180的输出端子181连接到基底100上的输出垫165，所以驱动芯片180布置在用作用于测试的开关元件的薄膜晶体管TT之上。在这种情况下，为了稳定地布置驱动芯片180，在z轴方向上的从基底100的下表面到输出垫165的上表面的高度h1基本等于在z轴方向上的从基底100的下表面到输入垫166的上表面的高度h2。
为了该目的，由于连接布线143布置在基底100上的输出垫165的下方，所以台阶差调节件145可以布置在每个输入垫166的位于其靠近多个薄膜晶体管TT的一端处的部分的下方。台阶差调节件145可以包括与连接布线143的材料相同的材料(即，与栅电极141的材料相同的材料(例如以Mo或Al为例的金属))，并且具有单层或多层结构。此外，台阶差调节件145可以与设置在基底100上的层中的布置有连接布线143和栅电极141的层布置在同一层中。不同于图2和图3中示出的构造，台阶差调节件145可以布置在每个输入垫166的位于其距离薄膜晶体管TT最远的一端处的端部167的下方，即，布置在连接到基底100的边缘部处的印刷电路板190的输出端子191的端部167的下方。
尽管图3示出了驱动芯片180的输入端子182直接接触输入垫166，但是本公开不限于此。在示例性实施例中，例如，各向异性导电膜等可以布置在驱动芯片180的输入端子182和输入垫166之间。该同样的构造也可以适用于驱动芯片180的输出端子181和基底100上的输出垫165之间，并且也可以适用于印刷电路板190的输出端子191和基底100上的输入垫166的其位于距离薄膜晶体管TT最远的一端处的端部167之间。该构造同样适用于下面描述的实施例和修改示例。
图5是图1的显示装置的显示区域DA内(诸如显示区域DA的像素中)的一部分的示例性实施例的放大剖视图。如图5中所示，显示元件310和电连接到显示元件310的(显示)薄膜晶体管210可以布置在基底100的显示区域DA中。图5示出了作为显示元件的有机发光二极管(“OLED”)布置在显示区域DA中。OLED电连接到薄膜晶体管210的构造可以指像素电极311电连接到薄膜晶体管210。
显示区域DA内的薄膜晶体管210的半导体层211、栅电极213、源电极215a和漏电极215b可以分别包括与上面所述的外围区域PA中的薄膜晶体管TT的半导体层120、栅电极141、源电极161和漏电极162的材料相同的材料，并且可以分别与设置在基底100上的层中的分别布置有半导体层120、栅电极141、源电极161和漏电极162的层布置在同一层中。
平坦化层170可以布置在薄膜晶体管210上。在示例性实施例中，例如，如图5中所示，在OLED布置在薄膜晶体管210之上的情况下，平坦化层170可以使薄膜晶体管210的上部大体平坦化。平坦化层170可以包括诸如亚克力、苯并环丁烯(“BCB”)或六甲基二硅氧烷(“HMDSO”)的有机材料。虽然图5示出了平坦化层170为单层，但是平坦化层170可以为多层结构。
显示元件310可以在基底100的显示区域DA中布置在平坦化层170上。显示元件310可以为例如包括像素电极311、对电极315和布置在像素电极311与对电极315之间并包括发射层的中间层313的OLED。如图5中所示，像素电极311通过在平坦化层170等中形成的开口处接触源电极215a和漏电极215b中的一个来电连接到薄膜晶体管210。显示元件310可以产生用于显示图像的光。设置有显示元件310的像素大体可以是产生和/或发射光以显示图像的区域。
像素限定层175可以布置在平坦化层170上。像素限定层175通过与每个子像素对应的开口(即，暴露像素电极311的至少一部分(诸如中心部分)的开口)来限定像素。此外，在图5中所示的情况下，像素限定层175通过增加像素电极311的边缘与设置在像素电极311之上的对电极315之间的距离来防止在像素电极311的边缘处发生电弧等。像素限定层175可以包括诸如聚酰亚胺或HMDSO的有机材料。
OLED的中间层313可以包括相对低分子量的材料或聚合物材料。在中间层313包括相对低分子量的材料的情况下，中间层313可以具有空穴注入层(“HIL”)、空穴传输层(“HTL”)、发射层(“EML”)、电子传输层(“ETL”)、电子注入层(“EIL”)等以单一构造或复合构造堆叠的结构。在制造显示装置的方法的示例性实施例中，中间层313可以通过真空蒸镀来形成。在中间层313包括聚合物材料的情况下，中间层313大体可以具有包括HTL和EML的结构。在这种情况下，HTL可以包括聚(3,4-乙撑二氧噻吩)(“PEDOT”)材料，EML可以包括诸如聚苯撑乙烯(“PPV”)类材料和聚芴类材料的聚合物材料。在制造显示装置的方法的示例性实施例中，中间层313可以通过丝网印刷、喷墨印刷或激光诱导热成像(“LITI”)等形成。中间层313不限于此且可以具有各种结构。此外，中间层313可以包括针对多个像素电极311共同形成为一体的层，或者可以包括图案化为离散形状的层以分别与多个像素电极311对应。
对电极315可以布置在显示区域DA中并且可以覆盖显示区域DA。即，对电极315可以针对多个OLED共同形成为一体，并且与多个像素电极311中的全部对应。
由于OLED会容易被外部湿气或氧损坏，所以OLED可以通过被封装层(未示出)覆盖来保护。封装层可以覆盖显示区域DA并延伸到外围区域PA的至少一部分。封装层可以包括第一无机封装层、有机封装层和第二无机封装层。
类似于缓冲层110、栅极绝缘层130和层间绝缘层150，平坦化层170布置在显示区域DA中并可以从显示区域DA延伸以甚至布置在外围区域PA中。图6是根据发明的显示装置的部分A的修改示例性实施例沿图2的线III-III截取的放大剖视图。图7是图6的显示装置的部分A沿图2的线IV-IV截取的剖视图。
如图6中所示，设置在显示区域DA中的平坦化层170可以延伸到外围区域PA(特别地，延伸到垫区域PADA中)，并且可以覆盖基底100上的输入垫166和输出垫165。因此，附加输入垫172和附加输出垫171均可以以多个设置并且布置在平坦化层170上以分别与输入垫166和输出垫165对应。附加输入垫172和附加输出垫171在形成在平坦化层170中的接触孔处连接到其下方的输入垫166和输出垫165。此外，附加输入垫172连接到驱动芯片180的输入端子182，附加输出垫171连接到驱动芯片180的输出端子181。附加输入垫172和附加输出垫171可以包括与显示区域DA内的显示元件310的像素电极311的材料相同的材料，例如，氧化铟锡(“ITO”)、氧化铟锌(“IZO”)和/或In2O3。由于包括与像素电极311的材料相同的材料，所以附加输入垫172和附加输出垫171可以与设置在基底100上的层中的像素电极311位于同一层中。
由于平坦化层170覆盖输入垫166，所以平坦化层170覆盖输入垫166的相对端中的输入垫166的距离薄膜晶体管TT最远设置的端部167。因此，附加信号垫173可以以多个设置并布置在平坦化层170上以在远离薄膜晶体管TT的方向上与输入垫166的端部167对应。附加信号垫173在形成在平坦化层170中的接触孔处连接到附加信号垫173下方的输入垫166的端部167。此外，附加信号垫173连接到印刷电路板190的输出端子191。附加信号垫173可以包括与显示区域DA内的显示元件310的像素电极311的材料相同的材料，例如，ITO、IZO和/或In2O3。由于包括与像素电极311的材料相同的材料，所以附加信号垫173可以与设置在基底100上的层中的像素电极311位于同一层中。
如图7中所示，附加桥接布线174可以对应于桥接布线163来布置在平坦化层170上，使得附加桥接布线174与桥接布线163对应。附加桥接布线174可以在形成在平坦化层170中的接触孔处连接到桥接布线163。附加桥接布线174可以包括与显示区域DA内的显示元件310的像素电极311的材料相同的材料，例如，ITO、IZO和/或In2O3。由于包括与像素电极311的材料相同的材料，所以附加桥接布线174可以与设置在基底100上的层中的像素电极311位于同一层中。由于桥接布线163并联连接到附加桥接布线174，所以当考虑包括桥接布线163和附加桥接布线174的结构时，可以减小总的电阻。
本公开不限于此。如图8中所示，桥接布线163不布置在层间绝缘层150和平坦化层170之间，而是可以布置为延伸穿过平坦化层170以设置在平坦化层170的上表面上，其中，图8为根据发明的图6的显示装置的部分A的另一示例性实施例沿图2的线IV-IV截取的放大剖视图。在这种情况下，桥接布线163可以包括与显示区域DA内的显示元件310的像素电极311的材料相同的材料，例如，ITO、IZO和/或In2O3。在单独的一条附加桥接布线174处，对于两个相邻的栅电极141共同设置单独的一条桥接布线163。
如图9中所示，桥接布线163不布置在层间绝缘层150和平坦化层170之间，而是可以布置在平坦化层170的上表面上，并且连接布线163a可以布置在栅电极141和桥接布线163之间，其中，图9为图6的显示装置的部分A的又一示例性实施例沿图2的线IV-IV截取的放大剖视图。
在这种情况下，桥接布线163可以包括与显示区域DA内的显示元件310的像素电极311的材料相同的材料，例如，ITO、IZO和/或In2O3。由于包括与像素电极311的材料相同的材料，所以桥接布线163可以与设置在基底100上的层中的像素电极311位于同一层中。连接布线163a可以包括与薄膜晶体管TT的源电极161和漏电极162的材料相同的材料(例如以Ti或Al为例的金属)，并具有单层或多层结构。可选地，连接布线163a可以具有Ti/Al/Ti的三层结构。由于包括与源电极161和漏电极162的材料相同的材料，所以连接布线163a可以与设置在基底100上的层中的源电极161和漏电极162位于同一层中。与图8相反，在单独的一条桥接布线163处，对于两个相邻的栅电极141设置一条以上的单独的连接布线163a。
图10是根据发明的在制造工艺中的显示装置的一部分的另一示例性实施例的俯视平面图。如图10中所示，不是所有的栅电极141针对薄膜晶体管TT彼此间隔开，并且一组栅电极141可以针对一组相邻的薄膜晶体管TT形成一体。图10示出了每个离散形状的栅电极141针对两个相邻的薄膜晶体管TT形成一体。针对两个相邻的薄膜晶体管TT形成一体的栅电极141与其它薄膜晶体管TT的其它栅电极141间隔开，但是通过桥接布线163电连接到其它薄膜晶体管TT的其它栅电极141。
如上所述，如在根据上面的实施例的显示装置中所描述的，均针对一个以上的薄膜晶体管TT的栅电极141彼此电连接。
可以考虑如下的比较构造：栅电极141未通过桥接布线163连接，而是与栅电极141对应的一条单一的长的栅极线在薄膜晶体管TT的半导体层120之上延伸。然而，在与栅电极141对应的一条单一的长的栅极线在薄膜晶体管TT的半导体层120之上(沿x轴方向)延伸的情况下，在覆盖半导体层120的栅极绝缘层130中会发生诸如绝缘破坏(电介质破坏)的现象。
在根据发明的显示装置的一个或更多个示例性实施例中，薄膜晶体管TT的栅电极141通过具有岛的形状而彼此间隔开。然而，虽然栅电极141对应于一个以上的相邻的薄膜晶体管TT而各自形成一体，但是针对一个以上的薄膜晶体管TT形成一体的栅电极141与针对其它薄膜晶体管TT形成一体的其它栅电极141间隔开。因此，针对一个以上的薄膜晶体管TT各自形成一体的栅电极141的平面面积比上述的一条单一的栅极线的平面面积小。因此，即使电荷累积在针对一个以上的薄膜晶体管TT各自形成一体的栅电极141的集合上，累积在栅电极141上的电荷量也是最少的。因此，根据发明的显示装置的一个或更多个示例性实施例可以减少或有效地防止在制造工艺期间栅极绝缘层130等由于绝缘破坏等而被损坏，从而可以有效地防止薄膜晶体管TT的缺陷(进一步地，显示装置的缺陷)的发生或使缺陷的发生最小化。
图11是根据发明的制造工艺中的显示装置的一部分的再一示例性实施例的俯视平面图。为了便于描述，图11示出了(在x轴方向上)顺序布置的四条数据线DLa、DLb、DLc和DLd。
数据线DLa和DLc通过连接布线143电连接到相应的薄膜晶体管TTa和TTc。薄膜晶体管TTa和TTc的栅电极141a和141c彼此间隔开，并通过桥接布线163电连接。形成第一组薄膜晶体管TT的薄膜晶体管TTa和TTc与薄膜晶体管TTa和TTc的栅电极141a和141c在x轴方向上关于第一虚拟线对准。第一组薄膜晶体管TT的桥接布线163跨过电连接到数据线DLa和DLc之间的数据线DLb的布线。
形成第二组薄膜晶体管TT的薄膜晶体管TTb和TTd与薄膜晶体管TTb和TTd的栅电极141b和141d在x轴方向上关于与第一虚拟线不同的第二虚拟线对准，以与第一组薄膜晶体管TT以交错布置设置。数据线DLa和DLc之间的数据线DLb以及布置在数据线DLc的与数据线DLb相对的一侧处的数据线DLd电连接到连接布线143。连接到数据线DLb和DLd的连接布线143通过辅助桥接布线165'电连接到附加连接布线143'，辅助桥接布线165'包括与源电极161b和漏电极162b的材料相同的材料并且布置在布置有源电极161b和漏电极162b的层中。薄膜晶体管TTb和TTd的栅电极141b和141d彼此间隔开，并且通过桥接布线163'电连接。
附加连接布线143'延伸以在测试信号线168的下方经过，并且电连接到薄膜晶体管TTb和TTd的漏电极162b和162d，其中，测试信号可以通过测试信号线168施加到薄膜晶体管TTa和TTc的源电极161a和161c。此外，薄膜晶体管TTb和TTd的源电极161b和161d与测试信号线168'形成一体。
根据本实施例的显示装置可以通过同时将电信号施加到薄膜晶体管TTa和TTc的栅电极141a和141c来允许通道同时形成在薄膜晶体管TTa和TTc的半导体层120a和120c中，从而允许薄膜晶体管TTa和TTc同时导通。因此，可以通过将电信号从测试信号线168经由薄膜晶体管TTa和TTc的源电极161a和161c、半导体层120a和120c以及漏电极162a和162c传输到数据线DLa和DLc，并且允许显示区域DA内的电连接到数据线DLa和DLc的像素发射光来测试显示区域DA内的像素是否有缺陷。
同样地，显示装置可以通过同时将电信号施加到薄膜晶体管TTb和TTd的栅电极141b和141d来允许通道同时形成在薄膜晶体管TTb和TTd的半导体层120b和120d中，从而允许薄膜晶体管TTb和TTd同时导通。因此，可以通过将电信号从测试信号线168'经由薄膜晶体管TTb和TTd的源电极161b和161d、半导体层120b和120d以及漏电极162b和162d传输到数据线DLb和DLd，并且允许显示区域DA内的电连接到数据线DLb和DLd的像素发射光来测试显示区域DA内的像素是否有缺陷。
在示例性实施例中，例如，如果连接到数据线DLa和DLc的像素为发射红光的像素并且连接到数据线DLb和DLd的像素为发射绿光的像素，则能够测试是否仅发射红光的像素有缺陷或者能够测试是否仅发射绿光的像素有缺陷。为了便于描述，尽管在图11中未示出，但是也可以通过利用相同/相似的结构来实施测试是否仅发射蓝光的像素有缺陷。
虽然在上面桥接布线163已经被描述为电连接彼此间隔开的栅电极141，但实施例不限于此。如图12和图13所示，桥接布线163可以是对应于一个以上的栅电极141而形成为一体的导电层，其中，图12为根据发明的制造工艺中的显示装置的一部分的又一示例性实施例的俯视平面图，图13为沿图12的线XIII-XIII截取的剖视图。在这种情况下，作为一体式导电层的桥接布线163可以具有在一个方向上(例如，沿栅电极141布置所沿的方向)纵向延伸的形状。作为一体式导电层的桥接布线163可以通过在形成在层间绝缘层150中的多个接触孔处接触三个或更多个栅电极141来电连接三个或更多个栅电极141，其中，层间绝缘层150布置在作为一体式导电层的桥接布线163和栅电极141之间。
虽然图12示出了根据参照图2描述的实施例的显示装置的修改示例，但是实施例不限于此。在示例性实施例中，例如，即使在根据参照图7至图11描述的实施例的显示装置中，桥接布线163也可以是与三个或更多个栅电极141对应的一体式导电层，并且作为一体式导电层的桥接布线163可以具有在一个方向上(例如，沿栅电极141布置所沿的方向)纵向延伸的形状并且电连接三个或更多个栅电极141。
在图11中示出的显示装置的修改示例中，作为一体式导电层的桥接布线163可以将薄膜晶体管TTa和TTc的栅电极141a和141c电连接到(在x轴方向上)布置在与栅电极141a和141c的线相同的线上的其它栅电极。类似地，作为一体式导电层的桥接布线163'可以将薄膜晶体管TTb和TTd的栅电极141b和141d电连接到(在x轴方向上)布置在与栅电极141b和141d的线相同的线上的其它栅电极。在这种情况下，作为一体式导电层的桥接布线163和作为一体式导电层的桥接布线163'可以在彼此大致平行的方向上延伸。
虽然已经描述了本公开的各种实施例，但实施例不限于此。在示例性实施例中，例如，在其(显示)基底包括显示区域和在显示区域外部的外围区域的显示装置中，包括彼此间隔开的源电极和漏电极的多个电极对布置在外围区域中。如果在一个单一的方向上延伸的栅极线包括在延伸方向上交替布置的第一导电层和第二导电层，则该构造可以属于本公开的范围。
在示例性实施例中，例如，在图2中，在包括彼此间隔开的源电极161和漏电极162的多个电极对布置在外围区域PA中并且在一个方向上延伸的栅极线在每个电极对的源电极161和漏电极162之间通过的显示装置中，该栅极线可以被理解为包括在延伸方向上交替布置的第一导电层141和第二导电层163。在这种情况下，第一导电层141可以与基底100上的层中的布置有第二导电层163的层布置在不同的层中。在示例性实施例中，例如，如上所述，第一导电层141可以布置在栅极绝缘层130上，第二导电层163可以布置在层间绝缘层150上。第一导电层141电连接到第二导电层163。
这里，由于包括源电极161和漏电极162的电极对为薄膜晶体管的一部分，所以显示装置还可以包括连接到电极对的多个半导体层120。此外，包括交替布置的第一导电层141和第二导电层163的栅极线可以被理解为跨过半导体层120。
如这里所使用的，在制造显示装置的方法中，与相同材料层位于同一层中或由相同材料层形成的元件可集体限定单一层。在示例性实施例中，不限于此，集合的栅极层可以包括栅电极141、连接布线143和台阶差调节件145。集合的数据层可以集体包括数据线DL、源电极161、漏电极162、桥接布线163、输出垫165、输入垫166和端部167。
尽管参照附图中示出的实施例已经描述了本公开，但这仅作为示例提供，且本领域普通技术人员将理解的是，在不脱离如由权利要求限定的本公开的精神和范围的情况下，可以在其中做出形式和细节上的各种改变及其等同物。

Claims (24)

1.一种显示装置，所述显示装置包括：
基底，包括具有显示图像的像素的显示区域和不显示所述图像的外围区域，所述外围区域设置在所述显示区域的外部；并且
在所述外围区域中，所述显示装置还包括：多个薄膜晶体管，电连接到所述显示区域中的所述像素并且利用所述多个薄膜晶体管测试所述像素的操作，所述多个薄膜晶体管包括在所述基底上彼此分开布置的栅电极；以及多条桥接布线，将所述多个薄膜晶体管的相邻的栅电极彼此电连接，
其中，所述多条桥接布线在与布置有所述栅电极的第二层不同的第一层上，并且所述多条桥接布线彼此间隔开。
2.根据权利要求1所述的显示装置，其中，
所述多个薄膜晶体管中的每个薄膜晶体管包括源电极和漏电极，以及
所述多条桥接布线包括与所述多个薄膜晶体管的所述源电极和所述漏电极的材料相同的材料。
3.根据权利要求1所述的显示装置，其中，
所述多个薄膜晶体管中的每个薄膜晶体管包括源电极和漏电极，以及
所述多个薄膜晶体管的所述源电极和所述漏电极设置在所述第一层上。
4.根据权利要求1所述的显示装置，其中，所述多个薄膜晶体管的所述栅电极和所述多条桥接布线布置在沿一个方向延伸的虚拟线上。
5.根据权利要求1所述的显示装置，其中，所述多条桥接布线包括形成为一体的导电层，并将至少三个顺序布置的薄膜晶体管的至少三个栅电极彼此连接。
6.根据权利要求5所述的显示装置，其中，所述至少三个薄膜晶体管的所述至少三个栅电极和形成为一体的所述导电层布置在沿一个方向延伸的虚拟线上。
7.根据权利要求1所述的显示装置，其中，所述第一层是绝缘层并且置于所述多个薄膜晶体管的所述栅电极与所述多条桥接布线之间，并且
其中，所述多条桥接布线通过位于所述第一层中的接触孔来接触所述栅电极。
8.根据权利要求1所述的显示装置，所述显示装置还包括设置在所述显示区域中并电连接到所述像素的多条数据线，所述多条数据线从所述显示区域延伸到所述外围区域，
其中，所述多个薄膜晶体管中的每个薄膜晶体管电连接到所述多条数据线中的相应的数据线。
9.根据权利要求8所述的显示装置，其中，
所述多个薄膜晶体管中的每个薄膜晶体管包括源电极和漏电极，以及
所述多条数据线包括与所述多个薄膜晶体管的所述源电极和所述漏电极的材料相同的材料。
10.根据权利要求9所述的显示装置，所述显示装置还包括连接布线，所述连接布线将所述多条数据线连接到所述多个薄膜晶体管中的相应的薄膜晶体管。
11.根据权利要求10所述的显示装置，其中，所述连接布线包括与所述多个薄膜晶体管的所述栅电极的材料相同的材料。
12.根据权利要求11所述的显示装置，所述显示装置还包括多个输出垫，所述多个输出垫中的每个输出垫位于所述连接布线中的相应的连接布线之上并与所述连接布线中的所述相应的连接布线接触。
13.根据权利要求12所述的显示装置，其中，所述多个输出垫包括与所述多个薄膜晶体管的所述源电极和所述漏电极的材料相同的材料。
14.根据权利要求12所述的显示装置，所述显示装置还包括多个输入垫，所述多个输入垫布置在所述多个薄膜晶体管的一侧处，所述一侧与布置有所述多个输出垫的一侧相对。
15.根据权利要求14所述的显示装置，其中，所述多个输入垫包括与所述多个薄膜晶体管的所述源电极和所述漏电极的材料相同的材料。
16.根据权利要求14所述的显示装置，其中，
布置在所述多个薄膜晶体管的所述一侧处的所述多个输入垫在远离所述多个薄膜晶体管的方向上延伸，以及
在所述多个输入垫的与所述多个薄膜晶体管最接近的各个端部处，所述显示装置还包括设置在所述基底与所述多个输入垫中的每个输入垫之间的台阶差调节件。
17.根据权利要求16所述的显示装置，其中，所述台阶差调节件包括与所述多个薄膜晶体管的所述栅电极的材料相同的材料。
18.根据权利要求14所述的显示装置，所述显示装置还包括驱动芯片，
其中，所述驱动芯片包括电连接到所述多个输入垫的输入端子和电连接到所述多个输出垫的输出端子。
19.根据权利要求14所述的显示装置，其中，
布置在所述多个薄膜晶体管的所述一侧处的所述多个输入垫在远离所述多个薄膜晶体管的方向上延伸，以及
所述显示装置还包括电连接到所述多个输入垫的距离所述多个薄膜晶体管最远的端部的印刷电路板。
20.一种显示装置，所述显示装置包括：
基底，包括具有显示图像的像素的显示区域和不显示所述图像的外围区域，所述外围区域设置在所述显示区域的外部；并且
在所述外围区域中，所述显示装置还包括：多个电极对，连接到所述显示区域中的所述像素，所述多个电极对中的每个电极对包括在第一方向上彼此间隔开的源电极和漏电极；以及栅极线，在与所述第一方向交叉的第二方向上纵向延伸，所述栅极线在所述多个电极对中的每个电极对的所述源电极和所述漏电极之间通过，
其中，在所述多个电极对中的每个电极对的所述源电极和所述漏电极之间通过的所述栅极线包括：第一导电层，在所述第二方向上彼此间隔开，以及第二导电层，沿所述第二方向与所述第一导电层交替布置。
21.根据权利要求20所述的显示装置，所述显示装置还包括连接到所述多个电极对的多个半导体层。
22.根据权利要求21所述的显示装置，其中，在所述多个电极对中的每个电极对的所述源电极和所述漏电极之间通过的所述栅极线跨过所述多个半导体层。
23.根据权利要求20所述的显示装置，其中，所述第一导电层与布置有所述第二导电层的层布置在不同的层中。
24.根据权利要求20所述的显示装置，其中，彼此间隔开的所述第一导电层通过所述第二导电层来彼此电连接。
CN201810347184.7A 2017-08-17 2018-04-18 显示装置 Active CN109411508B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0104143 2017-08-17
KR1020170104143A KR102497283B1 (ko) 2017-08-17 2017-08-17 디스플레이 장치

Publications (2)

Publication Number Publication Date
CN109411508A CN109411508A (zh) 2019-03-01
CN109411508B true CN109411508B (zh) 2023-12-26

Family

ID=65361564

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810347184.7A Active CN109411508B (zh) 2017-08-17 2018-04-18 显示装置

Country Status (3)

Country Link
US (2) US10861922B2 (zh)
KR (1) KR102497283B1 (zh)
CN (1) CN109411508B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN208141792U (zh) * 2018-05-28 2018-11-23 北京京东方技术开发有限公司 移位寄存器单元、电路结构、驱动电路及显示装置
KR102569929B1 (ko) * 2018-07-02 2023-08-24 삼성디스플레이 주식회사 디스플레이 장치
KR102628847B1 (ko) * 2019-06-12 2024-01-25 삼성디스플레이 주식회사 디스플레이 장치
CN111180464B (zh) * 2020-01-03 2021-12-03 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板和显示装置
WO2024092405A1 (zh) * 2022-10-31 2024-05-10 京东方科技集团股份有限公司 触控结构、触控显示面板和电子装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6194837B1 (en) * 1997-07-02 2001-02-27 Seiko Epson Corporation Display device with thin film transistor (TFT) and organic semiconductor film in a luminescent element
CN101626030A (zh) * 2009-07-29 2010-01-13 友达光电股份有限公司 发光元件及其修补方法
US9147723B1 (en) * 2014-08-21 2015-09-29 Lg Display Co., Ltd. Organic light emitting display device and method of repairing the same
KR20160101737A (ko) * 2015-02-17 2016-08-26 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20170093869A (ko) * 2014-12-10 2017-08-16 엘지디스플레이 주식회사 브리지된 배선 트레이스들 갖는 플렉서블 디스플레이 디바이스

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7226332B2 (en) * 2002-04-30 2007-06-05 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
KR101090255B1 (ko) * 2004-11-16 2011-12-06 삼성전자주식회사 표시 장치용 표시판 및 표시 장치의 검사 방법
KR101337459B1 (ko) * 2006-02-03 2013-12-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 표시장치를 구비한 전자기기
US8891264B1 (en) * 2006-11-15 2014-11-18 Thin Film Electronics Asa Series circuits and devices
JP2013016708A (ja) * 2011-07-05 2013-01-24 Toshiba Corp 半導体装置及びその製造方法
US9564478B2 (en) 2013-08-26 2017-02-07 Apple Inc. Liquid crystal displays with oxide-based thin-film transistors
KR102098220B1 (ko) * 2013-11-28 2020-04-07 엘지디스플레이 주식회사 표시장치용 표시패널
KR102078386B1 (ko) 2013-11-29 2020-02-18 삼성디스플레이 주식회사 유기전계발광 표시장치
KR102246365B1 (ko) * 2014-08-06 2021-04-30 삼성디스플레이 주식회사 표시장치와 그의 제조방법
KR102295168B1 (ko) * 2014-12-29 2021-08-30 삼성디스플레이 주식회사 표시 장치
KR102284142B1 (ko) 2015-01-13 2021-07-30 삼성디스플레이 주식회사 표시 패널 및 그 리페어 방법
KR102270632B1 (ko) 2015-03-04 2021-06-30 삼성디스플레이 주식회사 표시 패널, 표시 장치 및 표시 패널의 구동 방법
CN104992960B (zh) * 2015-06-08 2018-01-30 京东方科技集团股份有限公司 一种显示面板及其制造方法、tft测试方法
KR102334241B1 (ko) 2015-09-30 2021-12-01 엘지디스플레이 주식회사 유기발광다이오드 표시장치
KR20180038600A (ko) * 2016-10-06 2018-04-17 삼성디스플레이 주식회사 표시 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6194837B1 (en) * 1997-07-02 2001-02-27 Seiko Epson Corporation Display device with thin film transistor (TFT) and organic semiconductor film in a luminescent element
CN101626030A (zh) * 2009-07-29 2010-01-13 友达光电股份有限公司 发光元件及其修补方法
US9147723B1 (en) * 2014-08-21 2015-09-29 Lg Display Co., Ltd. Organic light emitting display device and method of repairing the same
KR20170093869A (ko) * 2014-12-10 2017-08-16 엘지디스플레이 주식회사 브리지된 배선 트레이스들 갖는 플렉서블 디스플레이 디바이스
KR20160101737A (ko) * 2015-02-17 2016-08-26 삼성디스플레이 주식회사 유기 발광 표시 장치

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
龚晓滨等.一种新型高压带电显示装置在配电设备中的应用.数字技术与应用.2016,第117页. *

Also Published As

Publication number Publication date
US10861922B2 (en) 2020-12-08
US20190058027A1 (en) 2019-02-21
US11706959B2 (en) 2023-07-18
US20210057514A1 (en) 2021-02-25
CN109411508A (zh) 2019-03-01
KR20190020224A (ko) 2019-02-28
KR102497283B1 (ko) 2023-02-08

Similar Documents

Publication Publication Date Title
US11889731B2 (en) Display apparatus
JP7244239B2 (ja) ディスプレイ装置
US11081540B2 (en) Display apparatus
CN107180848B (zh) 显示装置及其制造方法
US20220254286A1 (en) Display device
CN109411508B (zh) 显示装置
KR20170115153A (ko) 표시 장치
US20220302179A1 (en) Display apparatus
CN107644588B (zh) 显示设备
US10971560B2 (en) Display device, apparatus and method for testing display device
KR102602192B1 (ko) 디스플레이 장치
US11730028B2 (en) Display apparatus
US20240138213A1 (en) Display apparatus and method of inspecting defects of the same
US20230146971A1 (en) Display apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant