KR20210049221A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20210049221A
KR20210049221A KR1020190132761A KR20190132761A KR20210049221A KR 20210049221 A KR20210049221 A KR 20210049221A KR 1020190132761 A KR1020190132761 A KR 1020190132761A KR 20190132761 A KR20190132761 A KR 20190132761A KR 20210049221 A KR20210049221 A KR 20210049221A
Authority
KR
South Korea
Prior art keywords
transistor
electrode
driving
node
layer
Prior art date
Application number
KR1020190132761A
Other languages
English (en)
Other versions
KR102694077B1 (ko
Inventor
나지수
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190132761A priority Critical patent/KR102694077B1/ko
Priority to US17/078,001 priority patent/US11450271B2/en
Priority to CN202011153745.3A priority patent/CN112712774A/zh
Publication of KR20210049221A publication Critical patent/KR20210049221A/ko
Application granted granted Critical
Publication of KR102694077B1 publication Critical patent/KR102694077B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는 발광 소자를 구비한 복수의 화소를 구동하는 표시 패널을 포함하고, 상기 복수의 화소 각각은 상기 발광 소자에 흐르는 구동 전류를 제어하는 구동 트랜지스터, 데이터 전압을 상기 구동 트랜지스터의 소스 전극인 제1 노드에 선택적으로 공급하는 제1 트랜지스터, 발광 제어 라인으로부터 에미션 신호를 수신하여 구동 전압을 상기 제1 노드에 선택적으로 공급하는 제2 트랜지스터, 및 상기 제1 노드와 상기 발광 제어 라인 사이에 접속된 제1 커패시터를 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있다. 예를 들어, 표시 장치는 스마트폰, 디지털 카메라, 노트북 컴퓨터, 네비게이션, 및 스마트 텔레비전과 같이 다양한 전자기기에 적용되고 있다. 표시 장치는 액정 표시 장치(Liquid Crystal Display Device), 전계 방출 표시 장치(Field Emission Display Device), 유기발광 표시 장치(Organic Light Emitting Display Device) 등과 같은 평판 표시 장치일 수 있다. 이러한 평판 표시 장치 중에서 유기 발광 표시 장치는 표시 패널의 화소들 각각이 스스로 발광할 수 있는 발광 소자를 포함하므로, 표시 패널에 광을 제공하는 백라이트 유닛 없이도 화상을 표시할 수 있다.
유기 발광 표시 장치는 데이터 라인들과 스캔 라인들 및 해당하는 데이터 라인과 스캔 라인에 연결된 복수의 화소를 갖는 표시 패널, 데이터 라인들에 데이터 신호를 공급하는 데이터 구동부, 및 스캔 라인들에 스캔 신호를 공급하는 쉬프트 레지스터를 갖는 스캔 구동부를 구비한다. 스캔 구동부는 소정의 구동 주파수에 따라 복수의 화소에 스캔 신호를 공급할 수 있다. 스캔 구동부는 표시 장치의 점등 시 또는 구동 시에 구동 주파수를 변경할 수 있다. 이 경우, 표시 장치는 구동 주파수 변경에 따라 플리커(Flicker) 현상 또는 고스트(Ghost) 현상이 발생할 수 있다.
본 발명이 해결하고자 하는 과제는 에미션 신호의 게이트 오프 전압을 이용하여 구동 트랜지스터의 소스 전극을 커플링(Coupling)시킴으로써, 구동 주파수가 변경되는 경우 플리커(Flicker) 현상과 고스트(Ghost) 현상을 방지할 수 있는 표시 장치를 제공하고자 하는 것이다.
본 발명이 해결하고자 하는 과제는 복수의 화소에 공급되는 복수의 신호 중 고속 구동이 필요한 일부 신호는 고속 구동을 유지하고, 다른 일부 신호는 저속 구동으로 변경시킴으로써, 소비 전력을 감소할 수 있는 표시 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예의 표시 장치는 발광 소자를 구비한 복수의 화소를 구동하는 표시 패널을 포함하고, 상기 복수의 화소 각각은 상기 발광 소자에 흐르는 구동 전류를 제어하는 구동 트랜지스터, 데이터 전압을 상기 구동 트랜지스터의 소스 전극인 제1 노드에 선택적으로 공급하는 제1 트랜지스터, 발광 제어 라인으로부터 에미션 신호를 수신하여 구동 전압을 상기 제1 노드에 선택적으로 공급하는 제2 트랜지스터, 및 상기 제1 노드와 상기 발광 제어 라인 사이에 접속된 제1 커패시터를 포함한다.
상기 복수의 화소 각각은 상기 구동 트랜지스터의 드레인 전극인 제2 노드와 상기 발광 소자의 애노드 전극인 제3 노드를 선택적으로 접속시키는 제3 트랜지스터, 및 제1 초기화 전압을 상기 제3 노드에 선택적으로 공급하는 제4 트랜지스터를 더 포함할 수 있다.
상기 제2 트랜지스터 및 상기 제3 트랜지스터는 상기 에미션 신호의 제1 전압 레벨에서 턴-온되고, 상기 제4 트랜지스터는 상기 제1 전압 레벨보다 높은 상기 에미션 신호의 제2 전압 레벨에서 턴-온될 수 있다.
상기 구동 트랜지스터는 제1 물질로 이루어진 액티브층을 포함하고, 상기 제4 트랜지스터는 상기 제1 물질과 다른 제2 물질로 이루어진 액티브층을 포함할 수 있다.
상기 복수의 화소 각각은 제2 초기화 전압을 상기 구동 트랜지스터의 게이트 전극인 제4 노드에 선택적으로 공급하는 제5 트랜지스터, 및 상기 제2 노드와 상기 제4 노드를 선택적으로 접속시키는 제6 트랜지스터를 더 포함할 수 있다.
상기 구동 트랜지스터 및 상기 제4 트랜지스터 각각은 제1 물질로 이루어진 액티브층을 포함하고, 상기 제5 및 제6 트랜지스터 각각은 상기 제1 물질과 다른 제2 물질로 이루어진 액티브층을 포함할 수 있다.
상기 표시 패널은 기판 상에 배치되고 제1 물질로 이루어진 제1 액티브층, 상기 제1 액티브층 상에 배치된 제1 게이트층, 상기 제1 게이트층 상에 배치된 제2 게이트층, 상기 제2 게이트층 상에 배치되고 상기 제1 물질과 다른 제2 물질로 이루어진 제2 액티브층, 상기 제2 액티브층 상에 배치된 제3 게이트층, 및 상기 제3 게이트층 상에 배치된 제1 소스-드레인층을 포함할 수 있다.
상기 제1 커패시터의 제1 전극은 상기 제1 게이트층에 배치되고, 상기 제1 커패시터의 제2 전극은 상기 제2 게이트층에 배치될 수 있다.
상기 표시 패널은 상기 제1 소스-드레인층에 배치되어, 제1 컨택홀을 통해 상기 커패시터의 제2 전극과 접속되고, 제2 컨택홀을 통해 상기 제2 트랜지스터의 드레인 전극인 제1 노드와 접속되는 제1 연결 전극을 더 포함할 수 있다.
상기 발광 제어 라인은 상기 제1 게이트층에 배치된 제1 발광 제어 라인, 및 상기 제3 게이트층에 배치된 제2 발광 제어 라인을 포함하고, 상기 커패시터의 제1 전극은 상기 제1 발광 제어 라인 중 상기 제2 전극과 중첩되는 영역에 해당할 수 있다.
상기 제1 커패시터의 제1 전극은 상기 제3 게이트층에 배치되고, 상기 제1 커패시터의 제2 전극은 상기 제1 소스-드레인층에 배치될 수 있다.
상기 표시 패널은 상기 제1 소스-드레인층에 배치되어, 제3 컨택홀을 통해 상기 제2 트랜지스터의 드레인 전극인 제1 노드와 접속되는 제2 연결 전극을 더 포함할 수 있다.
상기 발광 제어 라인은 상기 제1 게이트층에 배치된 제1 발광 제어 라인, 및 상기 제3 게이트층에 배치된 제2 발광 제어 라인을 포함하고, 상기 커패시터의 제1 전극은 상기 제2 발광 제어 라인 중 상기 제2 전극과 중첩되는 영역에 해당할 수 있다.
상기 제1 커패시터의 제1 전극은 상기 제1 게이트층에 배치되고, 상기 제1 커패시터의 제2 전극은 상기 제2 액티브층에 배치될 수 있다.
상기 표시 패널은 상기 제1 소스-드레인층에 배치되어, 제4 컨택홀을 통해 상기 커패시터의 제2 전극과 접속되고, 제5 컨택홀을 통해 상기 제2 트랜지스터의 드레인 전극인 제1 노드와 접속되는 제3 연결 전극을 더 포함할 수 있다.
상기 발광 제어 라인은 상기 제1 게이트층에 배치된 제1 발광 제어 라인, 및 상기 제3 게이트층에 배치된 제2 발광 제어 라인을 포함하고, 상기 커패시터의 제1 전극은 상기 제1 발광 제어 라인 중 상기 제2 전극과 중첩되는 영역에 해당할 수 있다.
상기 과제를 해결하기 위한 일 실시예의 표시 장치는 발광 소자를 구비한 복수의 화소를 구동하는 표시 패널을 포함하고, 상기 복수의 화소 각각은 상기 발광 소자에 흐르는 구동 전류를 제어하는 구동 트랜지스터, 데이터 전압을 상기 구동 트랜지스터의 소스 전극인 제1 노드에 선택적으로 공급하는 제1 트랜지스터, 발광 제어 라인으로부터 에미션 신호를 수신하여 구동 전압을 상기 제1 노드에 선택적으로 공급하는 제2 트랜지스터, 상기 에미션 신호를 수신하여 상기 구동 트랜지스터의 드레인 전극인 제2 노드와 상기 발광 소자의 애노드 전극인 제3 노드를 선택적으로 접속시키는 제3 트랜지스터, 및 상기 제2 노드와 상기 발광 제어 라인 사이에 접속된 제1 커패시터를 포함한다.
상기 복수의 화소 각각은 제1 초기화 전압을 상기 제3 노드에 선택적으로 공급하는 제4 트랜지스터, 제2 초기화 전압을 상기 구동 트랜지스터의 게이트 전극인 제4 노드에 선택적으로 공급하는 제5 트랜지스터, 및 상기 제2 노드와 상기 제4 노드를 선택적으로 접속시키는 제6 트랜지스터를 더 포함할 수 있다.
상기 제2 트랜지스터 및 상기 제3 트랜지스터는 상기 에미션 신호의 제1 전압 레벨에서 턴-온되고, 상기 제4 트랜지스터는 상기 제1 전압 레벨보다 높은 상기 에미션 신호의 제2 전압 레벨에서 턴-온될 수 있다.
상기 구동 트랜지스터 및 상기 제4 트랜지스터 각각은 제1 물질로 이루어진 액티브층을 포함하고, 상기 제5 및 제6 트랜지스터 각각은 상기 제1 물질과 다른 제2 물질로 이루어진 액티브층을 포함할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
실시예들에 따른 표시 장치에 의하면, 표시 장치는 스캔 신호의 중첩 구동을 이용하여 소정의 주파수를 갖는 스캔 신호를 기초로 소정의 주파수의 배수에 해당하는 고속 구동을 구현할 수 있다. 표시 장치는 복수의 화소에 공급되는 복수의 신호 중 고속 구동이 필요한 일부 신호는 고속 구동을 유지하고, 다른 일부 신호는 저속 구동으로 변경시킬 수 있다. 복수의 화소 각각은 구동 트랜지스터의 소스 전극과 발광 제어 라인 사이에 접속된 커패시터를 포함할 수 있다. 커패시터는 에미션 신호가 로우 레벨에서 하이 레벨로 천이되는 시점에서 구동 트랜지스터의 소스 전극의 전압을 커플링(Coupling)시킬 수 있다. 따라서, 표시 장치는 구동 주파수가 변경되는 경우에도 구동 트랜지스터의 소스 전극의 전압을 제어함으로써, 플리커(Flicker) 현상과 고스트(Ghost) 현상을 방지할 수 있다.
실시예들에 따른 표시 장치에 의하면, 복수의 화소 각각은 구동 트랜지스터의 게이트 전극과 발광 제어 라인 사이에 접속된 커패시터를 포함할 수 있다. 커패시터는 에미션 신호가 로우 레벨에서 하이 레벨로 천이되는 시점에서 구동 트랜지스터의 드레인 전극의 전압을 커플링(Coupling)시킬 수 있다. 이 경우, 구동 트랜지스터는 게이트 온 전압을 수신하여 턴-온될 수 있고, 드레인 전극의 전압이 소스 전극으로 전달될 수 있다. 따라서, 표시 장치는 구동 주파수가 변경되는 경우에도 구동 트랜지스터의 소스 전극의 전압을 제어함으로써, 플리커(Flicker) 현상과 고스트(Ghost) 현상을 방지할 수 있다.
실시예들에 따른 표시 장치에 의하면, 표시 장치는 복수의 화소에 공급되는 복수의 신호 중 고속 구동이 필요한 일부 신호는 고속 구동을 유지하고, 다른 일부 신호는 저속 구동으로 변경시킴으로써, 소비 전력을 감소할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치를 나타내는 사시도이다.
도 2는 일 실시예에 따른 표시 장치를 나타내는 분해 사시도이다.
도 3은 일 실시예에 따른 표시 패널을 나타내는 평면도이다.
도 4는 일 실시예에 따른 표시 패널과 표시 구동 회로를 나타내는 블록도이다.
도 5는 일 실시예에 따른 서브 화소를 나타내는 회로도이다.
도 6은 도 5에 도시된 서브 화소에 공급되는 신호들의 파형도이다.
도 7은 도 5에 도시된 서브 화소의 일 예를 나타내는 평면도이다.
도 8은 도 7에 도시된 서브 화소의 일부 레이어를 나타내는 평면도이다.
도 9는 도 7에 도시된 서브 화소의 다른 일부 레이어를 나타내는 평면도이다.
도 10은 도 7의 절단선 I-I'을 따라 자른 단면도이다.
도 11은 도 7의 절단선 II-II'을 따라 자른 단면도이다.
도 12는 도 7의 절단선 III-III'을 따라 자른 단면도이다.
도 13은 도 5에 도시된 서브 화소의 다른 예를 나타내는 평면도이다.
도 14는 도 13에 도시된 서브 화소의 일부 레이어를 나타내는 평면도이다.
도 15는 도 13에 도시된 서브 화소의 다른 일부 레이어를 나타내는 평면도이다.
도 16은 도 13의 절단선 IV-IV'을 따라 자른 단면도이다.
도 17은 도 5에 도시된 서브 화소의 또 다른 예를 나타내는 평면도이다.
도 18은 도 17에 도시된 서브 화소의 일부 레이어를 나타내는 평면도이다.
도 19는 도 17에 도시된 서브 화소의 다른 일부 레이어를 나타내는 평면도이다.
도 20은 도 17의 절단선 V-V'을 따라 자른 단면도이다.
도 21은 다른 실시예에 따른 서브 화소를 나타내는 회로도이다.
도 22는 도 21에 도시된 서브 화소에 공급되는 신호들의 파형도이다.
도 23은 또 다른 실시예에 따른 서브 화소를 나타내는 회로도이다.
도 24는 또 다른 실시예에 따른 서브 화소를 나타내는 회로도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하 첨부된 도면을 참조하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치를 나타내는 사시도이고, 도 2는 일 실시예에 따른 표시 장치를 나타내는 분해 사시도이다.
도 1 및 도 2를 참조하면, 일 실시예에 따른 표시 장치(10)는 커버 윈도우(100), 표시 패널(300), 브라켓(bracket, 600), 메인 회로 보드(700), 및 하부 커버(900)를 포함한다.
본 명세서에서, "상부”, “탑”, “상면”은 표시 장치(10)를 기준으로 상부 방향, 즉 Z축 방향을 가리키고, “하부”, “바텀”, “하면”은 표시 장치(10)를 기준으로 하부 방향, 즉 Z축 방향의 반대 방향을 가리킨다. 또한, “좌”, “우”, “상”, “하”는 표시 장치(10)를 평면에서 바라보았을 때의 방향을 가리킨다. 예를 들어, “좌”는 X축 방향의 반대 방향, “우”는 X축 방향, “상”은 Y축 방향, “하”는 Y축 방향의 반대 방향을 가리킨다.
표시 장치(10)는 동영상이나 정지 영상을 표시하는 장치로서, 모바일 폰(mobile phone), 스마트 폰(smart phone), 태블릿 PC(tablet personal computer), 스마트 워치(smart watch), 워치 폰(watch phone), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 네비게이션, 및 UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기뿐만 아니라, 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷(internet of things, IOT) 등의 다양한 제품의 표시 화면으로 사용될 수 있다.
표시 장치(10)는 평면 상 직사각형 형태로 이루어질 수 있다. 예를 들어, 표시 장치(10)는 도 1 및 도 2와 같이 제1 방향(X축 방향)의 단변과 제2 방향(Y축 방향)의 장변을 갖는 직사각형의 평면 형태를 가질 수 있다. 제1 방향(X축 방향)의 단변과 제2 방향(Y축 방향)의 장변이 만나는 코너(corner)는 소정의 곡률을 갖도록 둥글게 형성되거나 직각으로 형성될 수 있다. 표시 장치(10)의 평면 형태는 직사각형에 한정되지 않고, 다른 다각형, 원형 또는 타원형으로 형성될 수 있다.
표시 장치(10)는 평탄하게 형성된 제1 영역(DR1)과 제1 영역(DR1)의 좌측 및 우측으로부터 연장된 제2 영역(DR2)을 포함할 수 있다. 제2 영역(DR2)은 평탄하게 형성되거나 곡면으로 형성될 수 있다. 제2 영역(DR2)이 평탄하게 형성되는 경우, 제1 영역(DR1)과 제2 영역(DR2)이 이루는 각도는 둔각일 수 있다. 제2 영역(DR2)이 곡면으로 형성되는 경우, 일정한 곡률을 갖거나 변화하는 곡률을 가질 수 있다.
도 1에서는 제2 영역(DR2)이 제1 영역(DR1)의 좌우측 각각에서 연장된 것을 예시하였으나, 이에 한정되지 않는다. 즉, 제2 영역(DR2)은 제1 영역(DR1)의 좌우측 중 어느 한 측에서만 연장될 수 있다. 또는, 제2 영역(DR2)은 제1 영역(DR1)의 좌우측뿐만 아니라 상하측 중 적어도 어느 하나에서 연장될 수 있다. 이하에서는, 제2 영역(DR2)이 표시 장치(10)의 좌우 측 가장자리에 배치된 것을 중심으로 설명한다.
커버 윈도우(100)는 표시 패널(300)의 상부에 배치되어 표시 패널(300)의 상면을 커버할 수 있다. 커버 윈도우(100)는 표시 패널(300)의 상면을 보호할 수 있다.
커버 윈도우(100)는 제1 영역(DR1)과 제2 영역(DR2) 상에 배치될 수 있다. 커버 윈도우(100)는 표시 패널(300)에 대응하는 제1 투과부(DA1)와 제2 투과부(DA2), 및 표시 패널(300) 이외의 영역에 대응하는 차광부(NDA)를 포함할 수 있다. 제2 투과부(DA2)는 제1 투과부(DA1)의 일측, 예를 들어 도 1 및 도 2와 같이 상측에 배치될 수 있다. 제1 투과부(DA1)와 제2 투과부(DA2)는 제1 영역(DR1)과 제2 영역(DR2)에 배치될 수 있다. 차광부(NDA)는 불투명하게 형성될 수 있다. 또는, 차광부(NDA)는 화상을 표시하지 않는 경우 사용자에게 보여줄 수 있는 패턴이 형성된 데코층으로 형성될 수 있다.
표시 패널(300)은 커버 윈도우(100)의 하부에 배치될 수 있다. 표시 패널(300)은 제1 영역(DR1)과 제2 영역(DR2)에 배치될 수 있다. 이로 인해, 표시 패널(300)이 표시하는 영상은 커버 윈도우(100)를 통해 제1 영역(DR1)뿐만 아니라 제2 영역들(DR2)에서도 시인될 수 있다. 즉, 표시 패널(300)이 표시하는 영상은 커버 윈도우(100)를 통해 표시 장치(10)의 상면과 좌우측 가장자리에서 시인될 수 있다.
표시 패널(300)은 발광 소자(Light Emitting Element)를 포함하는 발광 표시 패널일 수 있다. 예를 들어, 표시 패널(300)은 유기 발광층을 포함하는 유기 발광 다이오드(Organic Light Emitting Diode)를 이용하는 유기 발광 표시 패널, 및 초소형 발광 다이오드(Micro LED)를 이용하는 초소형 발광 다이오드 표시 패널, 양자점 발광층을 포함하는 양자점 발광 다이오드(Quantum dot Light Emitting Diode)를 이용하는 양자점 발광 표시 패널, 또는 무기 반도체를 포함하는 무기 발광 소자를 이용하는 무기 발광 표시 패널일 수 있다. 이하에서는, 표시 패널(300)이 유기 발광 표시 패널인 것을 중심으로 설명한다.
표시 패널(300)은 메인 영역(MA), 및 메인 영역(MA)의 일측으로부터 돌출된 돌출 영역(PA)을 포함할 수 있다.
메인 영역(MA)은 일반 영역(MDA), 센서 영역(SDA), 및 비표시 영역(NDA)을 포함할 수 있다.
일반 영역(MDA)은 커버 윈도우(100)의 제1 투과부(DA1)와 중첩되게 배치될 수 있다. 센서 영역(SDA)은 커버 윈도우(100)의 제2 투과부(DA2)와 중첩되게 배치될 수 있다. 센서 영역(SDA)은 일반 영역(MDA)의 일측, 예를 들어 도 2와 같이 상측에 배치될 수 있으나, 이에 한정되지 않는다. 다른 예를 들어, 센서 영역(SDA)은 일반 영역(MDA)에 의해 둘러싸이도록 배치될 수 있고, 표시 패널(300)의 코너에 인접하게 배치될 수 있다. 또한, 도 2에서는 표시 패널(300)이 하나의 센서 영역(SDA)을 포함하는 것을 예시하였으나, 이에 한정되지 않는다. 예를 들어, 표시 패널(300)은 복수의 센서 영역(SDA)을 포함할 수 있다.
일반 영역(MDA)과 센서 영역(SDA) 각각은 복수의 화소, 복수의 화소에 접속되는 스캔 라인들과 데이터 라인들, 및 전원 공급 라인을 포함할 수 있다.
비표시 영역(NDA)은 표시 패널(300)의 가장자리 영역으로 정의될 수 있다. 비표시 영역(NDA)은 스캔 라인들에 스캔 신호들을 인가하기 위한 스캔 구동부, 및 데이터 라인들과 표시 구동 회로(310)를 연결하는 링크 라인들을 포함할 수 있다.
돌출 영역(PA)은 메인 영역(MA)의 일측으로부터 돌출될 수 있다. 도 2에서, 돌출 영역(PA)은 일반 영역(MDA)의 하측으로부터 돌출될 수 있다. 예를 들어, 돌출 영역(PA)의 제1 방향(X축 방향)의 길이는 메인 영역(MA)의 제1 방향(X축 방향)의 길이보다 작을 수 있다.
돌출 영역(PA)은 벤딩 영역과 패드 영역을 포함할 수 있다. 이 때, 패드 영역은 벤딩 영역의 일측에 배치되고, 메인 영역(MA)은 벤딩 영역의 타측에 배치될 수 있다. 예를 들어, 패드 영역은 벤딩 영역의 하측에 배치되고, 메인 영역(MA)은 벤딩 영역의 상측에 배치될 수 있다.
표시 패널(300)은 구부러지거나, 휘어지거나, 벤딩되거나, 접히거나, 말릴 수 있도록 유연하게 형성될 수 있다. 그러므로, 표시 패널(300)은 벤딩 영역에서 두께 방향(Z축 방향)으로 벤딩될 수 있다.
표시 패널(300)은 표시 구동 회로(310), 회로 보드(320), 전원 공급부(330), 및 터치 구동 회로(340)를 포함할 수 있다.
표시 구동 회로(310)는 표시 패널(300)을 구동하기 위한 신호들과 전압들을 출력할 수 있다. 예를 들어, 표시 구동 회로(310)는 데이터 라인에 데이터 전압을 공급할 수 있다. 또한, 표시 구동 회로(310)는 전원 라인에 전원 전압을 공급할 수 있고, 스캔 구동부에 스캔 제어 신호를 공급할 수 있다.
회로 보드(320)는 이방성 도전 필름(Anisotropic Conductive Film, ACF)을 이용하여 패드들 상에 부착될 수 있다. 그리고, 회로 보드(320)의 리드 라인들은 표시 패널(300)의 패드들에 전기적으로 연결될 수 있다. 예를 들어, 회로 보드(320)는 연성 인쇄 회로 보드(Flexible Printed Circuit Board, FPCB), 인쇄 회로 보드(Printed Circuit Board, PCB) 또는 칩 온 필름(Chip on Film, COF)과 같은 연성 필름(Flexible Film)일 수 있다.
전원 공급부(330)는 회로 보드(320) 상에 배치되어 표시 구동 회로(310)와 표시 패널(300)에 구동 전압을 공급할 수 있다. 구체적으로, 전원 공급부(330)는 구동 전압을 생성하여 구동 전압 라인에 공급할 수 있고, 전원 공급부(330)는 저전위 전압을 생성하여 서브 화소들 각각의 발광 소자의 캐소드 전극에 공급할 수 있다. 예를 들어, 구동 전압은 발광 소자, 예를 들어 유기 발광 다이오드의 구동을 위한 고전위 전압일 수 있고, 저전위 전압은 유기 발광 다이오드의 구동을 위한 저전위 전압일 수 있다.
터치 구동 회로(340)는 회로 보드(320) 상에 배치되어 터치 전극들의 정전 용량을 측정할 수 있다. 예를 들어, 터치 구동 회로(340)는 터치 전극들의 정전 용량 변화를 기초로, 사용자의 터치 여부와 사용자 터치 위치 등을 판단할 수 있다. 여기에서, 사용자의 터치는 사용자의 손가락 또는 펜 등과 같은 물체가 터치 감지층 상에 배치되는 표시 장치(10)의 일면에 직접 접촉하는 것을 의미한다. 그리고, 터치 구동 회로(340)는 복수의 터치 전극 중 사용자 터치가 발생한 부분과, 사용자 터치가 발생하지 않은 부분을 구별하여, 사용자 터치 위치를 판단할 수 있다.
브라켓(600)은 표시 패널(300)의 하부에 배치될 수 있다. 브라켓(600)은 플라스틱, 금속, 또는 이들의 조합으로 이루어질 수 있다. 예를 들어, 브라켓(600)은 제1 카메라 센서(720)가 삽입되는 제1 카메라 홀(CMH1), 배터리가 배치되는 배터리 홀(BH), 표시 구동 회로(310) 또는 회로 보드(320)에 연결된 케이블이 통과하는 케이블 홀(CAH), 및 센서 장치들(740, 750, 760, 770)이 배치되는 센서 홀(SH)을 포함할 수 있다. 다른 예를 들어, 브라켓(600)은 센서 홀(SH)을 포함하지 않는 대신에, 표시 패널(300)의 센서 영역(SDA)과 중첩되지 않도록 형성될 수 있다.
메인 회로 보드(700)와 배터리(790)는 브라켓(600)의 하부에 배치될 수 있다. 메인 회로 보드(700)는 인쇄 회로 기판(Printed Circuit Board) 또는 연성 인쇄 회로 기판일 수 있다.
메인 회로 보드(700)는 메인 프로세서(710), 제1 카메라 센서(720), 메인 커넥터(730), 및 센서 장치들(740, 750, 760, 770)을 포함할 수 있다. 제1 카메라 센서(720)는 메인 회로 보드(700)의 상면과 하면 모두에 배치되고, 메인 프로세서(710)는 메인 회로 보드(700)의 상면에 배치되며, 메인 커넥터(730)는 메인 회로 보드(700)의 하면에 배치될 수 있다. 센서 장치들(740, 750, 760, 770)은 메인 회로 보드(700)의 상면에 배치될 수 있다.
메인 프로세서(710)는 표시 장치(10)의 모든 기능을 제어할 수 있다. 예를 들어, 메인 프로세서(710)는 표시 패널(300)이 영상을 표시하도록 디지털 비디오 데이터를 표시 구동 회로(310)에 공급할 수 있다. 메인 프로세서(710)는 터치 구동 회로(340)로부터 터치 데이터를 입력 받고 사용자의 터치 좌표를 판단한 후, 사용자의 터치 좌표에 표시된 아이콘이 지시하는 어플리케이션을 실행할 수 있다.
메인 프로세서(710)는 센서 장치들(740, 750, 760, 770)로부터 입력되는 센서 신호들에 따라 표시 장치(10)를 제어할 수 있다. 예를 들어, 메인 프로세서(710)는 근접 센서(740)로부터 입력되는 근접 센서 신호에 따라 물체가 표시 장치(10)의 상면에 근접하게 위치하였는지를 판단할 수 있다. 메인 프로세서(710)는 통화 모드에서 물체가 표시 장치(10)의 상면에 근접하게 위치한 경우, 사용자에 의해 터치가 실행되더라도 터치 좌표에 표시된 아이콘이 지시하는 어플리케이션을 실행하지 않을 수 있다.
메인 프로세서(710)는 조도 센서(750)로부터 입력되는 조도 센서 신호에 따라 표시 장치(10)의 상면의 밝기를 판단할 수 있다. 메인 프로세서(710)는 표시 장치(10)의 상면의 밝기에 따라 표시 패널(300)이 표시하는 영상의 휘도를 조정할 수 있다.
메인 프로세서(710)는 홍채 센서(760)로부터 입력되는 홍채 센서 신호에 따라 사용자의 홍채 이미지가 메모리에 미리 저장된 홍채 이미지와 동일한지를 판단할 수 있다. 메인 프로세서(710)는 사용자의 홍채 이미지가 메모리에 미리 저장된 홍채 이미지와 동일한 경우 표시 장치(10)의 잠금을 해제하고, 표시 패널(300)에 홈 화면을 표시할 수 있다.
제1 카메라 센서(720)는 이미지 센서에 의해 얻어지는 정지 영상 또는 동영상 등의 화상 프레임을 처리하여 메인 프로세서(710)로 출력할 수 있다. 예를 들어, 제1 카메라 센서(720)는 CMOS 이미지 센서 또는 CCD 센서일 수 있으나, 반드시 이에 한정되는 것은 아니다. 제1 카메라 센서(720)는 제2 카메라 홀(CMH2)에 의해 하부 커버(900)의 하면으로 노출될 수 있고, 표시 장치(10)의 하부에 배치된 사물이나 배경을 촬영할 수 있다.
메인 커넥터(730)에는 브라켓(600)의 케이블 홀(CAH)을 통과한 케이블이 연결될 수 있다. 이로 인해, 메인 회로 보드(700)는 표시 구동 회로(310) 또는 회로 보드(320)에 전기적으로 연결될 수 있다.
센서 장치들은 근접 센서(740), 조도 센서(750), 홍채 센서(760), 및 제2 카메라 센서(770)를 포함할 수 있다.
근접 센서(740)는 물체가 표시 장치(10)의 상면에 근접하는지 여부를 감지할 수 있다. 예를 들어, 근접 센서(740)는 광을 출력하는 광원과 물체에 의해 반사된 광을 수신하는 광 수신부를 포함할 수 있다. 근접 센서(740)는 물체에 의해 반사된 광량에 따라 표시 장치(10)의 상면에 근접하게 위치하는 물체가 존재하는지를 판단할 수 있다. 근접 센서(740)는 표시 패널(300)의 두께 방향(Z축 방향)에서 센서 홀(SH), 표시 패널(300)의 센서 영역(SDA), 및 커버 윈도우(100)의 제2 투과부(DA2)에 중첩되게 배치되므로, 표시 장치(10)의 상면에 근접하게 위치하는 물체가 존재하는지에 따라 근접 센서 신호를 생성하여 메인 프로세서(710)로 출력할 수 있다.
조도 센서(750)는 표시 장치의 상면의 밝기를 감지할 수 있다. 조도 센서(750)는 입사되는 광의 밝기에 따라 저항 값이 변하는 저항을 포함할 수 있다. 조도 센서(750)는 저항의 저항 값에 따라 표시 장치의 상면의 밝기를 판단할 수 있다. 조도 센서(750)는 표시 패널(300)의 두께 방향(Z축 방향)에서 센서 홀(SH), 표시 패널(300)의 센서 영역(SDA), 및 커버 윈도우(100)의 제2 투과부(DA2)에 중첩되게 배치되므로, 표시 장치의 상면의 밝기에 따라 조도 센서 신호를 생성하여 메인 프로세서(710)로 출력할 수 있다.
홍채 센서(760)는 사용자의 홍채를 촬영한 이미지가 메모리에 미리 저장된 홍채 이미지와 동일한지 여부를 감지할 수 있다. 홍채 센서(760)는 사용자의 홍채 이미지가 메모리에 미리 저장된 홍채 이미지와 동일한지에 따라 홍채 센서 신호를 생성하여 메인 프로세서(710)로 출력할 수 있다.
제2 카메라 센서(770)는 이미지 센서에 의해 얻어지는 정지 영상 또는 동영상 등의 화상 프레임을 처리하여 메인 프로세서(710)로 출력할 수 있다. 예를 들어, 제2 카메라 센서(770)는 CMOS 이미지 센서 또는 CCD 센서일 수 있으나, 반드시 이에 한정되는 것은 아니다. 제2 카메라 센서(770)의 화소 수는 제1 카메라 센서(720)의 화소 수보다 적을 수 있으며, 제2 카메라 센서(770)의 크기는 제1 카메라 센서(720)의 크기보다 작을 수 있다. 제2 카메라 센서(770)는 표시 패널(300)의 두께 방향(Z축 방향)에서 센서 홀(SH), 표시 패널(300)의 센서 영역(SDA), 및 커버 윈도우(100)의 제2 투과부(DA2)에 중첩되게 배치되므로, 표시 장치(10)의 상부에 배치된 사물이나 배경을 촬영할 수 있다.
배터리(790)는 제3 방향(Z축 방향)에서 메인 회로 보드(700)와 중첩되지 않도록 배치될 수 있다. 배터리(790)는 브라켓(600)의 배터리 홀(BH)과 중첩될 수 있다.
메인 회로 보드(700)는 이동 통신망 상에서 기지국, 외부 단말기, 서버 중 적어도 하나와 무선 신호를 송수신할 수 있는 이동 통신 모듈을 더 포함할 수 있다. 무선 신호는 음성 신호, 화상 통화 신호, 또는 문자/멀티미디어 메시지 송수신에 따른 다양한 형태의 데이터를 포함할 수 있다.
하부 커버(900)는 메인 회로 보드(700)와 배터리(790)의 하부에 배치될 수 있다. 하부 커버(900)는 브라켓(600)과 체결되어 고정될 수 있다. 하부 커버(900)는 표시 장치(10)의 하면 외관을 형성할 수 있다. 하부 커버(900)는 플라스틱, 금속, 또는 이들의 조합으로 이루어질 수 있다.
하부 커버(900)는 제1 카메라 센서(720)의 하면이 노출되는 제2 카메라 홀(CMH2)을 포함할 수 있다. 제1 카메라 센서(720)의 위치와 제1 카메라 센서(720)에 대응되는 제1 및 제2 카메라 홀들(CMH1, CMH2)의 위치는 도 2에 도시된 실시예에 한정되지 않는다.
도 3은 일 실시예에 따른 표시 패널을 나타내는 평면도이고, 도 4는 일 실시예에 따른 표시 패널과 표시 구동 회로를 나타내는 블록도이다.
도 3 및 도 4를 참조하면, 표시 패널(300)은 일반 영역(MDA), 센서 영역(SDA), 및 비표시 영역(NDA)을 포함할 수 있다.
일반 영역(MDA)은 제1 서브 화소들(SP1), 제1 서브 화소들(SP1)에 접속되는 구동 전압 라인들(VDDL), 스캔 라인들(SL), 발광 제어 라인들(EML), 및 데이터 라인들(DL)을 포함할 수 있다.
제1 서브 화소들(SP1)은 적어도 하나의 스캔 라인(SL), 적어도 하나의 데이터 라인(DL), 적어도 하나의 발광 제어 라인(EML), 및 적어도 하나의 구동 전압 라인(VDDL)과 접속될 수 있다. 도 3 및 도 4에서, 제1 서브 화소들(SP1) 각각은 2개의 스캔 라인(SL), 1개의 데이터 라인(DL), 1개의 발광 제어 라인(EML), 및 1개의 구동 전압 라인(VDDL)에 접속될 수 있으나, 반드시 이에 한정되는 것은 아니다. 예를 들어, 제1 서브 화소들(SP1) 각각은 3 이상의 스캔 라인들(SL)에 접속될 수도 있다.
제1 서브 화소들(SP1) 각각은 구동 트랜지스터, 적어도 하나의 스위칭 트랜지스터, 발광 소자, 및 커패시터를 포함할 수 있다.
제1 서브 화소들(SP1)은 구동 전압 라인(VDDL)을 통해 구동 전압(VDD)을 공급받을 수 있다. 여기에서, 구동 전압(VDD)은 제1 서브 화소들(SP1)의 발광 소자를 구동하기 위한 고전위 전압일 수 있다.
스캔 라인들(SL)과 발광 제어 라인들(EML)은 제1 방향(X축 방향)으로 연장될 수 있고, 제1 방향(X축 방향)과 교차하는 제2 방향(Y축 방향)으로 서로 이격될 수 있다.
데이터 라인들(DL)과 구동 전압 라인들(VDDL)은 제2 방향(Y축 방향)으로 연장될 수 있고, 제1 방향(X축 방향)으로 서로 이격될 수 있다.
센서 영역(SDA)은 제2 서브 화소들(SP2), 제2 서브 화소들(SP2)에 접속되는 구동 전압 라인들(VDDL), 스캔 라인들(SL), 발광 제어 라인들(EML), 및 데이터 라인들(DL)을 포함할 수 있다.
제2 서브 화소들(SP2)은 적어도 하나의 스캔 라인(SL), 적어도 하나의 데이터 라인(DL), 적어도 하나의 발광 제어 라인(EML), 및 적어도 하나의 구동 전압 라인(VDDL)과 접속될 수 있다. 도 3 및 도 4에서, 제2 서브 화소들(SP2) 각각은 2개의 스캔 라인(SL), 1개의 데이터 라인(DL), 1개의 발광 제어 라인(EML), 및 1개의 구동 전압 라인(VDDL)에 접속될 수 있으나, 반드시 이에 한정되는 것은 아니다. 예를 들어, 제2 서브 화소들(SP2) 각각은 3 이상의 스캔 라인들(SL)에 접속될 수도 있다.
제2 서브 화소들(SP2) 각각은 구동 트랜지스터, 적어도 하나의 스위칭 트랜지스터, 발광 소자, 및 커패시터를 포함할 수 있다.
제2 서브 화소들(SP2)은 구동 전압 라인(VDDL)을 통해 구동 전압(VDD)을 공급받을 수 있다. 여기에서, 구동 전압(VDD)은 제2 서브 화소들(SP2)의 발광 소자를 구동하기 위한 고전위 전압일 수 있다.
예를 들어, 일반 영역(MDA)의 단위 면적 당 제1 서브 화소들(SP1)의 개수는 센서 영역(SDA)의 단위 면적 당 제2 서브 화소들(SP2)의 개수보다 많을 수 있다. 일반 영역(MDA)은 표시 장치(10)의 주된 기능인 영상을 표시하기 위한 영역으로서, 제1 서브 화소들(SP1)이 밀집되어 배치될 수 있다. 센서 영역(SDA)은 제2 서브 화소들(SP2)이 배치된 화소 영역과, 광을 투과시키는 투과 영역을 포함할 수 있다. 따라서, 센서 영역(SDA)의 투과 영역의 면적이 증가할수록, 단위 면적 당 제2 서브 화소들(SP2)의 개수는 단위 면적 당 제1 서브 화소들(SP1)의 개수보다 적을 수 있다.
비표시 영역(NDA)은 표시 패널(300)에서 일반 영역(MDA)과 센서 영역(SDA)을 제외한 나머지 영역으로 정의될 수 있다. 비표시 영역(NDA)은 스캔 라인들(SL)에 스캔 신호들을 인가하기 위한 스캔 구동부(410), 데이터 라인들(DL)과 표시 구동 회로(310)를 연결하는 팬 아웃 라인들(FL), 및 회로 보드(320)와 접속되는 패드들(DP)을 포함할 수 있다. 표시 구동 회로(310)와 패드들(DP)은 표시 패널(300)의 패드 영역에 배치될 수 있다. 패드들(DP)은 표시 구동 회로(310)보다 패드 영역의 일측 가장자리에 인접하게 배치될 수 있다.
도 4에서, 표시 구동 회로(310)는 타이밍 제어부(311)와 데이터 구동부(312)를 포함할 수 있다.
타이밍 제어부(311)는 회로 보드(320)로부터 디지털 비디오 데이터(DATA)와 타이밍 신호들을 수신할 수 있다. 타이밍 제어부(311)는 타이밍 신호들을 기초로 스캔 제어 신호(SCS)를 생성하여 스캔 구동부(410)의 동작 타이밍을 제어할 수 있고, 발광 제어 신호(ECS)를 생성하여 발광 제어 구동부(420)의 동작 타이밍을 제어할 수 있으며, 데이터 제어 신호(DCS)를 생성하여 데이터 구동부(312)의 동작 타이밍을 제어할 수 있다. 타이밍 제어부(311)는 제1 스캔 제어 라인(SCL1)을 통해 스캔 제어 신호(SCS)를 스캔 구동부(410)로 출력할 수 있다. 타이밍 제어부(311)는 제2 스캔 제어 라인(SCL2)을 통해 발광 제어 신호(ECS)를 발광 제어 구동부(420)로 출력할 수 있다. 타이밍 제어부(311)는 디지털 비디오 데이터(DATA)와 데이터 제어 신호(DCS)를 데이터 구동부(312)로 출력할 수 있다.
데이터 구동부(312)는 디지털 비디오 데이터(DATA)를 아날로그 정극성/부극성 데이터 전압들로 변환하여 팬 아웃 라인들(FL)을 통해 데이터 라인들(DL)에 출력할 수 있다. 스캔 구동부(410)의 스캔 신호들은 데이터 전압이 공급되는 서브 화소들(SP)을 선택할 수 있고, 선택된 서브 화소들(SP)은 데이터 라인들(DL)을 통해 데이터 전압을 수신할 수 있다.
도 3에서, 스캔 구동부(410)는 일반 영역(MDA)과 센서 영역(SDA)의 일측 바깥쪽 또는 비표시 영역(NDA)의 일측에 배치될 수 있다. 발광 제어 구동부(420)는 일반 영역(MDA)과 센서 영역(SDA)의 타측 바깥쪽 또는 비표시 영역(NDA)의 타측에 배치될 수 있다. 다른 예를 들어, 스캔 구동부(410)와 발광 제어 구동부(420) 모두 일반 영역(MDA)과 센서 영역(SDA)의 일측 바깥쪽에 배치될 수도 있다.
스캔 구동부(410)는 스캔 제어 신호(SCS)를 기초로 스캔 신호들을 생성하기 위한 복수의 박막 트랜지스터를 포함하고, 발광 제어 구동부(420)는 발광 제어 신호(ECS)를 기초로 에미션 신호들을 생성하기 위한 복수의 박막 트랜지스터를 포함할 수 있다. 예를 들어, 스캔 구동부(410)의 박막 트랜지스터들과 발광 제어 구동부(420)의 박막 트랜지스터들은 제1 및 제2 서브 화소들(SP1, SP2) 각각의 박막 트랜지스터들과 동일한 층에 형성될 수 있다.
도 5는 일 실시예에 따른 서브 화소를 나타내는 회로도이고, 도 6은 도 5에 도시된 서브 화소에 공급되는 신호들의 파형도이다. 여기에서, 도 5에 도시된 서브 화소는 도 3 및 도 4에 도시된 제1 서브 화소(SP1) 또는 제2 서브 화소(SP2)에 해당할 수 있다.
도 5 및 도 6을 참조하면, 표시 패널(300)은 p행(p는 자연수)과 q열(q는 자연수)을 따라 배열된 복수의 서브 화소를 포함할 수 있다. n행(n은 p 이하의 자연수)과 m열(m은 q 이하의 자연수)에 배치된 서브 화소는 제1 스캔 라인(GLa(n)), 제2 스캔 라인(GLb(n)), 제3 스캔 라인(GLc(n)), 발광 제어 라인(EML(n)), 데이터 라인(DL), 구동 전압 라인(VDDL), 제1 및 제2 초기화 전압 라인(VIL1, VIL2)에 접속될 수 있다. 예를 들어, 발광 제어 라인(EML(n))은 제1 및 제2 발광 제어 라인을 포함할 수 있다. 제1 발광 제어 라인은 제1 물질로 이루어진 액티브층을 포함하는 제2 및 제3 트랜지스터(ST2, ST3)에 에미션 신호를 공급할 수 있고, 제2 발광 제어 라인은 제1 물질과 다른 제2 물질로 이루어진 액티브층을 포함하는 제4 트랜지스터(ST4)에 에미션 신호를 공급할 수 있다. 제2 및 제3 트랜지스터(ST2, ST3)는 에미션 신호의 제1 전압 레벨에서 턴-온될 수 있고, 제4 트랜지스터(ST4)는 에미션 신호의 제1 전압 레벨보다 높은 제2 전압 레벨에서 턴-온될 수 있다.
서브 화소(SP)는 구동 트랜지스터(DT), 발광 소자(EL), 복수의 스위칭 소자, 제1 및 제2 커패시터(C1, C2)를 포함할 수 있다. 스위칭 소자들은 제1 내지 제6 트랜지스터(ST1, ST2, ST3, ST4, ST5, ST6)를 포함할 수 있다.
구동 트랜지스터(DT)는 게이트 전극, 소스 전극, 및 드레인 전극을 포함할 수 있다. 구동 트랜지스터(DT)는 게이트 전극에 인가되는 데이터 전압에 따라 소스-드레인 간 전류(Isd, 이하 "구동 전류"라 칭함)를 제어할 수 있다. 구동 트랜지스터(DT)의 채널을 통해 흐르는 구동 전류(Isd)는 구동 트랜지스터(DT)의 소스 전극과 게이트 전극 간의 전압(Vsg)과 문턱 전압(Vth)의 차이의 제곱에 비례할 수 있다(Isd = k' × (Vsg - Vth)2). 여기에서, k'는 구동 트랜지스터(DT)의 구조와 물리적 특성에 의해 결정되는 비례 계수, Vsg는 구동 트랜지스터(DT)의 소스-게이트 전압, Vth는 구동 트랜지스터(DT)의 문턱 전압을 의미한다.
발광 소자(EL)는 구동 전류를 수신하여 발광할 수 있다. 발광 소자(EL)의 발광량 또는 휘도는 구동 전류의 크기에 비례할 수 있다.
발광 소자(EL)는 애노드 전극, 캐소드 전극, 및 애노드 전극과 캐소드 전극 사이에 배치된 유기 발광층을 포함하는 유기 발광 다이오드일 수 있다. 또는, 발광 소자(EL)는 애노드 전극, 캐소드 전극, 및 애노드 전극과 캐소드 전극 사이에 배치된 무기 반도체를 포함하는 무기 발광 소자일 수 있다. 또는, 발광 소자(EL)는 애노드 전극, 캐소드 전극, 및 애노드 전극과 캐소드 전극 사이에 배치된 양자점 발광층을 포함하는 양자점 발광 소자일 수 있다. 또는, 발광 소자(EL)는 마이크로 발광 다이오드일 수 있다.
발광 소자(EL)의 애노드 전극은 제3 노드(N3)에 접속될 수 있다. 발광 소자(EL)의 애노드 전극은 제3 노드(N3)를 통해 제3 트랜지스터(ST3)의 드레인 전극과 제4 트랜지스터(T4)의 소스 전극에 접속될 수 있다. 발광 소자(EL)의 캐소드 전극은 저전위 라인(VSSL)에 접속될 수 있다. 발광 소자(EL)의 애노드 전극과 캐소드 전극 사이에는 기생 용량(Cel)이 형성될 수 있다.
제1 트랜지스터(ST1)는 제3 스캔 라인(GLc(n))의 제3 스캔 신호(Gc(n))에 의해 턴-온되어 데이터 라인(DL)과 구동 트랜지스터(DT)의 소스 전극인 제1 노드(N1)를 접속시킬 수 있다. 제1 트랜지스터(ST1)는 제3 스캔 신호(Gc(n))를 기초로 턴-온됨으로써, 데이터 전압을 제1 노드(N1)에 공급할 수 있다. 제1 트랜지스터(ST1)의 게이트 전극은 제3 스캔 라인(GLc(n))에 접속되고, 소스 전극은 데이터 라인(DL)에 접속되며, 드레인 전극은 제1 노드(N1)에 접속될 수 있다. 제1 트랜지스터(ST1)의 드레인 전극은 제1 노드(N1)를 통해 구동 트랜지스터(DT)의 소스 전극, 제2 트랜지스터(ST2)의 드레인 전극, 및 제1 커패시터(C1)의 제2 전극과 전기적으로 연결될 수 있다.
제2 트랜지스터(ST2)는 발광 제어 라인(EML(n))의 에미션 신호에 의해 턴-온되어 구동 전압 라인(VDDL)과 구동 트랜지스터(DT)의 소스 전극인 제1 노드(N1)를 접속시킬 수 있다. 제2 트랜지스터(ST2)의 게이트 전극은 발광 제어 라인(EML(n))에 접속되고, 소스 전극은 구동 전압 라인(VDDL)에 접속되며, 드레인 전극은 제1 노드(N1)에 접속될 수 있다. 제2 트랜지스터(ST2)의 드레인 전극은 제1 노드(N1)를 통해 구동 트랜지스터(DT)의 소스 전극, 제1 트랜지스터(ST1)의 드레인 전극, 및 제1 커패시터(C1)의 제2 전극과 전기적으로 연결될 수 있다.
제3 트랜지스터(ST3)는 발광 제어 라인(EML(n))의 에미션 신호에 의해 턴-온되어 구동 트랜지스터(DT)의 드레인 전극인 제2 노드(N2)와 발광 소자(EL)의 애노드 전극인 제3 노드(N3)를 접속시킬 수 있다. 제3 트랜지스터(ST3)의 게이트 전극은 발광 제어 라인(EML(n))에 접속되고, 소스 전극은 제2 노드(N2)에 접속되며, 드레인 전극은 제3 노드(N3)에 접속될 수 있다. 제3 트랜지스터(ST3)의 소스 전극은 제2 노드(N2)를 통해 구동 트랜지스터(DT)의 드레인 전극 및 제6 트랜지스터(ST6)의 드레인 전극에 접속될 수 있다. 제3 트랜지스터(ST3)의 드레인 전극은 제3 노드(N3)를 통해 발광 소자(EL)의 애노드 전극 및 제4 트랜지스터(ST4)의 소스 전극에 접속될 수 있다.
제2 트랜지스터(ST2), 구동 트랜지스터(DT), 및 제3 트랜지스터(ST3)가 모두 턴-온되는 경우, 구동 전류는 발광 소자(EL)에 공급될 수 있다.
제4 트랜지스터(ST4)는 발광 제어 라인(EML(n))의 에미션 신호에 의해 턴-온되어 제1 초기화 전압 라인(VIL1)과 발광 소자(EL)의 애노드 전극인 제3 노드(N3)를 접속시킬 수 있다. 제4 트랜지스터(ST4)는 에미션 신호를 기초로 턴-온됨으로써, 발광 소자(EL)의 애노드 전극을 제1 초기화 전압으로 방전시킬 수 있다. 제4 트랜지스터(ST4)의 게이트 전극은 발광 제어 라인(EML(n))에 접속되고, 드레인 전극은 제1 초기화 전압 라인(VIL1)에 접속되며, 소스 전극은 제3 노드(N3)에 접속될 수 있다. 제4 트랜지스터(ST4)의 드레인 전극은 제3 노드(N3)를 통해 발광 소자(EL)의 애노드 전극 및 제3 트랜지스터(ST3)의 드레인 전극에 접속될 수 있다.
제5 트랜지스터(ST5)는 제1 스캔 라인(GLa(n))의 제1 스캔 신호(Ga(n))에 의해 턴-온되어 제2 초기화 전압 라인(VIL2)과 구동 트랜지스터(DT)의 게이트 전극인 제4 노드(N4)를 접속시킬 수 있다. 제5 트랜지스터(ST5)는 제1 스캔 신호(Ga(n))를 기초로 턴-온됨으로써, 구동 트랜지스터(DT)의 게이트 전극을 제2 초기화 전압으로 방전시킬 수 있다. 제5 트랜지스터(ST5)의 게이트 전극은 제1 스캔 라인(GLa(n))에 접속되고, 드레인 전극은 제2 초기화 전압 라인(VIL2)에 접속되며, 소스 전극은 제4 노드(N4)에 접속될 수 있다. 제5 트랜지스터(ST5)의 소스 전극은 제4 노드(N4)를 통해 구동 트랜지스터(DT)의 게이트 전극, 제6 트랜지스터(T6)의 소스 전극, 및 제2 커패시터(C2)의 제1 전극에 접속될 수 있다.
제6 트랜지스터(ST6)는 제2 스캔 라인(GLb(n))의 제2 스캔 신호(Gb(n))에 의해 턴-온되어 구동 트랜지스터(DT)의 드레인 전극인 제2 노드(N2)와 구동 트랜지스터(DT)의 게이트 전극인 제4 노드(N4)를 접속시킬 수 있다. 제6 트랜지스터(ST6)의 게이트 전극은 제2 스캔 라인(GLb(n))에 접속되고, 드레인 전극은 제2 노드(N2)에 접속되며, 소스 전극은 제4 노드(N4)에 접속될 수 있다. 제6 트랜지스터(ST6)의 드레인 전극은 제2 노드(N2)를 통해 구동 트랜지스터(DT)의 드레인 전극 및 제3 트랜지스터(ST3)의 소스 전극에 접속될 수 있다. 제6 트랜지스터(ST6)의 소스 전극은 제4 노드(N4)를 통해 구동 트랜지스터(DT)의 게이트 전극, 제5 트랜지스터(ST5)의 소스 전극, 및 제2 커패시터(C2)의 제1 전극에 접속될 수 있다.
구동 트랜지스터(DT), 제1 트랜지스터(ST1), 제2 트랜지스터(ST2), 및 제3 트랜지스터(ST3) 각각은 실리콘 기반의 액티브층을 포함할 수 있다. 예를 들어, 구동 트랜지스터(DT), 제1 트랜지스터(ST1), 제2 트랜지스터(ST2), 및 제3 트랜지스터(ST3) 각각은 저온 다결정 실리콘(Low Temperature Polycrystalline Silicon; LTPS)으로 이루어진 액티브층을 포함할 수 있다. 저온 다결정 실리콘으로 이루어진 액티브층은 전자 이동도가 높고 턴-온 특성이 우수할 수 있다. 따라서, 표시 장치(10)는 턴-온 특성이 우수한 구동 트랜지스터(DT), 제1 트랜지스터(ST1), 제2 트랜지스터(ST2), 및 제3 트랜지스터(ST3)를 포함함으로써, 복수의 서브 화소를 안정적이고 효율적으로 구동할 수 있다.
구동 트랜지스터(DT), 제1 트랜지스터(ST1), 제2 트랜지스터(ST2), 및 제3 트랜지스터(ST3) 각각은 p-타입 트랜지스터에 해당할 수 있다. 예를 들어, 구동 트랜지스터(DT), 제1 트랜지스터(ST1), 제2 트랜지스터(ST2), 및 제3 트랜지스터(ST3) 각각은 게이트 전극에 인가되는 게이트 로우 전압을 기초로 소스 전극으로 유입되는 전류를 드레인 전극으로 출력할 수 있다.
제4 트랜지스터(ST4), 제5 트랜지스터(ST5), 및 제6 트랜지스터(ST6) 각각은 산화물 기반의 액티브층을 포함할 수 있다. 예를 들어, 제4 트랜지스터(ST4), 제5 트랜지스터(ST5), 및 제6 트랜지스터(ST6) 각각은 산화물 기반의 액티브층의 상부에 게이트 전극이 배치된 코플라나(Coplanar) 구조를 가질 수 있다. 코플라나 구조를 갖는 트랜지스터는 누설 전류(Off current) 특성이 우수하고 저주파수 구동이 가능하여 소비 전력을 감소시킬 수 있다. 따라서, 표시 장치(10)는 누설 전류(Off current) 특성이 우수한 제4 트랜지스터(ST4), 제5 트랜지스터(ST5), 및 제6 트랜지스터(ST6)를 포함함으로써, 서브 화소 내부에서 누설 전류가 흐르는 것을 방지할 수 있고, 서브 화소 내부의 전압을 안정적으로 유지할 수 있다.
제4 트랜지스터(ST4), 제5 트랜지스터(ST5), 및 제6 트랜지스터(ST6) 각각은 n-타입 트랜지스터에 해당할 수 있다. 예를 들어, 제4 트랜지스터(ST4), 제5 트랜지스터(ST5), 및 제6 트랜지스터(ST6) 각각은 게이트 전극에 인가되는 게이트 하이 전압을 기초로 드레인 전극으로 유입되는 전류를 소스 전극으로 출력할 수 있다.
제1 커패시터(C1)는 발광 제어 라인(EML(n))과 제1 노드(N1) 사이에 접속될 수 있다. 예를 들어, 제1 커패시터(C1)의 제1 전극은 발광 제어 라인(EML(n))에 접속되고, 제1 커패시터(C1)의 제2 전극은 구동 트랜지스터(DT)의 소스 전극인 제1 노드(N1)에 접속될 수 있다. 제1 커패시터(C1)는 발광 제어 라인(EML(n))과 구동 트랜지스터(DT)의 소스 전극 사이의 차 전압을 저장함으로써, 구동 트랜지스터(DT)의 소스 전극이 전압을 제어할 수 있다.
제1 커패시터(C1)는 에미션 신호의 게이트 오프 전압을 이용하여 구동 트랜지스터(DT)의 소스 전극(DT_S)을 커플링(Coupling)시킬 수 있다. 예를 들어, 제1 커패시터(C1)는 발광 제어 라인(EML(n))으로부터 제공된 에미션 신호(EM(n))가 상승하면 제1 노드(N1)의 전압을 상승시킬 수 있고, 에미션 신호(EM(n))가 하강하면 제1 노드(N1)의 전압을 강하시킬 수 있다. 따라서, 제1 커패시터(C1)는 에미션 신호(EM(n))의 상승 시점 또는 하강 시점에 동기하여, 구동 트랜지스터(DT)의 소스 전극의 전압을 제어할 수 있다.
제2 커패시터(C2)는 구동 트랜지스터(DT)의 게이트 전극인 제4 노드(N4)와 구동 전압 라인(VDDL) 사이에 접속될 수 있다. 예를 들어, 제2 커패시터(C2)의 제1 전극은 제4 노드(N4)에 접속되고, 제2 커패시터(C2)의 제2 전극은 구동 전압 라인(VDDL)에 접속됨으로써, 구동 전압 라인(VDDL)과 구동 트랜지스터(DT)의 게이트 전극 사이의 전위 차를 유지할 수 있다.
도 6에서, 복수의 서브 화소는 소정의 구동 주파수에 따라 구동될 수 있다. 복수의 서브 화소는 고속 구동 모드에서 상대적으로 빠르게 변화하는 영상을 표시할 수 있고, 저속 구동 모드에서 상대적으로 느리게 변화하는 영상을 표시할 수 있다. 여기에서, 고속 구동 모드 및 저속 구동 모드는 상대적인 것으로서, 고속 구동 모드 및 저속 구동 모드 각각의 구동 주파수가 특정 값을 갖는 것으로 한정되지 않는다.
표시 장치(10)는 표시 장치(10)의 점등 시 또는 구동 시에 구동 주파수를 변경할 수 있다. 예를 들어, 표시 장치(10)는 240Hz의 구동 주파수를 기초로 복수의 스캔 신호를 복수의 서브 화소에 공급할 수 있다. 이 경우, 스캔 구동부(410)는 240Hz의 구동 주파수에 해당하는 제1 내지 제3 스캔 신호(Ga(n), Gb(n), Gc(n))를 제1 내지 제3 스캔 라인(GLa(n), GLb(n), GLc(n))을 통해 복수의 화소에 공급할 수 있고, 발광 제어 구동부(420)는 240Hz의 구동 주파수에 해당하는 에미션 신호(EM(n))를 발광 제어 라인(EML(n))을 통해 복수의 화소에 공급할 수 있다.
예를 들어, 표시 장치(10)는 240Hz의 구동 주파수를 120Hz의 구동 주파수로 변경할 수 있다. 이 경우, 발광 제어 구동부(420)는 240Hz의 구동 주파수에 해당하는 에미션 신호(EM(n))를 발광 제어 라인(EML(n))을 통해 복수의 화소에 공급할 수 있고, 스캔 구동부(410)는 120Hz의 구동 주파수에 해당하는 제1 내지 제3 스캔 신호(Ga(n), Gb(n), Gc(n))를 제1 내지 제3 스캔 라인(GLa(n), GLb(n), GLc(n))을 통해 복수의 화소에 공급할 수 있다.
표시 장치(10)가 240Hz의 구동 주파수를 120Hz의 구동 주파수로 변경하는 경우, 에미션 신호(EM(n))는 여전히 240Hz의 구동 주파수에 따라 게이트 온 전압과 게이트 오프 전압을 가질 수 있다. 예를 들어, 에미션 신호(EM(n))는 제1 프레임 기간(Frame1) 및 제2 프레임 기간(Frame2) 각각에서 게이트 온 전압과 게이트 오프 전압을 가질 수 있다.
또한, 표시 장치(10)가 240Hz의 구동 주파수를 120Hz의 구동 주파수로 변경하는 경우, 제1 내지 제3 스캔 신호(Ga(n), Gb(n), Gc(n)) 각각은 120Hz의 구동 주파수에 따라 게이트 온 전압과 게이트 오프 전압을 가질 수 있다. 예를 들어, 제1 내지 제3 스캔 신호(Ga(n), Gb(n), Gc(n)) 각각은 제1 프레임 기간(Frame1)에서 게이트 온 전압과 게이트 오프 전압을 가질 수 있으나, 제2 프레임 기간(Frame2)에서는 게이트 오프 전압을 유지할 수 있다.
다른 예를 들어, 표시 장치(10)는 240Hz의 구동 주파수를 80Hz의 구동 주파수로 변경할 수 있다. 이 경우, 발광 제어 구동부(420)는 240Hz의 구동 주파수에 해당하는 에미션 신호를 발광 제어 라인(EML(n))을 통해 복수의 화소에 공급할 수 있고, 스캔 구동부(410)는 80Hz의 구동 주파수에 해당하는 제1 내지 제3 스캔 신호(Ga(n), Gb(n), Gc(n))를 제1 스캔 라인(GLa(n)), 제2 스캔 라인(GLb(n)), 및 제3 스캔 라인(GLc(n))을 통해 복수의 화소에 공급할 수 있다.
따라서, 표시 장치(10)는 복수의 화소에 공급되는 복수의 신호 중 고속 구동이 필요한 일부 신호는 고속 구동을 유지하고, 다른 일부 신호는 저속 구동으로 변경시킴으로써, 소비 전력을 감소할 수 있다.
도 6을 도 5에 결부하면, 표시 장치(10)가 120Hz의 구동 주파수에 따라 구동되는 경우, 에미션 신호(EM(n))는 제1 프레임 기간(Frame1) 및 제2 프레임 기간(Frame2) 각각에서 게이트 온 전압과 게이트 오프 전압을 가질 수 있고, 제1 내지 제3 스캔 신호(Ga(n), Gb(n), Gc(n)) 각각은 제1 프레임 기간(Frame1)에서 게이트 온 전압과 게이트 오프 전압을 가질 수 있으며, 제2 프레임 기간(Frame2)에서는 게이트 오프 전압을 유지할 수 있다. 따라서, 표시 장치(10)가 240Hz의 구동 주파수를 120Hz의 구동 주파수로 변경하는 경우, 에미션 신호(EM(n))는 여전히 240Hz의 구동 주파수로 구동되며, 제1 내지 제3 스캔 신호(Ga(n), Gb(n), Gc(n))는 120Hz의 구동 주파수로 구동될 수 있다.
표시 장치(10)가 120Hz의 구동 주파수로 구동되는 경우, 제1 프레임 기간(Frame1)은 제1 내지 제4 기간(t1~t4)을 포함할 수 있다.
제4 트랜지스터(ST4)는 제1 기간(t1) 동안 하이 레벨의 에미션 신호(EM(n))를 수신할 수 있다. 제4 트랜지스터(ST4)는 하이 레벨의 에미션 신호(EM(n))를 기초로 턴-온될 수 있고, 제1 초기화 전압(이하, "VI1"으로 표시함)을 발광 소자(EL)의 애노드 전극인 제3 노드(N3)에 공급할 수 있다. 따라서, 제4 트랜지스터(ST4)는 제1 기간(t1) 동안 발광 소자(EL)의 애노드 전극을 초기화시킬 수 있다.
제5 트랜지스터(ST5)는 제2 기간(t2) 동안 하이 레벨의 제1 스캔 신호(Ga(n))를 수신할 수 있다. 제5 트랜지스터(ST5)는 하이 레벨의 제1 스캔 신호(Ga(n))를 기초로 턴-온될 수 있고, 제2 초기화 전압(이하, "VI2"로 표시함)을 구동 트랜지스터(DT)의 게이트 전극인 제4 노드(N4)에 공급할 수 있다. 따라서, 제5 트랜지스터(ST5)는 제2 기간(t2) 동안 구동 트랜지스터(DT)의 게이트 전극을 초기화시킬 수 있다.
제6 트랜지스터(ST6)는 제3 기간(t3) 동안 하이 레벨의 제2 스캔 신호(Gb(n))를 수신할 수 있다. 제6 트랜지스터(ST6)는 하이 레벨의 제2 스캔 신호(Gb(n))를 기초로 턴-온될 수 있고, 제2 노드(N2)와 제4 노드(N4)를 접속시킬 수 있다.
제1 트랜지스터(ST1)는 제4 기간(t4) 동안 로우 레벨의 제3 스캔 신호(Gc(n))를 수신할 수 있다. 제1 트랜지스터(ST1)는 로우 레벨의 제3 스캔 신호(Gc(n))를 기초로 턴-온될 수 있고, 데이터 전압(이하, "Vdata"로 표시함)을 구동 트랜지스터(DT)의 소스 전극인 제1 노드(N1)에 공급할 수 있다.
구동 트랜지스터(DT)의 소스 전극이 데이터 전압(Vdata)을 수신하는 경우, 구동 트랜지스터(DT)의 소스-게이트 전압(Vsg)은 데이터 전압(Vdata)과 제2 초기화 전압(VI2)의 차 전압(Vdata-VI2)에 해당할 수 있고, 구동 트랜지스터(DT)는 소스-게이트 전압(Vsg)이 문턱 전압(이하, "Vth"로 표시함)보다 크게 되어 턴-온될 수 있다(Vdata-VI2 >= Vth). 따라서, 구동 트랜지스터(DT)가 제4 기간(T4)에 턴-온되는 순간, 구동 트랜지스터(DT)의 소스-드레인 전류(Isd)는 데이터 전압(Vdata), 제2 초기화 전압(VI2), 및 구동 트랜지스터(DT)의 문턱 전압(Vth)에 따라 결정될 수 있다(Isd=k*(Vdata-VI2-Vth)^2). 구동 트랜지스터(DT)는 소스-게이트 전압(Vsg)이 구동 트랜지스터(DT)의 문턱 전압(Vth)에 도달할 때까지, 소스-드레인 전류(Isd)를 제2 노드(N2)에 공급할 수 있다. 그리고, 제6 트랜지스터(ST6)는 제3 기간(t3) 동안 턴-온되어 제2 노드(N2)의 전압을 제4 노드(N4)에 공급할 수 있다. 이와 같은 방식으로, 구동 트랜지스터(DT)가 턴-온되는 동안, 제4 노드(N4)의 전압 및 구동 트랜지스터(DT)의 소스-드레인 전류(Isd)가 변경될 수 있고, 제4 노드(N4)의 전압은 결국 데이터 전압(Vdata)과 구동 트랜지스터(DT)의 문턱 전압(Vth)의 차 전압(Vdata-Vth)으로 수렴할 수 있다.
제1 커패시터(C1)는 에미션 신호(EM(n))가 로우 레벨에서 하이 레벨로 천이되는 경우, 구동 트랜지스터(DT)의 소스 전극을 커플링(Coupling)시킬 수 있다. 예를 들어, 제1 커패시터(C1)는 발광 제어 라인(EML(n))으로부터 제공된 에미션 신호(EM(n))가 상승하면 제1 노드(N1)의 전압을 상승시킬 수 있다. 따라서, 제1 커패시터(C1)는 에미션 신호(EM(n))의 상승 시점에 동기하여, 구동 트랜지스터(DT)의 소스 전극의 전압을 제어할 수 있다. 따라서, 표시 장치(10)는 구동 주파수가 변경되는 경우에도 구동 트랜지스터(DT)의 소스 전극의 전압을 제어함으로써, 플리커(Flicker) 현상과 고스트(Ghost) 현상을 방지할 수 있다.
에미션 신호(EM(n))는 제2 프레임 기간(Frame2) 동안 게이트 온 전압과 게이트 로우 전압을 가질 수 있다. 에미션 신호(EM(n))가 하이 레벨을 가지면, 제4 트랜지스터(ST4)는 턴-온되어 발광 소자(EL)의 애노드 전극을 초기화시킬 수 있고, 제2 및 제3 트랜지스터(ST2, ST3)는 턴-오프될 수 있다. 에미션 신호(EM(n))가 로우 레벨을 가지면, 제4 트랜지스터(ST4)는 턴-오프될 수 있고, 제2 및 제3 트랜지스터(ST2, ST3)는 턴-온되어 발광 소자(EL)에 구동 전류를 공급할 수 있다.
제1 내지 제3 스캔 신호(Ga(n), Gb(n), Gc(n)) 제2 프레임 기간(Frame2) 동안 게이트 오프 전압을 유지할 수 있다. 제1 및 제2 스캔 신호(Ga(n), Gb(n))는 로우 레벨을 가질 수 있고, 제3 스캔 신호(Gc(n))는 하이 레벨을 가질 수 있다. 따라서, 제1, 제5 및 제6 트랜지스터(ST1, ST5, ST6)는 턴-오프될 수 있다.
도 7은 도 5에 도시된 서브 화소의 일 예를 나타내는 평면도이고, 도 8은 도 7에 도시된 서브 화소의 일부 레이어를 나타내는 평면도이며, 도 9는 도 7에 도시된 서브 화소의 다른 일부 레이어를 나타내는 평면도이다. 예를 들어, 도 7은 제1 액티브층, 제1 게이트층, 제2 게이트층, 제2 액티브층, 제3 게이트층, 제1 소스-드레인층, 및 제2 소스-드레인층이 순서대로 적층된 도면에 해당할 수 있다. 도 8은 제1 액티브층, 제1 게이트층 및 제2 게이트층이 순서대로 적층된 도면에 해당할 수 있고, 도 9는 제2 액티브층, 제3 게이트층, 제1 소스-드레인층, 및 제2 소스-드레인층이 순서대로 적층된 도면에 해당할 수 있다. 도 7 내지 도 9의 레이어들의 적층 관계는 하기의 도 10 내지 도 12에서 상세히 설명한다.
구동 트랜지스터(DT)는 액티브층(DT_ACT), 게이트 전극(DT_G), 소스 전극(DT_S), 및 드레인 전극(DT_D)을 포함할 수 있다. 구동 트랜지스터(DT)의 액티브층(DT_ACT)은 구동 트랜지스터(DT)의 게이트 전극(DT_G)과 중첩될 수 있다. 예를 들어, 구동 트랜지스터(DT)의 액티브층(DT_ACT)은 저온 다결정 실리콘(LTPS)으로 이루어질 수 있다.
구동 트랜지스터(DT)의 게이트 전극(DT_G)은 제9 컨택홀(CNT9)을 통해 제5 연결 전극(BE5)과 접속될 수 있고, 제5 연결 전극(BE5)은 제16 컨택홀(CNT16)을 통해 제5 트랜지스터(ST5)의 소스 전극(S5) 및 제6 트랜지스터(ST6)의 소스 전극(S6)에 접속될 수 있다. 또한, 구동 트랜지스터(DT)의 게이트 전극(DT_G) 중 제2 커패시터(C2)의 제2 전극(CE22)과 중첩되는 영역은 제2 커패시터(C2)의 제1 전극(CE21)에 해당할 수 있다.
구동 트랜지스터(DT)의 소스 전극(DT_S)은 제1 트랜지스터(ST1)의 드레인 전극(D1) 및 제2 트랜지스터(ST2)의 드레인 전극(D2)에 접속될 수 있다. 구동 트랜지스터(DT)의 소스 전극(DT_S)은 제2 컨택홀(CNT2)을 통해 제1 연결 전극(BE1)에 접속될 수 있고, 제1 연결 전극(BE1)은 제1 컨택홀(CNT1)을 통해 제1 커패시터(C1)의 제2 전극(CE12)에 접속될 수 있다.
구동 트랜지스터(DT)의 드레인 전극(DT_D)은 제3 트랜지스터(ST3)의 소스 전극(S3)에 접속될 수 있다. 구동 트랜지스터(DT)의 드레인 전극(DT_D)은 제18 컨택홀(CNT18)을 통해 제8 연결 전극(BE8)에 접속될 수 있고, 제8 연결 전극(BE8)은 제17 컨택홀(CNT17)을 통해 제6 트랜지스터(ST6)의 드레인 전극(D6)에 접속될 수 있다.
제1 트랜지스터(ST1)는 액티브층(ACT1), 게이트 전극(G1), 소스 전극(S1), 및 드레인 전극(D1)을 포함할 수 있다. 제1 트랜지스터(ST1)의 액티브층(ACT1)은 제1 트랜지스터(ST1)의 게이트 전극(G1)과 중첩될 수 있다. 예를 들어, 제1 트랜지스터(ST1)의 액티브층(ACT1)은 저온 다결정 실리콘(LTPS)으로 이루어질 수 있다. 제1 트랜지스터(ST1)의 게이트 전극(G1)은 제3 스캔 라인(GLc(n))의 일 부분으로서, 제3 스캔 라인(GLc(n)) 중 액티브층(ACT1)과 중첩되는 영역에 해당할 수 있다.
제1 트랜지스터(ST1)의 소스 전극(S1)은 제12 컨택홀(CNT12)을 통해 제7 연결 전극(BE7)과 접속될 수 있고, 제7 연결 전극(BE7)은 제13 컨택홀(CNT13)을 통해 데이터 라인(DL)과 접속될 수 있다.
제1 트랜지스터(ST1)의 드레인 전극(D1)은 구동 트랜지스터(DT)의 소스 전극(DT_S) 및 제2 트랜지스터(ST2)의 드레인 전극(D2)에 접속될 수 있다. 제1 트랜지스터(ST1)의 드레인 전극(D1)은 제2 컨택홀(CNT2)을 통해 제1 연결 전극(BE1)에 접속될 수 있고, 제1 연결 전극(BE1)은 제1 컨택홀(CNT1)을 통해 제1 커패시터(C1)의 제2 전극(CE12)에 접속될 수 있다.
제2 트랜지스터(ST2)는 액티브층(ACT2), 게이트 전극(G2), 소스 전극(S2), 및 드레인 전극(D2)을 포함할 수 있다. 제2 트랜지스터(ST2)의 액티브층(ACT2)은 제2 트랜지스터(ST2)의 게이트 전극(G2)과 중첩될 수 있다. 예를 들어, 제2 트랜지스터(ST2)의 액티브층(ACT2)은 저온 다결정 실리콘(LTPS)으로 이루어질 수 있다. 제2 트랜지스터(ST2)의 게이트 전극(G2)은 제1 발광 제어 라인(EML1(n))의 일 부분으로서, 제1 발광 제어 라인(EML1(n)) 중 액티브층(ACT2)과 중첩되는 영역에 해당할 수 있다.
제2 트랜지스터(ST2)의 소스 전극(S2)은 제7 컨택홀(CNT7)을 통해 제4 연결 전극(BE4)과 접속될 수 있고, 제4 연결 전극(BE4)은 제8 컨택홀(CNT8)을 통해 구동 전압 라인(VDDL)에 접속될 수 있다. 그리고, 제4 연결 전극(BE4)은 제6 컨택홀(CNT6)을 통해 제2 커패시터(C2)의 제2 전극(CE22)에 접속될 수 있다.
제2 트랜지스터(ST2)의 드레인 전극(D2)은 구동 트랜지스터(DT)의 소스 전극(DT_S) 및 제1 트랜지스터(ST1)의 드레인 전극(D1)에 접속될 수 있다. 제2 트랜지스터(ST2)의 드레인 전극(D2)은 제2 컨택홀(CNT2)을 통해 제1 연결 전극(BE1)에 접속될 수 있고, 제1 연결 전극(BE1)은 제1 컨택홀(CNT1)을 통해 제1 커패시터(C1)의 제2 전극(CE12)에 접속될 수 있다.
제3 트랜지스터(ST3)는 액티브층(ACT3), 게이트 전극(G3), 소스 전극(S3), 및 드레인 전극(D3)을 포함할 수 있다. 제3 트랜지스터(ST3)의 액티브층(ACT3)은 제3 트랜지스터(ST3)의 게이트 전극(G3)과 중첩될 수 있다. 예를 들어, 제3 트랜지스터(ST3)의 액티브층(ACT3)은 저온 다결정 실리콘(LTPS)으로 이루어질 수 있다. 제3 트랜지스터(ST3)의 게이트 전극(G3)은 제1 발광 제어 라인(EML1(n))의 일 부분으로서, 제1 발광 제어 라인(EML1(n)) 중 액티브층(ACT3)과 중첩되는 영역에 해당할 수 있다.
제3 트랜지스터(ST3)의 소스 전극(S3)은 구동 트랜지스터(DT)의 드레인 전극(DT_D)에 접속될 수 있다. 제3 트랜지스터(ST3)의 소스 전극(S3)은 제18 컨택홀(CNT18)을 통해 제8 연결 전극(BE8)에 접속될 수 있고, 제8 연결 전극(BE8)은 제17 컨택홀(CNT17)을 통해 제6 트랜지스터(ST6)의 드레인 전극(D6)에 접속될 수 있다.
제3 트랜지스터(ST3)의 드레인 전극(D3)은 제10 컨택홀(CNT10)을 통해 제6 연결 전극(BE6)에 접속될 수 있다. 제6 연결 전극(BE6)은 제14 컨택홀(CNT14)을 통해 제1 애노드 연결 전극(ANDE1)에 접속될 수 있고, 제1 애노드 연결 전극(ANDE1)은 제2 애노드 연결 전극(ANDE2)을 통해 발광 소자(EL)의 애노드 전극에 접속될 수 있다. 제6 연결 전극(BE6)은 제11 컨택홀(CNT11)을 통해 제4 트랜지스터(ST4)의 소스 전극(S4)에 접속될 수 있다.
제4 트랜지스터(ST4)는 액티브층(ACT4), 게이트 전극(G4), 드레인 전극(D4), 및 소스 전극(S4)을 포함할 수 있다. 제4 트랜지스터(ST4)의 액티브층(ACT4)은 제4 트랜지스터(ST4)의 게이트 전극(G4)과 중첩될 수 있다. 예를 들어, 제4 트랜지스터(ST4)의 액티브층(ACT4)은 산화물 기반의 액티브층을 포함할 수 있다. 제4 트랜지스터(ST4)의 게이트 전극(G4)은 제2 발광 제어 라인(EML2(n))의 일 부분으로서, 제2 발광 제어 라인(EML2(n)) 중 액티브층(ACT4)과 중첩되는 영역에 해당할 수 있다.
제4 트랜지스터(ST4)의 드레인 전극(D4)은 제1 초기화 전압 라인(VIL1)에 접속되어 제1 초기화 전압(VI1)을 수신할 수 있다.
제4 트랜지스터(ST4)의 소스 전극(S4)은 제11 컨택홀(CNT11)을 통해 제6 연결 전극(BE6)에 접속될 수 있다. 제6 연결 전극(BE6)은 제10 컨택홀(CNT10)을 통해 제3 트랜지스터(ST3)의 드레인 전극(D3)에 접속될 수 있고, 제14 컨택홀(CNT14)을 통해 제1 애노드 연결 전극(ANDE1)에 접속될 수 있다.
제5 트랜지스터(ST5)는 액티브층(ACT5), 게이트 전극(G5), 드레인 전극(D5), 및 소스 전극(S5)을 포함할 수 있다. 제5 트랜지스터(ST5)의 액티브층(ACT5)은 제5 트랜지스터(ST5)의 게이트 전극(G5)과 중첩될 수 있다. 예를 들어, 제5 트랜지스터(ST5)의 액티브층(ACT5)은 산화물 기반의 액티브층을 포함할 수 있다. 제5 트랜지스터(ST5)의 게이트 전극(G5)은 제1 스캔 라인(GLa(n))의 일 부분으로서, 제1 스캔 라인(GLa(n)) 중 액티브층(ACT5)과 중첩되는 영역에 해당할 수 있다.
제5 트랜지스터(ST5)의 드레인 전극(D5)은 제15 컨택홀(CNT15)을 통해 제2 초기화 전압 라인(VIL2)에 접속되어 제2 초기화 전압(VI2) 수신할 수 있다.
제5 트랜지스터(ST5)의 소스 전극(S5)은 제6 트랜지스터(ST6)의 소스 전극(S6)에 접속될 수 있다. 제5 트랜지스터(ST5)의 소스 전극(S5)은 제16 컨택홀(CNT16)을 통해 제5 연결 전극(BE5)에 접속될 수 있고, 제5 연결 전극(BE5)은 제9 컨택홀(CNT9)을 통해 구동 트랜지스터(DT)의 게이트 전극(DT_G)에 접속될 수 있다. 또한, 구동 트랜지스터(DT)의 게이트 전극(DT_G) 중 제2 커패시터(C2)의 제2 전극(CE22)과 중첩되는 영역은 제2 커패시터(C2)의 제1 전극(CE21)에 해당할 수 있다.
제6 트랜지스터(ST6)는 액티브층(ACT6), 게이트 전극(G6), 드레인 전극(D6), 및 소스 전극(S6)을 포함할 수 있다. 제6 트랜지스터(ST6)의 액티브층(ACT6)은 제6 트랜지스터(ST6)의 게이트 전극(G6)과 중첩될 수 있다. 예를 들어, 제6 트랜지스터(ST6)의 액티브층(ACT6)은 산화물 기반의 액티브층을 포함할 수 있다. 제6 트랜지스터(ST6)의 게이트 전극(G6)은 제2 스캔 라인(GLb(n))의 일 부분으로서, 제2 스캔 라인(GLb(n)) 중 액티브층(ACT6)과 중첩되는 영역에 해당할 수 있다.
제6 트랜지스터(ST6)의 드레인 전극(D6)은 제17 컨택홀(CNT17)을 통해 제8 연결 전극(BE8)에 접속될 수 있다. 제8 연결 전극(BE8)은 제18 컨택홀(CNT18)을 통해 구동 트랜지스터(DT)의 드레인 전극(DT_D) 및 제3 트랜지스터(ST3)의 소스 전극(S3)에 접속될 수 있다.
제6 트랜지스터(ST6)의 소스 전극(S6)은 제5 트랜지스터(ST5)의 소스 전극(S5)에 접속될 수 있다. 제6 트랜지스터(ST6)의 소스 전극(S6)은 제16 컨택홀(CNT16)을 통해 제5 연결 전극(BE5)에 접속될 수 있고, 제5 연결 전극(BE5)은 제9 컨택홀(CNT9)을 통해 구동 트랜지스터(DT)의 게이트 전극(DT_G)에 접속될 수 있다. 또한, 구동 트랜지스터(DT)의 게이트 전극(DT_G) 중 제2 커패시터(C2)의 제2 전극(CE22)과 중첩되는 영역은 제2 커패시터(C2)의 제1 전극(CE21)에 해당할 수 있다.
제1 커패시터(C1)는 제1 전극(CE11) 및 제2 전극(CE12)을 포함할 수 있다. 제1 커패시터(C1)의 제1 전극(CE11)은 제1 발광 제어 라인(EML1(n))의 일 부분으로서, 제1 발광 제어 라인(EML1(n)) 중 제1 커패시터(C1)의 제2 전극(CE12)과 중첩되는 영역에 해당할 수 있다. 제1 커패시터(C1)의 제2 전극(CE12)은 제1 컨택홀(CNT1)을 통해 제1 연결 전극(BE1)에 접속될 수 있다. 제1 연결 전극(BE1)은 제2 컨택홀(CNT2)을 통해 구동 트랜지스터(DT)의 소스 전극(DT_S)에 접속될 수 있다. 따라서, 제1 커패시터(C1)는 발광 제어 라인(EML(n))과 구동 트랜지스터(DT)의 소스 전극(DT_S) 사이의 차 전압을 저장함으로써, 구동 트랜지스터(DT)의 소스 전극(DT_S)의 전압을 제어하여 플리커(Flicker) 현상과 고스트(Ghost) 현상을 방지할 수 있다.
제2 커패시터(C2)는 제1 전극(CE21) 및 제2 전극(CE22)을 포함할 수 있다. 제2 커패시터(C2)의 제1 전극(CE21)은 구동 트랜지스터(DT)의 게이트 전극(DT_G)의 일 부분으로서, 구동 트랜지스터(DT)의 게이트 전극(DT_G) 중 제2 커패시터(C2)의 제2 전극(CE22)과 중첩되는 영역에 해당할 수 있다. 제2 커패시터(C2)의 제2 전극(CE22)은 제6 컨택홀(CNT6)을 통해 제4 연결 전극(BE4)에 접속될 수 있고, 제4 연결 전극(BE4)은 제8 컨택홀(CNT8)을 통해 구동 전압 라인(VDDL)에 접속될 수 있다.
도 10은 도 7의 절단선 I-I'을 따라 자른 단면도이고, 도 11은 도 7의 절단선 II-II'을 따라 자른 단면도이며, 도 12는 도 7의 절단선 III-III'을 따라 자른 단면도이다.
도 10 내지 도 12를 참조하면, 표시 패널(300)은 기판(SUB), 버퍼층(BF), 제1 액티브층(ACTL1), 제1 게이트 절연층(GI1), 제1 게이트층(GTL1), 제1 층간 절연층(ILD1), 제2 게이트층(GTL2), 제2 층간 절연층(ILD2), 제2 액티브층(ACT2), 제2 게이트 절연층(GI2), 제3 게이트층(GTL3), 제3 층간 절연층(ILD3), 제1 소스-드레인층(SDL1), 제4 층간 절연층(ILD4), 제2 소스-드레인층(SDL2), 보호층(PAS), 제1 평탄화층(OC1), 제2 평탄화층(OC2), 발광 소자(EL), 화소 정의막(PDL), 및 봉지층(TFE)을 포함할 수 있다.
기판(SUB)은 베이스 기판일 수 있고, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 예를 들어, 기판(SUB)은 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉서블(Flexible) 기판일 수 있다.
제3 차광층(BML3)은 기판(SUB) 상에 배치될 수 있고, 구동 트랜지스터(DT)와 중첩될 수 있다. 제3 차광층(BML3)은 구동 트랜지스터(DT) 및 발광 소자(EL)에 입사되는 광을 차단할 수 있다.
버퍼층(BF)은 기판(BUF) 상에 배치되어 제3 차광층(BML3)을 덮을 수 있다. 예를 들어, 버퍼층(BF)은 복수의 무기막을 포함할 수 있고, 기판(SUB)을 통해 발광 소자(EL)에 침투하는 수분을 차단하기 위하여, 기판(SUB)의 상면 전체에 형성될 수 있다.
제1 액티브층(ACTL1)은 버퍼층(BF) 상에 배치될 수 있다. 제1 액티브층(ACTL1)은 실리콘 기반의 물질로 이루어질 수 있다. 예를 들어, 제1 액티브층(ACTL1)은 저온 다결정 실리콘(LTPS)으로 이루어질 수 있다. 구동 트랜지스터(DT), 제1 트랜지스터(ST1), 제2 트랜지스터(ST2), 및 제3 트랜지스터(ST3) 각각의 액티브층(DT_ACT, ACT1, ACT2, ACT3), 소스 전극(DT_S, S1, S2, S3), 및 드레인 전극(DT_D, D1, D2, D3)은 제1 액티브층(ACTL1)에 배치될 수 있다.
제1 게이트 절연막(GI1)은 버퍼층(BF)과 제1 액티브층(ACTL1)을 덮을 수 있고, 제1 액티브층(ACTL1)과 제1 게이트층(GTL1)을 절연시킬 수 있다.
제1 게이트층(GTL1)은 제1 게이트 절연막(GI1) 상에 배치될 수 있다. 구동 트랜지스터(DT)의 게이트 전극(DT_G), 제1 발광 제어 라인(EML1(n)), 및 제3 스캔 라인(GLc(n))은 제1 게이트층(GTL1)에 배치될 수 있다.
제1 게이트 전극(DT_G)의 일부는 제2 커패시터(C2)의 제2 전극(CE22)과 중첩되어 제2 커패시터(C2)의 제1 전극(CE21)을 형성할 수 있다.
제1 발광 제어 라인(EML1(n))의 일부는 제2 트랜지스터(ST2)의 액티브층(ACT2)과 중첩되어 제2 트랜지스터(ST2)의 게이트 전극(G2)을 형성할 수 있다. 제1 발광 제어 라인(EML1(n))의 다른 일부는 제3 트랜지스터(ST3)의 액티브층(ACT3)과 중첩되어 제3 트랜지스터(ST3)의 게이트 전극(G3)을 형성할 수 있다. 제1 발광 제어 라인(EML1(n))의 또 다른 일부는 제1 커패시터(C1)의 제2 전극(CE12)과 중첩되어 제1 커패시터(C1)의 제1 전극(CE11)을 형성할 수 있다.
제3 스캔 라인(GLc(n))의 일부는 제1 트랜지스터(ST1)의 액티브층(ACT1)과 중첩되어 제1 트랜지스터(ST1)의 게이트 전극(G1)을 형성할 수 있다.
제1 층간 절연막(ILD1)은 제1 게이트층(GTL1)과 제1 게이트 절연막(GI1)을 덮을 수 있다. 제1 층간 절연막(ILD1)은 제1 게이트층(GTL1)과 제2 게이트층(GTL2)을 절연시킬 수 있다.
제2 게이트층(GTL2)은 제1 층간 절연막(ILD1) 상에 배치될 수 있다. 제1 차광층(BML1), 제2 차광층(BML2), 제1 커패시터(C1)의 제2 전극(CE12), 및 제2 커패시터(C2)의 제2 전극(CE22)은 제2 게이트층(GTL2)에 배치될 수 있다.
제1 차광층(BML1)은 제5 트랜지스터(ST5)와 중첩되게 배치되어, 제5 트랜지스터(ST5)에 입사되는 광을 차단할 수 있다. 제2 차광층(BML2)은 제6 트랜지스터(ST6)와 중첩되게 배치되어, 제6 트랜지스터(ST6)에 입사되는 광을 차단할 수 있다.
제1 커패시터(C1)의 제2 전극(CE12)은 제1 컨택홀(CNT1)을 통해 제1 소스-드레인층(SDL1)의 제1 연결 전극(BE1)에 접속될 수 있고, 제1 연결 전극(BE1)은 제2 컨택홀(CNT2)을 통해 제1 액티브층(ACTL1)의 제2 트랜지스터(ST2)의 드레인 전극(D2)과 구동 트랜지스터(DT)의 소스 전극(DT_S)에 접속될 수 있다. 따라서, 제1 커패시터(C1)는 발광 제어 라인(EML(n))과 구동 트랜지스터(DT)의 소스 전극(DT_S) 사이의 차 전압을 저장함으로써, 구동 트랜지스터(DT)의 소스 전극(DT_S)의 전압을 제어하여 플리커(Flicker) 현상과 고스트(Ghost) 현상을 방지할 수 있다.
제2 커패시터(C2)의 제2 전극(CE22)은 제6 컨택홀(CNT6)을 통해 제1 소스-드레인층(SDL1)의 제4 연결 전극(BE4)에 접속될 수 있고, 제4 연결 전극(BE4)은 제8 컨택홀(CNT8)을 통해 제2 소스-드레인층(SDL2)의 구동 전압 라인(VDDL)에 접속될 수 있다. 따라서, 제2 커패시터(C2)는 구동 전압 라인(VDDL)과 구동 트랜지스터(DT)의 게이트 전극(DT_G) 사이의 전위차를 유지할 수 있다.
제2 층간 절연막(ILD2)은 제2 게이트층(GTL2)과 제1 층간 절연막(ILD1)을 덮을 수 있다. 제2 층간 절연막(ILD2)은 제2 게이트층(GTL2)과 제2 액티브층(ACTL2)을 절연시킬 수 있다.
제2 액티브층(ACTL2)은 제2 층간 절연막(ILD2) 상에 배치될 수 있다. 예를 들어, 제2 액티브층(ACTL2)은 산화물 기반의 물질로 이루어질 수 있다. 제4 내지 제6 트랜지스터(ST4, ST5, ST6) 각각의 액티브층(ACT4, ACT5, ACT6), 드레인 전극(D4, D5, D6), 및 소스 전극(S4, S5, S6)은 제2 액티브층(ACTL2)에 배치될 수 있다.
제2 게이트 절연막(GI2)은 제2 층간 절연막(ILD2)과 제2 액티브층(ACTL2)을 덮을 수 있고, 제2 액티브층(ACTL2)과 제3 게이트층(GTL3)을 절연시킬 수 있다.
제3 게이트층(GTL3)은 제2 게이트 절연막(GI2) 상에 배치될 수 있다. 제2 발광 제어 라인(EML2(n)), 제1 스캔 라인(GLa(n)), 및 제2 스캔 라인(GLb(n))은 제3 게이트층(GTL3)에 배치될 수 있다.
제2 발광 제어 라인(EML2(n))의 일부는 제4 트랜지스터(ST4)의 액티브층(ACT4)과 중첩되어 제4 트랜지스터(ST4)의 게이트 전극(G4)을 형성할 수 있다. 제1 스캔 라인(GLa(n))의 일부는 제5 트랜지스터(ST5)의 액티브층(ACT5)과 중첩되어 제5 트랜지스터(ST5)의 게이트 전극(G5)을 형성할 수 있다. 제2 스캔 라인(GLb(n))의 일부는 제6 트랜지스터(ST6)의 액티브층(ACT6)과 중첩되어 제6 트랜지스터(ST6)의 게이트 전극(G6)을 형성할 수 있다.
제3 층간 절연막(ILD3)은 제3 게이트층(GTL3)과 제2 게이트 절연막(GI2)을 덮을 수 있다. 제3 층간 절연막(ILD3)은 제3 게이트층(GTL3)과 제1 소스-드레인층(SDL1)을 절연시킬 수 있다.
제1 소스-드레인층(SDL1)은 제3 층간 절연막(ILD3) 상에 배치될 수 있다. 제1, 제4 내지 제8 연결 전극(BE1, BE4, BE5, BE6, BE7, BE8) 각각은 제1 소스-드레인층(SDL1)에 배치될 수 있다.
제1 연결 전극(BE1)은 제1 컨택홀(CNT1)을 통해 제1 커패시터(C1)의 제2 전극(CE12)에 접속될 수 있고, 제2 컨택홀(CNT2)을 통해 제2 트랜지스터(ST2)의 드레인 전극(D2)과 구동 트랜지스터(DT)의 소스 전극(DT_S)에 접속될 수 있다.
제4 연결 전극(BE4)은 제6 컨택홀(CNT6)을 통해 제2 커패시터(C2)의 제2 전극(CE22)에 접속될 수 있고, 제7 컨택홀(CNT7)을 통해 제2 트랜지스터(ST2)의 소스 전극(S2)에 접속될 수 있으며, 제8 컨택홀(CNT8)을 통해 제2 소스-드레인층(SDL2)의 구동 전압 라인(VDDL)에 접속될 수 있다.
제5 연결 전극(BE5)은 제9 컨택홀(CNT9)을 통해 구동 트랜지스터(DT)의 게이트 전극(DT_G)에 접속될 수 있고, 제16 컨택홀(CNT16)을 통해 제5 트랜지스터(ST5)의 소스 전극(S5)에 접속될 수 있다.
제6 연결 전극(BE6)은 제10 컨택홀(CNT10)을 통해 제3 트랜지스터(ST3)의 드레인 전극(D3)에 접속될 수 있고, 제11 컨택홀(CNT11)을 통해 제4 트랜지스터(ST4)의 소스 전극(S4)에 접속될 수 있으며, 제14 컨택홀(CNT14)을 통해 제1 애노드 연결 전극(ANDE1)에 접속될 수 있다.
제7 연결 전극(BE7)은 제12 컨택홀(CNT12)을 통해 제1 트랜지스터(ST1)의 소스 전극(S1)에 접속될 수 있고, 제13 컨택홀(CNT13)을 통해 데이터 라인(DL)과 접속될 수 있다.
제8 연결 전극(BE8)은 제17 컨택홀(CNT17)을 통해 제6 트랜지스터(ST6)의 드레인 전극(D6)에 접속될 수 있고, 제18 컨택홀(CNT18)을 통해 제3 트랜지스터(ST3)의 소스 전극(S3)에 접속될 수 있다.
제4 층간 절연막(ILD4)은 제1 소스-드레인층(SDL1)과 제3 층간 절연막(ILD3)을 덮을 수 있다. 제4 층간 절연막(ILD4)은 제1 소스-드레인층(SDL1)과 제2 소스-드레인층(SDL2)을 절연시킬 수 있다.
제2 소스-드레인층(SDL2)은 제4 층간 절연막(ILD4) 상에 배치될 수 있다. 데이터 라인(DL), 구동 전원 라인(VDDL), 및 제1 애노드 연결 전극(ANDE1) 각각은 제2 소스-드레인층(SDL2)에 배치될 수 있다.
보호층(PAS)은 제2 소스-드레인층(SDL2)에 배치되어, 서브 화소(SP)의 복수의 트랜지스터를 보호할 수 있다.
제1 평탄화층(OC1)은 보호층(PAS)의 상부에 마련되어, 서브 화소(SP)의 상단을 평탄화시킬 수 있다.
제2 애노드 연결 전극(ANDE2)은 제1 평탄화층(OC1)에 배치될 수 있다. 제2 애노드 연결 전극(ANDE2)은 애노드 연결 전극(ANDE1)을 발광 소자(EL)의 애노드 전극(E1)에 접속시킬 수 있다.
제2 평탄화층(OC2)은 제2 애노드 연결 전극(ANDE2)과 제1 평탄화층(OC1)을 덮을 수 있다.
발광 소자(EL)는 제2 평탄화층(OC2) 상에 배치될 수 있다. 발광 소자(EL)는 애노드 전극(E1), 발광층(E), 및 캐소드 전극(E2)을 포함할 수 있다. 애노드 전극(E1)은 제2 평탄화층(OC2)의 상부에 마련될 수 있다. 예를 들어, 애노드 전극(E1)은 화소 정의막(PDL)에 의해 정의되는 개구 영역(EA)과 중첩되게 배치될 수 있다.
발광층(E)은 애노드 전극(E1) 상에 배치될 수 있다. 발광층(E)은 정공 주입층, 정공 수송층, 수광층, 전자 저지층, 전자 수송층, 전자 주입층 등을 포함할 수 있다. 예를 들어, 발광층(E)은 유기 물질로 이루어진 유기 발광층일 수 있으나, 반드시 이에 한정되는 것은 아니다.
캐소드 전극(E2)은 발광층(E) 상에 마련될 수 있다. 예를 들어, 캐소드 전극(E2)은 서브 화소(SP) 별로 구분되지 않고 전체 서브 화소(SP)에 공통되는 전극 형태로 구현될 수 있다.
박막 봉지층(TFE)은 발광 소자(EL) 및 화소 정의막(PDL) 상에 배치되어, 복수의 서브 화소(SP)를 덮을 수 있다. 박막 봉지층(TFE)은 발광 소자(EL)에 산소 또는 수분이 침투하는 것을 방지할 수 있다.
도 13은 도 5에 도시된 서브 화소의 다른 예를 나타내는 평면도이고, 도 14는 도 13에 도시된 서브 화소의 일부 레이어를 나타내는 평면도이다. 도 15는 도 13에 도시된 서브 화소의 다른 일부 레이어를 나타내는 평면도이고, 도 16은 도 13의 절단선 IV-IV'을 따라 자른 단면도이다. 예를 들어, 도 13은 제1 액티브층, 제1 게이트층, 제2 게이트층, 제2 액티브층, 제3 게이트층, 제1 소스-드레인층, 및 제2 소스-드레인층이 순서대로 적층된 도면에 해당할 수 있다. 도 14는 제1 액티브층, 제1 게이트층 및 제2 게이트층이 순서대로 적층된 도면에 해당할 수 있고, 도 15는 제2 액티브층, 제3 게이트층, 제1 소스-드레인층, 및 제2 소스-드레인층이 순서대로 적층된 도면에 해당할 수 있다. 도 13 내지 도 16에 도시된 서브 화소는 전술한 서브 화소에서 제1 커패시터(C1)의 제1 전극(CE11) 및 제2 전극(CE12)의 배치 구조를 달리하는 것으로서, 전술한 구성과 동일한 구성은 간략히 설명하거나 생략하기로 한다.
도 13 내지 도 16을 참조하면, 제1 커패시터(C1)는 발광 제어 라인(EML(n))과 구동 트랜지스터(DT)의 소스 전극(DT_S) 사이에 접속될 수 있다. 제1 커패시터(C1)는 제1 전극(CE11) 및 제2 전극(CE12)을 포함할 수 있다. 제1 커패시터(C1)의 제1 전극(CE11)은 제3 게이트층(GTL3)에 배치된 제2 발광 제어 라인(EML2(n))의 일 부분으로서, 제2 발광 제어 라인(EML2(n)) 중 제1 커패시터(C1)의 제2 전극(CE12)과 중첩되는 영역에 해당할 수 있다.
제1 커패시터(C1)의 제2 전극(CE12)은 제1 소스-드레인층(SDL1)에 배치된 제2 연결 전극(BE2)의 일 부분으로서, 제2 연결 전극(BE2) 중 제1 커패시터(C1)의 제1 전극(CE11)과 중첩되는 영역에 해당할 수 있다. 제2 연결 전극(BE2)은 제3 컨택홀(CNT3)을 통해 제1 액티브층(ACTL1)에 배치된 구동 트랜지스터(DT)의 소스 전극(DT_S) 및 제2 트랜지스터(ST2)의 드레인 전극(D2)에 접속될 수 있다.
따라서, 제1 커패시터(C1)는 발광 제어 라인(EML(n))과 구동 트랜지스터(DT)의 소스 전극(DT_S) 사이의 차 전압을 저장함으로써, 구동 주파수가 변경되는 경우에도 구동 트랜지스터(DT)의 소스 전극(DT_S)의 전압을 제어하여 플리커(Flicker) 현상과 고스트(Ghost) 현상을 방지할 수 있다.
도 17은 도 5에 도시된 서브 화소의 또 다른 예를 나타내는 평면도이고, 도 18은 도 17에 도시된 서브 화소의 일부 레이어를 나타내는 평면도이다. 도 19는 도 17에 도시된 서브 화소의 다른 일부 레이어를 나타내는 평면도이며, 도 20은 도 17의 절단선 V-V'을 따라 자른 단면도이다. 예를 들어, 도 17은 제1 액티브층, 제1 게이트층, 제2 게이트층, 제2 액티브층, 제3 게이트층, 제1 소스-드레인층, 및 제2 소스-드레인층이 순서대로 적층된 도면에 해당할 수 있다. 도 18은 제1 액티브층, 제1 게이트층, 제2 게이트층, 및 제2 액티브층이 순서대로 적층된 도면에 해당할 수 있고, 도 19는 제2 액티브층, 제3 게이트층, 제1 소스-드레인층, 및 제2 소스-드레인층이 순서대로 적층된 도면에 해당할 수 있다. 도 17 내지 도 20에 도시된 서브 화소는 전술한 서브 화소에서 제1 커패시터(C1)의 제1 전극(CE11) 및 제2 전극(CE12)의 배치 구조를 달리하는 것으로서, 전술한 구성과 동일한 구성은 간략히 설명하거나 생략하기로 한다.
도 17 내지 도 20을 참조하면, 제1 커패시터(C1)는 발광 제어 라인(EML(n))과 구동 트랜지스터(DT)의 소스 전극(DT_S) 사이에 접속될 수 있다. 제1 커패시터(C1)는 제1 전극(CE11) 및 제2 전극(CE12)을 포함할 수 있다. 제1 커패시터(C1)의 제1 전극(CE11)은 제1 게이트층(GTL1)에 배치된 제1 발광 제어 라인(EML1(n))의 일 부분으로서, 제1 발광 제어 라인(EML1(n)) 중 제1 커패시터(C1)의 제2 전극(CE12)과 중첩되는 영역에 해당할 수 있다.
제1 커패시터(C1)의 제2 전극(CE12)은 제2 액티브층(ACTL2)에 배치될 수 있다. 제1 커패시터(C1)의 제2 전극(CE12)은 제4 컨택홀(CNT4)을 통해 제1 소스-드레인층(SDL1)의 제3 연결 전극(BE3)에 접속될 수 있고, 제3 연결 전극(BE3)은 제5 컨택홀(CNT5)을 통해 제1 액티브층(ACTL1)에 배치된 구동 트랜지스터(DT)의 소스 전극(DT_S) 및 제2 트랜지스터(ST2)의 드레인 전극(D2)에 접속될 수 있다.
따라서, 제1 커패시터(C1)는 발광 제어 라인(EML(n))과 구동 트랜지스터(DT)의 소스 전극(DT_S) 사이의 차 전압을 저장함으로써, 구동 트랜지스터(DT)의 소스 전극(DT_S)의 전압을 제어하여 플리커(Flicker) 현상과 고스트(Ghost) 현상을 방지할 수 있다.
도 21은 다른 실시예에 따른 서브 화소를 나타내는 회로도이고, 도 22는 도 21에 도시된 서브 화소에 공급되는 신호들의 파형도이다. 도 21 및 도 22의 서브 화소는 전술한 서브 화소에서 제4 트랜지스터(ST4)의 게이트 전극(G4)에 인가되는 신호를 달리하는 것으로서, 전술한 구성과 동일한 구성은 간략히 설명하거나 생략하기로 한다.
도 21 및 도 22를 참조하면, 표시 패널(300)은 p행(p는 자연수)과 q열(q는 자연수)을 따라 배열된 복수의 서브 화소를 포함할 수 있다. n행(n은 p 이하의 자연수)과 m열(m은 q 이하의 자연수)에 배치된 서브 화소는 제1 스캔 라인(GLa(n)), 제2 스캔 라인(GLb(n)), 제3 스캔 라인(GLc(n)), 발광 제어 라인(EML(n)), 데이터 라인(DL), 구동 전압 라인(VDDL), 제1 및 제2 초기화 전압 라인(VIL1, VIL2)에 접속될 수 있다.
서브 화소(SP)는 구동 트랜지스터(DT), 발광 소자(EL), 복수의 스위칭 소자, 제1 및 제2 커패시터(C1, C2)를 포함할 수 있다. 스위칭 소자들은 제1 내지 제6 트랜지스터(ST1, ST2, ST3, ST4, ST5, ST6)를 포함할 수 있다.
발광 소자(EL)는 구동 전류를 수신하여 발광할 수 있다. 발광 소자(EL)의 발광량 또는 휘도는 구동 전류의 크기에 비례할 수 있다. 발광 소자(EL)의 애노드 전극은 제3 노드(N3)에 접속될 수 있다. 발광 소자(EL)의 애노드 전극은 제3 노드(N3)를 통해 제3 트랜지스터(ST3)의 드레인 전극과 제4 트랜지스터(T4)의 소스 전극에 접속될 수 있다. 발광 소자(EL)의 캐소드 전극은 저전위 라인(VSSL)에 접속될 수 있다.
제1 트랜지스터(ST1)는 제3 스캔 라인(GLc(n))의 제3 스캔 신호(Gc(n))에 의해 턴-온되어 데이터 전압(Vdata)을 구동 트랜지스터(DT)의 소스 전극인 제1 노드(N1)에 공급할 수 있다.
제2 트랜지스터(ST2)는 발광 제어 라인(EML(n))의 에미션 신호(EM(n))에 의해 턴-온되어 구동 전압(VDD)을 구동 트랜지스터(DT)의 소스 전극인 제1 노드(N1)에 공급할 수 있다.
제3 트랜지스터(ST3)는 발광 제어 라인(EML(n))의 에미션 신호(EM(n))에 의해 턴-온되어 구동 트랜지스터(DT)의 드레인 전극인 제2 노드(N2)와 발광 소자(EL)의 애노드 전극인 제3 노드(N3)를 접속시킬 수 있다.
제4 트랜지스터(ST4)는 제4 스캔 라인(GLc(n+1))의 제4 스캔 신호(Gc(n+1))에 의해 턴-온되어 제1 초기화 전압(VI1)을 발광 소자(EL)의 애노드 전극인 제3 노드(N3)에 공급할 수 있다.
제5 트랜지스터(ST5)는 제1 스캔 라인(GLa(n))의 제1 스캔 신호(Ga(n))에 의해 턴-온되어 제2 초기화 전압(VI2)을 구동 트랜지스터(DT)의 게이트 전극인 제4 노드(N4)에 공급할 수 있다
제6 트랜지스터(ST6)는 제2 스캔 라인(GLb(n))의 제2 스캔 신호(Gb(n))에 의해 턴-온되어 구동 트랜지스터(DT)의 드레인 전극인 제2 노드(N2)와 구동 트랜지스터(DT)의 게이트 전극인 제4 노드(N4)를 접속시킬 수 있다.
구동 트랜지스터(DT), 제1 내지 제4 트랜지스터(ST1, ST2, ST3, ST4) 각각은 실리콘 기반의 액티브층을 포함할 수 있다. 예를 들어, 구동 트랜지스터(DT), 제1 내지 제4 트랜지스터(ST1, ST2, ST3, ST4) 각각은 저온 다결정 실리콘(LTPS)으로 이루어진 액티브층을 포함할 수 있다.
제5 및 제6 트랜지스터(ST5, ST6) 각각은 산화물 기반의 액티브층을 포함할 수 있다. 예를 들어, 제5 및 제6 트랜지스터(ST5, ST6) 각각은 산화물 기반의 액티브층의 상부에 게이트 전극이 배치된 코플라나(Coplanar) 구조를 가질 수 있다.
제1 커패시터(C1)는 발광 제어 라인(EML(n))과 제1 노드(N1) 사이에 접속될 수 있다. 예를 들어, 제1 커패시터(C1)의 제1 전극(CE11)은 발광 제어 라인(EML(n))에 접속되고, 제1 커패시터(C1)의 제2 전극(CE12)은 구동 트랜지스터(DT)의 소스 전극인 제1 노드(N1)에 접속될 수 있다. 제1 커패시터(C1)는 발광 제어 라인(EML(n))과 구동 트랜지스터(DT)의 소스 전극 사이의 차 전압을 저장함으로써, 구동 트랜지스터(DT)의 소스 전극이 전압을 제어할 수 있다.
제1 커패시터(C1)는 에미션 신호(EM(n))의 게이트 오프 전압을 이용하여 구동 트랜지스터(DT)의 소스 전극(DT_S)을 커플링(Coupling)시킬 수 있다. 예를 들어, 제1 커패시터(C1)는 발광 제어 라인(EML(n))으로부터 제공된 에미션 신호(EM(n))가 상승하면 제1 노드(N1)의 전압을 상승시킬 수 있고, 에미션 신호(EM(n))가 하강하면 제1 노드(N1)의 전압을 강하시킬 수 있다. 따라서, 제1 커패시터(C1)는 에미션 신호(EM(n))의 상승 시점 또는 하강 시점에 동기하여, 구동 트랜지스터(DT)의 소스 전극의 전압을 제어할 수 있다.
도 23은 또 다른 실시예에 따른 서브 화소를 나타내는 회로도이다. 도 23의 서브 화소는 도 5에 도시된 서브 화소에서 제1 커패시터(C1)의 연결 관계를 달리하는 것으로서, 전술한 구성과 동일한 구성은 간략히 설명하거나 생략하기로 한다.
도 23을 참조하면, 서브 화소(SP)는 구동 트랜지스터(DT), 발광 소자(EL), 복수의 스위칭 소자, 제1 및 제2 커패시터(C1, C2)를 포함할 수 있다. 스위칭 소자들은 제1 내지 제6 트랜지스터(ST1, ST2, ST3, ST4, ST5, ST6)를 포함할 수 있다.
발광 소자(EL)는 구동 전류를 수신하여 발광할 수 있다. 발광 소자(EL)의 발광량 또는 휘도는 구동 전류의 크기에 비례할 수 있다. 발광 소자(EL)의 애노드 전극은 제3 노드(N3)에 접속될 수 있다. 발광 소자(EL)의 애노드 전극은 제3 노드(N3)를 통해 제3 트랜지스터(ST3)의 드레인 전극과 제4 트랜지스터(T4)의 소스 전극에 접속될 수 있다. 발광 소자(EL)의 캐소드 전극은 저전위 라인(VSSL)에 접속될 수 있다.
제1 트랜지스터(ST1)는 제3 스캔 라인(GLc(n))의 제3 스캔 신호(Gc(n))에 의해 턴-온되어 데이터 전압(Vdata)을 구동 트랜지스터(DT)의 소스 전극인 제1 노드(N1)에 공급할 수 있다.
제2 트랜지스터(ST2)는 발광 제어 라인(EML(n))의 에미션 신호(EM(n))에 의해 턴-온되어 구동 전압(VDD)을 구동 트랜지스터(DT)의 소스 전극인 제1 노드(N1)에 공급할 수 있다.
제3 트랜지스터(ST3)는 발광 제어 라인(EML(n))의 에미션 신호(EM(n))에 의해 턴-온되어 구동 트랜지스터(DT)의 드레인 전극인 제2 노드(N2)와 발광 소자(EL)의 애노드 전극인 제3 노드(N3)를 접속시킬 수 있다.
제4 트랜지스터(ST4)는 발광 제어 라인(EML(n))의 에미션 신호(EM(n))에 의해 턴-온되어 제1 초기화 전압(VI1)을 발광 소자(EL)의 애노드 전극인 제3 노드(N3)에 공급할 수 있다.
제5 트랜지스터(ST5)는 제1 스캔 라인(GLa(n))의 제1 스캔 신호(Ga(n))에 의해 턴-온되어 제2 초기화 전압(VI2)을 구동 트랜지스터(DT)의 게이트 전극인 제4 노드(N4)에 공급할 수 있다
제6 트랜지스터(ST6)는 제2 스캔 라인(GLb(n))의 제2 스캔 신호(Gb(n))에 의해 턴-온되어 구동 트랜지스터(DT)의 드레인 전극인 제2 노드(N2)와 구동 트랜지스터(DT)의 게이트 전극인 제4 노드(N4)를 접속시킬 수 있다.
제1 커패시터(C1)는 발광 제어 라인(EML(n))과 제2 노드(N2) 사이에 접속될 수 있다. 예를 들어, 제1 커패시터(C1)의 제1 전극(CE11)은 발광 제어 라인(EML(n))에 접속되고, 제1 커패시터(C1)의 제2 전극(CE12)은 구동 트랜지스터(DT)의 드레인 전극인 제1 노드(N1)에 접속될 수 있다. 제1 커패시터(C1)는 발광 제어 라인(EML(n))과 구동 트랜지스터(DT)의 드레인 전극 사이의 차 전압을 저장함으로써, 구동 트랜지스터(DT)의 드레인 전극이 전압을 제어할 수 있다.
제1 커패시터(C1)는 에미션 신호(EM(n))의 게이트 오프 전압을 이용하여 구동 트랜지스터(DT)의 드레인 전극(DT_D)을 커플링(Coupling)시킬 수 있다. 예를 들어, 제1 커패시터(C1)는 발광 제어 라인(EML(n))으로부터 제공된 에미션 신호(EM(n))가 상승하면 제2 노드(N2)의 전압을 상승시킬 수 있고, 에미션 신호(EM(n))가 하강하면 제2 노드(N2)의 전압을 강하시킬 수 있다. 이 경우, 구동 트랜지스터(DT)는 게이트 온 전압을 수신하여 턴-온될 수 있고, 구동 트랜지스터(DT)의 드레인 전극의 전압이 소스 전극으로 전달될 수 있다. 따라서, 제1 커패시터(C1)는 에미션 신호(EM(n))의 상승 시점 또는 하강 시점에 동기하여, 구동 트랜지스터(DT)의 드레인 전극 및 소스 전극의 전압을 제어할 수 있다.
따라서, 표시 장치는 구동 주파수가 변경되는 경우에도 구동 트랜지스터의 소스 전극의 전압을 제어함으로써, 플리커(Flicker) 현상과 고스트(Ghost) 현상을 방지할 수 있다.
도 24는 또 다른 실시예에 따른 서브 화소를 나타내는 회로도이다. 도 24의 서브 화소는 도 23에 도시된 서브 화소에서 제4 트랜지스터(ST4)의 게이트 전극(G4)에 인가되는 신호를 달리하는 것으로서, 전술한 구성과 동일한 구성은 간략히 설명하거나 생략하기로 한다.
서브 화소(SP)는 구동 트랜지스터(DT), 발광 소자(EL), 복수의 스위칭 소자, 제1 및 제2 커패시터(C1, C2)를 포함할 수 있다. 스위칭 소자들은 제1 내지 제6 트랜지스터(ST1, ST2, ST3, ST4, ST5, ST6)를 포함할 수 있다.
제4 트랜지스터(ST4)는 제4 스캔 라인(GLc(n+1))의 제4 스캔 신호(Gc(n+1))에 의해 턴-온되어 제1 초기화 전압(VI1)을 발광 소자(EL)의 애노드 전극인 제3 노드(N3)에 공급할 수 있다.
구동 트랜지스터(DT), 제1 내지 제4 트랜지스터(ST1, ST2, ST3, ST4) 각각은 실리콘 기반의 액티브층을 포함할 수 있다. 예를 들어, 구동 트랜지스터(DT), 제1 내지 제4 트랜지스터(ST1, ST2, ST3, ST4) 각각은 저온 다결정 실리콘(LTPS)으로 이루어진 액티브층을 포함할 수 있다.
제5 및 제6 트랜지스터(ST5, ST6) 각각은 산화물 기반의 액티브층을 포함할 수 있다. 예를 들어, 제5 및 제6 트랜지스터(ST5, ST6) 각각은 산화물 기반의 액티브층의 상부에 게이트 전극이 배치된 코플라나(Coplanar) 구조를 가질 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치 100: 커버 윈도우
300: 표시 패널 310: 표시 구동 회로
320: 전원 공급부 330: 전원 공급부
340: 터치 구동 회로 600: 브라켓
700: 메인 회로 보드 900: 하부 커버
DT: 구동 트랜지스터 EL: 발광 소자
ST1~ST6: 제1 내지 제6 트랜지스터
ACTL1: 제1 액티브층 GTL1: 제1 게이트층
GTL2: 제2 게이트층 ACTL2: 제2 액티브층
GTL3: 제3 게이트층 SDL1: 제1 소스-드레인층
SDL2: 제2 소스-드레인층

Claims (20)

  1. 발광 소자를 구비한 복수의 화소를 구동하는 표시 패널을 포함하고,
    상기 복수의 화소 각각은,
    상기 발광 소자에 흐르는 구동 전류를 제어하는 구동 트랜지스터;
    데이터 전압을 상기 구동 트랜지스터의 소스 전극인 제1 노드에 선택적으로 공급하는 제1 트랜지스터;
    발광 제어 라인으로부터 에미션 신호를 수신하여 구동 전압을 상기 제1 노드에 선택적으로 공급하는 제2 트랜지스터; 및
    상기 제1 노드와 상기 발광 제어 라인 사이에 접속된 제1 커패시터를 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 복수의 화소 각각은,
    상기 구동 트랜지스터의 드레인 전극인 제2 노드와 상기 발광 소자의 애노드 전극인 제3 노드를 선택적으로 접속시키는 제3 트랜지스터; 및
    제1 초기화 전압을 상기 제3 노드에 선택적으로 공급하는 제4 트랜지스터를 더 포함하는 표시 장치.
  3. 제2 항에 있어서,
    상기 제2 트랜지스터 및 상기 제3 트랜지스터는 상기 에미션 신호의 제1 전압 레벨에서 턴-온되고, 상기 제4 트랜지스터는 상기 제1 전압 레벨보다 높은 상기 에미션 신호의 제2 전압 레벨에서 턴-온되는 표시 장치.
  4. 제2 항에 있어서,
    상기 구동 트랜지스터는 제1 물질로 이루어진 액티브층을 포함하고, 상기 제4 트랜지스터는 상기 제1 물질과 다른 제2 물질로 이루어진 액티브층을 포함하는 표시 장치.
  5. 제2 항에 있어서,
    상기 복수의 화소 각각은,
    제2 초기화 전압을 상기 구동 트랜지스터의 게이트 전극인 제4 노드에 선택적으로 공급하는 제5 트랜지스터; 및
    상기 제2 노드와 상기 제4 노드를 선택적으로 접속시키는 제6 트랜지스터를 더 포함하는 표시 장치.
  6. 제5 항에 있어서,
    상기 구동 트랜지스터 및 상기 제4 트랜지스터 각각은 제1 물질로 이루어진 액티브층을 포함하고, 상기 제5 및 제6 트랜지스터 각각은 상기 제1 물질과 다른 제2 물질로 이루어진 액티브층을 포함하는 표시 장치.
  7. 제1 항에 있어서,
    상기 표시 패널은,
    기판 상에 배치되고 제1 물질로 이루어진 제1 액티브층;
    상기 제1 액티브층 상에 배치된 제1 게이트층;
    상기 제1 게이트층 상에 배치된 제2 게이트층;
    상기 제2 게이트층 상에 배치되고 상기 제1 물질과 다른 제2 물질로 이루어진 제2 액티브층;
    상기 제2 액티브층 상에 배치된 제3 게이트층; 및
    상기 제3 게이트층 상에 배치된 제1 소스-드레인층을 포함하는 표시 장치.
  8. 제7 항에 있어서,
    상기 제1 커패시터의 제1 전극은 상기 제1 게이트층에 배치되고, 상기 제1 커패시터의 제2 전극은 상기 제2 게이트층에 배치되는 표시 장치.
  9. 제8 항에 있어서,
    상기 표시 패널은 상기 제1 소스-드레인층에 배치되어, 제1 컨택홀을 통해 상기 커패시터의 제2 전극과 접속되고, 제2 컨택홀을 통해 상기 제2 트랜지스터의 드레인 전극인 제1 노드와 접속되는 제1 연결 전극을 더 포함하는 표시 장치.
  10. 제8 항에 있어서,
    상기 발광 제어 라인은,
    상기 제1 게이트층에 배치된 제1 발광 제어 라인; 및
    상기 제3 게이트층에 배치된 제2 발광 제어 라인을 포함하고,
    상기 커패시터의 제1 전극은 상기 제1 발광 제어 라인 중 상기 제2 전극과 중첩되는 영역에 해당하는 표시 장치.
  11. 제7 항에 있어서,
    상기 제1 커패시터의 제1 전극은 상기 제3 게이트층에 배치되고, 상기 제1 커패시터의 제2 전극은 상기 제1 소스-드레인층에 배치되는 표시 장치.
  12. 제11 항에 있어서,
    상기 표시 패널은 상기 제1 소스-드레인층에 배치되어, 제3 컨택홀을 통해 상기 제2 트랜지스터의 드레인 전극인 제1 노드와 접속되는 제2 연결 전극을 더 포함하는 표시 장치.
  13. 제11 항에 있어서,
    상기 발광 제어 라인은,
    상기 제1 게이트층에 배치된 제1 발광 제어 라인; 및
    상기 제3 게이트층에 배치된 제2 발광 제어 라인을 포함하고,
    상기 커패시터의 제1 전극은 상기 제2 발광 제어 라인 중 상기 제2 전극과 중첩되는 영역에 해당하는 표시 장치.
  14. 제7 항에 있어서,
    상기 제1 커패시터의 제1 전극은 상기 제1 게이트층에 배치되고, 상기 제1 커패시터의 제2 전극은 상기 제2 액티브층에 배치되는 표시 장치.
  15. 제14 항에 있어서,
    상기 표시 패널은 상기 제1 소스-드레인층에 배치되어, 제4 컨택홀을 통해 상기 커패시터의 제2 전극과 접속되고, 제5 컨택홀을 통해 상기 제2 트랜지스터의 드레인 전극인 제1 노드와 접속되는 제3 연결 전극을 더 포함하는 표시 장치.
  16. 제14 항에 있어서,
    상기 발광 제어 라인은,
    상기 제1 게이트층에 배치된 제1 발광 제어 라인; 및
    상기 제3 게이트층에 배치된 제2 발광 제어 라인을 포함하고,
    상기 커패시터의 제1 전극은 상기 제1 발광 제어 라인 중 상기 제2 전극과 중첩되는 영역에 해당하는 표시 장치.
  17. 발광 소자를 구비한 복수의 화소를 구동하는 표시 패널을 포함하고,
    상기 복수의 화소 각각은,
    상기 발광 소자에 흐르는 구동 전류를 제어하는 구동 트랜지스터;
    데이터 전압을 상기 구동 트랜지스터의 소스 전극인 제1 노드에 선택적으로 공급하는 제1 트랜지스터;
    발광 제어 라인으로부터 에미션 신호를 수신하여 구동 전압을 상기 제1 노드에 선택적으로 공급하는 제2 트랜지스터;
    상기 에미션 신호를 수신하여 상기 구동 트랜지스터의 드레인 전극인 제2 노드와 상기 발광 소자의 애노드 전극인 제3 노드를 선택적으로 접속시키는 제3 트랜지스터; 및
    상기 제2 노드와 상기 발광 제어 라인 사이에 접속된 제1 커패시터를 포함하는 표시 장치.
  18. 제17 항에 있어서,
    상기 복수의 화소 각각은,
    제1 초기화 전압을 상기 제3 노드에 선택적으로 공급하는 제4 트랜지스터;
    제2 초기화 전압을 상기 구동 트랜지스터의 게이트 전극인 제4 노드에 선택적으로 공급하는 제5 트랜지스터; 및
    상기 제2 노드와 상기 제4 노드를 선택적으로 접속시키는 제6 트랜지스터를 더 포함하는 표시 장치.
  19. 제18 항에 있어서,
    상기 제2 트랜지스터 및 상기 제3 트랜지스터는 상기 에미션 신호의 제1 전압 레벨에서 턴-온되고, 상기 제4 트랜지스터는 상기 제1 전압 레벨보다 높은 상기 에미션 신호의 제2 전압 레벨에서 턴-온되는 표시 장치.
  20. 제18 항에 있어서,
    상기 구동 트랜지스터 및 상기 제4 트랜지스터 각각은 제1 물질로 이루어진 액티브층을 포함하고, 상기 제5 및 제6 트랜지스터 각각은 상기 제1 물질과 다른 제2 물질로 이루어진 액티브층을 포함하는 표시 장치.
KR1020190132761A 2019-10-24 2019-10-24 표시 장치 KR102694077B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190132761A KR102694077B1 (ko) 2019-10-24 2019-10-24 표시 장치
US17/078,001 US11450271B2 (en) 2019-10-24 2020-10-22 Display device
CN202011153745.3A CN112712774A (zh) 2019-10-24 2020-10-26 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190132761A KR102694077B1 (ko) 2019-10-24 2019-10-24 표시 장치

Publications (2)

Publication Number Publication Date
KR20210049221A true KR20210049221A (ko) 2021-05-06
KR102694077B1 KR102694077B1 (ko) 2024-08-12

Family

ID=75543068

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190132761A KR102694077B1 (ko) 2019-10-24 2019-10-24 표시 장치

Country Status (3)

Country Link
US (1) US11450271B2 (ko)
KR (1) KR102694077B1 (ko)
CN (1) CN112712774A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113889042A (zh) * 2021-11-11 2022-01-04 武汉天马微电子有限公司 一种像素驱动电路及其驱动方法、显示面板
US12058904B2 (en) 2020-08-05 2024-08-06 Samsung Display Co., Ltd. Display device capable of evenly transmitting an initialization voltage

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210106046A (ko) * 2020-02-19 2021-08-30 삼성디스플레이 주식회사 전자 장치
US11373601B2 (en) * 2020-05-13 2022-06-28 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate, manufacturing method thereof, and display device
JP2024532989A (ja) * 2021-09-30 2024-09-12 京東方科技集團股▲ふん▼有限公司 表示パネル及び表示装置
CN114078440B (zh) * 2021-11-24 2023-06-27 京东方科技集团股份有限公司 一种栅极驱动电路、显示基板及显示装置
KR20230089635A (ko) 2021-12-13 2023-06-21 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
KR20230148892A (ko) * 2022-04-18 2023-10-26 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
CN115188325A (zh) * 2022-08-08 2022-10-14 上海天马微电子有限公司 一种显示面板及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120044504A (ko) * 2010-10-28 2012-05-08 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR20150076868A (ko) * 2013-12-27 2015-07-07 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR20170124679A (ko) * 2016-05-02 2017-11-13 삼성디스플레이 주식회사 유기발광 표시장치 및 이의 제조 방법
KR20180114981A (ko) * 2017-04-11 2018-10-22 삼성디스플레이 주식회사 유기전계발광 표시장치
KR20190034375A (ko) * 2017-09-22 2019-04-02 삼성디스플레이 주식회사 유기 발광 표시 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102436659B1 (ko) * 2017-12-06 2022-08-26 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102424857B1 (ko) * 2018-02-28 2022-07-26 삼성디스플레이 주식회사 표시 장치 및 표시 장치 구동 방법
KR102586042B1 (ko) 2018-04-06 2023-10-10 삼성디스플레이 주식회사 디스플레이 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120044504A (ko) * 2010-10-28 2012-05-08 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR20150076868A (ko) * 2013-12-27 2015-07-07 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR20170124679A (ko) * 2016-05-02 2017-11-13 삼성디스플레이 주식회사 유기발광 표시장치 및 이의 제조 방법
KR20180114981A (ko) * 2017-04-11 2018-10-22 삼성디스플레이 주식회사 유기전계발광 표시장치
KR20190034375A (ko) * 2017-09-22 2019-04-02 삼성디스플레이 주식회사 유기 발광 표시 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12058904B2 (en) 2020-08-05 2024-08-06 Samsung Display Co., Ltd. Display device capable of evenly transmitting an initialization voltage
CN113889042A (zh) * 2021-11-11 2022-01-04 武汉天马微电子有限公司 一种像素驱动电路及其驱动方法、显示面板

Also Published As

Publication number Publication date
KR102694077B1 (ko) 2024-08-12
CN112712774A (zh) 2021-04-27
US11450271B2 (en) 2022-09-20
US20210125557A1 (en) 2021-04-29

Similar Documents

Publication Publication Date Title
KR102694077B1 (ko) 표시 장치
KR20210113499A (ko) 표시 장치
KR20210119611A (ko) 표시 장치
US20220208088A1 (en) Display device
CN112289247A (zh) 具有传感器区域的显示设备
KR20200031738A (ko) 표시 장치
US11783778B2 (en) Display device
EP3937251A1 (en) Display device
KR20210151272A (ko) 표시 장치
US11785805B2 (en) Display device with pixel circuit having a plurality of transistors
CN114550660A (zh) 显示装置
KR20210130879A (ko) 표시 장치
US20240321204A1 (en) Display device
EP4436343A1 (en) Display device
US20240046887A1 (en) Display device
KR20230128188A (ko) 표시 장치
KR20240074139A (ko) 표시 장치
KR20220155498A (ko) 표시 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant