KR20230089635A - 화소 및 이를 포함하는 표시 장치 - Google Patents

화소 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20230089635A
KR20230089635A KR1020210178132A KR20210178132A KR20230089635A KR 20230089635 A KR20230089635 A KR 20230089635A KR 1020210178132 A KR1020210178132 A KR 1020210178132A KR 20210178132 A KR20210178132 A KR 20210178132A KR 20230089635 A KR20230089635 A KR 20230089635A
Authority
KR
South Korea
Prior art keywords
transistor
gate electrode
scan
period
turned
Prior art date
Application number
KR1020210178132A
Other languages
English (en)
Inventor
김근우
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210178132A priority Critical patent/KR20230089635A/ko
Priority to US17/971,445 priority patent/US11727880B2/en
Priority to EP22211630.3A priority patent/EP4195193A3/en
Priority to CN202223271101.1U priority patent/CN219225873U/zh
Priority to CN202211562495.8A priority patent/CN116264064A/zh
Publication of KR20230089635A publication Critical patent/KR20230089635A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

화소는, 발광 소자; 제1 게이트 전극 및 제2 게이트 전극을 포함하는 제1 트랜지스터; 데이터선과 제1 트랜지스터의 제2 게이트 전극 사이에 접속되며, 제3 주사 신호에 응답하여 턴-온되는 제2 트랜지스터; 제1 트랜지스터의 제1 게이트 전극에 접속되는 제1 노드와 제2 노드 사이에 접속되며, 제2 주사 신호에 응답하여 턴-온되는 제3 트랜지스터; 제1 노드와 제3 전원선 사이에 접속되며, 제1 주사 신호에 응답하여 턴-온되는 제4 트랜지스터; 제1 전원선과 제1 트랜지스터 사이에 접속되며, 제1 발광 제어 신호에 응답하여 턴-오프되는 제5 트랜지스터; 발광 소자의 제1 전극과 제2 노드 사이에 접속되며, 제2 발광 제어 신호에 응답하여 턴-오프되는 제6 트랜지스터; 및 제1 전원선과 제1 노드 사이에 접속되는 제1 커패시터를 포함한다.

Description

화소 및 이를 포함하는 표시 장치{PIXEL AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 표시 장치에 관한 것으로서, 더욱 상세하게는 화소 및 이를 포함하는 표시 장치에 관한 것이다.
표시 장치는 복수의 화소들을 포함한다. 화소들 각각은 복수의 트랜지스터들, 트랜지스터들에 전기적으로 연결된 발광 소자 및 커패시터를 포함한다. 트랜지스터들은 신호선들을 통해 제공되는 신호들에 기초하여 구동 전류를 생성하고, 발광 소자는 구동 전류에 기초하여 발광한다.
표시 장치의 구동 조건에 따라 구동 효율 향상을 위해 저소비 전력의 표시 장치가 요구된다. 예를 들어, 정지 영상 표시 시에 프레임 주파수(또는, 구동 주파수)를 낮춰 표시 장치의 소비 전력이 저감될 수 있다. 또한, 표시 장치는 고해상도, 입체 영상 등의 구현을 위해 120Hz 이상의 높은 프레임 주파수로 영상을 표시할 수도 있다.
이와 같이, 다양한 조건에서의 영상 표시를 위해 표시 장치는 다양한 프레임 주파수(또는, 구동 주파수)로 영상을 표시할 수 있다.
본 발명의 일 목적은 더블 게이트 구조의 제1 트랜지스터에 제1 게이트 전극 및 제2 게이트 전극 중 적어도 하나에 데이터 신호를 공급하여 고속 구동을 수행하는 화소를 제공하는 것이다.
본 발명의 다른 목적은 상기 화소를 포함하는 표시 장치를 제공하는 것이다.
다만, 본 발명의 목적은 상술한 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 화소는, 발광 소자; 제1 전원 전압을 제공하는 제1 전원선으로부터 상기 발광 소자를 통해 제2 전원 전압을 제공하는 제2 전원선으로 흐르는 구동 전류를 생성하며, 제1 게이트 전극 및 제2 게이트 전극을 포함하는 제1 트랜지스터; 데이터선과 상기 제1 트랜지스터의 상기 제2 게이트 전극 사이에 접속되며, 제3 주사선으로 공급되는 제3 주사 신호에 응답하여 턴-온되는 제2 트랜지스터; 상기 제1 트랜지스터의 상기 제1 게이트 전극에 접속되는 제1 노드와 제2 노드 사이에 접속되며, 제2 주사선으로 공급되는 제2 주사 신호에 응답하여 턴-온되는 제3 트랜지스터; 상기 제1 노드와 제3 전원 전압을 제공하는 제3 전원선 사이에 접속되며, 제1 주사선으로 공급되는 제1 주사 신호에 응답하여 턴-온되는 제4 트랜지스터; 상기 제1 전원선과 상기 제1 트랜지스터 사이에 접속되며, 제1 발광 제어선으로 공급되는 제1 발광 제어 신호에 응답하여 턴-오프되는 제5 트랜지스터; 상기 발광 소자의 제1 전극에 접속되는 제3 노드와 상기 제2 노드 사이에 접속되며, 제2 발광 제어선으로 공급되는 제2 발광 제어 신호에 응답하여 턴-오프되는 제6 트랜지스터; 및 상기 제1 전원선과 상기 제1 노드 사이에 접속되는 제1 커패시터를 포함할 수 있다.
일 실시예에 의하면, 상기 화소는, 상기 제1 트랜지스터의 상기 제2 게이트 전극과 상기 제2 트랜지스터 사이에 접속되는 제2 커패시터를 더 포함할 수 있다.
일 실시예에 의하면, 상기 화소는, 상기 제1 게이트 전극과 상기 제2 게이트 전극을 연결하는 연결선을 더 포함할 수 있다.
일 실시예에 의하면, 상기 제3 트랜지스터 및 상기 제4 트랜지스터는 n형 산화물 반도체 트랜지스터이고, 상기 제1 트랜지스터, 상기 제2 트랜지스터, 상기 제5 트랜지스터, 및 상기 제6 트랜지스터는 p형 폴리실리콘 반도체 트랜지스터일 수 있다.
일 실시예에 의하면, 비발광 기간 동안 상기 제6 트랜지스터는 턴-오프 상태이고, 발광 기간 동안 상기 제6 트랜지스터는 턴-온 상태일 수 있다. 상기 비발광 기간은 상기 제5 트랜지스터가 턴-온 상태인 제1 기간 및 상기 제5 트랜지스터가 턴-오프 상태인 제2 기간을 포함할 수 있다.
일 실시예에 의하면, 상기 제1 기간에 상기 제3 트랜지스터와 상기 제4 트랜지스터가 서로 상이한 시점에 턴-온되고, 상기 제2 기간에 상기 제2 트랜지스터가 턴-온될 수 있다.
일 실시예에 의하면, 상기 화소는, 상기 제3 노드와 제4 전원 전압을 제공하는 제4 전원선 사이에 접속되며, 제4 주사선으로 공급되는 제4 주사 신호에 응답하여 턴-온되는 제7 트랜지스터를 더 포함할 수 있다.
일 실시예에 의하면, 상기 제2 기간에서, 상기 제4 트랜지스터는 상기 제2 트랜지스터가 턴-오프된 후에 턴-온될 수 있다.
일 실시예에 의하면, 상기 제1 게이트 전극과 상기 제2 게이트 전극은 전기적으로 절연될 수 있다.
일 실시예에 의하면, 상기 제1 트랜지스터는, 기판 상에 제공되며, 상기 제2 게이트 전극을 포함하는 하부 금속층; 상기 하부 금속층을 커버하는 버퍼층 상에 제공되며, 제1 액티브 영역을 포함하는 제1 반도체 패턴; 및 상기 반도체 패턴을 커버하는 제1 게이트 절연층 상에 제공되며, 상기 제1 액티브 영역에 중첩하는 상기 제1 게이트 전극을 포함할 수 있다.
일 실시예에 의하면, 상기 버퍼층의 두께는 상기 제1 게이트 절연층의 두께보다 클 수 있다.
일 실시예에 의하면, 상기 제2 트랜지스터는, 상기 버퍼층 상에 제공되며, 제2 액티브 영역을 포함하는 제2 반도체 패턴; 및 상기 제1 게이트 절연층 상에 제공되며, 상기 제2 액티브 영역에 중첩하는 게이트 전극을 포함할 수 있다.
일 실시예에 의하면, 상기 제2 커패시터는, 제1 컨택홀을 통해 상기 제2 게이트 전극에 접속되며, 상기 제1 게이트 절연층 상에 제공되는 제1 도전 패턴; 및 제2 컨택홀을 통해 상기 제2 반도체 패턴에 접속되고, 상기 제1 게이트 전극을 커버하는 제2 게이트 절연층 상에 제공되며, 상기 제1 도전 패턴에 중첩하는 제2 도전 패턴을 포함할 수 있다.
일 실시예에 의하면, 상기 제1 커패시터는, 상기 제1 게이트 전극에 상응하는 하부 전극; 및 상기 제2 게이트 절연층 상에 제공되며, 상기 하부 전극에 중첩하는 상부 전극을 포함할 수 있다. 상기 제3 트랜지스터는, 상기 상부 전극을 커버하는 층간 절연층 상에 배치되며, 제3 액티브 영역을 포함하는 제3 반도체 패턴; 및 상기 제3 액티브 영역에 중첩하는 게이트 전극을 포함할 수 있다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 표시 장치는, 제1 내지 제4 주사선들, 제1 및 제2 발광 제어선들, 및 데이터선에 접속되는 화소; 상기 제1 내지 제4 주사선들에 제1 내지 제4 주사 신호들을 각각 공급하는 주사 구동부; 상기 제1 및 제2 발광 제어선들에 제1 및 제2 발광 제어 신호들을 각각 공급하는 발광 구동부; 및 상기 데이터선에 데이터 신호를 공급하는 데이터 구동부를 포함할 수 있다. 상기 화소는, 발광 소자; 제1 전원 전압을 제공하는 제1 전원선으로부터 상기 발광 소자를 통해 제2 전원 전압을 제공하는 제2 전원선으로 흐르는 구동 전류를 생성하며, 제1 게이트 전극 및 제2 게이트 전극을 포함하는 제1 트랜지스터; 데이터선과 상기 제1 트랜지스터의 상기 제2 게이트 전극 사이에 접속되며, 제3 주사선으로 공급되는 제3 주사 신호에 응답하여 턴-온되는 제2 트랜지스터; 상기 제1 트랜지스터의 게이트 전극에 접속되는 제1 노드와 제2 노드 사이에 접속되며, 제2 주사선으로 공급되는 제2 주사 신호에 응답하여 턴-온되는 제3 트랜지스터; 상기 제1 노드와 제3 전원 전압을 제공하는 제3 전원선 사이에 접속되며, 제1 주사선으로 공급되는 제1 주사 신호에 응답하여 턴-온되는 제4 트랜지스터; 상기 제1 전원선과 상기 제1 트랜지스터 사이에 접속되며, 제1 발광 제어선으로 공급되는 제1 발광 제어 신호에 응답하여 턴-오프되는 제5 트랜지스터; 및 상기 발광 소자의 제1 전극에 접속되는 제3 노드와 상기 제2 노드 사이에 접속되며, 제2 발광 제어선으로 공급되는 제2 발광 제어 신호에 응답하여 턴-오프되는 제6 트랜지스터를 포함할 수 있다.
일 실시예에 의하면, 상기 화소는, 상기 제1 트랜지스터의 상기 제2 게이트 전극과 상기 제2 트랜지스터 사이에 접속되는 커패시터; 및 상기 제1 게이트 전극과 상기 제2 게이트 전극을 연결하는 연결선을 더 포함할 수 있다.
일 실시예에 의하면, 상기 제3 트랜지스터 및 상기 제4 트랜지스터는 n형 산화물 반도체 트랜지스터이고, 상기 제1 트랜지스터, 상기 제2 트랜지스터, 상기 제5 트랜지스터, 및 상기 제6 트랜지스터는 p형 폴리실리콘 반도체 트랜지스터일 수 있다.
일 실시예에 의하면, 상기 발광 구동부는 비발광 기간 동안 상기 제2 발광 제어 신호를 공급하고, 상기 비발광 기간은 상기 제1 발광 제어 신호가 공급되지 않는 제1 기간 및 상기 제1 발광 제어 신호가 공급되는 제2 기간을 포함할 수 있다.
일 실시예에 의하면, 상기 주사 구동부는 상기 제1 기간에 상기 제1 주사 신호와 상기 제2 주사 신호를 상호 교번하여 공급하고, 상기 주사 구동부는 상기 제2 기간에 상기 제3 주사 신호를 공급할 수 있다.
일 실시예에 의하면, 상기 화소는, 상기 제3 노드와 제4 전원 전압을 제공하는 제4 전원선 사이에 접속되며, 상기 제4 주사선으로 공급되는 상기 제4 주사 신호에 응답하여 턴-온되는 제7 트랜지스터를 더 포함할 수 있다. 상기 주사 구동부는 상기 제2 기간에 상기 제3 주사 신호를 공급한 후에, 상기 제4 주사 신호를 공급할 수 있다.
본 발명의 실시예들에 따른 산화물 반도체 트랜지스터와 폴리실리콘 반도체 트랜지스터를 포함하는 화소 및 이를 구비하는 표시 장치는 제1 게이트 전극(탑 게이트) 및 제2 게이트 전극(바텀 게이트)를 구비하는 제1 트랜지스터를 포함하고, 제1 및 제2 게이트 전극들 중 적어도 하나로 데이터 신호를 제공하는 개선된 화소 회로 구조를 가질 수 있다. 또한, 문턱 전압 보상 기간과 데이터 기입(프로그래밍 기간)이 분리되어 구동될 수 있다. 따라서, 일반적인 구동 주파수의 영상뿐만 아니라, 10Hz 이하의 저주파수 구동 및 120Hz 이상의 고주파수 구동 모두에 적절히 대응 가능한 영상이 표시될 수 있다. 또한, 구동 주파수의 수시 변화 및 데이터 신호 변화에 반응하여 구동 전류가 빠르고 정확하게 제어됨으로써, 영상 품질이 개선될 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 장치에 포함되는 주사 구동부 및 발광 구동부의 일 예를 나타내는 도면이다.
도 3은 본 발명의 실시예들에 따른 화소를 나타내는 회로도이다.
도 4는 제1 구동 기간에 도 3의 화소에 공급되는 신호들의 일 예를 나타내는 타이밍도이다.
도 5는 제1 구동 기간에 도 3의 화소에 공급되는 신호들의 일 예를 나타내는 타이밍도이다.
도 6은 제2 구동 기간에 도 3의 화소에 공급되는 신호들의 일 예를 나타내는 타이밍도이다.
도 7a 내지 도 7c는 프레임 주파수에 따른 도 1의 표시 장치의 구동의 일 예들을 설명하기 위한 도면들이다.
도 8은 도 3의 화소의 일부를 나타내는 단면도이다.
도 9는 본 발명의 실시예들에 따른 화소를 나타내는 회로도이다.
도 10은 도 9의 화소의 제1 트랜지스터의 제2 게이트 전극에 공급되는 전압과 문턱 전압과의 관계의 일 예를 나타내는 그래프이다.
도 11은 본 발명의 실시예들에 따른 화소를 나타내는 회로도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 표시 장치(1000)는 화소부(100), 주사 구동부(200), 발광 구동부(300), 데이터 구동부(400), 및 타이밍 제어부(500)를 포함할 수 있다.
표시 장치(1000)는 구동 조건에 따라 다양한 프레임 주파수(리프레시 레이트, 구동 주파수, 또는, 화면 재생률)로 영상을 표시할 수 있다. 프레임 주파수는 1초 동안 화소(PX)의 구동 트랜지스터에 실질적으로 데이터 전압이 기입되는 빈도수이다. 예를 들어, 프레임 주파수는 화면 주사율, 화면 재생 빈도수라도고 하며, 1초 동안 표시 화면이 재생되는 빈도수를 나타낸다.
일 실시예에서, 데이터 구동부(400) 및/또는 데이터 신호 공급을 위해 제3 주사선(S3i)으로 공급되는 제4 주사 신호의 출력 주파수는 프레임 주파수에 대응하여 변경될 수 있다. 예를 들어, 동영상 구동을 위한 프레임 주파수는 약 60Hz 이상(예를 들어, 60Hz, 120Hz, 240Hz, 360Hz, 480Hz, 등)의 주파수일 수 있다. 프레임 주파수가 60Hz인 경우, 각각의 수평라인(화소행)에는 1초에 60회의 제3 주사 신호가 공급될 수 있다.
일 실시예에서, 표시 장치(1000)는, 구동 조건에 따라 주사 구동부(200) 및 발광 구동부(300)의 출력 주파수 및 이에 대응하는 데이터 구동부(400)의 출력 주파수를 조절할 수 있다. 예를 들어, 표시 장치(1000)는 1Hz 내지 240Hz의 다양한 프레임 주파수들에 대응하여 영상을 표시할 수 있다. 다만, 이는 예시적인 것으로서, 표시 장치(1000)는 240Hz 이상의 프레임 주파수(예를 들어, 300Hz, 480Hz)로도 영상을 표시할 수 있다.
화소부(100)는 주사선들(S11 내지 S1n, S21 내지 S2n, S31 내지 S3n, S41 내지 S4n), 발광 제어선들(E11 내지 E1n, E21 내지 E2n), 및 데이터선들(D1 내지 Dm)을 포함하고, 이들에 연결되는 화소(PX)들을 포함할 수 있다(단, m, n은 1보다 큰 정수). 화소(PX)들 각각은 구동 트랜지스터와 복수의 스위칭 트랜지스터들을 포함할 수 있다.
타이밍 제어부(500)는 소정의 인터페이스를 통해 AP(Application processor)와 같은 호스트 시스템으로부터 입력 영상 데이터(IRGB) 및 제어 신호들을 공급받을 수 있다. 타이밍 제어부(500)는 주사 구동부(200), 발광 구동부(300), 및 데이터 구동부(400)의 구동 타이밍을 제어할 수 있다.
타이밍 제어부(500)는 입력 영상 데이터(IRGB), 제어 신호들, 및 클럭 신호들 등에 기초하여 제1 제어 신호(SCS), 제2 제어 신호(ECS), 및 제3 제어 신호(DCS)를 생성할 수 있다. 제1 제어 신호(SCS)는 주사 구동부(200)로 공급되고, 제2 제어 신호(ECS)는 발광 구동부(300)로 공급되며, 제3 제어 신호(DCS)는 데이터 구동부(400)로 공급될 수 있다. 타이밍 제어부(500)는 입력 영상 데이터(IRGB)를 재정렬하여 데이터 구동부(400)로 공급할 수 있다.
주사 구동부(200)는 타이밍 제어부(500)로부터 제1 제어 신호(SCS)를 수신하고, 제1 제어 신호(SCS)에 기초하여 제1 주사선들(S11 내지 S1n), 제2 주사선들(S21 내지 S2n), 제3 주사선들(S31 내지 S3n), 및 제4 주사선들(S41 내지 S4n)로 각각 제1 주사 신호, 제2 주사 신호, 제3 주사 신호, 및 제4 주사 신호를 공급할 수 있다.
제1 내지 제4 주사 신호들은 해당 주사 신호들이 공급되는 트랜지스터의 타입에 상응하는 게이트-온 레벨로 설정될 수 있다. 주사 신호를 수신하는 트랜지스터는 주사 신호가 공급될 때 턴-온 상태로 설정될 수 있다. 예를 들어, PMOS(P-channel metal oxide semiconductor) 트랜지스터에 공급되는 주사 신호의 게이트-온 레벨은 논리 로우 레벨이고, NMOS(N-channel metal oxide semiconductor) 트랜지스터에 공급되는 주사 신호의 게이트-온 레벨은 논리 하이 레벨일 수 있다. 이하, "주사 신호가 공급된다"는 의미는, 주사 신호가 이에 의해 제어되는 트랜지스터를 턴-온시키는 논리 레벨로 공급되는 것으로 이해될 수 있다.
일 실시예에서, 주사 구동부(200)는 비발광 기간에 제1 내지 제4 주사 신호들 중 일부를 복수 회 공급할 수 있다. 이에 따라, 화소(PX)에 포함되는 구동 트랜지스터의 바이어스 상태가 제어될 수 있다.
발광 구동부(300)는 제2 제어 신호(ECS)에 기초하여 제1 발광 제어선들(E11 내지 E1n) 및 제2 발광 제어선들(E21 내지 E2n)로 제1 발광 제어 신호 및 제2 발광 제어 신호를 각각 공급할 수 있다.
제1 및 제2 발광 제어 신호들은 게이트-오프 전압(예를 들어, 하이 전압)으로 설정될 수 있다. 제1 발광 제어 신호 또는 제2 발광 제어 신호를 수신하는 트랜지스터는 발광 제어 신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온 상태로 설정될 수 있다. 이하, "발광 제어 신호가 공급된다"는 의미는, 발광 제어 신호가 이에 의해 제어되는 트랜지스터를 턴-오프시키는 논리 레벨(예를 들어, 하이 레벨)로 공급되는 것으로 이해될 수 있다.
도 1에는 설명의 편의를 위해 주사 구동부(200) 및 발광 구동부(300)가 각각 단일 구성인 것으로 도시되었으나, 본 발명이 이에 한정되는 것은 아니다. 설계에 따라 주사 구동부(200)는 제1 내지 제4 주사 신호들 중 적어도 하나를 각각 공급하는 복수의 주사 구동부들을 포함할 수 있다. 또한, 주사 구동부(200) 및 발광 구동부(300)의 적어도 일부는 하나의 구동 회로, 모듈 등으로 통합될 수도 있다.
데이터 구동부(400)는 타이밍 제어부(500)로부터 제3 제어 신호(DCS) 및 영상 데이터(RGB)를 수신할 수 있다. 데이터 구동부(400)는 디지털 형식의 영상 데이터(RGB)를 아날로그 데이터 신호(데이터 전압)로 변환할 수 있다. 데이터 구동부(400)는 제3 제어 신호(DCS)에 대응하여 데이터선들(D1 내지 Dm)로 데이터 신호를 공급할 수 있다. 이때, 데이터선들(D1 내지 Dm)로 공급되는 데이터 신호는 제3 주사선들(S31 내지 S3n)로 공급되는 제4 주사 신호와 동기되도록 공급될 수 있다.
일 실시예에서, 표시 장치(1000)는 전원 공급부를 더 포함할 수 있다. 전원 공급부는 화소(PX)의 구동을 위한 전원 전압들을 화소부(100)에 공급할 수 있다.
한편, 표시 장치(1000)는 다양한 프레임 주파수들로 동작할 수 있다. 저주파수 구동의 경우, 화소 내부의 전류 누설로 인해 플리커 등의 영상 불량이 시인될 수 있다. 또한, 다양한 프레임 주파수로의 구동에 의해 구동 트랜지스터의 바이어스 상태 변화, 히스테리시스 특성 변화에 따른 문턱전압 시프트 등으로 인한 응답 속도 변화에 따라 영상 끌림 등의 잔상이 시인될 수 있다.
영상 품질 개선을 위해 화소(PX)의 하나의 프레임 기간은 프레임 주파수에 따라 복수의 비발광 기간들 및 발광 기간들을 포함할 수 있다. 예를 들어, 한 프레임의 최초의 비발광 기간 및 발광 기간은 제1 구동 기간으로 정의될 수 있고, 이후의 비발광 기간 및 발광 기간은 제2 구동 기간으로 정의될 수 있다.
예를 들어, 제1 구동 기간에 실질적으로 영상 표시를 위한 데이터 신호가 화소(PX)에 기입되고, 제2 구동 기간에는 화소(PX)의 발광 소자의 애노드 전극에 소정의 전압(초기화 전압)이 주기적으로 공급될 수 있다.
한편, 120Hz 이상의 프레임 주파수의 고속 구동의 경우, 최소한의 기준의 영상 품질을 구현하기 위해서는, 구동 트랜지스터의 문턱 전압 보상 시간이 충분히 확보되어야 한다. 본 발명의 실시예들에 따른 화소(PX) 및 표시 장치(1000)는 충분한 문턱 전압 보상 시간을 확보하면서 다양한 프레임 주파수로 고품질의 영상을 표시할 수 있다.
또한, 고속 구동에서의 영상의 빠른 변화에 대응하여 화소(PX)의 구동 전류 또한 빠르게 변해야 한다. 본 발명의 실시예들에 따른 화소(PX) 및 표시 장치(1000)는 고속 구동에 대응하는 구동 전류의 빠른 변화로 고품질의 영상을 표시할 수 있다.
도 2는 도 1의 표시 장치에 포함되는 주사 구동부 및 발광 구동부의 일 예를 나타내는 도면이다.
도 1 및 도 2를 참조하면, 주사 구동부(200)는 제1 주사 구동부(210), 제2 주사 구동부(220), 및 제3 주사 구동부(230)를 포함할 수 있다.
일 실시예에서, 제1, 제2, 및 제3 주사 구동부들(210, 220, 230)은 각각 별개로 종속적으로 연결된 스테이지 회로들을 포함할 수 있다.
제1 제어 신호(SCS)는 제1, 제2, 및 제3 주사 시작 신호들(FLM1, FLM2, FLM3)을 포함할 수 있다. 제1, 제2, 및 제3 주사 시작 신호들(FLM1, FLM2, FLM3)은 제1, 제2, 및 제3 주사 구동부들(210, 220, 230)에 각각 공급될 수 있다.
제1, 제2, 및 제3 주사 시작 신호들(FLM1, FLM2, FLM3)의 폭, 공급 타이밍 등은 화소(PX)의 구동 조건 및 프레임 주파수에 따라 결정될 수 있다.
제1, 제2, 및 제3 주사 신호들은 각각 제1, 제2, 및 제3 주사 시작 신호들(FLM1, FLM2, FLM3)에 기초하여 출력될 수 있다. 예를 들어, 제1, 제2, 및 제3 주사 신호들 중 적어도 하나의 신호 폭은 나머지의 신호 폭과 다를 수 있다. 또한, 제1, 제2, 및 제3 주사 신호들 중 적어도 하나는 비발광 기간 동안 복수 회 출력될 수 있다.
나아가, 제1, 제2, 및 제3 주사 신호들의 게이트-온 레벨들은 각각 대응하는 트랜지스터의 유형에 따라 결정될 수 있다.
제1 주사 구동부(210)는 제1 주사 시작 신호(FLM1)에 응답하여 제1 주사선들(S11 내지 S1n)로 제1 주사 신호를 공급할 수 있다. 또한, 제1 주사 구동부(210)는 제1 주사 시작 신호(FLM1)에 응답하여 제2 주사선들(S21 내지 S2n)로 제2 주사 신호를 공급할 수 있다. 제2 주사 신호의 펄스 폭은 제1 주사 신호의 펄스 폭과 동일할 수 있다. 예를 들어, 동일한 화소에 공급되는 제2 주사 신호는 제1 주사 신호가 시프트된 신호일 수 있다. 예를 들어, 제i(단, i는 자연수) 화소행에 연결된 제2 주사선(예를 들어, S2i)은 제i+k(단, k는 자연수) 화소행에 연결되는 제1 주사선(예를 들어, S1i+k)에 연결될 수 있다.
제2 주사 구동부(220)는 제2 주사 시작 신호(FLM2)에 응답하여 제3 주사선들(S31 내지 S3n)로 제3 주사 신호를 공급할 수 있다.
제3 주사 구동부(230)는 제3 주사 시작 신호(FLM3)에 응답하여 제4 주사선들(S41 내지 S4n)로 제4 주사 신호를 공급할 수 있다.
일 실시예에서, 발광 구동부(300)는 제1 발광 구동부(310) 및 제2 발광 구동부(320)를 포함할 수 있다.
제2 제어 신호(ECS)는 제1 및 제2 발광 제어 시작 신호들(EFLM1, EFLM2)을 포함할 수 있다. 제1 및 제2 발광 제어 시작 신호들(EFLM1, EFLM2)은 제1 및 제2 발광 구동부들(310, 320)에 각각 공급될 수 있다.
일 실시예에서, 제1 및 제2 발광 구동부들(310, 320)은 각각 별개로 종속적으로 연결된 스테이지 회로들을 포함할 수 있다. 또한, 제1 발광 제어 신호의 펄스 폭, 공급 타이밍 등은 제2 발광 제어 신호와 다를 수 있다.
제1 발광 구동부(310)는 제1 발광 제어 시작 신호(EFLM1)에 응답하여 제1 발광 제어선들(E11 내지 E1n)로 제1 발광 제어 신호를 공급할 수 있다. 제2 발광 구동부(320)는 제2 발광 제어 시작 신호(EFLM2)에 응답하여 제2 발광 제어선들(E21 내지 E2n)로 제2 발광 제어 신호를 공급할 수 있다.
도 3은 본 발명의 실시예들에 따른 화소를 나타내는 회로도이다.
도 3에서는 설명의 편의를 위하여 i번째 수평라인(또는 i번째 화소행)에 위치되며 j번째 데이터선(Dj)과 접속된 화소(10)를 도시하기로 한다(단, i, j는 자연수).
도 1 및 도 3을 참조하면, 화소(10)는 발광 소자(LD), 제1 내지 제7 트랜지스터들(T1 내지 T7), 제1 커패시터(Cst, 또는, 스토리지 커패시터), 및 제2 커패시터(Cpr, 또는, 프로그래머블(programmable) 커패시터)를 포함할 수 있다.
발광 소자(LD)의 제1 전극(예를 들어, 애노드 전극)은 제3 노드(N3)에 접속되고 제2 전극(예를 들어, 캐소드 전극)은 제2 전원 전압(VSS)을 전달하는 제2 전원선(PL2)에 접속될 수 있다. 발광 소자(LD)는 제1 트랜지스터(T1)로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성할 수 있다.
제2 전원선(PL2)은 라인 형태일 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 제2 전원선(PL2)은 도전 플레이트 형태의 도전층일 수 있다.
일 실시예에서, 발광 소자(LD)는 유기 발광층을 포함하는 유기 발광 다이오드일 수 있다. 다른 실시예에서, 발광 소자(LD)는 무기 물질로 형성되는 무기 발광 소자일 수 있다. 다른 실시예에서, 발광 소자(LD)는 무기 물질 및 유기 물질이 복합적으로 구성된 발광 소자일 수도 있다. 또는 발광 소자(LD)는 복수의 무기 발광 소자들이 제2 전원선(PL2)과 제3 노드(N3) 사이에 병렬 및/또는 직렬로 연결된 형태를 가질 수도 있다.
제1 트랜지스터(T1)(또는 구동 트랜지스터)는 제5 트랜지스터(T5)와 제2 노드(N2) 사이에 접속될 수 있다. 제1 트랜지스터(T1)는 제1 게이트 전극 및 제2 게이트 전극을 포함할 수 있다. 예를 들어, 제1 트랜지스터(T1)는 탑 게이트 전극과 바텀 게이트 전극(또는, 프론트 게이트 전극과 백 게이트 전극이라고도 함)을 갖는 더블 게이트 구조일 수 있다.
제1 트랜지스터(T1)의 제1 게이트 전극은 제1 노드(N1)에 접속될 수 있다. 제1 트랜지스터(T1)의 제2 게이트 전극은 제2 트랜지스터(T2)에 전기적으로 연결될 수 있다.
일 실시예에서, 제1 게이트 전극과 제2 게이트 전극은 소정의 연결선(CNL)에 의해 상호 연결될 수 있다. 이에 따라, j번째 데이터선(Dj) 또는 제2 커패시터(Cpr)로부터 공급되는 전압이 제1 게이트 전극과 제2 게이트 전극에 공통으로 제공될 수 있다.
제1 트랜지스터(T1)는 제1 노드(N1)의 전압(예를 들어, 제1 게이트 전극의 전압) 및/또는 제2 게이트 전극의 전압에 기초하여 제1 전원 전압(VDD)을 제공하는 제1 전원선(PL1)으로부터 발광 소자(LD)를 경유하여 제2 전원 전압(VSS)을 제공하는 제2 전원선(PL2)으로 흐르는 구동 전류를 제어할 수 있다. 예를 들어, 제1 전원 전압(VDD)은 제2 전원 전압(VSS)보다 높은 전압으로 설정될 수 있다.
제2 트랜지스터(T2)는 j번째 데이터선(Dj, 이하, 데이터선이라 함)과 제1 트랜지스터(T1)의 제2 게이트 전극 사이에 접속될 수 있다. 일 실시예에서, 제2 트랜지스터(T2)는 데이터선(Dj)과 제2 커패시터(Cpr)의 일 전극 사이에 접속될 수 있다.
제2 트랜지스터(T2)의 게이트 전극은 i번째 제3 주사선(S3i, 이하, 제3 주사선이라 함)에 접속될 수 있다. 제2 트랜지스터(T2)는 제3 주사선(S3i)으로 제3 주사 신호가 공급될 때 턴-온되어 데이터선(Dj)과 제2 커패시터(Cpr)를 전기적으로 접속시킬 수 있다. 제2 트랜지스터(T2)가 턴-온되면, 데이터 신호가 제2 커패시터(Cpr)에 제공될 수 있다.
일 실시예에서, 제2 커패시터(Cpr)는 제1 트랜지스터(T1)의 제2 게이트 전극과 제2 트랜지스터(T2) 사이에 접속될 수 있다. 또한, 제2 커패시터(Cpr)는 제1 트랜지스터(T1)의 제2 게이트 전극과 연결선(CNL)의 일 단에 공통으로 접속될 수 있다. 제2 커패시터(Cpr)는 제1 트랜지스터(T1)에 데이터 신호를 기입하는 역할을 수행할 수 있다. 제2 커패시터(Cpr)는 데이터 신호를 안정적으로 제1 트랜지스터(T1)의 제1 게이트 전극 및 제2 게이트 전극에 전달할 수 있다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 제2 전극(즉, 제2 노드(N2))과 제1 노드(N1) 사이에 접속될 수 있다. 제3 트랜지스터(T3)의 게이트 전극은 i번째 제2 주사선(S2i, 이하, 제2 주사선)에 접속될 수 있다.
제3 트랜지스터(T3)는 제2 주사선(S2i)으로 제2 주사 신호가 공급될 때 턴-온되어 제1 트랜지스터(T1)의 제2 전극과 제1 노드(N1)를 전기적으로 접속시킬 수 있다. 즉, 제2 주사 신호에 의해 제1 트랜지스터(T1)의 제2 전극(예를 들어, 드레인 전극)과 제1 트랜지스터(T1)의 제1 게이트 전극(및 제2 게이트 전극)이 연결되는 타이밍이 제어될 수 있다. 제3 트랜지스터(T3)가 턴-온되면 제1 트랜지스터(T1)는 다이오드 형태로 접속될 수 있다.
제4 트랜지스터(T4)는 제1 노드(N1)와 제3 전원 전압(Vint1, 예를 들어, 제1 초기화 전압)을 제공하는 제3 전원선(PL3) 사이에 접속될 수 있다. 제4 트랜지스터(T4)의 게이트 전극은 i번째 제1 주사선(S1i, 이하, 제1 주사선)에 접속될 수 있다.
제4 트랜지스터(T4)는 제1 주사선(S1i)으로 제1 주사 신호가 공급될 때 턴-온되어 제1 노드(N1)에 제3 전원 전압(Vint1)을 공급할 수 있다. 예를 들어, 제3 전원 전압(Vint1)은 데이터선(Dj)으로 공급되는 데이터 신호의 최저 레벨보다 낮은 전압으로 설정될 수 있다.
일 실시예에서, 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)는 산화물 반도체 트랜지스터들일 수 있다. 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)는 각각 액티브층(반도체층)으로서 산화물 반도체층을 포함할 수 있다. 예를 들어, 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)는 n형 산화물 반도체 트랜지스터들일 수 있다.
산화물 반도체 트랜지스터는 저온 공정이 가능하며, 폴리실리콘 반도체 트랜지스터에 비하여 낮은 전하 이동도를 갖는다. 즉, 산화물 반도체 트랜지스터는 오프 전류 특성이 우수하다. 따라서, 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)를 산화물 반도체 트랜지스터로 형성하면 저주파수 구동 및 가변 주파수 구동에 따른 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)를 통한 누설전류(및, 오프 전류(off current))가 최소화될 수 있고, 이에 따라 표시 품질이 향상될 수 있다.
제5 트랜지스터(T5)는 제1 전원선(PL1)과 제1 트랜지스터(T1)의 제1 전극(예를 들어, 소스 전극) 사이에 접속될 수 있다. 제5 트랜지스터(T5)의 게이트 전극은 i번째 제1 발광 제어선(E1i, 이하, 제1 발광 제어선)에 접속될 수 있다.
제5 트랜지스터(T5)는 제1 발광 제어선(E1i)으로 제1 발광 제어 신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온될 수 있다. 제5 트랜지스터(T5)가 턴-온되면, 제1 트랜지스터(T1)의 제1 전극이 제1 전원선(PL1)에 전기적으로 연결될 수 있다.
제6 트랜지스터(T6)는 제2 노드(N2)와 제3 노드(N3) 사이에 접속될 수 있다. 제6 트랜지스터(T6)의 게이트 전극은 i번째 제2 발광 제어선(E2i, 이하, 제2 발광 제어선)에 접속될 수 있다.
제6 트랜지스터(T6)는 제2 발광 제어선(E2i)으로 제2 발광 제어 신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온될 수 있다. 제6 트랜지스터(T6)가 턴-온되면, 제2 노드(N2)와 제3 노드(N3)가 전기적으로 연결될 수 있다.
제7 트랜지스터(T7)는 제3 노드(N3)와 제4 전원 전압(Vint2)을 제공하는 제4 전원선(PL4) 사이에 접속될 수 있다. 제7 트랜지스터(T7)의 게이트 전극은 i번째 제4 주사선(S4i, 이하, 제4 주사선)에 접속될 수 있다.
제7 트랜지스터(T7)는 제4 주사선(S4i)으로 제4 주사 신호가 공급될 때 턴-온되어 제3 노드(N3)에 제4 전원 전압(Vint2, 예를 들어, 제2 초기화 전압)을 공급할 수 있다.
발광 소자(LD)의 제1 전극(즉, 제3 노드(N3))으로 제4 전원 전압(Vint2)이 공급되면, 발광 소자(LD)의 기생 커패시터가 방전될 수 있다. 기생 커패시터에 충전된 잔류 전압이 방전(제거)됨에 따라 의도치 않은 미세 발광이 방지될 수 있다. 따라서, 화소(10)의 블랙 표현 능력이 향상될 수 있다. 특히, 저주파 구동 시의 저계조 영상 품질이 더욱 개선될 수 있다.
한편, 제3 전원 전압(Vint1)과 제4 전원 전압(Vint2)은 서로 다를 수 있다. 즉, 제1 노드(N1)를 초기화하는 전압과 제3 노드(N3)를 초기화하는 전압은 서로 다르게 설정될 수 있다.
일 실시예에서, 저주파수 구동에서의 플리커 현상을 최소화하기 위해 제3 전원 전압(Vint1)은 제2 전원 전압(VSS)보다 높을 수 있다. 또한, 발광 소자(LD)의 기생 커패시터의 충전을 방지하기 위해, 제4 전원 전압(Vint2)은 제2 전원 전압(VSS)보다 낮을 수 있다. 다만, 이는 예시적인 것으로서, 제3 전원 전압(Vint1)과 제4 전원 전압(Vint2)은 실질적으로 동일할 수도 있다.
제2 커패시터(Cst)는 제1 전원선(PL1)과 제1 노드(N1) 사이에 접속될 수 있다. 제2 커패시터(Cst)는 제1 전원선(PL1)과 제1 노드(N1) 사이의 전압 차를 저장할 수 있다.
화소(10)의 일부 트랜지스터들은 폴리실리콘 반도체 트랜지스터일 수 있다. 예를 들어, 제1, 제2, 제5, 제6, 및 제7 트랜지스터들(T1, T2, T5, T6, T7)은 액티브층(채널)으로서 LTPS(low temperature poly-silicon) 공정을 통해 형성된 폴리실리콘 반도체층을 포함할 수 있다. 폴리실리콘 반도체 트랜지스터는 빠른 응답 속도의 장점이 있으므로, 빠른 스위칭이 요구되는 스위칭 소자에 적용될 수 있다.
다만, 이는 예시적인 것으로서, 트랜지스터들의 타입 및 종류가 상술한 예로서 한정되는 것은 아니다.
도 4는 제1 구동 기간에 도 3의 화소에 공급되는 신호들의 일 예를 나타내는 타이밍도이다.
도 3 및 도 4를 참조하면, 화소(10)는 제1 구동 기간(DP1)을 통해 동작할 수 있다.
프레임 주파수를 제어하는 가변 주파수 구동에서, 하나의 프레임 기간은 제1 구동 기간(DP1)을 포함할 수 있다. 또한, 도 6의 제2 구동 기간(DP2)은 프레임 주파수에 따라 생략되거나 적어도 1회 진행될 수 있다.
제1 구동 기간(DP1)은 비발광 기간(NEP, 예를 들어, 제1 비발광 기간) 및 발광 기간(EP, 예를 들어, 제1 발광 기간)을 포함할 수 있다.
제1 구동 기간(DP1)은 출력 영상에 실제로 대응하는 데이터 신호가 기입되는 기간(예를 들어, 제5 기간(P5))을 포함할 수 있다.
비발광 기간(NEP)은 제1 기간(P1) 및 제2 기간(P2)을 포함할 수 있다. 제1 기간(P1)에는 제3 기간(P3) 및 제4 기간(P4)이 포함되고, 제2 기간(P2)에는 제5 기간(P5) 및 제6 기간(P6)이 포함될 수 있다.
일 실시예에서, 제2 주사선(S2i)으로 공급되는 제2 주사 신호의 폭은 제1 주사선(S1i)으로 공급되는 제1 주사 신호의 폭과 동일할 수 있다. 예를 들어, 제2 주사 신호는 제1 주사 신호가 시프트된 신호일 수 있다. 따라서, 제2 주사선(S2i)은 i+k 화소행의 제1 주사선(S1i)과 주사 신호를 공유할 수 있다.
일 실시예에서, 제1 및 제2 주사 신호들의 폭들은 제3 주사 신호의 폭 및 제4 주사 신호의 폭보다 클 수 있다.
n형 산화물 반도체 트랜지스터들로 공급되는 제1 및 제2 주사 신호들은 하이 레벨이고, p형 폴리실리콘 반도체 트랜지스터들로 공급되는 제3 및 제4 주사 신호들은 로우 레벨일 수 있다.
일 실시예에서, 비발광 기간(NEP)에 제1 발광 제어 신호의 파형은 제2 발광 제어 신호의 파형과 상이할 수 있다. 예를 들어, 비발광 기간(NEP)은 제2 발광 제어 신호에 의해 정의될 수 있다. 즉, 비발광 기간(NEP) 동안 제2 발광 제어 신호가 공급(하이 레벨 유지)될 수 있다. 제1 기간(P1) 및 제2 기간(P2)은 제1 발광 제어 신호에 의해 정의 될 수 있다. 제1 기간(P1)에는 제1 발광 제어 신호가 공급되지 않고, 제2 기간(P2)에 제1 발광 제어 신호가 공급될 수 있다.
제2 발광 제어 신호들의 공급이 시작되면(즉, 하이 레벨로 천이됨), 비발광 기간(NEP)이 시작될 수 있다. 비발광 기간(NEP) 동안 제6 트랜지스터(T6)는 턴-오프 상태일 수 있다.
제1 기간(P1)은 제1 발광 제어 신호가 공급되지 않으며, 제5 트랜지스터(T5)가 턴-온 상태를 갖는다.
제3 기간(P3)에 제1 주사 제1 주사선(S1i)으로 제1 주사 신호가 공급되고, 제4 트랜지스터(T4)가 턴-온될 수 있다. 제3 전원 전압(Vint1)이 제1 노드(N1)로 공급될 수 있다. 따라서, 제1 노드(N1)의 전압(즉, 제1 트랜지스터(T1)의 제1 게이트 전극의 전압 및 제2 게이트 전극의 전압) 이 제3 전원 전압(Vint1)으로 초기화될 수 있다. 제3 기간(P3)은 제1 노드(N1)의 전압을 초기화하는 기간으로서 게이트 초기화 기간으로 이해될 수 있다.
이후, 제4 기간(P4) 동안, 제1 주사 신호의 공급이 중단되고, 제2 주사선(S2i)으로 제2 주사 신호가 공급될 수 있다. 제3 트랜지스터(T3)는 제2 주사 신호에 응답하여 턴-온될 수 있다. 따라서, 제1 트랜지스터(T1)는 다이오드 형태로 접속되고, 제1 트랜지스터(T1)의 문턱 전압 보상이 수행될 수 있다. 제4 기간(P4)은 제1 트랜지스터(T1)에 대한 문턱 전압 보상 기간으로 이해될 수 있다. 이에 따라, 제1 커패시터(Cst)에 제1 트랜지스터(T1)의 문턱 전압에 상응하는 전압이 저장될 수 있다.
일 실시예에서, 제1 기간(P1) 내에서 제3 기간(P3)의 동작 및 제4 기간(P4)의 동작이 상호 교번하여 반복될 수 있다.
예를 들어, 제3 기간(P3)의 반복에 의해 제1 노드(N1)에 주기적으로 제3 전원 전압(Vint1)이 공급될 수 있다. 따라서, 제1 트랜지스터(T1)에 온-바이어스의 스트레스가 주기적으로 인가되어, 제1 트랜지스터(T1)의 바이어스 상태가 주기적으로 변하게 되고, 제1 트랜지스터(T1)의 문턱 전압 특성이 변경(예를 들어, 네거티브 시프트(negative shift))될 수 있다. 따라서, 제1 트랜지스터(T1)의 특성이 특정 상태로 고정되어 열화되는 것이 방지될 수 있다.
또한, 제4 기간(P4)의 반복에 의해 토탈 문턱 전압 보상 시간이 충분히 확보될 수 있다.
다만, 이는 예시적인 것으로서, 제3 기간(P3) 및 제4 기간(P4)의 반복이 이에 한정되는 것은 아니며, 구동 조건 등에 따라 자유롭게 설계 변형될 수 있다.
이후, 제2 기간(P2)에 제1 발광 제어선(E1i)으로 제1 발광 제어 신호가 공급되고, 제5 트랜지스터(T5)가 턴-오프될 수 있다.
제5 기간(P5)에 제3 주사선(S3i)으로 제3 주사 신호가 공급되고, 제2 트랜지스터(T2)가 턴-온될 수 있다. 따라서, 데이터 신호의 전압이 제2 트랜지스터(T2) 및 제2 커패시터(Cpr)를 통해 제1 트랜지스터(T1)의 제1 게이트 전극 및 제2 게이트 전극에 공급될 수 있다. 여기서, 제1 게이트 전극과 제2 게이트 전극은 연결선(CNL)에 의해 연결될 수 있다. 제5 기간(P5)은 데이터 기입 기간으로 이해될 수 있다.
이와 같이, 문턱 전압 보상 기간과 데이터 기입 기간이 분리될 수 있다. 따라서, 고속 구동에서의 충분한 문턱 전압 보상 시간이 확보될 수 있다.
제5 기간(P5)에 제1 게이트 전극 및 제2 게이트 전극으로 게이트 신호가 공급되며, 제1 트랜지스터(T1)는 더블 게이트 모드로 동작할 수 있다. 즉, 제1 게이트 전극에 인가된 전압 및 제2 게이트 전극에 인가된 전압에 의해 제1 트랜지스터(T1)의 반도체 패턴에 채널이 형성되며, 이는 더블 게이트 모드의 동작으로 이해될 수 있다.
더블 게이트 모드에서는 제1 게이트 전극 및 제2 게이트 전극 모두에서 전계가 형성되므로, 게이트의 전계가 강화된다. 이에 따라, 제1 트랜지스터(T1)로 공급되는 전압(예를 들어, 데이터 신호)의 변화가 작더라도 단일 게이트를 갖는 제1 트랜지스터(T1)의 동작 대비 구동 전류가 크게 변할 수 있다.
따라서, 고속 구동 시 빠른 데이터 전압의 변화에 대응하여 구동 전류의 변화량이 커지며(구동 전류가 좀 더 민감하게 변화됨), 발광 소자(LD)는 빠르게 원하는 휘도로 발광할 수 있고, 고속 구동의 영상 품질이 개선될 수 있다.
이후, 제6 기간(P6)에 제4 주사선(S4i)으로 제4 주사 신호가 공급되고, 제7 트랜지스터(T7)가 턴-온될 수 있다. 제7 트랜지스터(T7)의 턴-온에 의해, 제4 전원 전압(Vint2)이 제3 노드(N3)로 공급되고, 발광 소자(LD)의 기생 커패시터가 방전될 수 있다.
일 실시예에서, 제6 기간(P6)의 동작은 제7 기간(P7) 동안 반복될 수 있다. 예를 들어, 제4 주사 신호는 제7 기간(P7) 동안 반복하여 제공될 수 있다. 이에 따라, 블랙 및 저계조 표현 능력이 향상될 수 있다.
제6 기간(P6) 및 제7 기간(P7)은 발광 소자(LD)의 애노드 전압을 초기화하는 기간으로서 애노드 초기화 기간으로 이해될 수 있다.
이후, 제1 및 제2 발광 제어 신호들의 공급이 중단되어 비발광 기간(NEP)이 종료되고, 발광 기간(EP)이 진행될 수 있다. 발광 기간(EP)에는 제5 및 제6 트랜지스터들(T5, T6)이 턴-온될 수 있다.
발광 기간(EP)에는 제5 기간(P5)에 기입된 데이터 신호에 기초하여 제1 커패시터(Cst)에 저장된 전압에 대응하는 구동 전류가 발광 소자(LD)로 공급되며, 발광 소자(LD)는 구동 전류에 기초하여 발광할 수 있다.
도 5는 제1 구동 기간에 도 3의 화소에 공급되는 신호들의 일 예를 나타내는 타이밍도이다.
도 5의 표시 장치의 동작은 제1, 제2, 및 제4 주사 신호들의 공급 횟수를 제외하면 도 4의 동작과 실질적으로 동일하므로, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조 번호를 이용하고, 중복되는 설명은 생략한다.
도 3 및 도 5를 참조하면, 화소(10)는 제1 구동 기간(DP1')을 통해 동작할 수 있다.
일 실시예에서, 제1 기간(P1') 동안 제1 주사 신호는 제3 기간(P3)에 1회 제공되고, 제2 주사 신호는 제4 기간(P4)에 1회 제공될 수 있다. 또한, 제2 기간(P2) 동안 제4 주사 신호는 제6 기간(P6)에 1회 제공될 수 있다.
도 6은 제2 구동 기간에 도 3의 화소에 공급되는 신호들의 일 예를 나타내는 타이밍도이다.
도 3 및 도 6을 참조하면, 화소(10)는 제2 구동 기간(DP2)을 통해 동작할 수 있다.
제2 구동 기간(DP2)은 제2 비발광 기간(NEP2) 및 제2 발광 기간(EP2)을 포함할 수 있다. 제2 구동 기간(DP2)에는 데이터 신호가 공급되지 않으며, 화소(10)의 발광 소자(LD)의 애노드 초기화를 위해 제4 주사 신호가 공급될 수 있다.
일 실시예에서, 제2 비발광 기간(NEP2) 동안 제1 및 제2 발광 제어 신호들은 비발광 기간(NEP)에서와 동일하게 공급될 수 있다. 다만, 이는 예시적인 것으로서, 제2 비발광 기간(NEP2) 동안 제1 발광 제어 신호는 제2 발광 제어 신호와 동일한 파형으로 공급될 수도 있다.
제2 구동 기간(DP2)에 제1 및 제2 주사 신호들의 공급은 중단될 수 있다. 즉, 제1 주사선(S1i)으로 공급되는 제1 주사 신호 및 제2 주사선(S2i)으로 공급되는 제2 주사 신호는 로우 레벨(L)을 가질 수 있다.
제2 구동 기간(DP2)에 제3 주사 신호의 공급은 중단될 수 있다. 즉, 제3 주사선(S3i)으로 공급되는 제3 주사 신호는 하이 레벨(H)을 가질 수 있다.
제4 주사 신호는 제6 기간(P6)을 포함하는 제7 기간(P7)에 제4 주사선(S4i)으로 반복적으로 공급될 수 있다. 따라서, 저주파 구동에서의 저계조 및 블랙 표현 능력이 개선될 수 있다.
도 7a 내지 도 7c는 프레임 주파수에 따른 도 1의 표시 장치의 구동의 일 예들을 설명하기 위한 도면들이다.
도 1, 도 3 내지 도 7c를 참조하면, 표시 장치(1000)는 다양한 프레임 주파수로 구동될 수 있다.
제1 구동 기간(DP1)의 주파수는 프레임 주파수에 대응할 수 있다.
일 실시예에서, 도 7a에 도시된 바와 같이, 제1 프레임(FRa)은 제1 구동 기간(DP1)을 포함할 수 있다. 예를 들어, 제1 구동 기간(DP1)의 주파수가 240Hz인 경우, 제1 프레임(FRa)은 240Hz로 구동될 수 있다. 다시 말하면, 제1 구동 기간(DP1) 및 제1 프레임(FRa)의 길이는 약 4.17ms일 수 있다.
일 실시예에서, 도 7b에 도시된 바와 같이, 제2 프레임(FRb)은 제1 구동 기간(DP1) 및 하나의 제2 구동 기간(DP2)을 포함할 수 있다. 예를 들어, 제1 구동 기간(DP1) 및 제2 구동 기간(DP2)이 반복될 수 있다. 이 경우, 제2 프레임(FRb)은 120Hz로 구동될 수 있다. 다시 말하면, 제1 구동 기간(DP1) 및 하나의 제2 구동 기간(DP2)의 길이는 약 4.17ms이고, 제2 프레임(FRb)의 길이는 약 8.33ms일 수 있다.
일 실시예에서, 도 7c에 도시된 바와 같이, 제3 프레임(FRc)은 하나의 제1 구동 기간(DP1) 및 복수의 반복되는 제2 구동 기간(DP2)들을 포함할 수 있다. 예를 들어, 제3 프레임(FRc)이 1Hz로 구동되는 경우, 제3 프레임(FRc)의 길이는 약 1초이고, 제3 프레임(FRc) 내에서 제2 구동 기간(DP2)은 약 239회 반복될 수 있다.
이와 같이, 한 프레임 내에서의 제2 구동 기간(DP2)의 반복 횟수를 제어함으로써 표시 장치(1000)는 다양한 프레임 주파수(예를 들어, 1Hz 내지 480Hz)로 자유롭게 구동될 수 있다.
도 8은 도 3의 화소의 일부를 나타내는 단면도이다.
도 3 및 도 8을 참조하면, 화소(10)는 트랜지스터들(T1 내지 T7) 및 커패시터들(Cst, Cpr)을 형성하기 위한 백플레인 구조물을 포함할 수 있다.
도 8에는 설명의 편의를 위해 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제1 커패시터(Cst, 스토리지 커패시터), 및 제2 커패시터(Cpr, 프로그래머블 커패시터)가 개략적으로 도시되어 있다.
제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제1 커패시터(Cst), 및 제2 커패시터(Cpr)는 베이스층(BL) 상에 형성될 수 있다.
제1 트랜지스터(T1)는 제1 반도체 패턴(SCP1), 제1 게이트 전극(GE1_1, 예를 들어, 프론트 게이트 전극 또는 탑 게이트 전극), 및 제2 게이트 전극(GE1_2, 예를 들어, 백 게이트 전극 또는 바텀 게이트 전극)을 포함할 수 있다. 제2 트랜지스터(T2)는 제2 반도체 패턴(SCP2) 및 제3 게이트 전극(GE2)을 포함할 수 있다. 제3 트랜지스터(T3)는 제3 반도체 패턴(SCP3) 및 제4 게이트 전극(GE4)을 포함할 수 있다.
베이스층(BL)은 유리, 수지(resin) 등과 같은 절연성 재료로 이루어질 수 있다. 또한, 베이스층(BL)은 휘거나 접힘이 가능하도록 가요성(flexibility)을 갖는 재료로 이루어질 수 있고, 단층 구조 또는 다층 구조를 가질 수 있다. 예를 들어, 베이스층(BL)은 폴리이미드를 포함할 수 있다.
베이스층(BL) 상에는 배리어층(BRL)이 제공될 수 있다. 배리어층(BRL)은 베이스층(BL)으로부터 상부 구조물로 불순물이 확산되는 것을 방지할 수 있다. 배리어층(BRL)은 무기 재료로 이루어진 무기 절연층일 수 있다. 무기 재료로는 폴리실록산, 실리콘 질화물, 실리콘 산화물, 실리콘산질화물 등이 이용될 수 있다. 배리어층(BRL)은 생략될 수도 있다.
배리어층(BRL) 상에 하부 금속층(BML)이 제공될 수 있다. 하부 금속층(BML)은 금속으로 이루어질 수 있다. 예를 들어, 금속은 금(Au), 은(Ag), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 구리(Cu)와 같은 금속 중 적어도 하나, 또는 금속들의 합금으로 이루어질 수 있다. 또한, 하부 금속층(BML)은 단일층 또는 금속들 및 합금들 중 2 이상 물질이 적층된 다중층으로 형성될 수 있다.
하부 금속층(BML)은 제1 트랜지스터(T1)의 제2 게이트 전극(GE1_2)을 포함할 수 있다.
하부 금속층(BML) 상에는 버퍼층(BFL)이 제공될 수 있다. 버퍼층(BFL)은 각각의 회로 소자에 불순물이 확산되는 것을 방지할 수 있다. 버퍼층(BFL)은 실리콘 질화물, 실리콘 산화물, 실리콘산질화물 중 선택된 적어도 하나를 포함할 수 있다.
버퍼층(BFL) 상에는 제1 반도체 패턴(SCP1) 및 제2 반도체 패턴(SCP2)이 제공될 수 있다. 일 실시예에서, 제1 반도체 패턴(SCP1) 및 제2 반도체 패턴(SCP2)은 폴리 실리콘 반도체를 포함할 수 있다. 예를 들어, 제1 반도체 패턴(SCP1) 및 제2 반도체 패턴(SCP2)은 저온 폴리 실리콘 공정(예를 들어, LTPS(low-temperature poly-silicon) 공정)을 통해 형성될 수 있다.
제1 반도체 패턴(SCP1)은 제1 액티브 영역(ACT1), 제1 소스 영역(SA1), 및 제1 드레인 영역(DA1)을 포함할 수 있다. 제1 액티브 영역(ACT1)은 불순물이 도핑되지 않은 채널 영역이며, 제1 게이트 전극(GE1_1) 및 제2 게이트 전극(GE1_2)에 중첩할 수 있다. 제1 소스 영역(SA1) 및 제1 드레인 영역(DA1)은 불순물이 도핑된 반도체층으로 이루어질 수 있다. 제2 반도체 패턴(SCP2)은 제2 액티브 영역(ACT2), 제2 소스 영역(SA2), 및 제2 드레인 영역(DA2)을 포함할 수 있다. 제2 소스 영역(SA2) 및 제2 드레인 영역(DA2)은 불순물이 도핑된 반도체층으로 이루어질 수 있다. 다만, 이는 예시적인 것으로서, 각각의 소스 영역과 드레인 영역은 서로 바뀔 수도 있다.
버퍼층(BFL) 상에는 제1 반도체 패턴(SCP1) 및 제2 반도체 패턴(SCP2)을 커버하는 제1 게이트 절연층(GI1)이 제공될 수 있다. 제1 게이트 절연층(GI1)은 상술한 무기 재료로 이루어진 무기 절연층일 수 있다.
제1 게이트 절연층(GI1) 상에는 제1 게이트 전극(GE1_1), 제3 게이트 전극(GE2), 및 제1 도전 패턴(CP1)이 제공될 수 있다. 제1 게이트 전극(GE1_1), 제3 게이트 전극(GE2), 및 제1 도전 패턴(CP1)은 동일한 물질로 형성될 수 있다. 제1 게이트 전극(GE1_1), 제3 게이트 전극(GE2), 및 제1 도전 패턴(CP1)은 금(Au), 은(Ag), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 구리(Cu)와 같은 금속 중 적어도 하나, 또는 금속들의 합금으로 이루어질 수 있다. 또한, 제1 도전층(CL1)은 단일층 또는 금속들 및 합금들 중 2 이상 물질이 적층된 다중층으로 형성될 수 있다.
제1 게이트 전극(GE1_1)은 제1 액티브 영역(ACT1)에 중첩할 수 있다. 일 실시예에서, 버퍼층(BFL)의 두께는 제1 게이트 절연층(GI1)의 두께보다 클 수 있다. 따라서, 제1 게이트 전극(GE1_1)과 제1 반도체 패턴(SCP1) 사이의 거리(TS2)는 제2 게이트 전극(GE1_2)과 제1 반도체 패턴(SCP2) 사이의 거리(TS1)보다 작을 수 있다. 따라서, 듀얼 게이트 구조의 제1 트랜지스터(T1)에서 제1 게이트 전극(GE1_1)이 주요하게 동작하며, 제2 게이트 전극(GE1_2)은 보조적인 역할을 할 수 있다.
또한, 화소(10)에 데이터 신호가 공급될 때, 제1 및 제2 게이트 전극들(GE1_1, GE1_2)로 동일한 전압이 제공되며, 제1 게이트 전극 및 제2 게이트 전극 모두에서 전계가 형성될 수 있다. 이에 따라, 제1 트랜지스터(T1)의 게이트의 전계가 강화되며, 제1 트랜지스터(T1)의 전류(구동 전류) 제어가 용이할 수 있다.
제3 게이트 전극(GE2)은 제2 액티브 영역(ACT2)에 중첩할 수 있다.
제1 도전 패턴(CP1)은 제1 게이트 절연층(GI1) 및 버퍼층(BFL)을 관통하는 제1 컨택홀(CTH1)을 통해 제2 게이트 전극(GE1_2)에 접속될 수 있다. 제1 도전 패턴(CP1)은 도 8에 도시되지 않은 영역에서 제1 소스 및 드레인 영역들(SA1, DA1)을 회피하여 제1 게이트 전극(GE1_1)과 접속될 수 있다. 따라서, 도 3에 도시된 바와 같이, 제1 게이트 전극(GE1_1)과 제2 게이트 전극(GE1_2)이 접속될 수 있다.
제1 게이트 절연층(GI1) 상에는 제1 게이트 전극(GE1_1), 제3 게이트 전극(GE2), 및 제1 도전 패턴(CP1)을 커버하는 제2 게이트 절연층(GI2)이 제공될 수 있다. 제2 게이트 절연층(GI2)은 폴리실록산, 실리콘 질화물, 실리콘 산화물, 실리콘산질화물 중 적어도 하나를 포함할 수 있다.
제2 게이트 절연층(GI2) 상에는 제2 도전 패턴(CP2), 제3 도전 패턴(CP3), 및 제4 도전 패턴(CP4)이 제공될 수 있다. 제2, 제3, 및 제4 도전 패턴들(CP2, CP3, CP4)은 금(Au), 은(Ag), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 구리(Cu)와 같은 금속 중 적어도 하나, 또는 금속들의 합금으로 이루어질 수 있다. 또한, 제1 도전층(CL1)은 단일층 또는 금속들 및 합금들 중 2 이상 물질이 적층된 다중층으로 형성될 수 있다.
제2 도전 패턴(CP2)은 제2 게이트 절연층(GI2) 및 제1 게이트 절연층(GI1)을 관통하는 제2 컨택홀(CTH2)을 통해 제2 드레인 영역(DA2)에 접속될 수 있다. 또한, 제2 도전 패턴(CP2)은 제1 도전 패턴(CP1)과 중첩할 수 있다. 따라서, 제1 도전 패턴(CP1)과 제2 도전 패턴(CP2)은 제2 커패시터(Cpr)를 형성할 수 있다.
제3 도전 패턴(CP3)은 제1 게이트 전극(GE1_1)에 중첩할 수 있다. 제3 도전 패턴(CP3)과 제1 게이트 전극(GE1_1)은 제1 커패시터(Cst)를 형성할 수 있다. 즉, 제3 도전 패턴(CP3)은 제1 커패시터(Cst)의 상부 전극이고, 제1 게이트 전극(GE1_1)은 제1 커패시터(Cst)의 하부 전극일 수 있다.
제4 도전 패턴(CP4)은 제3 트랜지스터(T3)의 제3 게이트 전극(GE3)으로 제3 주사 신호를 제공할 수 있다.
제2 게이트 절연층(GI2) 상에 제2, 제3, 및 제4 도전 패턴들(CP2, CP3, CP4)을 커버하는 제1 층간 절연층(ILD1)이 제공될 수 있다. 제1 층간 절연층(ILD1)은 무기 재료로 이루어진 무기 절연층일 수 있다. 무기 재료로는 폴리실록산, 실리콘 질화물, 실리콘 산화물, 실리콘산질화물 등이 이용될 수 있다.
제1 층간 절연층(ILD1) 상에는 제3 반도체 패턴(SCP3)이 제공될 수 있다. 제3 반도체 패턴(SCP3)은 산화물 반도체 또는 금속 산화물 반도체를 포함할 수 있다. 제3 반도체 패턴(SCP3)은 제3 액티브 영역(ACT3), 제3 소스 영역(SA3), 및 제3 드레인 영역(DA3)을 포함할 수 있다.
제1 층간 절연층(ILD1) 상에는 제3 반도체 패턴(SCP3)을 커버하는 제3 게이트 절연층(GI3)이 제공될 수 있다. 제3 게이트 절연층(GI3)은 폴리실록산, 실리콘 질화물, 실리콘 산화물, 실리콘산질화물 중 적어도 하나를 포함할 수 있다.
제3 게이트 절연층(GI3) 상에는 제4 게이트 전극(GE4)이 제공될 수 있다. 제4 게이트 전극(GE4)은 금(Au), 은(Ag), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 구리(Cu)와 같은 금속 중 적어도 하나, 또는 금속들의 합금으로 이루어질 수 있다. 또한, 제1 도전층(CL1)은 단일층 또는 금속들 및 합금들 중 2 이상 물질이 적층된 다중층으로 형성될 수 있다.
제2 층간 절연층(ILD2)은 제4 게이트 전극(GE4)을 커버하면 제3 게이트 절연층(GI3) 상에 제공될 수 있다. 제2 층간 절연층(ILD2)은 폴리실록산, 실리콘 질화물, 실리콘 산화물, 실리콘산질화물 중 적어도 하나를 포함할 수 있다.
제2 층간 절연층(ILD2) 상에 제1 전원선(PL1)이 제공될 수 있다. 제1 전원선(PL1)은 금(Au), 은(Ag), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 구리(Cu)와 같은 금속 중 적어도 하나, 또는 금속들의 합금으로 이루어질 수 있다. 또한, 제1 도전층(CL1)은 단일층 또는 금속들 및 합금들 중 2 이상 물질이 적층된 다중층으로 형성될 수 있다. 제1 전원선(PL1)은 제3 컨택홀(CTH3)을 통해 제3 도전 패턴(CP3)에 접속될 수 있다.
이와 같이, 제1 게이트 절연층(GI1) 상의 제1 도전 패턴(CP1)과 제2 게이트 절연층(GI2) 상의 제2 도전 패턴(CP2)을 이용하여 제2 커패시터(Cpr)가 확보될 수 있다.
도 9는 본 발명의 실시예들에 따른 화소를 나타내는 회로도이고, 도 10은 도 9의 화소의 제1 트랜지스터의 제2 게이트 전극에 공급되는 전압과 문턱 전압과의 관계의 일 예를 나타내는 그래프이다.
도 9의 화소(11)는 제1 트랜지스터(T1)의 제1 게이트 전극과 제2 게이트 전극의 연결 관계를 제외하면 도 3의 화소(10)와 실질적으로 동일하거나 유사할 수 있다. 따라서, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조 번호를 이용하고, 중복되는 설명은 생략한다.
도 9 및 도 10을 참조하면, 화소(11)는 발광 소자(LD), 제1 내지 제7 트랜지스터들(T1 내지 T7), 제1 커패시터(Cst, 또는, 스토리지 커패시터), 및 제2 커패시터(Cpr, 또는, 프로그래머블(programmable) 커패시터)를 포함할 수 있다.
제1 트랜지스터(T1)는 제1 게이트 전극 및 제2 게이트 전극을 포함할 수 있다. 일 실시예에서, 제1 게이트 전극과 제2 게이트 전극은 전기적으로 절연될 수 있다. 이 경우, 도 10에 도시된 바와 같이, 제1 트랜지스터(T1)의 문턱 전압(Vth) 특성 변화가 발생될 수 있다. 일 실시예에서, 제2 게이트 전극의 전압인 제2 게이트 전압(V_bg)의 변화에 따라 제1 트랜지스터(T1)의 문턱 전압이 시프트될 수 있다. 즉, 제1 및 제2 게이트 전극들과 제1 트랜지스터의 채널 영역(액티브 영역) 사이의 거리, 및 채널 영역의 두께에 기초한 전압 관계 등에 의해 제2 게이트 전압(V_bg)에 따라 제1 트랜지스터(T1)의 특성이 변할 수 있다. 예를 들어, 제2 게이트 전극(즉, 도 8에서 제1 트랜지스터(T1)에 포함되는 하부 금속층(BML))에 공급되는 데이터 신호의 전압이 증가함에 따라 제1 트랜지스터(T1)의 문턱 전압이 낮아질 수 있다.
제2 커패시터(Cpr)는 제2 게이트 전극에 데이터 신호에 기초한 전압을 제공할 수 있다. 화소(11)는 제2 커패시터(Cpr)를 통해 기입되는 전압을 제2 게이트 전극에만 제공하여 제1 트랜지스터(T1)의 특성을 변화시키며, 제1 트랜지스터(T1)의 문턱 전압(Vth)이 변할 수 있다. 즉, 화소(11)는 문턱 전압(Vth)의 변화를 이용하여 구동 전류를 제어하고, 발광 소자(LD)의 휘도를 조절할 수 있다. 이 때, 데이터 신호는 제1 게이트 전극(예를 들어, 제1 노드(N1))에 제공되지 않는다.
이에 따라, 도 3의 화소(10)보다 더욱 단순화된 백플레인 구조로 고주파수 및 저주파수 모두에 대응 가능한 화소(11)가 구현될 수 있다.
도 11은 본 발명의 실시예들에 따른 화소를 나타내는 회로도이다.
도 11의 화소(12)는 제2 커패시터(Cpr)를 제외하면 도 9의 화소(11)와 실질적으로 동일하거나 유사할 수 있다. 따라서, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조 번호를 이용하고, 중복되는 설명은 생략한다.
도 11을 참조하면, 화소(12)는 발광 소자(LD), 제1 내지 제7 트랜지스터들(T1 내지 T7), 및 제1 커패시터(Cst, 또는, 스토리지 커패시터)를 포함할 수 있다.
일 실시예에서, 제2 트랜지스터(T2)는 제1 트랜지스터(T1)의 제2 게이트 전극과 데이터선(Dj) 사이에 접속될 수 있다. 데이터 신호는 제2 트랜지스터(T2)를 통해 제1 트랜지스터(T1)의 제2 게이트 전극에 제공될 수 있다.
예를 들어, 화소(12)에서 도 9에 도시된 제2 커패시터(Cpr)가 생략될 수 있다. 따라서, 제2 커패시터(Cpr) 형성을 위한 공간이 확보될 필요가 없으며, 도 9의 화소(11) 대비 화소 회로 설계가 용이해질 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 산화물 반도체 트랜지스터와 폴리실리콘 반도체 트랜지스터를 포함하는 화소 및 이를 구비하는 표시 장치는 제1 게이트 전극(탑 게이트) 및 제2 게이트 전극(바텀 게이트)를 구비하는 제1 트랜지스터를 포함하고, 제1 및 제2 게이트 전극들 중 적어도 하나로 데이터 신호를 제공하는 개선된 화소 회로 구조를 가질 수 있다. 또한, 문턱 전압 보상 기간과 데이터 기입(프로그래밍 기간)이 분리되어 구동될 수 있다. 따라서, 일반적인 구동 주파수의 영상뿐만 아니라, 10Hz 이하의 저주파수 구동 및 120Hz 이상의 고주파수 구동 모두에 적절히 대응 가능한 영상이 표시될 수 있다. 또한, 구동 주파수의 수시 변화 및 데이터 신호 변화에 반응하여 구동 전류가 빠르고 정확하게 제어됨으로써, 영상 품질이 개선될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 화소부 200: 주사 구동부
300: 발광 구동부 400: 데이터 구동부
1000: 표시 장치 PX, 10, 11, 12: 화소
T1~T7: 트랜지스터 Cst: 제1 커패시터
Cpr: 제2 커패시터 LD: 발광 소자
GE1_1: 제1 게이트 전극 GE1_2: 제2 게이트 전극
S1i, S2i, S3i, S4i: 주사선 E1i, E2i: 발광 제어선

Claims (20)

  1. 발광 소자;
    제1 전원 전압을 제공하는 제1 전원선으로부터 상기 발광 소자를 통해 제2 전원 전압을 제공하는 제2 전원선으로 흐르는 구동 전류를 생성하며, 제1 게이트 전극 및 제2 게이트 전극을 포함하는 제1 트랜지스터;
    데이터선과 상기 제1 트랜지스터의 상기 제2 게이트 전극 사이에 접속되며, 제3 주사선으로 공급되는 제3 주사 신호에 응답하여 턴-온되는 제2 트랜지스터;
    상기 제1 트랜지스터의 상기 제1 게이트 전극에 접속되는 제1 노드와 제2 노드 사이에 접속되며, 제2 주사선으로 공급되는 제2 주사 신호에 응답하여 턴-온되는 제3 트랜지스터;
    상기 제1 노드와 제3 전원 전압을 제공하는 제3 전원선 사이에 접속되며, 제1 주사선으로 공급되는 제1 주사 신호에 응답하여 턴-온되는 제4 트랜지스터;
    상기 제1 전원선과 상기 제1 트랜지스터 사이에 접속되며, 제1 발광 제어선으로 공급되는 제1 발광 제어 신호에 응답하여 턴-오프되는 제5 트랜지스터;
    상기 발광 소자의 제1 전극에 접속되는 제3 노드와 상기 제2 노드 사이에 접속되며, 제2 발광 제어선으로 공급되는 제1 발광 제어 신호에 응답하여 턴-오프되는 제6 트랜지스터; 및
    상기 제1 전원선과 상기 제1 노드 사이에 접속되는 제1 커패시터를 포함하는, 화소.
  2. 제 1 항에 있어서,
    상기 제1 트랜지스터의 상기 제2 게이트 전극과 상기 제2 트랜지스터 사이에 접속되는 제2 커패시터를 더 포함하는, 화소.
  3. 제 2 항에 있어서,
    상기 제1 게이트 전극과 상기 제2 게이트 전극을 연결하는 연결선을 더 포함하는, 화소.
  4. 제 1 항에 있어서, 상기 제3 트랜지스터 및 상기 제4 트랜지스터는 n형 산화물 반도체 트랜지스터이고,
    상기 제1 트랜지스터, 상기 제2 트랜지스터, 상기 제5 트랜지스터, 및 상기 제6 트랜지스터는 p형 폴리실리콘 반도체 트랜지스터인, 화소.
  5. 제 4 항에 있어서, 비발광 기간 동안 상기 제6 트랜지스터는 턴-오프 상태이고,
    발광 기간 동안 상기 제6 트랜지스터는 턴-온 상태이며,
    상기 비발광 기간은 상기 제5 트랜지스터가 턴-온 상태인 제1 기간 및 상기 제5 트랜지스터가 턴-오프 상태인 제2 기간을 포함하는, 화소.
  6. 제 5 항에 있어서, 상기 제1 기간에 상기 제3 트랜지스터와 상기 제4 트랜지스터가 서로 상이한 시점에 턴-온되고,
    상기 제2 기간에 상기 제2 트랜지스터가 턴-온되는, 화소.
  7. 제 6 항에 있어서,
    상기 제3 노드와 제4 전원 전압을 제공하는 제4 전원선 사이에 접속되며, 제4 주사선으로 공급되는 제4 주사 신호에 응답하여 턴-온되는 제7 트랜지스터를 더 포함하는, 화소.
  8. 제 7 항에 있어서, 상기 제2 기간에서, 상기 제4 트랜지스터는 상기 제2 트랜지스터가 턴-오프된 후에 턴-온되는, 화소.
  9. 제 6 항에 있어서, 상기 제1 게이트 전극과 상기 제2 게이트 전극은 전기적으로 절연된, 화소.
  10. 제 3 항에 있어서, 상기 제1 트랜지스터는,
    기판 상에 제공되며, 상기 제2 게이트 전극을 포함하는 하부 금속층;
    상기 하부 금속층을 커버하는 버퍼층 상에 제공되며, 제1 액티브 영역을 포함하는 제1 반도체 패턴; 및
    상기 반도체 패턴을 커버하는 제1 게이트 절연층 상에 제공되며, 상기 제1 액티브 영역에 중첩하는 상기 제1 게이트 전극을 포함하는, 화소.
  11. 제 10 항에 있어서, 상기 버퍼층의 두께는 상기 제1 게이트 절연층의 두께보다 큰, 화소.
  12. 제 10 항에 있어서, 상기 제2 트랜지스터는,
    상기 버퍼층 상에 제공되며, 제2 액티브 영역을 포함하는 제2 반도체 패턴; 및
    상기 제1 게이트 절연층 상에 제공되며, 상기 제2 액티브 영역에 중첩하는 게이트 전극을 포함하는, 화소.
  13. 제 12 항에 있어서, 상기 제2 커패시터는,
    제1 컨택홀을 통해 상기 제2 게이트 전극에 접속되며, 상기 제1 게이트 절연층 상에 제공되는 제1 도전 패턴; 및
    제2 컨택홀을 통해 상기 제2 반도체 패턴에 접속되고, 상기 제1 게이트 전극을 커버하는 제2 게이트 절연층 상에 제공되며, 상기 제1 도전 패턴에 중첩하는 제2 도전 패턴을 포함하는, 화소.
  14. 제 13 항에 있어서, 상기 제1 커패시터는,
    상기 제1 게이트 전극에 상응하는 하부 전극; 및
    상기 제2 게이트 절연층 상에 제공되며, 상기 하부 전극에 중첩하는 상부 전극을 포함하고,
    상기 제3 트랜지스터는,
    상기 상부 전극을 커버하는 층간 절연층 상에 배치되며, 제3 액티브 영역을 포함하는 제3 반도체 패턴; 및
    상기 제3 액티브 영역에 중첩하는 게이트 전극을 포함하는, 화소.
  15. 제1 내지 제4 주사선들, 제1 및 제2 발광 제어선들, 및 데이터선에 접속되는 화소;
    상기 제1 내지 제4 주사선들에 제1 내지 제4 주사 신호들을 각각 공급하는 주사 구동부;
    상기 제1 및 제2 발광 제어선들에 제1 및 제2 발광 제어 신호들을 각각 공급하는 발광 구동부; 및
    상기 데이터선에 데이터 신호를 공급하는 데이터 구동부를 포함하고,
    상기 화소는,
    발광 소자;
    제1 전원 전압을 제공하는 제1 전원선으로부터 상기 발광 소자를 통해 제2 전원 전압을 제공하는 제2 전원선으로 흐르는 구동 전류를 생성하며, 제1 게이트 전극 및 제2 게이트 전극을 포함하는 제1 트랜지스터;
    데이터선과 상기 제1 트랜지스터의 상기 제2 게이트 전극 사이에 접속되며, 제3 주사선으로 공급되는 제3 주사 신호에 응답하여 턴-온되는 제2 트랜지스터;
    상기 제1 트랜지스터의 게이트 전극에 접속되는 제1 노드와 제2 노드 사이에 접속되며, 제2 주사선으로 공급되는 제2 주사 신호에 응답하여 턴-온되는 제3 트랜지스터;
    상기 제1 노드와 제3 전원 전압을 제공하는 제3 전원선 사이에 접속되며, 제1 주사선으로 공급되는 제1 주사 신호에 응답하여 턴-온되는 제4 트랜지스터;
    상기 제1 전원선과 상기 제1 트랜지스터 사이에 접속되며, 제1 발광 제어선으로 공급되는 제1 발광 제어 신호에 응답하여 턴-오프되는 제5 트랜지스터; 및
    상기 발광 소자의 제1 전극에 접속되는 제3 노드와 상기 제2 노드 사이에 접속되며, 제2 발광 제어선으로 공급되는 제1 발광 제어 신호에 응답하여 턴-오프되는 제6 트랜지스터를 포함하는, 표시 장치.
  16. 제 15 항에 있어서, 상기 화소는,
    상기 제1 트랜지스터의 상기 제2 게이트 전극과 상기 제2 트랜지스터 사이에 접속되는 커패시터; 및
    상기 제1 게이트 전극과 상기 제2 게이트 전극을 연결하는 연결선을 더 포함하는, 표시 장치.
  17. 제 16 항에 있어서, 상기 제3 트랜지스터 및 상기 제4 트랜지스터는 n형 산화물 반도체 트랜지스터이고,
    상기 제1 트랜지스터, 상기 제2 트랜지스터, 상기 제5 트랜지스터, 및 상기 제6 트랜지스터는 p형 폴리실리콘 반도체 트랜지스터인, 표시 장치.
  18. 제 17 항에 있어서, 상기 발광 구동부는 비발광 기간 동안 상기 제2 발광 제어 신호를 공급하고,
    상기 비발광 기간은 상기 제1 발광 제어 신호가 공급되지 않는 제1 기간 및 상기 제1 발광 제어 신호가 공급되는 제2 기간을 포함하는, 표시 장치.
  19. 제 18 항에 있어서, 상기 주사 구동부는 상기 제1 기간에 상기 제1 주사 신호와 상기 제2 주사 신호를 상호 교번하여 공급하고,
    상기 주사 구동부는 상기 제2 기간에 상기 제3 주사 신호를 공급하는, 표시 장치.
  20. 제 19 항에 있어서, 상기 화소는,
    상기 제3 노드와 제4 전원 전압을 제공하는 제4 전원선 사이에 접속되며, 상기 제4 주사선으로 공급되는 상기 제4 주사 신호에 응답하여 턴-온되는 제7 트랜지스터를 더 포함하고,
    상기 주사 구동부는 상기 제2 기간에 상기 제3 주사 신호를 공급한 후에, 상기 제4 주사 신호를 공급하는, 표시 장치.
KR1020210178132A 2021-12-13 2021-12-13 화소 및 이를 포함하는 표시 장치 KR20230089635A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020210178132A KR20230089635A (ko) 2021-12-13 2021-12-13 화소 및 이를 포함하는 표시 장치
US17/971,445 US11727880B2 (en) 2021-12-13 2022-10-21 Pixel and display device including the same
EP22211630.3A EP4195193A3 (en) 2021-12-13 2022-12-06 Pixel and display device including the same
CN202223271101.1U CN219225873U (zh) 2021-12-13 2022-12-07 像素和显示装置
CN202211562495.8A CN116264064A (zh) 2021-12-13 2022-12-07 像素和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210178132A KR20230089635A (ko) 2021-12-13 2021-12-13 화소 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20230089635A true KR20230089635A (ko) 2023-06-21

Family

ID=84421115

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210178132A KR20230089635A (ko) 2021-12-13 2021-12-13 화소 및 이를 포함하는 표시 장치

Country Status (4)

Country Link
US (1) US11727880B2 (ko)
EP (1) EP4195193A3 (ko)
KR (1) KR20230089635A (ko)
CN (2) CN116264064A (ko)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10431154B2 (en) * 2016-06-15 2019-10-01 Apple Inc. Light-emitting diode display with reduced leakage
CN106504700B (zh) * 2016-10-14 2018-03-06 深圳市华星光电技术有限公司 Amoled像素驱动电路及驱动方法
KR102566551B1 (ko) 2016-12-05 2023-08-14 삼성디스플레이주식회사 표시장치 및 그의 구동방법
WO2019064487A1 (ja) 2017-09-29 2019-04-04 シャープ株式会社 表示装置およびその駆動方法
KR102584291B1 (ko) 2018-08-13 2023-10-05 삼성디스플레이 주식회사 픽셀 회로 및 이를 포함하는 표시 장치
KR20200039867A (ko) 2018-10-05 2020-04-17 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20210000350A (ko) 2019-06-24 2021-01-05 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
KR20210049221A (ko) 2019-10-24 2021-05-06 삼성디스플레이 주식회사 표시 장치
US20220320227A1 (en) * 2020-09-30 2022-10-06 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate, display panel, and display device
CN112509519A (zh) 2020-10-20 2021-03-16 厦门天马微电子有限公司 一种显示面板的驱动方法及显示装置
US11910669B2 (en) * 2020-10-30 2024-02-20 Chengdu Boe Optoelectronics Technology Co., Ltd. Array substrate and display apparatus
KR20220081435A (ko) 2020-12-08 2022-06-16 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
EP4195193A3 (en) 2023-06-28
US20230186851A1 (en) 2023-06-15
EP4195193A2 (en) 2023-06-14
US11727880B2 (en) 2023-08-15
CN219225873U (zh) 2023-06-20
CN116264064A (zh) 2023-06-16

Similar Documents

Publication Publication Date Title
US11244598B2 (en) Pixel circuit, driving method, and display apparatus
JP6891145B2 (ja) 半導体装置
KR101239162B1 (ko) 표시장치와 그 구동방법, 반도체장치, 및 전자기기
US10847090B2 (en) Electroluminescent display device and driving method of the same
JP7466511B2 (ja) 有機発光表示装置
EP4160587A2 (en) Pixel and display device including the same
KR20190052822A (ko) 전계 발광 표시장치
KR101837198B1 (ko) 유기발광 표시장치
KR20230076916A (ko) 표시 장치 및 이의 구동 방법
KR20230089635A (ko) 화소 및 이를 포함하는 표시 장치
WO2021171921A1 (ja) 表示装置
KR20230064708A (ko) 화소 및 이를 포함하는 표시 장치
US11790841B2 (en) Pixel and display device including the same
KR20230110412A (ko) 화소 및 이를 포함하는 표시 장치
KR102458909B1 (ko) 전계발광 표시장치
JP2005121843A (ja) 電流出力型半導体回路
JP2005181461A (ja) 電流出力型半導体回路
JP2006047693A (ja) 有機発光素子を用いた表示装置
JP2005148418A (ja) 電流出力型半導体回路
KR20230148892A (ko) 화소 및 이를 포함하는 표시 장치
KR20230020073A (ko) 화소 및 이를 포함하는 표시 장치
CN117238249A (zh) 显示装置和驱动显示装置的方法
JP2006047691A (ja) 電流出力型半導体回路及びその駆動方法
JP2005189497A (ja) 電流出力型半導体回路の駆動方法
JP2006047692A (ja) 有機発光素子を用いた表示装置及び有機発光素子を用いた表示装置の調整方法