KR20230020073A - 화소 및 이를 포함하는 표시 장치 - Google Patents

화소 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20230020073A
KR20230020073A KR1020210101599A KR20210101599A KR20230020073A KR 20230020073 A KR20230020073 A KR 20230020073A KR 1020210101599 A KR1020210101599 A KR 1020210101599A KR 20210101599 A KR20210101599 A KR 20210101599A KR 20230020073 A KR20230020073 A KR 20230020073A
Authority
KR
South Korea
Prior art keywords
transistor
scan
node
period
line
Prior art date
Application number
KR1020210101599A
Other languages
English (en)
Inventor
김용재
박윤환
서우리
신윤지
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210101599A priority Critical patent/KR20230020073A/ko
Priority to US17/745,179 priority patent/US11741887B2/en
Priority to CN202210920343.4A priority patent/CN115701630A/zh
Publication of KR20230020073A publication Critical patent/KR20230020073A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시 장치는, 화소; 제1 비발광 기간에 제1 주사 신호, 제2 주사 신호, 및 제3 주사 신호를 공급하고, 제2 비발광 기간에 제2 주사 신호를 공급하는 주사 구동부; 제1 비발광 기간 및 제2 비발광 기간에 발광 제어 신호를 공급하는 발광 구동부; 및 제1 비발광 기간에 데이터선으로 데이터 신호를 공급하는 데이터 구동부를 포함한다.
화소는, 발광 소자; 제1 트랜지스터; 데이터선과 제2 노드 사이에 접속되며, 제1 주사 신호에 응답하여 턴-온되는 제2 트랜지스터; 제1 노드와 제2 노드 사이에 접속되는 제1 커패시터; 제3 전원선과 제1 노드 사이에 접속되며, 제3 주사 신호에 응답하여 턴-온되는 제3 트랜지스터; 제1 노드와 제3 노드 사이에 접속되는 스토리지 커패시터; 제3 노드와 제4 전원선 사이에 접속되며, 제2 주사 신호에 응답하여 턴-온되는 제4 트랜지스터; 제1 전원선과 제1 트랜지스터 사이에 접속되며, 발광 제어 신호에 응답하여 턴-오프되는 제5 트랜지스터; 및 제3 주사 신호에 응답하여 제5 전원 전압을 제2 노드에 제공하는 제6 트랜지스터를 포함한다.

Description

화소 및 이를 포함하는 표시 장치{PIXEL AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 표시 장치에 관한 것으로서, 더욱 상세하게는 가변 주파수 구동이 적용되는 화소 및 이를 포함하는 표시 장치에 관한 것이다.
표시 장치는 복수의 화소들을 포함한다. 화소들 각각은 복수의 트랜지스터들, 트랜지스터들에 전기적으로 연결된 발광 소자 및 커패시터를 포함한다. 트랜지스터들은 신호선들을 통해 제공되는 신호들에 기초하여 구동 전류를 생성하고, 발광 소자는 구동 전류에 기초하여 발광한다.
표시 장치의 구동 효율 향상을 위해 저소비 전력의 표시 장치가 요구된다. 예를 들어, 정지 영상 표시 시에 구동 주파수(또는, 데이터 기입 주파수)를 낮춰 표시 장치의 소비 전력이 저감될 수 있다. 또한, 다양한 조건에서의 영상 표시를 위해 표시 장치는 다양한 프레임 주파수(또는, 구동 주파수)로 영상을 표시할 수 있다.
본 발명의 일 목적은 데이터 신호를 제1 커패시터와 스토리지 커패시터의 정전 용량 비율에 기초하여 제1 트랜지스터에 제공하는 화소를 제공하는 것이다.
본 발명의 다른 목적은 상기 화소를 포함하는 표시 장치를 제공하는 것이다.
다만, 본 발명의 목적은 상술한 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 표시 장치는, 제1 주사선, 제2 주사선, 제3 주사선, 발광 제어선, 및 데이터선에 접속되는 화소; 제1 비발광 기간에 상기 제1 주사선, 상기 제2 주사선, 및 상기 제3 주사선으로 각각 제1 주사 신호, 제2 주사 신호, 및 제3 주사 신호를 공급하고, 제2 비발광 기간에 상기 제2 주사선으로 상기 제2 주사 신호를 공급하는 주사 구동부; 상기 제1 비발광 기간 및 상기 제2 비발광 기간에 발광 제어선으로 발광 제어 신호를 공급하는 발광 구동부; 및 상기 제1 비발광 기간에 상기 데이터선으로 데이터 신호를 공급하는 데이터 구동부를 포함할 수 있다.
상기 화소는, 발광 소자; 제1 노드의 전압에 기초하여 제1 전원 전압을 제공하는 제1 전원선으로부터 상기 발광 소자를 통해 제2 전원 전압을 제공하는 제2 전원선으로 흐르는 구동 전류를 제어하는 제1 트랜지스터; 상기 데이터선과 제2 노드 사이에 접속되며, 상기 제1 주사선으로 공급되는 상기 제1 주사 신호에 응답하여 턴-온되는 제2 트랜지스터; 상기 제1 노드와 상기 제2 노드 사이에 접속되는 제1 커패시터; 제3 전원 전압을 제공하는 제3 전원선과 상기 제1 노드 사이에 접속되며, 상기 제3 주사선으로 공급되는 상기 제3 주사 신호에 응답하여 턴-온되는 제3 트랜지스터; 제1 노드와 제3 노드 사이에 접속되는 스토리지 커패시터; 상기 제3 노드와 제4 전원 전압을 제공하는 제4 전원선 사이에 접속되며, 상기 제2 주사선으로 공급되는 상기 제2 주사 신호에 응답하여 턴-온되는 제4 트랜지스터; 상기 제1 전원선과 상기 제1 트랜지스터 사이에 접속되며, 상기 발광 제어선으로 공급되는 상기 발광 제어 신호에 응답하여 턴-오프되는 제5 트랜지스터; 및 상기 제3 주사 신호에 응답하여 제5 전원 전압을 상기 제2 노드에 제공하는 제6 트랜지스터를 포함할 수 있다.
일 실시예에 의하면, 상기 제1 트랜지스터는, 상기 제5 트랜지스터에 접속되는 제1 전극; 상기 제3 노드에 전기적으로 접속되는 제2 전극; 상기 제1 노드에 접속되는 제1 게이트 전극; 및 상기 제2 전극에 접속되는 제2 게이트 전극을 포함할 수 있다.
일 실시예에 의하면, 상기 제6 트랜지스터는 상기 제3 전원선과 상기 제2 노드 사이에 접속되고, 상기 제5 전원 전압은 상기 제3 전원 전압일 수 있다.
일 실시예에 의하면, 상기 제2 내지 제6 트랜지스터들 중 적어도 하나는, 산화물 반도체 패턴; 상기 산화물 반도체 패턴에 중첩하는 제1 게이트 전극; 및 상기 산화물 반도체 패턴을 사이에 두고 상기 제1 게이트 전극과 대향하며, 상기 제1 게이트 전극에 전기적으로 연결되는 제2 게이트 전극을 포함할 수 있다.
일 실시예에 의하면, 상기 제1 비발광 기간은 순차적으로 진행되는 제1 기간, 제2 기간, 제3 기간, 및 제4 기간을 포함하고, 상기 제1 기간 동안 상기 제2 주사선 및 상기 제3 주사선으로 각각 상기 제2 주사 신호 및 상기 제3 주사 신호가 공급될 수 있다.
일 실시예에 의하면, 상기 제2 기간 동안, 상기 제3 주사선으로 상기 제3 주사 신호가 공급되고, 상기 발광 제어 신호의 중단에 의해 상기 제5 트랜지스터가 턴-온될 수 있다.
일 실시예에 의하면, 상기 제3 기간 동안 상기 제1 주사선 및 상기 제2 주사선으로 각각 상기 제1 주사 신호 및 상기 제2 주사 신호가 공급되며, 상기 제1 주사 신호에 대응하여 상기 데이터 신호가 상기 화소로 공급될 수 있다.
일 실시예에 의하면, 상기 제4 기간 동안 상기 제2 주사선으로 상기 제2 주사 신호가 공급될 수 있다.
일 실시예에 의하면, 상기 제6 트랜지스터는 제5 전원선과 상기 제2 노드 사이에 접속되고, 상기 제5 전원 전압은 상기 제3 전원 전압과 상이할 수 있다.
일 실시예에 의하면, 상기 제6 트랜지스터는 상기 제1 노드와 상기 제2 노드 사이에 접속되고, 상기 제5 전원 전압은 상기 제3 전원 전압과 동일할 수 있다.
일 실시예에 의하면, 상기 주사 구동부는 상기 제1 비발광 기간 및 상기 제2 비발광 기간에 제4 주사선을 통해 상기 화소로 제4 주사 신호를 공급할 수 있다.
일 실시예에 의하면, 상기 화소는, 제5 전원 전압을 전달하는 제5 전원선과 상기 제1 트랜지스터의 상기 제2 전극 사이에 접속되고, 상기 제4 주사 신호에 응답하여 턴-온되는 제7 트랜지스터; 및 상기 제1 트랜지스터의 상기 제2 전극과 상기 제3 노드 사이에 접속되고, 상기 발광 제어 신호에 응답하여 턴-오프되는 제8 트랜지스터를 더 포함할 수 있다.
일 실시예에 의하면, 상기 주사 구동부는 상기 제4 기간에 상기 제4 주사선으로 상기 제4 주사 신호를 공급할 수 있다.
일 실시예에 의하면, 상기 제4 주사 신호는 상기 제3 기간의 적어도 일부에 중첩할 수 있다.
일 실시예에 의하면, 상기 스토리지 커패시터의 정전 용량은 상기 제1 커패시터의 정전 용량보다 클 수 있다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 화소는, 발광 소자; 제1 노드의 전압에 기초하여 제1 전원 전압을 제공하는 제1 전원선으로부터 상기 발광 소자를 통해 제2 전원 전압을 제공하는 제2 전원선으로 흐르는 구동 전류를 제어하는 제1 트랜지스터; 데이터선과 제2 노드 사이에 접속되며, 제1 주사선으로 공급되는 제1 주사 신호에 응답하여 턴-온되는 제2 트랜지스터; 상기 제1 노드와 상기 제2 노드 사이에 접속되는 제1 커패시터; 제3 전원 전압을 제공하는 제3 전원선과 상기 제1 노드 사이에 접속되며, 제3 주사선으로 공급되는 제3 주사 신호에 응답하여 턴-온되는 제3 트랜지스터; 제1 노드와 제3 노드 사이에 접속되는 스토리지 커패시터; 상기 제3 노드와 제4 전원 전압을 제공하는 제4 전원선 사이에 접속되며, 제2 주사선으로 공급되는 제2 주사 신호에 응답하여 턴-온되는 제4 트랜지스터; 상기 제1 전원선과 상기 제1 트랜지스터 사이에 접속되며, 발광 제어선으로 공급되는 발광 제어 신호에 응답하여 턴-오프되는 제5 트랜지스터; 및 제5 전원 전압을 제공하는 제5 전원선과 상기 제2 노드 사이에 접속되는 제6 트랜지스터를 포함할 수 있다.
일 실시예에 의하면, 상기 제1 트랜지스터는, 상기 제5 트랜지스터에 접속되는 제1 전극; 상기 제3 노드에 전기적으로 접속되는 제2 전극; 상기 제1 노드에 접속되는 제1 게이트 전극; 및 상기 제2 전극에 접속되는 제2 게이트 전극을 포함하고, 상기 스토리지 커패시터의 정전 용량은 상기 제1 커패시터의 정전 용량보다 클 수 있다.
일 실시예에 의하면, 한 프레임 기간은 제1 비발광 기간 및 적어도 하나의 상기 제2 비발광 기간을 포함하고, 상기 제1 비발광 기간은 순차적으로 진행되는 제1 기간, 제2 기간, 제3 기간, 및 제4 기간을 포함하며, 상기 제1 기간 동안 상기 제3 트랜지스터, 상기 제4 트랜지스터, 및 상기 제6 트랜지스터가 턴-온될 수 있다.
일 실시예에 의하면, 상기 제2 기간 동안 상기 제3 트랜지스터, 상기 제5 트랜지스터, 및 상기 제6 트랜지스터가 턴-온되며, 상기 제1 트랜지스터의 문턱 전압이 상기 스토리지 커패시터에 저장될 수 있다.
일 실시예에 의하면, 상기 제3 기간 동안 상기 제2 트랜지스터 및 상기 제4 트랜지스터가 턴-온되며, 데이터 신호가 기입되고, 상기 제4 기간 동안 상기 제4 트랜지스터가 턴-온될 수 있다.
본 발명의 실시예들에 따른 저주파수 구동을 포함하는 가변 주파수 구동에 적용되는 화소 및 이를 포함하는 표시 장치는 제1 커패시터 및 제6 트랜지스터를 포함할 수 있다. 따라서, 데이터 신호가 상호 직렬 연결된 제1 커패시터와 스토리지 커패시터의 정전 용량 비율에 따라 제1 트랜지스터에 제공됨으로써, 전체 계조 표현을 위한 데이터 스윙 범위가 감소되어 소비 전력이 저감되고, 스토리지 커패시터의 면적(및 정전 용량)이 크게 증가될 수 있다. 따라서, 소비 전력 증가 없이 제2 전원선에 대한 전압 강하의 보상이 강화되어 영상 품질이 개선될 수 있다.
또한, 문턱 전압 보상 기간(제2 기간)과 데이터 기입 기간(제3 기간)이 상호 분리되고, 데이터 기입 기간이 인접한 화소행들의 데이터 기입 기간들과 일부 중첩하는 2수평주기 이상의 시간을 가짐으로써, 문턱 전압 보상 시간 및 데이터 기입 시간이 충분히 확보될 수 있다. 따라서, 고해상도 패널 구동, 대형 패널 구동, 및/또는 120Hz 이상의 고주파수 구동의 영상 품질이 개선될 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이다.
도 3은 도 2의 화소에 포함되는 트랜지스터들의 일 예를 나타내는 단면도이다.
도 4는 도 2의 화소에 공급되는 신호들의 일 예를 나타내는 타이밍도이다.
도 5는 도 1의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이다.
도 6은 도 1의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이다.
도 7은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 8은 도 7의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이다.
도 9는 도 8의 화소에 공급되는 신호들의 일 예를 나타내는 타이밍도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 표시 장치(1000)는 화소부(100), 주사 구동부(200, 300, 400), 발광 구동부(500), 데이터 구동부(600), 및 타이밍 제어부(700)를 포함할 수 있다.
일 실시예에서, 주사 구동부(200, 300, 400)는 제1 주사 구동부(200), 제2 주사 구동부(300), 및 제3 주사 구동부(400)의 구성 및 동작으로 구분될 수 있다. 다만, 상기 주사 구동부의 구분은 설명의 편의를 위한 것이며, 설계에 따라 주사 구동부들 및 발광 구동부들의 적어도 일부는 하나의 구동 회로, 모듈 등으로 통합될 수 있다.
표시 장치(1000)는 구동 조건에 따라 다양한 프레임 주파수(또는, 영상 리프레시 레이트, 화면 재생률, 구동 주파수)로 영상을 표시할 수 있다. 프레임 주파수는 화소(PXij)의 구동 트랜지스터에 실질적으로 데이터 신호가 기입되는 빈도수이다. 예를 들어, 프레임 주파수는 화면 주사율, 화면 재생 빈도수라도고 하며, 1초 동안 표시 화면이 재생되는 빈도수를 나타낸다.
일 실시예에서, 프레임 주파수는 화소(PXij)에 실질적으로 데이터 신호(데이터 전압)이 기입되는 주파수일 수 있다. 화소(PXij)는 i번째(단, i는 양의 정수) 행 및 j번째(단, j는 양의 정수) 열에 배치되는 화소일 수 있다. 제1 주사 구동부(200)에서 출력되는 주사 신호에 대응하여 화소(PXij)에 데이터 신호가 기입되는 경우, i번째 제1 주사선(S1i)으로 공급되는 주사 신호의 출력 주파수는 프레임 주파수일 수 있다. 예를 들어, 동영상 구동을 위한 프레임 주파수는 약 60Hz 이상(예를 들어, 120Hz)의 주파수일 수 있다. 이 경우, 각각의 수평라인(화소행)에는 1초에 60회 제1 주사 구동부(200)로부터 출력되는 주사 신호가 공급될 수 있다.
일 실시예에서, 표시 장치(1000)는, 구동 조건에 따라 제1 내지 제3 주사 구동부들(200, 300, 400)의 출력 주파수, 발광 구동부(500)의 출력 주파수, 및 데이터 구동부(600)의 출력 주파수를 조절할 수 있다. 예를 들어, 표시 장치(1000)는 1Hz 내지 120Hz의 다양한 프레임 주파수들에 대응하여 영상을 표시할 수 있다. 다만, 이는 예시적인 것으로서, 표시 장치(1000)는 120Hz 이상의 프레임 주파수(예를 들어, 240Hz, 480Hz)로도 영상을 표시할 수 있다.
화소부(100)는 데이터선들(D), 제1 내지 제3 주사선들(S1, S2, S3) 및 발광 제어선들(E)에 접속되도록 위치되는 화소들을 구비한다. 예를 들어, 화소(PXij)는 i번째 제1 주사선(S1i), i번째 제2 주사선(S2i), i번째 제3 주사선(S3i), i번째 발광 제어선(Ei), 및 j번째 데이터선(Dj)에 접속될 수 있다. 화소(PXij)는 구동 트랜지스터, 복수의 스위칭 트랜지스터들, 및 복수의 커패시터들을 포함할 수 있다.
화소(PXij)는 외부로부터 제1 전원 전압(VDD), 제2 전원 전압(VSS), 제3 전원 전압(Vref, 예를 들어, 기준 전압), 및 제4 전원 전압(Vint, 예를 들어, 초기화 전압)을 공급받을 수 있다.
타이밍 제어부(700)는 소정의 인터페이스를 통해 AP(Application Processor)와 같은 호스트 시스템으로부터 입력 영상 데이터 및 타이밍 신호들을 공급받을 수 있다.
타이밍 제어부(700)는 입력 영상 데이터, 수직동기신호, 수평동기신호, 및 데이터 인에이블 신호 등의 타이밍 신호들에 기초하여 데이터 구동 제어 신호(DCS)를 생성할 수 있다. 데이터 구동 제어 신호(DCS)는 데이터 구동부(600)로 공급될 수 있다. 또한, 타이밍 제어부(700)는 입력 영상 데이터를 재정렬하여 생성된 영상 데이터(RGB)를 데이터 구동부(600)로 공급할 수 있다.
타이밍 제어부(700)는 타이밍 신호들에 기초하여 제1 주사 구동 제어 신호(SCS1), 제2 주사 구동 제어 신호(SCS2), 및 제3 주사 구동 제어 신호(SCS3)를 각각 제1 주사 구동부(200), 제2 주사 구동부(300), 및 제3 주사 구동부(400)로 공급할 수 있다.
타이밍 제어부(700)는 타이밍 신호들에 기초하여 발광 구동 제어 신호(ECS)를 발광 구동부(500)로 공급할 수 있다. 발광 구동 제어 신호(ECS)는 발광 제어 스타트 신호 및 클럭 신호들을 포함할 수 있다. 발광 구동 제어 신호(ECS)는 발광 제어 신호의 첫 번째 출력 타이밍을 제어하며, 발광 제어 신호의 시프트에 사용될 수 있다.
제1 주사 구동 제어 신호(SCS1)는 제1 주사 구동부(200)로부터 출력되는 주사 신호(이하, 제1 주사 신호라 함)의 첫 번째 출력 타이밍을 제어하며, 제1 주사 신호 시프트에 사용될 수 있다.
제2 주사 구동 제어 신호(SCS2)는 제2 주사 구동부(300)로부터 출력되는 주사 신호(이하, 제2 주사 신호라 함)의 첫 번째 출력 타이밍을 제어하며, 제2 주사 신호 시프트에 사용될 수 있다.
제3 주사 구동 제어 신호(SCS3)는 제3 주사 구동부(400)로부터 출력되는 주사 신호(이하, 제3 주사 신호라 함)의 첫 번째 출력 타이밍을 제어하며, 제3 주사 신호 시프트에 사용될 수 있다.
데이터 구동부(600)는 영상 데이터(RGB)를 아날로그 형식의 데이터 신호로 변환할 수 있다. 데이터 구동부(600)는 데이터 구동 제어 신호(DCS)에 응답하여 데이터선들(D)을 통해 화소들로 데이터 신호를 공급할 수 있다.
데이터 구동부(600)는 프레임 주파수에 대응하여 한 프레임 기간 동안 데이터선들(D)로 데이터 신호를 공급한다. 예를 들어, 데이터선들(D)로 공급되는 데이터 신호는 제1 주사선들(S1)로 공급되는 제1 주사 신호와 동기되도록 공급될 수 있다.
제1 주사 구동부(200)는 제1 주사 구동 제어 신호(SCS1)에 응답하여 제1 주사선들(S1)로 제1 주사 신호를 공급할 수 있다. 일례로, 제1 주사 구동부(200)는 제1 주사선들(S1)로 제1 주사 신호를 순차적으로 공급할 수 있다.
일 실시예에서, i번째 제1 주사선(S1i)으로 공급되는 제1 주사 신호에 응답하여 화소(PXij)에 데이터 신호가 공급될 수 있다.
제1 주사 구동부(200)는 표시 장치(1000)의 프레임 주파수와 동일한 주파수로 제1 주사 신호를 제1 주사선들(S1)로 공급할 수 있다. 예를 들어, 제1 주사 구동부(200)는 한 프레임의 제1 비발광 기간에 제1 주사선들(S1)로 주사 신호를 공급할 수 있다.
제2 주사 구동부(300)는 제2 주사 구동 제어 신호(SCS2)에 응답하여 제2 주사선들(S2)로 제2 주사 신호를 공급할 수 있다. 일례로, 제2 주사 구동부(300)는 제2 주사선들(S2)로 제2 주사 신호를 순차적으로 공급할 수 있다.
일 실시예에서, 제2 주사 신호에 응답하여 화소(PXij)의 발광 소자의 제1 전극(예를 들어, 애노드 전극) 및 스토리지 커패시터의 일 단자에 제4 전원 전압(Vint)이 공급될 수 있다.
제2 주사 구동부(300)는 한 프레임의 제1 비발광 기간 및 제2 비발광 기간에 제2 주사 신호를 제2 주사선들(S2)로 공급할 수 있다. 예를 들어, 한 프레임 동안 제2 주사 신호는 i번째 제2 주사선(S2i)으로 복수 회 공급될 수 있다.
한편, 프레임 주파수에 따라 한 프레임에 포함되는 제2 비발광 기간의 횟수가 변할 수 있다. 예를 들어, 프레임 주파수가 감소할수록 한 프레임의 시간이 길어지며, 이에 따라, 제2 비발광 기간의 반복 횟수가 증가할 수 있다. 이 경우, 한 프레임 기간 내에서, 제2 주사선들(S2)로 제2 주사 신호가 순차적으로 출력되는 동작(예를 들어, 제2 비발광 기간)이 소정 주기로 복수회 반복될 수 있다.
제3 주사 구동부(400)는 제3 주사 구동 제어 신호(SCS3)에 응답하여 제3 주사선들(S3)로 제3 주사 신호를 공급할 수 있다. 일례로, 제3 주사 구동부(400)는 제3 주사선들(S3)로 제3 주사 신호를 순차적으로 공급할 수 있다.
일 실시예에서, i번째 제3 주사선(S3i)으로 공급되는 제3 주사 신호에 응답하여 화소(PXij)의 구동 트랜지스터의 게이트 전극에 제3 전원 전압(Vref)이 공급될 수 있다.
제3 주사 구동부(400)는 표시 장치(1000)의 프레임 주파수와 동일한 주파수로 제3 주사 신호를 제3 주사선들(S3)로 공급할 수 있다. 예를 들어, 제3 주사 구동부(400)는 한 프레임의 제1 비발광 기간에 제3 주사선들(S3)로 주사 신호를 공급할 수 있다.
한편, 제1 내지 제3 주사 신호들은 화소(PXij)에 포함된 트랜지스터들이 각각 턴-온될 수 있도록 게이트 온 전압(예를 들어, 논리 하이 전압)을 가질 수 있다.
발광 구동부(500)는 발광 구동 제어 신호(ECS)에 기초하여 제어선들(E)로 발광 제어 신호를 공급할 수 있다. 일례로, 발광 구동부(500)는 발광 제어선들(E)로 발광 제어 신호를 순차적으로 공급할 수 있다.
발광 제어 신호는 화소(PX)들에 포함된 일부 트랜지스터(예를 들어, N형 트랜지스터)가 턴-오프될 수 있도록 게이트 오프 전압(예를 들어, 논리 로우 전압)으로 설정된다. 일 실시예에서, 발광 제어 신호에 응답하여 화소(PXij)의 구동 트랜지스터에 대한 제1 전원 전압(VDD)의 공급이 중단될 수 있다.
일 실시예에서, 제2 주사 구동부(300)와 마찬가지로, 발광 구동부(500)는 제1 비발광 기간 및 제2 비발광 기간에 발광 제어 신호를 발광 제어선들(E)에 공급할 수 있다.
이에 따라, 프레임 주파수가 감소되는 경우, 하나의 프레임 기간 내에서 발광 제어 신호를 공급하는 동작의 반복 횟수가 증가될 수 있다.
제1, 제2, 및 제3 주사 구동부들(200, 300, 400) 및 발광 구동부(500)는 각각 박막 공정을 통해서 기판에 실장될 수 있다. 또한, 제 제1, 제2, 및 제3 주사 구동부들(200, 300, 400) 각각은 화소부(100)를 사이에 두고 양측에 위치될 수도 있다. 발광 구동부(500)는 화소부(100)를 사이에 두고 양측에 위치될 수도 있다.
한편, 화소(PXij)의 회로 구조에 대응하여 현재 수평 라인(또는 현재 화소행)에 위치된 화소(PXij)는 이전 수평 라인(또는 이전 화소행)에 위치된 주사 라인 및/또는 이후 수평 라인(또는 이후 화소행)에 위치된 주사 라인과 추가로 접속될 수 있다. 이를 위하여, 화소부(100)에는 도시되지 않은 더미 주사 라인들 및/또는 더미 발광 제어 라인들이 추가로 형성될 수 있다.
일 실시예에서, 표시 장치(1000)는 외부 전원에 기초하여 제1 전원 전압(VDD), 제2 전원 전압(VSS), 제3 전원 전압(Vref), 및 제4 전원 전압(Vint)을 생성하는 전원 공급부를 더 포함할 수 있다.
도 2는 도 1의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이다.
도 2에서는 설명의 편의를 위하여 i번째 수평라인에 위치되며, j번째 데이터선(Dj)과 접속된 화소(10)를 도시하기로 한다.
도 1 및 도 2를 참조하면, 화소(10)는 발광 소자(LD), 제1 내지 제6 트랜지스터들(T1 내지 T6), 스토리지 커패시터(Cst), 및 제1 커패시터(C1)를 포함할 수 있다.
발광 소자(LD)의 제1 전극(예를 들어, 애노드 전극)은 제3 노드(N3)에 접속되고 제2 전극(예를 들어, 캐소드 전극)은 제2 전원 전압(VSS)을 전달하는 제2 전원선(PL2)에 접속될 수 있다. 발광 소자(LD)는 제1 트랜지스터(T1)로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성할 수 있다.
제2 전원선(PL2)은 라인 형태일 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 제2 전원선(PL2)은 도전 플레이트 형태의 도전층일 수 있다.
일 실시예에서, 발광 소자(LD)는 유기 발광층을 포함하는 유기 발광 다이오드일 수 있다. 다른 실시예에서, 발광 소자(LD)는 무기 물질로 형성되는 무기 발광 소자일 수 있다. 다른 실시예에서, 발광 소자(LD)는 무기 물질 및 유기 물질이 복합적으로 구성된 발광 소자일 수도 있다. 또는 발광 소자(LD)는 복수의 무기 발광 소자들이 제2 전원선(PL2)과 제3 노드(N3) 사이에 병렬 및/또는 직렬로 연결된 형태를 가질 수도 있다.
일 실시예에서, 제1 내지 제6 트랜지스터들(T1 내지 T6)은 산화물 반도체 트랜지스터들일 수 있다. 예를 들어, 제1 내지 제6 트랜지스터들(T1 내지 T6)은 액티브층(반도체층)으로서 산화물 반도체층을 포함할 수 있다. 이하, 제1 내지 제6 트랜지스터들(T1 내지 T6)은 산화물 반도체 트랜지스터들은 N형의 산화물 반도체 트랜지스터들인 것으로 설명하기로 한다. 다만, 이는 예시적인 것으로서, 제1 내지 제6 트랜지스터들(T1 내지 T6) 중 적어도 하나는 폴리실리콘 반도체 트랜지스터 등으로 대체될 수도 있다. 또한, 제1 내지 제6 트랜지스터들(T1 내지 T6) 중 적어도 하나는 P형 트랜지스터일로 대체될 수 있다.
제1 트랜지스터(T1)(또는 구동 트랜지스터)의 제1 전극은 제5 트랜지스터(T5)에 접속되고, 제2 전극은 제3 노드(N3)에 접속될 수 있다. 일 실시예에서, 제1 트랜지스터(T1)는 제1 게이트 전극 및 제2 게이트 전극(예를 들어, 백 게이트 전극)을 포함할 수 있다.
제1 트랜지스터(T1)는 제1 노드(N1)의 전압에 대응하여 제1 전원선(PL1)으로부터 발광 소자(LD)를 경유하여 제2 전원선(PL2)으로 흐르는 구동 전류를 제어할 수 있다. 예를 들어, 제1 전원 전압(VDD)은 제2 전원 전압(VSS)보다 높은 전압으로 설정될 수 있다.
제1 트랜지스터(T1)의 제1 게이트 전극은 제1 노드(N1)에 접속될 수 있다. 제1 트랜지스터(T1)의 제2 게이트 전극은 제3 노드(N3)에 접속될 수 있다.
제1 트랜지스터(T1)의 제2 게이트 전극이 제3 노드(N3, 즉, 제1 트랜지스터(T1)의 소스 전극)에 연결됨에 따라, 제1 트랜지스터(T1)의 게이트-소스 전압 및 구동 전류가 안정적으로 유지되고, 발광 소자(LD)의 발광 휘도가 안정화될 수 있다.
제2 트랜지스터(T2)는 j번째 데이터선(Dj, 이하, 데이터선이라 함)과 제2 노드(N2) 사이에 접속될 수 있다. 제2 트랜지스터(T2)의 게이트 전극은 i번째 제1 주사선(S1i, 이하, 제1 주사선이라 함)에 접속될 수 있다. 제2 트랜지스터(T2)는 제1 주사선(S1i)으로 제1 주사 신호가 공급될 때 턴-온되어 데이터선(Dj)과 제2 노드(N2)를 전기적으로 접속시킬 수 있다.
제3 트랜지스터(T3)는 제3 전원선(PL3)과 제1 노드(N1) 사이에 접속될 수 있다. 제3 전원선(PL3)으로는 제3 전원 전압(Vref, 예를 들어, 기준 전압)이 공급될 수 있다. 예를 들어, 제3 전원 전압(Vref)은 약 0~3V 수준일 수 있다.
제3 트랜지스터(T3)의 게이트 전극은 i번째 제3 주사선(S3i, 이하, 제3 주사선)에 접속될 수 있다. 제3 트랜지스터(T3)는 제3 주사선(S3i)으로 제3 주사 신호가 공급될 때 턴-온되어 제1 노드(N1, 즉, 제1 트랜지스터(T1)의 게이트 전극)에 제3 전원 전압(Vref)을 공급할 수 있다.
제4 트랜지스터(T4)는 제3 노드(N3)와 제4 전원선(PL4) 사이에 접속될 수 있다. 제4 전원선(PL4)으로는 제4 전원 전압(Vint, 예를 들어, 기준 전압)이 공급될 수 있다. 예를 들어, 제4 전원 전압(Vint)은 약 -3~3V 수준일 수 있다.
제4 트랜지스터(T4)의 게이트 전극은 i번째 제2 주사선(S2i, 이하, 제2 주사선)에 접속될 수 있다. 제4 트랜지스터(T4)는 제2 주사선(S2i)으로 제2 주사 신호가 공급될 때 턴-온되어 제3 노드(N3, 즉, 발광 소자(LD)의 제1 전극)에 제4 전원 전압(Vint)을 공급할 수 있다.
제5 트랜지스터(T5)는 제1 전원선(PL1)과 제1 트랜지스터(T1) 사이에 접속될 수 있다. 제5 트랜지스터(T5)의 게이트 전극은 i번째 발광 제어선(Ei, 이하, 발광 제어선)에 접속될 수 있다. 제5 트랜지스터(T5)는 발광 제어선(Ei)으로 발광 제어 신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온될 수 있다. 제5 트랜지스터(T5)가 턴-온되면, 제1 트랜지스터(T1)가 제1 전원선(PL1)에 전기적으로 연결될 수 있다.
제6 트랜지스터(T6)는 제3 전원선(PL3)과 제2 노드(N2) 사이에 접속될 수 있다. 제6 트랜지스터(T6)의 게이트 전극은 제3 주사선(S3i)에 접속될 수 있다. 제6 트랜지스터(T6)는 제3 주사선(S3i)으로 제3 주사 신호가 공급될 때 턴-온되어 제2 노드(N2)에 제3 전원 전압(Vref)을 공급할 수 있다.
스토리지 커패시터(Cst)는 제1 노드(N1)와 제3 노드(N3) 사이에 접속될 수 있다. 스토리지 커패시터(Cst)는 제1 노드(N1)의 전압과 제3 노드(N3)의 전압의 전압 차이를 저장할 수 있다. 또한, 스토리지 커패시터(Cst)는 데이터 신호에 기초한 전압을 저장할 수 있다.
제1 트랜지스터(T1)는 N형 트랜지스터로서 소스 전압인 제3 노드(N3)의 전압 변화에 따라 제1 트랜지스터(T1)의 게이트-소스 전압 및 구동 전류가 크게 영향 받을 수 있다. 예를 들어, 제2 전원선(PL2)에서의 IR drop에 의해 제1 트랜지스터(T1)의 소스 전압이 크게 흔들릴 수 있으며, 이에 따라, 구동 전류가 의도치 않게 변할 수 있다. 특히, 중형 이상의 표시 패널에서는 IR drop 및 이에 의한 화질 저하(휘도 편차 등)가 더 클 수 있다.
스토리지 커패시터(Cst)는 제1 트랜지스터(T1)의 게이트-소스 전압을 유지할 수 있으므로, 스토리지 커패시터(Cst)의 용량이 클수록 제2 전원선(PL2)에 의한 IR Drop에 따른 소스 전압 변화에 대한 보상이 용이해질 수 있다.
그러나, 스토리지 커패시터(Cst)의 정전 용량을 크게 설정하는 경우, 스토리지 커패시터(Cst)와 직렬로 연결되는 기생 커패시터들에 의해 데이터 신호의 전압이 분배되고, 실제 제1 노드(N1)에 인가되는 전압은 데이터선(Dj)으로 공급되는 전압보다 낮아질 수 있다. 따라서, 발광을 위해 원하는 레벨의 전압이 제1 노드(N1)에 인가되기 위해서는, 데이터선(Dj)으로 공급되는 실제 데이터 신호의 전압이 증가되어야 하며, 데이터 스윙 범위(data swing range)가 증가할 수밖에 없다. 예를 들어, 구동 전류 생성을 위해 약 0~6V 범위의 전압이 제1 노드(N1)에 공급되어야 하는 경우, 스토리지 커패시터(Cst)의 정전 용량이 증가할수록 데이터 스윙 범위는 0~6V보다 큰 범위로 증가될 수 있다. 따라서, 스토리지 커패시터(Cst)의 정전 용량 증가에 따른 소비 전력 증가 문제가 발생될 수 있다.
이러한 스토리지 커패시터(Cst)의 정전 용량 증가에 의한 트레이드 오프(trade off)를 개선하기 위해 제1 커패시터(C1)가 추가될 수 있다.
제1 커패시터(C1)는 제1 노드(N1)와 제2 노드(N2) 사이에 접속될 수 있다. 제1 커패시터(C1)의 일 단인 제2 노드(N2)에 데이터 신호가 공급되면, 제1 커패시터(C1)와 스토리지 커패시터(Cst) 정전 용량 비율에 따라 제1 노드(N1)의 전압 및 제1 트랜지스터(T1)의 게이트-소스 전압이 결정될 수 있다.
일 실시예에서, 스토리지 커패시터(Cst)의 정전 용량은 제1 커패시터(C1)의 정전 용량보다 클 수 있다. 예를 들어, 스토리지 커패시터(Cst)의 면적은 제1 커패시터(C1)의 면적보다 클 수 있다. 예를 들어, 스토리지 커패시터(Cst)의 정전 용량은 제1 커패시터(C1)의 정전 용량의 두 배 이상일 수 있다.
예를 들어, 제2 노드(N2)와 제3 노드(N3) 사이의 양 단 전압이 V이고, 제1 커패시터(C1)의 정전 용량이 A이며, 스토리지 커패시터(Cst)의 정전 용량이 B인 경우, 스토리지 커패시터(Cst) 양 단의 전압은 (V*B/(A+B))로 결정될 수 있다. 따라서, 스토리지 커패시터(Cst)의 정전 용량(B)이 증가할수록 제1 노드(N1)의 전압은 제2 노드(N2)로 공급되는 전압 값에 가까워질 수 있다. 이에 따라, 데이터 스윙 범위를 증가시킬 필요가 없다.
따라서, 데이터 스윙 범위 감소에 따라 소비 전력이 감소되고, 제2 전원선(PL2)에 의한 전압 강하에 대한 보상 강화에 따라 화질이 함께 개선될 수 있다.
도 3은 도 2의 화소에 포함되는 트랜지스터들의 일 예를 나타내는 단면도이다.
도 2 및 도 3을 참조하면, 화소(10)의 트랜지스터들(T1 내지 T6)은 백플레인 구조물에 형성될 수 있다.
도 3은 도 2의 화소(10)의 제1 트랜지스터(T1) 및 제5 트랜지스터(T5)를 보여준다.
화소(10)는 베이스층(BL), 버퍼층(BUF), 절연층들(GI, INS1, INS2), 반도체 패턴들(SC1, SC2) 및 도전 패턴들(GAT1, GAT2, BM1, BM2, ET1a, ET2a, ET1b, ET2b)을 포함할 수 있다.
제1 트랜지스터(T1)는 제1 하부 도전 패턴(BM1, 예를 들어, 백 게이트 전극), 제1 반도체 패턴(SC1), 제1 게이트 전극(GAT1), 제1 전극(ET1a), 및 제2 전극(ET2a)을 포함할 수 있다.
제5 트랜지스터(T5)는 제2 하부 도전 패턴(BM2), 제2 반도체 패턴(SC2), 제2 게이트 전극(GAT2), 제1 전극(ET1b), 및 제2 전극(ET2b)을 포함할 수 있다.
베이스층(BL)은 경성(Rigid) 또는 가요성(Flexible)의 기판 또는 필름일 수 있다. 예를 들면, 베이스층(BL)은 유리 기판, 석영 기판, 유리 세라믹 기판, 결정질 유리 기판 등으로 구현될 수 있다. 또는, 베이스층(BL)은 폴리이미드(polyimide), 폴리아마이드(polyamide) 등을 포함하는 고분자 유기물 기판, 플라스틱 기판 등으로 구현될 수 있다.
일 실시예에서, 제1 하부 도전 패턴(BM1) 및 제2 하부 도전 패턴(BM2)은 베이스층(BL) 상에 배치될 수 있다. 제1 하부 도전 패턴(BM1)은 제1 반도체 패턴(SC1) 및 제1 게이트 전극(GAT1)과 중첩할 수 있다. 제2 하부 도전 패턴(BM2)은 제2 반도체 패턴(SC2) 및 제2 게이트 전극(GAT2)과 중첩할 수 있다.
제1 하부 도전 패턴(BM1) 및 제2 하부 도전 패턴(BM2)은 금속 물질을 포함할 수 있다.
일 실시예에서, 제1 하부 도전 패턴(BM1)은 제1 트랜지스터(T1)의 백 게이트 전극일 수 있다. 제1 하부 도전 패턴(BM1)은 제1 트랜지스터(T1)의 제2 전극(ET2a)과 전기적으로 접속될 수 있다.
일 실시예에서, 제2 하부 도전 패턴(BM2)은 제5 트랜지스터(T5)의 또 다른 게이트 전극일 수 있다. 제2 하부 도전 패턴(BM2)은 제2 게이트 전극(GAT2)과 함께 발광 제어선(Ei)에 공통으로 접속될 수 있다.
제2 내지 제6 트랜지스터들(T2 내지 T6)은 산화물 반도체 트랜지스터들이며, 광에 민감한 특성을 갖는다. 제5 트랜지스터(T5)는 스위칭 트랜지스터로서 신뢰성 및 스위칭 성능 향상을 위해 제2 반도체 패턴(SC2) 하부에 불투명한 금속인 제2 하부 도전 패턴(BM2)이 게이트 전극으로서 배치될 수 있다. 즉, 제5 트랜지스터(T5)는 듀얼 게이트 구조를 가질 수 있다.
일 실시예에서, 제2, 제3, 제4, 및 제6 트랜지스터들(T2, T3, T4, T6) 또한 제5 트랜지스터(T5)와 유사한 적층 구조를 가질 수 있다.
다만, 이는 예시적인 것으로서, 제2 하부 도전 패턴(BM2)은 게이트 전극으로서의 역할을 하지 않고, 단순히 차광 역할만을 하는 플로팅 전극일 수 있다. 또한, 제2 내지 제6 트랜지스터들(T2 내지 T6) 중 적어도 하나는 하부 도전 패턴을 갖지 않을 수도 있다.
버퍼층(BUF)은 베이스층(BL) 및 하부 도전 패턴들(BM1, BM2) 상에 배치될 수 있다. 버퍼층(BUF)은 불순물이 외부로부터 회로 소자로 확산되는 것을 방지할 수 있다. 버퍼층(BUF)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 및 알루미늄 산화물(AlOx) 등과 같은 금속 산화물 중 적어도 하나를 포함할 수 있다. 예를 들면, 버퍼층(BUF)은 약 5000Å의 두께로 구현될 수 있다. 실시예에 따라, 버퍼층(BUF)은 생략될 수도 있다.
절연층들(GI, INS1, INS2)은 버퍼층(BUF) 상에 순차적으로 배치되며, 게이트 절연층(GI), 제1 절연층(INS1), 및 제2 절연층(INS2)을 포함할 수 있다.
절연층들(GI, INS1, INS2) 각각은, 단일층 또는 다중층으로 구성될 수 있으며, 적어도 하나의 무기 절연 재료 및/또는 유기 절연 재료를 포함할 수 있다. 예를 들어, 절연층들(GI, INS1, INS2) 각각은, SiNx를 비롯하여 현재 공지된 다양한 종류의 유/무기 절연 물질을 포함할 수 있다. 또한, 절연층들(GI, INS1, INS2)은 서로 다른 절연 물질을 포함하거나, 또는 절연층들(GI, INS1, INS2) 중 적어도 일부는 서로 동일한 절연 물질을 포함할 수 있다.
버퍼층(BUF) 상에 제1 반도체 패턴(SC1) 및 제2 반도체 패턴(SC2)이 배치될 수 있다. 제1 반도체 패턴(SC1) 및 제2 반도체 패턴(SC2)은 각각 채널 영역, 채널 영역 양쪽의 소스 영역 및 드레인 영역을 포함할 수 있다.
제1 반도체 패턴(SC1) 및 제2 반도체 패턴(SC2)은 산화물 반도체 등으로 이루어진 반도체 패턴일 수 있다. 제1 반도체 패턴(SC1) 및 제2 반도체 패턴(SC2)의 채널 영역은 불순물이 도핑되지 않은 반도체 패턴으로서 진성 반도체일 수 있고, 소스 영역 및 드레인 영역은 각각 소정의 불순물이 도핑된 반도체 패턴일 수 있다.
제1 게이트 전극(GAT1), 제2 게이트 전극(GAT2), 제1 전극들(ET1a, ET1b), 및 제2 전극들(ET2a, ET2b) 각각은 적어도 하나의 도전성 물질, 예를 들어, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Ti, 이들의 합금과 같은 금속 중 적어도 하나의 물질을 포함할 수 있으나, 이에 한정되지는 않는다.
제1 게이트 전극(GAT1) 및 제2 게이트 전극(GAT2)은 게이트 절연층(GI) 상에 배치될 수 있다. 제1 게이트 전극(GAT1)은 제1 반도체 패턴(SC1)의 채널 영역과 중첩하고, 제2 게이트 전극(GAT2)은 제2 반도체 패턴(SC2)의 채널 영역과 중첩할 수 있다.
제1 트랜지스터(T1)의 제1 전극(ET1a)은 제1 절연층(INS1) 및 게이트 절연층(GI)을 관통하는 컨택홀을 통해 제1 반도체 패턴(SC1)의 드레인 영역에 접속될 수 있다. 제1 트랜지스터(T1)의 제1 전극(ET1a)은 드레인 전극일 수 있다. 또한, 제1 트랜지스터(T1)의 제1 전극(ET1a)은 제5 트랜지스터(T5)의 제2 전극(ET2b)에 연결될 수 있다.
제1 트랜지스터(T1)의 제2 전극(ET2a)은 제1 절연층(INS1) 및 게이트 절연층(GI)을 관통하는 컨택홀을 통해 제1 반도체 패턴(SC1)의 소스 영역에 접속될 수 있다. 제1 트랜지스터(T1)의 제2 전극(ET2a)은 소스 전극일 수 있다. 또한, 제1 트랜지스터(T1)의 제2 전극(ET2a)은 제1 하부 도전 패턴(BM1)에 연결될 수 있다.
제1 하부 도전 패턴(BM1, 백 게이트 전극)이 제1 트랜지스터(T1)의 제2 전극(ET2a)에 연결됨에 따라, 제1 트랜지스터(T1)의 게이트-소스 전압 및 구동 전류가 안정적으로 유지되고, 발광 소자(LD)의 발광 휘도가 안정화될 수 있다.
제5 트랜지스터(T5)의 제1 전극(ET1b)은 제1 절연층(INS1) 및 게이트 절연층(GI)을 관통하는 컨택홀을 통해 제2 반도체 패턴(SC2)의 드레인 영역에 접속될 수 있다. 제5 트랜지스터(T5)의 제1 전극(ET1b)은 드레인 전극일 수 있다.
제5 트랜지스터(T5)의 제2 전극(ET2b)은 제1 절연층(INS1) 및 게이트 절연층(GI)을 관통하는 컨택홀을 통해 제2 반도체 패턴(SC2)의 소스 영역에 접속될 수 있다. 제5 트랜지스터(T5)의 제2 전극(ET2b)은 소스 전극일 수 있다.
도 4는 도 2의 화소에 공급되는 신호들의 일 예를 나타내는 타이밍도이다.
도 2 및 도 4를 참조하면, 프레임 주파수를 제어하는 가변 주파수 구동에서, 하나의 프레임 기간(FR)은 하나의 제1 비발광 기간(NEP1) 및 적어도 하나의 제2 비발광 기간(NEP2)을 포함할 수 있다.
제1 비발광 기간(NEP1)과 제2 비발광 기간(NEP2) 사이에는 제1 발광 기간(EP1)이 삽입되고, 제2 비발광 기간(NEP2) 후에 제2 발광 기간(EP2)이 이어질 수 있다. 제1 비발광 기간(NEP1) 및 제2 비발광 기간(NEP2)에 발광 제어 신호가 발광 제어선(Ei)으로 공급될 수 있다. 즉, 발광 제어 신호는 제5 트랜지스터(T5)를 턴-오프하는 신호 레벨일 수 있다.
소비 전력 저감을 위한 저주파수 구동을 위해 제2 비발광 기간(NEP2) 및 제2 발광 기간(EP2)이 삽입될 수 있다. 도 4에는 프레임 기간(FR)이 하나의 제2 비발광 기간(NEP2) 및 제2 발광 기간(EP2)을 포함하는 것으로 도시되었으나, 이에 한정되는 것은 아니다. 예를 들어, 프레임 주파수가 더욱 감소하는 경우, 프레임 기간(FR)에 제2 비발광 기간(NEP2) 및 제2 발광 기간(EP2)의 동작이 반복될 수 있다.
제1 비발광 기간(NEP1)은 출력 영상에 실제로 대응하는 데이터 신호가 기입되는 기간(예를 들어, 제3 기간(P3))을 포함할 수 있다. 일 실시예에서, 제1 비발광 기간(NEP1) 중 제2 기간(P2)에는 발광 제어 신호가 게이트 온 레벨을 가질 수 있다. 이 때, 문턱 전압 보상에 의해 발광 소자(LD)는 발광하지 않는다. 따라서, 제2 기간(P2)은 제1 비발광 기간(NEP1)에 포함될 수 있다.
일 실시예에서, 제1 주사 신호 및 제3 주사 신호는 제1 비발광 기간(NEP1)에 공급될 수 있다. 일 실시에에서, 제2 주사 신호는 제1 비발광 기간(NEP1) 및 제2 비발광 기간(NEP2)에 공급될 수 있다. 제2 주사 신호는 제1 비발광 기간(NEP1)에 복수 회 공급될 수 있다.
일 실시예에서, 제1 비발광 기간(NEP1)은 제1 내지 제4 기간들(P1 내지 P4)을 포함할 수 있다.
제1 기간(P1) 전에 제3 주사 신호가 제3 주사선(S3i)으로 공급되며, 제3 트랜지스터(T3) 및 제6 트랜지스터(T6)가 턴-온될 수 있다. 제3 주사 신호는 제1 기간(P1) 및 제2 기간(P2) 동안 공급될 수 있다. 제3 트랜지스터(T3) 및 제6 트랜지스터(T6)는 제1 기간(P1) 및 제2 기간(P2) 동안 턴-온 상태일 수 있다. 따라서, 제1 기간(P1) 및 제2 기간(P2)에 제1 노드(N1) 및 제2 노드(N2)로 제3 전원 전압(Vref)이 공급될 수 있다. 따라서, 제1 커패시터(C1)의 양 단의 전압들은 제3 전원 전압(Vref)으로 초기화될 수 있다.
제1 기간(P1)에 제2 주사 구동부(300)는 제2 주사선(S2i)으로 제2 주사 신호를 공급할 수 있다. 제2 주사 신호에 응답하여 제4 트랜지스터(T4)가 턴-온되고, 제4 전원 전압(Vint)이 제3 노드(N3)에 전달될 수 있다. 따라서, 스토리지 커패시터(Cst)에는 Vref - Vint의 전압이 저장될 수 있다. 제1 기간(P1)은 제1 커패시터(C1) 및 스토리지 커패시터(Cst)의 양단 전압을 초기화하는 기간일 수 있다.
제2 기간(P2)에 제2 주사 신호의 공급은 중단되며, 제2 및 제4 트랜지스터들(T2, T4)은 턴-온프될 수 있다. 제2 기간(P2)에 발광 제어 신호의 공급이 중단되며, 제5 트랜지스터(T5)가 턴-온될 수 있다. 따라서, 제2 기간(P2) 동안 제1 트랜지스터(T1)로 전류가 흐르고, 제3 노드(N3)에는 제3 전원 전압(Vref)과 제1 트랜지스터(T1)의 문턱 전압(예를 들어, vth)의 차이에 해당하는 전압이 인가될 수 있다.
이에 따라, 스토리지 커패시터(Cst)에는 제1 트랜지스터(T1)의 문턱 전압(vth)이 저장될 수 있다. 즉, 제2 기간(P2)은 문턱 전압 보상 기간일 수 있다.
이후, 제1 발광 기간(EP1) 전까지 발광 제어 신호의 공급에 의해 제5 트랜지스터(T5)는 턴-오프될 수 있다.
이후, 제3 기간(P3) 전에 제2 주사 구동부(300)는 제2 주사선(S2i)으로 제2 주사 신호를 공급할 수 있다. 따라서, 제4 트랜지스터(T4)가 턴-온되고, 제3 노드(N3)에 제4 전원 전압(Vint)이 공급될 수 있다. 이 때, 스토리지 커패시터(Cst)의 커플링에 의해 스토리지 커패시터(Cst)는 문턱 전압(vth)이 저장된 상태를 유지할 수 있다.
이후, 제3 기간(P3)에 제3 주사 신호의 공급이 중단되어 제3 트랜지스터(T3) 및 제6 트랜지스터(T6)가 턴-오프될 수 있다. 또한, 제3 기간(P3)에 제1 주사 구동부(200)는 제1 주사선(S1i)으로 제1 주사 신호를 공급하고, 제2 주사 구동부(300)는 제2 주사선(S2i)으로 제2 주사 신호를 공급할 수 있다.
제1 주사 신호에 응답하여 제2 트랜지스터(T2)가 턴-온되고, 데이터선(Dj)으로 제공되는 데이터 신호가 제2 노드(N2)에 공급될 수 있다. 제2 주사 신호에 응답하여 제4 트랜지스터(T4)가 턴-온되고, 제3 노드(N3)는 제4 전원 전압(Vint)을 가질 수 있다.
이에 따라, 스토리지 커패시터(Cst)의 일 단(즉, 제3 노드(N3))의 전압이 정전원인 제4 전원 전압(Vint)으로 고정된 상태에서 데이터 기입이 진행될 수 있다. 데이터 신호의 전압은 제1 커패시터(C1)와 스토리지 커패시터(Cst)의 정전 용량 비율에 따라 분배될 수 있다. 따라서, 스토리지 커패시터(Cst)에는 데이터 신호와 제4 전원 전압(Vint)의 차이가 분배된 결과에 문턱 전압(vth)이 반영된 전압이 저장될 수 있다.
앞서 설명된 바와 같이, 스토리지 커패시터(Cst)의 정전 용량이 충분히 큰 경우, 데이터 신호의 전압 값의 대부분이 스토리지 커패시터(Cst)의 양 단에 저장될 수 있다. 따라서, 데이터 스윙 범위 및 소비 전력이 증가되지 않는다.
상술한 바와 같이, 제3 기간(P3)은 데이터 기입 기간일 수 있다. 즉, 문턱 전압 보상 기간(제2 기간(P2))과 데이터 기입 기간(제3 기간(P3))은 상호 분리될 수 있다. 따라서, 충분한 문턱 전압 보상 시간이 확보될 수 있다.
일 실시예에서, 데이터 기입 기간인 제3 기간(P3)은 2수평주기 이상일 수 있다. 예를 들어, 도 4에 도시된 바와 같이, 제3 기간(P3) 및 제1 주사 신호는 2 수평주기를 가지며, 제1 주사 신호에 대응하여 i-1번째 데이터 신호(DVi-1) 및 i번째 데이터 신호(DVi)가 데이터선(Dj)으로 공급될 수 있다. 여기서, 화소(10)의 발광 전 스토리지 커패시터에 최종적으로 저장되는 전압은 i번째 데이터 신호(DVi)에 관한 것이므로, 화소(10)는 i번째 데이터 신호(DVi)에 대응하는 휘도로 발광할 수 있다.
이 경우, i-1번째 화소에 연결되는 i-1번째 제1 주사선(예를 들어, S1i-1)으로 공급되는 주사 신호의 일부는 제1 주사선(S1i)으로 공급되는 주사 신호의 일부와 중첩할 수 있다.
따라서, 1수평주기의 길이가 짧아지는 고해상도 패널 구동, 대형 패널 구동, 및/또는 120Hz 이상의 고주파수 구동 시, 데이터 기입 기간이 충분히 확보될 수 있으며, 화질이 개선될 수 있다.
다만, 이는 예시적인 것으로서, 제3 기간(P3) 및 제1 주사 신호의 펄스 폭은 1수평주기일 수도 있다.
이후, 제4 기간(P4)에 제1 주사 신호의 공급이 중단되고, 제2 트랜지스터(T2)는 턴-오프될 수 있다. 제2 주사 신호의 공급은 유지되므로, 제4 기간(P4)에 제4 트랜지스터(T4)는 턴-온 상태를 갖는다. 이에 따라, 발광 소자(LD)의 제1 전극은 제4 전원 전압(Vint)으로 초기화되고, 발광 소자(LD)의 기생 커패시터가 방전될 수 있다. 기생 커패시터에 충전된 잔류 전압이 방전(제거)됨에 따라 의도치 않은 미세 발광이 방지될 수 있다. 따라서, 화소(10)의 블랙 표현 능력이 향상될 수 있다.
이후, 제2 주사 신호의 공급이 중단되고, 발광 제어선(Ei)으로의 발광 제어 신호의 공급이 중단되며, 제1 발광 기간(EP1)이 진행될 수 있다.
제1 발광 기간(EP1)에는 스토리지 커패시터(Cst)에 저장된 전압에 기초하여 구동 전류가 생성되고, 구동 전류에 대응하여 발광 소자(LD)가 발광할 수 있다.
제2 비발광 기간(NEP2)에 발광 제어선(Ei)으로 발광 제어 신호가 공급되고, 발광 소자(LD)의 발광이 중단될 수 있다. 제2 비발광 기간(NEP2)은 제5 기간(P5)을 포함할 수 있다.
제5 기간(P5)에 제2 주사 구동부(300)는 제2 주사선(S2i)으로 제2 주사 신호를 공급할 수 있다. 제4 트랜지스터(T4)는 제2 주사 신호에 응답하여 턴-온되고, 제3 노드(N3)에 제4 전원 전압(Vint)이 공급될 수 있다. 이에 따라, 발광 소자(LD)의 기생 커패시터가 방전될 수 있다. 기생 커패시터에 충전된 잔류 전압이 방전(제거)됨에 따라 제2 비발광 기간(NEP2)에서의 의도치 않은 휘도로의 발광이 방지될 수 있다.
이후, 제2 발광 기간(EP2)에는 제1 발광 기간(EP1)과 마찬가지로 제3 기간(P3)에 스토리지 커패시터(Cst)에 저장된 전압에 기초하여 발광 소자(LD)가 발광할 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 저주파수 구동을 포함하는 가변 주파수 구동에 적용되는 화소(10) 및 이를 포함하는 표시 장치(1000)는 제1 커패시터(C1) 및 제6 트랜지스터(T6)를 포함할 수 있다. 따라서, 데이터 신호가 상호 직렬 연결된 제1 커패시터(C1)와 스토리지 커패시터(Cst)의 정전 용량 비율에 따라 제1 트랜지스터(T1)에 제공됨으로써, 전체 계조 표현을 위한 데이터 스윙 범위가 감소되어 소비 전력이 저감되고, 스토리지 커패시터(Cst)의 면적(및 정전 용량)이 크게 증가될 수 있다. 따라서, 소비 전력 증가 없이 표시 패널의 IR drop에 따른 전압 강하의 보상이 강화되어 영상 품질이 개선될 수 있다.
또한, 문턱 전압 보상 기간(제2 기간(P2))과 데이터 기입 기간(제3 기간(P3))이 상호 분리되고, 데이터 기입 기간이 2수평주기 이상의 시간을 가짐으로써, 문턱 전압 보상 시간 및 데이터 기입 시간이 충분히 확보될 수 있다. 따라서, 고해상도 패널 구동, 대형 패널 구동, 및/또는 120Hz 이상의 고주파수 구동의 화질이 개선될 수 있다.
도 5는 도 1의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이다.
도 5를 설명함에 있어서, 도 2와 동일 또는 유사한 구성에 대해서는 동일한 참조 부호를 할당함과 아울러 중복되는 설명은 생략하기로 한다.
도 5를 참조하면, 화소(11)는 발광 소자(LD), 제1 내지 제6 트랜지스터들(T1 내지 T6), 스토리지 커패시터(Cst), 및 제1 커패시터(C1)를 포함할 수 있다.
제3 트랜지스터(T3)는 제3 전원선(PL3)과 제1 노드(N1) 사이에 접속될 수 있다. 제3 전원선(PL3)으로는 제3 전원 전압(Vref1, 예를 들어, 제1 기준 전압)이 공급될 수 있다. 제3 트랜지스터(T3)는 제3 주사 신호가 공급될 때 턴-온되어 제1 노드(N1, 즉, 제1 트랜지스터(T1)의 게이트 전극)에 제3 전원 전압(Vref1)을 공급할 수 있다.
제6 트랜지스터(T6)는 제5 전원선(PL5)과 제2 노드(N2) 사이에 접속될 수 있다. 제5 전원선(PL5)으로는 제5 전원 전압(Vref2, 예를 들어, 제2 기준 전압)이 공급될 수 있다. 제6 트랜지스터(T6)는 제3 주사 신호가 공급될 때 턴-온되어 제2 노드(N2)에 제5 전원 전압(Vref2)을 공급할 수 있다.
일 실시예에서, 제3 전원 전압(Vref1) 및 제5 전원 전압(Vref2)은 서로 다를 전압 값을 가질 수 있다. 따라서, 제1 노드(N1)와 제2 노드(N2)로는 서로 다른 전압이 공급될 수 있다.
제3 전원 전압(Vref1)과 제5 전원 전압(Vref2)의 전압 차에 의해 데이터 신호의 전압 값이 분배되어 스토리지 커패시터(Cst)에 저장되는 값이 조절될 수 있다. 따라서, 제3 전원 전압(Vref1)과 제5 전원 전압(Vref2) 각각의 전압 레벨을 조절함에 따라 데이터 스윙 범위가 조절될 수 있다.
도 6은 도 1의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이다.
도 6을 설명함에 있어서, 도 2와 동일 또는 유사한 구성에 대해서는 동일한 참조 부호를 할당함과 아울러 중복되는 설명은 생략하기로 한다.
도 6을 참조하면, 화소(12)는 발광 소자(LD), 제1 내지 제6 트랜지스터들(T1 내지 T6), 스토리지 커패시터(Cst), 및 제1 커패시터(C1)를 포함할 수 있다.
제6 트랜지스터(T6)는 제1 노드(N1)와 제2 노드(N2) 사이에 접속될 수 있다 제6 트랜지스터(T6)의 게이트 전극은 제3 주사선(S3i)에 접속될 수 있다. 따라서, 제3 전원 전압(Vref)은 제3 트랜지스터(T3) 및 제6 트랜지스터(T6)를 통해 제2 노드(N2)에 제공될 수 있다.
화소(12)의 동작은 도 2의 화소(10)의 동작과 실질적으로 동일할 수 있다. 화소 설계 및 레이아웃 측면에서 도 6의 화소 구조가 고려될 수 있다.
도 7은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 7을 설명함에 있어서, 도 1과 동일 또는 유사한 구성에 대해서는 동일한 참조 부호를 할당함과 아울러 중복되는 설명은 생략하기로 한다.
도 7을 참조하면, 표시 장치(1000A)는 화소부(100), 주사 구동부(200, 300, 400, 800), 발광 구동부(500), 데이터 구동부(600), 및 타이밍 제어부(700)를 포함할 수 있다.
일 실시예에서, 주사 구동부(200, 300, 400, 800)는 제1 주사 구동부(200), 제2 주사 구동부(300), 제3 주사 구동부(400), 및 제4 주사 구동부(800)의 구성 및 동작으로 구분될 수 있다.
일 실시예에서, 화소(PXij)는 i번째 제1 주사선(S1i), i번째 제2 주사선(S2i), i번째 제3 주사선(S3i), i번째 제4 주사선(S4i), i번째 발광 제어선(Ei), 및 j번째 데이터선(Dj)에 접속될 수 있다. 화소(PXij)는 구동 트랜지스터, 복수의 스위칭 트랜지스터들, 및 복수의 커패시터들을 포함할 수 있다.
화소(PXij)는 외부로부터 제1 전원 전압(VDD), 제2 전원 전압(VSS), 제3 전원 전압(Vref, 예를 들어, 기준 전압), 및 제4 전원 전압(Vint, 예를 들어, 초기화 전압)을 공급받을 수 있다. 일 실시예에서, 화소(PXij)는 제5 전원 전압(VEH)을 더 공급받을 수 있다.
일 실시예에서, 타이밍 제어부(700)는 타이밍 신호들에 기초하여 제4 주사 구동 제어 신호(SCS4)를 더 생성할 수 있다. 제4 주사 구동 제어 신호(SCS4)는 제4 주사 구동부(800)로부터 출력되는 주사 신호(이하, 제4 주사 신호라 함)의 첫 번째 출력 타이밍을 제어하며, 제4 주사 신호의 시프트에 사용될 수 있다.
제4 주사 구동부(800)는 제4 주사 구동 제어 신호(SCS4)에 응답하여 제4 주사선들(S4)로 제4 주사 신호를 공급할 수 있다. 일례로, 제4 주사 구동부(800)는 제4 주사선들(S4)로 제4 주사 신호를 순차적으로 공급할 수 있다.
일 실시예에서, 제4 주사 신호에 응답하여 화소(PXij)의 구동 트랜지스터의 소스 전극에 제5 전원 전압(VEH)이 공급될 수 있다.
제4 주사 구동부(800)는 한 프레임의 제1 비발광 기간 및 제2 비발광 기간에 제4 주사 신호를 제4 주사선들(S4)로 공급할 수 있다. 예를 들어, 한 프레임 동안 제4 주사 신호는 i번째 제4 주사선(S4i)으로 복수 회 공급될 수 있다.
도 8은 도 7의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이고, 도 9는 도 8의 화소에 공급되는 신호들의 일 예를 나타내는 타이밍도이다.
도 8 및 도 9를 설명함에 있어서, 도 2 및 도 4와 동일 또는 유사한 구성에 대해서는 동일한 참조 부호를 할당함과 아울러 중복되는 설명은 생략하기로 한다.
도 8 및 도 9를 참조하면, 화소(13)는 발광 소자(LD), 제1 내지 제8 트랜지스터들(T1 내지 T8), 스토리지 커패시터(Cst), 및 제1 커패시터(C1)를 포함할 수 있다.
제7 트랜지스터(T7)는 제1 트랜지스터(T1)의 일 전극(예를 들어, 소스 전극, 제4 노드(N4))과 제5 전원선(PL5) 사이에 접속될 수 있다. 제5 전원선(PL5)으로는 제5 전원 전압(VEH, 예를 들어, 바이어스 전압)이 공급될 수 있다. 예를 들어, 제5 전원 전압(VEH)은 약 -3~3V 수준일 수 있다.
제7 트랜지스터(T7)의 게이트 전극은 i번째 제4 주사선(S4i, 이하, 제4 주사선)에 접속될 수 있다. 제7 트랜지스터(T7)는 제4 주사선(S4i)으로 제4 주사 신호가 공급될 때 턴-온되어 제1 트랜지스터(T1)의 소스 전극 및 제2 게이트 전극(백 게이트 전극)에 제5 전원 전압(VEH)을 공급할 수 있다.
제1 트랜지스터(T1)의 소스 전극(제4 노드(N4))에 제5 전원 전압(VEH)이 공급되면, 제1 트랜지스터(T1)의 바이어스 상태가 변하고, 제1 트랜지스터(T1)의 문턱 전압 특성이 변경될 수 있다. 따라서, 저주파수 구동에서 제1 트랜지스터(T1)의 특성이 특정 상태로 고정되어 열화되는 것이 방지될 수 있다.
제8 트랜지스터(T8)는 제4 노드(N4)와 제3 노드(N3) 사이에 접속될 수 있다. 제8 트랜지스터(T8)의 게이트 전극은 발광 제어선(Ei)에 접속될 수 있다. 제8 트랜지스터(T8)는 발광 제어 신호에 응답하여 턴-오프될 수 있다. 따라서, 제4 노드(N4)에 제5 전원 전압(VEH)이 공급됨으로 인한 스토리지 커패시터(Cst)에서의 전압 변화가 방지될 수 있다.
도 9에 도시된 바와 같이, 일 실시예에서, 제4 주사 구동부(800)는 제3 기간(P3), 제4 기간(P4), 및 제5 기간(P5)에 제4 주사선(S4i)으로 제4 주사 신호를 공급할 수 있다. 따라서, 제3 기간(P3), 제4 기간(P4), 및 제5 기간(P5)에 제1 트랜지스터(T1)의 소스 전극으로 제5 전원 전압(VEH)이 공급될 수 있다.
다만, 이는 예시적인 것으로서, 제1 비발광 기간(NEP1)에서 제4 주사 신호는 제4 기간(P4) 또는 제4 기간(P4) 후에 공급될 수도 있다. 또한, 제2 비발광 기간(NEP2)에서 제4 주사 신호는 제5 기간(P5) 이외의 구간에 공급되거나, 제5 기간(P5)의 일부에 중첩하여 공급될 수도 있다.
이와 같이, 저주파수 구동 시 주기적으로 제1 트랜지스터(T1)의 소스 전극에 제5 전원 전압(VEH)이 공급됨으로써, 제1 트랜지스터(T1)의 특성이 특정 상태로 고정되어 열화되는 것이 방지될 수 있다. 따라서, 저주파수 구동 시의 영상 품질이 더욱 개선될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 화소부 200: 제1 주사 구동부
300: 제2 주사 구동부 400: 제3 주사 구동부
500: 발광 구동부 600: 데이터 구동부
700: 타이밍 제어부 800: 제4 주사 구동부
1000, 1000A: 표시 장치 10, 11, 12, 13: 화소
T1~T8: 트랜지스터 Cst: 스토리지 커패시터
C1: 제1 커패시터 LD: 발광 소자
PL1~PL5: 전원선

Claims (20)

  1. 제1 주사선, 제2 주사선, 제3 주사선, 발광 제어선, 및 데이터선에 접속되는 화소;
    제1 비발광 기간에 상기 제1 주사선, 상기 제2 주사선, 및 상기 제3 주사선으로 각각 제1 주사 신호, 제2 주사 신호, 및 제3 주사 신호를 공급하고, 제2 비발광 기간에 상기 제2 주사선으로 상기 제2 주사 신호를 공급하는 주사 구동부;
    상기 제1 비발광 기간 및 상기 제2 비발광 기간에 발광 제어선으로 발광 제어 신호를 공급하는 발광 구동부; 및
    상기 제1 비발광 기간에 상기 데이터선으로 데이터 신호를 공급하는 데이터 구동부를 포함하고,
    상기 화소는,
    발광 소자;
    제1 노드의 전압에 기초하여 제1 전원 전압을 제공하는 제1 전원선으로부터 상기 발광 소자를 통해 제2 전원 전압을 제공하는 제2 전원선으로 흐르는 구동 전류를 제어하는 제1 트랜지스터;
    상기 데이터선과 제2 노드 사이에 접속되며, 상기 제1 주사선으로 공급되는 상기 제1 주사 신호에 응답하여 턴-온되는 제2 트랜지스터;
    상기 제1 노드와 상기 제2 노드 사이에 접속되는 제1 커패시터;
    제3 전원 전압을 제공하는 제3 전원선과 상기 제1 노드 사이에 접속되며, 상기 제3 주사선으로 공급되는 상기 제3 주사 신호에 응답하여 턴-온되는 제3 트랜지스터;
    상기 제1 노드와 제3 노드 사이에 접속되는 스토리지 커패시터;
    상기 제3 노드와 제4 전원 전압을 제공하는 제4 전원선 사이에 접속되며, 상기 제2 주사선으로 공급되는 상기 제2 주사 신호에 응답하여 턴-온되는 제4 트랜지스터;
    상기 제1 전원선과 상기 제1 트랜지스터 사이에 접속되며, 상기 발광 제어선으로 공급되는 상기 발광 제어 신호에 응답하여 턴-오프되는 제5 트랜지스터; 및
    상기 제3 주사 신호에 응답하여 제5 전원 전압을 상기 제2 노드에 제공하는 제6 트랜지스터를 포함하는, 표시 장치.
  2. 제 1 항에 있어서, 상기 제1 트랜지스터는,
    상기 제5 트랜지스터에 접속되는 제1 전극;
    상기 제3 노드에 전기적으로 접속되는 제2 전극;
    상기 제1 노드에 접속되는 제1 게이트 전극; 및
    상기 제2 전극에 접속되는 제2 게이트 전극을 포함하는, 표시 장치.
  3. 제 2 항에 있어서, 상기 제6 트랜지스터는 상기 제3 전원선과 상기 제2 노드 사이에 접속되고,
    상기 제5 전원 전압은 상기 제3 전원 전압인, 표시 장치.
  4. 제 2 항에 있어서, 상기 제2 내지 제6 트랜지스터들 중 적어도 하나는,
    산화물 반도체 패턴;
    상기 산화물 반도체 패턴에 중첩하는 제1 게이트 전극; 및
    상기 산화물 반도체 패턴을 사이에 두고 상기 제1 게이트 전극과 대향하며, 상기 제1 게이트 전극에 전기적으로 연결되는 제2 게이트 전극을 포함하는, 표시 장치.
  5. 제 2 항에 있어서, 상기 제1 비발광 기간은 순차적으로 진행되는 제1 기간, 제2 기간, 제3 기간, 및 제4 기간을 포함하고,
    상기 제1 기간 동안 상기 제2 주사선 및 상기 제3 주사선으로 각각 상기 제2 주사 신호 및 상기 제3 주사 신호가 공급되는, 표시 장치.
  6. 제 5 항에 있어서, 상기 제2 기간 동안, 상기 제3 주사선으로 상기 제3 주사 신호가 공급되고, 상기 발광 제어 신호의 중단에 의해 상기 제5 트랜지스터가 턴-온되는, 표시 장치.
  7. 제 6 항에 있어서, 상기 제3 기간 동안 상기 제1 주사선 및 상기 제2 주사선으로 각각 상기 제1 주사 신호 및 상기 제2 주사 신호가 공급되며,
    상기 제1 주사 신호에 대응하여 상기 데이터 신호가 상기 화소로 공급되는, 표시 장치.
  8. 제 7 항에 있어서, 상기 제4 기간 동안 상기 제2 주사선으로 상기 제2 주사 신호가 공급되는, 표시 장치.
  9. 제 2 항에 있어서, 상기 제6 트랜지스터는 제5 전원선과 상기 제2 노드 사이에 접속되고,
    상기 제5 전원 전압은 상기 제3 전원 전압과 상이한, 표시 장치.
  10. 제 2 항에 있어서, 상기 제6 트랜지스터는 상기 제1 노드와 상기 제2 노드 사이에 접속되고,
    상기 제5 전원 전압은 상기 제3 전원 전압과 동일한, 표시 장치.
  11. 제 2 항에 있어서, 상기 주사 구동부는 상기 제1 비발광 기간 및 상기 제2 비발광 기간에 제4 주사선을 통해 상기 화소로 제4 주사 신호를 공급하는, 표시 장치.
  12. 제 11 항에 있어서, 상기 화소는,
    제5 전원 전압을 전달하는 제5 전원선과 상기 제1 트랜지스터의 상기 제2 전극 사이에 접속되고, 상기 제4 주사 신호에 응답하여 턴-온되는 제7 트랜지스터; 및
    상기 제1 트랜지스터의 상기 제2 전극과 상기 제3 노드 사이에 접속되고, 상기 발광 제어 신호에 응답하여 턴-오프되는 제8 트랜지스터를 더 포함하는, 표시 장치.
  13. 제 12 항에 있어서, 상기 주사 구동부는 상기 제4 기간에 상기 제4 주사선으로 상기 제4 주사 신호를 공급하는, 표시 장치.
  14. 제 13 항에 있어서, 상기 제4 주사 신호는 상기 제3 기간의 적어도 일부에 중첩하는, 표시 장치.
  15. 제 2 항에 있어서, 상기 스토리지 커패시터의 정전 용량은 상기 제1 커패시터의 정전 용량보다 큰, 표시 장치.
  16. 발광 소자;
    제1 노드의 전압에 기초하여 제1 전원 전압을 제공하는 제1 전원선으로부터 상기 발광 소자를 통해 제2 전원 전압을 제공하는 제2 전원선으로 흐르는 구동 전류를 제어하는 제1 트랜지스터;
    데이터선과 제2 노드 사이에 접속되며, 제1 주사선으로 공급되는 제1 주사 신호에 응답하여 턴-온되는 제2 트랜지스터;
    상기 제1 노드와 상기 제2 노드 사이에 접속되는 제1 커패시터;
    제3 전원 전압을 제공하는 제3 전원선과 상기 제1 노드 사이에 접속되며, 제3 주사선으로 공급되는 제3 주사 신호에 응답하여 턴-온되는 제3 트랜지스터;
    상기 제1 노드와 제3 노드 사이에 접속되는 스토리지 커패시터;
    상기 제3 노드와 제4 전원 전압을 제공하는 제4 전원선 사이에 접속되며, 제2 주사선으로 공급되는 제2 주사 신호에 응답하여 턴-온되는 제4 트랜지스터;
    상기 제1 전원선과 상기 제1 트랜지스터 사이에 접속되며, 발광 제어선으로 공급되는 발광 제어 신호에 응답하여 턴-오프되는 제5 트랜지스터; 및
    제5 전원 전압을 제공하는 제5 전원선과 상기 제2 노드 사이에 접속되는 제6 트랜지스터를 포함하는, 화소.
  17. 제 16 항에 있어서, 상기 제1 트랜지스터는,
    상기 제5 트랜지스터에 접속되는 제1 전극;
    상기 제3 노드에 전기적으로 접속되는 제2 전극;
    상기 제1 노드에 접속되는 제1 게이트 전극; 및
    상기 제2 전극에 접속되는 제2 게이트 전극을 포함하고,
    상기 스토리지 커패시터의 정전 용량은 상기 제1 커패시터의 정전 용량보다 큰, 화소.
  18. 제 17 항에 있어서, 한 프레임 기간은 제1 비발광 기간 및 적어도 하나의 상기 제2 비발광 기간을 포함하고,
    상기 제1 비발광 기간은 순차적으로 진행되는 제1 기간, 제2 기간, 제3 기간, 및 제4 기간을 포함하며,
    상기 제1 기간 동안 상기 제3 트랜지스터, 상기 제4 트랜지스터, 및 상기 제6 트랜지스터가 턴-온되는, 화소.
  19. 제 18 항에 있어서, 상기 제2 기간 동안 상기 제3 트랜지스터, 상기 제5 트랜지스터, 및 상기 제6 트랜지스터가 턴-온되며, 상기 제1 트랜지스터의 문턱 전압이 상기 스토리지 커패시터에 저장되는, 화소.
  20. 제 19 항에 있어서, 상기 제3 기간 동안 상기 제2 트랜지스터 및 상기 제4 트랜지스터가 턴-온되며, 데이터 신호가 기입되고,
    상기 제4 기간 동안 상기 제4 트랜지스터가 턴-온되는, 화소.
KR1020210101599A 2021-08-02 2021-08-02 화소 및 이를 포함하는 표시 장치 KR20230020073A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210101599A KR20230020073A (ko) 2021-08-02 2021-08-02 화소 및 이를 포함하는 표시 장치
US17/745,179 US11741887B2 (en) 2021-08-02 2022-05-16 Pixel and display device having a frame frequency with a plurality of non-emission periods
CN202210920343.4A CN115701630A (zh) 2021-08-02 2022-08-02 像素和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210101599A KR20230020073A (ko) 2021-08-02 2021-08-02 화소 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20230020073A true KR20230020073A (ko) 2023-02-10

Family

ID=85038785

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210101599A KR20230020073A (ko) 2021-08-02 2021-08-02 화소 및 이를 포함하는 표시 장치

Country Status (3)

Country Link
US (1) US11741887B2 (ko)
KR (1) KR20230020073A (ko)
CN (1) CN115701630A (ko)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003233337A (ja) 2001-12-04 2003-08-22 Casio Comput Co Ltd 発光表示装置および電子機器
KR100635509B1 (ko) * 2005-08-16 2006-10-17 삼성에스디아이 주식회사 유기 전계발광 표시장치
KR101907959B1 (ko) 2011-11-23 2018-12-20 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치
KR102426457B1 (ko) 2016-02-29 2022-07-29 삼성디스플레이 주식회사 화소 및 이를 포함하는 유기 발광 표시 장치
KR102566782B1 (ko) 2016-03-09 2023-08-16 삼성디스플레이 주식회사 스캔 구동부 및 이를 포함하는 표시 장치
KR101856378B1 (ko) * 2016-10-31 2018-06-20 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그의 구동 방법
US10909923B2 (en) * 2019-05-07 2021-02-02 Samsung Display Co., Ltd. Pixel circuit and display device including the same

Also Published As

Publication number Publication date
CN115701630A (zh) 2023-02-10
US11741887B2 (en) 2023-08-29
US20230036497A1 (en) 2023-02-02

Similar Documents

Publication Publication Date Title
US11444106B2 (en) Semiconductor device, display device, and electronic appliance
JP5080733B2 (ja) 表示装置及びその駆動方法
US7355459B2 (en) Electronic circuit, method of driving electronic circuit, electronic device, electro-optical device, method of driving electro-optical device, and electronic apparatus
JP3772889B2 (ja) 電気光学装置およびその駆動装置
US7999800B2 (en) Display device for partial display
JP5781544B2 (ja) 画像表示装置
US8400374B2 (en) Semiconductor device
US7319443B2 (en) Current source circuit, display device using the same and driving method thereof
KR20090127224A (ko) 주사 구동 회로 및 주사 구동 회로를 구비한 표시장치
CN111916021A (zh) 像素电路和显示装置
JP4039441B2 (ja) 電気光学装置および電子機器
KR20060096857A (ko) 표시 장치 및 그 구동 방법
KR100646935B1 (ko) 발광 표시장치
KR20210083918A (ko) 전계발광 표시장치
JP2008083117A (ja) 表示装置
TWI736862B (zh) 發光二極體顯示面板
KR20050036042A (ko) 일렉트로 루미네센스 표시장치
JP7362889B2 (ja) 表示装置
CN115410531A (zh) 像素电路及其驱动方法、硅基显示面板和显示装置
KR20230020073A (ko) 화소 및 이를 포함하는 표시 장치
WO2022124165A1 (ja) 表示装置
KR20230160694A (ko) 화소 및 이를 포함하는 표시장치
JP2010008520A (ja) 表示装置