KR102566782B1 - 스캔 구동부 및 이를 포함하는 표시 장치 - Google Patents

스캔 구동부 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR102566782B1
KR102566782B1 KR1020160028287A KR20160028287A KR102566782B1 KR 102566782 B1 KR102566782 B1 KR 102566782B1 KR 1020160028287 A KR1020160028287 A KR 1020160028287A KR 20160028287 A KR20160028287 A KR 20160028287A KR 102566782 B1 KR102566782 B1 KR 102566782B1
Authority
KR
South Korea
Prior art keywords
signal
clock signal
voltage
response
gate
Prior art date
Application number
KR1020160028287A
Other languages
English (en)
Other versions
KR20170105683A (ko
Inventor
나지수
공지혜
황영인
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160028287A priority Critical patent/KR102566782B1/ko
Priority to US15/452,862 priority patent/US10510301B2/en
Publication of KR20170105683A publication Critical patent/KR20170105683A/ko
Application granted granted Critical
Publication of KR102566782B1 publication Critical patent/KR102566782B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only

Abstract

스캔 구동부는 스캔 구동부는 제1 클럭 신호에 응답하여 제n-1 게이트 신호를 제1 제어 노드에 인가하는 제1-1 트랜지스터, 상기 제1 제어 노드의 전압에 응답하여 상기 제2 클럭 신호에 동기된 제n 게이트 신호를 출력하는 제1-8 트랜지스터, 상기 제1 클럭 신호에 응답하여 제1 게이트 전압을 제2 제어 노드에 인가하는 제1-6 트랜지스터, 상기 제2 제어 노드에 응답하여 제2 게이트 전압을 상기 제n 게이트 신호로 출력하는 제1-7 트랜지스터를 포함하는 제1 신호 생성부('n'은 자연수), 및 제3 클럭 신호에 응답하여 제n-1 보상 제어 신호를 제3 제어 노드에 인가하는 제2-1 트랜지스터, 상기 제3 제어 노드의 전압에 응답하여 상기 제1 게이트 전압을 제n 보상 제어 신호로 출력하는 제2-6 트랜지스터, 상기 제2 클럭 신호에 응답하여 제4 제어 노드에 상기 제1 게이트 전압을 인가하는 제2-5 트랜지스터 및 상기 제4 제어 노드의 전압에 응답하여 상기 제2 게이트 전압을 상기 제n 보상 제어 신호로 출력하는 제2-3 트랜지스터를 포함하는 제2 신호 생성부를 포함한다.

Description

스캔 구동부 및 이를 포함하는 표시 장치{SCAN DRIVER AND DISPLAY APPARATUS HAVING THE SAME}
본 발명은 스캔 구동부 및 이를 포함하는 표시 장치에 관한 것으로서, 더욱 상세하게는 간단한 회로 구현을 위한 스캔 구동부 및 이를 포함하는 표시 장치에 관한 것이다.
평판 표시 장치 중 유기 발광 표시 장치(OLED)는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 발광 다이오드를 이용하여 영상을 표시하는 것으로, 이는 빠른 응답속도를 가짐과 동시에 낮은 소비전력으로 구동되는 장점이 있다.
유기 발광 표시 장치는 화소 회로를 포함하는 표시 패널과, 화소 회로를 구동하기 위한 복수의 구동부들을 포함한다. 상기 화소 회로는 유기 발광 다이오드 및 상기 유기 발광 다이오드를 구동하는 복수의 트랜지스터들을 포함한다. 상기 복수의 구동부들은 데이터 라인을 구동하는 데이터 구동부, 게이트 라인들을 구동하는 게이트 구동부 및 발광 제어 라인들을 구동하기 위한 발광 구동부를 포함한다.
상기 복수의 구동부들은 상기 표시 패널의 주변 영역에 외장 회로로 실장된다. 상기 복수의 구동부들이 상기 표시 패널의 주변 영역에 실장됨에 따라서 상기 유기 발광 표시 장치의 전체적인 사이즈가 증가하고, 생산 원가가 증가하는 단점을 갖는다.
본 발명의 일 목적은 회로 구현이 간단한 스캔 구동부를 제공하는 것이다.
본 발명의 다른 목적은 상기 스캔 구동부를 표시 패널에 내장한 표시 장치를 제공하는 것이다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 스캔 구동부는 제1 클럭 신호에 응답하여 제n-1 게이트 신호를 제1 제어 노드에 인가하는 제1-1 트랜지스터, 상기 제1 제어 노드의 전압에 응답하여 상기 제2 클럭 신호에 동기된 제n 게이트 신호를 출력하는 제1-8 트랜지스터, 상기 제1 클럭 신호에 응답하여 제1 게이트 전압을 제2 제어 노드에 인가하는 제1-6 트랜지스터, 상기 제2 제어 노드에 응답하여 제2 게이트 전압을 상기 제n 게이트 신호로 출력하는 제1-7 트랜지스터를 포함하는 제1 신호 생성부('n'은 자연수), 및 제3 클럭 신호에 응답하여 제n-1 보상 제어 신호를 제3 제어 노드에 인가하는 제2-1 트랜지스터, 상기 제3 제어 노드의 전압에 응답하여 상기 제1 게이트 전압을 제n 보상 제어 신호로 출력하는 제2-6 트랜지스터, 상기 제2 클럭 신호에 응답하여 제4 제어 노드에 상기 제1 게이트 전압을 인가하는 제2-5 트랜지스터 및 상기 제4 제어 노드의 전압에 응답하여 상기 제2 게이트 전압을 상기 제n 보상 제어 신호로 출력하는 제2-3 트랜지스터를 포함하는 제2 신호 생성부를 포함한다.
일 실시예에서, 상기 제2 신호 생성부는 상기 제2 클럭 신호에 응답하여 상기 제3 제어 노드에 상기 제2 게이트 전압을 인가하는 제2-4 트랜지스터, 및 상기 제n-1 보상 제어 신호에 응답하여 상기 제2 게이트 전압을 상기 제4 제어 노드에 인가하는 제2-2 트랜지스터를 더 포함할 수 있다.
일 실시예에서, 상기 제1 신호 생성부는 상기 제1 제어 노드의 전압에 응답하여 상기 제2 제어 노드에 상기 제1 클럭 신호를 인가하는 제1-5 트랜지스터, 상기 제2 클럭 신호에 응답하여 구동하는 제1-3 트랜지스터, 상기 제2 제어 노드의 전압에 응답하여 구동하는 제1-4 트랜지스터, 및 상기 제1 클럭 신호에 응답하여 구동하는 제1-2 트랜지스터를 더 포함할 수 있다.
일 실시예에서, 상기 스캔 구동부는 상기 제n 게이트 신호를 이용하여 제n 발광 제어 신호를 생성하는 제3 신호 생성부를 더 포함할 수 있다.
일 실시예에서, 상기 제3 스캔 구동부는 제4 클럭 신호에 응답하여 상기 제n 게이트 신호를 제5 제어 노드에 인가하는 제3-3 트랜지스터, 상기 제5 제어 노드의 전압에 응답하여 상기 제1 게이트 전압을 제n 발광 제어 신호로 출력하는 제3-4 트랜지스터, 및 상기 제n 게이트 신호에 응답하여 상기 제2 게이트 전압을 상기 제n 발광 제어 신호로 출력하는 제3-1 트랜지스터를 포함할 수 있다.
일 실시예에서, 상기 제3 신호 생성부는 상기 제n 게이트 신호에 응답하여 상기 제5 제어 노드에 상기 제2 게이트 전압을 인가하는 제3-2 트랜지스터를 더 포함할 수 있다.
일 실시예에서, 상기 제2 클럭 신호는 상기 제1 클럭 신호 보다 1 수평 주기 지연되고, 상기 제3 클럭 신호는 상기 제2 클럭 신호 보다 1 수평 주기 지연되고, 상기 제4 클럭 신호는 상기 제3 클럭 신호 보다 1 수평 주기 지연되고, 상기 제1 클럭 신호는 상기 제4 클럭 신호 보다 수평 주기 지연될 수 있다.
일 실시예에서, 제n-1 회로 스테이지는 상기 제1 클럭 신호에 동기된 제n-1 게이트 신호를 생성하고, 제n 회로 스테이지는 상기 제2 클럭 신호에 동기된 제n 게이트 신호를 생성하고, 제n+1 회로 스테이지는 상기 제3 클럭 신호에 동기된 제n+1 게이트 신호를 생성하고, 제n+2 회로 스테이지는 상기 제4 클럭 신호에 동기된 제n+2 게이트 신호를 생성할 수 있다.
상기 다른 목적을 달성하기 위해, 본 발명의 실시예들에 따른 표시 장치는 화소 회로가 배열된 표시 영역과 상기 표시 영역을 둘러싸는 주변 영역을 포함하는 표시 패널, 상기 주변 영역에 배치되고 복수의 게이트 신호들, 복수의 발광 제어 신호들 및 복수의 보상 제어 신호들을 출력하는 복수의 회로 스테이지들을 포함하는 스캔 구동부를 포함하고, 제n 회로 스테이지('n'은 자연수)는 제1 클럭 신호에 응답하여 제n-1 게이트 신호를 제1 제어 노드에 인가하는 제1-1 트랜지스터, 상기 제1 제어 노드의 전압에 응답하여 상기 제2 클럭 신호에 동기된 제n 게이트 신호를 출력하는 제1-8 트랜지스터, 상기 제1 클럭 신호에 응답하여 제1 게이트 전압을 제2 제어 노드에 인가하는 제1-6 트랜지스터, 상기 제2 제어 노드에 응답하여 제2 게이트 전압을 상기 제n 게이트 신호로 출력하는 제1-7 트랜지스터를 포함하는 제1 신호 생성부, 및 제3 클럭 신호에 응답하여 제n-1 보상 제어 신호를 제3 제어 노드에 인가하는 제2-1 트랜지스터, 상기 제3 제어 노드의 전압에 응답하여 상기 제1 게이트 전압을 제n 보상 제어 신호로 출력하는 제2-6 트랜지스터, 상기 제2 클럭 신호에 응답하여 제4 제어 노드에 상기 제1 게이트 전압을 인가하는 제2-5 트랜지스터 및 상기 제4 제어 노드의 전압에 응답하여 상기 제2 게이트 전압을 상기 제n 보상 제어 신호로 출력하는 제2-3 트랜지스터를 포함하는 제2 신호 생성부를 포함한다.
일 실시예에서, 상기 제2 신호 생성부는 상기 제2 클럭 신호에 응답하여 상기 제3 제어 노드에 상기 제2 게이트 전압을 인가하는 제2-4 트랜지스터 및 상기 제n-1 보상 제어 신호에 응답하여 상기 제2 게이트 전압을 상기 제4 제어 노드에 인가하는 제2-2 트랜지스터를 더 포함할 수 있다.
일 실시예에서, 상기 제1 신호 생성부는 상기 제1 제어 노드의 전압에 응답하여 상기 제2 제어 노드에 상기 제1 클럭 신호를 인가하는 제1-5 트랜지스터, 상기 제2 클럭 신호에 응답하여 구동하는 제1-3 트랜지스터, 상기 제2 제어 노드의 전압에 응답하여 구동하는 제1-4 트랜지스터, 및 상기 제1 클럭 신호에 응답하여 구동하는 제1-2 트랜지스터를 더 포함할 수 있다.
일 실시예에서, 상기 제n 게이트 신호를 이용하여 제n 발광 제어 신호를 생성하는 제3 신호 생성부를 더 포함할 수 있다.
일 실시예에서, 상기 신호 생성부는 제4 클럭 신호에 응답하여 상기 제n 게이트 신호를 제5 제어 노드에 인가하는 제3-3 트랜지스터, 상기 제5 제어 노드의 전압에 응답하여 상기 제1 게이트 전압을 제n 발광 제어 신호로 출력하는 제3-4 트랜지스터, 및 상기 제n 게이트 신호에 응답하여 상기 제2 게이트 전압을 상기 제n 발광 제어 신호로 출력하는 제3-1 트랜지스터를 포함할 수 있다.
일 실시예에서, 상기 제3 신호 생성부는 상기 제n 게이트 신호에 응답하여 상기 제5 제어 노드에 상기 제2 게이트 전압을 인가하는 제3-2 트랜지스터를 더 포함할 수 있다.
일 실시예에서, 상기 제2 클럭 신호는 상기 제1 클럭 신호 보다 1 수평 주기 지연되고, 상기 제3 클럭 신호는 상기 제2 클럭 신호 보다 1 수평 주기 지연되고, 상기 제4 클럭 신호는 상기 제3 클럭 신호 보다 1 수평 주기 지연되고, 상기 제1 클럭 신호는 상기 제4 클럭 신호 보다 수평 주기 지연될 수 있다.
일 실시예에서, 상기 스캔 구동부의 제n-1 회로 스테이지는 상기 제1 클럭 신호에 동기된 제n-1 게이트 신호를 생성하고, 제n 회로 스테이지는 상기 제2 클럭 신호에 동기된 제n 게이트 신호를 생성하고, 제n+1 회로 스테이지는 상기 제3 클럭 신호에 동기된 제n+1 게이트 신호를 생성하고, 제n+2 회로 스테이지는 상기 제4 클럭 신호에 동기된 제n+2 게이트 신호를 생성할 수 있다.
일 실시예에서, 상기 스캔 구동부의 복수의 트랜지스터들은 NMOS((N-type Metal Oxide Semiconductor) 트랜지스터일 수 있다.
일 실시예에서, 상기 화소 회로는 유기 발광 다이오드(Organic Light Emiitting Diode; OLED), 제1 노드에 연결되는 제어 전극, 제2 노드에 연결된 제1 전극 및 제1 전원 전압이 인가되는 제2 전극을 포함하는 구동 트랜지스터, 상기 제n 게이트 신호가 인가되는 제어 전극, 데이터 전압이 인가되는 제1 전극 및 상기 제1 노드에 연결된 제2 전극을 포함하는 제1 화소 트랜지스터, 및 상기 제n 발광 제어 신호가 인가되는 제어 전극, 상기 제1 전원 전압이 인가되는 제1 전극 및 상기 구동 트랜지스터와 연결된 제2 전극을 포함하는 제2 화소 트랜지스터를 포함할 수 있다.
일 실시예에서, 상기 화소 회로는 상기 제n 보상 제어 신호가 인가되는 제어 전극, 기준 전압이 인가되는 제1 전극 및 상기 제1 노드에 연결된 제2 전극을 포함하는 제3 화소 트랜지스터 및 제n+1 게이트 신호가 인가되는 제어 전극, 초기화 전압이 인가되는 제1 전극 및 상기 제2 노드에 연결된 제2 전극을 포함하는 제4 화소 트랜지스터를 더 포함할 수 있다.
일 실시예에서, 상기 화소 회로의 복수의 트랜지스터들은 NMOS(N-type Metal Oxide Semiconductor) 트랜지스터일 수 있다.
상기와 같은 본 발명의 실시예들에 따른 스캔 구동부 및 이를 포함하는 표시 장치에 따르면, 표시 패널의 주변 영역에 내장되는 스캔 구동부의 회로 사이즈를 줄일 수 있다. 또한, 외장형 구동 회로를 생략함으로써 생산 비용을 절감할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 블록도이다.
도 2는 도 1의 화소 회로에 대한 회로도이다.
도 3은 도 2의 화소 회로의 구동 신호를 설명하기 위한 파형도이다.
도 4는 도 1의 스캔 구동부에 대한 블록도이다.
도 5는 도 1의 스캔 구동부에 따른 제n 회로 스테이지의 회로도이다.
도 6은 도 5의 제n 회로 스테이지의 구동 방법을 설명하기 위한 입출력 신호들의 파형도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 블록도이다.
도 1을 참조하면, 상기 표시 장치는 표시 패널(100), 타이밍 제어부(200), 전압 생성부(300), 데이터 구동부(400) 및 스캔 구동부(500)를 포함한다.
상기 표시 패널(100)은 복수의 화소들(P)이 매트릭스 형태로 배열된 표시 영역(DA)과 상기 표시 영역(DA)을 둘러싸는 주변 영역(PA)을 포함한다. 상기 복수의 화소들(P) 각각은 유기 발광 다이오드((Organic Light Emiitting Diode; OLED) 및 상기 유기발광 다이오드(OLED)를 구동하는 복수의 화소트랜지스터들을 포함하는 화소회로(Pc)를 포함한다.
상기 표시 패널(100)은 복수의 화소 회로들(Pc)을 구동하기 위한 복수의 데이터 라인들(DL), 복수의 게이트 라인들(GL), 복수의 발광 제어 라인들(EL) 및 복수의 보상 제어 라인들(RL)을 포함한다.
상기 복수의 데이터 라인들(DL)은 상기 표시패널(100)의 제1 방향(D1)으로 연장된 화소열 단위로 화소 회로들(Pc)에 데이터 전압을 전달한다.
상기 복수의 게이트 라인들(GL), 상기 복수의 발광제어 라인들(EL) 및 상기 복수의 보상제어 라인들(RL)은 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로연장된 화소 행 단위로 화소 회로들(Pc)에 게이트 신호, 발광제어 신호 및 보상제어 신호를 전달한다.
상기 타이밍 제어부(200)는 상기 표시 장치의 전반적인 구동을 제어한다. 예를 들면, 상기타이밍 제어부(200)는 상기 데이터 구동부(400)의 구동 타이밍을 제어하기 위한 복수의 데이터 제어 신호들 및 상기 스캔 구동부(500)의 구동 타이밍을 제어하기 위한 복수의 스캔제어 신호들을 포함할 수 있다. 상기복수의 스캔 제어 신호들은 복수의 스캔 개시 신호들 및 복수의 클럭신호들을 포함할 수 있다.
상기 전압 생성부(300)는 외부 전압을 이용하여 복수의 구동 전압들을 생성한다. 상기 복수의 구동전압들은 상기 데이터 구동부(400)에 제공되는 데이터 구동 전압과 상기스캔 구동부(500)에 제공되는 스캔 구동 전압및 상기 표시 패널(100)에 제공되는 패널 구동 전압을 포함한다. 상기 스캔 구동전압은 제1 게이트 전압(VGH) 및 제2 게이트 전압(VGL)을 포함할 수 있다. 상기 패널 구동전압은 제1 전원 전압(ELVDD), 제2 전원 전압(ELVSS), 초기화 전압(VINIT) 및 기준 전압(VREF)을 포함할 수 있다.
상기 데이터 구동부(400)는 상기 표시 패널(100)의 주변 영역(PA)에 외장형으로 실장될 수 있다. 상기 데이터 구동부(400)는 상기 화소 회로(Pc)에 제공되는 데이터 전압을 출력한다. 상기데이터 구동부(400)는 수평 주기, 예컨데, 화소 행(수평 라인) 단위로 데이터 전압을 출력할 수 있다.
상기 스캔 구동부(500)는 상기 표시 패널(100)의 상기 주변 영역(PA)에 내장형으로 실장된다. 예를들면, 상기 스캔 구동부(500)는 복수의 트랜지스터들을 포함하고, 상기복수의 트랜지스터들은 상기화소 회로(Pc)에 포함된 상기 화소 트랜지스터들과 동일한 제조공정을 통해 상기 주변영역(PA)에 직접 형성된다.
상기 스캔 구동부(500)는 상기 표시 영역(DA)의 복수의 화소 행들을 순차적으로 구동하는 복수의 회로스테이지들(CS1, ..,CSn, .., CSN)을 포함한다(여기서, n 및 N 은 자연수).
상기 스캔 구동부(500)는 상기 타이밍 제어부(200)로부터 제공된 복수의 클럭 신호들을 이용하여 복수의 게이트 신호들, 복수의 발광제어 신호들 및 복수의 보상 제어 신호들을 생성한다.
예를 들면, 상기스캔 구동부(500)의 제n 회로 스테이지(CSn)는 제n 화소 행에 포함된 화소회로들(Pc)을 구동하기 위한제n 게이트 신호, 제n 발광 제어 신호 및 제n 보정 제어 신호를 생성하여 출력한다.
본 실시예에 따르면, 상기 스캔 구동부(500)는 상기 게이트 신호를 생성하기 위한 상기 복수의 클럭신호들을 공유하여 상기발광 제어 신호 및 상기 보상 제어 신호를 생성할 수 있다. 상기스캔 구동부(500)는 게이트 신호를 생성하는 게이트 구동부, 발광제어 신호를 생성하는 발광 구동부 및 보상 제어 신호를 생성하는 보상 구동부를 하나로 통합하여 회로 사이즈를 줄여상기 주변 영역(PA)에 내장할 수 있다.
도 2는 도 1의 화소 회로에 대한 회로도이다. 도 3은 도 2의 화소 회로의 구동 신호를 설명하기 위한 파형도이다.
도 2 및 도 3을 참조하면, 상기 화소 회로(Pc)는 유기 발광 다이오드(OLED), 구동 트랜지스터(DTp), 제1 화소 트랜지스터(Tp1), 제2 화소 트랜지스터(Tp2), 제3 화소 트랜지스터(Tp3), 제4 화소 트랜지스터(Tp4) 및 화소 커패시터(Cp)를 포함한다. 상기 화소 회로(Pc)에 포함된 복수의 트랜지스터들은 NMOS(N-type Metal Oxide Semiconductor) 트랜지스터일 수 있다. 제m 데이터 라인(DLm)(m은 자연수), 제n 게이트 라인(GLn), 제n+1 게이트 라인(GLn+1), 제n 발광 제어 라인(ELn), 제n 보상 제어 라인(RLn), 제 1 전원 라인(VL1), 제2 전원 라인(VL2), 제3 전원 라인(VL3) 및 제4 전원 라인(VL4)은 상기 화소 회로(Pc)에 구동 신호를 전달한다.
상기 구동 트랜지스터(DTp)는 제1 노드(N1)에 연결되는 제어 전극, 제2 화소 트랜지스터(Tp2)와 연결된 제1 전극 및 제2 노드(N2)에 연결된 제2 전극을 포함한다. 상기 제2 노드(N2)는 상기 유기 발광 다이오드(OLED)의 애노드(anode)에 연결되고, 상기 유기 발광 다이오드(OLED)의 캐소드(cathode)는 상기 제2 전원 라인(VL2)에 연결된다. 상기 제2 전원 라인(VL2)는 상기 제2 전원 전압(ELVSS)를 전달한다.
상기 제1 화소 트랜지스터(Tp1)는 제n 게이트 라인(GLn)에 연결된 제어 전극, 상기 제m 데이터 라인(DLm)에 연결된 제1 전극 및 상기 제1 노드(N1)에 연결된 제2 전극을 포함한다.
상기 제2 화소 트랜지스터(Tp2)는 상기 제n 발광 제어 라인(ELn)과 연결된 제어 전극, 상기 제1 전원 라인(VL1)에 연결된 제1 전극 및 상기 구동 트랜지스터(DTp)과 연결된 제2 전극을 포함한다. 상기 제1 전원 라인(VL1)은 제1 전원 전압(ELVDD)을 전달한다. 상기 제n 발광 제어 라인(ELn)은 제n 발광 제어 신호(EMn)를 전달한다.
상기 제3 화소 트랜지스터(Tp3)는 상기 제n 보상 제어 라인(RLn)과 연결된 제어 전극, 상기 제3 전원 라인(VL3)과 연결된 제1 전극 및 상기 제1 노드(N1)에 연결된 제2 전극을 포함한다. 상기 제3 전원 라인(VL3)은 기준 전압(VREF)를 전달한다. 상기 제n 보상 제어 라인(RLn)은 제n 보상 제어 신호(GRn)를 전달한다.
상기 제4 화소 트랜지스터(Tp4)는 상기 제n+1 게이트 라인(GLn+1)과 연결된 제어 전극, 상기 제4 전원 라인(VL4)에 연결된 제1 전극 및 상기 제2 노드(N2)에 연결된 제2 전극을 포함한다. 상기 제4 전원 라인(VL4)은 초기화 전압(VINT)를 전달한다.
상기 화소 커패시터(Cp)는 상기 제1 노드(N1)에 연결된 제1 전극과 상기 제2 노드(N2)에 연결된 제2 전극을 포함한다.
상기 화소 회로(Pc)의 구동 방법을 살펴보면, 제1 구간(t1)에는 상기 제1 화소 트랜지스터(Tp1)는 제n 게이트 신호(Gn)의 하이 전압에 응답하여 턴-온 되고, 상기 제2, 제3 및 제4 트랜지스터들(Tp2, Tp3, Tp4)은 제n 발광 제어 신호(EMn), 제n 보상 제어 신호(GRn) 및 제n+1 게이트 신호(Gn+1)의 로우 전압에 응답하여 턴-오프 된다. 이에 따라서, 상기 유기 발광 다이오드(OLED)는 발광 오프 된다. 상기 제1 구간(t1)은 발광 오프 구간이다.
이어, 제2 구간(t2)에 상기 제n 보상 제어 신호(GRn) 및 제n+1 게이트 신호(Gn+1)의 하이 전압에 응답하여 상기 제3 화소 트랜지스터(Tp3) 및 제4 화소 트랜지스터(Tp4)는 턴-온 되고, 상기 제1 및 제2 화소 트랜지스터들(Tp, Tp2)은 턴-오프 된다. 이에 따라서, 상기 기준 전압(VREF)이 상기 제1 노드(N1)에 인가되고, 상기 초기화 전압(VINT)이 상기 제2 노드(N2)에 인가된다. 상기 제2 구간(b)은 상기 구동 트랜지스터(DTp)의 초기화 구간이다.
이어, 제3 구간(t3)에 상기 제n 발광 제어 신호(EMn), 제n 보상 제어 신호(GRn)의 하이 전압에 응답하여 상기 제2 및 제3 화소 트랜지스터들(Tp1, Tp3)은 턴-온 되고, 상기 제1 및 제4 화소 트랜지스터들(Tp1, Tp4)은 턴-오프 된다. 이에 따라서, 상기 구동 트랜지스터(DTp)의 제1 전극의 기준 전압(VREF)은 상기 기준 전압과 상기 구동 트랜지스터(DTp)의 문턱 전압의 차에 대응하는 전압(VREF-Vth)으로 방전되고 상기 화소 커패시터(Cp)에는 문턱 전압이 저장된다. 상기 제3 구간(c) 동안 상기 구동 트랜지스터(DTp)의 제1 전극과 상기 제1 노드(N1)의 전압이 일정하게 유지된다. 상기 제3 구간(c) 동안 상기 구동 트랜지스터(DTp)의 보상 구간이다.
제4 구간(t4)에 상기 제n 게이트 신호(Gn)의 하이 전압에 응답하여 상기 제1 화소 트랜지스터(Tp1)만 턴-온 되고 나머지 제2, 제3 및 제4 화소 트랜지스터들(Tp2, Tp3, Tp4)은 턴-오프 된다. 이에 따라서, 상기 제1 노드(N1)에는 상기 제m 데이터 라인(DLm)으로 전달된 데이터 전압이 인가된다. 상기 데이터 전압은 화소 데이터의 계조, 즉, 유기 발광 다이오드(OLED)에 발광 휘도에 대응한다. 상기 제4 구간(t4) 동안 상기 화소 커패시터(Cp)에는 상기 데이터 전압이 저장될 수 있다. 상기 제4 구간(t4)은 데이터 기입 구간이다.
제5 구간(t5)에 상기 제n+1 게이트 신호(Gn+1)의 하이 전압에 응답하여 상기 제4 화소 트랜지스터(Tp4)만 턴-온 되고 나머지 제1, 2 및 제3 화소 트랜지스터들(Tp1, Tp2, Tp3)은 턴-오프 된다. 이에 따라서, 상기 초기화 전압(VNIT)이 제2 노드(N2)에 인가되고 상기 유기 발광 다이오드(OLED)의 애노드를 초기화할 수 있다. 상기 제5 구간(t5)은 상기 유기 발광 다이오드(OLED)의 애노드 초기화 구간이다.
제6 구간(t6)에 상기 제n 발광 제어 신호(EMn)의 하이 전압에 응답하여 상기 제2 화소 트랜지스터(Tp2)만 턴-온 되고 나머지 제1, 제3 및 제4 화소 트랜지스터들(Tp1, Tp3, Tp4)은 턴-오프 된다. 이에 따라 상기 구동 트랜지스터(DTp)는 상기 화소 커패시터(Cp)에 충전된 데이터 전압에 기초하여 상기 유기 발광 다이오드(OLED)를 구동하고 상기 유기 발광 다이오드(OLED)는 발광한다. 상기 제6 구간(t6)은 상기 유기 발광 다이오드(OLED)의 발광 구간이다.
이와 같이, 상기 화소 회로(Pc)를 구동하기 위해서는 제n 및 제n+1 게이트 신호들(Gn, Gn+1), 제n 발광 제어 신호(EMn) 및 제n 보상 제어 신호(GRn)가 수신된다.
도 4는 도 1의 스캔 구동부에 대한 블록도이다.
도 4를 참조하면, 상기 스캔 구동부(500)는 복수의 회로스테이지들(CSn-1, CSn, CSn+1, CSn+2)를 포함하고, 제1, 제2, 제3 및 제4 클럭신호들(CK1, CK2, CK3, CK4)을 전달하는 제1, 제2, 제3 및 제4 클럭 라인들(CL1, CL2, CL3, CL4), 제1 게이트 전압(VGH)을 전달하는 제1 게이트 전압라인(GVL1) 및 제2 게이트 전압(VGL)을 전달하는 제2 게이트 전압라인(GVL2)을 포함한다.
타이밍 제어부로부터 제공된 제1 스캔 개시 신호(SSP1), 제2 스캔 개시신호(SSP2) 및 제3 스캔 개시 신호(SSP3)가 상기 스캔 구동부(500)의 제1 회로 스테이지(CS1)에 수신되면, 상기 스캔 구동부(500)는 제1 스캔 개시신호(SSP1)에 기초하여 복수의 게이트 신호들(Gn-1, Gn, Gn+1, Gn+2)을 순차적으로 출력하고, 상기제2 스캔 개시 신호(SSP2)에 기초하여 복수의 보상제어 신호들(GRn-1, GRn, GRn+1, GRn+2)을 순차적으로 출력하고 상기제3 스캔 개시 신호(SSP3)에 기초하여 복수의 발광제어 신호들(EMn-1, EMn, EMn+1, EMn+2)을 순차적으로 출력한다.
복수의 회로 스테이지들(CSn-1, CSn, CSn+1, CSn+2) 각각은 제1 내지 제3 입력 단자들(IN1, IN2, IN3), 제1 내지 제4 클럭 단자들(CT1, CT2, CT3, CT4), 제1 내지 제3 출력 단자들(OT1, OT2, OT3), 제1 및 제2 전압 단자들(VT1, VT2)을 포함한다.
제1 입력 단자(IN1)는 이전 게이트 신호를 수신하고, 제2 입력 단자(IN2)는 이전 발광 제어신호를 수신하고, 제3 입력 단자(IN3)는 이전 보상 제어 신호를 수신한다.
제1 내지 제4 클럭 단자들(CT1, CT2, CT3, CT4)은 제1 내지 제4 클럭 신호들(CK1, CK2, CK3, CK4)를 수신한다. 예를 들면, 제1 클럭 신호(CK1)는 도 3에 도시된 바와같이 발광 오프 구간에 대응하는 제1 구간(t1)과 데이터 기입 구간에 대응하는 제4 구간(t4)에 하이 전압을 갖고프레임의 나머지 구간에 로우 전압을 갖는다. 제2 클럭 신호(CK2)는 상기 제1 클럭 신호(CK1)에 대해 1 수평주기(1H) 지연된 신호이고, 제3 클럭 신호(CK3)는 상기 제2 클럭 신호(CK2)에 대해 1 수평주기 지연된 신호이고, 제4 클럭 신호(CK4)는 상기 제3 클럭 신호(CK3)에 대해 1 수평주기 지연된 신호이고, 상기 제1 클럭신호(CK1)는 상기 제4 클럭 신호(CK4)에 대해 1 수평 주기 지연된 신호일 수 있다.
제1 전압 단자(VT1)는 제1 게이트 전압(VGH)를 수신하고, 제2 전압 단자(VT2)는 제2 게이트 전압(VGL)를 수신한다.
제1 출력 단자(OT1)는 게이트 신호를 출력하고, 제2 출력 단자(OT2)는 보상 제어 신호를 출력하고, 제3 출력 단자(OT3)는 발광 제어 신호를 출력한다.
예를 들면, 제n 회로 스테이지(CSn)를 참조하면, 제1 입력 단자(IN1)는 제n-1 게이트 신호(Gn-1)를 수신하고, 제2 입력 단자(IN2)는 제n-1 발광 제어 신호(EMn-1)를 수신하고, 제3 입력 단자(IN3)는 제n-1 보상 제어신호(GRn-1)를 수신한다. 상기제n-1 게이트 신호(Gn-1)는 상기 제1 클럭 신호(CK1)에 동기될 수 있다.
제1 클럭 단자(CT1)는 제1 클럭 신호(CK1)를 수신하고, 제2 클럭 단자(CT2)는 제2 클럭 신호(CK2)를 수신하고, 제3 클럭 단자(CT3)는 제3 클럭 신호(CK3)를 수신하고, 제4 클럭 단자(CT4)는 제4 클럭 신호(CK4)를 수신한다.
제1 출력 단자(OT1)는 상기 제2 클럭 신호(CK2)에 동기된 제n 게이트 신호(Gn)를 출력하고, 제2 출력 단자(OT2)는 제n 보상 제어신호(GRn)를 출력하고, 제3 출력 단자(OT3)는 제n 발광 제어 신호(EMn)를 출력한다.
한편, 제n+1 회로 스테이지(CSn+1)을 참조하면, 제1 입력 단자(IN1)는 제n 게이트 신호(Gn)를 수신하고, 제2 입력 단자(IN2)는 제n 발광 제어신호(EMn)를 수신하고, 제3 입력 단자(IN3)는 제n 보상 제어 신호(GRn)를 수신한다.
제1 내지 제4 클럭 단자들(CT1, CT2, CT3, CT4)은 상기 제n 회로스테이지(CSn)에 대해 1 수평주기 지연된 제1 내지 제4 클럭 신호들(CK1, CK2, CK3, CK4)를 수신한다. 구체적으로, 제1 클럭 단자(CT1)는 제2 클럭 신호(CK2)를 수신하고, 제2 클럭 단자(CT2)는 제3 클럭 신호(CK3)를 수신하고, 제3 클럭 단자(CT3)는 제4 클럭 신호(CK4)를 수신하고, 제4 클럭 단자(CT4)는 제1 클럭 신호(CK1)를 수신한다.
제1 출력 단자(OT1)는 상기 제3 클럭 신호(CK3)에 동기된 제n+1 게이트 신호(Gn+1)를 출력하고, 제2 출력 단자(OT2)는 제n+1 보상 제어신호(GRn+1)를 출력하고, 제3 출력 단자(OT3)는 제n+1 발광 제어 신호(EMn+1)를 출력한다.
한편, 제n+2 회로 스테이지(CSn+2)을 참조하면, 제1 입력 단자(IN1)는 제n+1 게이트 신호(Gn+1)를 수신하고, 제2 입력 단자(IN2)는 제n+1 발광 제어신호(EMn+1)를 수신하고, 제3 입력 단자(IN3)는 제n+1 보상 제어 신호(GRn+1)를 수신한다.
제1 내지 제4 클럭 단자들(CT1, CT2, CT3, CT4)은 상기 제n+1 회로스테이지(CSn+1)에 대해 1 수평주기 지연된 제1 내지 제4 클럭 신호들(CK1, CK2, CK3, CK4)를 수신한다. 구체적으로, 제1 클럭 단자(CT1)는 제3 클럭 신호(CK3)를 수신하고, 제2 클럭 단자(CT2)는 제4 클럭 신호(CK4)를 수신하고, 제3 클럭 단자(CT3)는 제1 클럭 신호(CK1)를 수신하고, 제4 클럭 단자(CT4)는 제2 클럭 신호(CK2)를 수신한다.
제1 출력 단자(OT1)는 상기 제4 클럭 신호(CK4)에 동기된 제n+2 게이트 신호(Gn+2)를 출력하고, 제2 출력 단자(OT2)는 제n+2 보상 제어신호(GRn+2)를 출력하고, 제3 출력 단자(OT3)는 제n+2 발광 제어 신호(EMn+2)를 출력한다.
이와 같이, 복수의 회로 스테이지들(CSn-1, CSn, CSn+1, CSn+2) 각각은 게이트 신호를 생성하기 위해 이용되는 복수의 클럭 신호들을 공유하여 발광 제어 신호 및 보상 제어 신호를 생성할 수 있다.
도 5는 도 1의 스캔 구동부에 따른 제n 회로 스테이지의 회로도이다.
도 5를 참조하면, 제n 회로 스테이지(CSn)는 복수의 트랜지스터들을포함하고, 제1 신호 생성부(610), 제3 신호 생성부(650) 및 제2 신호 생성부(630)를 포함한다. 상기 제n 회로 스테이지(CSn)에 포함된 복수의 트랜지스터들은 NMOS(N-type Metal Oxide Semiconductor) 트랜지스터일 수 있다.
또한, 상기 제n 회로 스테이지(CSn)는 제1 클럭신호(CK1)를 수신하는 제1 클럭 단자(CT1), 제2 클럭 신호(CK2)를 수신하는 제2 클럭 단자(CT2), 제3 클럭 신호(CK3)를 수신하는 제3 클럭 단자(CT3), 제4 클럭 신호(CK4)를 수신하는 제4 클럭 단자(CT4), 제1 게이트 전압(VGH)를 수신하는 제1 전압 단자(VT1) 및 제2 게이트 전압(VGL)을 수신하는 제2 전압 단자(VT2)를 포함한다. 또한, 상기 제n 회로 스테이지(CSn)는 제n-1 게이트 신호(Gn-1)를 수신하는 제1 입력 단자(IN1), 제n-1 발광 제어 신호(EMn-1)를 수신하는 제2 입력 단자(IN2) 및 제n-1 보상 제어 신호(GRn-1)를 수신하는 제3 입력 단자(IN3)를 포함하고, 제n 게이트 신호(Gn)를 출력하는 제1 출력 단자(OT1), 제n 보상 제어 신호(GRn)를 출력하는 제2 출력 단자(OT2) 및 제n 발광 제어 신호(EMn)를 출력하는 제3 출력 단자(OT3)를 포함한다.
상기 제1 신호생성부(610)는 제n-1 게이트 신호(Gn-1), 제1 클럭 신호(CK1) 및 제2 클럭 신호(CK2)를 이용하여 제n 게이트 신호(Gn)를 생성한다.
상기 제1 신호 생성부(610)는 제1-1 트랜지스터(T1-1), 제1-2 트랜지스터(T1-2), 제1-3 트랜지스터(T1-3), 제1-4 트랜지스터(T1-4), 제1-5 트랜지스터(T1-5), 제1-6 트랜지스터(T1-6), 제1-7 트랜지스터(T1-7) 및 제1-8 트랜지스터(T1-8)를 포함한다.
상기 제1-1 트랜지스터(T1-1)는 상기 제1 클럭 단자(CT1)에 연결된 제어전극, 상기 제1 입력단자(IN1)에 연결된 제1 전극 및 제1-2 트랜지스터(T1-2)에 연결된 제2 전극을 포함한다.
상기 제1-2 트랜지스터(T1-2)는 상기 제1 클럭 단자(CT1)에 연결된 제어전극, 상기 제1-1 트랜지스터(T1-1)에 연결된 제1 전극 및 제1 제어노드(Q1)에 연결된 제2 전극을 포함한다.
상기 제1-3 트랜지스터(T1-3)는 제2 클럭 단자(CT2)에 연결된 제어 전극, 제2 전압 단자(VT2)에 연결된 제1 전극 및 제1-4 트랜지스터(T1-4)에 연결된 제2 전극을 포함한다.
상기 제1-4 트랜지스터(T1-4)는 제2 제어 노드(Q2)에 연결된 제어 전극, 제1-3 트랜지스터(T1-3)에 연결된 제1 전극 및 제1 제어노드(Q1)에 연결된 제2 전극을 포함한다.
상기 제1-5 트랜지스터(T1-5)는 제1 제어 노드(Q1)에 연결된 제어 전극, 제2 제어 노드(Q2)에 연결된 제1 전극 및 제1 클럭 단자(CT1)에 연결된 제2 전극을 포함한다.
상기 제1-6 트랜지스터(T1-6)는 제1 클럭 단자(CT1)에 연결된 제어 전극, 제2 제어 노드(Q2)에 연결된 제1 전극 및 제1 전압 단자(VT1)에 연결된 제2 전극을 포함한다.
상기 제1-7 트랜지스터(T1-7)는 제2 제어 노드(Q2)에 연결된 제어 전극, 제2 전압 단자(VT2)에 연결된 제1 전극 및 제1 출력 단자(OT1)에 연결된 제2 전극을 포함한다.
상기 제1-8 트랜지스터(T1-8)는 제1 제어 노드(Q1)에 연결된 제어 전극, 제2 클럭 단자(CT2)에 연결된 제1 전극 및 제1 출력 단자(OT1)에 연결된 제2 전극을 포함한다.
또한, 상기 제1 신호생성부(610)는 상기 제1 제어 노드(Q1)에 연결된 제1 커패시터(C1) 및 상기 제2 제어 노드(Q2)에 연결된 제2 커패시터(C2)를 포함한다.
상기 제3 신호 생성부(650)는 상기 제n 게이트 신호(Gn) 및 제4 클럭신호(CK4)를 이용하여 제n 발광 제어 신호(EMn)를 생성한다.
상기 제3 신호 생성부(650)는 제3-1 트랜지스터(T3-1), 제3-2 트랜지스터(T3-2), 제3-3 트랜지스터(T3-3) 및 제3-4 트랜지스터(T3-4)를 포함한다.
상기 제3-1 트랜지스터(T3-1)는 제1 출력단자(OT1)에 연결된 제어전극, 제2 전압 단자(VT2)에 연결된 제1 전극 및 제3 출력 단자(OT3)에 연결된 제2 전극을 포함한다.
상기 제3-2 트랜지스터(T3-2)는 제1 출력단자(OT1)에 연결된 제어 전극, 제2 전압 단자(VT2)에 연결된 제1 전극 및 제5 제어 노드(Q5)에 연결된 제2 전극을 포함한다.
상기 제3-3 트랜지스터(T3-3)는 제4 클럭단자(CT4)에 연결된 제어전극, 제2 입력 단자(IN2)에 연결된 제1 전극 및 제5 제어노드(Q5)에 연결된 제2 전극을 포함한다.
상기 제3-4 트랜지스터(T3-4)는 제5 제어노드(Q5)에 연결된 제어 전극, 제1 전압 단자(VT1)에 연결된 제1 전극 및 제3 출력 단자(OT3)에 연결된 제2 전극을 포함한다.
상기 제2 신호 생성부(630)는 제n-1 회로 스테이지(CSn-1)의 제n-1 보상 제어신호(GRn-1), 제2 클럭신호(CK2) 및 제3 클럭신호(CK3)를 이용하여 제n 보상 제어 신호(GRn)를 생성한다.
상기 제2 신호 생성부(630)는 제2-1 트랜지스터(T2-1), 제2-2 트랜지스터(T2-2), 제2-3 트랜지스터(T2-3), 제2-4 트랜지스터(T2-4), 제2-5 트랜지스터(T2-5) 및 제2-6 트랜지스터(T2-6)를 포함한다.
상기 제2-1 트랜지스터(T2-1)는 제3 클럭 단자(CT3)에 연결된 제어 전극, 제3 입력 단자(IN3)에 연결된 제1 전극 및 제5 제어 노드(Q3)에 연결된 제2 전극을 포함한다.
상기 제2-2 트랜지스터(T2-2)는 제3 제어 노드(Q3)에 연결된 제어 전극, 제2 전압 단자(VT2)에 연결된 제1 전극 및 제4 제어 노드(Q4)에 연결된 제2 전극을 포함한다.
상기 제2-3 트랜지스터(T2-3)는 제4 제어 노드(Q4)에 연결된 제어 전극, 제2 전압 단자(VT2)에 연결된 제1 전극 및 제2 출력단자(OT2)에 연결된 제2 전극을 포함한다.
상기 제2-4 트랜지스터(T2-4)는 제2 클럭 단자(CT2)에 연결된 제어 전극, 제2 전압 단자(VT2)에 연결된 제1 전극 및 제3 제어 노드(Q3)에 연결된 제2 전극을 포함한다.
상기 제2-5 트랜지스터(T2-5)는 제2 클럭 단자(CT2)에 연결된 제어 전극, 제2 전압 단자(VT2)에 연결된 제1 전극 및 제4 제어 노드(Q4)에 연결된 제2 전극을 포함한다.
상기 제2-6 트랜지스터(T2-6)는 제3 제어 노드(Q3)에 연결된 제어 전극, 제1 전압 단자(VT1)에 연결된 제1 전극 및 제2 출력단자(OT2)에 연결된 제2 전극을 포함한다.
상기 제2 신호 생성부(630)는 상기 제4 제어노드(Q4)에 연결된 제3 커패시터(C3)를 포함할 수 있다.
도 6은 도 5의 제n 회로 스테이지의 구동 방법을 설명하기 위한 입출력 신호들의 파형도이다.
도 5 및 도 6을 참조하면, 프레임의 제1 구간(a)을 살펴본다.
상기 제1 구간(a) 동안, 제1 신호 생성부(610)는 제n 게이트 신호(Gn)의 로우 전압을 출력한다. 구체적으로, 제1-1, 제1-2 및 제n-6 트랜지스터들(T1-1, T1-2, T1-6)은 제1 클럭 신호(CK1)의 하이 전압에 응답하여 턴-온 된다. 상기 제1-1 및 제1-2 트랜지스터(T1-1, T1-2)가 턴-온 됨에 따라서 제1-5 트랜지스터(T1-5)가 턴-온 된다. 상기 제1-5 트랜지스터(T1-5)가 턴-온 되어 상기 제1 클럭 신호(CK1)의 하이 전압이 제2 제어 노드(Q2)에 인가되고, 상기 제1-6 트랜지스터(T1-6)가 턴-온 되어 제1 게이트 전압(VGH)이 제2 제어 노드(Q2)에 인가된다. 상기 제1-1 및 제1-2 트랜지스터(T1-1, T1-2)가 턴-온 됨에 따라서 제n-1 게이트 신호(Gn-1)의 하이 전압이 상기 제1 제어 노드(Q1)에 인가된다. 상기 제1 제어 노드(Q1)의 하이 전압에 의해 제1-8 트랜지스터(T1-8)는 턴-온 되고 제1 출력 단자(OT1)에 제2 클럭 신호(CK2)의 로우 전압을 출력한다. 상기 제2 제어 노드(Q2)의 하이 전압에 의해 제1-7 트랜지스터(T1-7)은 턴-온 되고 제1 출력 단자(OT1)에 제2 게이트 전압(VGL)인 제n 게이트 신호(Gn)의 로우 전압을 출력한다.
상기 제1 구간(a) 동안, 제3 신호 생성부(650)는 제n 발광 제어 신호(EMn)의 하이 전압을 출력한다. 구체적으로, 제3-1 및 제3-2 트랜지스터들(T3-1, T3-2)은 상기 제n 게이트 신호(Gn)의 로우 전압에 응답하여 턴-오프 된다. 제3-3 트랜지스터(T3-3)는 제4 클럭 신호(CK4)의 로우 전압에 응답하여 턴-오프 된다. 이에 따라, 제5 제어 노드(Q5)는 이전 프레임의 하이 전압을 유지한다. 제3-4 트랜지스터(T3-4)는 상기 제5 제어 노드(Q5)의 하이 전압에 응답하여 턴-온 되고 제3 출력 단자(OT3)는 상기 제1 게이트 전압(VGH)을 출력한다. 결과적으로 제3 출력 단자(OT3)는 제n 발광 제어 신호의 하이 전압을 출력한다.
상기 제1 구간(a) 동안, 제2 신호 생성부(630)는 제n 보상 제어 신호(GRn)의 로우 전압을 출력한다. 구체적으로, 상기 제1 구간(a)에 제2 클럭 신호(CK2), 제3 클럭 신호(CK3) 및 제n-1 보상 제어 신호(GRn-1)는 모두 로우 전압을 갖는다. 이에 따라서, 상기 제2 신호 생성부(630)의 제2-1 내지 제2-6 트랜지스터들(T2-1, T2-2, T2-3, T2-4, T2-5, T2-6)은 모두 턴-오프 되고 상기 제2 출력 단자(OT2)는 이전 프레임의 로우 전압을 유지한다. 따라서 상기 제2 출력 단자(OT2)는 제n 보상 제어 신호(GRn)의 로우 전압을 출력한다.
이어, 프레임의 제2 구간(b)를 살펴본다.
상기 제2 구간(b) 동안 상기 제1 신호 생성부(610)는 제n 게이트 신호(Gn)의 하이 전압을 출력한다. 구체적으로, 제1-1, 제1-2 및 제1-6 트랜지스터들(T1-1, T1-2, T1-6)은 제1 클럭 신호(CK1)의 로우 전압에 응답하여 턴-오프 된다. 상기 제1-5 트랜지스터(T1-5)는 상기 제1 제어 노드(Q1)에 연결된 제1 커패시터(C1)의 충전 전압에 의해 턴-온 된다. 상기 제1 제어 노드(Q1)의 전압은 부스트 업 된다. 상기 제1-8 트랜지스터(T1-8)는 상기 제1 제어 노드(Q1)의 부스트 업된 전압에 응답하여 제2 클럭 신호(CK2)의 하이 전압을 제1 출력 단자(OT1)으로 출력한다. 상기 제1 출력 단자(OT1)는 상기 제2 클럭 신호(CK2)의 하이 전압을 상기 제n 게이트 신호(Gn)의 하이 전압으로 출력한다.
상기 제2 구간(b) 동안, 제3 신호 생성부(650)는 제n 발광 제어 신호(EMn)의 로우 전압을 출력한다. 구체적으로, 제3-1 및 제3-2 트랜지스터들(T3-1, T3-2)은 상기 제n 게이트 신호(Gn)의 하이 전압에 응답하여 턴-온 된다. 상기 제3-2 트랜지스터(T3-2)가 턴-온 됨에 따라서 상기 제5 제어 노드(Q5)에는 상기 제2 게이트 전압(VGL)이 인가된다. 상기 제5 제어 노드(Q5)의 로우 전압에 응답하여 제3-4 트랜지스터(T3-4)는 턴-오프 된다. 상기 제3-1 트랜지스터(T3-1)가 턴-온 되고 상기 제3 출력 단자(OT3)에는 제2 게이트 전압(VGL)이 인가된다. 결과적으로 제3 출력 단자(OT3)는 제n 발광 제어 신호(EMn)의 로우 전압을 출력한다.
상기 제2 구간(b) 동안, 제2 신호 생성부(630)는 제n 보상 제어 신호(GRn)의 로우 전압을 출력한다. 구체적으로, 상기 제2 구간(b)에 제2 클럭 신호(CK2) 및 제n-1 보상 제어 신호(GRn-1)는 하이 전압을 갖고, 제3 클럭 신호(CK3)는 로우 전압을 갖는다. 상기 제2-4 트랜지스터(T2-4)는 턴-온 되고 제2 게이트 전압(VGL)은 제3 제어 노드(Q3)에 인가된다. 상기 제3 제어 노드(Q3)의 로우 전압에 응답하여 제2-6 트랜지스터(T2-6)는 턴-오프 된다. 상기 제2-5 트랜지스터(T2-5)는 턴-온 되고 제1 게이트 전압(VGH)은 제4 제어 노드(Q4)에 인가된다. 상기 제4 제어 노드(Q4)의 하이 전압에 응답하여 제2-3 트랜지스터(T2-3)는 턴-온 된다. 이에 따라서, 상기 제2 출력 단자(OT2)는 상기 제2 게이트 전압(VGL)을 상기 제n 보상 제어 신호(GRn)의 로우 전압으로 출력한다.
이어, 프레임의 제3 구간(c)를 살펴본다.
상기 제3 구간(c) 동안 상기 제1 신호 생성부(610)는 제n 게이트 신호(Gn)의 로우 전압을 출력한다. 구체적으로, 상기 제1 신호 생성부(610)는 제1 클럭 신호(CK1)의 로우 전압, 제2 클럭 신호(CK2)의 로우 전압 및 제n-1 게이트 신호(Gn-1)의 로우 전압을 수신한다. 이에 따라서, 제1-1, 제1-2, 제1-3 및 제1-6 트랜지스터들(T1-1, T1-2, T1-3, T1-6)은 턴-오프 된다. 제1-5 및 제1-8 트랜지스터는 상기 제1 제어 노드(Q1)의 하이 전압에 응답하여 턴-온 된다. 상기 제1-5 트랜지스터(T1-5)은 제1 클럭 신호(CK1)의 로우 전압을 제2 제어 노드(Q2)에 인가한다. 상기 제1-8 트랜지스터(T1-8)는 제2 클럭 신호의 로우 전압을 제1 출력 단자(OT1)에 출력한다. 상기 제1 출력 단자(OT1)는 상기 제2 클럭 신호(CK2)의 로우 전압을 상기 제n 게이트 신호(Gn)의 로우 전압으로 출력한다.
상기 제3 구간(c) 동안, 제3 신호 생성부(650)는 제n 발광 제어 신호(EMn)의 로우 전압을 출력한다. 구체적으로, 제3 신호 생성부(650)는 제n 게이트 신호(Gn)의 로우 전압 및 제4 클럭 신호(CK4)의 로우 전압을 수신한다. 이에 따라서, 제3-1 내지 제3-4 트랜지스터들(T3-1 내지 T3-4)은 모두 턴-오프 된다. 제3 출력 단자(OT3)는 이전 제2 구간(b)의 제n 발광 제어 신호(EMn)의 로우 전압을 유지한다.
상기 제3 구간(c) 동안, 제2 신호 생성부(630)는 제n 보상 제어 신호(GRn)의 하이 전압을 출력한다. 구체적으로, 제2 신호 생성부(630)는 제2 클럭 신호(CK2)의 로우 전압, 제3 클럭 신호(CK3)의 하이 전압 및 제n-1 보상 제어 신호(GRn-1)의 하이 전압을 수신한다.
상기 제2-1 트랜지스터(T2-1)는 상기 제3 클럭 신호(CK3)의 하이 전압에 응답하여 제n-1 보상 제어 신호(GRn-1)의 하이 전압을 제3 제어 노드(Q3)에 인가한다.
제2-2 트랜지스터(T2-2)는 상기 제2-1 트랜지스터(T3-1)에 의해 턴-온 되고 제2 게이트 전압(VGL)을 제4 제어 노드(Q4)에 인가한다. 상기 제2-3 트랜지스터(T2-3)는 상기 제4 제어 노드(Q4)의 로우 전압에 응답하여 턴-오프 된다.
제2-6 트랜지스터(T2-6)은 제3 제어 노드(Q3)의 하이 전압에 응답하여 제1 게이트 전압(VGH)을 제2 출력 단자(OT2)로 출력한다. 따라서 상기 제2 출력 단자(OT2)는 제n 보상 제어 신호(GRn)의 하이 전압을 출력한다.
이어, 프레임의 제4 구간(d)를 살펴본다.
상기 제4 구간(d) 동안 상기 제1 신호 생성부(610)는 제n 게이트 신호(Gn)의 로우 전압을 출력한다. 구체적으로, 상기 제1 신호 생성부(610)는 제1 클럭 신호(CK1)의 로우 전압, 제2 클럭 신호(CK2)의 로우 전압 및 제n-1 게이트 신호(Gn-1)의 로우 전압을 수신한다. 이에 따라서, 제1-1, 제1-2. 제1-3 및 제1-6 트랜지스터들(T1-1, T1-2, T1-3, T1-6)은 턴-오프 된다. 한편, 제1-5 및 제1-8 트랜지스터는 상기 제1 제어 노드(Q1)의 하이 전압에 응답하여 턴-온 된다. 상기 제1-5 트랜지스터(T1-)은 제1 클럭 신호(CK1)의 로우 전압을 제2 제어 노드(Q2)에 인가한다. 상기 제1-8 트랜지스터(T1-8)는 제2 클럭 신호의 로우 전압을 제1 출력 단자(OT1)에 출력한다. 상기 제1 출력 단자(OT1)는 상기 제2 클럭 신호(CK2)의 로우 전압을 상기 제n 게이트 신호(Gn)의 로우 전압으로 출력한다.
상기 제4 구간(d) 동안, 제3 신호 생성부(650)는 제n 발광 제어 신호(EMn)의 하이 전압을 출력한다. 구체적으로, 제3 신호 생성부(650)는 제n 게이트 신호(Gn)의 로우 전압, 제4 클럭 신호(CK4)의 하이 전압 및 제n-1 발광 제어 신호(EMn-1)의 하이 전압을 수신한다. 이에 따라서, 제3-1 및 제3-2 트랜지스터들(T3-1, T3-2)은 상기 게이트 신호(Gn)의 로우 전압에 응답하여 턴-오프 되고, 제3-3 트랜지스터(T3-3)는 턴-온 된다. 제3-3 트랜지스터(T3-3)은 제4 클럭 신호(ck4)의 하이 전압에 응답하여 제n-1 발광 제어 신호(EMn-1)의 하이 전압을 제5 제어 노드(Q5)에 인가한다. 제3-4 트랜지스터(T3-4)는 제5 제어 노드(Q5)의 하이 전압에 응답하여 제1 게이트 전압(VGH)을 제3 출력 단자(OT3)에 인가한다. 제3 출력 단자(OT3)는 제n 발광 제어 신호(EMn)의 하이 전압을 출력한다.
상기 제4 구간(d) 동안, 제2 신호 생성부(630)는 제n 보상 제어 신호(GRn)의 하이 전압을 출력한다. 구체적으로, 제2 신호 생성부(630)는 제2 클럭 신호(CK2)의 로우 전압, 제3 클럭 신호(CK3)의 로우 전압 및 제n-1 보상 제어 신호(GRn-1)의 하이 전압을 수신한다. 상기 제2-1 트랜지스터(T2-1)는 제3 클럭 신호(CK3)의 로우 전압에 응답하여 턴-오프 되고, 제2-4 및 제2-5 트랜지스터들(T2-4, T2-5)은 제2 클럭 신호(CK2)의 로우 전압에 응답하여 턴-오프 된다. 제3 제어 노드(Q3)는 이전 하이 전압을 유지하고, 제 2-6 트랜지스터(T2-6)은 상기 제3 제어 노드(Q3)의 하이 전압에 응답하여 제1 게이트 전압(VGH)을 상기 제2 출력 단자(OT2)에 인가한다. 상기 제2 출력 단자(OT2)는 제n 보상 제어 신호(GRn)의 하이 전압을 출력한다.
이어, 프레임의 제5 구간(e)를 살펴본다. 상기 제5 구간(e) 동안 상기 제1 및 제3 신호 생성부들(610, 620)의 구동은 상기 제1 구간(a)과 실질적으로 동일하다. 이에 따라서, 상기 제1 신호 생성부(610)의 제1 출력 단자(OT1)는 제n 게이트 신호(Gn)의 로우 전압을 출력하고, 상기 제3 신호 생성부(650)의 제3 출력 단자(OT3)는 제n 발광 제어 신호(EMn)의 하이 전압을 출력한다.
한편, 상기 제2 신호 생성부(630)의 구동은 이전 제4 구간(d)과 실질적으로 동일하다. 이에 따라서, 상기 제2 신호 생성부(630)의 제2 출력 단자(OT2)는 제n 보상 제어 신호(GRn)의 하이 전압을 출력한다.
이어, 프레임의 제6 구간(f)를 살펴본다. 상기 제6 구간(f) 동안 상기 제1, 제2 및 제2 신호 생성부들(610, 620, 630)의 구동은 상기 제2 구간(b)과 실질적으로 동일하다. 이에 따라서, 상기 제1 신호 생성부(610)의 제1 출력 단자(OT1)는 제n 게이트 신호(Gn)의 하이 전압을 출력하고, 제2 신호 생성부(630)의 제2 출력 단자(OT2)는 제n 보상 제어 신호(GRn)의 로우 전압을 출력하고, 상기 제3 신호 생성부(650)의 제3 출력 단자(OT3)는 제n 발광 제어 신호(EMn)의 로우 전압을 출력한다.
이와 같이, 제n 회로 스테이지(CSn)는 제1 내지 제4 클럭 신호들(CK1, CK2, CK3, CK4)를 이용하여 제n 게이트 신호(Gn), 제n 발광 제어 신호(EMn) 및 제n 보상 제어 신호(GRn)을 생성할 수 있다.
본 실시예에 따르면, 상기 표시 패널의 주변 영역에 내장되는 스캔 구동부의 회로 사이즈를 줄일 수 있다. 또한, 외장형 구동 회로를 생략함으로써 생산 비용을 절감할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims (20)

  1. 제1 클럭 신호에 응답하여 제n-1 게이트 신호를 제1 제어 노드에 인가하는 제1-1 트랜지스터, 상기 제1 제어 노드의 전압에 응답하여 제2 클럭 신호에 동기된 제n 게이트 신호를 출력하는 제1-8 트랜지스터, 상기 제1 클럭 신호에 응답하여 제1 게이트 전압을 제2 제어 노드에 인가하는 제1-6 트랜지스터, 상기 제2 제어 노드의 전압에 응답하여 제2 게이트 전압을 상기 제n 게이트 신호로 출력하는 제1-7 트랜지스터를 포함하는 제1 신호 생성부('n'은 자연수); 및
    제3 클럭 신호에 응답하여 제n-1 보상 제어 신호를 제3 제어 노드에 인가하는 제2-1 트랜지스터, 상기 제3 제어 노드의 전압에 응답하여 상기 제1 게이트 전압을 제n 보상 제어 신호로 출력하는 제2-6 트랜지스터, 상기 제2 클럭 신호에 응답하여 제4 제어 노드에 상기 제1 게이트 전압을 인가하는 제2-5 트랜지스터 및 상기 제4 제어 노드의 전압에 응답하여 상기 제2 게이트 전압을 상기 제n 보상 제어 신호로 출력하는 제2-3 트랜지스터를 포함하는 제2 신호 생성부를 포함하는 것을 특징으로 하는 스캔 구동부.
  2. 제1항에 있어서, 상기 제2 신호 생성부는
    상기 제2 클럭 신호에 응답하여 상기 제3 제어 노드에 상기 제2 게이트 전압을 인가하는 제2-4 트랜지스터; 및
    상기 제n-1 보상 제어 신호에 응답하여 상기 제2 게이트 전압을 상기 제4 제어 노드에 인가하는 제2-2 트랜지스터를 더 포함하는 스캔 구동부.
  3. 제1항에 있어서, 상기 제1 신호 생성부는
    상기 제1 제어 노드의 전압에 응답하여 상기 제2 제어 노드에 상기 제1 클럭 신호를 인가하는 제1-5 트랜지스터;
    상기 제2 클럭 신호에 응답하여 구동하는 제1-3 트랜지스터;
    상기 제2 제어 노드의 전압에 응답하여 구동하는 제1-4 트랜지스터; 및
    상기 제1 클럭 신호에 응답하여 구동하는 제1-2 트랜지스터를 더 포함하는 스캔 구동부.
  4. 제1항에 있어서, 상기 제n 게이트 신호를 이용하여 제n 발광 제어 신호를 생성하는 제3 신호 생성부를 더 포함하는 스캔 구동부.
  5. 제4항에 있어서, 상기 제3 신호 생성부는
    제4 클럭 신호에 응답하여 상기 제n 게이트 신호를 제5 제어 노드에 인가하는 제3-3 트랜지스터, 상기 제5 제어 노드의 전압에 응답하여 상기 제1 게이트 전압을 제n 발광 제어 신호로 출력하는 제3-4 트랜지스터, 및 상기 제n 게이트 신호에 응답하여 상기 제2 게이트 전압을 상기 제n 발광 제어 신호로 출력하는 제3-1 트랜지스터를 포함하는 것을 특징으로 하는 스캔 구동부.
  6. 제5항에 있어서, 상기 제3 신호 생성부는
    상기 제n 게이트 신호에 응답하여 상기 제5 제어 노드에 상기 제2 게이트 전압을 인가하는 제3-2 트랜지스터를 더 포함하는 스캔 구동부.
  7. 제5항에 있어서, 상기 제2 클럭 신호는 상기 제1 클럭 신호 보다 1 수평 주기 지연되고, 상기 제3 클럭 신호는 상기 제2 클럭 신호 보다 1 수평 주기 지연되고, 상기 제4 클럭 신호는 상기 제3 클럭 신호 보다 1 수평 주기 지연되고, 상기 제1 클럭 신호는 상기 제4 클럭 신호 보다 수평 주기 지연되는 것을 특징으로 하는 스캔 구동부.
  8. 제7항에 있어서, 제n-1 회로 스테이지는 상기 제1 클럭 신호에 동기된 제n-1 게이트 신호를 생성하고,
    제n 회로 스테이지는 상기 제2 클럭 신호에 동기된 제n 게이트 신호를 생성하고,
    제n+1 회로 스테이지는 상기 제3 클럭 신호에 동기된 제n+1 게이트 신호를 생성하고,
    제n+2 회로 스테이지는 상기 제4 클럭 신호에 동기된 제n+2 게이트 신호를 생성하는 것을 특징으로 하는 스캔 구동부.
  9. 화소 회로가 배열된 표시 영역과 상기 표시 영역을 둘러싸는 주변 영역을 포함하는 표시 패널;
    상기 주변 영역에 배치되고, 복수의 게이트 신호들, 복수의 발광 제어 신호들 및 복수의 보상 제어 신호들을 출력하는 복수의 회로 스테이지들을 포함하는 스캔 구동부를 포함하고,
    제n 회로 스테이지('n'은 자연수)는
    제1 클럭 신호에 응답하여 제n-1 게이트 신호를 제1 제어 노드에 인가하는 제1-1 트랜지스터, 상기 제1 제어 노드의 전압에 응답하여 제2 클럭 신호에 동기된 제n 게이트 신호를 출력하는 제1-8 트랜지스터, 상기 제1 클럭 신호에 응답하여 제1 게이트 전압을 제2 제어 노드에 인가하는 제1-6 트랜지스터, 상기 제2 제어 노드의 전압에 응답하여 제2 게이트 전압을 상기 제n 게이트 신호로 출력하는 제1-7 트랜지스터를 포함하는 제1 신호 생성부; 및
    제3 클럭 신호에 응답하여 제n-1 보상 제어 신호를 제3 제어 노드에 인가하는 제2-1 트랜지스터, 상기 제3 제어 노드의 전압에 응답하여 상기 제1 게이트 전압을 제n 보상 제어 신호로 출력하는 제2-6 트랜지스터, 상기 제2 클럭 신호에 응답하여 제4 제어 노드에 상기 제1 게이트 전압을 인가하는 제2-5 트랜지스터 및 상기 제4 제어 노드의 전압에 응답하여 상기 제2 게이트 전압을 상기 제n 보상 제어 신호로 출력하는 제2-3 트랜지스터를 포함하는 제2 신호 생성부를 포함하는 것을 특징으로 하는 표시 장치.
  10. 제9항에 있어서, 상기 제2 신호 생성부는
    상기 제2 클럭 신호에 응답하여 상기 제3 제어 노드에 상기 제2 게이트 전압을 인가하는 제2-4 트랜지스터; 및
    상기 제n-1 보상 제어 신호에 응답하여 상기 제2 게이트 전압을 상기 제4 제어 노드에 인가하는 제2-2 트랜지스터를 더 포함하는 표시 장치.
  11. 제9항에 있어서, 상기 제1 신호 생성부는
    상기 제1 제어 노드의 전압에 응답하여 상기 제2 제어 노드에 상기 제1 클럭 신호를 인가하는 제1-5 트랜지스터;
    상기 제2 클럭 신호에 응답하여 구동하는 제1-3 트랜지스터;
    상기 제2 제어 노드의 전압에 응답하여 구동하는 제1-4 트랜지스터; 및
    상기 제1 클럭 신호에 응답하여 구동하는 제1-2 트랜지스터를 더 포함하는 표시 장치.
  12. 제9항에 있어서, 상기 제n 게이트 신호를 이용하여 제n 발광 제어 신호를 생성하는 제3 신호 생성부를 더 포함하는 표시 장치.
  13. 제12항에 있어서, 상기 신호 생성부는
    제4 클럭 신호에 응답하여 상기 제n 게이트 신호를 제5 제어 노드에 인가하는 제3-3 트랜지스터, 상기 제5 제어 노드의 전압에 응답하여 상기 제1 게이트 전압을 제n 발광 제어 신호로 출력하는 제3-4 트랜지스터, 및 상기 제n 게이트 신호에 응답하여 상기 제2 게이트 전압을 상기 제n 발광 제어 신호로 출력하는 제3-1 트랜지스터를 포함하는 것을 특징으로 하는 표시 장치.
  14. 제13항에 있어서, 상기 제3 신호 생성부는
    상기 제n 게이트 신호에 응답하여 상기 제5 제어 노드에 상기 제2 게이트 전압을 인가하는 제3-2 트랜지스터를 더 포함하는 표시 장치.
  15. 제13항에 있어서, 상기 제2 클럭 신호는 상기 제1 클럭 신호 보다 1 수평 주기 지연되고, 상기 제3 클럭 신호는 상기 제2 클럭 신호 보다 1 수평 주기 지연되고, 상기 제4 클럭 신호는 상기 제3 클럭 신호 보다 1 수평 주기 지연되고, 상기 제1 클럭 신호는 상기 제4 클럭 신호 보다 수평 주기 지연되는 것을 특징으로 하는 표시 장치.
  16. 제15항에 있어서, 상기 스캔 구동부의 제n-1 회로 스테이지는 상기 제1 클럭 신호에 동기된 제n-1 게이트 신호를 생성하고,
    제n 회로 스테이지는 상기 제2 클럭 신호에 동기된 제n 게이트 신호를 생성하고,
    제n+1 회로 스테이지는 상기 제3 클럭 신호에 동기된 제n+1 게이트 신호를 생성하고,
    제n+2 회로 스테이지는 상기 제4 클럭 신호에 동기된 제n+2 게이트 신호를 생성하는 것을 특징으로 하는 표시 장치.
  17. 제9항에 있어서, 상기 스캔 구동부의 복수의 트랜지스터들은 NMOS((N-type Metal Oxide Semiconductor) 트랜지스터인 것을 특징으로 하는 표시 장치.
  18. 제9항에 있어서, 상기 화소 회로는
    유기 발광 다이오드(Organic Light Emiitting Diode; OLED);
    제1 노드에 연결되는 제어 전극, 제2 노드에 연결된 제1 전극 및 제1 전원 전압이 인가되는 제2 전극을 포함하는 구동 트랜지스터;
    상기 제n 게이트 신호가 인가되는 제어 전극, 데이터 전압이 인가되는 제1 전극 및 상기 제1 노드에 연결된 제2 전극을 포함하는 제1 화소 트랜지스터; 및
    제n 발광 제어 신호가 인가되는 제어 전극, 상기 제1 전원 전압이 인가되는 제1 전극 및 상기 구동 트랜지스터와 연결된 제2 전극을 포함하는 제2 화소 트랜지스터를 포함하는 표시 장치.
  19. 제18항에 있어서, 상기 화소 회로는
    상기 제n 보상 제어 신호가 인가되는 제어 전극, 기준 전압이 인가되는 제1 전극 및 상기 제1 노드에 연결된 제2 전극을 포함하는 제3 화소 트랜지스터; 및
    제n+1 게이트 신호가 인가되는 제어 전극, 초기화 전압이 인가되는 제1 전극 및 상기 제2 노드에 연결된 제2 전극을 포함하는 제4 화소 트랜지스터를 더 포함하는 것을 특징으로 하는 표시 장치.
  20. 제18항에 있어서, 상기 화소 회로의 복수의 트랜지스터들은 NMOS(N-type Metal Oxide Semiconductor) 트랜지스터인 것을 특징으로 하는 표시 장치.
KR1020160028287A 2016-03-09 2016-03-09 스캔 구동부 및 이를 포함하는 표시 장치 KR102566782B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160028287A KR102566782B1 (ko) 2016-03-09 2016-03-09 스캔 구동부 및 이를 포함하는 표시 장치
US15/452,862 US10510301B2 (en) 2016-03-09 2017-03-08 Scan driver and display apparatus having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160028287A KR102566782B1 (ko) 2016-03-09 2016-03-09 스캔 구동부 및 이를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20170105683A KR20170105683A (ko) 2017-09-20
KR102566782B1 true KR102566782B1 (ko) 2023-08-16

Family

ID=59786954

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160028287A KR102566782B1 (ko) 2016-03-09 2016-03-09 스캔 구동부 및 이를 포함하는 표시 장치

Country Status (2)

Country Link
US (1) US10510301B2 (ko)
KR (1) KR102566782B1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5485811B2 (ja) * 2010-06-23 2014-05-07 株式会社ジャパンディスプレイ 双方向シフトレジスタ、及びこれを用いた画像表示装置
US10777116B1 (en) * 2015-09-25 2020-09-15 Apple Inc. Electronic display emission scanning
KR102566782B1 (ko) * 2016-03-09 2023-08-16 삼성디스플레이 주식회사 스캔 구동부 및 이를 포함하는 표시 장치
KR102531111B1 (ko) * 2016-07-07 2023-05-11 삼성디스플레이 주식회사 통합 구동부 및 이를 포함하는 표시 장치
KR102566690B1 (ko) * 2018-04-02 2023-08-16 삼성디스플레이 주식회사 스캔 구동부 및 이를 포함하는 표시 장치
CN108288456B (zh) * 2018-04-28 2021-03-19 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示装置
KR102483408B1 (ko) 2018-08-21 2022-12-30 삼성디스플레이 주식회사 표시 장치
KR102641867B1 (ko) 2018-11-23 2024-03-04 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
KR20200066482A (ko) * 2018-11-30 2020-06-10 삼성디스플레이 주식회사 주사 구동부
CN113168811B (zh) * 2018-12-06 2022-11-25 深圳市柔宇科技股份有限公司 一种eoa电路、显示面板及终端
KR20200113132A (ko) 2019-03-22 2020-10-06 삼성디스플레이 주식회사 표시 장치
CN110164352B (zh) * 2019-04-28 2021-03-23 京东方科技集团股份有限公司 移位寄存器电路及其驱动方法、栅极驱动电路和显示面板
KR20210081507A (ko) * 2019-12-23 2021-07-02 삼성디스플레이 주식회사 발광 구동부 및 이를 포함하는 표시 장치
CN111754950A (zh) * 2020-07-10 2020-10-09 武汉华星光电技术有限公司 Goa电路、显示面板和显示装置
US20220139304A1 (en) * 2020-11-02 2022-05-05 Innolux Corporation Light emitting device and light emitting unit
CN114530115A (zh) * 2020-11-02 2022-05-24 群创光电股份有限公司 发光装置以及发光单元
KR20220065166A (ko) 2020-11-12 2022-05-20 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
KR20230020073A (ko) 2021-08-02 2023-02-10 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
KR20230102051A (ko) 2021-12-29 2023-07-07 삼성디스플레이 주식회사 표시장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140320386A1 (en) 2013-04-26 2014-10-30 Chunghwa Picture Tubes, Ltd. Display panel

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100803163B1 (ko) * 2001-09-03 2008-02-14 삼성전자주식회사 액정표시장치
US7365713B2 (en) * 2001-10-24 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP5051565B2 (ja) * 2003-12-10 2012-10-17 奇美電子股▲ふん▼有限公司 画像表示装置
JP2006106394A (ja) * 2004-10-06 2006-04-20 Alps Electric Co Ltd 液晶駆動回路および液晶表示装置
KR100674919B1 (ko) * 2004-11-06 2007-01-26 삼성전자주식회사 팬-아웃 라인 저항에 무관하게 개선된 화질을 제공하는ｌｃｄ용 게이트 구동 집적 회로
KR100599657B1 (ko) * 2005-01-05 2006-07-12 삼성에스디아이 주식회사 표시 장치 및 그 구동 방법
KR100707638B1 (ko) * 2005-04-28 2007-04-13 삼성에스디아이 주식회사 발광 표시장치 및 그의 구동 방법
KR101243807B1 (ko) * 2006-06-30 2013-03-18 엘지디스플레이 주식회사 쉬프트 레지스터
JP2008083680A (ja) * 2006-08-17 2008-04-10 Seiko Epson Corp 電気光学装置および電子機器
KR101192799B1 (ko) * 2006-10-19 2012-10-18 엘지디스플레이 주식회사 쉬프트 레지스터
JP4438869B2 (ja) * 2008-02-04 2010-03-24 ソニー株式会社 表示装置及びその駆動方法と電子機器
WO2009104322A1 (ja) * 2008-02-19 2009-08-27 シャープ株式会社 表示装置および表示装置の駆動方法ならびに走査信号線駆動回路
KR100911982B1 (ko) * 2008-03-04 2009-08-13 삼성모바일디스플레이주식회사 이미션 구동부 및 이를 이용한 유기전계발광 표시장치
JP5669453B2 (ja) * 2010-06-22 2015-02-12 株式会社ジャパンディスプレイ 双方向シフトレジスタ、及びこれを用いた画像表示装置
JP5485811B2 (ja) * 2010-06-23 2014-05-07 株式会社ジャパンディスプレイ 双方向シフトレジスタ、及びこれを用いた画像表示装置
KR101790705B1 (ko) 2010-08-25 2017-10-27 삼성디스플레이 주식회사 양방향 주사 구동 장치 및 이를 이용한 표시 장치
JP5618821B2 (ja) * 2010-12-28 2014-11-05 株式会社ジャパンディスプレイ 双方向シフトレジスタ及びこれを用いた画像表示装置
TWI415052B (zh) * 2010-12-29 2013-11-11 Au Optronics Corp 開關裝置與應用該開關裝置之移位暫存器電路
JP2014112166A (ja) * 2012-12-05 2014-06-19 Japan Display Inc 表示装置
CN104050935B (zh) * 2013-03-11 2016-12-28 瀚宇彩晶股份有限公司 移位寄存器、双向移位暂存装置及应用其的液晶显示面板
KR102061256B1 (ko) 2013-08-29 2020-01-03 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
KR102074718B1 (ko) * 2013-09-25 2020-02-07 엘지디스플레이 주식회사 유기 발광 표시 장치
TWI512717B (zh) * 2014-05-13 2015-12-11 Au Optronics Corp 多相閘極驅動器及其顯示面板
CN105096803B (zh) * 2015-08-26 2017-11-14 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN105159507B (zh) * 2015-10-22 2018-01-30 厦门天马微电子有限公司 阵列基板、触控显示装置及其驱动方法
CN105225625B (zh) * 2015-11-05 2018-01-23 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及其驱动方法、显示装置
KR102613407B1 (ko) * 2015-12-31 2023-12-13 엘지디스플레이 주식회사 표시 장치, 그 게이트 구동 회로, 및 그 구동 방법
KR102566782B1 (ko) * 2016-03-09 2023-08-16 삼성디스플레이 주식회사 스캔 구동부 및 이를 포함하는 표시 장치
KR102582642B1 (ko) * 2016-05-19 2023-09-26 삼성디스플레이 주식회사 표시 장치
KR102526724B1 (ko) * 2016-05-19 2023-05-02 삼성디스플레이 주식회사 표시 장치
CN108572485A (zh) * 2017-03-09 2018-09-25 中华映管股份有限公司 显示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140320386A1 (en) 2013-04-26 2014-10-30 Chunghwa Picture Tubes, Ltd. Display panel

Also Published As

Publication number Publication date
US10510301B2 (en) 2019-12-17
KR20170105683A (ko) 2017-09-20
US20170263188A1 (en) 2017-09-14

Similar Documents

Publication Publication Date Title
KR102566782B1 (ko) 스캔 구동부 및 이를 포함하는 표시 장치
CN103247256B (zh) 像素和使用该像素的有机发光二极管显示器
KR101871188B1 (ko) 유기전계발광 표시장치 및 그의 구동방법
US8599117B2 (en) Emission control driver and organic light emitting display device using the same
US9454934B2 (en) Stage circuit and organic light emitting display device using the same
US9564083B2 (en) Organic light emitting display device having a wiring connecting a first pixel with a second pixel
US10255851B2 (en) Emission driver and display device including the same
US10692440B2 (en) Pixel and organic light emitting display device including the same
WO2018032899A1 (zh) 像素电路及其驱动方法、显示面板和显示装置
US9294086B2 (en) Stage circuit and scan driver using the same
CN107358902B (zh) 显示面板驱动器、显示装置及驱动显示面板的方法
US20130328495A1 (en) Stage circuit and emission control driver using the same
JP2012014136A (ja) 有機電界発光表示装置用画素及びこれを利用した有機電界発光表示装置
CN110706653A (zh) 驱动电路、显示面板、驱动方法及显示装置
US9269296B2 (en) Pixel and organic light emitting display device using the same
KR101719187B1 (ko) 발광제어 구동부 및 그를 이용한 유기전계발광 표시장치
US10242626B2 (en) Stage and organic light emitting display device using the same
KR102653575B1 (ko) 표시 장치
KR20180136012A (ko) 스캔 구동부 및 이를 포함하는 표시 장치
CN110246455A (zh) 像素和包括所述像素的显示装置
US10074312B2 (en) Display device including two scan lines for same pixel
KR20120000434A (ko) 유기전계발광표시장치 및 그 구동방법
US10170053B2 (en) Gate driving module and gate-in-panel
KR102595497B1 (ko) Em 신호 제어 회로, em 신호 제어 방법 및 유기 발광 표시 장치
CN111369949B (zh) 显示面板及其扫描驱动方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant