JP2008083680A - 電気光学装置および電子機器 - Google Patents

Abstract

【課題】電気光学装置の駆動回路の規模を抑制する。
【解決手段】素子アレイ部１０はｍ行の単位回路Ｕを含む。各単位回路Ｕは、ゲート電位ＶGに応じて電気光学素子Ｅを駆動する駆動トランジスタＱDRと、駆動トランジスタＱDRをダイオード接続させるトランジスタＱSW2とを含む。選択回路３２は、各単位回路Ｕを順次に選択する。各単位回路Ｕのゲート電位ＶGは、選択回路３２による当該単位回路Ｕの選択時に供給されるデータ信号Ｓ[j]に応じて設定される。補償制御回路３４は、素子アレイ部１０を３行ずつ区分した各グループＢ[1]〜Ｂ[M]（Ｍ＝m/3）について補償制御信号ＧCP[1]〜ＧCP[M]を生成する。グループＢ[k]に属する各単位回路ＵのトランジスタＱSW2は、補償制御回路３４がグループＢ[k]について生成した補償制御信号ＧCP[k]に応じて、選択回路３２による当該単位回路Ｕの選択前に導通状態となる。
【選択図】図２

Description

本発明は、発光素子などの電気光学素子を制御する技術、及び電子機器に関する。

各電気光学素子の駆動のためにトランジスタ（以下「駆動トランジスタ」という）を利用した電気光学装置が従来から提案されている。例えば、有機発光ダイオード素子などの発光素子を電気光学素子として採用した電気光学装置においては、電気光学素子の階調を指定するデータ信号に応じて駆動トランジスタのゲートの電位が設定され（データ書込）、このときに駆動トランジスタに流れる電流の供給によって電気光学素子が駆動される。

また、データ書込に先立って、駆動トランジスタのゲートの電位を所定値に初期化する構成も検討されている。例えば特許文献１や特許文献２には、駆動トランジスタのゲートとドレインとの間に介在するトランジスタ（以下「補償用トランジスタ」という）をデータ書込前に導通状態とすることで、駆動トランジスタのゲートを自身の閾値電圧に応じた電位に設定する技術が開示されている。この技術によれば、各駆動トランジスタの閾値電圧のバラツキが補償される。また、特許文献２には、駆動トランジスタのゲートと電源線との間に介在するトランジスタ（以下「リセット用トランジスタ」という）をデータ書込前に導通状態とすることで、駆動トランジスタのゲートを高位側の電源電位にリセットする構成も開示されている。

また、複数の電気光学素子を時分割で駆動する様々な電気光学装置が従来から提案されている。例えば特許文献３には、複数の画素をマトリクス状に配列した表示装置が開示されている。ひとつの画素は、駆動電流を生成する駆動トランジスタと、駆動電流の供給によって発光する発光素子と、駆動トランジスタと発光素子との間に介在する発光制御トランジスタとを含む。各画素の発光制御トランジスタは、駆動回路が各行について生成した発光制御信号に応じて制御される。

米国特許第６２２９５０６号明細書（図３） 特開２００４−７００７４号公報（図２） 特開２００６−３０５１６号公報（特に図２２）

しかし、特許文献１や特許文献２の構成においては、各補償用トランジスタや各リセット用トランジスタが行単位で制御されるから、画素の行数と同数の信号を補償用トランジスタやリセット用トランジスタについて生成する大規模な駆動回路が必要となる。また、特許文献３の構成においては、画素の行数と同数の発光制御信号を生成する大規模な駆動回路が必要となる。したがって、駆動回路を配置するための広いスペースを電気光学素子の配列の周囲に確保する必要がある（すなわち狭額縁化が困難である）という問題がある。また、駆動回路を構成する素子の増加によって歩留まりが低下するという問題もある。以上の事情に鑑みて、本発明は、駆動回路の規模を抑制するという課題の解決をその目的の一つとしている。

本発明は、以下の形態又は適用例として実現され得る。

［適用例１］電気光学装置が、複数のデータ線と、複数の選択線と、それぞれが前記複数のデータ線の一つと前記複数の選択線の一つとに接続されているとともに、前記選択線ごとに単位回路群を形成している複数の単位回路と、前記単位回路群の選択期間内に前記複数のデータ線から前記単位回路群にデータ信号が書き込まれるように、前記複数の選択線の一つに選択信号を供給する選択回路と、２以上の前記単位回路群からなるグループに含まれた前記単位回路に共通な制御信号を供給し、前記２以上の単位回路群のいずれの前記選択期間とも異なる期間において前記制御信号を所定状態にする制御回路と、を備えていてもよい。ここで、前記複数の単位回路のそれぞれは、電気光学素子と、前記選択信号に応じて、前記複数のデータ線のうち１のデータ線から当該単位回路へ前記データ信号を書き込む第１スイッチング素子と、前記データ信号に応じた電圧がゲートに供給され、駆動電流を前記電気光学素子に供給する駆動トランジスタと、を具備している。

以上の適用例によれば、制御回路により、２以上の単位回路群からなるグループにおける単位回路を共通に制御することが可能となる。したがって、制御信号を供給する制御回路を簡略化することができる。よって、制御回路の規模が縮小される。

［適用例２］前記制御信号が前記所定状態にある場合に、前記選択期間の前における前記単位回路の状態が設定されてもよい。

上記適用例によれば、２以上の単位回路群からなるグループにおける単位回路において、選択期間の前における単位回路の状態を制御するため、制御信号を供給する制御回路を簡略化することができる。よって、制御回路の規模が縮小される。ここで、選択期間の前における単位回路の状態とは、例えば、前回書き込まれたデータ信号をリセットし初期化する状態、単位回路における駆動トランジスタの閾値や移動度などの特性に応じて駆動電流がばらつかないように駆動トランジスタの特性に応じた値を単位回路に設定する状態や電気光学素子を発光しないように設定する状態などを言う。

［適用例３］前記単位回路は、前記制御信号が前記所定状態にある場合に前記ゲートの電位を所定値に設定する第２スイッチング素子をさらに含んでもよい。

［適用例４］前記第２スイッチング素子は、導通状態に変化することで前記駆動トランジスタのドレインと前記ゲートとを電気的に接続してもよい。

［適用例５］前記単位回路において、電源間における前記駆動電流を流す経路に前記電気光学素子と前記駆動トランジスタとが直列に接続されていてもよい。この場合、前記単位回路は、前記電源間に設けられた第３スイッチング素子と、前記制御信号と駆動制御信号とに基づいた論理信号を出力する論理回路と、を有し、前記第３スイッチング素子は前記論理信号に基づいて制御される。さらにこの場合、前記駆動制御信号は、書き込まれた前記データ信号に応じた前記駆動電流の前記電気光学素子への供給を許可する期間、もしくは、禁止する期間を指定する信号である。

以上の適用例によれば、初期化信号が供給され、第２スイッチング素子により単位回路が初期化される際に、駆動電流が電気光学素子に供給されるのを防止することができる。ここで、第３スイッチング素子は、導通状態となった後電源間を短絡するように設けられてもよいし、電気光学素子と並列に設けられてもよいし、電源間において駆動トランジスタ及び電気光学素子と直列に設けられてもよい。

［適用例６］上記電気光学装置は、前記論理信号を前記制御信号に対して相対的に遅延させる調整回路をさらに具備してもよい。

［適用例７］前記調整回路は、前記制御信号を前記第２スイッチング素子に供給する経路上に配置された所定数のバッファと、前記論理信号を前記第３スイッチング素子に供給する経路上に配置された前記所定数よりも多数のバッファとを含んでもよい。

［適用例８］上記電気光学装置が、リセット電位が供給される給電線をさらに備えていてもよい。そして、前記第２スイッチング素子は、前記給電線と前記駆動トランジスタのゲートとの電気的な接続を制御してもよい。

［適用例９］前記単位回路は、前記制御信号が前記所定状態にある場合に前記電気光学素子と前記駆動トランジスタのゲートとの間の電気的経路を導通させる第４スイッチング素子を含んでもよい。

以上の適用例によれば、第４スイッチング素子を制御する制御信号が、２以上の単位回路群からなるグループにおける単位回路に供給されるので、制御信号を供給する制御回路を簡略化でき、回路規模を縮小できる。ここで、第４スイッチング素子は、導通状態となった後駆動電流が流れる電源間を短絡するように設けられてもよいし、電気光学素子と並列に設けられてもよいし、電源間において駆動トランジスタ及び電気光学素子と直列に設けられ駆動電流を遮断してもよい。

［適用例１０］上記電気光学装置が、前記選択信号と前記制御信号とに基づいた論理信号を出力する論理回路を有し、前記論理信号に基づき、前記第４スイッチング素子を制御してもよい。

以上の適用例によれば、選択回路が当該単位回路を選択する期間を含む所定の期間内にて電気光学素子の動作が禁止される。すなわち、各単位回路に対するデータ信号の書込の途中で電気光学素子が動作し始めることを回避できる。したがって、各電気光学素子を高い精度で所期の階調に制御し、各単位回路に対するデータ信号の書込に必要となる時間を短縮することが可能である。

［適用例１１］電気光学装置が、前記論理信号を、前記選択信号に対して相対的に遅延させる調整回路を具備してもよい。

［適用例１２］前記調整回路は、前記選択信号を前記第１スイッチング素子に供給する経路上に配置された所定数のバッファと、前記論理信号を前記第４スイッチング素子に供給する経路上に配置された前記所定数よりも多数のバッファとを含んでもよい。

［適用例１３］電気光学装置が、階調に応じたデータ信号がそれぞれ供給される複数のデータ線と、選択信号がそれぞれ供給される複数の選択線と、それぞれが前記複数のデータ線の一つと前記複数の選択線の一つとに接続されているとともに、前記選択線ごとに単位回路群を形成している複数の単位回路と、２以上の前記単位回路群からなるグループに含まれた前記単位回路に共通に接続された制御線と、を備えていてもよい。この場合、前記選択信号は、前記単位回路群の選択期間内に前記データ信号が前記単位回路群に書き込まれるように、前記選択期間を前記単位回路群ごとに指定し、前記２以上の単位回路群のいずれの前記選択期間とも異なる期間において前記２以上の単位回路群が制御されるように、前記制御線に供給される制御信号が所定状態にされる。さらに、前記複数の単位回路のそれぞれは、電気光学素子と、前記選択信号に応じて、前記複数のデータ線のうち１のデータ線から当該単位回路へ前記データ信号を書き込む第１スイッチング素子と、前記データ信号に応じた電圧がゲートに供給され、駆動電流を前記電気光学素子に供給する駆動トランジスタと、を具備している。

以上の適用例によれば、共通の１つの制御線に制御信号を供給すれば、２以上の単位回路群からなるグループにおける単位回路を制御することが可能となる。したがって、制御信号を供給する制御回路を簡略化することができる。よって、制御回路の規模が縮小される。

［適用例１４］電子機器が上記電気光学装置を具備していてもよい。

［適用例１５］電気光学装置が、複数のデータ線と、複数の選択線と、それぞれが前記複数のデータ線の一つと前記複数の選択線の一つとに接続されているとともに、前記選択線ごとに単位回路群を形成している複数の単位回路と、前記単位回路群の選択期間内に前記単位回路群から前記複数のデータ線に各々の検出電流が供給されるように、前記複数の選択線の一つに選択信号を供給する選択回路と、２以上の前記単位回路群からなるグループに含まれた前記単位回路に共通な制御信号を供給し、前記２以上の単位回路群のいずれの前記選択期間とも異なる期間において前記制御信号を所定状態にする制御回路と、を備えていてもよい。ここで、前記複数の単位回路のそれぞれは、受光量に応じた電気信号を生成する電気光学素子と、前記電気信号に応じた前記検出電流を出力する検出トランジスタと、前記選択信号に応じて前記検出トランジスタからの前記検出電流を前記複数のデータ線の一つへ供給する第１スイッチング素子と、を具備している。

以上の適用例によれば、制御回路により、２以上の単位回路群からなるグループにおける単位回路を共通に制御することが可能となる。したがって、制御信号を供給する制御回路を簡略化することができる。よって、制御回路の規模が縮小される。

［適用例１６］前記単位回路は、前記制御信号が前記所定状態にある場合に前記電気光学素子と前記検出トランジスタのゲートとの間の電気的経路を導通させる第２スイッチング素子を含んでいてもよい。

［適用例１７］電気光学装置が、ゲートの電位に応じて電気光学素子を駆動する駆動トランジスタと、導通状態（オン状態）に変化することでゲートの電位を所定値に設定する初期化用スイッチング素子とを各々が含む複数の単位回路と、複数の単位回路の各々を順次に選択する選択回路と、複数の単位回路を２以上の単位回路ごとに区分した複数のグループの各々について初期化信号を生成する初期化回路とを具備していてもよい。ここで、各単位回路における駆動トランジスタのゲートは、選択回路が当該単位回路を選択したときに供給されるデータ信号に応じた電位に設定される。また、複数のグループの各々に属する２以上の単位回路の各初期化用スイッチング素子は、初期化回路が当該グループについて生成した初期化信号に応じて、選択回路による当該単位回路の選択前に導通状態となる。

以上の適用例によれば、ひとつのグループに属する複数の初期化用スイッチング素子が共通の初期化信号によって制御されるから、初期化用スイッチング素子を制御するための信号が複数の単位回路の各々について個別に生成される従来の構成と比較して初期化回路の規模が縮小される。

［適用例１８］上記初期化用スイッチング素子は、例えば、導通状態に変化することで駆動トランジスタのゲートとドレインを接続し、駆動トランジスタをダイオード接続してもよい。ダイオード接続によって駆動トランジスタのゲートは自身の閾値電圧に応じた電位に設定されるから、各単位回路における駆動トランジスタの閾値電圧のバラツキが補償される。本適用例における初期化用スイッチング素子は、例えば図４のトランジスタＱSW2である。また、初期化回路は例えば図２の補償制御回路３４に相当し、初期化信号は例えば図２の補償制御信号ＧCP[k]に相当する。

［適用例１９］上記初期化用スイッチング素子は、リセット電位が供給される給電線と駆動トランジスタのゲートとの電気的な接続を制御してもよい。以上の適用例によれば、ノイズなどに起因して駆動トランジスタのゲートの電位が偶発的に変動した場合であっても、初期化用スイッチング素子を導通状態とすることで駆動トランジスタのゲートがリセット電位に初期化されるから、ノイズなどに起因した各単位回路の誤動作が防止されるという利点がある。本適用例における初期化用スイッチング素子は、例えば図４のトランジスタＱSW3である。また、初期化回路は例えば図２のリセット制御回路３６に相当し、初期化信号は例えば図２のリセット制御信号ＧRS[k]に相当する。

ところで、単位回路の初期化用スイッチング素子が導通状態にある初期化期間にて当該単位回路の電気光学素子が動作し始めるとすれば、各単位回路における所期の動作が阻害される場合がある。例えば、駆動トランジスタのゲートの電位が自身の閾値電圧に応じた電位に収束する前に電気光学素子が動作し始めるとすれば、各駆動トランジスタの閾値電圧のバラツキが有効に補償されない。また、駆動トランジスタのゲートに対するリセット電位の供給が完了する前に電気光学素子が動作し始めるとすれば、電気光学素子を所期の階調に駆動することができない。

［適用例２０］そこで、上記電気光学装置が、各単位回路に対応した複数の論理回路（例えば図７や図９のＮＡＮＤ回路５０）と、各単位回路について駆動制御信号を生成する駆動制御回路とを具備してもよい。ここで、複数の単位回路の各々は、駆動トランジスタによる電気光学素子の駆動を制御信号に応じて許可または禁止する駆動制御スイッチング素子を含んでいる。また、複数の論理回路の各々は、単位回路について生成された駆動制御信号と当該単位回路が属するグループの初期化信号とに基づいて、初期化用スイッチング素子が導通状態となる期間を含む所定の期間における電気光学素子の動作の禁止を指示する制御信号を生成する。以上の適用例によれば、初期化用スイッチング素子が導通状態となる初期化期間を含む所定の期間にて電気光学素子の動作が禁止される。すなわち、駆動トランジスタのゲートの電位を初期化している途中で電気光学素子が動作し始めることを回避できる。したがって、各単位回路に確実に所期の動作を実行させることが可能となる。

以上のように初期化用スイッチング素子が導通状態になる期間と電気光学素子が動作し始める時機との関係に特に着目した電気光学装置は、ゲートの電位に応じて電気光学素子を駆動する駆動トランジスタと、導通状態に変化することでゲートの電位を所定値に設定する初期化用スイッチング素子とを各々が含む複数の単位回路と、各単位回路に対する選択信号の出力によって複数の単位回路の各々を順次に選択する選択回路と、各単位回路の初期化用スイッチング素子を制御する初期化信号を生成する初期化回路と、各単位回路に対応した複数の論理回路とを具備している。ここで、各単位回路における駆動トランジスタのゲートは、選択回路が当該単位回路を選択したときに供給されるデータ信号に応じた電位に設定される。また、各単位回路における初期化用スイッチング素子は、初期化回路が生成した初期化信号に応じて、選択回路による当該単位回路の選択前に導通状態となる。そして、複数の論理回路の各々は、単位回路について生成された駆動制御信号と初期化信号とに基づいて、初期化用スイッチング素子が導通状態となる期間を含む所定の期間における電気光学素子の動作の禁止を指示する制御信号を生成する。さらに、各単位回路の駆動制御スイッチング素子は、当該単位回路に対応した論理回路が生成した制御信号に応じた状態となる。以上の適用例においては複数の単位回路にてひとつの初期化信号を共用する構成は不要である。

［適用例２１］電気光学装置が、論理回路から単位回路に供給される制御信号を、初期化回路から単位回路に供給される初期化信号に対して相対的に遅延させる調整回路を具備していてもよい。本適用例によれば、制御信号が初期化信号に対して相対的に遅延するから、選択期間内における電気光学素子の動作の開始を有効に防止できる。

［適用例２２］以上の適用例における調整回路は、例えば、初期化回路が出力する初期化信号の経路上に配置された所定数のバッファと、論理回路が出力する制御信号の経路上に配置された所定数よりも多数のバッファとを含んでもよい。

［適用例２３］電気光学装置が、電気光学素子と電気光学素子の動作を許可または禁止する駆動制御スイッチング素子とを各々が含む複数の単位回路と、複数の単位回路の各々を順次に選択する選択回路と、２以上の単位回路ごとに複数の単位回路を区分した複数のグループの各々について駆動制御信号を生成する駆動制御回路とを具備していてもよい。ここで、各単位回路の電気光学素子は、選択回路が当該単位回路を選択したときに供給されるデータ信号に応じて駆動される。そして、複数のグループの各々に属する各単位回路の駆動制御スイッチング素子は、駆動制御回路が当該グループについて出力した駆動制御信号に応じた状態とる。

以上の適用例によれば、ひとつのグループに属する複数の駆動制御スイッチング素子が共通の駆動制御信号によって制御されるから、駆動制御スイッチング素子を制御するための信号が複数の単位回路の各々について個別に生成される従来の構成と比較して駆動制御回路の規模が縮小される。

［適用例２４］複数のグループの各々は同数の単位回路を含んでもよい。本適用例によれば、各グループに属する単位回路の個数が区々である構成と比較して、複数の電気光学素子の階調が視覚上において均一化されるという利点がある。

ところで、単位回路にデータ信号が供給される選択期間内にて当該単位回路の電気光学素子が動作し始めるとすれば、電気光学素子を高い精度で所期の階調に制御することが困難となる。また、単位回路に対してデータ信号を適切に書き込むために必要となる時間が増大するという問題もある。

［適用例２５］そこで、電気光学装置が、各単位回路に対応した複数の論理回路を具備してもよい。ここで、選択回路は、複数の単位回路の各々に選択信号を出力する。また、複数の論理回路の各々は、単位回路に出力される選択信号と当該単位回路が属するグループの駆動制御信号とに基づいて、選択回路が当該単位回路を選択する期間を含む所定の期間における電気光学素子の動作の禁止を指示する制御信号を生成する。そして、各単位回路の駆動制御スイッチング素子は、当該単位回路に対応した論理回路が生成した制御信号に応じた状態となる。

以上の適用例によれば、選択回路が当該単位回路を選択する期間を含む所定の期間内にて電気光学素子の動作が禁止される。すなわち、各単位回路に対するデータ信号の書込の途中で電気光学素子が動作し始めることを回避できる。したがって、各電気光学素子を高い精度で所期の階調に制御し、各単位回路に対するデータ信号の書込に必要となる時間を短縮することが可能である。

以上のように選択期間と電気光学素子が動作し始める時機との関係に特に着目した電気光学装置は、電気光学素子と電気光学素子の動作を許可または禁止する駆動制御スイッチング素子とを各々が含む複数の単位回路と、各単位回路に対する選択信号の出力によって複数の単位回路の各々を順次に選択する選択回路と、各単位回路の駆動制御スイッチング素子を制御する駆動制御信号を生成する駆動制御回路と、各単位回路に対応した複数の論理回路とを具備している。そして、各単位回路の電気光学素子は、選択回路が当該単位回路を選択したときに供給されるデータ信号に応じて駆動され、複数の論理回路の各々は、単位回路に出力される選択信号と当該単位回路について駆動制御信号が生成した駆動制御信号とに基づいて、選択回路が当該単位回路を選択する期間を含む所定の期間における電気光学素子の動作の禁止を指示する制御信号を生成する。そして、各単位回路の駆動制御スイッチング素子は、当該単位回路に対応した論理回路が生成した制御信号に応じた状態となる。以上の適用例においては複数の単位回路にてひとつの駆動制御信号を共用する構成は不要である。

［適用例２６］電気光学装置は、論理回路から単位回路に供給される制御信号を、選択回路から各単位回路に供給される選択信号に対して相対的に遅延させる調整回路を具備してもよい。本適用例によれば、制御信号が選択信号に対して相対的に遅延するから、選択期間内における電気光学素子の動作の開始を有効に防止できる。

［適用例２７］以上の適用例における調整回路は、例えば、選択回路が出力する選択信号の経路上に配置された所定数のバッファと、論理回路が出力する制御信号の経路上に配置された所定数よりも多数のバッファとを含む。

［適用例２８］上記電気光学装置は各種の電子機器に利用され得る。この電子機器の典型例は、電気光学装置を表示装置として利用した機器である。この種の電子機器としては、パーソナルコンピュータや携帯電話機などがある。もっとも、電気光学装置の用途は画像の表示に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体に潜像を形成するための露光装置（露光ヘッド）、液晶装置の背面側に配置されてこれを照明する装置（バックライト）、あるいは、スキャナなどの画像読取装置に搭載されて原稿を照明する装置など各種の照明装置など、様々な用途に電気光学装置を適用することができる。

＜Ａ：第１実施形態＞
＜Ａ−１：電気光学装置の構成＞
図１は、第１実施形態に係る電気光学装置の構成を示すブロック図である。電気光学装置Ｄは、画像を表示する機器であり、複数の単位回路（画素回路）Ｕが配列された素子アレイ部１０と、各単位回路Ｕを駆動するゲート駆動回路３０およびデータ線駆動回路４０とを具備する。

素子アレイ部１０には、Ｘ方向に沿って配列するｎ個の単位回路Ｕの集合が、Ｘ方向と直交するＹ方向にｍ行にわたって並列する（ｎおよびｍの各々は自然数）。すなわち、複数の単位回路Ｕは、縦ｍ行×横ｎ列のマトリクス状に配列する。各単位回路Ｕは、Ｙ方向に相隣接する３行を単位としてＭ個（Ｍ＝m/3）のグループＢ[1]〜Ｂ[M]に区分される。すなわち、ひとつのグループＢ[k]（ｋは１≦ｋ≦Ｍを満たす整数）は縦３行×横ｎ列に配列する単位回路Ｕの集合である。

図２は、各単位回路Ｕとゲート駆動回路３０との関係を示すブロック図であり、図３は、単位回路Ｕに供給される各信号の波形を示すタイミングチャートである。図２に示すように、素子アレイ部１０には、Ｘ方向に延在するｍ本の選択線１２と、Ｙ方向に延在するｎ本のデータ線２２とが形成される（ｍおよびｎの各々は自然数）。単位回路Ｕは、選択線１２とデータ線２２との各交差に対応して配置される。また、素子アレイ部１０には、ｍ本の選択線１２の各々に対をなしてＸ方向に延在する制御線１４〜１６と、ｎ本のデータ線２２の各々に対をなしてＹ方向に延在する給電線２４とが形成される。各給電線２４には、所定の電位（以下「リセット電位」という）ＶRSが電圧生成回路（図示略）から供給される。尚、給電線２４はＸ方向に延在させてもよい。

ここで、Ｘ方向に沿って配列するｎ個の単位回路Ｕには、ｍ本の選択線１２のいずれかが接続されている。ここで、これらｎ個の単位回路Ｕからなる集合は「単位回路群」の一例である。また、「単位回路群」を構成するｎ個の単位回路Ｕには、ｍ本の選択線１２のいずれかが接続されていることから、「単位回路群」が選択線１２ごとに形成されているとも表現され得る。

図２に示すように、ゲート駆動回路３０は、選択回路３２と補償制御回路３４とリセット制御回路３６と駆動制御回路３８とを含む。なお、図２においてはリセット制御回路３６が便宜的に素子アレイ部１０の右側に図示されているが、ゲート駆動回路３０を構成する各回路と素子アレイ部１０との位置関係は任意である。

選択回路３２は、各選択線１２に対する選択信号ＧSL[1]〜ＧSL[m]の出力によって各単位回路Ｕを行単位で順次に選択する手段である。例えば複数のフリップフロップを多段に接続したシフトレジスタが選択回路３２として好適に採用される。図３に示すように、選択回路３２は、グループ選択期間Ｔ[k]内の選択期間ＴSL[i]〜ＴSL[i+2]において、グループＢ[k]に属する第ｉ行〜第(i+2)行の各々を順番に選択する。例えば、第ｉ行目の選択線１２に出力される選択信号ＧSL[i]は、グループ選択期間Ｔ[k]に含まれる選択期間ＴSL[i]にてローレベル（当該行の選択を指示するレベル）に遷移する。図３に示すように、グループ選択期間Ｔ[k]とその直前のグループ選択期間Ｔ[k-1]との間には初期化期間ＴINT[k]が設定される。初期化期間ＴINT[k]は、ひとつの選択期間ＴSL[i]（水平走査期間）と同等の時間長であり、リセット期間ＴRS[k]とこれに続く補償期間ＴCP[k]とに区分される。グループＢ[k]に対応する選択信号ＧSL[i]〜ＧSL[i+2]は、選択期間ＴSL[i]〜ＴSL[i+2]の各々に加えて、初期化期間ＴINT[k]のリセット期間ＴRS[k]にて同時にローレベルに遷移する。選択信号ＧSL[i]は、リセット期間ＴRS[k]と選択期間ＴSL[i]とを除いた期間にてハイレベルを維持する。

図２の補償制御回路３４は、グループＢ[1]〜Ｂ[M]の総数に相当するＭ系統の補償制御信号ＧCP[1]〜ＧCP[M]を生成して各制御線１４に出力する手段である。グループＢ[k]に属する３ｎ個の単位回路Ｕの各々には、当該グループＢ[k]に対応した３本の制御線１４を介して共通の補償制御信号ＧCP[k]が供給される。図３に示すように、補償制御信号ＧCP[k]は、初期化期間ＴINT[k]にてローレベル（アクティブレベル）に遷移するとともにそれ以外の期間にてハイレベルを維持する。

図２のリセット制御回路３６は、Ｍ系統のリセット制御信号ＧRS[1]〜ＧRS[M]を生成して各制御線１５に出力する手段である。グループＢ[k]に属する３ｎ個の単位回路Ｕの各々には、当該グループＢ[k]に対応した３本の制御線１５を介して共通のリセット制御信号ＧRS[k]が供給される。図３に示すように、リセット制御信号ＧRS[k]は、リセット期間ＴRS[k]にてローレベルに遷移するとともにそれ以外の期間にてハイレベルを維持する。図２に示すように、補償制御回路３４およびリセット制御回路３６は、例えば複数のフリップフロップを多段に接続したシフトレジスタによって構成される。

図２の駆動制御回路３８は、Ｍ系統の駆動制御信号ＧCT[1]〜ＧCT[M]を生成して各制御線１６に出力する。グループＢ[k]に属する３ｎ個の単位回路Ｕの各々には、当該グループＢ[k]に対応した３本の制御線１６を介して共通の駆動制御信号ＧCT[k]が供給される。図３に示すように、駆動制御信号ＧCT[k]は、駆動期間ＴON[k]にてローレベルを維持するとともに非駆動期間ＴOFF[k]にてハイレベルを維持する。駆動期間ＴON[k]および非駆動期間ＴOFF[k]の時間長の比率（デューティ）は外部からの指示に応じて可変に制御される。ただし、非駆動期間ＴOFF[k]は、補償制御信号ＧCP[k]がローレベルとなる初期化期間ＴINT[k]を少なくとも包含するように設定される。駆動期間ＴON[k]と非駆動期間ＴOFF[k]との比率に応じて素子アレイ部１０の全体的な光量（明度）が制御される。

図２のデータ線駆動回路４０は、各列の単位回路Ｕに階調を指定するデータ信号Ｓ[1]〜Ｓ[n]を生成して各データ線２２に出力する手段である。選択信号ＧSL[i]がローレベルとなる選択期間ＴSL[i]にて第ｊ列目のデータ線２２に供給されるデータ信号Ｓ[j]は、第ｉ行に属する第ｊ列目の単位回路Ｕ（電気光学素子Ｅ）に指定された階調に応じた電位ＶDATAとなる。

図４は、各単位回路Ｕの具体的な構成を示す回路図である。なお、同図においては、グループＢ[k]に属する第ｉ行のうち第ｊ列目に位置するひとつの単位回路Ｕのみが代表的に図示されているが、他の単位回路Ｕの構成も同様である。

図４に示すように、単位回路Ｕは電気光学素子Ｅを含む。本実施形態の電気光学素子Ｅは、相互に対向する陽極と陰極との間に有機ＥＬ（Electroluminescence）材料の発光層が介在する有機発光ダイオード素子である。電気光学素子Ｅは、電源線（高位側の電源電位ＶEL）と接地線（接地電位Ｇnd）とを連結する経路上に配置され、当該経路に流れる電流（以下「駆動電流」という）ＩDRの電流量に応じた光量（光度）で発光する。

駆動電流ＩDRの経路上（電源線と電気光学素子Ｅとの間）にはｐチャネル型の駆動トランジスタＱDRが配置される。駆動トランジスタＱDRのソースは電源線に接続される。駆動トランジスタＱDRは、駆動電流ＩDRの電流量を、当該駆動トランジスタＱDRのゲートの電位（以下では単に「ゲート電位」という）ＶGに応じて制御する。すなわち、駆動トランジスタＱDRは、電気光学素子Ｅをゲート電位ＶGに応じた光量に駆動する手段として機能する。駆動トランジスタＱDRのゲートとソース（電源線）との間には容量素子Ｃ1が介在する。

図４に示すように、単位回路Ｕは、電極Ｅ1と電極Ｅ2とから構成される容量素子Ｃ2を含む。電極Ｅ1は駆動トランジスタＱDRのゲートに接続される。電極Ｅ2とデータ線２２との間には両者の電気的な接続（導通／非導通）を制御するｐチャネル型のトランジスタＱSW1が介在する。第ｉ行に属するｎ個の単位回路Ｕの各々におけるトランジスタＱSW1のゲートは第ｉ行の選択線１２に対して共通に接続される。

図４におけるｐチャネル型のトランジスタＱSW2は、駆動トランジスタＱDRのゲートとドレインとの間に介在して両者の電気的な接続を制御するスイッチング素子である。グループＢ[k]に属する３ｎ個の単位回路Ｕの各々におけるトランジスタＱSW2のゲートには制御線１４を介して共通の補償制御信号ＧCP[k]が供給される。トランジスタＱSW2が導通状態（オン状態）に変化すると、駆動トランジスタＱDRのゲートとドレインとが電気的に接続される。この状態を駆動トランジスタがダイオード接続された状態と称す。

駆動トランジスタＱDRのドレインと給電線２４との間には両者の電気的な接続を制御するトランジスタＱSW3が介在する。グループＢ[k]に属する３ｎ個の単位回路Ｕの各々におけるトランジスタＱSW3のゲートには制御線１５を介して共通のリセット制御信号ＧRS[k]が供給される。

駆動トランジスタＱDRのドレインと電気光学素子Ｅの陽極との間（すなわち駆動トランジスタＱDRから電気光学素子Ｅに供給される駆動電流ＩDRの経路上）にはｐチャネル型の駆動制御トランジスタＱCTが介在する。駆動制御トランジスタＱCTが導通状態に変化すると、駆動電流ＩDRが駆動トランジスタＱDRから駆動制御トランジスタＱCTを経由して電気光学素子Ｅに供給される。したがって、電気光学素子Ｅは発光する。これに対し、駆動制御トランジスタＱCTが非導通状態（オフ状態）に変化すると、駆動電流ＩDRの経路が遮断されて電気光学素子Ｅは消灯する。すなわち、駆動制御トランジスタＱCTは、駆動トランジスタＱDRによる電気光学素子Ｅの駆動を許可または禁止する手段として機能する。グループＢ[k]に属する３ｎ個の単位回路Ｕの各々における駆動制御トランジスタＱCTのゲートには、制御線１６を介して共通の駆動制御信号ＧCT[k]が供給される。

＜Ａ−２：電気光学装置Ｄの動作＞
次に、グループＢ[k]に属する第ｉ行〜第（i+2）行に着目して各単位回路Ｕの動作を説明する。まず、図３に示すように、初期化期間ＴINT[k]内のリセット期間ＴRS[k]においては、補償制御信号ＧCP[k]およびリセット制御信号ＧRS[k]の双方がローレベルに変化する。したがって、トランジスタＱSW2が導通状態となって駆動トランジスタＱDRがダイオード接続されるとともに、トランジスタＱSW3が導通状態となって駆動トランジスタＱDRのドレインが給電線２４に接続される。これによって駆動トランジスタＱDRのゲートが給電線２４に電気的に接続されるから、グループＢ[k]の各単位回路Ｕのゲート電位ＶG（電極Ｅ1の電位）は給電線２４のリセット電位ＶRSに初期化される。また、リセット期間ＴRS[k]においてはデータ信号Ｓ[j]が基準電位ＶREFに設定される。さらに、選択信号ＧSL[i]〜ＧSL[i+2]がローレベルに遷移することでグループＢ[k]の各単位回路ＵのトランジスタＱSW1はオン状態に変化するから、容量素子Ｃ2の電極Ｅ2は基準電位ＶREFに初期化される。

補償期間ＴCP[k]が開始すると、リセット制御信号ＧRS[k]がハイレベルに遷移することでグループＢ[k]の各トランジスタＱSW3は非導通状態に変化する。一方、補償制御信号ＧCP[k]は補償期間ＴCP[k]においても引き続きローレベルを維持するから、グループＢ[k]の各トランジスタＱSW2は導通状態を維持する。したがって、グループＢ[k]の各単位回路Ｕにおける駆動トランジスタＱDRのゲート電位ＶGは、電源線に供給される電源電位ＶELと当該駆動トランジスタＱDRの閾値電圧Ｖthとの差分値（ＶG＝ＶEL−Ｖth）に収束していく。

ところで、ゲート電位ＶGはノイズなどの外乱によって偶発的に変動する可能性がある。補償期間ＴCP[k]の開始の直前にてゲート電位ＶGが「ＶEL−Ｖth」よりも高い電位に変動していると、補償期間ＴCP[k]内にてゲート電位ＶGが「ＶEL−Ｖth」に収束せず、単位回路Ｕを適正に動作させることができない。これに対し、本実施形態によれば、補償期間ＴCP[k]の開始前のリセット期間ＴRS[k]においてゲート電位ＶGが強制的にリセット電位ＶRSに設定されるから、補償期間ＴCP[k]にてゲート電位ＶGを確実に収束させることが可能となる。以上の説明から理解されるように、リセット電位ＶRSは、「ＶEL−Ｖth」よりも低い電位に設定される。

初期化期間ＴINT[k]が経過すると補償制御信号ＧCP[k]がハイレベルに遷移する。したがって、グループＢ[k]の各トランジスタＱSW2が非導通状態となって駆動トランジスタＱDRのダイオード接続が解除される。そして、グループ選択期間Ｔ[k]を構成する選択期間ＴSL[i]〜ＴSL[i+2]においては、グループＢ[k]に属する各単位回路ＵのトランジスタＱSW1が行単位で順番にオン状態となる。選択期間ＴSL[i]においては、各データ線２２に供給されるデータ信号Ｓ[j]が電位ＶDATAに低下する。

駆動トランジスタＱDRのゲートのインピーダンスは充分に高いから、電極Ｅ2の電位が、リセット期間ＴRS[k]にて設定された基準電位ＶREFから電位ＶDATAまで変化量ΔＶ（ΔＶ＝ＶREF−ＶDATA）だけ変動すると、電極Ｅ1の電位は、容量素子Ｃ2における容量カップリングによって、初期化期間ＴINT[k]にて設定された電位ＶG（＝ＶEL−Ｖth）から変動する。このときの電極Ｅ1の電位の変化量は、容量素子Ｃ2とその近傍の容量との容量比に応じて定まる。例えば、容量素子Ｃ2の容量値を「ｃA」とし、容量素子Ｃ1や駆動トランジスタＱDRのゲート容量など駆動トランジスタＱDRのゲートに付随する容量の合計値を「ｃB」とすると、電極Ｅ1の電位の変化量は「ΔＶ・ｃA／（ｃA＋ｃB）」と表現される。したがって、駆動トランジスタＱDRのゲート電位ＶGは、選択期間ＴSL[i]にて以下の式(1)のレベルに設定される。すなわち、
ＶG＝ＶEL−Ｖth−ｋ・ΔＶ …(1)
ただし、ｋ＝ｃA／（ｃA＋ｃB）
以上のように、選択期間ＴSL[i]においては第ｉ行のｎ個の単位回路Ｕに対してデータ信号Ｓ[1]〜Ｓ[n]の各々が書き込まれる。

一方、初期化期間ＴINT[k]の経過後に駆動期間ＴON[k]が開始すると、駆動制御信号ＧCT[k]がローレベルに遷移するから、第i行〜第(i+2)行の３ｎ個の単位回路Ｕの各々における駆動制御トランジスタＱCTが同時にオン状態に変化する。したがって、グループＢ[k]の各単位回路Ｕにおいては、駆動トランジスタＱDRのゲート電位ＶGに応じた駆動電流ＩDRが、電源線から駆動トランジスタＱDRと駆動制御トランジスタＱCTとを経由して電気光学素子Ｅに供給される。したがって、電気光学素子Ｅは、データ信号Ｓ[j]の電位ＶDATAに応じた光量で発光する。

いま、駆動トランジスタＱDRが飽和領域で動作する場合を想定すると、駆動期間ＴON[k]にて電気光学素子Ｅに供給される駆動電流ＩDRは以下の式(2)によって表現される。ただし、式(2)における「β」は駆動トランジスタＱDRの利得係数であり、「ＶGS」は駆動トランジスタＱDRのゲート−ソース間の電圧である。
ＩDR＝（β／２）（ＶGS−Ｖth）² …(2)
＝（β／２）（ＶEL−ＶG−Ｖth）²
式(1)の代入によって式(2)は以下のように変形される。
ＩDR＝（β／２）（ｋ・ΔＶ）²
すなわち、駆動電流ＩDRは駆動トランジスタＱDRの閾値電圧Ｖthに依存しない。したがって、本実施形態によれば、各駆動トランジスタＱDRの閾値電圧Ｖthのバラツキ（設計値からの相違や他の単位回路Ｕの駆動トランジスタＱDRとの相違）に起因した電気光学素子Ｅの光量の誤差（階調のムラ）を抑制することができる。

以上に説明したように、本実施形態においては、ひとつのグループＢ[k]に属する複数行のトランジスタＱSW2が共通の補償制御信号ＧCP[k]によって制御される。したがって、トランジスタＱSW2を制御するための信号がｍ行の各々について個別に生成される従来の構成と比較して、補償制御回路３４の規模が縮小される。回路の規模の縮小によって補償制御回路３４における消費電力が低減されるという利点もある。

クロック信号に同期してスタートパルスを順次に転送するシフトレジスタが補償制御回路３４として採用された構成においては、フリップフロップの段数を削減することで、クロック信号を伝送するための配線に付随する容量（寄生容量）が低減される。したがって、寄生容量に起因したクロック信号の波形の歪みが抑制され、これによって補償制御回路３４の誤動作を防止できるという利点もある。

また、回路の配置のために素子アレイ部１０の周囲に確保すべき領域（いわゆる額縁領域）の面積を、補償制御回路３４の規模の縮小によって削減（狭額縁化）することが可能である。さらに、補償制御回路３４を構成する素子（例えばトランジスタ）の素数が削減されるから、補償制御回路３４の歩留まりが改善されるという利点もある。なお、各電気光学素子Ｅとともに基板の表面に形成された能動素子（例えば半導体層が低温ポリシリコンで形成された薄膜トランジスタ）によって補償制御回路３４が構成される場合には、補償制御回路３４がＩＣチップの形態で実装される場合と比較して回路の歩留まりの低下が顕著となり易い。したがって、補償制御回路３４の歩留まりを改善し得る本実施形態は、各種の素子が基板の表面に直接的に形成された電気光学装置Ｄに特に好適である。

本実施形態においては、ひとつのグループＢ[k]に属する複数行のトランジスタＱSW3が共通のリセット制御信号ＧRS[k]によって制御される。したがって、トランジスタＱSW3を制御するための信号がｍ行の各々について個別に生成される従来の構成と比較してリセット制御回路３６の規模が縮小される。さらに、ひとつのグループＢ[k]に属する駆動制御トランジスタＱCTが共通の駆動制御信号ＧCT[k]によって制御されるから、駆動制御回路３８の規模が縮小される。したがって、リセット制御回路３６や駆動制御回路３８についても、補償制御回路３４について上述した総ての効果が奏される。

なお、初期化期間ＴINT[k]内に駆動制御トランジスタＱCTが導通状態に遷移すると、ゲート電位ＶGは電気光学素子Ｅの電気的な特性に応じた電位に変化するから、補償期間ＴCP[k]の終点においてゲート電位ＶGが「ＶEL−Ｖth」に設定されない。したがって、駆動トランジスタＱDRの閾値電圧Ｖthのバラツキを有効に補償することができない。本実施形態によれば、初期化期間ＴINT[k]にて駆動制御トランジスタＱCTがオフ状態となるように駆動制御信号ＧCT[k]が生成されるから、補償期間ＴCP[k]においてゲート電位ＶGを「ＶEL−Ｖth」に収束させることで駆動トランジスタＱDRの閾値電圧Ｖthのバラツキを有効に補償できるという利点がある。

＜Ａ−３：第１実施形態の変形例＞
以上に例示した形態は例えば以下のように変形される。

（１）変形例１
初期化期間ＴINT[k]にて選択回路３２による選択やデータ信号Ｓ[j]の書込が実行されない構成を以上に例示したが（図３）、初期化期間ＴINT[k]にてグループＢ[k]以外に属する各単位回路Ｕについてデータ信号Ｓ[j]の書込が実行される構成としてもよい。例えば、図５に示すように、グループＢ[k-1]に属する第(i-1)行（すなわちグループＢ[k-1]の最後の選択行）の選択とデータ信号Ｓ[j]の書込とが、初期化期間ＴINT[k]内に実行される構成としてもよい。なお、初期化期間ＴINT[k]内のリセット期間ＴRS[k]においてはデータ信号Ｓ[j]が基準電位ＶREFに設定されるから、第(i-1)行の単位回路Ｕに対するデータ信号Ｓ[j]の書込ができない。したがって、図５に示すように、選択信号ＧSL[i-1]は、初期化期間ＴINT[k]のうちリセット期間ＴRS[k]以外の期間にてローレベル（選択）となる。その他の選択信号についても同様である。例えばひとつのグループＢ[k]に対応する選択信号ＧSL[i]は、初期化期間ＴINT[k]におけるリセット期間ＴRS[k]と、選択期間ＴEL[i]のうち始点からリセット期間ＴRS[k]に相当する時間長が経過するまでの期間を除外した期間とにおいてローレベル（選択）となる。

第１実施形態の構成においては初期化期間ＴINT[k]において全行が非選択とされる。したがって、選択回路３２は、グループＢ[k]に対応する３系統の選択信号ＧSL[i]〜ＧSL[i+2]を出力する３個のフリップフロップと、初期化期間ＴINT[k]の分だけパルスを遅延させるひとつのフリップフロップとを、グループＢ[1]〜Ｂ[M]の各々について具備する必要がある。すなわち、第１実施形態の選択回路３２においては４Ｍ個のフリップフロップが必要である。これに対し、図５の構成によれば、初期化期間ＴINT[k]において全行を非選択とする必要がないから、選択回路３２はｍ個（３Ｍ個）のフリップフロップを備えていれば足りる。すなわち、本実施形態によれば、第１実施形態と比較して選択回路３２の規模が縮小されるという利点がある。

（２）変形例２
以上の形態においては、初期化期間ＴINT[k]が選択期間ＴSL[i]と同じ時間長に設定された構成を例示した。しかし、初期化期間ＴINT[k]の時間が不足すると、ゲート電位ＶGが充分に「ＶEL−Ｖth」に収束する前に補償期間ＴCP[k]の終点が到来する可能性がある。そこで、図６に示すように、初期化期間ＴINT[k]が複数の選択期間ＴSL[i]に相当する時間長となるように補償制御信号ＧCP[k]を設定してもよい。図６の構成においては、図５の構成と同様に、初期化期間ＴINT[k]にてグループＢ[k-1]に属する各行（第(i-2)行および第(i-1)行）の選択とデータ信号Ｓ[j]の書込とが実行される。また、駆動制御信号ＧCT[k]で規定される非駆動期間ＴOFF[k]の時間長は、初期化期間ＴINT[k]を包含するように、複数の選択期間ＴSL[i]に相当する時間長に設定される。以上の構成によれば、ゲート電位ＶGを充分に収束させ得る時間長を補償期間ＴCP[k]として確保できる。

（３）変形例３
以上の形態において、制御線１４、１５、１６のそれぞれを介して、グループＢ[k]毎に補償制御信号ＧCP[k]、リセット制御信号ＧRS[k]、駆動制御信号ＧCT[k]が単位回路Ｕへ供給されていた。しかし、補償制御信号ＧCP[k]のみをグループＢ[k]毎に制御線１４を介して供給してもよいし、リセット制御信号ＧRS[k]のみをグループＢ[k]毎に制御線１５を介して供給してもよい。また、第４実施形態で説明するように、駆動制御信号ＧCT[k]のみをグループＢ[k]毎に制御線１６を介して供給してもよい。したがって、制御線１４、１５、１６のいずれか１つがグループＢ[k]毎に共通に接続された構成であってもよい。いずれかの制御信号をグループＢ[k]毎に供給すれば、この制御信号を供給する駆動回路を簡略化でき、回路規模を縮小できる効果を奏する。

＜Ｂ：第２実施形態＞
次に、第２実施形態について説明する。なお、本実施形態のうち作用や機能が第１実施形態と共通する要素については、以上と同じ符号を付して各々の詳細な説明を適宜に省略する。

図７は、本実施形態における各単位回路Ｕとゲート駆動回路３０との関係を示すブロック図であり、図８は、単位回路Ｕに供給される各信号の波形を示すタイミングチャートである。図７においてはひとつのグループＢ[k]のみが代表的に図示されている。

図７および図８に示すように、本実施形態の駆動制御回路３８は、素子アレイ部１０を構成するｍ行の各々について駆動制御信号ＧCT[1]〜ＧCT[m]を生成する。駆動制御信号ＧCT[i]は、行単位で個別に始点が設定される非選択期間ＴOFF[i]にてローレベルに遷移するとともにそれ以外の期間にてハイレベルを維持する信号である。駆動制御信号ＧCT[i]は、第ｉ行目の制御線１６を介して第ｉ行のｎ個の単位回路Ｕの各々における駆動制御トランジスタＱCTのゲートに供給される。

図７に示すように、ゲート駆動回路３０の後段には、各々が別個の行に対応するｍ個のＮＡＮＤ回路５０が設置される。グループＢ[k]に属する第ｉ行に対応したＮＡＮＤ回路５０は、補償制御回路３４が生成した補償制御信号ＧCP[k]と駆動制御回路３８が生成した駆動制御信号ＧCT[i]との否定論理積に相当する制御信号Ｇ[k,i]を生成および出力する論理回路である。第ｉ行に属する各単位回路Ｕの駆動制御トランジスタＱCTのゲートは、第ｉ段目のＮＡＮＤ回路５０の出力端に対して共通に接続される。したがって、図４の単位回路において、駆動制御トランジスタＱCTのゲートには駆動制御信号ＧCT[k]ではなく、制御信号Ｇ[k,i]が供給されることになる。この制御信号Ｇ[k,i]は「論理信号」の一例である。

図８に示すように、補償制御信号ＧCP[k]と駆動制御信号ＧCT[i]との否定論理積である制御信号Ｇ[k,i]は、駆動制御信号ＧCT[i]が規定する非駆動期間ＴOFF[i]にてハイレベルを維持するほか、駆動制御信号ＧCT[i]のレベルに拘わらず、補償制御信号ＧCP[k]がローレベルとなる初期化期間ＴINT[k]にてハイレベルとなる。制御信号Ｇ[k,i]がハイレベルである期間においては駆動制御トランジスタＱCTが非導通状態を維持するから、非駆動期間ＴOFF[i]および初期化期間ＴINT[k]の双方において電気光学素子Ｅに対する駆動電流ＩDRの供給（発光）が停止する。

以上のように、本実施形態によれば、駆動制御信号ＧCT[i]の非駆動期間ＴOFF[i]を補償制御信号ＧCP[k]と無関係に設定した場合であっても、初期化期間ＴINT[k]（特に補償期間ＴCP[k]）において駆動制御トランジスタＱCTは確実に非導通状態となる。すなわち、非駆動期間ＴOFF[i]が初期化期間ＴINT[k]を包含するように駆動制御信号ＧCT[i]と補償制御信号ＧCP[k]とを相互に連関させる仕組みが不要となるから、本実施形態によればゲート駆動回路３０の規模が第１実施形態よりも縮小される。例えばいま、クロック信号に同期してスタートパルスを順次に転送および出力するシフトレジスタが補償制御回路３４や駆動制御回路３８として採用された構成を想定する。本実施形態によれば、補償制御回路３４および駆動制御回路３８の双方にスタートパルスを同じタイミングにて供給する構成が不要となる。また、補償制御回路３４の動作を規定するクロック信号と駆動制御回路３８の動作を規定するクロック信号とで周期や位相が相違していてもよい。

＜Ｃ：第３実施形態＞
次に、第３実施形態について説明する。なお、本実施形態のうち作用や機能が第１実施形態や第２実施形態と共通する要素については、以上と同じ符号を付して各々の詳細な説明を適宜に省略する。

図９は、本実施形態における各単位回路Ｕとゲート駆動回路３０との関係を示すブロック図である。同図に示すように、本実施形態の電気光学装置Ｄは、第２実施形態の要素に加えて、各々が別個の行に対応するｍ個の調整回路６０を含む。第ｉ段目の調整回路６０は、第ｉ段目のＮＡＮＤ回路５０から出力された制御信号Ｇ[k,i]、すわなち論理信号を補償制御信号ＧCP[k]に対して相対的に遅延させるための手段である。本実施形態の調整回路６０は、補償制御信号ＧCP[k]の経路上に配置された２個のバッファ６２と、制御信号Ｇ[k,i]の経路上に配置された４個のバッファ６２とを含む。調整回路６０を構成する各バッファ６２は、所定の時間長だけ信号を遅延させる遅延素子として機能する。

図１０は、本実施形態における補償制御信号ＧCP[k]および制御信号Ｇ[k,i]の波形を示すタイミングチャートである。図９に示したように、単位回路Ｕに到達するまでに制御信号Ｇ[k,i]が経由するバッファ６２の総数（４個）は、補償制御回路３４から出力された補償制御信号ＧCP[k]が経由するバッファ６２の総数（２個）よりも多い。したがって、図１０に拡大して示すように、制御信号Ｇ[k,i]は、補償制御信号ＧCP[k]と比較して時間長Δｔだけ遅延する。

補償制御信号ＧCP[k]や制御信号Ｇ[k,i]の波形の歪みなど様々な事情に起因して補償期間ＴCP[k]と駆動期間ＴON[i]とが重複すると（すなわちトランジスタＱSW2と駆動制御トランジスタＱCTとが同時に導通すると）、選択期間ＴSL[i]の始点にてゲート電位ＶGが「ＶEL−Ｖth」とならないから、各駆動トランジスタＱDRの閾値電圧Ｖthが高精度に補償されないという問題が生じ得る。本実施形態においては制御信号Ｇ[k,i]が補償制御信号ＧCP[k]に対して相対的に遅延するから、初期化期間ＴINT[k]が完全に経過してから駆動期間ＴON[i]を開始させることができる。したがって、各駆動トランジスタＱDRの閾値電圧Ｖthを高精度に補償することが可能である。

＜Ｄ：第１乃至第３実施形態の変形例＞
以上の各形態には様々な変形が加えられる。具体的な変形の態様を例示すれば以下の通りである。なお、以下の各態様を適宜に組み合わせてもよい。

（１）変形例１
以上の各形態においては、図３に示したように、第ｉ行が選択される選択期間ＴSL[i]の始点から当該行の初期化期間ＴINT[k]の始点までにわたって駆動期間ＴON[k]が連続する構成を例示したが、駆動期間ＴON[k]は適宜に短縮される。また、駆動期間ＴON[k]を、相互に間隔をあけて前後する複数の期間に分割した構成（すなわち駆動制御トランジスタＱCTが間欠的に導通状態となる構成）も採用される。以上の構成においては電気光学素子Ｅの点灯および消灯の切り替わりの周期が短縮されるから、観察者によって知覚される画像のチラツキが抑制される。

（２）変形例２
素子アレイ部１０を複数のグループＢ[1]〜Ｂ[M]に区分するときに単位となる行数は任意に変更される。例えば、単位回路Ｕの２行や４行以上を単位として素子アレイ部１０を複数のグループＢ[1]〜Ｂ[M]に区分してもよい。ただし、各グループＢ[k]に属する行数が多い場合には、補償制御信号ＧCP[k]やリセット制御信号ＧRS[k]の波高値を充分に確保する必要がある。したがって、補償制御信号ＧCP[k]やリセット制御信号ＧRS[k]のレベルが変動する瞬間に発生するノイズが顕著となって電気光学装置Ｄの動作に影響を与えるという問題がある。したがって、ひとつのグループＢ[k]に属する行数は、素子アレイ部１０の総行数の２５％以下（m/4行以下）であることが望ましい。

（３）変形例３
第２実施形態においては、トランジスタＱSW2が導通する期間にて電気光学素子Ｅの動作が禁止される構成を例示したが、トランジスタＱSW3が導通状態となる期間にて電気光学素子Ｅの動作を禁止してもよい。例えば、リセット制御信号ＧRS[k]と駆動制御信号ＧCT[i]との否定論理積を、第ｉ段目のＮＡＮＤ回路５０が制御信号Ｇ[k,i]として出力する構成も採用される。この構成における制御信号Ｇ[k,i]は、トランジスタＱSW3が導通するリセット期間ＴRS[k]における電気光学素子Ｅの動作を禁止する。さらに、第３実施形態の調整回路６０を配置してもよい。第ｉ段目の調整回路６０は、駆動制御信号ＧCT[i]をリセット制御信号ＧRS[k]に対して相対的に遅延させる。

（４）変形例４
有機発光ダイオード素子は電気光学素子の例示に過ぎない。電気光学素子について、自身が発光する自発光型と外光の透過率を変化させる非発光型（例えば液晶素子）との区別や、電流の供給によって駆動される電流駆動型と電圧の印加によって駆動される電圧駆動型との区別は不問である。例えば、無機ＥＬ素子、フィールド・エミッション（ＦＥ）素子、表面導電型電子放出（ＳＥ：Surface-conduction Electron-emitter）素子、弾道電子放出（ＢＳ：Ballistic electron Surface emitting）素子、ＬＥＤ（Light Emitting Diode）素子、液晶素子、電気泳動素子、エレクトロクロミック素子など様々な電気光学素子を利用することができる。

（５）変形例５
以上の各形態においては駆動トランジスタＱDRと電気光学素子Ｅとの間に駆動制御トランジスタＱCTが介在する構成を例示したが、駆動制御トランジスタＱCTが設置される位置は適宜に変更される。例えば、図２０に示すように、駆動トランジスタＱDRのゲートと電源線（あるいは駆動トランジスタＱDRのソース）との間に駆動制御トランジスタＱCTを介在させた構成が採用される。駆動制御トランジスタＱCTがオフ状態を維持する期間（駆動期間ＴON[k]）においては、駆動トランジスタＱDRのゲートの電位に応じた駆動電流ＩDRが電気光学素子Ｅに供給される。これに対し、駆動制御トランジスタＱCTがオン状態を維持する期間（非駆動期間ＴOFF[k]）においては、駆動トランジスタＱDRがオフ状態となる（ゲート−ソース間の電圧がゼロとなる）から、電気光学素子Ｅに対する駆動電流ＩDRの供給は停止する。すなわち、駆動制御トランジスタＱCTの状態に応じて（すなわち駆動制御信号ＧCT[k]に応じて）、電気光学素子Ｅに対する駆動電流ＩDRの供給の有無が変化する。

また、図２１に示すように、駆動制御トランジスタＱCTが電気光学素子Ｅと並列に設置された構成（駆動トランジスタＱDRのドレインと接地線との間に駆動制御トランジスタＱCTが介在する構成）も採用される。駆動制御トランジスタＱCTがオフ状態を維持する期間（駆動期間ＴON[k]）においては、駆動トランジスタＱDRのゲートの電位に応じた駆動電流ＩDRが電気光学素子Ｅに供給される。これに対し、駆動制御トランジスタＱCTがオン状態を維持する期間（非駆動期間ＴOFF[k]）においては、駆動電流ＩDRが駆動制御トランジスタＱCTを経由して接地線に流れ込むから、電気光学素子Ｅに対する駆動電流ＩDRの供給は停止（または減少）する。すなわち、図２１の構成においても、駆動制御トランジスタＱCTの状態に応じて電気光学素子Ｅに対する駆動電流ＩDRの供給が制御される。

以上に例示したように、ひとつの態様における駆動制御トランジスタＱCTは、電気光学素子Ｅの動作（典型的には駆動電流ＩDRの供給による発光）を許可または禁止するスイッチング素子であれば足り、その具体的な構成や他の要素（例えば電気光学素子Ｅや駆動トランジスタＱDR）との関係は任意である。

＜Ｅ：第４実施形態＞
図１１は、第４実施形態に係る電気光学装置の構成を示すブロック図である。電気光学装置Ｄは、画像を表示する表示装置であり、複数の単位回路（画素回路）Ｕが配列された素子アレイ部１０と、各単位回路Ｕを駆動するゲート駆動回路３０およびデータ線駆動回路４０とを具備する。

素子アレイ部１０には、Ｘ方向に沿って配列するｎ個の単位回路Ｕの集合が、Ｘ方向と直交するＹ方向に沿ってｍ行にわたって並列する（ｎおよびｍの各々は自然数）。すなわち、複数の単位回路Ｕは、縦ｍ行×横ｎ列のマトリクス状に配列する。各単位回路Ｕは、Ｙ方向に相隣接する３行を単位としてＭ個（Ｍ＝m/3）のグループＢ[1]〜Ｂ[M]に区分される。すなわち、ひとつのグループＢ[k]（ｋは１≦ｋ≦Ｍを満たす整数）は縦３行×横ｎ列に配列する単位回路Ｕの集合である。

図１２は、各単位回路Ｕの具体的な構成とゲート駆動回路３０との関係とを示すブロック図である。同図においては、第(i-1)行から第(i+1)行までの各単位回路Ｕを含むグループＢ[k]のうち第ｊ列（ｊは１≦ｊ≦ｎを満たす整数）に属する３個の単位回路Ｕのみが代表的に図示されている（後掲の図１４や図１６においても同様である）。また、図１３は、各単位回路Ｕに供給される信号の波形を示すタイミングチャートである。

図１２に示すように、素子アレイ部１０には、Ｘ方向に延在するｍ本の選択線１２と、Ｙ方向に延在するｎ本のデータ線２２とが形成される。単位回路Ｕは、選択線１２とデータ線２２との各交差に対応して配置される。また、素子アレイ部１０には、各選択線１２と対をなしてＸ方向に延在するｍ本の制御線１６が形成される。

ここで、Ｘ方向に沿って配列するｎ個の単位回路Ｕには、ｍ本の選択線１２のいずれかが接続されている。ここで、これらｎ個の単位回路Ｕからなる集合は「単位回路群」の一例である。また、「単位回路群」を構成するｎ個の単位回路Ｕには、ｍ本の選択線１２のいずれかが接続されていることから、「単位回路群」が選択線１２ごとに形成されているとも表現され得る。

図１２に示すように、ゲート駆動回路３０は選択回路３２と駆動制御回路３８とを含む。選択回路３２は、各単位回路Ｕを行単位で順次に選択するための手段である。本実施形態の選択回路３２は、選択信号ＧSL[1]〜ＧSL[m]を各選択線１２に出力するｍビットのシフトレジスタである。図１３に示すように、選択信号ＧSL[1]〜ＧSL[m]は、相互に重複しない所定長の期間（以下「選択期間」という）ＴSL[1]〜ＴSL[m]にて順番にアクティブレベル（各行の選択を示すレベル）に遷移する。すなわち、第ｉ行目の選択線１２に出力される選択信号ＧSL[i]は、ひとつのフレーム期間のうち第ｉ番目の選択期間ＴSL[i]にてアクティブレベル（ローレベル）に遷移するとともにそれ以外の期間にてハイレベル（非選択）を維持する。

図１２の駆動制御回路３８は、グループＢ[1]〜Ｂ[M]の総数に相当するＭ系統の駆動制御信号ＧCT[1]〜ＧCT[M]を生成して出力する手段である。例えばＭビットのシフトレジスタが駆動制御回路３８として好適に採用される。図１２に示すように、グループＢ[k]に属する3n個の単位回路Ｕの各々には、当該グループＢ[k]に対応した３本の制御線１６を介して共通の駆動制御信号ＧCT[k]が供給される。

図１３に示すように、駆動制御信号ＧCT[k]は、駆動期間ＴON[k]にてローレベルを維持するとともに非駆動期間ＴOFF[k]にてハイレベルを維持する。駆動期間ＴON[k]および非駆動期間ＴOFF[k]の時間長の比率（デューティ）は外部からの指示に応じて可変に制御される。ただし、非駆動期間ＴOFF[k]は、選択回路３２がグループＢ[k]の各単位回路Ｕを選択する選択期間ＴSL[i-1]〜ＴSL[i+1]を少なくとも包含する範囲内で（すなわち選択期間ＴSL[i-1]〜ＴSL[i+1]に相当する時間長を最短値として）適宜に変更される。駆動期間ＴON[k]の時間長に応じて素子アレイ部１０の全体的な光量（明度）が制御される。

図１１のデータ線駆動回路４０は、各単位回路Ｕに階調を指定するデータ信号Ｓ[1]〜Ｓ[n]を生成して各データ線２２に出力する手段（例えばｎ個の電圧出力型Ｄ／Ａ変換器）である。選択信号ＧSL[i]がローレベルとなる選択期間ＴSL[i]にて第ｊ列目のデータ線２２に供給されるデータ信号Ｓ[j]は、第ｉ行に属する第ｊ列目の単位回路Ｕ（電気光学素子Ｅ）に指定された階調に応じた電位ＶDATAとなる。

図１２に示すように、各単位回路Ｕは電気光学素子Ｅを含む。本実施形態の電気光学素子Ｅは、相互に対向する陽極と陰極との間に有機ＥＬ（Electroluminescence）材料の発光層が介在する有機発光ダイオード素子である。電気光学素子Ｅは、電源線（高位側の電源電位ＶEL）と接地線（接地電位Ｇnd）とを連結する経路上に配置され、当該経路に流れる電流（以下「駆動電流」という）ＩDRの電流量に応じた光量（光度）で発光する。

駆動電流ＩDRの経路上（電源線と電気光学素子Ｅとの間）にはｐチャネル型の駆動トランジスタＱDRが配置される。駆動トランジスタＱDRは、駆動電流ＩDRの電流量（電気光学素子Ｅの発光量）をゲートの電位に応じて制御する手段である。駆動トランジスタＱDRのゲートとソース（電源線）との間には容量素子Ｃが介在する。また、駆動トランジスタＱDRのゲートとデータ線２２との間には、両者の電気的な接続（導通／非導通）を制御するｐチャネル型のトランジスタＱSW1が介在する。第ｉ行の各単位回路ＵにおけるトランジスタＱSW1のゲートは第ｉ行の選択線１２に対して共通に接続される。

駆動トランジスタＱDRのドレインと電気光学素子Ｅの陽極との間（すなわち駆動トランジスタＱDRから電気光学素子Ｅに供給される駆動電流ＩDRの経路上）にはｐチャネル型の駆動制御トランジスタＱCTが介在する。駆動制御トランジスタＱCTは、電気光学素子Ｅと駆動トランジスタＱDRとの電気的な接続を制御するスイッチング素子である。ひとつのグループＢ[k]に属する3n個の単位回路Ｕの各々における駆動制御トランジスタＱCTのゲートには、グループＢ[k]に対応する３本の制御線１６の各々を介して共通の駆動制御信号ＧCT[k]が供給される。

以上の構成において、例えば選択信号ＧSL[i]が選択期間ＴSL[i]にてローレベルに遷移すると、第ｉ行の各トランジスタＱSW1が同時にオン状態に変化する。したがって、第ｉ行に属する第ｊ列目の単位回路Ｕにおいては、駆動トランジスタＱDRのゲートにデータ信号Ｓ[j]の電位ＶDATAが供給されるとともに、電位ＶDATAに応じた電荷が容量素子Ｃに蓄積される。すなわち、図１３に示すように、選択期間ＴSL[i]においては第ｉ行のｎ個の単位回路Ｕに対してデータ信号Ｓ[1]〜Ｓ[n]の各々が書き込まれる。

一方、選択期間ＴSL[i-1]〜ＴSL[i+1]を含む非駆動期間ＴOFF[k]において駆動制御信号ＧCT[k]はハイレベルを維持するから、駆動制御トランジスタＱCTがオフ状態となって駆動電流ＩDRは遮断される。したがって、電気光学素子Ｅは消灯する。

選択期間ＴSL[i]が経過すると選択信号ＧSL[i]がハイレベルに遷移するから、第ｉ行の各トランジスタＱSW1はオフ状態に変化する。駆動トランジスタＱDRのゲートは、選択期間ＴSL[i]の経過後（駆動期間ＴON[k]）においても容量素子Ｃによってデータ信号Ｓ[j]の電位ＶDATAに維持される。

一方、選択期間ＴSL[i-1]〜ＴSL[i+1]の経過後に駆動期間ＴON[k]が開始すると、駆動制御信号ＧCT[k]がローレベルに遷移するから、第(i-1)行〜第(i+1)行の3n個の単位回路Ｕの各々における駆動制御トランジスタＱCTが同時にオン状態に変化する。したがって、グループＢ[k]の各単位回路Ｕにおいては、直前の選択期間ＴSL[i-1]〜ＴSL[i+1]にて供給されたデータ信号Ｓ[j]に応じた電流値の駆動電流ＩDRが、電源線から駆動トランジスタＱDRと駆動制御トランジスタＱCTとを介して電気光学素子Ｅに供給される。電気光学素子Ｅは、駆動電流ＩDRに応じた光量で発光する。

以上に説明したように、本実施形態においては、ひとつのグループＢ[k]に属する複数行の駆動制御トランジスタＱCTがひとつの駆動制御信号ＧCT[k]によって制御される。したがって、駆動制御トランジスタＱCTを制御するための信号がｍ行の各々について個別に生成される従来の構成と比較して、駆動制御回路３８の規模が縮小される。例えば、３行を単位として素子アレイ部１０がＭ個のグループＢ[1]〜Ｂ[M]に区分される本実施形態によれば、駆動制御回路３８を構成するフリップフロップの段数が従来の構成の約１／３に削減される。回路の規模の縮小によって駆動制御回路３８における消費電力が低減されるという利点もある。

さらに、クロック信号に同期してスタートパルスを順次に転送および出力するシフトレジスタが駆動制御回路３８として採用された構成においては、フリップフロップの段数を削減することで、クロック信号を伝送するための配線に付随する容量（寄生容量）が低減される。したがって、寄生容量に起因したクロック信号の波形の歪みが抑制され、これによって駆動制御回路３８の誤動作を防止できるという利点もある。

また、回路の配置のために素子アレイ部１０の周囲に確保すべき領域（いわゆる額縁領域）の面積を、駆動制御回路３８の規模の縮小によって削減（狭額縁化）することが可能である。さらに、駆動制御回路３８を構成する素子（例えばトランジスタ）の総数が削減されるから、駆動制御回路３８の歩留まりが改善されるという利点もある。なお、各電気光学素子Ｅとともに基板の表面に形成された能動素子（例えば半導体層が低温ポリシリコンで形成された薄膜トランジスタ）によって駆動制御回路３８が構成される場合には、駆動制御回路３８がＩＣチップの形態で実装される場合と比較して、回路の歩留まりの低下が顕著となり易い。したがって、駆動制御回路３８の歩留まりを改善し得る本実施形態は、各種の素子が基板の表面に直接的に形成された電気光学装置Ｄに特に好適であると言える。

各電気光学素子Ｅが駆動される駆動期間ＴON[k]は駆動制御信号ＧCT[k]によって規定されるから、例えば各々に同じ階調が指定されたときの各電気光学素子Ｅの階調（発光量）はグループＢ[k]を単位として制御される。したがって、例えばグループＢ[1]〜Ｂ[M]の各々に属する行数が相違するとすれば、素子アレイ部１０の全体的な階調が不均等であると観察者に知覚される場合がある。本実施形態においては、グループＢ[1]〜Ｂ[M]の各々が同数（3n個）の単位回路Ｕを含むから、素子アレイ部１０の全体にわたる階調が均一化されるという利点がある。

また、非駆動期間ＴOFF[k]は少なくとも選択期間ＴSL[i-1]〜ＴSL[i+1]を包含する期間に設定されるから、グループＢ[k]の各単位回路Ｕに対してデータ信号Ｓ[j]の電位ＶDATAが供給されているときに駆動制御トランジスタＱCTはオフ状態となる。すなわち、本実施形態においては、各単位回路Ｕに対するデータ信号Ｓ[j]の書込の完了後に電気光学素子Ｅの動作（発光）が許可される。したがって、例えば選択期間ＴSL[i-1]〜ＴSL[i+1]の途中で電気光学素子Ｅの駆動が開始される（すなわち駆動制御信号ＧCT[k]がローレベルに遷移する）構成と比較して、各電気光学素子Ｅの階調を高精度に制御することが可能である。

＜Ｆ：第５実施形態＞
次に、第５実施形態について説明する。なお、本実施形態のうち作用や機能が第４実施形態と共通する要素については、以上と同じ符号を付して各々の詳細な説明を適宜に省略する。

図１４は、本実施形態における各単位回路Ｕの具体的な構成とゲート駆動回路３０との関係とを示すブロック図である。図１２においては、データ線２２の電位ＶDATAに応じて電気光学素子Ｅの階調が設定される電圧プログラミング方式の単位回路Ｕを例示した。図１４に例示する単位回路Ｕは、データ線２２に流れる電流ＩDATAに応じて電気光学素子Ｅの階調が設定される電流プログラミング方式を採用する。

図１４に示すように、単位回路Ｕは、第１実施形態の各要素に加えてトランジスタＱSW4を含む。トランジスタＱSW4は、駆動トランジスタＱDRのドレインとデータ線２２との間に介在して両者の電気的な接続を制御するスイッチング素子である。また、データ線駆動回路４０は、選択信号ＧSL[i]がローレベルとなる選択期間ＴSL[i]において、第ｉ行に属する第ｊ列目の単位回路Ｕに指定された階調に応じた電流ＩDATAのデータ信号Ｓ[j]を出力する。

図１４に示すように、ゲート駆動回路３０の後段には、各々が別個の行に対応するｍ個のＮＡＮＤ回路５０が設置される。グループＢ[k]に属する第ｉ行に対応したＮＡＮＤ回路５０は、選択信号ＧSL[i]と駆動制御信号ＧCT[k]との否定論理積に相当する制御信号Ｇ[k,i]を生成および出力する論理回路である。第ｉ行に属する各単位回路Ｕの駆動制御トランジスタＱCTのゲートは、第ｉ段目のＮＡＮＤ回路５０の出力端に対して共通に接続される。したがって、本実施形態においては、図１２の単位回路Ｕにおいて、駆動制御トランジスタＱCTのゲートには駆動制御信号ＧCT[k]ではなく、制御信号Ｇ[k,i]が供給されることになる。ここでの制御信号Ｇ[k,i]は「論理信号」の一例である。

図１５は、本実施形態における単位回路Ｕの動作を説明するためのタイミングチャートである。同図に示すように、選択回路３２は、第１実施形態と同じ波形の選択信号ＧSL[1]〜ＧSL[m]を生成する。駆動制御回路３８がグループＢ[k]について生成する駆動制御信号ＧCT[k]は、非駆動期間ＴOFF[k]にてローレベルに遷移するとともにそれ以外の期間にてハイレベルを維持する。駆動制御回路３８は、外部からの指示に応じて非駆動期間ＴOFF[k]の時間長を可変に制御する。

図１５に示すように、選択信号ＧSL[i]と駆動制御信号ＧCT[k]との否定論理積である制御信号Ｇ[k,i]は、非駆動期間ＴOFF[k]においてハイレベルを維持するほか、駆動制御信号ＧCT[k]のレベルに拘わらず、選択信号ＧSL[i]がローレベルとなる選択期間ＴSL[i]にてハイレベルとなる。制御信号Ｇ[k,i]がハイレベルである期間においては駆動制御トランジスタＱCTがオフ状態を維持するから、ひとつの単位回路Ｕにデータ信号Ｓ[j]が書き込まれる選択期間ＴSL[i]内においては電気光学素子Ｅに対する駆動電流ＩDRの供給（発光）が停止する。

したがって、本実施形態によれば、図１５の例示のように駆動制御信号ＧCT[k]の非駆動期間ＴOFF[k]を選択信号ＧSL[i]とは無関係（非同期）に設定した場合であっても、選択期間ＴSL[i]内における電気光学素子Ｅの駆動を停止させることで階調を高精度に制御できる。すなわち、非駆動期間ＴOFF[k]が選択期間ＴSL[i-1]〜ＴSL[i+1]を包含するように駆動制御信号ＧCT[k]と書込信号ＧSL[i-1]〜ＧSL[i+1]とを相互に連関させる仕組みが不要となるから、本実施形態によればゲート駆動回路３０の規模が第１実施形態よりも縮小されるという利点がある。例えばいま、クロック信号に同期してスタートパルスを順次に転送および出力するシフトレジスタが選択回路３２や駆動制御回路３８として採用された構成を想定する。本実施形態によれば、選択回路３２および駆動制御回路３８の各々にスタートパルスを同じタイミングにて供給する構成が不要となる。また、選択回路３２の動作を規定するクロック信号と駆動制御回路３８の動作を規定するクロック信号とで周期やタイミングが相違していてもよい。

次に、単位回路Ｕにおける動作を説明する。図１５に示すように選択信号ＧSL[i]が選択期間ＴSL[i]にてローレベルに遷移すると、トランジスタＱSW1およびＱSW4がともにオン状態となるから、駆動トランジスタＱDRのゲートとドレインとが電気的に接続（ダイオード接続）される。したがって、データ線駆動回路４０によって制御されたデータ信号Ｓ[j]の電流ＩDATAが、電源線から駆動トランジスタＱDRおよびトランジスタＱSW2を経由して第ｊ列目のデータ線２２に流れ込む。これによって容量素子Ｃには電流ＩDATAに応じた電荷が蓄積される。一方、選択期間ＴSL[i]においては制御信号Ｇ[k,i]がハイレベルを維持することで駆動制御トランジスタＱCTはオフ状態となるから、第ｉ行目の各電気光学素子Ｅは消灯する。

次に、選択期間ＴSL[i]が経過して選択信号ＧSL[i]がハイレベルに遷移すると、トランジスタＱSW1およびＱSW2の双方がオフ状態となる。したがって、駆動トランジスタＱDRのゲートの電位は、容量素子Ｃによって直前の選択期間ＴSL[i]に設定された電圧に維持される。以上の状態のもとで制御信号Ｇ[k,i]がローレベルに遷移して駆動制御トランジスタＱCTがオン状態に変化すると、容量素子Ｃに保持された電荷に応じた駆動電流ＩDRが駆動制御トランジスタＱCTを経由して電気光学素子Ｅに供給される。したがって、電気光学素子Ｅはデータ信号Ｓ[j]の電流ＩDATAに応じた光量で発光する。

＜Ｇ：第６実施形態＞
次に、第６実施形態について説明する。本実施形態のうち第４実施形態と共通する要素については、図１１および図１２と同じ符号を付して各々の詳細な説明を適宜に省略する。

図１６は、本実施形態における各単位回路Ｕの具体的な構成とゲート駆動回路３０との関係とを示すブロック図である。同図に示すように、本実施形態の電気光学装置Ｄは、第５実施形態の要素に加えて、各々が別個の行に対応するｍ個の調整回路６０を含む。第ｉ段目の調整回路６０は、第ｉ段目のＮＡＮＤ回路５０から出力された制御信号Ｇ[k,i]、すなわち論理信号を選択信号ＧSL[i]に対して相対的に遅延させるための手段である。本実施形態の調整回路６０は、選択信号ＧSL[i]の経路上に配置された２個のバッファ６２と、制御信号Ｇ[k,i]の経路上に配置された４個のバッファ６２とを含む。調整回路６０を構成する各バッファ６２は、信号を所定の時間長だけ遅延させる遅延素子として機能する。

図１７は、本実施形態における選択信号ＧSL[i]および制御信号Ｇ[k,i]の波形を示すタイミングチャートである。図１６に示すように、単位回路Ｕに対する到達までに制御信号Ｇ[k,i]が経由するバッファ６２の総数（４個）は、選択信号ＧSL[i]が経由するバッファ６２の総数（２個）よりも多い。したがって、図１７に拡大して示すように、制御信号Ｇ[k,i]は、選択信号ＧSL[i]と比較して時間長Δｔだけ遅延する。

選択信号ＧSL[i]や駆動制御信号ＧCT[k]の波形の歪みなど様々な原因によって選択期間ＴSL[i]と駆動期間ＴON[i]とが重複すると（すなわち選択期間ＴSL[i]の途中に電気光学素子Ｅが発光し始めると）、電気光学素子Ｅの光量が所期値に合致しない場合が生じ得る。本実施形態においては制御信号Ｇ[k,i]が選択信号ＧSL[i]に対して相対的に遅延するから、選択期間ＴSL[i]が完全に経過してから駆動期間ＴON[k]を開始させることができる。したがって、選択期間ＴSL[i]の途中で電気光学素子Ｅが発光し始める誤動作を確実に防止することが可能である。

＜Ｈ：第７実施形態＞
以上の各形態に係る駆動制御回路３８は、太陽光や照明光といった外光の受光量に応じた電気信号を生成する電気光学装置Ｄ（受光装置）にも採用される。本実施形態のうち第４実施形態と共通する要素については、図１１および図１２と同じ符号を付して各々の詳細な説明を適宜に省略する。

図１８は、本実施形態に係る電気光学装置Ｄの構成を示すブロック図である。なお、電気光学装置Ｄは、以上の各形態と同様に縦ｍ行×横ｎ列にわたってマトリクス状に配列された単位回路Ｕを具備する。ただし、図１８においては、ひとつのグループＢ[k]に属する第(i-1)行目〜第(i+1)行目のうち第ｊ列に属する単位回路Ｕのみが便宜的に図示されている。単位回路Ｕは、受光量に応じて電気的な特性（抵抗値）が変化するフォトダイオード素子などの電気光学素子（受光素子）Ｒを含む。

図１８に示すように、単位回路Ｕは、ゲートの電位ＶGに応じた電流（以下「検出電流」という）ＩDTを生成する検出トランジスタＲDTを含む。検出トランジスタＲDTは、電源線とデータ線２２との間に介在するｎチャネル型のトランジスタである。検出トランジスタＲDTのゲートと電気光学素子Ｒとの間には、両者間の電気的な接続を制御するｎチャネル型の駆動制御トランジスタＲCTが介在する。

駆動制御回路３８は、グループＢ[1]〜Ｂ[M]の各々に対応するＭ系統の駆動制御信号ＧCT[1]〜ＧCT[M]を出力する。グループＢ[k]に属する各単位回路Ｕ（3n個）の駆動制御トランジスタＲCTのゲートには、グループＢ[k]に対応する３本の制御線１６の各々を介して共通の駆動制御信号ＧCT[k]が供給される。

検出トランジスタＲDTとデータ線２２との間には、両者間の電気的な接続を制御するｎチャネル型のトランジスタＲSW1が介在する。第ｉ行目の各単位回路ＵにおけるトランジスタＲSW1のゲートには選択回路３２から選択信号ＧSL[i]が供給される。また、検出トランジスタＲDTのゲートと電源線（検出トランジスタＲDTのドレイン）との間には容量素子Ｃとｎチャネル型のトランジスタＲSW2とが並列に介挿される。トランジスタＲSW2のゲートは初期化線１８に接続される。初期化線１８には初期化回路３６から初期化信号Ｇ0[i]が供給される。

図１９は、電気光学装置Ｄの動作を説明するためのタイミングチャートである。同図に示すように、選択回路３２から出力される選択信号ＧSL[1]〜ＧSL[m]は、第４実施形態と同様に選択期間ＴSL[1]〜ＴSL[m]の各々にて順番にアクティブレベル（ハイレベル）となる。駆動制御信号ＧCT[k]は、グループＢ[k]に属する第(i-1)行〜第(i+1)行の選択前の駆動期間ＴON[k]にてアクティブレベル（ハイレベル）に遷移するとともにそれ以外の期間にてローレベルを維持する。また、初期化信号Ｇ0[1]〜Ｇ0[m]は、駆動期間ＴON[k]の開始前に順次にハイレベルとなる。

以上の構成において、初期化信号Ｇ0[i]がハイレベルに遷移すると第ｉ行の各単位回路ＵにおいてトランジスタＲSW2がオン状態となる。したがって、図１９に示すように、検出トランジスタＲDTのゲートの電位ＶGは電源電位ＶELに初期化される。

ひとつのグループＢ[k]に属する各単位回路Ｕについて電位ＶGが初期化されると、駆動期間ＴON[k]にて駆動制御信号ＧCT[k]がハイレベルに遷移することでグループＢ[k]の各駆動制御トランジスタＲCTがオン状態となる。これによって電気光学素子Ｒには受光量に応じた電流が流れるから、検出トランジスタＲDTのゲートの電位ＶGは、図１９に示すように、初期化の直後の電源電位ＶELから電気光学素子Ｒによる受光量に応じた速度で徐々に低下し、駆動制御信号ＧCT[k]がローレベルに遷移した時点（駆動期間ＴON[k]の終点）にて容量素子Ｃに維持される。したがって、駆動期間ＴON[k]の終点における電位ＶGは、電気光学素子Ｒによる受光量に応じて決定される。

選択信号ＧSL[i]がハイレベルに遷移してトランジスタＲSW1がオン状態に変化すると、直前の駆動期間ＴON[k]にて設定された電位ＶGに応じた電流量の検出電流ＩDTが検出トランジスタＲDTとトランジスタＲSW1とを経由してデータ線２２に流れ込む。すなわち、各行の電気光学素子Ｒによる受光量に応じた検出電流ＩDTが選択期間ＴSL[1]〜ＴSL[m]の各々にて時分割でデータ線２２に出力される。データ線駆動回路４０は、データ線２２に流れる検出電流ＩDTの電流値に応じたデータを外部に出力する。データ線駆動回路４０から出力されるデータの解析によって各電気光学素子Ｒによる受光量が検出される。

以上に説明したように、本実施形態においても、ひとつのグループＢ[k]に属する複数行の駆動制御トランジスタＲCTが共通の駆動制御信号ＧCT[k]によって制御される。したがって、第４実施形態と同様に、駆動制御トランジスタＲCTを制御するための信号がｍ行の各々について個別に生成される従来の構成と比較して、駆動制御回路３８の規模が縮小されるという効果が奏される。なお、以上においては第４実施形態の単位回路Ｕを受光用に変形した構成を例示したが、第５実施形態のＮＡＮＤ回路５０や第６実施形態の調整回路６０を図１８の構成に追加してもよい。

＜Ｉ：第４乃至７実施形態の変形例＞
以上の各形態には様々な変形を加えることができる。具体的な変形の態様を例示すれば以下の通りである。なお、以下の各態様を適宜に組み合わせてもよい。

（１）変形例１
以上の各形態においては、相前後する各選択期間ＴSL[i]の間隔内にて駆動期間ＴON[k]が連続する構成を例示したが、駆動期間ＴON[k]を、相互に間隔をあけて前後する複数の期間に分割した構成も採用される。この構成における駆動制御トランジスタＱCTは、各選択期間ＴSL[i]の間隔の期間内にて間欠的にオン状態となる。この構成によれば、駆動期間ＴON[k]と非駆動期間ＴOFF[k]との切り替わりの周期が短縮されるから、観察者によって知覚される画像のチラツキが抑制されるという利点がある。

（２）変形例２
素子アレイ部１０を複数のグループＢ[1]〜Ｂ[M]に区分するときに単位となる行数は任意に変更される。例えば、単位回路Ｕの２行や４行以上を単位として素子アレイ部１０を複数のグループＢ[1]〜Ｂ[M]に区分してもよい。ただし、各グループＢ[k]に属する行数が多い場合には、各駆動制御信号ＧCT[k]の波高値を充分に確保する必要がある。したがって、駆動制御信号ＧCT[k]のレベルが変動する瞬間に発生するノイズが顕著となって電気光学装置Ｄの動作に影響を与えるという問題がある。したがって、ひとつのグループＢ[k]に属する行数は、素子アレイ部１０の総行数の２５％以下（m/4行以下）であることが望ましい。

（３）変形例３
以上の各形態においては駆動トランジスタＱDRと電気光学素子Ｅとの間に駆動制御トランジスタＱCTが介在する構成を例示したが、駆動制御トランジスタＱCTが設置される位置は適宜に変更される。例えば、図２０に示すように、駆動トランジスタＱDRのゲートと電源線（あるいは駆動トランジスタＱDRのソース）との間に駆動制御トランジスタＱCTを介在させた構成が採用される。駆動制御トランジスタＱCTがオフ状態を維持する期間（駆動期間ＴON[k]）においては、駆動トランジスタＱDRのゲートの電位に応じた駆動電流ＩDRが電気光学素子Ｅに供給される。これに対し、駆動制御トランジスタＱCTがオン状態を維持する期間（非駆動期間ＴOFF[k]）においては、駆動トランジスタＱDRがオフ状態となる（ゲート−ソース間の電圧がゼロとなる）から、電気光学素子Ｅに対する駆動電流ＩDRの供給は停止する。すなわち、駆動制御トランジスタＱCTの状態に応じて（すなわち駆動制御信号ＧCT[k]に応じて）、電気光学素子Ｅに対する駆動電流ＩDRの供給の有無が変化する。

また、図２１に示すように、駆動制御トランジスタＱCTが電気光学素子Ｅと並列に設置された構成（駆動トランジスタＱDRのドレインと接地線（接地電位Ｇnd）との間に駆動制御トランジスタＱCTが介在する構成）も採用される。駆動制御トランジスタＱCTがオフ状態を維持する期間（駆動期間ＴON[k]）においては、駆動トランジスタＱDRのゲートの電位に応じた駆動電流ＩDRが電気光学素子Ｅに供給される。これに対し、駆動制御トランジスタＱCTがオン状態を維持する期間（非駆動期間ＴOFF[k]）においては、駆動電流ＩDRが駆動制御トランジスタＱCTを経由して接地線に流れ込むから、電気光学素子Ｅに対する駆動電流ＩDRの供給は停止（または減少）する。すなわち、図２１の構成においても、駆動制御トランジスタＱCTの状態に応じて電気光学素子Ｅに対する駆動電流ＩDRの供給が制御される。

以上に例示したように、ひとつの態様における駆動制御トランジスタＱCTは、電気光学素子Ｅの動作（典型的には駆動電流ＩDRの供給による発光）を許可または禁止するスイッチング素子であれば足り、その具体的な構成や他の要素（例えば電気光学素子Ｅや駆動トランジスタＱDR）との関係は任意である。

（４）変形例４
有機発光ダイオード素子や受光素子は電気光学素子の例示に過ぎない。電気光学素子について、自身が発光する自発光型と外光の透過率を変化させる非発光型（例えば液晶素子）との区別や、電流の供給によって駆動される電流駆動型と電圧の印加によって駆動される電圧駆動型との区別は不問である。例えば、無機ＥＬ素子、フィールド・エミッション（ＦＥ）素子、表面導電型電子放出（ＳＥ：Surface-conduction Electron-emitter）素子、弾道電子放出（ＢＳ：Ballistic electron Surface emitting）素子、ＬＥＤ（Light Emitting Diode）素子、液晶素子、電気泳動素子、エレクトロクロミック素子など様々な電気光学素子を利用することができる。

＜Ｊ：応用例＞
次に、電子機器について説明する。図２２から図２４には、以上に例示した電気光学装置Ｄを表示装置として採用した電子機器の形態が図示されている。

図２２は、電気光学装置Ｄを採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、各種の画像を表示する電気光学装置Ｄと、電源スイッチ２００１やキーボード２００２が設置された本体部２０１０とを具備する。電気光学装置Ｄは有機発光ダイオード素子を電気光学素子Ｅとして使用しているので、視野角が広く見易い画面を表示できる。

図２３は、電気光学装置Ｄを適用した携帯電話機の構成を示す斜視図である。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２と、各種の画像を表示する電気光学装置Ｄとを備える。スクロールボタン３００２を操作することによって、電気光学装置Ｄに表示される画面がスクロールされる。

図２４は、電気光学装置Ｄを適用した携帯情報端末（ＰＤＡ：Personal Digital Assistants）の構成を示す斜視図である。情報携帯端末４０００は、複数の操作ボタン４００１および電源スイッチ４００２と、各種の画像を表示する電気光学装置Ｄとを備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった様々な情報が電気光学装置Ｄに表示される。

なお、電気光学装置が適用される電子機器としては、図２２から図２４に示した機器のほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。また、電気光学装置の用途は画像の表示に限定されない。例えば、電子写真方式の画像形成装置において露光により感光体ドラムに潜像を形成する露光装置としても電気光学装置は利用される。

第１実施形態に係る電気光学装置の構成を示すブロック図。 各単位回路と周辺回路との関係を示すブロック図。 単位回路を駆動するための各信号の波形を示すタイミングチャート。 単位回路の構成を示す回路図。 変形例において単位回路に供給される各信号の波形を示すタイミングチャート。 変形例において単位回路に供給される各信号の波形を示すタイミングチャート。 第２実施形態における各単位回路と周辺回路との関係を示すブロック図。 単位回路を駆動するための各信号の波形を示すタイミングチャート。 第３実施形態における各単位回路と周辺回路との関係を示すブロック図。 調整回路の作用を説明するためのタイミングチャート。 第４実施形態に係る電気光学装置の構成を示すブロック図。 単位回路の構成とゲート駆動回路との関係を示すブロック図。 単位回路の動作を説明するためのタイミングチャート。 第５実施形態の単位回路の構成とゲート駆動回路との関係を示すブロック図。 単位回路の動作を説明するためのタイミングチャート。 第６実施形態の単位回路の構成とゲート駆動回路との関係を示すブロック図。 調整回路の作用を説明するためのタイミングチャート。 第７実施形態の単位回路の構成とゲート駆動回路との関係を示すブロック図。 単位回路の動作を説明するためのタイミングチャート。 変形例に係る単位回路の部分的な構成を示す回路図。 変形例に係る単位回路の部分的な構成を示す回路図。 電子機器のひとつの形態を示す斜視図。 電子機器のひとつの形態を示す斜視図。 電子機器のひとつの形態を示す斜視図。

符号の説明

Ｄ…電気光学装置、１０…素子アレイ部、１２…選択線、１４〜１６…制御線、２２…データ線、２４…給電線、Ｕ…単位回路、ＱDR…駆動トランジスタ、ＱSW1，ＱSW2，QSW3，QSW4，ＲSW1，ＲSW2…トランジスタ、ＱCT，ＲCT…駆動制御トランジスタ（駆動制御スイッチング素子）、ＲDT…検出トランジスタ、Ｅ，Ｒ…電気光学素子、３０…ゲート駆動回路、３２…選択回路、３４…補償制御回路、３６…リセット制御回路、３８…駆動制御回路、４０…データ線駆動回路、５０…ＮＡＮＤ回路、６０…調整回路、６２…バッファ、Ｂ…グループ、ＧSL[i]（ＧSL[1]〜ＧSL[m]）…選択信号、ＧCP[k]（ＧCP[1]〜ＧCP[M]）…補償制御信号、ＧRS[k]（ＧRS[1]〜ＧRS[M]）…リセット制御信号、ＧCT[k]（ＧCT[1]〜ＧCT[M]）…駆動制御信号、Ｓ[j]（Ｓ[1]〜Ｓ[n]）…データ信号、ＶRS…リセット電位。

Claims (16)

1. 複数のデータ線と、
   複数の選択線と、
   それぞれが前記複数のデータ線の一つと前記複数の選択線の一つとに接続されているとともに、前記選択線ごとに単位回路群を形成している複数の単位回路と、
   前記単位回路群の選択期間内に前記複数のデータ線から前記単位回路群にデータ信号が書き込まれるように、前記複数の選択線の一つに選択信号を供給する選択回路と、
   ２以上の前記単位回路群からなるグループに含まれた前記単位回路に共通な制御信号を供給し、前記２以上の単位回路群のいずれの前記選択期間とも異なる期間において前記制御信号を所定状態にする制御回路と、
   を備え、
   前記複数の単位回路のそれぞれは、
   電気光学素子と、
   前記選択信号に応じて、前記複数のデータ線のうち１のデータ線から当該単位回路へ前記データ信号を書き込む第１スイッチング素子と、
   前記データ信号に応じた電圧がゲートに供給され、駆動電流を前記電気光学素子に供給する駆動トランジスタと、
   を具備している、
   ことを特徴とする電気光学装置。
2. 前記制御信号が前記所定状態にある場合に、前記選択期間の前における前記単位回路の状態が設定されることを特徴とする請求項１に記載の電気光学装置。
3. 前記単位回路は、前記制御信号が前記所定状態にある場合に前記ゲートの電位を所定値に設定する第２スイッチング素子をさらに含むことを特徴とする請求項２に記載の電気光学装置。
4. 前記第２スイッチング素子は、導通状態に変化することで前記駆動トランジスタのドレインと前記ゲートとを電気的に接続することを特徴とする請求項３に記載の電気光学装置。
5. 前記単位回路において、電源間における前記駆動電流を流す経路に前記電気光学素子と前記駆動トランジスタとが直列に接続されており、
   前記単位回路は、前記電源間に設けられた第３スイッチング素子と、前記制御信号と駆動制御信号とに基づいた論理信号を出力する論理回路と、を有し、
   前記第３スイッチング素子は前記論理信号に基づいて制御され、
   前記駆動制御信号は、書き込まれた前記データ信号に応じた前記駆動電流の前記電気光学素子への供給を許可する期間、もしくは、禁止する期間を指定する信号であることを特徴とする請求項４に記載の電気光学装置。
6. 前記論理信号を前記制御信号に対して相対的に遅延させる調整回路をさらに具備することを特徴とする請求項５に記載の電気光学装置。
7. 前記調整回路は、前記制御信号を前記第２スイッチング素子に供給する経路上に配置された所定数のバッファと、前記論理信号を前記第３スイッチング素子に供給する経路上に配置された前記所定数よりも多数のバッファとを含むことを特徴とする請求項６に記載の電気光学装置。
8. リセット電位が供給される給電線をさらに備え、
   前記第２スイッチング素子は、前記給電線と前記駆動トランジスタのゲートとの電気的な接続を制御することを特徴とする請求項３に記載の電気光学装置。
9. 前記単位回路は、前記制御信号が前記所定状態にある場合に前記電気光学素子と前記駆動トランジスタのゲートとの間の電気的経路を導通させる第４スイッチング素子を含むことを特徴とする請求項１に記載の電気光学装置。
10. 前記選択信号と前記制御信号とに基づいた論理信号を出力する論理回路を有し、
    前記論理信号に基づき、前記第４スイッチング素子を制御することを特徴とする請求項９に記載の電気光学装置。
11. 前記論理信号を、前記選択信号に対して相対的に遅延させる調整回路を具備することを特徴とする請求項１０に記載の電気光学装置。
12. 前記調整回路は、
    前記選択信号を前記第１スイッチング素子に供給する経路上に配置された所定数のバッファと、
    前記論理信号を前記第４スイッチング素子に供給する経路上に配置された前記所定数よりも多数のバッファとを含むことを特徴とする請求項１１に記載の電気光学装置。
13. 階調に応じたデータ信号がそれぞれ供給される複数のデータ線と、
    選択信号がそれぞれ供給される複数の選択線と、
    それぞれが前記複数のデータ線の一つと前記複数の選択線の一つとに接続されているとともに、前記選択線ごとに単位回路群を形成している複数の単位回路と、
    ２以上の前記単位回路群からなるグループに含まれた前記単位回路に共通に接続された制御線と、
    を備え、
    前記選択信号は、前記単位回路群の選択期間内に前記データ信号が前記単位回路群に書き込まれるように、前記選択期間を前記単位回路群ごとに指定し、
    前記２以上の単位回路群のいずれの前記選択期間とも異なる期間において前記２以上の単位回路群が制御されるように、前記制御線に供給される制御信号が所定状態にされ、
    前記複数の単位回路のそれぞれは、
    電気光学素子と、
    前記選択信号に応じて、前記複数のデータ線のうち１のデータ線から当該単位回路へ前記データ信号を書き込む第１スイッチング素子と、
    前記データ信号に応じた電圧がゲートに供給され、駆動電流を前記電気光学素子に供給する駆動トランジスタと、
    を具備している、
    ことを特徴とする電気光学装置。
14. 請求項１から請求項１３の何れか１項に記載の電気光学装置を具備する電子機器。
15. 複数のデータ線と、
    複数の選択線と、
    それぞれが前記複数のデータ線の一つと前記複数の選択線の一つとに接続されているとともに、前記選択線ごとに単位回路群を形成している複数の単位回路と、
    前記単位回路群の選択期間内に前記単位回路群から前記複数のデータ線に各々の検出電流が供給されるように、前記複数の選択線の一つに選択信号を供給する選択回路と、
    ２以上の前記単位回路群からなるグループに含まれた前記単位回路に共通な制御信号を供給し、前記２以上の単位回路群のいずれの前記選択期間とも異なる期間において前記制御信号を所定状態にする制御回路と、
    を備え、
    前記複数の単位回路のそれぞれは、
    受光量に応じた電気信号を生成する電気光学素子と、
    前記電気信号に応じた前記検出電流を出力する検出トランジスタと、
    前記選択信号に応じて前記検出トランジスタからの前記検出電流を前記複数のデータ線の一つへ供給する第１スイッチング素子と、
    を具備している、
    ことを特徴とする電気光学装置。
16. 前記単位回路は、前記制御信号が前記所定状態にある場合に前記電気光学素子と前記検出トランジスタのゲートとの間の電気的経路を導通させる第２スイッチング素子を含むことを特徴とする請求項１５に記載の電気光学装置。

Images