KR20230102051A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20230102051A
KR20230102051A KR1020210191839A KR20210191839A KR20230102051A KR 20230102051 A KR20230102051 A KR 20230102051A KR 1020210191839 A KR1020210191839 A KR 1020210191839A KR 20210191839 A KR20210191839 A KR 20210191839A KR 20230102051 A KR20230102051 A KR 20230102051A
Authority
KR
South Korea
Prior art keywords
scan
period
voltage
transistor
level
Prior art date
Application number
KR1020210191839A
Other languages
English (en)
Inventor
박경순
이선화
김현준
장재용
정경훈
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210191839A priority Critical patent/KR20230102051A/ko
Priority to CN202211418572.2A priority patent/CN116364011A/zh
Priority to US18/089,790 priority patent/US11830439B2/en
Publication of KR20230102051A publication Critical patent/KR20230102051A/ko
Priority to US18/502,554 priority patent/US20240071317A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G09G2310/0256—Control of polarity reversal in general, other than for liquid crystal displays with the purpose of reversing the voltage across a light emitting or modulating element within a pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream

Abstract

본 발명의 표시장치는, 복수의 화소들 각각이 제1스캔선, 제2스캔선, 제3스캔선, 제어선 및 데이터선에 연결된, 화소부; 및 상기 제1스캔선, 상기 제2스캔선, 상기 제3스캔선 및 상기 제어선으로 각각 제1스캔신호, 제2스캔신호, 제3스캔신호 및 제어신호를 출력하는 게이트구동회로;를 포함한다. 상기 화소들 각각은, 최대 구동주파수보다 낮은 제1구동주파수로 구동하는 구동모드에서 한 프레임 동안 하나의 제1스캔기간 및 하나 이상의 제2스캔기간으로 구동하고, 상기 게이트구동회로는, 상기 제1스캔신호와 상기 제3스캔신호를 상기 제1구동주파수에 따라 상기 제1스캔기간에 상기 화소부로 공급하고, 상기 제2스캔신호와 상기 제어신호를 상기 최대 구동주파수에 따라 상기 제1스캔기간 및 상기 제2스캔기간에 상기 화소부로 공급한다.

Description

표시장치{Display apparatus}
본 발명은 화소 및 표시장치에 관한 것이다.
유기발광표시장치(organic light emitting display apparatus)는 전류에 의해 휘도가 달라지는 표시요소, 예컨대, 유기발광다이오드(organic light emitting diode)를 포함한다. 유기발광표시장치의 화소는 표시요소, 게이트와 소스 사이의 전압에 따라 표시요소에 공급되는 전류량을 제어하는 구동트랜지스터, 및 표시요소의 휘도를 제어하기 위한 데이터신호를 구동트랜지스터로 전달하는 스위칭트랜지스터를 포함한다.
본 발명의 실시예는 산화물 반도체 트랜지스터들을 포함하는 화소의 구동 시에 구동주파수별로 휘도 차가 최소화된 표시장치를 제공하는 것이다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 본 발명의 기재로부터 당해 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 표시장치는, 복수의 화소들을 포함하고, 상기 복수의 화소들 각각이 제1스캔선, 제2스캔선, 제3스캔선, 제어선 및 데이터선에 연결된, 화소부; 및 상기 제1스캔선, 상기 제2스캔선, 상기 제3스캔선 및 상기 제어선으로 각각 제1스캔신호, 제2스캔신호, 제3스캔신호 및 제어신호를 출력하는 게이트구동회로;를 포함하고, 상기 화소들 각각은, 최대 구동주파수보다 낮은 제1구동주파수로 구동하는 구동모드에서 한 프레임 동안 하나의 제1스캔기간 및 하나 이상의 제2스캔기간으로 구동하고, 상기 게이트구동회로는, 상기 제1스캔신호와 상기 제3스캔신호를 상기 제1구동주파수에 따라 상기 제1스캔기간에 상기 화소부로 공급하고, 상기 제2스캔신호와 상기 제어신호를 상기 최대 구동주파수에 따라 상기 제1스캔기간 및 상기 제2스캔기간에 상기 화소부로 공급한다.
상기 제2스캔기간의 길이는 상기 제1스캔기간의 길이와 동일할 수 있다.
상기 제1스캔기간은 제1비발광기간 및 제1발광기간을 포함하고, 상기 제2스캔기간은 상기 제1비발광기간 및 상기 제1발광기간에 각각 대응하는 제2비발광기간 및 제2발광기간을 포함할 수 있다.
상기 제1구동주파수가 상기 최대 구동주파수의 1/n일 때 상기 제2스캔기간의 개수는 n-1 개일 수 있다.
상기 화소들 각각은, 제1트랜지스터; 상기 제1트랜지스터의 게이트와 데이터선 사이에 연결되고, 상기 제1스캔선에 게이트가 연결된 제2트랜지스터; 상기 제1트랜지스터의 게이트와 제1전압선 사이에 연결되고, 상기 제3스캔선에 게이트가 연결된 제3트랜지스터; 상기 제1트랜지스터의 제2단자와 제2전압선 사이에 연결되고, 상기 제2스캔선에 게이트가 연결된 제4트랜지스터; 상기 제1트랜지스터의 제1단자와 제3전압선 사이에 연결되고, 상기 제어선에 게이트가 연결된 제5트랜지스터; 상기 제1트랜지스터의 게이트와 2단자 사이에 연결된 제1커패시터; 상기 제3전압선과 상기 제1트랜지스터의 제2단자 사이에 연결된 제2커패시터; 및 상기 제1트랜지스터의 제2단자에 연결된 애노드를 포함하는 유기발광다이오드;를 포함할 수 있다.
상기 제1트랜지스터 내지 상기 제5트랜지스터 각각은 N채널 산화물 반도체 트랜지스터일 수 있다.
상기 제1스캔기간은, 상기 제2스캔신호와 상기 제3스캔신호가 트랜지스터를 턴온시키는 제1레벨의 전압을 갖고, 상기 제1스캔신호와 상기 제어신호가 트랜지스터를 턴오프시키는 제2레벨의 전압을 갖는 제1기간; 상기 제1스캔신호와 상기 제2스캔신호가 상기 제2레벨의 전압을 갖고, 상기 제3스캔신호와 상기 제어신호가 상기 제1레벨의 전압을 갖는 제2기간; 상기 제1스캔신호가 상기 제1레벨의 전압을 갖고, 상기 제2스캔신호, 상기 제3스캔신호 및 상기 제어신호가 상기 제2레벨의 전압을 갖는 제3기간; 및 상기 제1스캔신호, 상기 제2스캔신호 및 상기 제3스캔신호가 상기 제2레벨의 전압을 갖고, 상기 제어신호가 상기 제1레벨의 전압을 갖는 제4기간;을 포함할 수 있다.
상기 제2스캔기간은, 상기 제1스캔신호, 상기 제3스캔신호 및 상기 제어신호가 트랜지스터를 턴오프시키는 제2레벨의 전압을 갖는 기간 중 일부 기간에 상기 제2스캔신호가 트랜지스터를 턴온시키는 제1레벨의 전압을 갖는 제5기간;을 포함할 수 있다.
상기 제2스캔기간에서 상기 제5기간의 타이밍은 상기 제1스캔기간에서 상기 제1기간의 타이밍과 동일할 수 있다.
상기 제1스캔기간은 상기 제3기간과 상기 제4기간 사이에 상기 제1스캔신호, 상기 제3스캔신호 및 상기 제어신호가 상기 제2레벨의 전압을 갖고, 상기 제2스캔신호가 상기 제1레벨의 전압을 갖는 제6기간;을 더 포함하고, 상기 제2스캔기간은 상기 제어신호가 상기 제2레벨에서 상기 제1레벨로 천이하기 전에 상기 제5기간에 후속하여 상기 제2스캔신호가 상기 제1레벨의 전압을 갖는 제7기간;을 더 포함할 수 있다.
상기 화소들 각각은, 상기 제1트랜지스터의 제2단자와 제4전압선 사이에 연결된 제3커패시터;를 더 포함할 수 있다.
상기 제1스캔기간에, 상기 제4전압선으로 공급되는 제4전압은 상기 제1기간의 시작 전에 하이레벨에서 로우레벨로 천이하고, 상기 제6기간의 종료 후에 상기 로우레벨에서 상기 하이레벨로 천이하고, 상기 제2스캔기간에, 상기 제4전압은 상기 제5기간의 시작 전에 하이레벨에서 로우레벨로 천이하고, 상기 제7기간의 종료 후에 상기 로우레벨에서 상기 하이레벨로 천이할 수 있다.
상기 제1스캔기간에, 상기 제2전압선으로 공급되는 제2전압은 상기 제1기간의 시작 전에 하이레벨에서 로우레벨로 천이하고, 상기 제6기간의 시작 전에 상기 로우레벨에서 상기 하이레벨로 천이하고, 상기 제2스캔기간에, 상기 제2전압은 상기 제5기간의 시작 전에 하이레벨에서 로우레벨로 천이하고, 상기 제7기간의 시작 전에 상기 로우레벨에서 상기 하이레벨로 천이할 수 있다.
본 발명의 일 실시예에 따른 표시장치는, 복수의 화소들을 포함하고, 상기 복수의 화소들 각각이 제1스캔선, 제2스캔선, 제3스캔선, 제4스캔선, 제어선 및 데이터선에 연결된, 화소부; 및 상기 제1스캔선, 상기 제2스캔선, 상기 제3스캔선, 제4스캔선 및 상기 제어선으로 각각 제1스캔신호, 제2스캔신호, 제3스캔신호, 제4스캔신호 및 제어신호를 출력하는 게이트구동회로;를 포함하고, 상기 화소들 각각은, 최대 구동주파수보다 낮은 제1구동주파수로 구동하는 구동모드에서 한 프레임 동안 하나의 제1스캔기간 및 하나 이상의 제2스캔기간으로 구동하고, 상기 게이트구동회로는, 상기 제1스캔신호와 상기 제3스캔신호를 상기 제1구동주파수에 따라 상기 제1스캔기간에 상기 화소부로 공급하고, 상기 제4스캔신호 및 상기 제어신호를 상기 최대 구동주파수에 따라 상기 제1스캔기간 및 상기 제2스캔기간에 상기 화소부로 공급한다.
상기 화소들 각각은, 제1트랜지스터; 상기 제1트랜지스터의 게이트와 데이터선 사이에 연결되고, 상기 제1스캔선에 게이트가 연결된 제2트랜지스터; 상기 제1트랜지스터의 게이트와 제1전압선 사이에 연결되고, 상기 제3스캔선에 게이트가 연결된 제3트랜지스터; 상기 제1트랜지스터의 제2단자와 제2전압선 사이에 연결되고, 상기 제2스캔선에 게이트가 연결된 제4트랜지스터; 상기 제1트랜지스터의 제1단자와 제3전압선 사이에 연결되고, 상기 제어선에 게이트가 연결된 제5트랜지스터; 상기 제1트랜지스터의 제2단자와 제4전압선 사이에 연결되고, 상기 제4스캔선에 게이트가 연결된 제6트랜지스터; 상기 제1트랜지스터의 게이트와 2단자 사이에 연결된 제1커패시터; 상기 제3전압선과 상기 제1트랜지스터의 제2단자 사이에 연결된 제2커패시터; 및 상기 제1트랜지스터의 제2단자에 연결된 애노드를 포함하는 유기발광다이오드;를 포함할 수 있다.
상기 제1트랜지스터 내지 상기 제6트랜지스터 각각은 N채널 산화물 반도체 트랜지스터일 수 있다.
상기 제1스캔기간은, 상기 제2스캔신호와 상기 제3스캔신호가 트랜지스터를 턴온시키는 제1레벨의 전압을 갖고, 상기 제1스캔신호와 상기 제어신호가 트랜지스터를 턴오프시키는 제2레벨의 전압을 갖는 제1기간; 상기 제1스캔신호와 상기 제2스캔신호가 상기 제2레벨의 전압을 갖고, 상기 제3스캔신호와 상기 제어신호가 상기 제1레벨의 전압을 갖는 제2기간; 상기 제1스캔신호가 상기 제1레벨의 전압을 갖고, 상기 제2스캔신호, 상기 제3스캔신호 및 상기 제어신호가 상기 제2레벨의 전압을 갖는 제3기간; 상기 제1스캔신호, 상기 제2스캔신호 및 상기 제3스캔신호가 상기 제2레벨의 전압을 갖고, 상기 제어신호가 상기 제1레벨의 전압을 갖는 제4기간; 및 상기 제3기간과 상기 제4기간 사이에, 상기 제1스캔신호, 상기 제2스캔신호, 상기 제3스캔신호 및 상기 제어신호가 상기 제2레벨의 전압을 갖고, 상기 제4스캔신호가 상기 제1레벨의 전압을 갖는 제6기간;을 포함할 수 있다.
상기 제2스캔기간은, 상기 제1스캔신호, 상기 제3스캔신호, 상기 제4스캔신호 및 상기 제어신호가 상기 제2레벨의 전압을 갖는 기간 중 일부 기간에 상기 제2스캔신호가 상기 제1레벨의 전압을 갖는 제5기간; 및 상기 제어신호가 상기 제2레벨에서 상기 제1레벨로 천이하기 전에 상기 제5기간에 후속하여 상기 제4스캔신호가 상기 제1레벨의 전압을 갖는 제7기간;을 포함할 수 있다.
상기 제2스캔기간은, 상기 제1스캔신호, 상기 제2스캔신호, 상기 제3스캔신호 및 상기 제어신호가 상기 제2레벨의 전압을 갖는 기간 중 일부 기간에 상기 제4스캔신호가 상기 제1레벨의 전압을 갖는 제7기간;을 포함할 수 있다.
상기 제2스캔기간에서 상기 제7기간의 타이밍은 상기 제1스캔기간에서 상기 제6기간의 타이밍과 동일할 수 있다.
상기 제4스캔선은 3행 이상의 이웃하는 행의 제2스캔선에 연결되고, 상기 제4스캔신호는 상기 3행 이상의 이웃하는 행의 제2스캔선으로 공급되는 제2스캔신호일 수 있다.
상기 화소들 각각은, 상기 제1트랜지스터의 제1단자와 제4전압선 사이에 연결되고, 제4스캔선에 게이트가 연결된 제6트랜지스터;를 더 포함할 수 있다.
상기 제2스캔기간은, 상기 제1스캔신호, 상기 제3스캔신호, 상기 제4스캔신호 및 상기 제어신호가 상기 제2레벨의 전압을 갖는 기간 중 일부 기간에 상기 제2스캔신호가 상기 제1레벨의 전압을 갖는 제5기간; 및 상기 제어신호가 상기 제2레벨에서 상기 제1레벨로 천이하기 전에 상기 제5기간에 후속하여 상기 제4스캔신호가 상기 제1레벨의 전압을 갖는 제7기간;을 포함할 수 있다.
상기 제2스캔기간은, 상기 제1스캔신호, 상기 제2스캔신호, 상기 제3스캔신호 및 상기 제어신호가 상기 제2레벨의 전압을 갖는 기간 중 일부 기간에 상기 제4스캔신호가 상기 제1레벨의 전압을 갖는 제7기간;을 포함할 수 있다.
본 발명의 실시예는 산화물 반도체 트랜지스터들을 포함하는 화소의 구동 시에 구동주파수별로 휘도 차가 최소화된 표시장치를 제공할 수 있다.
도 1은 일 실시예에 따른 표시장치의 일부분을 개략적으로 도시하는 평면도이다.
도 2는 일 실시예에 따른 표시장치를 개략적으로 나타낸 도면이다.
도 3은 일 실시예에 따른 화소의 화소회로를 도시한다.
도 4는 도 3에 도시된 화소회로를 동작시키기 위한 제어 신호들의 타이밍도를 도시한다.
도 5는 일 실시예에 따른 제1구동모드에서 제어신호들의 타이밍도를 도시한다.
도 6은 일 실시예에 따른 제2구동모드에서 제어신호들의 타이밍도를 도시한다.
도 7은 제1구동모드와 제2구동모드에서 구동주파수에 따른 표시장치의 구동 방법의 일 예를 설명하기 위한 개념도이다.
도 8 및 도 9는 표시장치의 휘도 측정에 의한 광파형의 예시를 나타낸 도면들이다.
도 10은 다른 실시예에 따른 제2구동모드에서 제어신호들의 타이밍도를 도시한다.
도 11은 다른 실시예에 따른 화소의 화소회로를 도시한다.
도 12 및 도 13은 제2구동모드에서 도 11에 도시된 화소회로를 동작시키기 위한 제어신호들의 타이밍도들을 도시한다.
도 14는 다른 실시예에 따른 화소의 화소회로를 도시한다.
도 15는 다른 실시예에 따른 화소의 화소회로를 도시한다.
도 16은 제2구동모드에서 도 15에 도시된 화소회로를 동작시키기 위한 제어신호들의 타이밍도를 도시한다.
도 17은 일 실시예에 따른 제2구동모드에서 도 3에 도시된 화소회로를 동작시키기 위한 제어신호들의 타이밍도를 도시한다.
도 18은 다른 실시예에 따른 화소의 화소회로를 도시한다.
도 19는 일 실시예에 따른 제2구동모드에서 제2스캔기간(SS)의 타이밍도이다.
도 20은 일 실시예에 따른 표시요소의 구조를 나타내는 단면도이다.
도 21a 내지 도 21d는 일 실시예에 따른 표시요소의 구조를 나타내는 단면도들이다.
도 22a는 도 21c의 유기발광다이오드의 예시를 보여주는 단면도이다.
도 22b는 도 21d의 유기발광다이오드의 예시를 보여주는 단면도이다.
도 23은 일 실시예에 따른 표시장치의 화소의 구조를 나타낸 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예를 들어, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
본 명세서에서 "A 및/또는 B"는 A이거나, B이거나, A와 B인 경우를 나타낸다. 또한, 본 명세서에서 "A 및 B 중 적어도 어느 하나"는 A이거나, B이거나, A와 B인 경우를 나타낸다.
이하의 실시예에서, 배선이 "제1방향 또는 제2방향으로 연장된다"는 의미는 직선 형상으로 연장되는 것뿐 아니라, 제1방향 또는 제2방향을 따라 지그재그 또는 곡선으로 연장되는 것도 포함한다.
이하의 실시예에서, X와 Y가 연결되어 있다고 할 때, X와 Y가 전기적으로 연결되어 있는 경우, X와 Y가 기능적으로 연결되어 있는 경우, X와 Y가 직접 연결되어 있는 경우를 포함할 수 있다. 여기에서, X, Y는 대상물(예를 들면, 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 층 등)일 수 있다. 따라서, 소정의 연결 관계, 예를 들면, 도면 또는 상세한 설명에 표시된 연결 관계에 한정되지 않고, 도면 또는 상세한 설명에 표시된 연결 관계 이외의 것도 포함할 수 있다.
X와 Y가 전기적으로 연결되어 있는 경우는, 예를 들어, X와 Y의 전기적인 연결을 가능하게 하는 소자(예를 들면, 스위치, 트랜지스터, 용량소자, 인덕터, 저항소자, 다이오드 등)가, X와 Y 사이에 1개 이상 연결되는 경우를 포함할 수 있다.
이하의 실시예에서, 소자 상태와 연관되어 사용되는 "온(ON)"은 소자의 활성화된 상태를 지칭하고, "오프(OFF)"는 소자의 비활성화된 상태를 지칭할 수 있다. 소자에 의해 수신된 신호와 연관되어 사용되는 "온"은 소자를 활성화하는 신호를 지칭하고, "오프"는 소자를 비활성화하는 신호를 지칭할 수 있다. 소자는 하이레벨의 전압 또는 로우레벨의 전압에 의해 활성화될 수 있다. 예를 들어, P채널 트랜지스터는 로우레벨 전압에 의해 활성화되고, N채널 트랜지스터는 하이레벨 전압에 의해 활성화된다. 따라서, P채널 트랜지스터와 N채널 트랜지스터에 대한 "온" 전압은 반대(낮음 대 높음) 전압 레벨임을 이해해야 한다.
도 1은 일 실시예에 따른 표시장치의 일부분을 개략적으로 도시하는 평면도이다. 본 실시예에 따른 표시장치는 도 1에 도시된 것과 같이 표시패널을 포함할 수 있다. 이러한 표시장치는 표시패널을 포함하는 것이라면 어떤 것이든 가능하다. 예컨대 표시장치는 스마트폰, 태블릿, 랩탑, 텔레비전 또는 광고판 등과 같은 다양한 제품일 수 있다. 표시패널은 표시영역(DA)과 표시영역(DA) 외측의 주변영역(PA)을 포함할 수 있다.
표시영역(DA)은 이미지를 표시하는 부분으로, 복수의 화소들이 표시영역(DA)에 배치될 수 있다. 표시패널에 대략 수직인 방향(z축 방향)에서 바라볼 시, 표시영역(DA)은 예컨대, 타원형, 다각형, 특정 도형의 형상 등 다양한 형상을 가질 수 있다. 도 1에서는 표시영역(DA)이 모서리가 둥근 대략 직사각형의 형상을 갖는 것을 도시한다. 본 실시예에 따른 표시장치가 구비하는 표시패널은 수직방향인 제1방향(y축 방향)으로의 길이보다 수평방향인 제2방향(x축 방향)으로의 길이가 더 긴 형상의 표시영역(DA)을 갖는다. 표시패널이 그러한 형상의 표시영역(DA)을 갖는다는 것은, 표시패널이 포함하는 기판이 그러한 형상의 표시영역(DA)을 갖는 것으로 이해될 수 있다. 표시패널의 주변영역(PA)에는 각종 구동회로가 위치할 수 있다.
도 2는 일 실시예에 따른 표시장치를 개략적으로 나타낸 도면이다.
도 2를 참조하면, 일 실시예에 따른 표시장치(1)는 화소부(110), 제1게이트구동회로(120), 제2게이트구동회로(130), 데이터구동회로(150), 전원공급회로(160) 및 컨트롤러(170)를 포함할 수 있다.
표시장치(1)의 화소부(110)는 표시영역(DA, 도 1)에 구비될 수 있다. 표시장치(1)의 주변영역(PA, 도 1)에는 제1게이트구동회로(120), 제2게이트구동회로(130), 데이터구동회로(150), 전원공급회로(160) 및 컨트롤러(170)가 구비될 수 있다.
화소부(110)에는 복수의 화소(PX)들이 배치될 수 있다. 복수의 화소(PX)들은 스트라이프 배열, 펜타일 배열, 모자이크 배열 등 다양한 형태로 배치되어 화상을 구현할 수 있다. 화소부(110)는 기판의 표시영역에 배치될 수 있다. 각 화소(PX)는 표시요소로서 유기발광다이오드(organic light-emitting diode, OLED)를 포함하고, 유기발광다이오드(OLED)는 화소회로에 연결될 수 있다. 각 화소(PX)는 유기발광다이오드(OLED)를 통해 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다.
화소부(110)에는 다수의 제1스캔선들, 제2스캔선들, 제3스캔선들 및 다수의 발광제어선들이 일정하게 이격되어 행으로 배열될 수 있다. 제1스캔선들, 제2스캔선들, 제3스캔선들 및 발광제어선들은 각각 제1방향(예컨대, 행 방향)으로 연장되어 동일 행에 위치한 화소(PX)들에 연결될 수 있다. 제1스캔선들은 각각 동일 행의 화소(PX)들에 제1스캔신호(GW)를 전달할 수 있다. 제2스캔선들은 각각 동일 행의 화소(PX)들에 제2스캔신호(GI)를 전달할 수 있다. 제3스캔선들은 각각 동일 행의 화소(PX)들에 제3스캔신호(GR)를 전달할 수 있다. 발광제어선들은 각각 동일 행의 화소(PX)들에 발광제어신호(EM)를 전달할 수 있다. 화소부(110)에는 다수의 데이터선들이 일정하게 이격되어 열로 배열될 수 있다. 데이터선들은 각각 제2방향(예컨대, 열 방향)으로 연장되어 동일 열에 위치한 화소(PX)들에 연결될 수 있다. 데이터선들은 각각 동일 열의 화소(PX)들에 데이터신호(DATA)를 전달할 수 있다.
표시장치(1)는 가변 주사율(VRR: Variable Refresh Rate)을 지원할 수 있다. 표시장치(1)는 최대 구동주파수와 최소 구동주파수 범위 내에서 구동주파수를 변경하여 동작할 수 있다. 이하 표시장치(1)가 최대 구동주파수로 동작하는 모드를 정상모드(제1구동모드)라 하고, 최대 구동주파수보다 낮은 구동주파수(제1구동주파수)로 동작하는 모드를 저속구동모드(제2구동모드)라 한다. 표시장치(1)는 소비 전력 저감을 위해 저속구동모드로 동작할 수 있다. 화소(PX)들 각각은 제1구동모드 또는 제2구동모드로 구동할 수 있다.
제1게이트구동회로(120)는 화소부(110)의 제1스캔선들, 제2스캔선들 및 제3스캔선들에 연결되고, 제1제어신호(CS1)에 따라 제1스캔신호(GW), 제2스캔신호(GI) 및 제3스캔신호(GR)를 각각 제1스캔선들, 제2스캔선들 및 제3스캔선들에 인가할 수 있다. 제1스캔신호(GW), 제2스캔신호(GI) 및 제3스캔신호(GR)가 온 전압을 가지는 경우, 해당 스캔선에 연결되는 화소(PX)의 트랜지스터가 턴-온된다. 제2구동모드에서, 제1게이트구동회로(120)는 제1스캔신호(GW)와 제3스캔신호(GR)를 제1구동주파수에 따라 화소부(110)로 공급하고, 제2스캔신호(GI)를 최대 구동주파수에 따라 화소부(110)로 공급할 수 있다.
제2게이트구동회로(130)는 화소부(110)의 다수의 발광제어선들에 연결되고, 제2제어신호(CS2)에 따라 발광제어신호(EM)를 발광제어선들에 인가할 수 있다. 제2구동모드에서, 제2게이트구동회로(130)는 발광제어신호(EM)를 최대 구동주파수에 따라 화소부(110)로 공급할 수 있다.
데이터구동회로(150)는 화소부(110)의 다수의 데이터선들에 연결되고, 제3제어신호(CS3)에 따라 계조를 나타내는 데이터신호(DATA)를 데이터선들에 인가할 수 있다. 데이터구동회로(150)는 컨트롤러(170)로부터 입력되는 계조를 가지는 입력 영상 데이터를 전압 또는 전류 형태의 데이터신호로 변환할 수 있다.
전원공급회로(160)는 화소(PX)의 구동에 필요한 전압들을 생성할 수 있다. 예컨대, 전원공급회로(160)는 제1구동전압(ELVDD), 제2구동전압(ELVSS), 기준전압(VREF) 및 초기화전압(VINT)을 생성할 수 있다. 전원공급회로(160)는 제1구동전압(ELVDD), 제2구동전압(ELVSS), 기준전압(VREF) 및 초기화전압(VINT)을 화소부(110)의 화소(PX)들에 인가할 수 있다.
제1구동전압(ELVDD)의 레벨은 제2구동전압(ELVSS)의 레벨보다 높을 수 있다. 기준전압(VREF)의 레벨은 제1구동전압(ELVDD)의 레벨보다 낮을 수 있다. 초기화전압(VINT)은 유기발광다이오드(OLED)가 턴오프될 수 있는 전압일 수 있다. 일 실시예에서, 초기화전압(VINT)의 레벨은 제2구동전압(ELVSS)의 레벨 이하일 수 있다. 다른 실시예에서, 초기화전압(VAINT)의 레벨은 제2구동전압(ELVSS)의 레벨보다 높을 수 있고, 초기화전압(VAINT)과 제2구동전압(ELVSS)의 레벨 차이는 화소(PX)의 표시요소가 발광하는데 필요한 문턱 전압보다 작을 수 있다.
컨트롤러(170)는 제1게이트구동회로(120), 제2게이트구동회로(130) 및 데이터구동회로(150)의 동작 타이밍을 제어함으로써, 화소부(110)를 제어할 수 있다. 컨트롤러(170)는 외부의 그래픽 제어기(도시하지 않음)로부터 영상데이터(RGB) 및 이의 표시를 제어하는 제어신호(CONT)를 제공받을 수 있다. 제어신호(CONT)는 예를 들어 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블신호(Data Enable, DE) 및 클럭신호(CLK) 중 적어도 하나를 포함할 수 있다. 컨트롤러(170)는 제어신호(CONT)에 따라 제1 내지 제3제어신호(CS1, CS2, CS3)를 생성하여, 제1게이트구동회로(120), 제2게이트구동회로(130) 및 데이터구동회로(150)로 각각 전달할 수 있다. 영상데이터(RGB)는 화소(PX)들의 휘도(luminance) 정보를 포함한다. 휘도는 정해진 수, 예를 들어, 1024(=210), 256(=28) 또는 64(=26)개의 계조(gray)를 가질 수 있다.
도 1에서 제1게이트구동회로(120)와 제2게이트구동회로(130)가 별개로 도시되어 있으나, 다른 실시예에서 제1게이트구동회로(120)와 제2게이트구동회로(130)는 하나의 게이트구동회로로 구현되어 제1스캔신호(GW), 제2스캔신호(GI), 제3스캔신호(GR) 및 발광제어신호(EM)를 출력할 수 있다.
제1게이트구동회로(120), 제2게이트구동회로(130), 데이터구동회로(150), 전원공급회로(160), 컨트롤러(170)는 각각 별개의 집적 회로 칩 또는 하나의 집적 회로 칩의 형태로 형성되어 화소부(110)가 형성된 기판 위에 직접 장착되거나, 연성인쇄회로필름(flexible printed circuit film) 위에 장착되거나 TCP(tape carrier package)의 형태로 기판에 부착되거나, 기판에 직접 형성될 수도 있다.
도 3은 일 실시예에 따른 화소의 화소회로를 도시한다.
도 3을 참조하면, 화소(PX)는 표시요소로서 유기발광다이오드(OLED) 및 유기발광다이오드(OLED)에 연결된 화소회로(PC)를 포함할 수 있다. 화소회로(PC)는 제1 내지 제5트랜지스터들(T1 내지 T5), 제1 및 제2커패시터들(C1 및 C2)를 포함할 수 있다. 제1트랜지스터(T1)는 게이트-소스 전압에 따라 소스-드레인 전류의 크기가 결정되는 구동 트랜지스터이고, 제2 내지 제5트랜지스터(T2 내지 T5)는 게이트-소스 전압, 실질적으로 게이트 전압에 따라 턴 온/턴 오프되는 스위칭 트랜지스터일 수 있다. 제1 내지 제5트랜지스터들(T1 내지 T5)은 박막트랜지스터로 구현될 수 있다. 트랜지스터의 종류(p-type or n-type) 및/또는 동작 조건에 따라, 제1 내지 제5트랜지스터들(T1 내지 T5) 각각의 제1단자는 소스 또는 드레인이고, 제2단자는 제1단자와 다른 단자일 수 있다. 예컨대, 제1단자가 소스인 경우 제2단자는 드레인일 수 있다.
화소(PX)는 제1스캔신호(GW)를 전달하는 제1스캔선(GWL), 제2스캔신호(GI)를 전달하는 제2스캔선(GIL), 제3스캔신호(GR)를 전달하는 제3스캔선(GRL), 발광제어신호(EM)를 전달하는 발광제어선(EL) 및 데이터신호(DATA)를 전달하는 데이터선(DL)에 연결될 수 있다. 구동전압선(PL)은 제1트랜지스터(T1)로 제1구동전압(ELVDD)을 전달할 수 있다. 초기화전압선(VIL)은 초기화전압(VINT)을 유기발광다이오드(OLED)로 전달할 수 있다. 기준전압선(VRL)은 기준전압(VREF)을 제1트랜지스터(T1)의 게이트로 전달할 수 있다.
복수의 제1 내지 제5트랜지스터들(T1 내지 T5)은 산화물 반도체 물질을 포함할 수 있다. 산화물 반도체는 높은 캐리어 이동도(high carrier mobility) 및 낮은 누설전류를 가지므로, 구동 시간이 길더라도 전압 강하가 크지 않다. 즉, 산화물 반도체의 경우 저주파 구동 시에도 전압 강하에 따른 화상의 색상 변화가 크지 않으므로, 저주파 구동이 가능하다. 따라서 복수의 제1 내지 제5트랜지스터들(T1 내지 T5)이 산화물 반도체 물질을 포함하도록 하여, 누설전류의 발생을 방지하는 동시에 소비전력이 줄어든 표시장치를 구현할 수 있다. 또한 산화물 반도체 트랜지스터를 이용하는 경우, LTPS(Low-Temperature Polycrystaline Silicon) 반도체 트랜지스터를 형성하기 위해 ELA(Excimer Laser Annealing)에 의한 결정화 공정이 없어 표시패널의 제작 비용이 감소될 수 있어 대면적의 표시장치의 구현에 유리하다.
산화물 반도체는 광에 민감하여, 외부로부터의 광에 의해 전류량 등에 변동이 발생할 수 있다. 따라서 산화물 반도체 하부에 금속층을 위치시켜 외부로부터의 광을 흡수 또는 반사시키는 것을 고려할 수 있다. 제1 내지 제5트랜지스터들(T1 내지 T5) 각각의 산화물 반도체 하부에 위치하는 금속층은 하부 게이트(게이트전극)로 기능할 수 있다. 즉 제1 내지 제5트랜지스터들(T1 내지 T5)은 2개의 게이트들(제1게이트와 제2게이트)을 갖는 더블 게이트 트랜지스터들일 수 있다. 제1게이트와 제2게이트는 서로 다른 층에 마주하게 배치될 수 있다. 예컨대, 제1 내지 제5트랜지스터들(T1 내지 T5) 각각은 N채널 산화물 반도체 트랜지스터이고, 제1 내지 제5트랜지스터들(T1 내지 T5) 각각의 제1게이트와 제2게이트는 산화물 반도체를 사이에 두고 서로 대향되게 위치할 수 있다.
제1트랜지스터(T1)는 제1노드(N1)에 연결된 제1게이트와 제3노드(N3)에 연결된 제2게이트, 제2노드(N2)에 연결된 제1단자, 제3노드(N3)에 연결된 제2단자를 포함한다. 제1트랜지스터(T1)의 제2게이트는 제1트랜지스터(T1)의 제2단자에 연결되어 제1트랜지스터(T1)의 제2단자에 인가되는 전압에 의해 제어될 수 있고, 제1트랜지스터(T1)의 출력 포화(output saturation) 특성을 향상시킬 수 있다. 제1트랜지스터(T1)의 제1단자는 제5트랜지스터(T5)를 경유하여 구동전압선(PL)에 연결되고, 제2단자는 유기발광다이오드(OLED)의 화소전극에 연결될 수 있다. 제1트랜지스터(T1)는 구동 트랜지스터로서 역할을 하며, 제2트랜지스터(T2)의 스위칭 동작에 따라 데이터신호(DATA)를 전달받아 유기발광다이오드(OLED)로 흐르는 구동전류(Id)의 전류량을 제어할 수 있다.
제2트랜지스터(T2)(데이터 기입 트랜지스터)는 제1스캔선(GWL)에 연결된 제1게이트와 제2게이트, 데이터선(DL)에 연결된 제1단자, 제1노드(N1)(또는 제1트랜지스터(T1)의 게이트)에 연결된 제2단자를 포함한다. 제2트랜지스터(T2)는 제1스캔선(GWL)으로 전달된 제1스캔신호(GW)에 따라 턴온되어 데이터선(DL)과 제1노드(N1)를 전기적으로 연결하고, 데이터선(DL)으로 전달된 데이터신호(DATA)를 제1노드(N1)로 전달할 수 있다.
제3트랜지스터(T3)(제1 초기화 트랜지스터)는 제3스캔선(GRL)에 연결된 제1게이트와 제2게이트, 기준전압선(VRL)에 연결된 제1단자, 제1노드(N1)(또는 제1트랜지스터(T1)의 게이트)에 연결된 제2단자를 포함한다. 제3트랜지스터(T3)는 제3스캔선(GRL)으로 전달된 제3스캔신호(GR)에 따라 턴온되어 기준전압선(VRL)으로 전달된 기준전압(VREF)을 제1노드(N1)로 전달할 수 있다.
제4트랜지스터(T4)(제2 초기화 트랜지스터)는 제2스캔선(GIL)에 연결된 제1게이트와 제2게이트, 제3노드(N3)(또는 제1트랜지스터(T1)의 제2단자)에 연결된 제1단자, 초기화전압선(VIL)에 연결된 제2단자를 포함한다. 제4트랜지스터(T4)는 제2스캔선(GIL)으로 전달된 제2스캔신호(GI)에 따라 턴온되어 초기화전압선(VIL)으로 전달된 초기화전압(VINT)을 제3노드(N3)로 전달할 수 있다.
제5트랜지스터(T5)(발광제어 트랜지스터)는 발광제어선(EL)에 연결된 제1게이트와 제2게이트, 구동전압선(PL)에 연결된 제1단자, 제2노드(또는 제1트랜지스터(T1)의 제1단자)에 연결된 제2단자를 포함한다. 제5트랜지스터(T5)는 발광제어선(EL)으로 전달된 발광제어신호(EM)에 따라 턴온 또는 턴오프될 수 있다.
제1커패시터(C1)는 제1노드(N1)와 제3노드(N3) 사이에 연결될 수 있다. 제1커패시터(C1)의 제1단자는 제1트랜지스터(T1)의 게이트에 연결되고, 제2단자는 제1트랜지스터(T1)의 제2게이트와 제2단자, 제4트랜지스터(T4)의 제1단자 및 유기 발광다이오드(OLED)의 화소전극에 연결될 수 있다. 제1커패시터(C1)는 스토리지 커패시터로서, 제1트랜지스터(T1)의 문턱전압 및 데이터신호에 대응하는 전압을 저장할 수 있다.
제2커패시터(C2)는 제3노드(N3)와 구동전압선(PL) 사이에 연결될 수 있다. 제2커패시터(C2)의 제1단자는 구동전압선(PL)에 연결되고, 제2단자는 제1트랜지스터(T1)의 제2게이트와 제2단자, 제1커패시터(C1)의 제2단자, 제4트랜지스터(T4)의 제1단자 및 유기 발광다이오드(OLED)의 화소전극에 연결될 수 있다. 제1커패시터(C1)의 용량이 제2커패시터(C2)의 용량보다 클 수 있다.
유기발광다이오드(OLED)는 화소전극(애노드) 및 화소전극을 마주하는 대향전극(캐소드)을 포함하고, 대향전극은 제2구동전압(ELVSS)을 인가받을 수 있다. 대향전극은 복수의 화소(PX)들에 공통인 공통전극일 수 있다.
도 4는 도 3에 도시된 화소회로를 동작시키기 위한 제어 신호들의 타이밍도를 도시한다. 이하 도 3 및 도 4를 함께 참조하여 설명한다.
화소(PX)는 제1구동모드에서 한 프레임 동안 제1 내지 제4기간(D1 내지 D4)으로 구분하여 동작할 수 있다. 이하, 제1 내지 제3기간(D1 내지 D3)은 화소가 발광하지 않는 제1비발광기간(P1)이라 하고, 제4기간(D4)은 화소가 발광하는 제1발광기간(P2)이라 한다.
제2스캔신호(GI)는 제1기간(D1)에 온 전압으로 공급될 수 있다. 제1스캔신호(GW)는 제3기간(D3)에 온 전압으로 공급될 수 있다. 즉, 제2스캔신호(GI)가 온 전압을 갖는 기간은 제1스캔신호(GW)가 온 전압을 갖는 기간보다 앞설 수 있다. 제3스캔신호(GR)는 제1기간(D1)과 제2기간(D2)에 온 전압으로 공급될 수 있다. 발광제어신호(EM)는 제1기간(D2) 및 제3기간(D3) 동안 오프 전압으로 공급되고, 제2기간(D2) 및 제4기간(D4) 동안 온 전압으로 공급될 수 있다. 제2스캔신호(GI), 제2스캔신호(GI) 및 제3스캔신호(GR)의 펄스 폭은 온 전압 유지 기간일 수 있다. 발광제어신호(EM)의 펄스 폭은 오프 전압을 갖는 기간일 수 있다. 여기서, 온 전압은 트랜지스터의 턴온 전압으로, 로우레벨의 전압일 수 있다.
구동전압선(PL)으로부터 제1구동전압(ELVDD)이 공급되고, 기준전압선(VRL)으로부터 기준전압(VREF)이 공급되고, 초기화전압선(VIL)으로부터 초기화전압(VINT)이 공급될 수 있다.
제1기간(D1)은 제1트랜지스터(T1)의 게이트가 연결된 제1노드(N1)와 유기발광다이오드(OLED)의 화소전극(애노드)이 연결된 제3노드(N3)를 초기화하는 초기화기간일 수 있다.
제1기간(D1)에, 제2스캔선(GIL)으로 온 전압의 제2스캔신호(GI)가 공급되고, 제3스캔선(GRL)으로 온 전압의 제3스캔신호(GR)가 공급될 수 있다. 제1스캔신호(GW)와 발광제어신호(EM)는 오프 전압으로 공급될 수 있다. 제2스캔신호(GI)의 온 전압은 대략 1수평주사기간(horizontal scanning period, 1H)의 폭을 가질 수 있다.
제2스캔신호(GI)에 의해 제4트랜지스터(T4)가 턴온되고, 제3스캔신호(GR)에 의해 제3트랜지스터(T3)가 턴온될 수 있다. 제3트랜지스터(T3)가 턴온되어 기준전압(VREF)이 제1노드(N1), 즉 제1트랜지스터(T1)의 게이트로 공급될 수 있다. 제4트랜지스터(T4)가 턴온되어 제3노드(N3), 즉 유기발광다이오드(OLED)의 화소전극이 초기화전압(VINT)으로 설정될 수 있다. 이에 따라 유기발광다이오드(OLED)에 기생적으로 형성된 커패시터(미도시)가 방전되어 유기발광다이오드(OLED)가 초기화될 수 있다.
제2기간(D2)은 제1트랜지스터(T1)의 문턱전압을 보상하는 보상기간일 수 있다. 제2기간(D2)에, 제1스캔신호(GW)는 오프 전압을 유지하고, 제2스캔신호(GI)는 오프 전압으로 천이하고, 제3스캔신호(GR)는 온 전압을 유지하고, 발광제어신호(EM)는 온 전압으로 천이할 수 있다.
제2기간(D2)에 제3스캔선(GRL)으로 온 전압의 제3스캔신호(GR)가 공급되어 제3트랜지스터(T3)가 턴온되고, 발광제어선(EML)으로 온 전압의 발광제어신호(EM)가 공급되어 제5트랜지스터(T5)는 턴온될 수 있다. 이에 따라 제1노드(N1)로 기준전압(VREF)이 공급되고, 제2노드(N2)로 제1구동전압(ELVDD)이 공급되어, 제1트랜지스터(T1)는 턴온되고, 제1트랜지스터(T1)의 제3단자의 전압이 기준전압(VREF)과 제1트랜지스터(T1)의 문턱전압(Vth)의 차(VREF-Vth) 이하로 하강하면 제1트랜지스터(T1)는 턴오프될 수 있다. 그리고, 제1커패시터(C1)에는 제1트랜지스터(T1)의 문턱전압(Vth)에 대응하는 전압이 충전될 수 있다.
제3기간(D3)은 데이터신호가 화소로 공급되는 데이터기입기간일 수 있다. 제3기간(D3)에 제2스캔신호(GI)는 오프 전압을 유지하고, 제3스캔신호(GR)와 발광제어신호(EM)는 오프 전압으로 천이하고, 제1스캔신호(GW)가 온 전압으로 천이할 수 있다. 제1스캔신호(GW)의 온 전압은 대략 1수평주사기간(1H)의 폭을 가질 수 있다.
제3기간(D3)에 제1스캔선(GWL)으로 온 전압의 제1스캔신호(GW)가 공급되어 제2트랜지스터(T2)가 턴온될 수 있다. 이때 오프 전압의 제2스캔신호(GI), 제3스캔신호(GR) 및 발광제어신호(EM)에 의해 제3 내지 제5트랜지스터들(T3, T4, T5)은 턴오프될 수 있다.
제2트랜지스터(T2)는 데이터선(DL)으로부터의 데이터신호(DATA)를 제1노드(N1), 즉 제1트랜지스터(T1)의 게이트로 전달할 수 있다. 이에 따라 제1노드(N1)의 전압은 기준전압(VREF)에서 데이터신호(DATA)에 대응하는 전압(VDATA)으로 변경될 수 있다. 이때 제1노드(N1)의 전압 변화량에 대응하여 제2노드(N2)의 전압도 변경될 수 있다. 제2노드(N2)의 전압은 제1커패시터(C1), 제2커패시터(C2) 및 유기발광다이오드(OLED)의 기생 커패시터 간의 용량비에 따라 변화될 수 있다. 이에 따라 제1커패시터(C1)에는 제1트랜지스터(T1)의 문턱전압(Vth) 및 데이터신호(DATA)에 대응하는 전압(VDATA)이 충전될 수 있다.
제4기간(D4)은 유기발광다이오드(OLED)가 발광하는 기간일 수 있다. 제4기간(D4)에 발광제어신호(EM)가 온 전압으로 천이하고, 제1스캔신호(GW), 제2스캔신호(GI) 및 제3스캔신호(GR)는 오프 전압일 수 있다.
제4기간(D4)에 오프 전압의 제1스캔신호(GW), 제2스캔신호(GI) 및 제3스캔신호(GR)에 의해 제2 내지 제4트랜지스터들(T2, T3, T4)은 턴오프되고, 온 전압의 발광제어신호(EM)에 의해 제5트랜지스터(T5)는 턴온되어 제2노드(N2)로 제1구동전압(ELVDD)이 공급될수 있다.
제1트랜지스터(T1)는 제1커패시터(C1)에 저장되었던 전압, 즉, 제1트랜지스터(T1)의 게이트-소스 전압(Vgs)(제1노드(N1)와 제3노드(N3) 간의 전압)에서 제1트랜지스터(T1)의 문턱 전압(Vth)을 감산한 전압(Vgs-Vth)에 대응하는 크기를 갖는 구동전류(Id∝(Vgs-Vth)2)를 출력하고, 유기발광다이오드(OLED)는 제1트랜지스터(T1)의 문턱 전압(Vth)에 무관한 구동전류(Id)의 크기에 대응하는 휘도로 발광할 수 있다.
도 5는 일 실시예에 따른 제1구동모드에서 제어신호들의 타이밍도를 도시한다. 도 6은 일 실시예에 따른 제2구동모드에서 제어신호들의 타이밍도를 도시한다. 도 7은 제1구동모드와 제2구동모드에서 구동주파수에 따른 표시장치의 구동 방법의 일 예를 설명하기 위한 개념도이다. 이하 도 3 및 도 4를 함께 참조하여 설명한다. 도 5 및 도 6은 최대 구동주파수가 120Hz이고, 제1구동주파수가 30Hz인 표시장치를 예로서 설명하는 타이밍도들이다.
도 5를 참조하면, 표시장치가 120Hz로 구동할 때 하나의 프레임(1F)은 하나의 제1스캔기간(DS)을 포함하고, 제1스캔기간(DS)은 제1비발광기간(P1)과 제1발광기간(P2)을 포함할 수 있다. 제1스캔기간(DS)은 데이터신호가 기입되고, 이에 따라 화소가 발광하는 표시스캔기간으로 정의할 수 있다.
도 6을 참조하면, 표시장치가 30Hz로 구동할 때 하나의 프레임(1F)은 하나의 제1스캔기간(DS) 및 세 개의 제2스캔기간(SS)을 포함할 수 있다. 제2스캔기간(SS)은 제2비발광기간(P1')과 제2발광기간(P2')을 포함할 수 있다. 제2스캔기간(SS)은 데이터신호가 기입되지 않고, 제1스캔기간(DS)에 기입된 데이터신호가 유지되며 화소가 발광하는 자기스캔기간(Self Scan)으로 정의할 수 있다.
제2스캔기간(SS)은 제2비발광기간(P1')의 일부 기간에 제5기간(D5)을 포함할 수 있다. 제5기간(D5)에 제1스캔신호(GW), 제3스캔신호(GR) 및 발광제어신호(EM)가 오프 전압으로 공급되고, 제2스캔신호(GI)는 온 전압으로 공급될 수 있다.
제5기간(D4)에 오프 전압의 제1스캔신호(GW), 제3스캔신호(GR) 및 발광제어신호(EM)에 의해 제2트랜지스터(T2), 제3트랜지스터(T3), 제5트랜지스터(T5)는 턴오프되고, 온 전압의 제2스캔신호(GI)에 의해 제4트랜지스터(T4)는 턴온되어 제3노드(N3)로 초기화전압(VINT)이 공급될수 있다. 제5기간(D5)에 유기발광다이오드(OLED)는 비발광할 수 있다.
제2스캔기간(SS)의 길이는 제1스캔기간(DS)의 길이와 동일할 수 있다. 제2비발광기간(P1')과 제2발광기간(P2')은 각각 제1비발광기간(P1)과 제1발광기간(P2)의 타이밍에 대응할 수 있다. 제2비발광기간(P1')에 발광제어신호(EM)는 오프 전압이고, 오프 전압의 펄스 폭은 제1비발광기간(P1)과 동일할 수 있다. 예컨대, 도 6에 도시된 바와 같이, 제1스캔기간(DS)의 제1비발광기간(P1)은 11H이고, 제2스캔기간(SS)의 제2비발광기간(P1'), 즉 발광제어신호(EM)의 오프 전압의 펄스 폭은 11H이다. 제1스캔기간(DS)의 제1비발광기간(P1)에서 제1기간(D1)의 타이밍은 제2스캔기간(SS)의 제2비발광기간(P1')에서 제5기간(D5)의 타이밍과 동일할 수 있다.
표시장치가 제1구동모드로 구동할 때 하나의 프레임(1F)은 하나의 제1스캔기간(DS)을 포함하고, 제2구동모드로 구동할 때 하나의 프레임(1F)은 하나의 제1스캔기간(DS)과 하나 이상의 제2스캔기간(SS)을 포함할 수 있다. 도 7을 참조하면, 최대 구동주파수가 N Hz일 때, 제1구동주파수는 N/n Hz (n≥2)이고, 제2구동모드에서 하나의 프레임(1F)은 하나의 제1스캔기간(DS) 및 (n-1)개의 제2스캔기간(SS)을 포함할 수 있다. 예컨대, 최대 구동주파수가 480Hz이고, 제1구동주파수가 240Hz 이면, 제2구동모드에서 하나의 프레임(1F)은 하나의 제1스캔기간(DS) 및 하나의 제2스캔기간(SS)을 포함하고, 제1구동주파수가 30Hz 이면, 제2구동모드에서 하나의 프레임(1F)은 하나의 제1스캔기간(DS) 및 15개의 제2스캔기간(SS)을 포함할 수 있다. 최대 구동주파수가 120Hz이고, 제1구동주파수가 1Hz 이면, 제2구동모드에서 하나의 프레임(1F)은 하나의 제1스캔기간(DS) 및 119개의 제2스캔기간(SS)을 포함할 수 있다.
도 8 및 도 9는 표시장치의 휘도 측정에 의한 광파형의 예시를 나타낸 도면들이다. 도 8은 제1구동모드와 제2구동모드 각각에서 도 4의 타이밍도에 따라 구동하는 표시장치에서 측정된 광파형의 휘도 변화의 예시이다. 도 9는 제1구동모드와 제2구동모드에서 도 5 및 도 6의 타이밍도에 따라 구동하는 표시장치에서 측정된 광파형의 휘도 변화의 예시이다. 최대 구동주파수는 120Hz이고, 제1구동주파수는 1Hz인 경우를 예로서 설명한다.
도 8을 참조하면, 제1구동모드에서 제1 내지 제3기간(D1 내지 D3)에 유기발광다이오드(OLED)는 비발광하므로, 화소(PX)가 나타내는 휘도는 낮아지고, 데이터신호(DATA)가 인가된 후 제5트랜지스터(T5)가 턴온되면 유기발광다이오드(OLED)가 발광을 시작하므로 화소(PX)가 나타내는 휘도가 증가할 수 있다. 예컨대, 120Hz 구동의 경우 초당 120번의 데이터신호가 인가되고, 120번의 비발광기간이 나타날 수 있다. 제2구동모드에서 1Hz 구동의 경우 초당 1번의 데이터신호가 인가되므로, 1번의 비발광기간이 나타날 수 있다. 이에 따라 120Hz 구동과 1Hz 구동 간에 광파형 면적 차(△A)에 대응하는 휘도 차가 발생할 수 있다.
도 9를 참조하면, 제2구동모드에서 1Hz 구동의 경우 초당 1번의 데이터신호 인가에 따른 1번의 제1비발광기간(P1)과 초당 119번의 제2비발광기간(P1')이 나타날 수 있다. 또한 제1비발광기간(P1)의 제1기간(D1)에 대응하여 제2비발광기간(P1')에 제5기간(D5)을 삽입하여 유기발광다이오드(OLED)의 애노드를 초기화함으로써, 120Hz 구동과 1Hz 구동의 광파형을 대략 일치시켜 구동주파수별 휘도 차 없이 구동할 수 있다.
이하 전술된 내용과 중복하는 내용의 상세한 설명은 생략하고 차이점 위주로 설명한다.
도 10은 다른 실시예에 따른 제2구동모드에서 제어신호들의 타이밍도를 도시한다. 도 10의 상부 타이밍도는 제1스캔기간(DS)의 타이밍도이고, 하부 타이밍도는 제2스캔기간(SS)의 타이밍도이다. 도 10에 도시된 제1스캔기간(DS)의 타이밍도는 제1구동모드에서 제1스캔기간(DS)의 타이밍도에 적용될 수 있다.
도 10을 참조하면, 제1스캔기간(DS)은 제1 내지 제4기간(D1 내지 D4)을 포함하고, 제6기간(D6)을 더 포함할 수 있다. 제2스캔기간(SS)은 제5기간(D5)을 포함하고, 제7기간(D7)을 더 포함할 수 있다. 제1스캔기간(DS)의 제6기간(D6)의 타이밍과 제2스캔기간(SS)의 제7기간(D7)의 타이밍은 동일할 수 있다.
제1스캔기간(DS)의 제6기간(D6)은 제3기간(D3)과 제4기간(D4) 사이에 포함될 수 있다. 제6기간(D6)은 화소로 데이터 기입 후 발광 전에 삽입될 수 있다. 제6기간(D6)에 제1스캔신호(GW), 제3스캔신호(GR) 및 발광제어신호(EM)는 오프 전압으로 공급되고, 제2스캔신호(GI)는 온 전압으로 공급되어 제4트랜지스터(T4)가 턴온되고, 제3노드(N3)는 초기화전압(VINT)으로 초기화될 수 있다.
제2스캔기간(SS)의 제7기간(D7)은 제2비발광기간(P1') 중에 제5기간(D5)에 후속하여 발광 전에 삽입될 수 있다. 제7기간(D7)에 제1스캔신호(GW), 제3스캔신호(GR) 및 발광제어신호(EM)는 오프 전압으로 공급되고, 제2스캔신호(GI)는 온 전압으로 공급되어 제4트랜지스터(T4)가 턴온되고, 제3노드(N3)는 초기화전압(VINT)으로 초기화될 수 있다.
도 5 및 도 6의 실시예에 따라 화소가 고계조를 표시할 때 제1스캔기간(DS)과 제2스캔기간(SS)에 휘도 차는 최소화되나, 저계조(예컨대 11계조 내지 31계조)를 표시할 때 유기발광다이오드(OLED)의 커패시터 충전 속도에 따라 전압 변화에 소요되는 시간이 길어져 화소전극(애노드)의 전위차가 발생할 수 있다. 이에 따라 저계조를 표시할 때 제1스캔기간(DS)으로 구동 시 휘도와 제2스캔기간(SS)으로 구동 시 휘도 차가 발생할 수 있다. 도 10에 도시된 바와 같이, 제1스캔기간(DS)에 제6기간(D6)이 삽입되고 제2스캔기간(SS)에 제7기간(D7)이 발광 전에 삽입되어 애노드를 초기화함에 따라 저계조를 표시할 때 화소전극(애노드)의 전압 변화 시간을 최소화할 수 있다.
도 11은 다른 실시예에 따른 화소의 화소회로를 도시한다. 도 12 및 도 13은 제2구동모드에서 도 11에 도시된 화소회로를 동작시키기 위한 제어신호들의 타이밍도들을 도시한다. 도 12 및 도 13의 상부 타이밍도는 제1스캔기간(DS)의 타이밍도이고, 하부 타이밍도는 제2스캔기간(SS)의 타이밍도이다. 도 12 및 도 13에 도시된 제1스캔기간(DS)의 타이밍도는 제1구동모드에서 제1스캔기간(DS)의 타이밍도에 적용될 수 있다.
도 11을 참조하면, 화소(PX)는 표시요소로서 유기발광다이오드(OLED) 및 유기발광다이오드(OLED)에 연결된 화소회로(PC)를 포함할 수 있다. 화소회로(PC)는 제1 내지 제6트랜지스터들(T1 내지 T6), 제1 및 제2커패시터들(C1 및 C2)를 포함할 수 있다. 도 11에 도시된 화소(PX)의 화소회로(PC)는 도 3에 도시된 화소(PX)의 화소회로(PC)에 제6트랜지스터(T6)가 추가되고 있다. 이하 동일한 구성에 대한 상세한 설명은 생략한다.
제1트랜지스터(T1)는 구동 트랜지스터이고, 제2 내지 제6트랜지스터(T2 내지 T6)는 스위칭 트랜지스터일 수 있다. 제1 내지 제6트랜지스터들(T1 내지 T6) 각각은 N채널 산화물 반도체 트랜지스터이고, 제1 내지 제6트랜지스터들(T1 내지 T6) 각각은 산화물 반도체를 사이에 두고 서로 대향되게 위치하는 제1게이트와 제2게이트를 포함할 수 있다.
제6트랜지스터(T6)(리셋 트랜지스터)는 제1트랜지스터(T1)의 제2단자와 오프셋전압선(VOL) 사이에 연결된다. 제6트랜지스터(T6)는 제4스캔선(EBL)에 연결된 제1게이트와 제2게이트, 제3노드(N3)(또는 제1트랜지스터(T1)의 제2단자)에 연결된 제1단자, 오프셋전압선(VOL)에 연결된 제2단자를 포함한다. 제6트랜지스터(T6)는 제4스캔선(EBL)으로 전달된 제4스캔신호(EB)에 따라 턴온되어 오프셋전압선(VOL)으로 공급되는 오프셋전압(VOFS)을 제3노드(N3)로 전달할 수 있다.
도 2를 참조하면, 화소부(110)는 다수의 제4스캔선(EBL)들을 더 포함할 수 있고, 제4스캔선(EBL)들은 제1방향(예컨대, 행 방향)으로 연장되어 동일 행에 위치한 화소(PX)들에 연결될 수 있다. 표시장치는 제4스캔선(EBL)들에 연결되고, 제4스캔신호(EB)를 제4스캔선(EBL)들로 인가하는 제3게이트구동회로를 더 포함할 수 있다. 오프셋전압(VOFS)은 제2구동전압(ELVSS)과 동일하거나 또는 초기화전압(VINT)보다 큰 정전압일 수 있다.
도 12를 참조하면, 제1스캔기간(DS)은 제1 내지 제4기간(D1 내지 D4)을 포함하고, 제6기간(D6)을 더 포함할 수 있다. 제2스캔기간(SS)은 제7기간(D7)을 포함할 수 있다. 제1스캔기간(DS)의 제6기간(D6)의 타이밍과 제2스캔기간(SS)의 제7기간(D7)의 타이밍은 동일할 수 있다. 제6기간(D6) 및 제7기간(D7)은 유기발광다이오드(OLED)가 블랙을 표시하도록, 즉 유기발광다이오드(OLED)로의 전류 유입을 차단하는 우회기간일 수 있다.
제1스캔기간(DS)의 제6기간(D6)은 제3기간(D3)과 제4기간(D4) 사이에 포함될 수 있다. 제6기간(D6)은 화소로 데이터 기입 후 발광 전에 삽입될 수 있다. 제6기간(D6)에 제1스캔신호(GW), 제2스캔신호(GI), 제3스캔신호(GR) 및 발광제어신호(EM)는 오프 전압으로 공급되고, 제4스캔선(EBL)으로 온 전압의 제4스캔신호(EB)가 공급되어 제6트랜지스터(T6)가 턴온될 수 있다. 제6트랜지스터(T6)가 턴온되어 제3노드(N3), 즉 유기발광다이오드(OLED)의 화소전극이 오프셋전압(VOFS)으로 리셋될 수 있다.
제2스캔기간(SS)의 제7기간(D7)은 제2비발광기간(P1') 중 발광 전에 삽입될 수 있다. 제7기간(D7)에 제1스캔신호(GW), 제2스캔신호(GI), 제3스캔신호(GR) 및 발광제어신호(EM)는 오프 전압으로 공급되고, 제4스캔선(EBL)으로 온 전압의 제4스캔신호(EB)가 공급되어 제6트랜지스터(T6)가 턴온될 수 있다. 제6트랜지스터(T6)가 턴온되어 제3노드(N3), 즉 유기발광다이오드(OLED)의 화소전극이 오프셋전압(VOFS)으로 리셋될 수 있다.
제2구동모드에서 제1스캔기간(DS)의 광파형이 나타내는 휘도는 제1구동모드에서 제1스캔기간(DS)의 광파형이 나타내는 휘도보다 낮다. 제2구동모드에서 제1스캔기간(DS)의 광파형 휘도는 초기화전압(VINT)을 증가시킴으로써 높일 수 있으나, 이는 제1트랜지스터(T1)의 게이트-소스 전압(Vgs)을 감소시켜 문턱전압 보상을 방해할 수 있어 영상 내 얼룩이 증가하는 문제가 발생할 수 있다. 문턱전압 보상을 확보하기 위해 초기화전압(VINT)의 증가와 함께 기준전압(VREF)을 증가시키면 제3노드(N3)의 전압이 변경되면서 유기발광다이오드(OLED)에 전류가 흘러 블랙 휘도가 증가할 수 있다.
도 12에 도시된 바와 같이, 제1스캔기간(DS)의 제1기간(D1)에 초기화전압(VINT)으로 제3노드(N3)를 초기화하고, 제6기간(D6)에 초기화전압(VINT)보다 높은 오프셋전압(VOFS)으로 제3노드(N3)를 리셋함으로써 제2구동모드에서 문턱전압 보상을 확보하면서 제1스캔기간(DS)의 광파형 휘도를 높일 수 있다.
다른 실시예에서, 도 13에 도시된 바와 같이, 제2스캔기간(SS)은 제1스캔기간(DS)의 제1기간(D1)에 대응하는 타이밍으로 초기화전압(VINT)으로 제3노드(N3)를 초기화하는 제5기간(D5)을 포함하고, 발광 전에 오프셋전압(VOFS)으로 제3노드(N3)를 리셋하는 제7기간(D7)을 더 포함할 수 있다.
도 14는 다른 실시예에 따른 화소의 화소회로를 도시한다.
도 14에 도시된 화소회로(PC)는 제6트랜지스터(T6)의 제1게이트와 제2게이트가 제2스캔선(GIL)에 연결된 점에서 도 11에 도시된 화소회로(PC)와 차이가 있다.
제6트랜지스터(T6)의 제1게이트와 제2게이트는 (n+x)번째 제2스캔선(GILn+x, x≥3)에 연결되어 (n+x)번째 제2스캔신호(GI(n+x))를 공급받을 수 있다. 여기서, x는 3이상의 자연수일 수 있다. 도 14에 도시된 화소회로(PC)의 제2구동모드에서의 구동 타이밍은 도 6 또는 도 10에 도시된 바와 같다. 도 14의 실시예는 제6트랜지스터(T6)의 턴온 및 턴오프를 이웃하는 행의 제2스캔선(GIL)을 이용함으로써 제6트랜지스터(T6)를 제어하기 위한 별도의 게이트구동회로를 구비할 필요가 없어 주변영역(PA)을 최소화할 수 있다.
도 15는 다른 실시예에 따른 화소의 화소회로를 도시한다. 도 16은 제2구동모드에서 도 15에 도시된 화소회로를 동작시키기 위한 제어신호들의 타이밍도를 도시한다. 도 16의 상부 타이밍도는 제1스캔기간(DS)의 타이밍도이고, 하부 타이밍도는 제2스캔기간(SS)의 타이밍도이다. 도 16에 도시된 제1스캔기간(DS)의 타이밍도는 제1구동모드에서 제1스캔기간(DS)의 타이밍도에 적용될 수 있다.
도 15를 참조하면, 화소(PX)는 표시요소로서 유기발광다이오드(OLED) 및 유기발광다이오드(OLED)에 연결된 화소회로(PC)를 포함할 수 있다. 화소회로(PC)는 제1 내지 제5트랜지스터들(T1 내지 T5), 제1 내지 제3커패시터들(C1 내지 C3)을 포함할 수 있다. 도 15에 도시된 화소(PX)의 화소회로(PC)는 도 3에 도시된 화소(PX)의 화소회로(PC)에 제3커패시터(C3)가 추가되고 있다. 이하 동일한 구성에 대한 상세한 설명은 생략한다.
제3커패시터(C3)는 제3노드(N3)와 오프셋전압선(VOL) 사이에 연결될 수 있다. 제3커패시터(C3)의 제1단자는 제1트랜지스터(T1)의 제2게이트와 제2단자, 제1커패시터(C1)의 제2단자, 제4트랜지스터(T4)의 제1단자 및 유기 발광다이오드(OLED)의 화소전극에 연결될 수 있다. 제3커패시터(C3)의 제2단자는 오프셋전압(VOFS)을 공급하는 오프셋전압선(VOL)에 연결될 수 있다.
도 16을 참조하면, 제1스캔기간(DS)은 제1 내지 제4기간(D1 내지 D4)을 포함하고, 제6기간(D6)을 더 포함할 수 있다. 제2스캔기간(SS)은 제5기간(D5)을 포함하고, 제7기간(D7)을 더 포함할 수 있다. 제1스캔기간(DS)의 제6기간(D6)의 타이밍과 제2스캔기간(SS)의 제7기간(D7)의 타이밍은 동일할 수 있다. 제1 내지 제7기간(D1 내지 D7)은 도 10을 참조하여 설명한 바와 동일하므로 생략한다.
오프셋전압(VOFS)은 하이레벨 전압과 로우레벨 전압으로 스윙하는 AC전압일 수 있다.
오프셋전압(VOFS)은 제1스캔기간(DS)의 제1기간(D1)이 시작되는 타이밍 또는 제1기간(D1)의 시작 전에 하이레벨에서 로우레벨로 천이하고, 제6기간(D6)이 종료되는 타이밍 또는 제6기간(D6)의 종료 후에 로우레벨에서 하이레벨로 천이할 수 있다. 즉, 오프셋전압(VOFS)은 제1기간(D1)이 시작되는 타이밍부터 제2기간(D2), 제3기간(D3) 및 제6기간(D6)이 끝나는 타이밍까지 온 전압의 펄스 폭을 가질 수 있다.
오프셋전압(VOFS)은 제2스캔기간(SS)의 제5기간(D5)이 시작되는 타이밍 또는 제5기간(D5)의 시작 전에 하이레벨에서 로우레벨로 천이하고, 제7기간(D7)이 종료되는 타이밍 또는 제7기간(D7)의 종료 후에 로우레벨에서 하이레벨로 천이할 수 있다. 즉, 오프셋전압(VOFS)은 제5기간(D5)이 시작되는 타이밍부터 제7기간(D7)이 끝나는 타이밍까지 온 전압의 펄스 폭을 가질 수 있다.
도 17은 일 실시예에 따른 제2구동모드에서 도 3에 도시된 화소회로를 동작시키기 위한 제어신호들의 타이밍도를 도시한다. 도 17의 상부 타이밍도는 제1스캔기간(DS)의 타이밍도이고, 하부 타이밍도는 제2스캔기간(SS)의 타이밍도이다. 도 17에 도시된 제1스캔기간(DS)의 타이밍도는 제2구동모드에서 제1스캔기간(DS)의 타이밍도에 적용될 수 있다.
도 17을 참조하면, 초기화전압(VINT)은 하이레벨 전압과 로우레벨 전압으로 스윙하는 AC전압일 수 있다.
초기화전압(VINT)은 제1스캔기간(DS)의 제1기간(D1)이 시작되는 타이밍 또는 제1기간(D1)의 시작 전에 하이레벨에서 로우레벨로 천이하고, 제3기간(D3)이 종료되는 타이밍 또는 제3기간(D3)의 종료 후, 또는 제6기간(D6)이 시작되는 타이밍 또는 제6기간(D6)의 시작 전에 로우레벨에서 하이레벨로 천이할 수 있다. 즉, 초기화전압(VINT)은 제1기간(D1)이 시작되는 타이밍부터 제2기간(D2) 및 제3기간(D3)이 끝나는 타이밍까지 온 전압의 펄스 폭을 가질 수 있다.
초기화전압(VINT)은 제2스캔기간(SS)의 제5기간(D5)이 시작되는 타이밍 또는 제5기간(D5)의 시작 전에 하이레벨에서 로우레벨로 천이하고, 제7기간(D7)이 시작되는 타이밍 또는 제7기간(D7)의 시작 전에 로우레벨에서 하이레벨로 천이할 수 있다. 즉, 초기화전압(VINT)은 제5기간(D5)이 시작되는 타이밍부터 제7기간(D7)이 시작되는 타이밍까지 온 전압의 펄스 폭을 가질 수 있다.
도 18은 다른 실시예에 따른 화소의 화소회로를 도시한다.
도 18을 참조하면, 화소(PX)는 표시요소로서 유기발광다이오드(OLED) 및 유기발광다이오드(OLED)에 연결된 화소회로(PC)를 포함할 수 있다. 화소회로(PC)는 제1 내지 제6트랜지스터들(T1 내지 T6), 제1 및 제2커패시터들(C1 및 C2)를 포함할 수 있다. 도 18에 도시된 화소(PX)의 화소회로(PC)는 도 3에 도시된 화소(PX)의 화소회로(PC)에 제6트랜지스터(T6)가 추가되고 있다. 이하 동일한 구성에 대한 상세한 설명은 생략한다.
제1트랜지스터(T1)는 구동 트랜지스터이고, 제2 내지 제6트랜지스터(T2 내지 T6)는 스위칭 트랜지스터일 수 있다. 제1 내지 제6트랜지스터들(T1 내지 T6) 각각은 N채널 산화물 반도체 트랜지스터이고, 제1 내지 제6트랜지스터들(T1 내지 T6) 각각은 산화물 반도체를 사이에 두고 서로 대향되게 위치하는 제1게이트와 제2게이트를 포함할 수 있다.
제6트랜지스터(T6)는 제1트랜지스터(T1)의 제1단자와 오프셋전압선(VOL) 사이에 연결된다. 제6트랜지스터(T6)는 제4스캔선(EBL)에 연결된 제1게이트와 제2게이트, 제2노드(N2)(또는 제1트랜지스터(T1)의 제1단자)에 연결된 제1단자, 오프셋전압선(VOL)에 연결된 제2단자를 포함한다. 제6트랜지스터(T6)는 제4스캔선(EBL)으로 전달된 제4스캔신호(EB)에 따라 턴온되어 오프셋전압선(VOL)으로 공급되는 오프셋전압(VOFS)을 제2노드(N2)로 전달할 수 있다.
도 18에 도시된 화소회로(PC)는 제1트랜지스터(T1)의 드레인(제2노드(N2))에 전압을 인가함으로써 제1트랜지스터(T1)의 드레인-소스 전압(Vds) 제어를 통해 애노드의 전압을 제어할 수 있다. 도 18에 도시된 화소회로(PC)의 제2구동모드에서의 구동 타이밍은 도 12 또는 도 13에 도시된 바와 같다.
도 19는 일 실시예에 따른 제2구동모드에서 제2스캔기간(SS)의 타이밍도이다.
도 19에 도시된 바와 같이, 제2스캔기간(SS)에 발광제어신호(EM)는 제1스캔기간(DS)의 제2기간(D2)에 대응하는 타이밍에 온 전압으로 공급될 수 있다. 도 19는 도 12에 도시된 제2스캔기간(SS)에서 발광제어신호(EM)의 전압 레벨을 변경한 예를 도시하고 있다. 본 발명의 실시예는 이에 한정되지 않고, 도 6, 도 10, 도 13, 도 16 및 도 17에 도시된 제2스캔기간(SS)에 동일하게 적용하여 제2비발광기간(P1')에 발광제어신호(EM)의 전압 레벨을 변경할 수 있다.
도 20은 일 실시예에 따른 표시요소의 구조를 나타내는 단면도이다. 도 21a 내지 도 21d는 일 실시예에 따른 표시요소의 구조를 나타내는 단면도들이다.
도 20을 참조하면, 일 실시예에 따른 표시요소로서 유기발광다이오드(OLED)는 화소전극(201), 대향전극(205) 및 화소전극(201)(제1전극, 애노드)과 대향전극(205)(제2전극, 캐소드) 사이의 중간층(203)을 포함할 수 있다.
화소전극(201)은 인듐틴산화물(ITO; indium tin oxide), 인듐징크산화물(IZO; indium zinc oxide), 산화아연(ZnO), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄징크산화물(AZO; aluminum zinc oxide)과 같은 투광성인 도전성 산화물을 포함할 수 있다. 화소전극(201)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr) 또는 이들의 화합물을 포함하는 반사층을 포함할 수 있다. 예를 들어, 화소전극(201)은 ITO/Ag/ITO의 3층 구조를 가질 수 있다.
대향전극(205)은 중간층(203) 상에 배치될 수 있다. 대향전극(205)은 일함수가 낮은 금속, 합금, 전기전도성 화합물, 또는 이의 임의의 조합을 포함할 수 있다. 예를 들어, 대향전극(205)은 리튬(Li), 은(Ag), 마그네슘(Mg), 알루미늄(Al), 알루미늄-리튬(Al-Li), 칼슘(Ca), 마그네슘-인듐(Mg-In), 마그네슘-은(Mg-Ag), 이터븀 (Yb), 은-이터븀(Ag-Yb), ITO, IZO, 또는 이의 임의의 조합을 포함할 수 있다. 대향전극(205)은 투과형 전극, 반투과형 전극 또는 반사형 전극일 수 있다.
중간층(203)은 소정의 색상의 빛을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다. 중간층(203)은 각종 유기물 외에, 유기금속 화합물과 같은 금속-함유 화합물, 양자점과 같은 무기물 등도 더 포함할 수 있다.
일 실시예에서, 중간층(203)은 하나의 발광층 및 발광층의 아래와 위에 각각 제1기능층 및 제2기능층을 포함할 수 있다. 제1기능층은 예컨대, 홀 수송층(HTL: Hole Transport Layer)을 포함하거나, 홀 수송층 및 홀 주입층(HIL: Hole Injection Layer)을 포함할 수 있다. 제2기능층은 발광층 위에 배치되는 구성요소로서, 선택적(optional)이다. 제2기능층은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다.
일 실시예에서, 중간층(203)은 화소전극(201)과 대향전극(205) 사이에 순차적으로 적층되어 있는 2 이상의 발광단위(emitting unit)들, 및 2개의 발광단위들 사이에 배치된 전하생성층(CGL, Charge Generation Layer)을 포함할 수 있다. 중간층(203)이 발광단위 및 전하생성층을 포함할 경우, 유기발광다이오드(OLED)는 탠덤(tandem) 발광소자일 수 있다. 유기발광다이오드(OLED)는 복수의 발광단위들의 적층 구조를 가짐으로써 색 순도 및 발광 효율을 향상시킬 수 있다.
하나의 발광단위는 발광층 및 발광층의 아래와 위에 각각 제1기능층 및 제2기능층을 포함할 수 있다. 전하생성층(CGL)은 음전하생성층 및 양전하생성층을 포함할 수 있다. 음전하생성층 및 양전하생성층에 의해 복수의 발광층들을 구비하는 탠덤(tandem) 발광소자인 유기발광다이오드(OLED)의 발광 효율을 더욱 증대시킬 수 있다.
음전하생성층은 n형 전하생성층일 수 있다. 음전하생성층은 전자를 공급할 수 있다. 음전하생성층은 호스트(Host) 및 도판트(Dopant)를 포함할 수 있다. 호스트는 유기 물질을 포함할 수 있다. 도판트는 금속 물질을 포함할 수 있다. 양전하생성층은 p형 전하생성층일 수 있다. 양전하생성층은 정공(hole)을 공급할 수 있다. 양전하생성층은 호스트(Host) 및 도판트(Dopant)를 포함할 수 있다. 호스트는 유기 물질을 포함할 수 있다. 도판트는 금속 물질을 포함할 수 있다.
일 실시예에서, 도 21a에 도시된 바와 같이, 유기발광다이오드(OLED)는 차례로 적층된 제1발광층(EML1)을 포함하는 제1발광단위(EU1) 및 제2발광층(EML2)을 포함하는 제2발광단위(EU2)를 포함할 수 있다. 제1발광단위(EU1)와 제2발광단위(EU2) 사이에 전하생성층(CGL)이 구비될 수 있다. 예를 들어, 유기발광다이오드(OLED)는 차례로 적층된 화소전극(201), 제1발광층(EML1), 전하생성층(CGL), 제2발광층(EML2) 및 대향전극(205)을 포함할 수 있다. 제1발광층(EML1)의 아래와 위에 각각 제1기능층 및 제2기능층이 포함될 수 있다. 제2발광층(EML2)의 아래와 위에 각각 제1기능층 및 제2기능층이 포함될 수 있다. 제1발광층(EML1)은 청색(blue) 발광층이고, 제2발광층(EML2)은 황색(yellow) 발광층일 수 있다.
일 실시예에서, 도 21b에 도시된 바와 같이, 유기발광다이오드(OLED)는 제1발광층(EML1)을 포함하는 제1발광단위(EU1)와 제3발광단위(EU3) 및 제2발광층(EML2)을 포함하는 제2발광단위(EU2)를 포함할 수 있다. 제1발광단위(EU1)와 제2발광단위(EU2) 사이에 제1전하생성층(CGL1)이 구비되고, 제2발광단위(EU2)와 제3발광단위(EU3) 사이에 제2전하생성층(CGL2)이 구비될 수 있다. 예를 들어, 유기발광다이오드(OLED)는 차례로 적층된 화소전극(201), 제1발광층(EML1), 제1전하생성층(CGL1), 제2발광층(EML2), 제2전하생성층(CGL2), 제1발광층(EML1) 및 대향전극(205)을 포함할 수 있다. 제1발광층(EML1)의 아래와 위에 각각 제1기능층 및 제2기능층이 포함될 수 있다. 제2발광층(EML2)의 아래와 위에 각각 제1기능층 및 제2기능층이 포함될 수 있다. 제1발광층(EML1)은 청색(blue) 발광층이고, 제2발광층(EML2)은 황색(yellow) 발광층일 수 있다.
일 실시예에서, 유기발광다이오드(OLED)는 제2발광단위(EU2)가 제2발광층(EML2) 외에 제2발광층(EML2)의 아래 및/또는 위에 직접(directly) 접촉하는 제3발광층(EML3) 및/또는 제4발광층(EML4)을 더 포함할 수 있다. 여기서 직접(directly) 접촉은 제2발광층(EML2)과 제3발광층(EML3)의 사이 및/또는 제2발광층(EML2)과 제4발광층(EML4) 사이에 다른 층이 배치되지 않는 것을 의미할 수 있다. 제3발광층(EML3)은 적색(red) 발광층이고, 제4발광층(EML4)은 녹색 발광층일수 있다.
예를 들어, 도 21c에 도시된 바와 같이, 유기발광다이오드(OLED)는 차례로 적층된 화소전극(201), 제1발광층(EML1), 제1전하생성층(CGL1), 제3발광층(EML3), 제2발광층(EML2), 제2전하생성층(CGL2), 제1발광층(EML1) 및 대향전극(205)을 포함할 수 있다. 또는 도 21d에 도시된 바와 같이, 유기발광다이오드(OLED)는 차례로 적층된 화소전극(201), 제1발광층(EML1), 제1전하생성층(CGL1), 제3발광층(EML3), 제2발광층(EML2), 제4발광층(EML4), 제2전하생성층(CGL2), 제1발광층(EML1) 및 대향전극(205)을 포함할 수 있다.
도 22a는 도 21c의 유기발광다이오드의 예시를 보여주는 단면도이고, 도 22b는 도 21d의 유기발광다이오드의 예시를 보여주는 단면도이다.
도 22a를 참조하면, 유기발광다이오드(OLED)는 순차적으로 적층된 제1발광단위(EU1), 제2발광단위(EU2) 및 제3발광단위(EU3)를 포함할 수 있다. 제1발광단위(EU1)와 제2발광단위(EU2) 사이에 제1전하생성층(CGL1)이 구비되고, 제2발광단위(EU2)와 제3발광단위(EU3) 사이에 제2전하생성층(CGL2)이 구비될 수 있다. 제1전하생성층(CGL1)과 제2전하생성층(CGL2)은 각각 음전하생성층(nCGL) 및 양전하생성층(pCGL)을 포함할 수 있다.
제1발광단위(EU1)는 청색 발광층(BEML)을 포함할 수 있다. 제1발광단위(EU1)는 화소전극(201)과 청색 발광층(BEML) 사이에 홀 주입층(HIL) 및 홀 수송층(HTL)을 더 포함할 수 있다. 일 실시예에서 홀 주입층(HIL)과 홀 수송층(HTL) 사이에 p-도핑층이 더 포함될 수 있다. P-도핑층은 홀 주입층(HIL)을 p형 도핑 물질로 도핑하여 형성할 수 있다. 일 실시예에서, 청색 발광층(BEML)과 홀 수송층(HTL) 사이에 청색광 보조층, 전자 저지층 및 버퍼층 중 적어도 하나가 더 포함될 수 있다. 청색광 보조층은 청색 발광층(BEML)의 출광 효율을 높일 수 있다. 청색광 보조층은 홀 전하 밸런스(hole Charge Balance)를 조절하여 청색 발광층(BEML)의 출광 효율을 높일 수 있다. 전자 저지층은 홀 수송층(HTL)으로의 전자 주입을 방지할 수 있다. 버퍼층은 발광층에서 방출되는 광의 파장에 따른 공진 거리를 보상할 수 있다.
제2발광단위(EU2)는 황색 발광층(YEML)과 황색 발광층(YEML) 아래에 황색 발광층(YEML)에 직접 접촉하는 적색 발광층(REML)을 포함할 수 있다. 제2발광단위(EU2)는 제1전하생성층(CGL1)의 양전하생성층(pCGL)과 적색 발광층(REML) 사이에 홀 수송층(HTL)을 더 포함하고, 황색 발광층(YEML)과 제2전하생성층(CGL2)의 음전하생성층(nCGL) 사이에 전자 수송층(ETL)을 더 포함할 수 있다.
제3발광단위(EU3)는 청색 발광층(BEML)을 포함할 수 있다. 제3발광단위(EU3)는 제2전하생성층(CGL2)의 양전하생성층(pCGL)과 청색 발광층(BEML) 사이에 홀 수송층(HTL)을 더 포함할 수 있다. 제3발광단위(EU3)는 청색 발광층(BEML)과 대향전극(205) 사이에 전자 수송층(ETL) 및 전자 주입층(EIL)을 더 포함할 수 있다. 전자 수송층(ETL)은 단층 또는 다층일 수 있다. 일 실시예에서, 청색 발광층(BEML)과 홀 수송층(HTL) 사이에 청색광 보조층, 전자 저지층 및 버퍼층 중 적어도 하나가 더 포함될 수 있다. 청색 발광층(BEML)과 전자 수송층(ETL) 사이에 홀 저지층 및 버퍼층 중 적어도 하나가 더 포함될 수 있다. 홀 저지층은 전자 수송층(ETL)으로의 홀 주입을 방지할 수 있다.
도 22b에 도시된 유기발광다이오드(OLED)는 제2발광단위(EU2)의 적층 구조가 도 22a에 도시된 유기발광다이오드(OLED)와 상이하고, 그 외 구성은 동일하다. 도 22b를 참조하면, 제2발광단위(EU2)는 황색 발광층(YEML), 황색 발광층(YEML) 아래에 황색 발광층(YEML)에 직접 접촉하는 적색 발광층(REML) 및 황색 발광층(YEML) 위에 황색 발광층(YEML)에 직접 접촉하는 녹색 발광층(GEML)을 포함할 수 있다. 제2발광단위(EU2)는 제1전하생성층(CGL1)의 양전하생성층(pCGL)과 적색 발광층(REML) 사이에 홀 수송층(HTL)을 더 포함하고, 녹색 발광층(GEML)과 제2전하생성층(CGL2)의 음전하생성층(nCGL) 사이에 전자 수송층(ETL)을 더 포함할 수 있다.
도 23은 일 실시예에 따른 표시장치의 화소의 구조를 나타낸 단면도이다.
도 23을 참조하면, 표시장치는 복수의 화소들을 포함할 수 있다. 복수의 화소들은 제1화소(PX1), 제2화소(PX2) 및 제3화소(PX3)를 포함할 수 있다. 제1화소(PX1), 제2화소(PX2) 및 제3화소(PX3)는 각각 화소전극(201), 대향전극(205) 및 중간층(203)을 포함할 수 있다. 일 실시예에서, 제1화소(PX1)는 적색 화소이고, 제2화소(PX2)는 녹색 화소이고, 제3화소(PX3)는 청색 화소일 수 있다. 여기서, 화소는 표시요소로서 유기발광다이오드(OLED)를 포함하고, 각 화소의 유기발광다이오드(OLED)는 화소회로에 전기적으로 연결될 수 있다.
화소전극(201)은 제1화소(PX1), 제2화소(PX2) 및 제3화소(PX3) 각각에 독립적으로 구비될 수 있다.
제1화소(PX1), 제2화소(PX2) 및 제3화소(PX3) 각각의 유기발광다이오드(OLED)의 중간층(203)은 차례로 적층된 제1발광단위(EU1)와 제2발광단위(EU2), 및 제1발광단위(EU1)와 제2발광단위(EU2) 사이의 전하생성층(CGL)을 포함할 수 있다. 전하생성층(CGL)은 음전하생성층(nCGL) 및 양전하생성층(pCGL)을 포함할 수 있다. 전하생성층(CGL)은 제1화소(PX1), 제2화소(PX2) 및 제3화소(PX3)에 연속하여 형성되는 공통층일 수 있다.
제1화소(PX1)의 제1발광단위(EU1)는 화소전극(201) 상에 차례로 적층된 홀 주입층(HIL), 홀 수송층(HTL), 적색 발광층(REML) 및 전자 수송층(ETL)을 포함할 수 있다. 제2화소(PX2)의 제1발광단위(EU1)는 화소전극(201) 상에 차례로 적층된 홀 주입층(HIL), 홀 수송층(HTL), 녹색 발광층(GEML) 및 전자 수송층(ETL)을 포함할 수 있다. 제3화소(PX3)의 제1발광단위(EU1)는 화소전극(201) 상에 차례로 적층된 홀 주입층(HIL), 홀 수송층(HTL), 청색 발광층(BEML) 및 전자 수송층(ETL)을 포함할 수 있다. 제1발광단위(EU1)들의 홀 주입층(HIL), 홀 수송층(HTL) 및 전자 수송층(ETL) 각각은 제1화소(PX1), 제2화소(PX2) 및 제3화소(PX3)에 연속하여 형성되는 공통층일 수 있다.
제1화소(PX1)의 제2발광단위(EU2)는 전하생성층(CGL) 상에 차례로 적층된 홀 수송층(HTL), 보조층(AXL), 적색 발광층(REML) 및 전자 수송층(ETL)을 포함할 수 있다. 제2화소(PX2)의 제2발광단위(EU2)는 전하생성층(CGL) 상에 차례로 적층된 홀 수송층(HTL), 녹색 발광층(GEML) 및 전자 수송층(ETL)을 포함할 수 있다. 제3화소(PX3)의 제2발광단위(EU2)는 전하생성층(CGL) 상에 차례로 적층된 홀 수송층(HTL), 청색 발광층(BEML) 및 전자 수송층(ETL)을 포함할 수 있다. 제2발광단위(EU1)들의 홀 수송층(HTL) 및 전자 수송층(ETL) 각각은 제1화소(PX1), 제2화소(PX2) 및 제3화소(PX3)에 연속하여 형성되는 공통층일 수 있다. 일 실시예에서, 제1화소(PX1), 제2화소(PX2) 및 제3화소(PX3)의 제2발광단위(EU2)에서 발광층과 전자 수송층(ETL) 사이에 홀 저지층 및 버퍼층 중 적어도 하나가 더 포함될 수 있다.
적색 발광층(REML)의 두께(H1), 녹색 발광층(GEML)의 두께(H2) 및 청색 발광층(BEML)의 두께(H3)는 공진 거리에 따라 결정될 수 있다. 보조층(AXL)은 공진 거리를 맞추기 위하여 부가된 층으로, 공진 보조 물질을 포함할 수 있다. 예를 들어, 보조층(AXL)은 홀 수송층(HTL)과 동일한 물질을 포함할 수 있다.
도 23에서는 제1화소(PX1)에만 보조층(AXL)이 구비되고 있으나, 본 발명의 실시예는 이에 한정되지 않는다. 예를 들어, 보조층(AXL)은 제1화소(PX1), 제2화소(PX2) 및 제3화소(PX3) 각각의 공진 거리를 맞추기 위해 제1화소(PX1), 제2화소(PX2) 및 제3화소(PX3) 중 적어도 하나에 구비될 수 있다.
표시장치는 대향전극(205)의 외측에 배치된 캡핑층(207)을 더 포함할 수 있다. 캡핑층(207)은 보강 간섭의 원리에 의하여 발광 효율을 향상시키는 역할을 할 수 있다. 이로써, 유기발광다이오드(OLED)의 광추출 효율이 증가되어, 유기발광다이오드(OLED)의 발광 효율이 향상될 수 있다.
본 명세서에서, 임의의 신호가 공급된다는 것은 온 전압(예를 들어, 하이레벨 전압)이 공급되는 것을 의미하고, 공급되지 않는다는 것은 오프 전압(예를 들어, 로우레벨 전압)이 공급되는 것을 의미할 수 있다.
본 발명의 실시예들은 산화물 반도체 트랜지스터들로만 구성된 화소회로에서, 저주파 구동시에 유기발광다이오드의 애노드를 초기화하는 기간을 주기적으로 삽입함으로써 가변주파수 구동 시 구동주파수 간 휘도차가 시인되지 않는 표시장치를 제공할 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1: 표시 장치
110: 화소부
120: 제1게이트구동회로
130: 제2게이트구동회로
150: 데이터구동회로
160: 전원공급회로
170: 컨트롤러
PX: 화소
T1 내지 T6: 제1 내지 제6트랜지스터
C1 내지 C3: 제1 내지 제3커패시터

Claims (24)

  1. 복수의 화소들을 포함하고, 상기 복수의 화소들 각각이 제1스캔선, 제2스캔선, 제3스캔선, 제어선 및 데이터선에 연결된, 화소부; 및
    상기 제1스캔선, 상기 제2스캔선, 상기 제3스캔선 및 상기 제어선으로 각각 제1스캔신호, 제2스캔신호, 제3스캔신호 및 제어신호를 출력하는 게이트구동회로;를 포함하고,
    상기 화소들 각각은, 최대 구동주파수보다 낮은 제1구동주파수로 구동하는 구동모드에서 한 프레임 동안 하나의 제1스캔기간 및 하나 이상의 제2스캔기간으로 구동하고,
    상기 게이트구동회로는,
    상기 제1스캔신호와 상기 제3스캔신호를 상기 제1구동주파수에 따라 상기 제1스캔기간에 상기 화소부로 공급하고,
    상기 제2스캔신호와 상기 제어신호를 상기 최대 구동주파수에 따라 상기 제1스캔기간 및 상기 제2스캔기간에 상기 화소부로 공급하는, 표시장치.
  2. 제1항에 있어서,
    상기 제2스캔기간의 길이는 상기 제1스캔기간의 길이와 동일한, 표시장치.
  3. 제2항에 있어서,
    상기 제1스캔기간은 제1비발광기간 및 제1발광기간을 포함하고,
    상기 제2스캔기간은 상기 제1비발광기간 및 상기 제1발광기간에 각각 대응하는 제2비발광기간 및 제2발광기간을 포함하는, 표시장치.
  4. 제1항에 있어서,
    상기 제1구동주파수가 상기 최대 구동주파수의 1/n일 때 상기 제2스캔기간의 개수는 n-1 개인, 표시장치.
  5. 제1항에 있어서, 상기 화소들 각각은,
    제1트랜지스터;
    상기 제1트랜지스터의 게이트와 데이터선 사이에 연결되고, 상기 제1스캔선에 게이트가 연결된 제2트랜지스터;
    상기 제1트랜지스터의 게이트와 제1전압선 사이에 연결되고, 상기 제3스캔선에 게이트가 연결된 제3트랜지스터;
    상기 제1트랜지스터의 제2단자와 제2전압선 사이에 연결되고, 상기 제2스캔선에 게이트가 연결된 제4트랜지스터;
    상기 제1트랜지스터의 제1단자와 제3전압선 사이에 연결되고, 상기 제어선에 게이트가 연결된 제5트랜지스터;
    상기 제1트랜지스터의 게이트와 2단자 사이에 연결된 제1커패시터;
    상기 제3전압선과 상기 제1트랜지스터의 제2단자 사이에 연결된 제2커패시터; 및
    상기 제1트랜지스터의 제2단자에 연결된 애노드를 포함하는 유기발광다이오드;를 포함하는 표시장치.
  6. 제5항에 있어서,
    상기 제1트랜지스터 내지 상기 제5트랜지스터 각각은 N채널 산화물 반도체 트랜지스터인, 표시장치.
  7. 제5항에 있어서, 상기 제1스캔기간은,
    상기 제2스캔신호와 상기 제3스캔신호가 트랜지스터를 턴온시키는 제1레벨의 전압을 갖고, 상기 제1스캔신호와 상기 제어신호가 트랜지스터를 턴오프시키는 제2레벨의 전압을 갖는 제1기간;
    상기 제1스캔신호와 상기 제2스캔신호가 상기 제2레벨의 전압을 갖고, 상기 제3스캔신호와 상기 제어신호가 상기 제1레벨의 전압을 갖는 제2기간;
    상기 제1스캔신호가 상기 제1레벨의 전압을 갖고, 상기 제2스캔신호, 상기 제3스캔신호 및 상기 제어신호가 상기 제2레벨의 전압을 갖는 제3기간; 및
    상기 제1스캔신호, 상기 제2스캔신호 및 상기 제3스캔신호가 상기 제2레벨의 전압을 갖고, 상기 제어신호가 상기 제1레벨의 전압을 갖는 제4기간;을 포함하는, 표시장치,
  8. 제7항에 있어서, 상기 제2스캔기간은,
    상기 제1스캔신호, 상기 제3스캔신호 및 상기 제어신호가 트랜지스터를 턴오프시키는 제2레벨의 전압을 갖는 기간 중 일부 기간에 상기 제2스캔신호가 트랜지스터를 턴온시키는 제1레벨의 전압을 갖는 제5기간;을 포함하는, 표시장치.
  9. 제8항에 있어서,
    상기 제2스캔기간에서 상기 제5기간의 타이밍은 상기 제1스캔기간에서 상기 제1기간의 타이밍과 동일한, 표시장치.
  10. 제8항에 있어서,
    상기 제1스캔기간은 상기 제3기간과 상기 제4기간 사이에 상기 제1스캔신호, 상기 제3스캔신호 및 상기 제어신호가 상기 제2레벨의 전압을 갖고, 상기 제2스캔신호가 상기 제1레벨의 전압을 갖는 제6기간;을 더 포함하고,
    상기 제2스캔기간은 상기 제어신호가 상기 제2레벨에서 상기 제1레벨로 천이하기 전에 상기 제5기간에 후속하여 상기 제2스캔신호가 상기 제1레벨의 전압을 갖는 제7기간;을 더 포함하는, 표시장치.
  11. 제10항에 있어서, 상기 화소들 각각은,
    상기 제1트랜지스터의 제2단자와 제4전압선 사이에 연결된 제3커패시터;를 더 포함하는, 표시장치.
  12. 제11항에 있어서,
    상기 제1스캔기간에, 상기 제4전압선으로 공급되는 제4전압은 상기 제1기간의 시작 전에 하이레벨에서 로우레벨로 천이하고, 상기 제6기간의 종료 후에 상기 로우레벨에서 상기 하이레벨로 천이하고,
    상기 제2스캔기간에, 상기 제4전압은 상기 제5기간의 시작 전에 하이레벨에서 로우레벨로 천이하고, 상기 제7기간의 종료 후에 상기 로우레벨에서 상기 하이레벨로 천이하는, 표시장치.
  13. 제10항에 있어서,
    상기 제1스캔기간에, 상기 제2전압선으로 공급되는 제2전압은 상기 제1기간의 시작 전에 하이레벨에서 로우레벨로 천이하고, 상기 제6기간의 시작 전에 상기 로우레벨에서 상기 하이레벨로 천이하고,
    상기 제2스캔기간에, 상기 제2전압은 상기 제5기간의 시작 전에 하이레벨에서 로우레벨로 천이하고, 상기 제7기간의 시작 전에 상기 로우레벨에서 상기 하이레벨로 천이하는, 표시장치.
  14. 복수의 화소들을 포함하고, 상기 복수의 화소들 각각이 제1스캔선, 제2스캔선, 제3스캔선, 제4스캔선, 제어선 및 데이터선에 연결된, 화소부; 및
    상기 제1스캔선, 상기 제2스캔선, 상기 제3스캔선, 제4스캔선 및 상기 제어선으로 각각 제1스캔신호, 제2스캔신호, 제3스캔신호, 제4스캔신호 및 제어신호를 출력하는 게이트구동회로;를 포함하고,
    상기 화소들 각각은, 최대 구동주파수보다 낮은 제1구동주파수로 구동하는 구동모드에서 한 프레임 동안 하나의 제1스캔기간 및 하나 이상의 제2스캔기간으로 구동하고,
    상기 게이트구동회로는,
    상기 제1스캔신호와 상기 제3스캔신호를 상기 제1구동주파수에 따라 상기 제1스캔기간에 상기 화소부로 공급하고,
    상기 제4스캔신호 및 상기 제어신호를 상기 최대 구동주파수에 따라 상기 제1스캔기간 및 상기 제2스캔기간에 상기 화소부로 공급하는, 표시장치.
  15. 제14항에 있어서, 상기 화소들 각각은,
    제1트랜지스터;
    상기 제1트랜지스터의 게이트와 데이터선 사이에 연결되고, 상기 제1스캔선에 게이트가 연결된 제2트랜지스터;
    상기 제1트랜지스터의 게이트와 제1전압선 사이에 연결되고, 상기 제3스캔선에 게이트가 연결된 제3트랜지스터;
    상기 제1트랜지스터의 제2단자와 제2전압선 사이에 연결되고, 상기 제2스캔선에 게이트가 연결된 제4트랜지스터;
    상기 제1트랜지스터의 제1단자와 제3전압선 사이에 연결되고, 상기 제어선에 게이트가 연결된 제5트랜지스터;
    상기 제1트랜지스터의 제2단자와 제4전압선 사이에 연결되고, 상기 제4스캔선에 게이트가 연결된 제6트랜지스터;
    상기 제1트랜지스터의 게이트와 2단자 사이에 연결된 제1커패시터;
    상기 제3전압선과 상기 제1트랜지스터의 제2단자 사이에 연결된 제2커패시터; 및
    상기 제1트랜지스터의 제2단자에 연결된 애노드를 포함하는 유기발광다이오드;를 포함하는 표시장치.
  16. 제15항에 있어서,
    상기 제1트랜지스터 내지 상기 제6트랜지스터 각각은 N채널 산화물 반도체 트랜지스터인, 표시장치.
  17. 제15항에 있어서, 상기 제1스캔기간은,
    상기 제2스캔신호와 상기 제3스캔신호가 트랜지스터를 턴온시키는 제1레벨의 전압을 갖고, 상기 제1스캔신호와 상기 제어신호가 트랜지스터를 턴오프시키는 제2레벨의 전압을 갖는 제1기간;
    상기 제1스캔신호와 상기 제2스캔신호가 상기 제2레벨의 전압을 갖고, 상기 제3스캔신호와 상기 제어신호가 상기 제1레벨의 전압을 갖는 제2기간;
    상기 제1스캔신호가 상기 제1레벨의 전압을 갖고, 상기 제2스캔신호, 상기 제3스캔신호 및 상기 제어신호가 상기 제2레벨의 전압을 갖는 제3기간;
    상기 제1스캔신호, 상기 제2스캔신호 및 상기 제3스캔신호가 상기 제2레벨의 전압을 갖고, 상기 제어신호가 상기 제1레벨의 전압을 갖는 제4기간; 및
    상기 제3기간과 상기 제4기간 사이에, 상기 제1스캔신호, 상기 제2스캔신호, 상기 제3스캔신호 및 상기 제어신호가 상기 제2레벨의 전압을 갖고, 상기 제4스캔신호가 상기 제1레벨의 전압을 갖는 제6기간;을 포함하는, 표시장치,
  18. 제17항에 있어서, 상기 제2스캔기간은,
    상기 제1스캔신호, 상기 제3스캔신호, 상기 제4스캔신호 및 상기 제어신호가 상기 제2레벨의 전압을 갖는 기간 중 일부 기간에 상기 제2스캔신호가 상기 제1레벨의 전압을 갖는 제5기간; 및
    상기 제어신호가 상기 제2레벨에서 상기 제1레벨로 천이하기 전에 상기 제5기간에 후속하여 상기 제4스캔신호가 상기 제1레벨의 전압을 갖는 제7기간;을 포함하는, 표시장치.
  19. 제17항에 있어서, 상기 제2스캔기간은,
    상기 제1스캔신호, 상기 제2스캔신호, 상기 제3스캔신호 및 상기 제어신호가 상기 제2레벨의 전압을 갖는 기간 중 일부 기간에 상기 제4스캔신호가 상기 제1레벨의 전압을 갖는 제7기간;을 포함하는, 표시장치.
  20. 제18항 또는 제19항에 있어서,
    상기 제2스캔기간에서 상기 제7기간의 타이밍은 상기 제1스캔기간에서 상기 제6기간의 타이밍과 동일한, 표시장치.
  21. 제15항에 있어서,
    상기 제4스캔선은 3행 이상의 이웃하는 행의 제2스캔선에 연결되고,
    상기 제4스캔신호는 상기 3행 이상의 이웃하는 행의 제2스캔선으로 공급되는 제2스캔신호인, 표시장치.
  22. 제17항에 있어서, 상기 화소들 각각은,
    상기 제1트랜지스터의 제1단자와 제4전압선 사이에 연결되고, 제4스캔선에 게이트가 연결된 제6트랜지스터;를 더 포함하는, 표시장치.
  23. 제22항에 있어서, 상기 제2스캔기간은,
    상기 제1스캔신호, 상기 제3스캔신호, 상기 제4스캔신호 및 상기 제어신호가 상기 제2레벨의 전압을 갖는 기간 중 일부 기간에 상기 제2스캔신호가 상기 제1레벨의 전압을 갖는 제5기간; 및
    상기 제어신호가 상기 제2레벨에서 상기 제1레벨로 천이하기 전에 상기 제5기간에 후속하여 상기 제4스캔신호가 상기 제1레벨의 전압을 갖는 제7기간;을 포함하는, 표시장치.
  24. 제22항에 있어서, 상기 제2스캔기간은,
    상기 제1스캔신호, 상기 제2스캔신호, 상기 제3스캔신호 및 상기 제어신호가 상기 제2레벨의 전압을 갖는 기간 중 일부 기간에 상기 제4스캔신호가 상기 제1레벨의 전압을 갖는 제7기간;을 포함하는, 표시장치.
KR1020210191839A 2021-12-29 2021-12-29 표시장치 KR20230102051A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210191839A KR20230102051A (ko) 2021-12-29 2021-12-29 표시장치
CN202211418572.2A CN116364011A (zh) 2021-12-29 2022-11-14 显示设备
US18/089,790 US11830439B2 (en) 2021-12-29 2022-12-28 Display apparatus
US18/502,554 US20240071317A1 (en) 2021-12-29 2023-11-06 Display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210191839A KR20230102051A (ko) 2021-12-29 2021-12-29 표시장치

Publications (1)

Publication Number Publication Date
KR20230102051A true KR20230102051A (ko) 2023-07-07

Family

ID=86897024

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210191839A KR20230102051A (ko) 2021-12-29 2021-12-29 표시장치

Country Status (3)

Country Link
US (2) US11830439B2 (ko)
KR (1) KR20230102051A (ko)
CN (1) CN116364011A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115312004A (zh) * 2022-08-24 2022-11-08 厦门天马显示科技有限公司 一种显示面板及显示装置
CN115311982A (zh) * 2022-08-30 2022-11-08 武汉天马微电子有限公司 显示面板及其驱动方法和显示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9182861B2 (en) 2012-01-12 2015-11-10 Synaptics Incoporated Single layer capacitive imaging sensors
KR102089317B1 (ko) 2013-07-31 2020-03-17 엘지디스플레이 주식회사 표시장치 및 그 구동방법
KR102216554B1 (ko) 2014-03-14 2021-02-17 삼성디스플레이 주식회사 터치 패널 및 이를 포함하는 표시 장치
KR101637174B1 (ko) 2014-06-30 2016-07-21 엘지디스플레이 주식회사 터치스크린 일체형 표시장치
CN104700778B (zh) 2015-03-27 2017-06-27 深圳市华星光电技术有限公司 Amoled像素驱动电路及像素驱动方法
KR102566782B1 (ko) 2016-03-09 2023-08-16 삼성디스플레이 주식회사 스캔 구동부 및 이를 포함하는 표시 장치
KR102564603B1 (ko) * 2016-12-20 2023-08-08 엘지디스플레이 주식회사 유기발광표시장치 및 그의 구동방법
JP6767939B2 (ja) * 2017-07-04 2020-10-14 株式会社Ｊｏｌｅｄ 表示パネルの制御装置、表示装置および表示パネルの駆動方法
KR20190057191A (ko) * 2017-11-17 2019-05-28 삼성디스플레이 주식회사 게이트 클록 신호를 변조하는 타이밍 컨트롤러 및 이를 포함하는 표시 장치
KR102519364B1 (ko) 2018-03-16 2023-04-10 삼성디스플레이 주식회사 게이트 구동부, 이를 포함하는 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR20200057204A (ko) 2018-11-16 2020-05-26 엘지디스플레이 주식회사 데이터 구동 회로, 디스플레이 패널 및 디스플레이 장치
KR20200142646A (ko) 2019-06-12 2020-12-23 삼성디스플레이 주식회사 표시 장치
KR20210013509A (ko) 2019-07-26 2021-02-04 삼성디스플레이 주식회사 표시 장치
CN111341258B (zh) 2020-03-25 2021-04-02 上海天马有机发光显示技术有限公司 像素驱动电路及其驱动方法和显示装置
KR20220051097A (ko) 2020-10-16 2022-04-26 삼성디스플레이 주식회사 표시 장치
KR20220060622A (ko) 2020-11-04 2022-05-12 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
CN116364011A (zh) 2023-06-30
US20230206855A1 (en) 2023-06-29
US11830439B2 (en) 2023-11-28
US20240071317A1 (en) 2024-02-29

Similar Documents

Publication Publication Date Title
US11475836B2 (en) Display device and driving method thereof
KR102579142B1 (ko) 화소와 이를 이용한 유기전계발광 표시장치 및 그의 구동방법
JP5382985B2 (ja) 有機電界発光表示装置及びその駆動方法
US20240119897A1 (en) Pixel Circuit and Driving Method Therefor and Display Panel
US20230360600A1 (en) Pixel driving circuit, method for driving the same, and display panel
JP5135519B2 (ja) 有機電界発光表示装置
KR102326166B1 (ko) 전계 발광 표시장치와 그 구동방법
US20060123293A1 (en) Organic light emitting display
US10692440B2 (en) Pixel and organic light emitting display device including the same
US11830439B2 (en) Display apparatus
KR20200144632A (ko) 표시 장치 및 이의 구동 방법
KR20170132598A (ko) 유기발광다이오드를 포함하는 화소 회로 및 이를 포함하는 표시장치
KR20060096857A (ko) 표시 장치 및 그 구동 방법
WO2020113674A1 (zh) 像素驱动电路及显示装置
CN100472591C (zh) 具有三极整流开关的平板显示器
CN109410844B (zh) 像素驱动电路及显示装置
US20230368736A1 (en) Pixel and display apparatus including the same
KR102601828B1 (ko) 유기 발광 표시 장치 및 그 동작 방법
JP7463467B2 (ja) 画素駆動回路を含む電界発光表示装置
US20240062723A1 (en) Display device
KR101755441B1 (ko) 유기발광다이오드표시장치
US20230230545A1 (en) Pixel
US20230206852A1 (en) Display device
US20230049684A1 (en) Pixel and display apparatus
US20230206853A1 (en) Gate driver and display device including the same