JP2014112166A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2014112166A
JP2014112166A JP2012266668A JP2012266668A JP2014112166A JP 2014112166 A JP2014112166 A JP 2014112166A JP 2012266668 A JP2012266668 A JP 2012266668A JP 2012266668 A JP2012266668 A JP 2012266668A JP 2014112166 A JP2014112166 A JP 2014112166A
Authority
JP
Japan
Prior art keywords
circuit
transistor
potential
display
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012266668A
Other languages
English (en)
Inventor
Hiroyuki Abe
裕行 阿部
Takayuki Suzuki
喬之 鈴木
Original Assignee
Japan Display Inc
株式会社ジャパンディスプレイ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc, 株式会社ジャパンディスプレイ filed Critical Japan Display Inc
Priority to JP2012266668A priority Critical patent/JP2014112166A/ja
Publication of JP2014112166A publication Critical patent/JP2014112166A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3674Details of drivers for scan electrodes
    • G09G3/3677Details of drivers for scan electrodes suitable for active matrices only
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift register stack stores, push-down stores
    • G11C19/28Digital stores in which the information is moved stepwise, e.g. shift register stack stores, push-down stores using semiconductor elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0421Structural details of the set of electrodes
    • G09G2300/0434Flat panel display in which a field is applied parallel to the display plane
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0283Arrangement of drivers for different directions of scanning
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0286Details of a shift registers arranged for use in a driving circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/08Details of timing specific for flat panels, other than clock recovery

Abstract

【課題】双方向走査を行いつつ、回路規模を抑えると共に、かつ走査信号線に異常があった場合においても、表示への影響を抑える表示装置を提供する。
【解決手段】表示装置において駆動回路は複数段の回路ブロック(243)を有し、複数段の回路ブロックの一部は、矩形の表示領域の一辺の側に配置され、残りは一辺に対向する他辺の側に配置され、複数段の回路ブロックは、順方向及び逆方向にあるそれぞれ1つの段から出力された信号のうち、少なくともいずれか1つの信号がアクティブ電位となることによりアクティブ電位となる第1ノード(N1)がゲートに接続され、第1クロック信号が印加される第1クロック信号線と走査信号線との導通を制御する第1トランジスタ(T5)と、第1ノードがゲートに接続され、第1クロック信号線と他の段の回路ブロックの入力信号線との導通を制御する第2トランジスタ(T14)と、を有する。
【選択図】図4

Description

本発明は、表示装置に関する。

情報通信端末やテレビ受像機に利用される薄型の表示装置として、液晶表示装置が広く用いられている。液晶表示装置は、2つの基板の間に封じ込められた液晶組成物の配向を、電界を変化させることにより変え、2つの基板と液晶組成物を通過する光の透過度合いを制御することにより画像を表示させる装置である。また、有機EL表示装置(OLED)、電界放出ディスプレイ装置(FED)なども、薄型の表示装置として知られている。

このような液晶表示装置を含め、所定の階調値に対応する電圧を画面の各画素に印加する表示装置では、各画素に電圧を印加するための画素トランジスタが配置されている。一般に、画面の1ライン分の画素トランジスタのゲートは一つの信号線(以下「走査信号線」という。)に接続され、この走査信号線は、駆動回路により、各ライン毎に順にこの画素トランジスタを導通させるアクティブ電圧を出力するように制御されている。また、画面の上下を反転させても表示できるように、アクティブ電圧を出力する順を順方向と逆方向との両方で行うことができる双方向走査機能を有するものもある。特許文献1には、双方向走査を実現するための回路が開示されている。

特開2010−073301号公報

近年、表示領域の周囲の領域である額縁領域の縮小化が求められている。しかしながら、回路規模の拡大は額縁領域の縮小化を妨げる要因となっている。従来技術の双方向走査の回路では、回路は表示領域の一方の側に配置され、また、前段で走査信号線に出力された信号をそのまま入力して、信号を出力するためのトリガー信号としている。このような双方向走査の回路では額縁領域が大きくなる傾向にある。また、走査信号線に電流リーク等の異常がある場合には、次段へのトリガー信号が伝わらずに、以降の画面表示が正常に行われない恐れがある。

本発明は、上述の事情に鑑みてされたものであり、双方向走査を行いつつ、回路規模を抑えると共に、かつ走査信号線に異常があった場合においても、他の領域の表示を行うことができる表示装置を提供することを目的とする。

本発明の表示装置は、矩形の表示領域内で前記矩形の一辺に平行に並置され、トランジスタを導通させる電位であるアクティブ電位が印加される複数の走査信号線と、前記並置された前記複数の走査信号線の一方の端からの順方向、又は他方の端からの逆方向のうち選択された一の方向で順次前記アクティブ電位を印加する駆動回路と、を備え、前記駆動回路は、前記複数の走査信号線に対し、それぞれアクティブ電位を印加する回路である複数段の回路ブロックを有し、前記複数段の回路ブロックの一部は、前記矩形の表示領域の一辺の側に配置され、残りは前記一辺に対向する他辺の側に配置され、前記複数段の回路ブロックのうち少なくとも1つの段の回路ブロックは、前記順方向及び前記逆方向にあるそれぞれ1つの段から出力された信号のうち、少なくともいずれか1つの信号がアクティブ電位となることによりアクティブ電位となる第1ノードがゲートに接続され、第1クロック信号が印加される第1クロック信号線と前記走査信号線との導通を制御する第1トランジスタと、前記第1ノードがゲートに接続され、前記第1クロック信号線と他の段の回路ブロックの入力信号線との導通を制御する第2トランジスタと、を有する、ことを特徴とする表示装置である。

また、本発明の表示装置において、前記少なくとも1つの段の回路ブロックは、前記第1クロック信号とはアクティブ電位が時間的に重ならない第2クロック信号がアクティブ電位となることによりアクティブ電位となる第2ノードがゲートに接続され、トランジスタを非導通とする電位である非アクティブ電位が印加されている信号線と、前記走査信号線との導通を制御する第3トランジスタと、前記第2ノードがゲートに接続され、前記非アクティブ電位が印加されている信号線と前記他の段の回路ブロックの入力信号線との導通を制御する第4トランジスタと、を有していてもよい。

また、本発明の表示装置において、前記他の段の回路ブロックは、前記順方向及び前記逆方向に2つ先の走査信号線に出力する段の回路ブロックである、こととしてもよい。

また、本発明の表示装置において、前記複数段の回路ブロックのうち少なくとも1つの段の回路ブロックは、前記第1ノードがゲートに接続され、前記第1クロック信号線と前記他の段の入力信号線との導通を制御する検査端子用トランジスタを更に有する、こととしてもよい。

また、本発明の表示装置において、前記第1クロック信号は、多層クロック信号のうちの1つのクロック信号であり、少なくとも1つの段の回路ブロックは、前記第1クロック信号が前記アクティブ電位となる直前に前記アクティブ電位となる前記多層クロック信号うちの1つのクロック信号であるスタートクロック信号と前記第1ノードとの導通を制御するスタート信号トランジスタを有し、前記スタート信号トランジスタのゲートには、前記スタートクロック信号が非アクティブ電位のときにアクティブ電位となり、次に前記スタートクロック信号がアクティブ電位であるとき非アクティブ電位となるスタート信号が入力される、こととしてもよい。

本発明の一実施形態に係る表示装置である液晶表示装置を概略的に示す図である。 図1の液晶パネルの構成が示されている。 図2の右側駆動回路及び左側駆動回路の回路ブロックについて説明するための図である。 図3の左側駆動回路の回路ブロックの回路構成を具体的に示す図である。 順走査時に右側駆動回路及び左側駆動回路のそれぞれに入力されるクロック信号について示すタイミングチャートである。 順走査におけるクロック信号と、そのクロック信号が直接出力されるゲート信号線について示すタイミングチャートである。 逆走査におけるクロック信号と、そのクロック信号が直接出力されるゲート信号線について示すタイミングチャートである。 左側駆動回路の初段となる初段回路ブロックの回路図である。 初段回路ブロックを使用せず出力を開始させるための入力回路を示す図である。 初段回路ブロックを使用せず出力を開始させるための入力回路を示す図である。 図9の入力回路への入力信号を示すタイミングチャートである。 図10の入力回路への入力信号を示すタイミングチャートである。

以下、本発明の実施形態について、図面を参照しつつ説明する。なお、図面において、同一又は同等の要素には同一の符号を付し、重複する説明を省略する。

図1には、本発明の一実施形態に係る表示装置である液晶表示装置100が概略的に示されている。この図に示されるように、液晶表示装置100は、上フレーム110及び下フレーム120に挟まれるように固定された液晶パネル200及び不図示のバックライト装置等から構成されている。

図2には、図1の液晶パネル200の構成が示されている。液晶パネル200は、TFT(Thin Film Transistor:薄膜トランジスタ)基板220とカラーフィルタ基板230の2枚の基板を有し、これらの基板の間には液晶組成物が封止されている。TFT基板220は、走査信号線G1〜Gnに対して、順方向及び逆方向のうち選択された一方向で順にTFTのソース・ドレイン間を導通させるためのHigh電位(アクティブ電位)を印加する駆動回路210と、画素領域202において走査信号線G1〜Gnに垂直に交差するように延びる不図示の複数のデータ信号線に対して画素の階調値に対応する電圧を印加すると共に、駆動回路210を制御する駆動IC(Integrated Circuit)260とを有している。なお、駆動回路210は、図面に向って画素領域202の右側にある右側駆動回路240と、画素領域の左側にある左側駆動回路250とを有している。

図3は、右側駆動回路240及び左側駆動回路250の回路ブロックについて説明するための図である。この図に示されるように、右側駆動回路240は、走査の開始及び終了の回路ブロックとなる両端の信号線にHigh電位を印加する2つの初段回路ブロック245と、その間の奇数の走査信号線G1、G3・・・Gn−1に対して順に、TFTのソース・ドレイン間を導通させるためのHigh電位を印加する繰返段回路ブロック243とから構成される。また、左側駆動回路250においても同様に、2つの初段回路ブロック245と、その間の偶数の走査信号線G2、G4・・・Gnに対して順にTFTのソース・ドレイン間を導通させるためのHigh電位を印加する繰返段回路ブロック243とから構成される。

これらの各段が右側駆動回路240及び左側駆動回路250で交互に動作することにより、走査信号線G1、G2・・・Gnに順に所定の電圧が印加されることとなる。ここで、順走査の場合には、図3で右上の初段回路ブロック245及び左上の初段回路ブロック245が順にスタートすることにより、走査信号線G1、G2・・・Gnに所定の電圧が順に印加される。また、逆走査の場合には、図3で左下の初段回路ブロック245及び右下の初段回路ブロック245が順にスタートすることにより、走査信号線Gn、Gn−1・・・G1に所定の電圧が順に印加される。

右側駆動回路240及び左側駆動回路250の各繰返段回路ブロック243はそれぞれ隣の繰返段回路ブロック243からの出力、つまり2つ隣の走査信号線へ出力する繰返段回路ブロック243の出力をトリガーとして動作する。

図4には、左側駆動回路250の繰返段回路ブロック243の回路構成が具体的に示されている。図4に示されるように、繰返段回路ブロック243は、2つのクロック信号CK1_L及びCK3_Lにより動作する回路であり、走査信号線G2iへ出力する回路である。なお、符号Tはトランジスタを示し、符号Nはノードを示す。なお、各トランジスタはLTPS(Low Temperature Poly Silicon)により形成されている。

この図に示されるように、走査信号線G2iへ出力するための回路は、順スキャン時に回路入力となるダイオードトランジスタT1と、後述するトランジスタT5のゲート電極を電圧VGLに固定するトランジスタT2と、保持ノードN2を充電するトランジスタT3と、保持ノードリセット用トランジスタT4と、ゲート線へHigh電位を出力するためのトランジスタT5と、保持ノードN2によりゲート線をVGLに固定するトランジスタT6と、順スキャン時に入力信号により保持ノードN2をリセットするトランジスタT7と、初期リセット用トランジスタT8と、トランジスタT5のゲート電極リセット用トランジスタT9と、トランジスタT5による昇圧を中間電圧(VDH)で制限する電圧緩和用トランジスタT10と、トランジスタT3で充電した電圧を中間電位VDHで降圧するトランジスタT11と、逆スキャン時に回路入力となるダイオードトランジスタT12と、逆スキャン時に入力信号により保持ノードN2をリセットするトランジスタT13と、ゲート線への出力と同時に次段入力信号I2iへ出力するためのトランジスタT14と、保持ノードN2によりゲート線をVGLに固定するトランジスタT15と、から構成されている。ここで、各トランジスタは、クロック信号がHigh電位になることによる昇圧された電圧に耐えられるようにトランジスタを2つ重ねて配置するダブルゲート構成として高耐圧化している。なお、中間電位VDHは、トランジスタを導通させるが、ゲート線High電位VGHより低い電圧である。

図5は、順走査時に右側駆動回路240及び左側駆動回路250のそれぞれに入力されるクロック信号等について示すタイミングチャートである。右側駆動回路240には、4相クロック信号CK1_R、CK2_R、CK3_R及びCK4_Rが入力され、左側駆動回路250には、右側とは異なる位相の4相クロック信号CK1_L、CK2_L、CK3_L及びCK4_Lが入力される。また、スタート信号VST_R及びVST_Lもそれぞれ異なるタイミングで入力される。図5には順走査時の信号が示されているが、逆走査時には、図5に示された順番とは逆に、CK4_R及びCK4_Lから順に立ち上がる信号となる。

次に、図4に戻り、繰返段回路ブロック243の走査信号線G2iへ出力する動作について説明する。繰返段回路ブロック243は、まず、リセット動作として、左側駆動回路250のスタート信号VST_Lの信号のHigh電位を入力して、保持ノードN2の電位をHighに設定する。次に次段入力信号I2i−2のHigh電位が入力されることにより、まずトランジスタT7が導通し、ノードN2がLow電位(VGL)と接続され、Low電位となると共に、トランジスタT1が導通し、ノードN1がHigh電位となり維持されるため、中間電位VDHがゲートに印加されているトランジスタT10を介して、ノードN2がHigh電位となり、トランジスタT5が導通する。

引き続き、クロック信号CK1_LがHigh電位になると、走査信号線G2iには、High信号が出力された後、クロック信号CK1_Lの動作に追従して、Low信号が出力される。次に、CK3_LがHighになることにより、T3が導通し、ノードN2をHighに上げると共に、トランジスタT9が導通するため、ノードN1はLowに下げられる。N2のHigh電位によりトランジスタT6が導通することにより、走査信号線G2iは、Low電位(VGL)と接続され、Low電位に固定される。ここで、左側駆動回路250の繰返段回路ブロック243の動作を例に説明したが、右側駆動回路240の繰返段回路ブロック243の動作であっても同様である。

図6は、順走査におけるクロック信号と、そのクロック信号のHigh電位のタイミングでHigh電位が出力されるゲート信号線について示すタイミングチャートである。この図に示されるように、右側駆動回路240からは、奇数の走査信号線G1、G3・・・Gn−1に対して順にHigh電位が出力される。そして、これらのHigh電位の出力の間のタイミングで左側駆動回路250から偶数の走査信号線G2、G4・・・Gnに対して順にHigh電位が出力される。データ信号は、これらのHigh電位の出力に合わせてデータ信号線に出力される。

図7は、逆走査におけるクロック信号と、そのクロック信号が直接出力されるゲート信号線について示すタイミングチャートである。この図に示されるように、図6とは逆に、左側駆動回路250からは、偶数の走査信号線Gn、Gn−2・・・G2に対して順にHigh電位が出力される。そして、これらのHigh電位の出力の間のタイミングで右側駆動回路240から奇数の走査信号線Gn−1、Gn−3・・・G1に対して順にHigh電位が出力される。

図8には、左側駆動回路250の初段となる初段回路ブロック245の回路が示されている。初段回路ブロック245では、繰返段回路ブロック243と比較して、ゲート線への出力と同時に検査端子に出力を行うためのトランジスタT16と、保持ノードN2により検査端子をVGLに固定するトランジスタT17とが配置され、初期リセット用トランジスタT8が配置されない構成である点で異なっている。初段回路ブロック245の動作は、回路の動作開始のトリガーが、2つ前の走査信号線に入力される回路ブロックの次段入力信号でなく、スタート信号VSTであることを除き、繰返段回路ブロック243とほぼ同様であるため説明を省略する。

なお、図8では、左側駆動回路250の初段となる初段回路ブロック245として示したが、回路構成は、左側駆動回路250の最終段、並びに右側駆動回路240の初段及び最終段のいずれも同じ初段回路ブロック245で構成されている。本実施形態では、右側駆動回路240及び左側駆動回路250の互いの出力を入力せずに、右側駆動回路240及び左側駆動回路250で、位相の異なる同一周期のクロックを入力させることにより、互いに独立して動作している。

これにより、双方向走査を行いつつ、回路を表示領域の両側に分散させることができるため、表示領域に周囲に形成される額縁領域をより小さくすることができる。また、右側駆動回路240及び左側駆動回路250が独立に動作しているため、一方に不具合を生じたとしても、互いの駆動に影響を与えないで駆動することができる。更に、右側駆動回路240及び左側駆動回路250のそれぞれは、走査信号線にHigh信号を出力するのに用いるトランジスタと、次の段に入力させるための信号出力に用いるトランジスタを異ならせているため、走査信号線にリークがある等により電位の低下が生じていたとしても、次段以降の画像出力に影響を与えることがないため、表示不具合を最小限に抑えることができる。

次に、図9〜12を参照して、上述の実施形態の変形例について説明する。上述の実施形態では、両端の走査信号線に初段回路ブロック245が設けられ、同じスタート信号VSTが入力されることとしたが、この場合には、最初の段から順次走査信号線にHigh電位が出力される以外に、最終段の初段回路ブロック245において走査信号線にHigh電位が出力されてしまうこととなる。

図9及び図10には、初段回路ブロック245の入力回路が示されている。図9には、クロック信号CK1を最初又は最後の走査信号線の出力に使用する繰返段回路ブロック243への入力回路を示されており、図10には、クロック信号CK4を最後又は最初の走査信号線の出力に使用する繰返段回路ブロック243への入力回路が示されている。

図11は、図9の回路への入力信号を示すタイミングチャートである。この図に示されるように、クロック信号CK4が非アクティブ電位であるLow電位であるときに、スタート信号VSTを立ち上げ、次にクロック信号CK4のHigh電位のときにスタート信号VSTを立ち下げるように信号を入力する。これにより、スタート信号VSTが入力される最終段の回路において、回路が動作して走査信号線にHigh電位が出力されてしまうことはない。また、初段回路ブロック245を使用せず、図9の回路のみで繰返段回路ブロック243へ出力することも可能であり、全体としてダミーの走査信号出力を行う回路を削減することができるため、回路規模を抑え、額縁領域を小さくすることができる。

図12は、図10の回路への入力信号を示すタイミングチャートである。この場合においても図11と同様に、クロック信号CK1がLow電位であるときに、スタート信号VSTを立ち上げ、次にクロック信号CK4のHigh電位のときスタート信号VSTを立ち下げるように信号を入力する。これにより、スタート信号VSTが入力される最終段の回路において、回路が動作して走査信号線にHigh電位が出力されてしまうことはない。また、初段回路ブロック245を使用せず、図9の回路のみで繰返段回路ブロック243へ出力することも可能であり、全体としてダミーの走査信号出力を行う回路を削減することができるため、回路規模を抑え、額縁領域を小さくすることができる。

以上説明したように、本発明の実施形態においては、奇数番目の走査信号線に印加する駆動回路と、偶数番目の走査信号線に印加する駆動回路とを画素領域を介して挟むように配置しているため、画素領域の一方の側に配置される場合の半分の規模とすることができ、表示装置の額縁領域を小さくすることができる。

また、順方向に走査する回路と逆方向に走査する回路は、同じ回路を利用するため、逆方向の走査のための回路を配置する必要がなく、回路規模を縮小でき、表示装置の額縁領域を小さくすることができる。

また、トランジスタを重ねて配置するダブルゲート構成としているため、LTPSトランジスタであっても高耐圧の回路とすることができる。

また、右側駆動回路及び左側駆動回路が独立に動作しているため、一方に不具合を生じたとしても、互いの駆動に影響を与えないで駆動することができる。更に、右側駆動回路及び左側駆動回路のそれぞれは、走査信号線にHigh信号を出力するのに用いるトランジスタと、次の段に入力させるための信号出力に用いるトランジスタを異ならせているため、走査信号線にリークがある等により電位の低下が生じていたとしても、次段以降の画像出力に影響を与えることがないため、表示不具合を最小限に抑えることができる。

なお、上述の実施形態においては、クロック信号を4種類の4相クロックを用いることとしたが、これ以外の2種類以上の多層クロック信号を用いて実現してもよい。

また、上述の各実施形態の液晶表示装置は、IPS(In-Plane Switching)方式、VA(Vertically Aligned)方式及びTN(Twisted Nematic)方式のいずれの方式の液晶表示装置であっても適用することができる。また、液晶表示装置に限らず、有機EL表示装置等の表示装置であって駆動回路を用いるその他の表示装置に用いることができる。

100 液晶表示装置、110 上フレーム、120 下フレーム、200 液晶パネル、202 画素領域、210 駆動回路、220 TFT基板、230 カラーフィルタ基板、240 右側駆動回路、243 繰返段回路ブロック、245 初段回路ブロック、250 左側駆動回路。

Claims (5)

  1. 矩形の表示領域内で前記矩形の一辺に平行に並置され、トランジスタを導通させる電位であるアクティブ電位が印加される複数の走査信号線と、
    前記並置された前記複数の走査信号線の一方の端からの順方向、又は他方の端からの逆方向のうち選択された一の方向で順次前記アクティブ電位を印加する駆動回路と、を備え、
    前記駆動回路は、前記複数の走査信号線に対し、それぞれアクティブ電位を印加する回路である複数段の回路ブロックを有し、
    前記複数段の回路ブロックの一部は、前記矩形の表示領域の一辺の側に配置され、残りは前記一辺に対向する他辺の側に配置され、
    前記複数段の回路ブロックのうち少なくとも1つの段の回路ブロックは、
    前記順方向及び前記逆方向にあるそれぞれ1つの段から出力された信号のうち、少なくともいずれか1つの信号がアクティブ電位となることによりアクティブ電位となる第1ノードがゲートに接続され、第1クロック信号が印加される第1クロック信号線と前記走査信号線との導通を制御する第1トランジスタと、
    前記第1ノードがゲートに接続され、前記第1クロック信号線と他の段の回路ブロックの入力信号線との導通を制御する第2トランジスタと、を有する、ことを特徴とする表示装置。
  2. 請求項1に記載の表示装置であって、
    前記少なくとも1つの段の回路ブロックは、
    前記第1クロック信号とはアクティブ電位が時間的に重ならない第2クロック信号がアクティブ電位となることによりアクティブ電位となる第2ノードがゲートに接続され、トランジスタを非導通とする電位である非アクティブ電位が印加されている信号線と、前記走査信号線との導通を制御する第3トランジスタと、
    前記第2ノードがゲートに接続され、前記非アクティブ電位が印加されている信号線と前記他の段の回路ブロックの入力信号線との導通を制御する第4トランジスタと、を有する、ことを特徴とする表示装置。
  3. 請求項1又は2に記載の表示装置であって、
    前記他の段の回路ブロックは、前記順方向及び前記逆方向に2つ先の走査信号線に出力する段の回路ブロックである、ことを特徴とする表示装置。
  4. 請求項1乃至3のいずれか一項に記載の表示装置であって、
    前記複数段の回路ブロックのうち少なくとも1つの段の回路ブロックは、前記第1ノードがゲートに接続され、前記第1クロック信号線と前記他の段の入力信号線との導通を制御する検査端子用トランジスタを更に有する、ことを特徴とする表示装置。
  5. 請求項1乃至4のいずれか一項に記載の表示装置であって、
    前記第1クロック信号は、多層クロック信号のうちの1つのクロック信号であり、
    少なくとも1つの段の回路ブロックは、
    前記第1クロック信号が前記アクティブ電位となる直前に前記アクティブ電位となる前記多層クロック信号うちの1つのクロック信号であるスタートクロック信号と前記第1ノードとの導通を制御するスタート信号トランジスタを有し、
    前記スタート信号トランジスタのゲートには、前記スタートクロック信号が非アクティブ電位のときにアクティブ電位となり、次に前記スタートクロック信号がアクティブ電位であるとき非アクティブ電位となるスタート信号が入力される、ことを特徴とする表示装置。
JP2012266668A 2012-12-05 2012-12-05 表示装置 Pending JP2014112166A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012266668A JP2014112166A (ja) 2012-12-05 2012-12-05 表示装置

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2012266668A JP2014112166A (ja) 2012-12-05 2012-12-05 表示装置
US14/094,962 US9336735B2 (en) 2012-12-05 2013-12-03 Display device
CN201610884524.0A CN106328082B (zh) 2012-12-05 2013-12-04 显示装置
CN201310647788.0A CN103854621B (zh) 2012-12-05 2013-12-04 显示装置
US15/097,414 US9972268B2 (en) 2012-12-05 2016-04-13 Display device
US15/946,991 US10235959B2 (en) 2012-12-05 2018-04-06 Driver circuit
US16/257,267 US10453417B2 (en) 2012-12-05 2019-01-25 Driver circuit

Publications (1)

Publication Number Publication Date
JP2014112166A true JP2014112166A (ja) 2014-06-19

Family

ID=50824990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012266668A Pending JP2014112166A (ja) 2012-12-05 2012-12-05 表示装置

Country Status (3)

Country Link
US (4) US9336735B2 (ja)
JP (1) JP2014112166A (ja)
CN (2) CN103854621B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10088944B2 (en) 2015-07-01 2018-10-02 Japan Display Inc. Display device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015232602A (ja) 2014-06-09 2015-12-24 株式会社ジャパンディスプレイ Display device
KR20170105683A (ko) * 2016-03-09 2017-09-20 삼성디스플레이 주식회사 스캔 구동부 및 이를 포함하는 표시 장치
CN106531107B (zh) * 2016-12-27 2019-02-19 武汉华星光电技术有限公司 Goa电路
CN107167973A (zh) * 2017-07-07 2017-09-15 京东方科技集团股份有限公司 阵列基板、显示装置及其驱动方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100788391B1 (ko) * 2001-02-27 2007-12-31 엘지.필립스 엘시디 주식회사 액정표시패널의 양 방향 구동 회로
JP4562938B2 (ja) * 2001-03-30 2010-10-13 シャープ株式会社 液晶表示装置
KR20060080777A (ko) * 2005-01-06 2006-07-11 삼성전자주식회사 표시 장치
JP2007317288A (ja) * 2006-05-25 2007-12-06 Mitsubishi Electric Corp シフトレジスタ回路およびそれを備える画像表示装置
KR20080111233A (ko) 2007-06-18 2008-12-23 삼성전자주식회사 액정 표시 장치의 구동 장치와 이를 포함하는 액정 표시장치
US8035596B2 (en) * 2007-07-09 2011-10-11 Nec Lcd Technologies, Ltd Liquid crystal display device
US20100067646A1 (en) 2008-09-17 2010-03-18 Au Optronics Corporation Shift register with embedded bidirectional scanning function
CN102214428B (zh) 2010-04-01 2013-12-18 瀚宇彩晶股份有限公司 栅极驱动电路及其驱动方法
JP5485811B2 (ja) * 2010-06-23 2014-05-07 株式会社ジャパンディスプレイ Bidirectional shift register and image display device using the same
JP5679172B2 (ja) * 2010-10-29 2015-03-04 株式会社ジャパンディスプレイ 液晶表示装置
JP2012189752A (ja) * 2011-03-10 2012-10-04 Japan Display East Co Ltd 表示装置
JP2012225999A (ja) * 2011-04-15 2012-11-15 Japan Display East Co Ltd 表示装置
CN102651208B (zh) * 2012-03-14 2014-12-03 京东方科技集团股份有限公司 一种栅极驱动电路及显示器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10088944B2 (en) 2015-07-01 2018-10-02 Japan Display Inc. Display device

Also Published As

Publication number Publication date
US20160225334A1 (en) 2016-08-04
US9972268B2 (en) 2018-05-15
CN103854621B (zh) 2017-01-04
US20180226043A1 (en) 2018-08-09
US20190156781A1 (en) 2019-05-23
US10235959B2 (en) 2019-03-19
US20140152644A1 (en) 2014-06-05
US9336735B2 (en) 2016-05-10
CN103854621A (zh) 2014-06-11
CN106328082B (zh) 2019-05-17
US10453417B2 (en) 2019-10-22
CN106328082A (zh) 2017-01-11

Similar Documents

Publication Publication Date Title
US9810933B2 (en) Liquid crystal display device and method of driving the same
KR102007906B1 (ko) 표시 패널
US9786242B2 (en) Gate driver on array circuit and display using the same
US20170025079A1 (en) Shift register unit and driving method thereof, gate driving circuit and display device
US20160372078A1 (en) Goa circuit and a driving method thereof, a display panel and a display apparatus
JP5404807B2 (ja) シフトレジスタならびにそれを備えた走査信号線駆動回路および表示装置
KR101862347B1 (ko) 표시장치 및 이를 갖는 표시장치 세트
US20160372063A1 (en) Shift register unit and driving method thereof, gate driving circuit and display apparatus
JP5127986B2 (ja) シフトレジスタならびにそれを備えた走査信号線駆動回路および表示装置
US20150077407A1 (en) Gate driver circuit and display apparatus having the same
KR101030528B1 (ko) 쉬프트 레지스터 및 이를 사용한 액정표시장치
KR101275248B1 (ko) 게이트 구동회로 및 이를 갖는 표시장치
JP4668892B2 (ja) 液晶表示装置及びその駆動方法
US7612750B2 (en) Liquid crystal display device
US6396468B2 (en) Liquid crystal display device
KR101074402B1 (ko) 액정표시장치 및 그의 구동방법
JP4713246B2 (ja) 液晶表示素子
US10073556B2 (en) Liquid crystal display device with touch panel
KR101182770B1 (ko) 게이트 구동회로 및 이를 갖는 표시장치
US8259895B2 (en) Bidirectional shifter register and method of driving same
US9412315B2 (en) Gate driving circuit and display apparatus having the same
US7427973B2 (en) Display device and method of driving same
KR101303736B1 (ko) 액정표시장치용 게이트드라이버
KR101703875B1 (ko) 액정표시장치 및 그 구동방법
KR101337256B1 (ko) 표시 장치의 구동 장치 및 이를 포함하는 표시 장치