KR102430580B1 - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR102430580B1
KR102430580B1 KR1020150191644A KR20150191644A KR102430580B1 KR 102430580 B1 KR102430580 B1 KR 102430580B1 KR 1020150191644 A KR1020150191644 A KR 1020150191644A KR 20150191644 A KR20150191644 A KR 20150191644A KR 102430580 B1 KR102430580 B1 KR 102430580B1
Authority
KR
South Korea
Prior art keywords
link
wiring
disposed
insulating layer
wire
Prior art date
Application number
KR1020150191644A
Other languages
English (en)
Other versions
KR20170080285A (ko
Inventor
심유리
신동욱
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150191644A priority Critical patent/KR102430580B1/ko
Publication of KR20170080285A publication Critical patent/KR20170080285A/ko
Application granted granted Critical
Publication of KR102430580B1 publication Critical patent/KR102430580B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H01L27/323—
    • H01L27/3267—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 표시장치는 내로우 베젤(narrow bezel)을 위한 듀얼 링크(dual link) 구조에 있어, 터치센서용 배선이나 데이터 배선, 또는 다층 구조의 배선을 이용하여 링크부에서 링크 배선과 게이트라인을 접속시키는 것을 특징으로 한다.
또한, 본 발명의 표시장치는 상부 층에 추가적인 배선을 형성하여 링크 배선을 보호하는 것을 특징으로 한다.
이에 따라, 본 발명은 링크 배선의 저항을 감소시키거나 열화를 방지할 수 있어 수율이 향상되는 효과를 제공한다.

Description

표시장치{DISPLAY DEVICE}
본 발명은 표시장치에 관한 것으로, 보다 상세하게는 내로우 베젤(narrow bezel)을 구현하기 위해 듀얼 링크(dual link) 구조를 적용한 표시장치에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다.
이에 따라 액정표시장치(Liquid Crystal Display: LCD)와, 유기전계발광표시장치(Organic Light Emitting Display: OLED) 및 플라즈마표시장치(Plasma Display Panel: PDP) 등과 같은 표시장치의 사용이 증가하고 있다.
이와 같은 표시장치는 텔레비전(TV)이나 비디오 등의 가전분야에서 노트북(Note book)과 같은 컴퓨터나 핸드폰 등과 같은 산업분야 등에서 다양한 용도로 사용되고 있다.
이하, 상기의 표시장치에 대해서 도면을 참조하여 상세히 설명한다.
도 1은 일반적인 표시장치를 예시적으로 보여주는 평면도이다.
그리고, 도 2는 도 1에 도시된 표시장치의 일부를 확대하여 보여주는 평면도로써, E 부분을 확대하여 보여준다.
도 1 및 도 2를 참조하면, 앞서 설명한 표시장치(10) 중 일부, 예컨대 액정표시장치나 유기전계발광표시장치는 매트릭스 형태로 배치된 다수의 서브 픽셀이 배치되는 화소부(20)와 서브 픽셀을 구동하는 구동부로 구성된다.
구동부에는 타이밍구동부(미도시)와 데이터구동부(30) 등이 포함된다. 이때, 데이터구동부(30)는 표시장치(10)의 패널에 형성되고, 타이밍구동부는 패널과 연결되는 연성회로기판(미도시) 등에 형성된다.
이와 같이 구성되는 일반적인 표시장치(10)는 다수의 서브 픽셀의 각 게이트라인(미도시)에 게이트신호를 인가하기 위해서 게이트라인에 대응하는 수만큼의 링크 배선(26)이 필요하다.
이로 인해, 일반적인 표시장치(10)는 해상도의 증가에 따라 필요한 게이트라인의 수만큼 링크 배선(26)이 증가하고, 이와 더불어 표시장치(10)의 베젤 폭(W)이 증가하게 되므로 이를 개선하기 위한 방안이 모색되어야 할 것이다.
도 3은 일반적인 듀얼 링크(dual link) 구조의 표시장치를 예시적으로 보여주는 평면도이다.
도 4는 도 3에 도시된 표시장치의 일부를 확대하여 보여주는 평면도로써, E' 부분을 확대하여 보여준다.
그리고, 도 5는 도 4에 도시된 표시장치에 있어, 링크부의 단면 일부를 개략적으로 보여주는 도면이다.
도 3 내지 도 5를 참조하면, 일반적인 듀얼 링크 구조의 표시장치(10)는 매트릭스 형태로 배치된 다수의 서브 픽셀이 배치되는 화소부(20)와 서브 픽셀을 구동하는 구동부로 구성된다.
구동부에는 타이밍구동부(미도시)와 데이터구동부(30) 등이 포함된다. 이때, 데이터구동부(30)는 표시장치(10)의 패널에 형성되고, 타이밍구동부는 패널과 연결되는 연성회로기판(미도시) 등에 형성된다.
이때, 전술한 바와 같이 다수의 서브 픽셀의 각 게이트라인(16)에 게이트신호를 인가하기 위해서 게이트라인(16)에 대응하는 수만큼의 링크 배선(26a, 26b)이 필요하다.
따라서, 게이트 배선뿐만 아니라 데이터 배선을 이용하여 링크 배선(26a, 26b)을 형성한 듀얼 링크 구조를 적용하게 되며, 이는 동일한 수의 링크 배선(26a, 26b)을 기존보다 적은 폭의 링크부에 설계할 수 있어 표시장치(10)의 베젤 폭(W')을 감소시킬 수 있다.
참고로, 도면부호 15a 및 15b는 각각 게이트절연막 및 보호막을 나타낸다.
이러한 듀얼 링크 구조를 적용함에 따라 게이트 배선 층에 형성된 제 1 링크 배선(26a)은 제 1 연결전극(45a)과, 제 1 콘택홀(40a) 및 제 3 콘택홀(40c)을 통해 홀수 번째 게이트라인(16)과 전기적으로 접속한다.
또한, 데이터 배선 층에 형성된 제 2 링크 배선(26b)은 제 2 연결전극(45b)과, 제 2 콘택홀(40b) 및 제 3 콘택홀(40c)을 통해 짝수 번째 게이트라인(16)과 전기적으로 접속한다.
이와 같이 구성되는 일반적인 듀얼 링크 구조의 표시장치(10)는 게이트 배선 층의 제 1 링크 배선(26a)과 게이트라인(16) 및 데이터 배선 층의 제 2 링크 배선(26b)의 식각이 동시간에 진행되지 않는다. 따라서, 제 1 링크 배선(26a)과 게이트라인(16)의 CD(critical dimension)(l) 및 제 2 링크 배선(26b)의 CD(l') 사이에 차이(l≠l')가 발생한다. 이러한 각 층의 CD 차이로 발생한 저항차이는 표시장치(10)의 화면상에 가로로 희미하게 나타나는 가로 딤(dim) 불량을 야기할 수 있다.
또한, 고온고습 동작 시에 점핑부에서 링크 배선(26a, 26b)의 열화에 기인한 게이트라인(16)의 단선 불량이 발생한다. 일 예로, 60℃ 온도와 90%의 습도 하에서 700시간 신뢰성 테스트 후에 30% 정도의 불량률이 발생하였다.
상부 연결전극(45a, 45b)에 팽윤(swelling) 현상이 발생하였는데, 이는 고온고습 하에서 실 라인(seal line)을 통한 수분의 침투에 의해 연결전극(45a, 45b)의 ITO에 가수분해가 발생하고, 이로 인해 열화 현상이 발생하는 것으로 추정된다. 고온고습 하에서만 발생함에 따라 습기가 주요 인자(main factor)이며, 저항에 의해 열화가 가속되는 것으로 추정된다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 듀얼 링크(dual link) 구조를 적용하여 내로우 베젤(narrow bezel)을 구현하는 동시에, 이웃하는 링크 배선들 사이의 저항차이를 완화할 수 있는 표시장치를 제공하는데 목적이 있다.
본 발명의 다른 목적은 듀얼 링크 설계 시, 링크 배선의 저항을 감소시키거나 열화를 방지할 수 있는 표시장치를 제공하는데 있다.
기타, 본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.
상기한 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 표시장치는 제 1 기판의 구동부의 서로 다른 층에 교대로 배치된 제 1 링크 배선과 제 2 링크 배선을 포함하는 듀얼 링크 구조를 가지는 것을 특징으로 한다.
이때, 본 발명의 일 실시예에 따른 표시장치는 상기 제 1 링크 배선 상부에 배치되어 상기 제 1 링크 배선과 홀수 번째 게이트라인을 서로 연결시키는 제 1 연결 배선, 상기 제 2 링크 배선 상부에 배치되어 상기 제 2 링크 배선과 짝수 번째 게이트라인을 서로 연결시키는 제 2 연결 배선을 포함할 수 있다.
또한, 본 발명의 일 실시예에 따른 표시장치는 상기 제 1 연결 배선과 상기 제 2 연결 배선 상부에 각각 배치되는 제 1 더미 배선과 제 2 더미 배선을 포함할 수 있다.
또한, 본 발명의 일 실시예에 따른 표시장치는 상기 제 1 연결 배선과 상기 제 2 연결 배선은 적어도 2층 이상의 다층 구조로 이루어질 수 있다.
이때, 상기 제 1 링크 배선은 게이트 배선 층에 배치되고, 상기 제 2 링크 배선은 데이터 배선 층에 배치될 수 있다.
이때, 상기 제 1 연결 배선 및 상기 제 2 연결 배선은 각각 상기 제 1 링크 배선 및 상기 제 2 링크 배선을 따라 상기 제 1 링크 배선 및 상기 제 2 링크 배선 상부에 배치될 수 있다.
상기 제 2 링크 배선은 제 1 콘택홀을 통해 상기 제 2 연결 배선과 전기적으로 접속하며, 상기 제 2 연결 배선은 제 2 콘택홀을 통해 상기 게이트라인에 전기적으로 접속할 수 있다.
상기 제 1 링크 배선은 제 1 콘택홀을 통해 상기 제 1 연결 배선과 전기적으로 접속하며, 상기 제 1 연결 배선은 제 2 콘택홀을 통해 상기 게이트라인에 전기적으로 접속할 수 있다.
상기 제 1 더미 배선 및 상기 제 2 더미 배선은 각각 상기 제 1 링크 배선과 상기 제 1 연결 배선 및 상기 제 2 링크 배선과 상기 제 2 연결 배선으로부터 전기적으로 절연될 수 있다.
상기 제 1 연결 배선은 ITO로 이루어진 상층의 제 1 연결 배선과, ITO를 제외한 도전물질로 이루어진 중간층의 제 1 연결 배선 및 상기 ITO로 이루어진 하층의 제 1 연결 배선으로 구성되며, 상기 제 2 연결 배선은 상기 ITO로 이루어진 상층의 제 2 연결 배선과, 상기 도전물질로 이루어진 중간층의 제 2 연결 배선 및 상기 ITO로 이루어진 하층의 제 2 연결 배선으로 구성될 수 있다.
또한, 본 발명의 다른 일 실시예에 따른 표시장치는 제 1 기판의 구동부에 교대로 배치되며, 게이트 배선 층에 배치되는 제 1 링크 배선과 데이터 배선 층에 배치되는 제 2 링크 배선과, 상기 데이터 배선 층에 배치되며, 상기 제 1 링크 배선을 홀수 번째 게이트라인에 연결시키는 연결 배선 및 상기 제 1 링크 배선과 상기 제 2 링크 배선 상부에 각각 배치되는 제 1 더미 배선과 제 2 더미 배선을 포함하며, 상기 제 2 링크 배선은 짝수 번째 게이트라인에 연결될 수 있다.
이때, 상기 제 2 링크 배선은 제 2 콘택홀을 통해 상기 짝수 번째 게이트라인에 연결되며, 상기 제 1 링크 배선은 제 1 콘택홀을 통해 상기 연결 배선과 연결되고, 제 3 콘택홀을 통해 상기 홀수 번째 게이트라인에 연결될 수 있다.
이때, 상기 제 1, 제 2 콘택홀이 위치하는 점핑부는 이웃하는 제 1, 제 2 링크 배선들에 대해 서로 다른 위치에 배치될 수 있다.
상기 제 1 더미 배선은 상기 제 1 링크 배선과 상기 연결 배선을 따라 상기 제 1 링크 배선과 상기 연결 배선 상부에 배치되며, 상기 제 2 더미 배선은 상기 제 2 링크 배선과 상기 게이트라인을 따라 상기 제 2 링크 배선과 상기 게이트라인 상부에 배치될 수 있다.
상기 제 1 더미 배선 및 상기 제 2 더미 배선은 각각 상기 제 1 링크 배선 및 상기 제 2 링크 배선으로부터 전기적으로 절연될 수 있다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 표시장치는 터치센서용 배선이나 데이터 배선, 또는 다층 구조의 배선을 이용하여 링크부에서 링크 배선과 게이트라인을 접속시키는 것을 특징으로 한다.
또한, 본 발명의 일 실시예에 따른 표시장치는 상부 층에 추가적인 배선을 형성하여 링크 배선을 보호하는 것을 특징으로 한다.
이에 따라, 본 발명은 링크 배선의 저항을 감소시킴으로써 이웃하는 링크 배선들 사이의 저항차이를 완화할 수 있게 된다. 그 결과 가로 딤(dim) 불량을 방지함으로써 화상품질을 향상시킬 수 있는 효과를 제공한다. 또한, 링크 배선의 열화를 방지할 수 있어 수율이 향상되는 효과를 제공한다.
도 1은 일반적인 표시장치를 예시적으로 보여주는 평면도.
도 2는 도 1에 도시된 표시장치의 일부를 확대하여 보여주는 평면도.
도 3은 일반적인 듀얼 링크 구조의 표시장치를 예시적으로 보여주는 평면도.
도 4는 도 3에 도시된 표시장치의 일부를 확대하여 보여주는 평면도.
도 5는 도 4에 도시된 표시장치에 있어, 링크부의 단면 일부를 개략적으로 보여주는 도면.
도 6은 본 발명의 제 1 실시예에 따른 표시장치를 예시적으로 보여주는 평면도.
도 7은 도 6에 도시된 본 발명의 제 1 실시예에 따른 표시장치의 일부를 확대하여 보여주는 평면도.
도 8은 도 7에 도시된 본 발명의 제 1 실시예에 따른 표시장치에 있어, A-A'선에 따른 어레이 기판의 단면을 개략적으로 보여주는 도면.
도 9는 본 발명의 제 2 실시예에 따른 표시장치를 예시적으로 보여주는 평면도.
도 10a 및 도 10b는 도 9에 도시된 본 발명의 제 2 실시예에 따른 표시장치의 일부를 확대하여 보여주는 평면도.
도 11은 도 10a에 도시된 본 발명의 제 2 실시예에 따른 표시장치에 있어, B-B'선에 따른 어레이 기판의 단면을 개략적으로 보여주는 도면.
도 12a 내지 도 12g는 도 11에 도시된 본 발명의 제 2 실시예에 따른 어레이 기판의 제조공정을 순차적으로 보여주는 단면도.
도 13은 본 발명의 제 3 실시예에 따른 표시장치의 일부를 확대하여 보여주는 평면도.
도 14는 도 13에 도시된 본 발명의 제 3 실시예에 따른 표시장치에 있어, C-C'선에 따른 어레이 기판의 단면을 개략적으로 보여주는 도면.
도 15a 내지 도 15e는 도 14에 도시된 본 발명의 제 3 실시예에 따른 어레이 기판의 제조공정을 순차적으로 보여주는 단면도.
도 16a 및 도 16b는 본 발명의 제 4 실시예에 따른 표시장치의 일부를 확대하여 보여주는 평면도.
도 17은 도 16a에 도시된 본 발명의 제 4 실시예에 따른 표시장치에 있어, B-B'선에 따른 어레이 기판의 단면을 개략적으로 보여주는 도면.
도 18a 내지 도 18f는 도 17에 도시된 본 발명의 제 4 실시예에 따른 어레이 기판의 제조공정을 순차적으로 보여주는 단면도.
이하, 첨부한 도면을 참조하여 본 발명에 따른 표시장치의 바람직한 실시예를 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장될 수 있다.
소자(element) 또는 층이 다른 소자 또는 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않는 것을 나타낸다.
공간적으로 상대적인 용어인 "아래(below, beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용 시, 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며, 따라서 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 다수형도 포함한다. 명세서에서 사용되는 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
도 6은 본 발명의 제 1 실시예에 따른 표시장치를 예시적으로 보여주는 평면도이다.
도 7은 도 6에 도시된 본 발명의 제 1 실시예에 따른 표시장치의 일부를 확대하여 보여주는 평면도로써, 링크부의 일부를 확대하여 보여준다.
그리고, 도 8은 도 7에 도시된 본 발명의 제 1 실시예에 따른 표시장치에 있어, A-A'선에 따른 어레이 기판의 단면을 개략적으로 보여주는 도면이다.
도 6 내지 도 8을 참조하면, 본 발명의 제 1 실시예에 따른 표시장치(100)는 매트릭스 형태로 배치된 다수의 서브 픽셀이 배치되는 화소부(120)와 서브 픽셀을 구동하는 구동부로 구성될 수 있다.
구동부에는 타이밍구동부(미도시)와, 데이터구동부(130) 및 레벨시프터 등이 포함될 수 있다.
이때, 데이터구동부(130)는 표시장치(100)의 패널에 형성되고, 타이밍구동부는 패널과 연결되는 연성회로기판(미도시)에 형성되거나 연성회로기판과 연결되는 외부 시스템 기판 등에 형성될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 타이밍구동부는 데이터구동부(130) 내에 함께 형성될 수 있다.
구동부는 집적회로(Integrated Circuit; IC) 형태로 패널 상에 실장(mount)되고 패널에는 연성회로기판이 부착된다. 이때, 패널과 연성회로기판은 이방성도전필름(Anisotropy Conductive Film; ACF)에 의해 부착될 수 있다.
이때, 표시장치(100)는 예를 들어, 액정표시장치나 유기전계발광표시장치와 같은 평판표시장치를 포함한다.
표시장치(100)로 액정표시장치를 예로 드는 경우, 도면들에는 자세히 도시하지 않았지만, 표시장치(100)의 패널은 크게 제 1 기판인 컬러필터 기판과, 제 2 기판인 어레이 기판(110) 및 컬러필터 기판과 어레이 기판(110) 사이에 형성된 액정층으로 구성될 수 있다.
이때, 컬러필터 기판은 적색과, 녹색 및 청색의 서브-컬러필터로 구성되는 컬러필터와, 서브-컬러필터 사이를 구분하고 액정층을 투과하는 광을 차단하는 블랙매트릭스, 그리고 컬러필터와 블랙매트릭스 상부에 형성된 오버코트층으로 이루어질 수 있다.
어레이 기판(110)에는 종횡으로 배열되어 화소영역을 정의하는 게이트라인(116)과 데이터라인이 형성되어 있으며, 게이트라인(116)과 데이터라인의 교차영역, 즉 TFT 영역에는 스위칭소자인 박막 트랜지스터가 형성될 수 있다.
이때, 박막 트랜지스터는 게이트라인(116)에 연결된 게이트전극과, 데이터라인에 연결된 소오스전극 및 화소전극에 연결된 드레인전극으로 구성될 수 있다. 또한, 박막 트랜지스터는 게이트전극과 소오스/드레인전극 사이의 절연을 위한 제 1 절연막(115a) 및 게이트전극에 공급되는 게이트전압에 의해 소오스전극과 드레인전극 사이에 전도채널(conductive channel)을 형성하는 액티브층을 포함할 수 있다. 또한, 박막 트랜지스터는 소오스/드레인전극과 화소전극 사이의 절연을 위한 제 2 절연막(115b)을 포함할 수 있다.
이와 같이 구성되는 본 발명의 제 1 실시예에 따른 표시장치(100)는 다수의 서브 픽셀의 각 게이트라인(116)에 게이트신호를 인가하기 위해서 게이트라인(116)에 대응하는 수만큼의 링크 배선(126a,126a', 126b,126b')이 필요하다.
이때, 본 발명의 제 1 실시예에 따른 표시장치(100)는 게이트 배선뿐만 아니라 데이터 배선을 이용하여 링크 배선(126a,126a', 126b,126b')을 형성한 듀얼 링크 구조를 적용하는 것을 특징으로 한다.
이와 같이 본 발명의 제 1 실시예의 경우에는 게이트 배선 층과 데이터 배선 층에 제 1 링크 배선(126a, 126a')과 제 2 링크 배선(126b, 126b')을 이웃하도록 형성함에 따라 이웃하는 링크 배선(126a,126a', 126b,126b')간 간격을 줄일 수 있어 동일한 수의 링크 배선(126a,126a', 126b,126b')을 기존보다 적은 폭의 링크부에 설계할 수 있게 된다.
또한, 이러한 게이트 배선 층과 데이터 배선 층 각각에 형성된 제 1 링크 배선(126a, 126a')과 제 2 링크 배선(126b, 126b')은 공정 진행 중 다소간의 오버레이 시프트(overlay shift)가 발생하더라도 서로 단락(short)되는 일이 없이 링크 간격을 최소화할 수 있다.
특히, 본 발명의 제 1 실시예의 경우에는 라인 점핑(line jumping) 구조를 통해 제 1 링크 배선(126a, 126a')과 제 2 링크 배선(126b, 126b') 각각을 다른 층의 링크 배선(126a,126a', 126b,126b')을 포함하도록 형성함으로써 이웃하는 링크 배선(126a,126a', 126b,126b')들 사이의 저항차이로 인한 화상불량을 방지할 수 있는 것을 특징으로 한다. 즉, 제 1 링크 배선(126a, 126a')은 게이트 배선 층의 제 1 링크 배선(126a)과 데이터 배선 층의 제 1 링크 배선(126a')으로 구성되며, 제 2 링크 배선(126b, 126b')은 데이터 배선 층의 제 2 링크 배선(126b)과 게이트 배선 층의 제 2 링크 배선(126b')으로 구성될 수 있다.
이때, 본 발명의 제 1 실시예에 따른 표시장치(100)는 듀얼 링크 구조를 적용함에 따라 데이터 배선 층의 제 1 링크 배선(126a')을 게이트라인(116)과 연결시키기 위한 다수의 콘택홀(140b, 140c)을 구비한다. 즉, 데이터 배선 층의 제 1 링크 배선(126a')은 제 2 콘택홀(140b)을 통해 상부의 제 2 연결전극(145b)과 전기적으로 접속하는 한편, 제 2 연결전극(145b)은 제 3 콘택홀(140c)을 통해 하부의 링크부 게이트라인(116)에 전기적으로 접속한다. 이에 따라 데이터 배선 층의 제 1 링크 배선(126a')이 해당하는 게이트라인(116)과 연결된다. 그리고, 데이터 배선 층의 제 1 링크 배선(126a')은 제 4 연결전극(145d)을 통해 다른 층인 게이트 배선 층의 제 1 링크 배선(126a)과 전기적으로 접속한다.
이때, 게이트 배선 층의 제 2 링크 배선(126b') 역시 동일한 방식으로 제 1 콘택홀(140a)을 통해 상부의 제 1 연결전극(145a)과 전기적으로 접속하는 한편, 제 1 연결전극(145a)은 제 3 콘택홀(140c)을 통해 하부의 게이트라인(116)에 전기적으로 접속한다. 이에 따라 게이트 배선 층의 제 2 링크 배선(126b')이 해당하는 게이트라인(116)과 연결된다. 그리고, 게이트 배선 층의 제 2 링크 배선(126b')은 제 3 연결전극(145c)을 통해 다른 층인 데이터 배선 층의 제 2 링크 배선(126b)과 전기적으로 접속한다.
이러한 라인 점핑은 제 1 링크 배선(126a, 126a') 및 제 2 링크 배선(126b, 126b')의 적어도 하나의 지점에서 이루어질 수 있다. 즉, 제 1 링크 배선(126a, 126a') 및 제 2 링크 배선(126b, 126b')은 각각의 저항을 맞춰주기 위해 적절한 지점에서 적어도 1회 라인 점핑할 수 있으며, 일 예로 CD가 큰 라인은 CD가 작은 라인으로 1회 점핑하는 한편, CD가 작은 라인은 CD가 큰 라인으로 1회 점핑함에 따라 중간 값으로 저항이 보정 될 수 있다.
이로 인하여 링크 배선(126a,126a', 126b,126b')간 저항의 편차를 보상하여 화면상에 라인별 색상이 다른 가로 딤 현상을 개선할 수 있다.
제 1 링크 배선(126a, 126a')과 제 2 링크 배선(126b, 126b')은 게이트라인(116)의 순서에 따라 교대로 형성될 수 있는데, 이 경우 예를 들어 홀수 번째 게이트라인(116)은 제 1 링크 배선(126a, 126a')과 연결되고 짝수 번째 게이트라인(116)은 제 2 링크 배선(126b, 126b')과 연결될 수 있다. 다만, 본 발명이 이와 같은 연결 방식에 한정되는 것은 아니다.
제 1, 제 2, 제 3, 제 4 연결전극(145a, 145b, 145c, 145d)은 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투명한 도전물질로 형성할 수 있다.
그리고, 제 1 콘택홀(140a)과, 제 2 콘택홀(140b) 및 제 3 콘택홀(140c)은 각각 게이트 배선 층의 제 2 링크 배선(126b'), 데이터 배선 층의 제 1 링크 배선(126b') 및 게이트라인(116)을 뚫는 형태로 형성될 수 있다. 이 경우에는 게이트 배선 층의 제 2 링크 배선(126b')과 게이트라인(116) 및 데이터 배선 층의 제 1 링크 배선(126b')과 게이트라인(116)은 각각 그 상부의 제 1 연결전극(145a) 및 제 2 연결전극(145b)과 측면-콘택(side contact)을 할 수 있다. 다만, 본 발명이 이와 같은 측면-콘택의 접속 방식에 한정되는 것은 아니다.
이와 같이 구성되는 본 발명의 제 1 실시예에 따른 표시장치는 듀얼 링크 구조를 적용하여 내로우 베젤을 구현하는 동시에 이웃하는 링크 배선(126a,126a', 126b,126b')들 사이의 저항차이를 완화시킬 수 있다. 일 예로, 차량용 제품군의 경우 내로우 베젤에 대한 요구가 증가되어 FHD(1920x720)급에서 데이터 패드부를 제외한 3면에 대해 2mm 폭의 베젤이 요구되고 있다.
다만, 본 발명의 제 1 실시예에 따른 표시장치는 고온고습 동작 시에 점핑부에서 발생하는 링크 배선(126a,126a', 126b,126b')의 열화를 방지하는데 부족한데, 이는 실 라인 하부의 연결전극(145a, 145b, 145c, 145d)의 ITO가 외부 습기에 의해 부식될 수 있기 때문이다. 본 발명의 제 1 실시예에 따르면, 점핑부와 실 라인 사이에 오버랩 영역이 발생하며, 이러한 오버랩 영역의 점핑부에서 불량이 발생할 수 있다.
이에 본 발명의 제 2 실시예 내지 제 4 실시예에서는 터치센서용 배선이나 데이터 배선, 또는 다층 구조의 배선을 이용하여 링크부에서 링크 배선과 게이트라인을 접속시키는 것을 특징으로 하는 표시장치 및 그 제조방법을 제공하고자 한다. 이에 따라 본 발명은 내로우 베젤을 구현하는 동시에 링크 배선의 저항을 감소시키거나 열화를 방지할 수 있다.
도 9는 본 발명의 제 2 실시예에 따른 표시장치를 예시적으로 보여주는 평면도이다.
도 10a 및 도 10b는 도 9에 도시된 본 발명의 제 2 실시예에 따른 표시장치의 일부를 확대하여 보여주는 평면도로써, 링크부의 일부를 확대하여 보여준다. 이때, 도 10b는 도 10a에 도시된 표시장치에서, 그 하부의 링크 배선들을 보여주기 위해 상부 더미 배선들을 제외하여 보여주고 있다.
그리고, 도 11은 도 10a에 도시된 본 발명의 제 2 실시예에 따른 표시장치에 있어, B-B'선에 따른 어레이 기판의 단면을 개략적으로 보여주는 도면이다.
이때, 도 9 내지 도 11에 도시된 본 발명의 제 2 실시예에 따른 표시장치는 터치센서용 배선을 이용하여 링크부에서 링크 배선과 게이트라인을 접속시키는 한편, 상부 층에 추가적인 배선을 형성하여 링크 배선을 보호함으로써 부식을 방지하는 것을 특징으로 한다. 이외의 구성들은 전술한 본 발명의 제 1 실시예와 실질적으로 동일하다.
도 9 내지 도 11을 참조하면, 본 발명의 제 2 실시예에 따른 표시장치(200)는 매트릭스 형태로 배치된 다수의 서브 픽셀이 배치되는 화소부(220)와 서브 픽셀을 구동하는 구동부로 구성될 수 있다.
구동부에는 타이밍구동부(미도시)와, 데이터구동부(230) 및 레벨시프터 등이 포함될 수 있다.
이때, 데이터구동부(230)는 표시장치(200)의 패널에 형성되고, 타이밍구동부는 패널과 연결되는 연성회로기판(미도시)에 형성되거나 연성회로기판과 연결되는 외부 시스템 기판 등에 형성될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 타이밍구동부는 데이터구동부(230) 내에 함께 형성될 수 있다.
구동부는 IC 형태로 패널 상에 실장되고 패널에는 연성회로기판이 부착된다. 이때, 패널과 연성회로기판은 ACF에 의해 부착될 수 있다.
이때, 표시장치(200)는 예를 들어, 액정표시장치나 유기전계발광표시장치와 같은 평판표시장치를 포함한다.
표시장치(200)로 액정표시장치를 예로 드는 경우, 도면들에는 자세히 도시하지 않았지만, 표시장치(200)의 패널은 크게 제 1 기판인 컬러필터 기판과, 제 2 기판인 어레이 기판(210) 및 컬러필터 기판과 어레이 기판(210) 사이에 형성된 액정층으로 구성될 수 있다.
이때, 컬러필터 기판은 적색과, 녹색 및 청색의 서브-컬러필터로 구성되는 컬러필터와, 서브-컬러필터 사이를 구분하고 액정층을 투과하는 광을 차단하는 블랙매트릭스, 그리고 컬러필터와 블랙매트릭스 상부에 형성된 오버코트층으로 이루어질 수 있다.
어레이 기판(210)에는 종횡으로 배열되어 화소영역을 정의하는 게이트라인(216)과 데이터라인이 형성되어 있으며, 게이트라인(216)과 데이터라인의 교차영역, 즉 TFT 영역에는 스위칭소자인 박막 트랜지스터가 형성될 수 있다.
이때, 박막 트랜지스터는 게이트라인(216)에 연결된 게이트전극과, 데이터라인에 연결된 소오스전극 및 화소전극에 연결된 드레인전극으로 구성될 수 있다. 또한, 박막 트랜지스터는 게이트전극과 소오스/드레인전극 사이의 절연을 위한 제 1 절연막(215a) 및 게이트전극에 공급되는 게이트전압에 의해 소오스전극과 드레인전극 사이에 전도채널을 형성하는 액티브층을 포함할 수 있다. 또한, 박막 트랜지스터는 소오스/드레인전극과 화소전극 사이의 절연을 위한 제 2 절연막(215b) 및 제 3 절연막(215c)을 포함할 수 있다.
이와 같이 구성되는 본 발명의 제 2 실시예에 따른 표시장치(200)는 다수의 서브 픽셀의 각 게이트라인(216)에 게이트신호를 인가하기 위해서 게이트라인(216)에 대응하는 수만큼의 링크 배선(226a, 226b)을 구비할 수 있다.
이때, 본 발명의 제 2 실시예에 따른 표시장치(200)는 게이트 배선뿐만 아니라 데이터 배선을 이용하여 링크 배선(226a, 226b)을 형성한 듀얼 링크 구조를 적용하는 것을 특징으로 한다.
이와 같이 본 발명의 제 2 실시예의 경우에는 게이트 배선 층과 데이터 배선 층에 제 1 링크 배선(226a)과 제 2 링크 배선(226b)을 이웃하도록 형성함에 따라 이웃하는 링크 배선(226a, 226b)간 간격을 줄일 수 있어 동일한 수의 링크 배선(226a, 226b)을 기존보다 적은 폭의 링크부에 설계할 수 있게 된다.
또한, 이러한 게이트 배선 층과 데이터 배선 층 각각에 형성된 제 1 링크 배선(226a)과 제 2 링크 배선(226b)은 공정 진행 중 다소간의 오버레이 시프트가 발생하더라도 서로 단락되는 일이 없이 링크 간격을 최소화할 수 있다.
특히, 본 발명의 제 2 실시예의 경우에는 제 1 링크 배선(226a)과 제 2 링크 배선(226b) 상부에 각각 제 1 연결 배선(226a')과 제 2 연결 배선(226b')이 배치되어 있는 것을 특징으로 한다.
이때, 제 1 연결 배선(226a')과 제 2 연결 배선(226b')은 어드밴스드 인셀 터치(Advanced In-cell Touch; AIT) 구조에서의 터치센서용 배선을 이용하여 형성할 수 있다. AIT 구조는 패널 위에 터치패널을 올리지 않고 패널 내부에 터치센서를 삽입해 얇으면서도 정확한 터치를 구현하고, 화면에 물이 묻으면 정확하게 터치가 이뤄지지 않는 점도 개선할 수 있는 이점을 가진다.
또한, 제 1 연결 배선(226a')과 제 2 연결 배선(226b')은 각각 제 1 링크 배선(226a)과 제 2 링크 배선(226b)을 따라 제 1 링크 배선(226a)과 제 2 링크 배선(226b) 상부에 배치될 수 있다. 이때, 도면들에는 제 1 연결 배선(226a')과 제 2 연결 배선(226b')이 각각 제 1 링크 배선(226a)과 제 2 링크 배선(226b)에 비해 더 넓은 폭을 가지는 경우를 예로 들어 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다.
이때, 제 1 연결 배선(226a')은 제 1, 제 2 콘택홀(240a, 240b)을 통해 제 1 링크 배선(226a)과 게이트라인(216)을 서로 연결하고, 제 2 연결 배선(226b')은 제 1, 제 2 콘택홀(240a, 240b)을 통해 제 2 링크 배선(226b)과 게이트라인(216)을 서로 연결하는 것을 특징으로 한다.
즉, 본 발명의 제 2 실시예에 따른 표시장치(200)는 듀얼 링크 구조를 적용함에 따라 데이터 배선 층의 제 2 링크 배선(226b)을 게이트라인(216)과 연결시키기 위해 다수의 콘택홀(240a, 240b)을 구비한다. 데이터 배선 층의 제 2 링크 배선(226b)은 제 1 콘택홀(240a)을 통해 상부의 제 2 연결 배선(226b')과 전기적으로 접속하는 한편, 제 2 연결 배선(226b')은 제 2 콘택홀(240b)을 통해 하부의 게이트라인(216)에 전기적으로 접속한다. 이에 따라 데이터 배선 층의 제 2 링크 배선(226b)이 해당하는 게이트라인(216)과 연결된다.
이때, 게이트 배선 층의 제 1 링크 배선(226a)은 데이터 배선 층의 제 2 링크 배선(226b)과의 저항차이를 방지하기 위해, 역시 동일한 방식으로 제 1 콘택홀(240a)을 통해 상부의 제 1 연결 배선(226a')과 전기적으로 접속하는 한편, 제 1 연결 배선(226a')은 제 2 콘택홀(240b)을 통해 하부의 게이트라인(216)에 전기적으로 접속한다. 이에 따라 게이트 배선 층의 제 1 링크 배선(226a)이 해당하는 게이트라인(216)과 연결된다.
이와 같이 본 발명의 제 2 실시예는 링크 배선(226a, 226b)에 병렬 연결된 연결 배선(226a', 226b')에 의해 링크 배선(226a, 226b)의 저항이 감소되는 효과를 가진다. 이에 따라 이웃하는 링크 배선(226a, 226b)들 사이의 저항차이로 인한 화면상에 라인별 색상이 다른 가로 딤 현상과 같은 화상불량을 실질적으로 방지할 수 있다.
제 1 링크 배선(226a)과 제 2 링크 배선(226b)은 게이트라인(216)의 순서에 따라 교대로 형성될 수 있는데, 이 경우 예를 들어 홀수 번째 게이트라인(216)은 제 1 링크 배선(226a)과 연결되고 짝수 번째 게이트라인(216)은 제 2 링크 배선(226b)과 연결될 수 있다. 다만, 본 발명이 이와 같은 연결 방식에 한정되는 것은 아니다.
그리고, 제 1 콘택홀(240a) 및 제 2 콘택홀(240b)은 각각 제 1 링크 배선(226a)이나 제 2 링크 배선(226b) 및 게이트라인(216)을 뚫는 형태로 형성될 수도 있다. 이 경우에는 제 1 링크 배선(226a)과 게이트라인(216) 및 제 2 링크 배선(226b)과 게이트라인(216)은 각각 그 상부의 제 1 연결 배선(226a') 및 제 2 연결 배선(226b')과 측면-콘택을 할 수 있다. 다만, 본 발명이 이와 같은 측면-콘택의 접속 방식에 한정되는 것은 아니다.
이와 같이 구성되는 본 발명의 제 2 실시예에 따른 표시장치(200)는 상부 층, 즉 제 3 절연막(215c) 위에 추가적인 더미 배선(245a, 245b)을 형성하여 링크 배선(226a, 226b)들을 습기로부터 보호함으로써 부식을 방지하는 것을 특징으로 한다.
이때, 더미 배선(245a, 245b)은 제 1 링크 배선(226a)과 제 1 연결 배선(226a') 상부에 배치되는 제 1 더미 배선(245a) 및 제 2 링크 배선(226b)과 제 2 연결 배선(226b') 상부에 배치되는 제 2 더미 배선(245b)으로 구성될 수 있다.
제 1 더미 배선(245a) 및 제 2 더미 배선(245b)은 제 1 링크 배선(226a)과 제 1 연결 배선(226a') 및 제 2 링크 배선(226b)과 제 2 연결 배선(226b')을 따라 배치될 수 있다.
이때, 도면들에는 제 1 더미 배선(245a)과 제 2 더미 배선(245b)이 각각 제 1 연결 배선(226a')과 제 2 연결 배선(226b')에 대해 실질적으로 동일한 폭을 가지는 경우를 예로 들어 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다.
이러한 제 1 더미 배선(245a) 및 제 2 더미 배선(245b)은 제 1 링크 배선(226a)과 제 1 연결 배선(226a') 및 제 2 링크 배선(226b)과 제 2 연결 배선(226b')과 연결되지 않아 전기적으로 절연된(isolated) 상태를 가질 수 있다.
이하, 상기와 같이 구성되는 표시장치의 제조방법을 도면을 참조하여 상세히 설명한다.
도 12a 내지 도 12g는 도 11에 도시된 본 발명의 제 2 실시예에 따른 어레이 기판의 제조공정을 순차적으로 보여주는 단면도로써, 구동부 내의 링크부와 화소부의 TFT 영역의 어레이 기판의 제조공정을 예로 들어 보여주고 있다.
도 12a를 참조하면, 유리와 같은 투명한 절연물질로 이루어진 어레이 기판(210)의 화소부에 게이트전극(221)과 게이트라인(216)을 형성한다. 그리고, 어레이 기판(210)의 구동부에 제 1 링크 배선(226a)을 형성한다.
이때, 게이트전극(221)과, 게이트라인(216) 및 제 1 링크 배선(226a)은 제 1 도전막을 어레이 기판(210) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 선택적으로 패터닝하여 형성하게 된다.
제 1 도전막은 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo) 및 몰리브덴 합금 등과 같은 저저항 불투명 도전물질로 형성할 수 있다. 또한, 제 1 도전막은 저저항 도전물질이 2가지 이상 적층된 다층구조로 형성할 수 있다.
다음으로, 도 12b를 참조하면, 게이트전극(221)과, 게이트라인(216) 및 제 1 링크 배선(226a)이 형성된 어레이 기판(210) 전면에 제 1 절연막(215a)과, 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막을 형성한다.
이후, 포토리소그래피공정(제 2 마스크공정)을 통해 비정질 실리콘 박막과 n+ 비정질 실리콘 박막을 선택적으로 제거함으로써 어레이 기판(210)의 TFT 영역에 비정질 실리콘 박막으로 이루어진 액티브층(224)을 형성한다.
이때, 액티브층(224) 위에는 액티브층(224)과 실질적으로 동일한 형태로 패터닝된 n+ 비정질 실리콘 박막패턴(225)이 형성될 수 있다.
다음으로, 도 12c를 참조하면, 액티브층(224)과 n+ 비정질 실리콘 박막패턴(225)이 형성된 어레이 기판(210) 전면에 제 2 도전막을 형성한다.
이때, 제 2 도전막은 알루미늄, 알루미늄 합금, 텅스텐, 구리, 크롬, 몰리브덴 및 몰리브덴 합금 등과 같은 저저항 불투명 도전물질로 형성할 수 있다. 또한, 제 2 도전막은 저저항 도전물질이 2가지 이상 적층된 다층구조로 형성할 수 있다.
이후, 포토리소그래피공정(제 3 마스크공정)을 통해 n+ 비정질 실리콘 박막 및 제 2 도전막을 선택적으로 제거함으로써 액티브층(224) 상부에 제 2 도전막으로 이루어진 소오스전극(222)과 드레인전극(223)을 형성한다.
이때, 제 3 마스크공정을 통해 어레이 기판(210)의 데이터라인 영역에 제 2 도전막으로 이루어진 데이터라인(미도시)을 형성하는 동시에 어레이 기판(210)의 구동부에 제 2 도전막으로 이루어진 제 2 링크 배선(226b)을 형성한다.
또한, 액티브층(224) 상부에는 n+ 비정질 실리콘 박막으로 이루어지며 액티브층(224)의 소오스/드레인영역과 소오스/드레인전극(222, 223) 사이를 오믹-콘택 시키는 오믹-콘택층(225n)이 형성될 수 있다.
이때, 액티브층(224)과 데이터 배선, 즉 소오스전극(222), 드레인전극(223), 데이터라인, 제 2 링크 배선(226b)은 2번의 마스크공정을 통해 개별적으로 형성한 경우를 예로 들어 설명하고 있다. 그러나, 본 발명이 이에 한정되는 것은 아니며, 액티브층(224)과 데이터 배선은 회절노광이나 하프-톤(half tone) 노광을 이용함으로써 한번의 마스크공정을 통해 형성할 수도 있다.
다음으로, 도 12d를 참조하면, 소오스/드레인전극(222, 223)과, 데이터라인 및 제 2 링크 배선(226b)이 형성된 어레이 기판(210) 전면에 제 2 절연막(215b)을 형성한다.
이후, 포토리소그래피공정(제 4 마스크공정)을 통해 제 2 절연막(215b)과 제 1 절연막(215a)을 선택적으로 제거함으로써 제 1 링크 배선(226a)이나 제 2 링크 배선(226b)의 일부 표면을 노출시키는 제 1 콘택홀(240a)을 형성한다.
또한, 제 4 마스크공정을 통해 게이트라인(216)의 일부 표면을 노출시키는 제 2 콘택홀(240b)을 형성하며, 드레인전극(223)의 일부 표면을 노출시키는 제 3 콘택홀(240c)을 형성한다.
다음으로, 도 12e를 참조하면, 제 2 절연막(215b)이 형성된 어레이 기판(210) 전면에 제 3 도전막을 형성한다.
이때, 제 3 도전막은 터치센서용 도전물질로 형성할 수 있다. 또한, 제 3 도전막은 저저항 도전물질이 2가지 이상 적층된 다층구조로 형성할 수 있다.
이후, 포토리소그래피공정(제 5 마스크공정)을 통해 제 3 도전막을 선택적으로 제거함으로써 제 1 링크 배선(226a)과 제 2 링크 배선(226b) 상부에 각각 제 3 도전막으로 이루어진 제 1 연결 배선(226a')과 제 2 연결 배선(226b')을 형성한다.
이때, 제 1 연결 배선(226a')과 제 2 연결 배선(226b')은 각각 제 1 링크 배선(226a)과 제 2 링크 배선(226b)을 따라 제 1 링크 배선(226a)과 제 2 링크 배선(226b) 상부에 배치될 수 있다.
이때, 제 1 연결 배선(226a')은 제 1, 제 2 콘택홀(240a, 240b)을 통해 제 1 링크 배선(226a)과 게이트라인(216)을 서로 연결하고, 제 2 연결 배선(226b')은 제 1, 제 2 콘택홀(240a, 240b)을 통해 제 2 링크 배선(226b)과 게이트라인(216)을 서로 연결할 수 있다.
이때, 제 1 링크 배선(226a)과 제 2 링크 배선(226b)은 게이트라인(216)의 순서에 따라 교대로 형성되게 되는데, 이 경우 예를 들어 홀수 번째 게이트라인(216)은 제 1 링크 배선(226a)과 연결되고 짝수 번째 게이트라인(216)은 제 2 링크 배선(226b)과 연결될 수 있다.
다음으로, 도 12를 참조하면, 제 1 연결 배선(226a')과 제 2 연결 배선(226b')이 형성된 어레이 기판(210) 전면에 제 3 절연막(215c)을 형성한다.
이후, 포토리소그래피공정(제 6 마스크공정)을 통해 제 3 절연막(215c)을 선택적으로 제거함으로써 드레인전극(223)의 일부 표면을 노출시키는 제 4 콘택홀(240d)을 형성한다. 이때, 전술한 제 3 콘택홀(240c)을 형성하지 않은 상태에서 제 4 콘택홀(240d)만을 형성할 수도 있다.
다음으로, 도 12g를 참조하면, 제 3 절연막(215c)이 형성된 어레이 기판(210) 전면에 제 4 도전막을 형성한다.
이때, 제 4 도전막은 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투명한 도전물질로 형성할 수 있다.
그리고, 포토리소그래피공정(제 7 마스크공정)을 통해 제 4 도전막을 선택적으로 제거함으로써 어레이 기판(210)의 화소부에 제 4 콘택홀(240d)을 통해 드레인전극(223)과 전기적으로 접속하는 화소전극(218)을 형성한다.
또한, 제 7 마스크공정을 이용하여 제 4 도전막을 선택적으로 패터닝함으로써 제 1 링크 배선(226a)과 제 1 연결 배선(226a') 상부에 배치되는 제 1 더미 배선(245a) 및 제 2 링크 배선(226b)과 제 2 연결 배선(226b') 상부에 배치되는 제 2 더미 배선(245b)을 형성한다.
제 1 더미 배선(245a) 및 제 2 더미 배선(245b)은 제 1 링크 배선(226a)과 제 1 연결 배선(226a') 및 제 2 링크 배선(226b)과 제 2 연결 배선(226b')을 따라 배치될 수 있다.
이러한 제 1 더미 배선(245a) 및 제 2 더미 배선(245b)은 제 1 링크 배선(226a)과 제 1 연결 배선(226a') 및 제 2 링크 배선(226b)과 제 2 연결 배선(226b')과 연결되지 않아 전기적으로 절연된 상태를 가질 수 있다.
도 13은 본 발명의 제 3 실시예에 따른 표시장치의 일부를 확대하여 보여주는 평면도로써, 링크부의 일부를 확대하여 보여준다.
그리고, 도 14는 도 13에 도시된 본 발명의 제 3 실시예에 따른 표시장치에 있어, C-C'선에 따른 어레이 기판의 단면을 개략적으로 보여주는 도면이다.
이때, 도 13 및 도 14에 도시된 본 발명의 제 3 실시예에 따른 표시장치는 다층 구조의 배선을 이용하여 링크부에서 링크 배선과 게이트라인을 접속시키는 것을 특징으로 한다. 이에 의하면, 링크 배선의 저항이 감소되는 동시에 다층 구조로 ITO의 열화를 방지할 수 있다. 이외의 구성들은 전술한 본 발명의 제 1, 제 2 실시예와 실질적으로 동일하다.
도 13 및 도 14를 참조하면, 본 발명의 제 3 실시예에 따른 표시장치(300)는 매트릭스 형태로 배치된 다수의 서브 픽셀이 배치되는 화소부(320)와 서브 픽셀을 구동하는 구동부로 구성될 수 있다.
구동부에는 타이밍구동부(미도시)와, 데이터구동부(330) 및 레벨시프터 등이 포함될 수 있다.
이때, 표시장치(300)는 예를 들어, 액정표시장치나 유기전계발광표시장치와 같은 평판표시장치를 포함한다.
표시장치(300)로 액정표시장치를 예로 드는 경우, 도면들에는 자세히 도시하지 않았지만, 표시장치(300)의 패널은 크게 제 1 기판인 컬러필터 기판과, 제 2 기판인 어레이 기판(310) 및 컬러필터 기판과 어레이 기판(310) 사이에 형성된 액정층으로 구성될 수 있다.
이때, 컬러필터 기판은 적색과, 녹색 및 청색의 서브-컬러필터로 구성되는 컬러필터와, 서브-컬러필터 사이를 구분하고 액정층을 투과하는 광을 차단하는 블랙매트릭스, 그리고 컬러필터와 블랙매트릭스 상부에 형성된 오버코트층으로 이루어질 수 있다.
어레이 기판(310)에는 종횡으로 배열되어 화소영역을 정의하는 게이트라인(316)과 데이터라인이 형성되어 있으며, 게이트라인(316)과 데이터라인의 교차영역, 즉 TFT 영역에는 스위칭소자인 박막 트랜지스터가 형성될 수 있다.
이때, 박막 트랜지스터는 게이트라인(316)에 연결된 게이트전극과, 데이터라인에 연결된 소오스전극 및 화소전극에 연결된 드레인전극으로 구성될 수 있다. 또한, 박막 트랜지스터는 게이트전극과 소오스/드레인전극 사이의 절연을 위한 제 1 절연막(315a) 및 게이트전극에 공급되는 게이트전압에 의해 소오스전극과 드레인전극 사이에 전도채널을 형성하는 액티브층을 포함할 수 있다. 또한, 박막 트랜지스터는 소오스/드레인전극과 화소전극 사이의 절연을 위한 제 3 절연막(315c)을 포함할 수 있다.
이와 같이 구성되는 본 발명의 제 3 실시예에 따른 표시장치(300)는 다수의 서브 픽셀의 각 게이트라인(316)에 게이트신호를 인가하기 위해서 게이트라인(316)에 대응하는 수만큼의 링크 배선(326a, 326b)을 구비할 수 있다.
이때, 본 발명의 제 3 실시예에 따른 표시장치(300)는 게이트 배선뿐만 아니라 데이터 배선을 이용하여 링크 배선(326a, 326b)을 형성한 듀얼 링크 구조를 적용하는 것을 특징으로 한다.
이와 같이 본 발명의 제 3 실시예의 경우에는 게이트 배선 층과 데이터 배선 층에 제 1 링크 배선(326a)과 제 2 링크 배선(326b)을 이웃하도록 형성함에 따라 이웃하는 링크 배선(326a, 326b)간 간격을 줄일 수 있어 동일한 수의 링크 배선(326a, 326b)을 기존보다 적은 폭의 링크부에 설계할 수 있게 된다.
또한, 이러한 게이트 배선 층과 데이터 배선 층 각각에 형성된 제 1 링크 배선(326a)과 제 2 링크 배선(326b)은 공정 진행 중 다소간의 오버레이 시프트가 발생하더라도 서로 단락되는 일이 없이 링크 간격을 최소화할 수 있다.
특히, 본 발명의 제 3 실시예의 경우에는 제 1 링크 배선(326a)과 제 2 링크 배선(326b) 상부에 각각 제 1 연결 배선(355a)과 제 2 연결 배선(355b)이 배치되어 있는 것을 특징으로 한다.
이때, 제 1 연결 배선(355a)과 제 2 연결 배선(355b)은 AIT 구조에서의 터치센서용 배선을 이용하여 형성할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 화소전극을 구성하는 도전물질로 형성될 수 있으며, 이하에서는 설명의 편의상 이 경우에 대해 설명하기로 한다.
또한, 제 1 연결 배선(355a)과 제 2 연결 배선(355b)은 각각 제 1 링크 배선(226a)과 제 2 링크 배선(226b)을 따라 제 1 링크 배선(226a)과 제 2 링크 배선(226b) 상부에 배치될 수 있다. 이때, 도면들에는 제 1 연결 배선(355a)과 제 2 연결 배선(355b)이 각각 제 1 링크 배선(226a)과 제 2 링크 배선(226b)에 비해 더 넓은 폭을 가지는 경우를 예로 들어 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다.
이때, 제 1 연결 배선(355a)은 제 1, 제 2 콘택홀(340a, 340b)을 통해 제 1 링크 배선(326a)과 게이트라인(316)을 서로 연결하고, 제 2 연결 배선(355b)은 제 1, 제 2 콘택홀(340a, 340b)을 통해 제 2 링크 배선(326b)과 게이트라인(316)을 서로 연결하는 것을 특징으로 한다.
즉, 전술한 본 발명의 제 1, 제 2 실시예와 실질적으로 동일하게 본 발명의 제 3 실시예에 따른 표시장치(300)는 듀얼 링크 구조를 적용함에 따라 제 2 링크 배선(326b)을 게이트라인(316)과 연결시키기 위해 다수의 콘택홀(340a, 340b)을 구비한다. 제 2 링크 배선(326b)은 제 1 콘택홀(340a)을 통해 상부의 제 2 연결 배선(355b)과 전기적으로 접속하는 한편, 제 2 연결 배선(355b)은 제 2 콘택홀(340b)을 통해 하부의 게이트라인(316)에 전기적으로 접속한다. 이에 따라 제 2 링크 배선(326b)이 해당하는 게이트라인(316)과 연결된다.
이때, 제 1 링크 배선(326a)은 제 2 링크 배선(326b)과의 저항차이를 방지하기 위해, 역시 동일한 방식으로 제 1 콘택홀(340a)을 통해 상부의 제 1 연결 배선(355a)과 전기적으로 접속하는 한편, 제 1 연결 배선(355a)은 제 2 콘택홀(340b)을 통해 하부의 게이트라인(316)에 전기적으로 접속한다. 이에 따라 제 1 링크 배선(326a)이 해당하는 게이트라인(316)과 연결된다.
이와 같이 본 발명의 제 2 실시예는 링크 배선(326a, 326b)에 병렬 연결된 연결 배선(355a, 355b)에 의해 링크 배선(326a, 326b)의 저항이 감소되는 효과를 가진다. 이에 따라 이웃하는 링크 배선(326a, 326b)들 사이의 저항차이로 인한 화면상에 라인별 색상이 다른 가로 딤 현상과 같은 화상불량을 실질적으로 방지할 수 있다.
제 1 링크 배선(326a)과 제 2 링크 배선(326b)은 게이트라인(316)의 순서에 따라 교대로 형성될 수 있는데, 이 경우 예를 들어 홀수 번째 게이트라인(316)은 제 1 링크 배선(326a)과 연결되고 짝수 번째 게이트라인(316)은 제 2 링크 배선(326b)과 연결될 수 있다. 다만, 본 발명이 이와 같은 연결 방식에 한정되는 것은 아니다.
그리고, 제 1 콘택홀(340a) 및 제 2 콘택홀(340b)은 각각 제 1 링크 배선(326a)이나 제 2 링크 배선(326b) 및 게이트라인(316)을 뚫는 형태로 형성될 수도 있다. 이 경우에는 제 1 링크 배선(326a)과 게이트라인(316) 및 제 2 링크 배선(326b)과 게이트라인(316)은 각각 그 상부의 제 1 연결 배선(355a) 및 제 2 연결 배선(355b)과 측면-콘택을 할 수 있다. 다만, 본 발명이 이와 같은 측면-콘택의 접속 방식에 한정되는 것은 아니다.
이와 같이 구성되는 본 발명의 제 3 실시예에 따른 표시장치(300)는 제 1 연결 배선(355a) 및 제 2 연결 배선(355b)을 2층 이상의 다층 구조로 형성하여 링크 배선(326a, 326b)들을 습기로부터 보호함으로써 부식을 방지하는 것을 특징으로 한다. 일 예로, 제 1 연결 배선(355a) 및 제 2 연결 배선(355b)은 ITO/M/ITO의 3층 구조로 형성할 수 있으며, 이때 M은 전기가 흐를 수 있는 모든 종류의 도전물질을 포함할 수 있다.
이 경우 제 1 연결 배선(355a)은 하층 제 1 연결 배선(355a')과, 중간층 제 1 연결 배선(355a") 및 상층 제 1 연결 배선(355a'")으로 구성될 수 있다. 또한, 제 2 연결 배선(355b)은 하층 제 2 연결 배선(355b')과, 중간층 제 2 연결 배선(355b") 및 상층 제 2 연결 배선(355b'")으로 구성될 수 있다.
이하, 상기와 같이 구성되는 표시장치의 제조방법을 도면을 참조하여 상세히 설명한다.
도 15a 내지 도 15e는 도 14에 도시된 본 발명의 제 3 실시예에 따른 어레이 기판의 제조공정을 순차적으로 보여주는 단면도로써, 구동부 내의 링크부와 화소부의 TFT 영역의 어레이 기판의 제조공정을 예로 들어 보여주고 있다.
도 15a를 참조하면, 유리와 같은 투명한 절연물질로 이루어진 어레이 기판(310)의 화소부에 게이트전극(321)과 게이트라인(316)을 형성한다. 그리고, 어레이 기판(310)의 구동부에 제 1 링크 배선(326a)을 형성한다.
이때, 게이트전극(321)과, 게이트라인(316) 및 제 1 링크 배선(326a)은 제 1 도전막을 어레이 기판(310) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 선택적으로 패터닝하여 형성하게 된다.
제 1 도전막은 알루미늄, 알루미늄 합금, 텅스텐, 구리, 크롬, 몰리브덴 및 몰리브덴 합금 등과 같은 저저항 불투명 도전물질로 형성할 수 있다. 또한, 제 1 도전막은 저저항 도전물질이 2가지 이상 적층된 다층구조로 형성할 수 있다.
다음으로, 도 15b를 참조하면, 게이트전극(321)과, 게이트라인(316) 및 제 1 링크 배선(326a)이 형성된 어레이 기판(310) 전면에 제 1 절연막(315a)과, 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막을 형성한다.
이후, 포토리소그래피공정(제 2 마스크공정)을 통해 비정질 실리콘 박막과 n+ 비정질 실리콘 박막을 선택적으로 제거함으로써 어레이 기판(310)의 TFT 영역에 비정질 실리콘 박막으로 이루어진 액티브층(324)을 형성한다.
이때, 액티브층(324) 위에는 액티브층(324)과 실질적으로 동일한 형태로 패터닝된 n+ 비정질 실리콘 박막패턴(325)이 형성될 수 있다.
다음으로, 도 15c를 참조하면, 액티브층(324)과 n+ 비정질 실리콘 박막패턴(325)이 형성된 어레이 기판(310) 전면에 제 2 도전막을 형성한다.
이때, 제 2 도전막은 알루미늄, 알루미늄 합금, 텅스텐, 구리, 크롬, 몰리브덴 및 몰리브덴 합금 등과 같은 저저항 불투명 도전물질로 형성할 수 있다. 또한, 제 2 도전막은 저저항 도전물질이 2가지 이상 적층된 다층구조로 형성할 수 있다.
이후, 포토리소그래피공정(제 3 마스크공정)을 통해 n+ 비정질 실리콘 박막 및 제 2 도전막을 선택적으로 제거함으로써 액티브층(324) 상부에 제 2 도전막으로 이루어진 소오스전극(322)과 드레인전극(323)을 형성한다.
이때, 제 3 마스크공정을 통해 어레이 기판(310)의 데이터라인 영역에 제 2 도전막으로 이루어진 데이터라인(미도시)을 형성하는 동시에 어레이 기판(310)의 구동부에 제 2 도전막으로 이루어진 제 2 링크 배선(326b)을 형성한다.
또한, 액티브층(324) 상부에는 n+ 비정질 실리콘 박막으로 이루어지며 액티브층(324)의 소오스/드레인영역과 소오스/드레인전극(322, 323) 사이를 오믹-콘택 시키는 오믹-콘택층(325n)이 형성될 수 있다.
이때, 액티브층(324)과 데이터 배선, 즉 소오스전극(322), 드레인전극(323), 데이터라인, 제 2 링크 배선(326b)은 2번의 마스크공정을 통해 개별적으로 형성한 경우를 예로 들어 설명하고 있다. 그러나, 본 발명이 이에 한정되는 것은 아니며, 액티브층(324)과 데이터 배선은 회절노광이나 하프-톤 노광을 이용함으로써 한번의 마스크공정을 통해 형성할 수도 있다.
다음으로, 도 15d를 참조하면, 소오스/드레인전극(322, 323)과, 데이터라인 및 제 2 링크 배선(326b)이 형성된 어레이 기판(310) 전면에 제 2 절연막(315b)을 형성한다.
이후, 포토리소그래피공정(제 4 마스크공정)을 통해 제 2 절연막(315b)과 제 1 절연막(315a)을 선택적으로 제거함으로써 제 1 링크 배선(326a)이나 제 2 링크 배선(326b)의 일부 표면을 노출시키는 제 1 콘택홀(340a)을 형성한다.
또한, 제 4 마스크공정을 통해 게이트라인(316)의 일부 표면을 노출시키는 제 2 콘택홀(340b)을 형성하며, 드레인전극(323)의 일부 표면을 노출시키는 제 3 콘택홀(340c)을 형성한다.
다음으로, 도 15e를 참조하면, 제 2 절연막(315b)이 형성된 어레이 기판(310) 전면에 제 3 도전막을 형성한다.
이때, 제 3 도전막은 ITO 또는 IZO와 같은 투명한 도전물질로 형성할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 전술한 바와 같이 제 3 도전막은 터치센서용 도전물질로 형성할 수도 있다.
이후, 포토리소그래피공정(제 5 마스크공정)을 통해 제 3 도전막을 선택적으로 제거함으로써 어레이 기판(310)의 화소부에 제 3 콘택홀(340c)을 통해 드레인전극(323)과 전기적으로 접속하는 화소전극(318)을 형성한다.
또한, 제 1 링크 배선(326a)과 제 2 링크 배선(326b) 상부에 각각 제 3 도전막으로 이루어진 제 1 연결 배선(355a)과 제 2 연결 배선(355b)을 형성한다.
이때, 제 1 연결 배선(355a)과 제 2 연결 배선(355b)은 각각 제 1 링크 배선(326a)과 제 2 링크 배선(326b)을 따라 제 1 링크 배선(326a)과 제 2 링크 배선(326b) 상부에 배치될 수 있다.
이때, 제 1 연결 배선(355a)은 제 1, 제 2 콘택홀(340a, 340b)을 통해 제 1 링크 배선(326a)과 게이트라인(316)을 서로 연결하고, 제 2 연결 배선(355b)은 제 1, 제 2 콘택홀(340a, 340b)을 통해 제 2 링크 배선(326b)과 게이트라인(316)을 서로 연결할 수 있다.
즉, 제 1 링크 배선(326a)은 제 1 콘택홀(340a)을 통해 상부의 제 1 연결 배선(355a)과 전기적으로 접속하며, 제 1 연결 배선(355a)은 제 2 콘택홀(340b)을 통해 하부의 게이트라인(316)에 전기적으로 접속한다.
또한, 제 2 링크 배선(326b)은 제 1 콘택홀(340a)을 통해 상부의 제 2 연결 배선(355b)과 전기적으로 접속하며, 제 2 연결 배선(355b)은 제 2 콘택홀(340b)을 통해 하부의 게이트라인(316)에 전기적으로 접속한다.
이때, 제 1 링크 배선(326a)과 제 2 링크 배선(326b)은 게이트라인(316)의 순서에 따라 교대로 형성되게 되는데, 이 경우 예를 들어 홀수 번째 게이트라인(316)은 제 1 링크 배선(326a)과 연결되고 짝수 번째 게이트라인(316)은 제 2 링크 배선(326b)과 연결될 수 있다.
제 1 연결 배선(355a)과 제 2 연결 배선(355b)은 2층 이상의 다층 구조로 형성될 수 있다.
일 예로, 제 1 연결 배선(355a)은 하층 제 1 연결 배선(355a')과, 중간층 제 1 연결 배선(355a") 및 상층 제 1 연결 배선(355a'")으로 구성될 수 있다. 또한, 제 2 연결 배선(355b)은 하층 제 2 연결 배선(355b')과, 중간층 제 2 연결 배선(355b") 및 상층 제 2 연결 배선(355b'")으로 구성될 수 있다. 또한, 화소전극(318)은 하층 화소전극(318')과, 중간층 화소전극(318") 및 상층 화소전극(318'")으로 구성될 수 있다.
도 16a 및 도 16b는 본 발명의 제 4 실시예에 따른 표시장치의 일부를 확대하여 보여주는 평면도로써, 링크부의 일부를 확대하여 보여준다. 이때, 도 16b는 도 16a에 도시된 표시장치에서, 그 하부의 링크 배선들을 보여주기 위해 상부 더미 배선들을 제외하여 보여주고 있다.
그리고, 도 17은 도 16a에 도시된 본 발명의 제 4 실시예에 따른 표시장치에 있어, B-B'선에 따른 어레이 기판의 단면을 개략적으로 보여주는 도면이다.
이때, 도 16a와, 도 16b 및 도 17에 도시된 본 발명의 제 4 실시예에 따른 표시장치는 데이터 배선을 이용하여 링크부에서 링크 배선을 게이트라인에 접속시키는 한편, 상부 층에 추가적인 배선을 형성하여 링크 배선을 보호함으로써 부식을 방지하는 것을 특징으로 한다. 이외의 구성들은 전술한 본 발명의 제 1, 제 2, 제 3 실시예와 실질적으로 동일하다.
도 16a와, 도 16b 및 도 17을 참조하면, 본 발명의 제 4 실시예에 따른 표시장치(400)는 매트릭스 형태로 배치된 다수의 서브 픽셀이 배치되는 화소부(420)와 서브 픽셀을 구동하는 구동부로 구성될 수 있다.
도시하지 않았지만, 구동부에는 타이밍구동부와, 데이터구동부 및 레벨시프터 등이 포함될 수 있다.
이때, 표시장치(400)는 예를 들어, 액정표시장치나 유기전계발광표시장치와 같은 평판표시장치를 포함한다.
표시장치(400)로 액정표시장치를 예로 드는 경우, 도면들에는 자세히 도시하지 않았지만, 표시장치(400)의 패널은 크게 제 1 기판인 컬러필터 기판과, 제 2 기판인 어레이 기판(410) 및 컬러필터 기판과 어레이 기판(410) 사이에 형성된 액정층으로 구성될 수 있다.
이때, 컬러필터 기판은 적색과, 녹색 및 청색의 서브-컬러필터로 구성되는 컬러필터와, 서브-컬러필터 사이를 구분하고 액정층을 투과하는 광을 차단하는 블랙매트릭스, 그리고 컬러필터와 블랙매트릭스 상부에 형성된 오버코트층으로 이루어질 수 있다.
어레이 기판(410)에는 종횡으로 배열되어 화소영역을 정의하는 게이트라인(416)과 데이터라인이 형성되어 있으며, 게이트라인(416)과 데이터라인의 교차영역, 즉 TFT 영역에는 스위칭소자인 박막 트랜지스터가 형성될 수 있다.
이때, 박막 트랜지스터는 게이트라인(416)에 연결된 게이트전극과, 데이터라인에 연결된 소오스전극 및 화소전극에 연결된 드레인전극으로 구성될 수 있다. 또한, 박막 트랜지스터는 게이트전극과 소오스/드레인전극 사이의 절연을 위한 제 1 절연막(415a) 및 게이트전극에 공급되는 게이트전압에 의해 소오스전극과 드레인전극 사이에 전도채널을 형성하는 액티브층을 포함할 수 있다. 또한, 박막 트랜지스터는 소오스/드레인전극과 화소전극 사이의 절연을 위한 제 2 절연막(415b) 및 제 3 절연막(415c)을 포함할 수 있다.
이와 같이 구성되는 본 발명의 제 4 실시예에 따른 표시장치(400)는 다수의 서브 픽셀의 각 게이트라인(416)에 게이트신호를 인가하기 위해서 게이트라인(416)에 대응하는 수만큼의 링크 배선(426a, 426b)을 구비할 수 있다.
이때, 본 발명의 제 4 실시예에 따른 표시장치(400)는 게이트 배선뿐만 아니라 데이터 배선을 이용하여 링크 배선(426a, 426b)을 형성한 듀얼 링크 구조를 적용하는 것을 특징으로 한다.
이와 같이 본 발명의 제 4 실시예의 경우에는 게이트 배선 층과 데이터 배선 층에 제 1 링크 배선(426a)과 제 2 링크 배선(426b)을 이웃하도록 형성함에 따라 이웃하는 링크 배선(426a, 426b)간 간격을 줄일 수 있어 동일한 수의 링크 배선(426a, 426b)을 기존보다 적은 폭의 링크부에 설계할 수 있게 된다.
또한, 이러한 게이트 배선 층과 데이터 배선 층 각각에 형성된 제 1 링크 배선(426a)과 제 2 링크 배선(426b)은 공정 진행 중 다소간의 오버레이 시프트가 발생하더라도 서로 단락되는 일이 없이 링크 간격을 최소화할 수 있다.
특히, 본 발명의 제 4 실시예의 경우에는 데이터 배선 층의 제 2 링크 배선(426b)이 게이트라인(416)에 직접 접속하거나, 제 1 링크 배선(426a)이 연결 배선(426a')을 통해 게이트라인(416)에 접속하는 것을 특징으로 한다.
즉, 제 2 링크 배선(426b)의 경우에는 데이터 배선 층에 위치하므로 제 2 콘택홀(440b)을 통해 그 하부의 게이트라인(416)에 연결된다.
그리고, 제 1 링크 배선(426a)의 경우에는 게이트 배선 층에 위치하므로 제 1 콘택홀(440a)을 통해 제 1 링크 배선(426a)과 연결 배선(426a')을 서로 연결하고, 연결 배선(426a')은 제 3 콘택홀(440c)을 통해 그 하부의 게이트라인(416)에 연결된다.
이때, 제 1, 제 2 콘택홀(440a, 440b)이 형성된 점핑부는 이웃하는 링크 배선(426a, 426b)들 사이의 저항차이를 고려하여 각각의 링크 배선(426a, 426b)에 대해 그 위치를 적절히 조절할 수 있다.
제 1 링크 배선(426a)과 제 2 링크 배선(426b)은 게이트라인(416)의 순서에 따라 교대로 형성될 수 있는데, 이 경우 예를 들어 홀수 번째 게이트라인(416)은 제 1 링크 배선(426a)과 연결되고 짝수 번째 게이트라인(416)은 제 2 링크 배선(426b)과 연결될 수 있다. 다만, 본 발명이 이와 같은 연결 방식에 한정되는 것은 아니다.
그리고, 제 1 콘택홀(440a) 및 제 2 콘택홀(440b)이나 제 3 콘택홀(440c)은 각각 제 1 링크 배선(426a) 및 게이트라인(416)을 뚫는 형태로 형성될 수도 있다. 이 경우에는 제 1 링크 배선(426a)과 게이트라인(416) 및 게이트라인(416)은 각각 그 상부의 연결 배선(426a') 및 제 2 링크 배선(426b)과 측면-콘택을 할 수 있다. 다만, 본 발명이 이와 같은 측면-콘택의 접속 방식에 한정되는 것은 아니다.
이와 같이 구성되는 본 발명의 제 4 실시예에 따른 표시장치(400)는 상부 층, 즉 제 2 절연막(415b) 위에 추가적인 더미 배선(445a, 445b)을 형성하여 링크 배선(426a, 426b)들을 습기로부터 보호함으로써 부식을 방지하는 것을 특징으로 한다.
이때, 더미 배선(445a, 445b)은 제 1 링크 배선(426a)과 연결 배선(426a') 상부에 배치되는 제 1 더미 배선(445a) 및 제 2 링크 배선(426b)과 (구동부 쪽으로 연장된) 게이트라인(416) 상부에 배치되는 제 2 더미 배선(445b)으로 구성될 수 있다.
제 1 더미 배선(445a) 및 제 2 더미 배선(445b)은 제 1 링크 배선(426a)과 연결 배선(426a') 및 제 2 링크 배선(426b)과 게이트라인(416)을 따라 배치될 수 있다.
이때, 도면들에는 제 1 더미 배선(445a)과 제 2 더미 배선(445b)이 각각 제 1 링크 배선(426a)과 제 2 링크 배선(426b)에 대해 더 큰 폭을 가지는 경우를 예로 들어 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다.
이러한 제 1 더미 배선(445a) 및 제 2 더미 배선(445b)은 제 1 링크 배선(426a)과 연결 배선(426a') 및 제 2 링크 배선(426b)과 게이트라인(416)과 연결되지 않아 전기적으로 절연된 상태를 가질 수 있다.
이하, 상기와 같이 구성되는 표시장치의 제조방법을 도면을 참조하여 상세히 설명한다.
도 18a 내지 도 18f는 도 17에 도시된 본 발명의 제 4 실시예에 따른 어레이 기판의 제조공정을 순차적으로 보여주는 단면도로써, 구동부 내의 링크부와 화소부의 TFT 영역의 어레이 기판의 제조공정을 예로 들어 보여주고 있다.
도 18a를 참조하면, 유리와 같은 투명한 절연물질로 이루어진 어레이 기판(410)의 화소부에 게이트전극(421)과 게이트라인(416)을 형성한다. 그리고, 어레이 기판(410)의 구동부에 제 1 링크 배선(426a)을 형성한다.
이때, 게이트전극(421)과, 게이트라인(416) 및 제 1 링크 배선(426a)은 제 1 도전막을 어레이 기판(410) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 선택적으로 패터닝하여 형성하게 된다.
제 1 도전막은 알루미늄, 알루미늄 합금, 텅스텐, 구리, 크롬, 몰리브덴 및 몰리브덴 합금 등과 같은 저저항 불투명 도전물질로 형성할 수 있다. 또한, 제 1 도전막은 저저항 도전물질이 2가지 이상 적층된 다층구조로 형성할 수 있다.
다음으로, 도 18b를 참조하면, 게이트전극(421)과, 게이트라인(416) 및 제 1 링크 배선(426a)이 형성된 어레이 기판(410) 전면에 제 1 절연막(415a)을 형성한다.
이후, 포토리소그래피공정(제 2 마스크공정)을 통해 제 1 절연막(415a)을 선택적으로 제거함으로써 제 1 링크 배선(426a) 및 게이트라인(416)의 일부 표면을 각각 노출시키는 제 1 콘택홀(440a) 및 제 2 콘택홀(미도시)이나 제 3 콘택홀(440c)을 형성한다.
다음으로, 도 18c를 참조하면, 제 1 절연막(415a)이 형성된 어레이 기판(410) 전면에 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막을 형성한다.
이후, 포토리소그래피공정(제 3 마스크공정)을 통해 비정질 실리콘 박막과 n+ 비정질 실리콘 박막을 선택적으로 제거함으로써 어레이 기판(410)의 TFT 영역에 비정질 실리콘 박막으로 이루어진 액티브층(424)을 형성한다.
이때, 액티브층(424) 위에는 액티브층(424)과 실질적으로 동일한 형태로 패터닝된 n+ 비정질 실리콘 박막패턴(425)이 형성될 수 있다.
다음으로, 도 18d를 참조하면, 액티브층(424)과 n+ 비정질 실리콘 박막패턴(425)이 형성된 어레이 기판(410) 전면에 제 2 도전막을 형성한다.
이때, 제 2 도전막은 알루미늄, 알루미늄 합금, 텅스텐, 구리, 크롬, 몰리브덴 및 몰리브덴 합금 등과 같은 저저항 불투명 도전물질로 형성할 수 있다. 또한, 제 2 도전막은 저저항 도전물질이 2가지 이상 적층된 다층구조로 형성할 수 있다.
이후, 포토리소그래피공정(제 4 마스크공정)을 통해 n+ 비정질 실리콘 박막 및 제 2 도전막을 선택적으로 제거함으로써 액티브층(424) 상부에 제 2 도전막으로 이루어진 소오스전극(422)과 드레인전극(423)을 형성한다.
또한, 액티브층(424) 상부에는 n+ 비정질 실리콘 박막으로 이루어지며 액티브층(424)의 소오스/드레인영역과 소오스/드레인전극(422, 423) 사이를 오믹-콘택 시키는 오믹-콘택층(425n)이 형성될 수 있다.
이때, 제 4 마스크공정을 통해 어레이 기판(410)의 데이터라인 영역에 제 2 도전막으로 이루어진 데이터라인(미도시)을 형성하는 동시에 어레이 기판(410)의 구동부에 제 2 도전막으로 이루어진 제 2 링크 배선(426b)을 형성한다.
이때, 제 2 링크 배선(426b)은 제 2 콘택홀을 통해 게이트라인(416)과 전기적으로 접속한다.
또한, 제 4 마스크공정을 통해 어레이 기판(410)의 구동부에 제 2 도전막으로 이루어진 연결 배선(426a')을 형성한다. 이때, 연결 배선(426a')은 제 1 콘택홀(440a)을 통해 제 1 링크 배선(426a)과 연결되는 동시에 제 3 콘택홀(440c)을 통해 게이트라인(416)에 연결된다.
이때, 액티브층(424)과 데이터 배선, 즉 소오스전극(422), 드레인전극(423), 데이터라인, 제 2 링크 배선(426b) 및 연결 배선(426a')은 2번의 마스크공정을 통해 개별적으로 형성한 경우를 예로 들어 설명하고 있다. 그러나, 본 발명이 이에 한정되는 것은 아니며, 액티브층(424)과 데이터 배선은 회절노광이나 하프-톤 노광을 이용함으로써 한번의 마스크공정을 통해 형성할 수도 있다.
다음으로, 도 18e를 참조하면, 소오스/드레인전극(422, 423), 데이터라인, 제 2 링크 배선(426b) 및 연결 배선(426a')이 형성된 어레이 기판(410) 전면에 제 2 절연막(415b)을 형성한다.
이후, 포토리소그래피공정(제 5 마스크공정)을 통해 제 2 절연막(415b)을 선택적으로 제거함으로써 드레인전극(423)의 일부 표면을 노출시키는 제 4 콘택홀(440d)을 형성한다.
다음으로, 도 18f를 참조하면, 제 2 절연막(415b)이 형성된 어레이 기판(410) 전면에 제 3 도전막을 형성한다.
이때, 제 3 도전막은 ITO 또는 IZO와 같은 투명한 도전물질로 형성할 수 있다.
그리고, 포토리소그래피공정(제 6 마스크공정)을 통해 제 3 도전막을 선택적으로 제거함으로써 어레이 기판(410)의 화소부에 제 4 콘택홀(440d)을 통해 드레인전극(423)과 전기적으로 접속하는 화소전극(418)을 형성한다.
이때, 제 6 마스크공정을 이용하여 제 4 도전막을 선택적으로 패터닝함으로써 제 1 링크 배선(426a)과 연결 배선(426a') 및 제 2 링크 배선(426b)과 게이트라인(416) 상부에 각각 제 1 더미 배선(445a) 및 제 2 더미 배선(445b)을 형성한다.
제 1 더미 배선(445a) 및 제 2 더미 배선(445b)은 제 1 링크 배선(426a)과 연결 배선(426a') 및 제 2 링크 배선(426b)과 게이트라인(416)을 따라 배치될 수 있다.
이러한 제 1 더미 배선(445a) 및 제 2 더미 배선(445b)은 제 1 링크 배선(426a)과 연결 배선(426a') 및 제 2 링크 배선(426b)과 게이트라인(416)과 연결되지 않아 전기적으로 절연된 상태를 가질 수 있다.
이와 같이 구성된 본 발명의 제 1, 제 2, 제 3, 제 4 실시예의 어레이 기판은 화상표시 영역의 외곽에 형성된 실런트에 의해 컬러필터 기판과 대향하여 합착되게 되는데, 이때 컬러필터 기판에는 박막 트랜지스터와 게이트라인 및 데이터라인으로 빛이 새는 것을 방지하는 블랙매트릭스와 적색과, 녹색 및 청색의 컬러를 구현하기 위한 컬러필터가 형성되어 있다.
이때, 컬러필터 기판과 어레이 기판의 합착은 컬러필터 기판 또는 어레이 기판에 형성된 합착키를 통해 이루어진다.
본 발명은 액정표시장치뿐만 아니라 박막 트랜지스터를 이용하여 제작하는 다른 표시장치, 예를 들어 구동 트랜지스터에 유기발광다이오드가 연결된 유기전계발광 표시장치에도 이용될 수 있다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
100,200,300,400 : 표시장치 110,210,310,410 : 어레이 기판
116,216,316,416 : 게이트라인 120,220,320,420 : 화소부
126a,226a,326a,426a : 제 1 링크 배선
126b,226b,326b,426b : 제 2 링크 배선
226a',226b',355a,355b,426a' : 연결 배선
245a,245b,445a,445b : 더미 배선

Claims (17)

  1. 화소부와 구동부를 포함하는 제1 기판;
    상기 제1 기판 상에 위치하며, 상기 제1 기판의 상기 화소부에 배치되는 게이트 라인과 상기 구동부에 배치되는 제1 링크 배선;
    상기 게이트 라인 및 상기 제1 링크 배선 상에 위치하며, 상기 제1 기판의 상기 화소부 및 상기 구동부에 배치되는 제1 절연막;
    상기 제1 절연막 상에 위치하며, 상기 제1 기판의 상기 화소부에 배치되는 데이터 라인과 상기 구동부에 배치되는 제2 링크 배선;
    상기 데이터 라인 및 상기 제2 링크 배선 상에 위치하며, 상기 제1 기판의 상기 화소부 및 상기 구동부에 배치되는 제2 절연막;
    상기 제2 절연막 상에 위치하며, 상기 제1 기판의 상기 구동부에 배치되는 제1 연결 배선 및 제2 연결 배선;
    상기 제1 연결 배선 및 상기 제2 연결 배선 상에 위치하며, 상기 제1 기판의 상기 화소부 및 상기 구동부에 배치되는 제3 절연막; 및
    상기 제3 절연막 상에 위치하며, 상기 제1 기판의 상기 구동부에 배치되는 제1 더미 배선 및 제2 더미 배선을 포함하고,
    상기 제 1 연결 배선은 상기 제 1 링크 배선을 따라 배치되며, 상기 제 1 링크 배선과 홀수 번째 게이트라인을 서로 연결시키고,
    상기 제 2 연결 배선은 상기 제 2 링크 배선을 따라 배치되며, 상기 제 2 링크 배선과 짝수 번째 게이트라인을 서로 연결시키며,
    상기 제 1 더미 배선은 상기 제1 연결 배선을 따라 배치되고, 상기 제2 더미 배선은 상기 제2 연결 배선을 따라 배치되는 표시장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서, 상기 제 1 링크 배선은 상기 제1 절연막 및 상기 제2 절연막의 제3 콘택홀을 통해 상기 제 1 연결 배선과 전기적으로 접속하며, 상기 제 1 연결 배선은 상기 제1 절연막 및 상기 제2 절연막의 제4 콘택홀을 통해 상기 게이트라인에 전기적으로 접속하는 표시장치.
  6. 제 5 항에 있어서, 상기 제 1 링크 배선은 제 1 콘택홀을 통해 상기 제 1 연결 배선과 전기적으로 접속하며, 상기 제 1 연결 배선은 제 2 콘택홀을 통해 상기 게이트라인에 전기적으로 접속하는 표시장치.
  7. 제 1 항에 있어서, 상기 제 1 더미 배선 및 상기 제 2 더미 배선은 각각 상기 제 1 링크 배선과 상기 제 1 연결 배선 및 상기 제 2 링크 배선과 상기 제 2 연결 배선으로부터 전기적으로 절연되어 있는 표시장치.
  8. 삭제
  9. 화소부와 구동부를 포함하는 제1 기판;
    상기 제1 기판 상에 위치하며, 상기 제1 기판의 상기 화소부에 배치되는 게이트 라인과 상기 구동부에 배치되는 제1 링크 배선;
    상기 게이트 라인 및 상기 제1 링크 배선 상에 위치하며, 상기 제1 기판의 상기 화소부 및 상기 구동부에 배치되는 제1 절연막;
    상기 제1 절연막 상에 위치하며, 상기 제1 기판의 상기 화소부에 배치되는 데이터 라인, 상기 구동부에 배치되는 연결 배선 및 상기 구동부에 배치되는 제2 링크 배선;
    상기 데이터 라인, 상기 제2 링크 배선 및 상기 연결 배선 상에 위치하며, 상기 제1 기판의 상기 화소부 및 상기 구동부에 배치되는 제2 절연막; 및
    상기 제2 절연막 상에 위치하며, 상기 제1 기판의 상기 구동부에 배치되는 제1 더미 배선 및 제2 더미 배선을 포함하고,
    상기 제 1 더미 배선은 상기 제 1 링크 배선과 상기 연결 배선을 따라 상기 제 1 링크 배선과 상기 연결 배선 상부에 배치되며,
    상기 제 2 더미 배선은 상기 제 2 링크 배선과 상기 게이트라인을 따라 상기 제 2 링크 배선과 상기 게이트라인 상부에 배치되고,
    상기 연결 배선은 상기 제1 링크 배선을 따라 배치되며, 상기 제 1 링크 배선과 홀수 번째 게이트라인을 서로 연결시키고,
    상기 제2 링크 배선과 짝수 번째 게이트라인은 서로 직접 연결되는 표시장치.
  10. 제 9 항에 있어서, 상기 제 2 링크 배선은 제 2 콘택홀을 통해 상기 짝수 번째 게이트라인에 연결되며,
    상기 제 1 링크 배선은 제 1 콘택홀을 통해 상기 연결 배선과 연결되고, 제 3 콘택홀을 통해 상기 홀수 번째 게이트라인에 연결되는 표시장치.
  11. 제 10 항에 있어서, 상기 제 1, 제 2 콘택홀이 위치하는 점핑부는 이웃하는 제 1, 제 2 링크 배선들에 대해 서로 다른 위치에 배치되는 표시장치.
  12. 삭제
  13. 제 9 항에 있어서, 상기 제 1 더미 배선 및 상기 제 2 더미 배선은 각각 상기 제 1 링크 배선 및 상기 제 2 링크 배선으로부터 전기적으로 절연되어 있는 표시장치.
  14. 제 1 항에 있어서,
    상기 제1 기판의 상기 화소부에 배치되며, 게이트 전극, 상기 제1 절연막을 사이에 두고서 상기 게이트 전극과 중첩하는 액티브층, 상기 액티브층, 및 상기 제1 절연막 상에 배치되는 소오스 및 드레인 전극을 구비하는 박막 트랜지스터를 더 포함하고,
    상기 제2 절연막 및 상기 제3 절연막은 상기 박막 트랜지스터 상에 배치되는 는 표시장치.
  15. 제 14 항에 있어서,
    상기 제2 절연막 및 상기 제3 절연막 상에 배치되며, 상기 제2 절연막 및 상기 제3 절연막의 콘택홀을 통하여 상기 박막 트랜지스터와 연결되는 화소전극을 더 포함하고,
    상기 화소부에 배치된 상기 화소전극은 상기 구동부에 배치된 상기 제1 및 제2 더미 배선과 동일한 층 상에 배치되고,
    상기 구동부에 배치된 상기 제1 및 제2 연결배선은 상기 제2 절연막과 상기 제3 절연막 사이에 배치되고,
    상기 화소부에 배치된 상기 박막 트랜지스터의 상기 소오스 및 드레인 전극과 상기 구동부에 배치된 상기 제2 연결배선은 동일한 층상에 배치되며,
    상기 화소부에 배치된 상기 박막 트랜지스터의 상기 게이트 전극은 상기 구동부에 배치된 상기 제1 연결배선과 동일한 층상에 배치되는 표시장치.
  16. 제 1 항에 있어서,
    상기 제 1 더미 배선은 상기 제 1 연결 배선과 동일한 폭일 가지고, 상기 제2 더미 배선은 상기 제 2 연결 배선과 동일한 폭을 갖는 표시장치.
  17. 제 9 항에 있어서,
    상기 제 1 더미 배선과 상기 제 2 더미 배선은 상기 제 1 링크 배선 및 상기 제 2 링크 배선보다 더 큰 폭을 갖는 표시장치.

KR1020150191644A 2015-12-31 2015-12-31 표시장치 KR102430580B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150191644A KR102430580B1 (ko) 2015-12-31 2015-12-31 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150191644A KR102430580B1 (ko) 2015-12-31 2015-12-31 표시장치

Publications (2)

Publication Number Publication Date
KR20170080285A KR20170080285A (ko) 2017-07-10
KR102430580B1 true KR102430580B1 (ko) 2022-08-08

Family

ID=59356384

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150191644A KR102430580B1 (ko) 2015-12-31 2015-12-31 표시장치

Country Status (1)

Country Link
KR (1) KR102430580B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102393796B1 (ko) 2018-02-12 2022-05-04 삼성디스플레이 주식회사 감지 유닛 및 이를 포함하는 표시 장치
KR102586042B1 (ko) 2018-04-06 2023-10-10 삼성디스플레이 주식회사 디스플레이 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101903667B1 (ko) * 2011-08-18 2018-10-04 엘지디스플레이 주식회사 표시장치 및 그 제조방법
KR20130031559A (ko) * 2011-09-21 2013-03-29 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR101397682B1 (ko) * 2012-06-26 2014-05-26 (주)네패스디스플레이 투명 전극 구조물을 가지는 윈도우 일체형 터치스크린 패널 및 그 제조 방법

Also Published As

Publication number Publication date
KR20170080285A (ko) 2017-07-10

Similar Documents

Publication Publication Date Title
US9190421B2 (en) Display device and fabrication method thereof
KR101885806B1 (ko) 액정표시장치 및 그 제조방법
US10707278B2 (en) Backplane substrate and flexible display using the same
JP5713969B2 (ja) ラインオンガラス型液晶表示装置及びその製造方法
KR101586677B1 (ko) 표시장치 및 그 제조방법
US10254578B2 (en) Liquid crystal display device and method of manufacturing the same
US9983451B2 (en) Rework method of array substrate for display device and array substrate formed by the method
US8587738B2 (en) Liquid crystal display device and manufacturing method thereof
KR101903667B1 (ko) 표시장치 및 그 제조방법
JP2006209089A (ja) 表示装置
US20170357114A1 (en) Driver of display device and manufacturing method of the same
JP5638403B2 (ja) 表示装置
KR101348756B1 (ko) 필름-칩 복합체와 이를 포함하는 표시장치
US11302719B2 (en) Thin film transistor substrate and display panel
KR101854698B1 (ko) 어레이 기판 및 이의 제조방법
KR102295611B1 (ko) 박막트랜지스터 어레이 기판의 제조방법
KR101936368B1 (ko) 표시장치 및 그 제조방법
KR102430580B1 (ko) 표시장치
WO2018188656A1 (zh) 阵列基板及显示装置
KR20170054597A (ko) 표시 기판, 이를 포함하는 액정 표시 장치, 및 이의 제조 방법
KR101893844B1 (ko) 표시장치 및 그 제조방법
KR20140095357A (ko) 박막트랜지스터 어레이 기판 및 그의 제조방법
KR102565292B1 (ko) 횡전계방식 액정표시장치
KR20080057034A (ko) 액정표시장치 및 그 제조방법
KR102245998B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant