TWI833341B - 電路板及其製備方法 - Google Patents

電路板及其製備方法 Download PDF

Info

Publication number
TWI833341B
TWI833341B TW111132581A TW111132581A TWI833341B TW I833341 B TWI833341 B TW I833341B TW 111132581 A TW111132581 A TW 111132581A TW 111132581 A TW111132581 A TW 111132581A TW I833341 B TWI833341 B TW I833341B
Authority
TW
Taiwan
Prior art keywords
layer
circuit
circuit board
copper foil
graphene
Prior art date
Application number
TW111132581A
Other languages
English (en)
Other versions
TW202410750A (zh
Inventor
廖中興
蘇珊 撒迦利亞
Original Assignee
先豐通訊股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 先豐通訊股份有限公司 filed Critical 先豐通訊股份有限公司
Priority to TW111132581A priority Critical patent/TWI833341B/zh
Application granted granted Critical
Publication of TWI833341B publication Critical patent/TWI833341B/zh
Publication of TW202410750A publication Critical patent/TW202410750A/zh

Links

Images

Landscapes

  • Laminated Bodies (AREA)

Abstract

本申請提供一種電路板及其製備方法,製備方法包括:在銅箔層表面形成石墨烯層,在石墨烯層表面形成黏接層,得到複合板;線路基板的至少一側壓合複合板;將銅箔層製作形成第一線路層;將石墨烯層製作形成第二線路層,第一線路層和第二線路層相貼合構成導電層,得到電路板。本申請通過在銅箔層上生長石墨烯層,並製作成包括適於傳送低頻訊號的第一線路層和適於傳送高頻訊號的第二線路層的導電層,第二線路層由於具有優異的電遷移率,從而能夠降低傳輸過程中的損耗,進而能改善由於銅箔線路層在高頻下因集膚效應造成的高損耗缺陷。

Description

電路板及其製備方法
本申請涉及一種電路板的製備方法及由該製備方法製備而成的電路板。
現有的電路板,通常是利用銅箔形成線路層。但是,銅箔因粗糙度影響在高頻應用下容易產生集膚效應(Skin effect),進而造成電性傳輸或接受損耗。集膚效應是指導體中有交流電或者交變電磁場時,導體內部的電流分佈不均勻的一種現象。隨著與導體表面的距離逐漸增加,導體內的電流密度呈指數遞減,即導體內的電流會集中在導體的表面。從與電流方向垂直的橫切面來看,導體的中心部分電流強度基本為零,即幾乎沒有電流流過,只在導體邊緣的部分會有電流。簡單而言就是電流集中在導體的“皮膚”部分,所以稱為集膚效應。
有鑑於此,本申請提出一種電路板及其製備方法,以改善固有銅箔在高頻下因集膚效應造成的高損耗缺陷。
本申請一方面提供一種電路板的製備方法,包括:
在銅箔層的一表面形成石墨烯層,在所述石墨烯層背離所述銅箔層的表面形成黏接層,得到複合板;
線路基板的至少一側壓合一所述複合板,得到中間體,其中,所述黏接層位於所述石墨烯層和所述線路基板之間;
將所述銅箔層製作形成第一線路層;
將所述石墨烯層製作形成第二線路層,所述第一線路層和所述第二線路層相貼合構成導電層,得到所述電路板。
一種實施方式中,所述銅箔層的厚度為18~35μm。所述石墨烯層的厚度小於或等於1nm,所述黏接層的厚度為50~100μm。
一種實施方式中,在“將所述銅箔層製作形成第一線路層”的步驟之前,所述製備方法還包括如下步驟:在所述中間體上形成導電結構,以電連接所述銅箔層、所述石墨烯層和所述線路基板。
一種實施方式中,在所述中間體上形成導電結構的步驟包括:在所述中間體上設置通孔以貫穿所述複合板和所述線路基板,在所述通孔的孔壁設置導電材料以形成所述導電結構。
一種實施方式中,將所述石墨烯層製作形成第二線路層的步驟包括:通過氧氣等離子體將石墨烯部分移除,從而形所述第二線路層。
一種實施方式中,所述黏接層的材質包括環氧樹脂、聚氧化二甲苯、聚苯醚、BT樹脂或聚對苯二甲酸乙二醇酯中的一種或多種。
一種實施方式中,所述製備方法還包括:在所述導電層的表面設置防護層。
本申請另一方面還提供一種電路板,包括線路基板和外層線路板。所述外層線路板設置於所述線路基板的至少一側。所述外層線路板包括導電層和黏接層,所述導電層包括層疊設置的第一線路層和第二線路層,所述黏接層位於所述第二線路層和所述線路基板之間,所述第二線路層位於所述第一線路層和所述黏接層之間。所述第二線路層為石墨烯線路層。
一種實施方式中,所述電路板還包括導電結構,所述導電結構電連接所述導電層和所述線路基板。
一種實施方式中,所述電路板還包括防護層,所述防護層設置於所述導電層的表面。
本申請通過在銅箔層上生長石墨烯層,並製作成包括適於傳送低頻訊號的第一線路層和適於傳送高頻訊號的第二線路層的導電層,第二線路層由於具有優於銅箔線路層的電遷移率,從而能夠降低傳輸過程中的損耗,進而能改善由於銅箔線路層在高頻下因集膚效應造成的高損耗缺陷。本申請所述電路板因為能降低損耗,在佈局走線時能減短線路長度,增加線路密度,從而能用於建立更高速的電子元器件或設備。本申請所述電路板可應用於天線(antenna)、濾波器(filters)、感測器(sensor)、柔性電子設備(flexible devices)、5G和軍用通訊(Military communications)等方面。
除非另有定義,本文所使用的所有的技術和科學術語與屬於本申請實施例的技術領域的技術人員通常理解的含義相同。本文中所使用的術語只是為了描述具體的實施方式的目的,不是旨在於限制本申請實施例。
需要說明,本申請實施例中所有方向性指示(諸如上、下、左、右、前、後……)僅用於解釋在某一特定姿態(如附圖所示)下各部件之間的相對位置關係、運動情況等,如果該特定姿態發生改變時,則該方向性指示也相應地隨之改變。
另外,在本申請中如涉及“第一”“第二”等的描述僅用於描述目的,而不能理解為指示或暗示其相對重要性或者隱含指明所指示的技術特徵的數量。由此,限定有“第一”“第二”的特徵可以明示或者隱含地包括至少一個該特徵。在本申請的描述中,“多個”的含義是至少兩個,例如兩個,三個等,除非另有明確具體的限定。
這裡參考剖面圖描述本申請的實施例,這些剖面圖是本申請理想化的實施例(和中間構造)的示意圖。因而,由於製造工藝和/或公差而導致的圖示的形狀不同是可以預見的。因此,本申請的實施例不應解釋為限於這裡圖示的區域的特定形狀,而應包括例如由於製造而產生的形狀的偏差。圖中所示的區域本身僅是示意性的,它們的形狀並非用於圖示裝置的實際形狀,並且並非用於限制本申請的範圍。
下面結合附圖,對本申請的一些實施方式作詳細說明。在不衝突的情況下,下述的實施方式及實施方式中的特徵可以相互組合。
請參閱圖1至圖8,本申請一實施方式提供一種電路板100的製備方法,其包括如下步驟:
步驟S1,請參閱圖1,其示出了本申請一實施方式提供的複合板10的製備方法。
首先,提供一銅箔層11,在所述銅箔層11的一表面形成一石墨烯(graphene)層12。所述銅箔層11可為但不限於THE(高溫高延銅箔)、RTF(雙面粗化銅箔)或VLP(超低輪廓銅箔)等類型銅箔,本申請並不作限制。石墨烯具有優於銅的電遷移率,從而能夠降低傳輸過程中的損耗,適於應用於高速、高頻傳輸。
本實施例中,採用化學氣相沉積(Chemical Vapor Deposition,CVD)法生長所述石墨烯層12。本申請對採用CVD法生長石墨烯層12的工藝不作限定,可以為任何公知的方法。具體工藝可為:往反應腔中通入甲烷(CH 4)和惰性氣體的混合氣體,混合氣體中CH 4含量約為200ppm~20000ppm,混合氣體流量約為0.2sccm~50sccm,同時調節H 2流量約為0.2sccm~50sccm,惰性氣體(可為但不限於氬氣等,純度可為99.99%)流量約為300sccm以上,壓力維持1個大氣壓,生長時間為10min~20h,在銅箔層11表面覆蓋生長出石墨烯層12。
當然,還可以採用其他任何公知的方法以形成石墨烯層12。例如,還可以採用薄膜轉移法等在銅箔層11的表面形成石墨烯層12。
一些實施例中,所述銅箔層11的厚度可為但不限於18~35μm。優選的,所述銅箔層11的厚度為18μm或35μm。所述石墨烯層12的厚度可小於或等於1nm,本申請並不作限制。
然後,在所述石墨烯層12背離所述銅箔層11的表面形成黏接層13,得到一具有三明治結構的複合板10。所述黏接層13可通過但不限於塗覆工藝設置於所述石墨烯層12背離所述銅箔層11的表面。石墨烯層12的表面相較於銅箔層11的表面更為平滑,結合強度較弱,設置所述黏接層13能提高所述複合板10的結合強度,使所述複合板10兼具電性傳輸損耗低以及高結合強度的優點。
一些實施例中,所述黏接層13的材質可為但不限於環氧樹脂(epoxy)、聚氧化二甲苯(PPO)、聚苯醚(PPE)、BT樹脂或聚對苯二甲酸乙二醇酯(聚酯,PET)中的一種或多種。BT樹脂是以雙馬來醯亞胺(BMI)和三嗪為主樹脂成份,並加入環氧樹脂、聚苯醚或烯丙基化合物等作為改性組分,所形成的熱固性樹脂。
一些實施例中,所述黏接層13的厚度可為但不限於50~100μm。
步驟S2,請參閱圖2和圖3,線路基板20的至少一側壓合一所述複合板10,得到中間體30。
如圖2所示,本實施方式中,線路基板20的相對兩側(圖2中為上下兩側)分別疊設一複合板10,也即,線路基板20位於兩個複合板10之間。在其它實施方式中,也可只在線路基板20的一側(如上側或下側)疊設一複合板10。複合板10的黏接層13面向所述線路基板20設置。所述線路基板20可以為雙層板或多層板,本申請並不作限制。
如圖3所示,將兩個複合板10分別壓合於線路基板20的上下兩側,使所述複合板10通過所述黏接層13與所述線路基板20連接,得到所述中間體30。
步驟S3,請參閱圖4,在所述中間體30上形成導電結構31。
如圖4所示,首先,可通過但不限於機械鑽孔、鐳射等方式在中間體30上形成通孔301,所述通孔301沿厚度方向貫穿整個中間體30。通孔301的數量可為一個或多個,本實施方式中,通孔301的數量為兩個。然後,可對所述通孔301進行除膠渣步驟。接著,在所述通孔301中填充或電鍍導電材料形成所述導電結構31。本實施方式中,所述導電結構31為導電孔,所述導電孔通過在通孔301中鍍銅形成。在其它實施方式中,所述導電結構31還可以為導電柱。所述導電結構31電連接所述銅箔層11、所述石墨烯層12和所述線路基板20。
步驟S4,請參閱圖5和圖6,將所述銅箔層11製作形成第一線路層110。所述第一線路層110適用於低頻訊號傳送。
具體的,可在銅箔層11的外側形成一層抗蝕膜111(例如將抗蝕膜111壓合於銅箔層11的外側),然後進行曝光、顯影、蝕刻、去除所述抗蝕膜111後形成所述第一線路層110。所述壓膜、曝光、顯影、蝕刻、去膜等步驟為本領域常用技術手段,在此不再贅述。可以理解,所述蝕刻步驟只會對銅箔層11進行蝕刻,並不會對石墨烯層12造成影響。
步驟S5,請參閱圖7,將所述石墨烯層12製作形成第二線路層120,第一線路層110和第二線路層120相貼合構成導電層130,得到電路板100。所述第二線路層120適用於高頻訊號傳送。本申請中,“相貼合”指的是相互接觸且零間隙配合。
具體的,可通過但不限於氧等離子體(O 2plasma)的方式將石墨烯部分移除,從而形成所述第二線路層120。
可以理解,在形成導電層130後,導電結構31便電連接所述導電層130和所述線路基板20。
步驟S6,請參閱圖8,所述製備方法還可包括在所述導電層130的表面設置防護層40的步驟。本實施方式中,所述防護層40可為一覆蓋膜層(cover-lay,CVL),在其它實施方式中,所述防護層40還可以為防焊層。所述防護層40用於保護導電層130,以免受到外界水汽侵襲或異物刮傷等。
請參閱圖7,本申請另一方面還提供一種電路板100,其包括線路基板20和外層線路板101。所述外層線路板101板設置於所述線路基板20的至少一側,本實施方式中,兩個外層線路板101分別設置於線路基板20的相對兩側(即圖7中線路基板20的上下兩側)。在其它實施方式中,外層線路板101也可只設置於線路基板20的一側(如上側或下側)。所述外層線路板101包括導電層130和黏接層13,導電層130包括層疊設置的第一線路層110和第二線路層120,所述黏接層13位於所述第二線路層120和所述線路基板20之間,所述第二線路層120位於所述第一線路層110和所述黏接層13之間。其中,所述第二線路層120為石墨烯線路層,也即,所述第二線路層120由石墨烯層12製作而成。
如圖7所示,所述電路板100還包括導電結構31,所述導電結構31電連接所述導電層130和所述線路基板20。本實施方式中,所述導電結構31為導電孔。在其它實施方式中,所述導電結構31還可以為導電柱。
如圖8所示,所述電路板100還可包括防護層40,所述防護層40設置於所述導電層130的表面。本實施方式中,所述防護層40可為一覆蓋膜層(cover-lay,CVL),在其它實施方式中,所述防護層40還可以為防焊層。所述防護層40用於保護第一線路層110和第二線路層120,以免受到外界水汽侵襲或異物刮傷等。
本申請通過在銅箔層11上生長石墨烯層12,並製作成包括適於傳送低頻訊號的第一線路層110和適於傳送高頻訊號的第二線路層120的導電層130,第二線路層120由於具有優於銅箔線路層的電遷移率,從而能夠降低傳輸過程中的損耗,進而能改善由於銅箔線路層在高頻下因集膚效應造成的高損耗缺陷。本申請所述電路板100因為能降低損耗,在佈局走線時能減短線路長度,增加線路密度,從而能用於建立更高速的電子元器件或設備。本申請所述電路板100可應用於天線、濾波器、感測器、柔性電子設備、5G和軍用通訊等方面。
以上說明是本申請一些具體實施方式,但在實際的應用過程中不能僅僅局限於這些實施方式。對本領域的普通技術人員來說,根據本申請的技術構思做出的其他變形和改變,都應該屬於本申請的保護範圍。
100:電路板 11:銅箔層 12:石墨烯層 13:黏接層 10:複合板 20:線路基板 30:中間體 301:通孔 110:第一線路層 111:抗蝕膜 120:第二線路層 130:導電層 40:防護層 101:外層線路板
圖1為本申請一實施方式提供的製備複合板的剖面示意圖。
圖2為將圖1所示的複合板與一線路基板疊設後的剖面示意圖。
圖3為將圖2所示的結構壓合後得到的中間體的剖面示意圖。
圖4為對圖3所示的中間體形成導電結構後的剖面示意圖。
圖5至圖6為對圖4所示的結構形成第一線路層的剖面示意圖。
圖7為對圖6所示的結構形成第二線路層的剖面示意圖。
圖8為在圖7所示結構的第一線路層和第二線路層的外側形成防護層的剖面示意圖。
13:黏接層
20:線路基板
110:第一線路層
120:第二線路層
40:防護層

Claims (10)

  1. 一種電路板的製備方法,其改良在於,包括: 在銅箔層的一表面形成石墨烯層,在所述石墨烯層背離所述銅箔層的表面形成黏接層,得到複合板; 線路基板的至少一側壓合一所述複合板,得到中間體,其中,所述黏接層位於所述石墨烯層和所述線路基板之間; 將所述銅箔層製作形成第一線路層; 將所述石墨烯層製作形成第二線路層,所述第一線路層和所述第二線路層相貼合構成導電層,得到所述電路板。
  2. 如請求項1所述之電路板的製備方法,其中,所述銅箔層的厚度為18~35μm,所述石墨烯層的厚度小於或等於1nm,所述黏接層的厚度為50~100μm。
  3. 如請求項1所述之電路板的製備方法,其中,在“將所述銅箔層製作形成第一線路層”的步驟之前,所述製備方法還包括如下步驟:在所述中間體上形成導電結構,以電連接所述銅箔層、所述石墨烯層和所述線路基板。
  4. 如請求項3所述之電路板的製備方法,其中,在所述中間體上形成導電結構的步驟包括:在所述中間體上設置通孔以貫穿所述複合板和所述線路基板,在所述通孔的孔壁設置導電材料以形成所述導電結構。
  5. 如請求項1所述之電路板的製備方法,其中,將所述石墨烯層製作形成第二線路層的步驟包括:通過氧氣等離子體將石墨烯部分移除,從而形所述第二線路層。
  6. 如請求項1所述之電路板的製備方法,其中,所述黏接層的材質包括環氧樹脂、聚氧化二甲苯、聚苯醚、BT樹脂或聚對苯二甲酸乙二醇酯中的一種或多種。
  7. 如請求項1所述之電路板的製備方法,其中,所述製備方法還包括:在所述導電層的表面設置防護層。
  8. 一種電路板,其改良在於,包括: 線路基板;和 外層線路板,所述外層線路板設置於所述線路基板的至少一側;所述外層線路板包括導電層和黏接層,所述導電層包括層疊設置的第一線路層和第二線路層,所述黏接層位於所述第二線路層和所述線路基板之間,所述第二線路層位於所述第一線路層和所述黏接層之間,所述第二線路層為石墨烯線路層。
  9. 如請求項8所述之電路板,其中,所述電路板還包括導電結構,所述導電結構電連接所述導電層和所述線路基板。
  10. 如請求項8所述之電路板,其中,所述電路板還包括防護層,所述防護層設置於所述導電層的表面。
TW111132581A 2022-08-29 2022-08-29 電路板及其製備方法 TWI833341B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW111132581A TWI833341B (zh) 2022-08-29 2022-08-29 電路板及其製備方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111132581A TWI833341B (zh) 2022-08-29 2022-08-29 電路板及其製備方法

Publications (2)

Publication Number Publication Date
TWI833341B true TWI833341B (zh) 2024-02-21
TW202410750A TW202410750A (zh) 2024-03-01

Family

ID=90825018

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111132581A TWI833341B (zh) 2022-08-29 2022-08-29 電路板及其製備方法

Country Status (1)

Country Link
TW (1) TWI833341B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210337653A1 (en) * 2020-04-27 2021-10-28 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component Carrier With an Embedded Thermally Conductive Block and Manufacturing Method
US20220046802A1 (en) * 2020-08-10 2022-02-10 Avary Holding (Shenzhen) Co., Limited. Circuit board and method for manufacturing the same
TW202222565A (zh) * 2020-12-09 2022-06-16 財團法人工業技術研究院 黏著層與無機或有機-無機混合基板上沉積導電層的方法以及導電結構

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210337653A1 (en) * 2020-04-27 2021-10-28 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component Carrier With an Embedded Thermally Conductive Block and Manufacturing Method
US20220046802A1 (en) * 2020-08-10 2022-02-10 Avary Holding (Shenzhen) Co., Limited. Circuit board and method for manufacturing the same
TW202222565A (zh) * 2020-12-09 2022-06-16 財團法人工業技術研究院 黏著層與無機或有機-無機混合基板上沉積導電層的方法以及導電結構

Similar Documents

Publication Publication Date Title
US10172235B1 (en) Wiring board and method for manufacturing the same
JP5990828B2 (ja) 電磁結合構造、多層伝送線路板、電磁結合構造の製造方法、及び多層伝送線路板の製造方法
KR102617568B1 (ko) 인쇄 회로 보드들을 위한 고속 인터커넥트들
US5925206A (en) Practical method to make blind vias in circuit boards and other substrates
JP3112059B2 (ja) 薄膜多層配線基板及びその製法
JP2006297942A (ja) ポリイミドベンズオキサゾール誘電層を有するプリント配線板及びその製造
US8488299B2 (en) Capacitor structure
CN104902696A (zh) 一种基于埋线结构在印制电路板上制作铜柱的方法
TWI589196B (zh) Multilayer printed circuit board with low warpage
US20140318834A1 (en) Wiring board and method for manufacturing the same
CN101588680A (zh) 印刷线路板制造方法
US10667391B2 (en) Printed wiring board
EP0153098B1 (en) Copper foil laminate for use as a base plate or substrate for electronic devices
US20130299227A1 (en) New printed circuit board and method for manufacturing same
TWI526129B (zh) Multilayer printed circuit boards with dimensional stability
TWI833341B (zh) 電路板及其製備方法
CN110634792B (zh) 一种电气互连基板制造方法
US10779408B2 (en) Printed wiring board
TW202410750A (zh) 電路板及其製備方法
JP2008117846A (ja) 多層フレキシブルプリント配線板およびその製造法
JP2005116811A (ja) 多層配線回路基板およびその作製方法
US11140768B2 (en) Component carrier with high passive intermodulation performance
US10888002B2 (en) Component carrier with embedded tracks protruding up to different heights
CN117677079A (zh) 电路板及其制备方法
JP2007081274A (ja) フレキシブル回路用基板