JP2009099624A - 配線基板およびその製造方法 - Google Patents

配線基板およびその製造方法 Download PDF

Info

Publication number
JP2009099624A
JP2009099624A JP2007267206A JP2007267206A JP2009099624A JP 2009099624 A JP2009099624 A JP 2009099624A JP 2007267206 A JP2007267206 A JP 2007267206A JP 2007267206 A JP2007267206 A JP 2007267206A JP 2009099624 A JP2009099624 A JP 2009099624A
Authority
JP
Japan
Prior art keywords
substrate
hole
layer
wiring
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007267206A
Other languages
English (en)
Inventor
Kenji Iida
憲司 飯田
Tomoyuki Abe
知行 阿部
Yasutomo Maehara
靖友 前原
Shin Hirano
伸 平野
Takashi Nakagawa
隆 中川
Hideaki Yoshimura
英明 吉村
Seigo Yamawaki
清吾 山脇
Tokuichi Ozaki
徳一 尾崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007267206A priority Critical patent/JP2009099624A/ja
Priority to US12/173,371 priority patent/US8153908B2/en
Priority to KR1020080076951A priority patent/KR101025524B1/ko
Priority to CN2008101297325A priority patent/CN101409984B/zh
Publication of JP2009099624A publication Critical patent/JP2009099624A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00Screening of apparatus or components against electric or magnetic fields
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275Fibers and reinforcement materials
    • H05K2201/0281Conductive fibers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/032Materials
    • H05K2201/0323Carbon
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09581Applying an insulating coating on the walls of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/0959Plated through-holes or plated blind vias filled with insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809Coaxial layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2072Anchoring, i.e. one structure gripping into another
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】基板と基板に積層される配線層の熱膨張係数が大きく異なる場合でも、基板と配線層が強固に接合され、信頼性の高い製品として提供することができる配線基板およびその製造方法を提供する。
【解決手段】基板16の表面に導体層14を被着形成する工程と、前記導体層14をパターンエッチングして、基板16の表面に多数の突起状にアンカーパターン15を形成する工程と、該アンカーパターン15が形成された基板16の配線層を積層する工程とにより、基板16に配線層が強固に接合された配線基板が得られる。
【選択図】図5

Description

本発明は配線基板およびその製造方法に関し、より詳細には、熱膨張係数が相違する基板と配線層とを積層した構造を有する配線基板およびその製造方法に関する。
半導体素子を搭載する配線基板や半導体ウエハの検査に使用される試験用基板には、カーボンファイバ強化プラスチック(CFRP)をコア基板に備えている製品がある。このカーボンファイバ強化プラスチックを備えたコア基板は、従来のガラスエポキシ基板からなるコア基板と比較して低熱膨張率であり、基板の熱膨張係数を基板に搭載される半導体素子の熱膨張係数にマッチングさせることができ、半導体素子と配線基板との間に生じる熱応力を回避することができるという利点を有する。
配線基板はコア基板の両面に配線層を積層して形成され、コア基板には、その両面に積層される配線層と電気的導通をとるための導通スルーホールPTH(Plated through hole)が形成される。この導通スルーホールは、基板に貫通孔を形成し、めっきにより貫通孔の内壁面に導通部(めっき層)を形成することによって形成される。
ところで、カーボンファイバ強化プラスチックのような導電性を有するコア部を備えるコア基板の場合には、単に基板に貫通孔を形成して貫通孔の内壁面にめっきを施すと、導通スルーホールとコア部とが電気的に短絡してしまう。このため、導電性を有するコア部を備えるコア基板に導通スルーホールを形成する際には、コア基板に導通スルーホールよりも大径の下孔を貫設し、下孔に絶縁性を有する樹脂を充填した後、下孔に導通スルーホールを貫通させて、導通スルーホールとコア部とが電気的に短絡しないようにしている(特許文献1、2参照)。
再表2004/064467号公報 特開2006−222216号公報 特開2001−203458号公報
コア基板を構成するコア部に設ける下孔をドリル加工によって形成した場合には、下孔の内壁面にバリが生じ、下孔に貫通させた導通スルーホールとコア部とが電気的に導通するおそれがある。このため、たとえば特許文献2においては、下孔の内壁面を絶縁層によって被覆し、導通スルーホールと導電性を備えるコア部とが電気的に短絡しないようにする方法がとられている。しかしながら、粗面となった下孔の内壁面を確実に絶縁層によって被覆することは必ずしも容易ではない。
また、コア基板はコア部の両面に配線層を積層して形成するが、コア部をカーボンファイバ強化プラスチックのような熱膨張係数が小さい材料によって形成した場合には、一般に配線層の熱膨張係数(約13〜30ppm/℃)がかなり大きいから、コア部と配線層との間に熱膨張係数の相違による大きな熱応力が作用し、コア部と配線層との界面で剥離が生じたり、クラックが生じたりするという問題が発生する。このような問題を回避するには、コア部と配線層との密着性を向上させ接合強度を高める必要がある。このようなコア部と配線層との間で生じる熱応力による問題は、導電性を有するコア部を備える基板に限らず、一般的な配線基板についても起こり得る。
本発明は、基板と基板に積層される配線層の熱膨張係数が大きく異なる場合でも、基板と配線層が強固に密着して形成され、信頼性の高い製品として提供することができる配線基板およびその製造方法を提供することを目的とする。
本発明は、上記目的を達成するため次の構成を備える。
すなわち、配線基板において、基板に配線層が積層され、前記配線層が、基板の表面に被着形成された導体層からなるアンカーパターンを介して積層されていることを特徴とする。前記アンカーパターンは、前記基板の表面に、多数の突起を形成したパターンとして形成されていることにより、アンカー作用により配線層を基板に強固に接合することができる。
前記配線基板は、前記基板および前記配線層を厚さ方向に貫通する導通スルーホールが設けられたコア基板として提供することができる。
また、前記配線基板は、前記基板が導電性を有するコア部を備え、該コア部には、前記導通スルーホールを貫通させる下孔が設けられて提供される。
また、前記下孔の内壁面は、めっき層により被覆され、該下孔に絶縁材が充填されていることにより、導電性を有するコア部と導通スルーホールとが電気的に短絡することが防止される。また、前記下孔の内壁面が、前記めっき層に積層して形成された絶縁被膜によって被覆されていることにより、コア部と導通スルーホールとの電気的短絡がさらに確実に防止される。
また、配線基板の製造方法として、基板の表面に導体層を被着形成する工程と、前記導体層をパターンエッチングして、基板の表面に多数の突起状にアンカーパターンを形成する工程と、該アンカーパターンが形成された基板の配線層を積層する工程を備えていることを特徴とする。
前記配線層を積層する工程において、基板にプリプレグを介して配線シートを加圧および加熱し、基板に一体に配線層を積層することにより、容易に基板に配線層を一体的に積層することができる。
また、基板に配線層を積層した後、配線層が積層された基板に貫通孔を形成し、貫通孔の内壁面にめっきを施して導通スルーホールを形成する工程を備えることにより、導通スルーホールを備えたコア基板が得られる。
また、前記導通スルーホールが形成された基板に配線層を積層して多層配線基板を形成する工程を備えることにより、多層配線基板が得られる。
また、前記基板は導電性を有するコア部を備え、前記導通スルーホールを貫通させる下孔を前記コア部に形成する工程と、該下孔が形成された基板にめっきを施し、前記下孔の内壁面をめっき層により被覆するとともに、前記基板の表面に前記導体層を被着形成する工程を備えることにより、導電性を有するコア部と導通スルーホールとの電気的短絡を確実に防止することが可能となる。
また、前記下孔の内壁面をめっき層により被覆する工程に続いて、前記めっき層を電源供給層とする電着法により、前記めっき層に積層して前記下孔の内壁面を絶縁被膜により被覆する工程を備えることにより、コア部と導通スルーホールとの電気的短絡がさらに確実に防止される。
また、前記下孔の内壁面をめっき層により被覆した後、前記下孔に絶縁材を充填し、前記基板の表面に被着形成された導体層を所定パターンにエッチングすることによってアンカーパターンを形成することができる。
また、前記絶縁被膜により被覆された下孔に絶縁材を充填し、該下孔に充填された絶縁材の端面を研磨するとともに、基板の表面に被着形成された絶縁被膜を研磨により除去して基板の表面に導体層を露出させた後、前記導体層を所定パターンにエッチングして、アンカーパターンを形成することができる。
また、前記導体層をエッチングしてアンカーパターンを形成する際に、前記下孔の外周縁部に沿って前記導体層を残留させランドを形成することができる。
本発明に係る配線基板およびその製造方法によれば、基板の表面にアンカーパターンを形成し、アンカーパターンが形成された基板に配線層を積層して形成することにより、アンカーパターンのアンカー作用によって、基板と配線層とが強固に接合され、基板と配線層との熱膨張係数が大きく相違しているような場合でも、基板と配線層との界面に剥離が生じたりクラックが生じたりすることを防止することができる。
(コア基板の製造方法)
以下、本発明に係る製造方法の実施の形態として、導電性を有するコア部を備えたコア基板の製造方法を例に説明する。
図1、2は、コア基板の導通スルーホールを貫通させる下孔を基板に形成し、ガス抜き穴を形成して下孔に絶縁材を充填するまでの工程を示す。
図1(a)は、カーボンファイバ強化プラスチックからなるコア部10の両面にプリプレグ12を介して銅箔14を接合し、平板体に形成した基板16を示す。コア部10は、カーボンクロスにエポキシ樹脂などの高分子材料を含浸させたプリプレグを4枚積層し、加熱および加圧して一体形成される。なお、コア部10を構成するカーボンファイバを含むプリプレグの積層数は任意に選択できる。
本実施形態では、長繊維カーボンファイバからなるカーボンファイバクロスを使用してコア部10を形成したが、カーボンファイバクロスの他に、カーボンファイバ不織布、カーボンファイバメッシュ等が使用できる。カーボンファイバの熱膨張係数は約0ppm/℃であり、カーボンファイバ強化プラスチックにおけるカーボンファイバの含有率、カーボンファイバに含浸させる樹脂、樹脂に混入させるフィラーの材料を選択することによってコア部10の熱膨張係数を調節することができる。本実施形態のコア部10の熱膨張係数は1ppm/℃程度である。
また、カーボンファイバ強化プラスチックからなるコア部10を備えるコア基板全体の熱膨張係数は、コア基板を構成する配線層、配線層間に介在させる絶縁層の熱膨張係数を選択することによって調節することができる。また、コア基板の両面にビルドアップ法等によって配線層を積層して形成される配線基板の熱膨張係数は、コア基板とその両面に形成される配線層(ビルドアップ層)の熱膨張係数を選択することによって調節することができる。半導体素子の熱膨張係数は約3.5ppm/℃である。配線基板の熱膨張係数をこれに搭載する半導体素子の熱膨張係数にマッチングさせることは容易に可能である。
図1(b)は、基板16に下孔18をあけた状態である。下孔18はドリル加工によって基板16を厚さ方向に貫通するように形成する。下孔18は後工程で形成する導通スルーホールの貫通孔よりも大径に形成する。本実施形態では、下孔18の孔径を0.8mmとし、導通スルーホールの孔径を0.35mmとした。下孔18はコア基板に形成する導通スルーホールの各々の平面配置位置に合わせて形成する。
下孔18をドリル加工によってあけると、ドリルの磨耗等によって下孔18の内壁面にばりが生じ、内壁面が粗面(凹凸面)になり、内壁面にコア部10の切粉11が付着して残留することがある。
カーボンファイバ強化プラスチックからなるコア部10の場合は、カーボンの切粉11が下孔18の内壁面に付着して残留し、この切粉11は導電性を有することから、切粉11が下孔18に充填する絶縁材としての樹脂20に混入すると、樹脂20の絶縁性が阻害され、導通スルーホールとコア部10とが電気的に短絡するという障害が生じる。
本実施形態においては、導通スルーホールとコア部10とが短絡しないように、基板16に下孔18をあけた後、基板16に無電解銅めっきおよび電解銅めっきをこの順に施し、下孔18の内壁面をめっき層19によって被覆する工程を採用する。基板16に無電解銅めっきを施すことによって、下孔18の内面の全面と、基板16の表裏面の全面に無電解銅めっき層が形成される。この無電解銅めっき層をめっき給電層として電解銅めっきを施すことにより、下孔18の内面と、基板16の両面にめっき層19を形成することができる。無電解銅めっき層の厚さは0.5μm程度、電解銅めっき層の厚さは10〜20μm程度である。
このように、下孔18の内壁面をめっき層19によって被覆すると、下孔18の内壁面が平滑面になるから、下孔18に樹脂20を充填しやすくなり、樹脂20中にボイドが発生しにくくなって、ボイド部分で導通スルーホールとコア部10とが電気的に短絡することを防止することができる。また、下孔18に内壁面に付着した切粉11がめっき層19によって遮蔽され、下孔18の内壁面から剥離しにくくなって樹脂20の絶縁性が維持されるようになる。
ところで、下孔18に樹脂20を充填する工程では、樹脂20を熱硬化させるために加熱キュア工程を経過させるから、その際にコア部10を構成する樹脂中に含まれていた溶剤等から分解性のガスが発生し、製造工程中でコア部10に吸湿された水分が水蒸気として発生する。
加熱キュア工程で生じた分解性のガスや水蒸気は、なんらかの経路を経由してコア部10の外側に抜け出ようとするのであるが、めっき層19は、下孔18の内壁面を含む基板16の全表面を完全に被覆しているから、ガスの逃げ場がなく、下孔18の内壁面のめっき層19が膨れたり、基板16の表面の銅箔14、めっき層19が膨れるといった問題が生じる。めっき層19は下孔18の内壁面を平滑化し、下孔18の内壁面を被覆するという目的で設けているから、めっき層19に膨れが生じたりしてはその目的が達成されなくなる。
なお、基板16の下孔18の内壁面を含む表面の全体を、めっき層19あるいは銅箔14によって完全に被覆した構成は、下孔18に樹脂20を充填する工程での加熱の際に問題となるばかりでなく、基板16の両面にプリプレグを介して配線シートを加熱および加圧して配線層を形成する場合にも問題になる。
また、コア基板の両面にビルドアップ層を形成して配線基板とする場合には、製造工程中に加熱工程があるから、この場合にも、内層のコア部10あるいは基板から発生するガスによって銅箔14あるいはめっき層19が膨れるといった問題が起こり得る。
このため、本実施形態においては、コア部10から発生する分解性のガスあるいは水蒸気を抜け出させる経路を確保するために、基板16の表面にガス抜き穴140を形成する。図1(d)は基板16の表面にガス抜き穴140を形成するために、基板16の表面にドライフィルムレジスト(フォトレジスト)をラミネートし、露光および現像により、ガス抜き穴140を形成する部位を露出させたレジストパターン70を形成した状態を示す。
ガス抜き穴140は、基板16の表面を被覆する銅箔14および銅箔14に積層されためっき層19を部分的に穴あけし、コア部10の外面を被覆するプリプレグ12の表面を露出させてコア部10と外部とを連通させる経路を形成するためのものである。
ガス抜き穴140を形成する位置および大きさは適宜選択することが可能である。本実施形態においては、下孔18の内壁面でのめっき層19の膨れを避けることから、下孔18の近傍にガス抜き穴140を配置する構成としている。
本実施形態では、ガス抜き穴140と下孔18の開口縁との間隔Dを300〜350μmとしたが、ガス抜き穴140を配置する位置は、ガス抜き穴140をエッチングによって形成する際の側面エッチング量を考慮して決めればよい。
レジストパターン70をマスクとして基板16の表面の銅箔14およびめっき層19をエッチングする際の側面エッチング量は、エッチング時のエッチング液の回り込みによって生じるものであり、銅箔14およびめっき層19の厚さと、使用するエッチング液、エッチング液の噴射条件等のエッチング条件によって変動する。レジストパターン70を設計する際には、エッチング時にエッチング液が下孔18の内壁面にまで達しないように設定(距離Dを設定)すればよい。
図2(a)は、レジストパターン70をマスクとしてめっき層19と銅箔14とをエッチングしてガス抜き穴140を形成した状態を示す。ガス抜き穴140を形成した部位では、下層のプリプレグ12の表面が露出し、コア部10と基板16の外部とがガス抜き穴140を経由して連通し、コア部10と外部とを連通させる経路が形成される。
図3は、基板16の表面にガス抜き穴140を形成した状態を基板16の平面方向から見た状態を示す。基板16を貫通する下孔18が縦横方向に所定間隔で整列配置され、ガス抜き穴140は、下孔18の周縁近傍に、十字配置として各々4つ配置されている。ガス抜き穴140の底面にはプリプレグ12の表面が露出する。
ガス抜き孔140は下孔18の開口縁から距離D、離間した位置に配されている。ガス抜き穴140を下孔18の開口縁から離間させているのは、前述したように、銅箔14とめっき層19をエッチングする際に、下孔18の内壁面のめっき層19が侵されないようにするためである。基板16の表面はめっき層19である。図2(a)は、図3のA−A線断面図である。
基板16に形成する下孔18の配置は、縦横方向に整列した配置とする方法に限らず、任意の配置とすることができる。ガス抜き穴140も隣り合った下孔18の中間に複数配置することももちろん可能であり、下孔18の周囲に放射方向に配置したり、基板16の平面内で所定間隔で整列させて配置することもできる。
前述したように、下孔18の開口縁の近傍にガス抜き穴140を配置しているのは、下孔18近傍からのガス抜き作用を有効にするためである。下孔18の周囲以外に、基板16の表面に多数個のガス抜き穴140を形成すれば、コア部10からガスが抜けやすくなり、また、基板16の表面に多数の凹凸が形成されるから、基板16の表面に絶縁層を被着形成する際に、絶縁層と基板16との接合強度を増大させるといった作用効果が得られる。
図2(b)は、下孔18に絶縁材として樹脂20を充填した状態を示す。樹脂20はスクリーン印刷法あるいはメタルマスクを用いて下孔18に充填することができる。
下孔18に樹脂20を充填した後、加熱キュア工程により、樹脂20を硬化させる。本実施形態では、熱硬化型のエポキシ樹脂を使用し、樹脂20を加熱キュアする工程では、160℃程度に加熱する。基板16の表面にガス抜き穴140が形成されているから、加熱工程でコア部10から発生する分解性のガスあるいは水蒸気は、ガス抜き穴140から外部に排出され、めっき層19や銅箔14が膨らむといった障害を防止することができる。
下孔18に樹脂20を充填して熱硬化させた後、下孔18から突出する樹脂20の端面を研磨し、樹脂20の端面を平坦化するとともに、基板16の表面と樹脂20の端面が面一となるように研磨加工する。
図4は、下孔18の内壁面をめっき層19によって被覆した後、さらに下孔18の内壁面を絶縁被膜21によって被覆する工程例を示す。図4(a)は、図2(a)に示した、下孔18をめっき層19によって被覆した状態を示す。
図4(b)は、めっき層19を電源供給層とする電着法によって下孔18の内壁面と基板16の表面に被着形成された銅箔14およびめっき層19の表面に絶縁被膜21を形成した状態を示す。めっき層19は下孔18の内壁面と基板16の表面全体に被着しているから、めっき層19を電源供給層とする電着法を適用することによって、下孔18の内面の全面と基板16の表面の全面に絶縁被膜21を被着させることができる。絶縁被膜21は、一例として、エポキシ樹脂の電着液中に基板16を浸漬し、めっき層19を直流電源に接続し、定電流法によって電着することができる。
この絶縁被膜21は、下孔18と導通スルーホールとの電気的短絡をさらに確実に防止するために設けるものである。
絶縁被膜21を基板16の表面および下孔18の内壁面に被着した後、乾燥処理および加熱処理を行って絶縁被膜21を硬化させる。絶縁被膜21の厚さは10〜20μmである。
図4(c)は、絶縁被膜21によって内壁面が被覆された下孔18に絶縁材として樹脂20を充填した状態を示す。下孔18に樹脂20を充填した後、加熱キュアによって樹脂20を熱硬化させる際にも、基板16の表面にガス抜き穴140が設けられていることから、コア部10から発生したガス、基板に吸湿された水分による水蒸気がガス抜き穴140から排出され、銅箔14、めっき層19および絶縁被膜21を膨らませるといった変形を生じさせることなく処理することができる。
下孔18に樹脂20を充填して熱硬化させた後、下孔18から突出する樹脂20の端面を研磨して平坦面に加工する。この研磨加工の際に、基板16の表面の絶縁被膜21を研磨して除去し、基板16の表面と樹脂20の端面を面一にする。
なお、下孔18の内壁面をめっき層19によって被覆するのは、粗面となった下孔18の内壁面を円滑面とし、下孔18に樹脂20を充填する際にボイドを発生させないようにして、樹脂20中に生じたボイド部分で導通スルーホールと導電性を有するコア部10とが電気的に短絡することを防止するためである。めっき層19に積層してさらに絶縁被膜21によって被覆すると、下孔18の内壁面の平滑性がさらに良好になり、樹脂20の充填性が良好になるとともに、絶縁被膜21が下孔18と導通スルーホールとの間に介在することになって、コア部10と導通スルーホールとの電気的短絡をさらに確実に防止することができる。
コア基板は、図2(b)あるいは図4(c)に示したように、基板16に設けた下孔18に樹脂20を充填した後、基板16の両面に配線層を積層して形成し、下孔18に導通スルーホールを貫通させることによって形成される。
カーボンファイバ強化プラスチックからなるコア部10を備える基板16の熱膨張係数が1ppm/℃程度であるのに対して、基板16に積層する配線層の熱膨張係数は15〜30ppm/℃程度もあることがある。このように、基板16とこの基板16に積層する配線層の熱膨張係数に大きな差異があると、基板16と配線層との界面が剥離したり、界面にクラックが生じたりする。
(アンカーパターンの形成工程)
本実施形態においては、このような基板16と配線層との間に生じる熱応力の問題を回避する方法として、基板16の両面に基板16に積層される配線層との間でアンカー作用を生じさせるアンカーパターン15を形成する。
図5は、基板16の両面にアンカーパターン15を形成する工程を示す。
図5(a)は、下孔18に樹脂20を充填した基板16の表面に無電解銅めっきを施した状態を示す。
図5(b)は、無電解銅めっきを施した基板16の表裏面にドライフィルムレジスト(フォトレジスト)をラミネートし、露光および現像してレジストパターン74を形成した状態を示す。レジストパターン74には、下孔18の周囲にランド142を形成するためのパターン部74aと、アンカーパターン15を形成するためのパターン部74bを形成する。
ランド142を形成するパターン部74aは、下孔18の平面領域範囲と下孔18の外周縁を所定幅で被覆する平面形状が円形のパターンに形成される。図5(b)に示すように、パターン部74aの縁部を下孔18の外周縁から若干張り出すように(張り出し量W)しているのは、基板16の表面の銅箔14とめっき層19をエッチングした際に、下孔18の内壁面を被覆するめっき層19にまでエッチング液が進入して、めっき層19がエッチングされないようにするためである。
レジストパターン72をマスクとして基板16の表面に被着形成された銅箔14およびめっき層19をエッチングすると、レジストパターンの開口部で、銅箔14とめっき層19が側面エッチングされる。この側面エッチングの量は、被エッチング層の厚さの70%程度である。したがって、レジストパターン72を下孔18の外周縁から張り出させる量Wは、この側面エッチング量を考慮して、エッチング時にエッチング液が下孔18の内壁面まで達しないように、下孔18の内壁面のめっき層19を保護するように設定する。側面エッチングの量は、銅箔14およびめっき層19の厚さ、使用するエッチング液、エッチング液の噴射圧等のエッチング条件によって異なるから、具体的には、個々の条件に合わせてレジストパターン72の張り出し量Wを設定する必要がある。
アンカーパターン15を形成するパターン部74bは、下孔18の中間領域に適宜間隔で配置すればよい。本実施形態では、略等間隔にアンカーパターン15を配置するように設定した。
なお、アンカーパターン15は基板16の表面に形成したガス抜き穴140の位置には形成できないから、ガス抜き穴140とは重複しない配置に設ける。
図5(c)は、レジストパターン74をマスクとして、基板16の表面に被着する銅箔14およびめっき層19をエッチングした状態を示す。銅箔14およびめっき層19はレジストパターン74によって被覆されていない部位がエッチングされて除去され、下地のプリプレグ12の表面が露出する。
図5(d)は、銅箔14およびめっき層19をエッチングした後、レジストパターン74を溶解して除去した状態である。基板16の表面にランド142とアンカーパターン15が形成されている。アンカーパターン15は基板16の表面に所定間隔に突起状に突出する形態に形成される。
ランド142は下孔18に充填された樹脂20を囲むようにリング状に形成される。
本実施形態においては、図5(a)に示す工程において、基板16の表面に無電解銅めっきを施した。この無電解銅めっきは、銅箔14とめっき層19をエッチングした後、レジストパターン74を除去する際に、樹脂20から容易にレジストパターン74が除去できるように設けたものである。
基板16の両面に無電解銅めっきを施さずに、基板16の両面にそのままドライフィルムレジストをラミネートすると、ドライフィルムレジストと樹脂20とは樹脂同士であるために密着力が強く、エッチング後にレジストパターン72を樹脂20から除去することが容易にできない。
これに対して、基板16の表面にあらかじめ無電解銅めっきを施してからドライフィルムレジストをラミネートすれば、エッチング後にドライフィルムレジスト(レジストパターン72)を除去することは、剥離法によっても化学的に無電解銅めっき層80を溶解して除去する方法であってもきわめて簡単である。樹脂20の端面とレジストパターン72との間に介在する無電解銅めっき層80が剥離層として作用するからである。
無電解銅めっき層の厚さは0.5μm〜1μm程度でよい。ドライフィルムレジストの剥離に用いる無電解めっき層としては、無電解銅めっき以外の金属めっきによることが可能であるが、めっきの容易性、エッチングの容易性から無電解銅めっきが有効である。
レジストパターン74を除去する際に、レジストパターン74の下地層である無電解銅めっき層80も除去される。
図6は、基板16の表面にランド142とアンカーパターン15が形成された状態を平面方向から見た状態を示す。
下孔18に樹脂20が充填され、樹脂20の周囲にリング状にランド142が形成されている。アンカーパターン15は、隣り合ったランド142の中間領域に多数個形成されている。本実施形態では、アンカーパターン15の平面形状を正方形とし、矩形の小突起が多数個突出する形態にアンカーパターン15を形成した。アンカーパターン15は、平面形状が矩形に限らず、円形、三角形、ひし形、星形等の任意の形状に形成することができる。また、アンカーパターン15の大きさ、配置密度等についても適宜設定することができる。
(配線層の形成工程)
図7、8は、表面にアンカーパターン15が形成され、下孔18の外周縁にランド142が形成された基板16の両面に配線層を形成し、次いで導通スルーホールを形成してコア基板を形成するまでの工程を示す。
図7(a)は、プリプレグ40、配線シート42、プリプレグ44、銅箔46を基板16の両面に位置合わせして配置した状態を示す。配線シート42は絶縁樹脂シート41の両面に配線パターン42aを形成したものである。配線シート42は、たとえばガラスクロスからなる絶縁樹脂シートの両面に銅箔を被着した両面銅張り基板の銅箔層を所定パターンにエッチングして形成される。
プリプレグ40、配線シート42、プリプレグ44、銅箔46を基板16の両面に、加熱および加圧することによりプリプレグ40、44を熱硬化させ、基板16に一体に配線層48を形成する(図7(b))。プリプレグ40、44はガラスクロスに熱硬化型の樹脂材料を含浸して形成され、未硬化状態で層間に介装して加熱および加圧することにより、各層間を電気的に絶縁した状態で配線層48を一体化する。
本実施形態においては、基板16の表面にアンカーパターン15を形成しているから、配線層48を基板16に圧着した際に、アンカーパターン15がアンカーとして作用し、基板16に配線層48が堅固に密着して一体化される。
次に、配線層48が積層された基板16に導通スルーホールを形成するための貫通孔50を形成する。貫通孔50は、ドリル加工により、下孔18と同芯に、配線層48および基板16を厚さ方向に貫通させて形成する(図7(c))。貫通孔50は下孔18よりも小径に形成するから、貫通孔50の樹脂20を通過する部位では、樹脂20が貫通孔50の内壁面に露出する。
図8(a)は、貫通孔50を形成した後、基板に無電解銅めっきおよび電解銅めっきを施し、貫通孔50の内面に導通スルーホール52を形成した状態を示す。無電解銅めっきにより、貫通孔50の内面および基板の表面の全面に、無電解銅めっき層が形成される。この無電解銅めっき層をめっき給電層として電解銅めっきを施すことにより、貫通孔50の内壁面の全面と基板の表面の全面にめっき層52aが被着形成される。貫通孔50の内壁面に形成されためっき層52aは基板の表裏面の配線パターンを電気的に接続する導通スルーホール52となる。
導通スルーホール52を形成した後、貫通孔50に樹脂54を充填し、蓋めっきを施した後、基板の表面に被着形成されている銅箔46、めっき層52a、蓋めっき層55を所定パターンにエッチングし、基板の表面に配線パターン56を形成してコア基板58が得られる(図8(b))。
コア基板58の表裏面に形成された配線パターン56は、導通スルーホール52を介して電気的に接続される。また、配線層48の内層に形成された配線パターン42aが適宜位置において導通スルーホール52に接続する。
コア基板58は、コア部10を含む基板16に形成した下孔18の内壁面にめっき層19が被着形成されたことにより、コア部10と導通スルーホール52とが電気的に短絡することが防止されている。
図9は、図4(c)に示した、下孔18の内壁面にめっき層19と絶縁被膜21とを積層した基板16を使用してコア基板58を製造した例を示す。
この場合も、図7、8に示した配線層48の形成方法とまったく同様に、基板16の両面に配線層48を積層して一体化することによってコア基板58を形成することができる。コア基板58の両面に配線パターン56が形成され、コア基板58の両面に形成された配線パターン56は導通スルーホール52を介して電気的に接続されている。
本実施形態のコア基板58では、コア部10に形成した下孔18の内壁面がめっき層19と絶縁被膜21とによって二重に積層され、下孔18の内側が絶縁被膜21であることから、下孔18に樹脂20を充填した際に、仮に樹脂20中にボイドが発生し、ボイド部分で導通スルーホール52に膨張部52bが生じたとしても、絶縁被膜21がめっき層19との間に介在することによって、導通スルーホール52とコア部10とが短絡することを確実に防止することが可能となる。
また、基板16の表面にアンカーパターン15が形成されたことにより、基板16と配線層48とが強固に連結され、基板16の熱膨張係数と配線層48の熱膨張係数が大きく相違しているような場合でも、基板16と配線層48との界面に剥離が生じたり、界面にクラックが生じるといったことを防止することができる。これによって、コア基板58全体としての熱膨張係数を所要の熱膨張係数となるように調整することができる。
(配線基板)
配線基板はコア基板58の両面に、たとえばビルドアップ法により配線層を積層して形成することによって得られる。
図10は、図8(b)に示した、基板16の両面に、2層のビルドアップ層60a、60bを積層したビルドアップ層60を備える配線基板を示す。
1層目のビルドアップ層60aは、絶縁層61aおよび配線パターン62aと、下層の配線パターン56と配線パターン62aとを電気的に接続するビア63aとを備える。2層目のビルドアップ層60bは絶縁層61bおよび配線パターン62bとビア63bとを備える。
コア基板58の両面に形成されたビルドアップ層60の配線パターン62a、62bは導通スルーホール52およびビア63a、63bを介して電気的に導通される。
ビルドアップ層60は、一般的なビルドアップ法によって形成される。すなわち、コア基板58の両面にエポキシフィルム等の絶縁性樹脂フィルムをラミネートして絶縁層61aを形成し、レーザ加工により、ビア63aを形成するビア穴を底面でコア基板58の表面に形成されている配線パターン56が露出するように絶縁層61aに開口させる。
次に、デスミア処理によりビア穴の内面を粗化し、無電解銅めっきを施してビア穴の内面および絶縁層61aの表面に無電解銅めっき層を形成する。
次に、無電解銅めっき層の表面にフォトレジストを被着し、露光および現像操作により、無電解銅めっき層の配線パターン62aとなる部位を露出させたレジストパターンを形成する。
次いで、レジストパターンをマスクとして、無電解銅めっき層をめっき給電層とする電解銅めっきを施し、無電解銅めっき層が露出している部位に電解銅めっきを盛り上げ形成する。この工程で、ビア穴に電解銅めっきが充填され、ビア63aが形成される。
次に、レジストパターンを除去し、無電解銅めっき層の露出領域をエッチングして除去することにより、絶縁層61aの表面に配線パターン62aが形成される。
2層目のビルドアップ層60bについても、同様にして形成することができる。
配線層の最上層では、半導体素子を接続するための電極、あるいは外部接続端子を接合するための接続パッドをパターン形成し、外部に露出する電極あるいは接続パッドを除いて保護膜によって被覆する。外部に露出する電極あるいは接続パッドについては、金めっき等の所要の保護めっきが施される。
配線基板の製造方法には種々の方法がある。コア基板58の両面に形成する配線層の形成方法も上述した方法に限定されるものではない。
なお、上記実施形態で説明したコア基板の製造方法においては、本発明の好適な適用例として、導電性を有するカーボンファイバ強化プラスチックからなるコア部10を備えたコア基板の製造方法を例に説明したが、本発明は、導電性を有しないコア部を備えたコア基板の製造にももちろん適用することができるものであり、基板と基板に積層する配線層との熱膨張係数が相違することによって基板と配線層との界面に熱応力が生じることによる問題を回避する方法として有効に利用することができる。
基板に下孔とガス抜き穴を形成する工程を示す断面図である。 基板にガス抜き穴を形成し、下孔に樹脂を充填する工程を示す断面図である。 下孔とガス抜き穴の平面図である。 基板にガス抜き穴を形成し、下孔に樹脂を充填する他の工程を示す断面図である。 基板表面の導体層をエッチングしてアンカーパターンを形成する工程を示す断面図である。 基板表面におけるランドとアンカーパターンの配置例を示す平面図である。 コア基板の製造工程を示す断面図である。 コア基板の製造工程を示す断面図である。 コア基板の他の構成例を示す断面図である。 配線基板の断面図である。
符号の説明
10 コア部
11 切粉
12 プリプレグ
14 銅箔
15 アンカーパターン
16 基板
18 下孔
19 めっき層
20 樹脂
21 絶縁被膜
40、44 プリプレグ
41 絶縁樹脂シート
42 配線シート
42a 配線パターン
46 銅箔
48 配線層
50 貫通孔
52 導通スルーホール
52a めっき層
54 樹脂
56 配線パターン
58 コア基板
60、60a、60b ビルドアップ層
63a、63b ビア
70、72、74 レジストパターン
74a パターン部
74b パターン部
80 無電解銅めっき層

Claims (18)

  1. 基板に配線層が積層され、
    前記配線層が、基板の表面に被着形成された導体層からなるアンカーパターンを介して積層されていることを特徴とする配線基板。
  2. 前記アンカーパターンは、前記基板の表面に、多数の突起を形成したパターンとして形成されていることを特徴とする請求項1記載の配線基板。
  3. 前記基板および前記配線層を厚さ方向に貫通する導通スルーホールが設けられたコア基板として形成されていることを特徴とする請求項1または2記載の配線基板。
  4. 前記基板は導電性を有するコア部を備え、該コア部には、前記導通スルーホールを貫通させる下孔が設けられていることを特徴とする請求項3記載の配線基板。
  5. 前記下孔の内壁面は、めっき層により被覆され、該下孔に絶縁材が充填されていることを特徴とする請求項4記載の配線基板。
  6. 前記下孔の内壁面は、前記めっき層に積層して形成された絶縁被膜により被覆されていることを特徴とする請求項5記載の配線基板。
  7. 前記コア基板に配線層が積層された多層配線基板として形成されていることを特徴とする請求項3〜6のいずれか一項記載の配線基板。
  8. 前記コア部は、カーボンファイバ強化プラスチックからなることを特徴とする請求項4〜7のいずれか一項記載の配線基板。
  9. 基板の表面に導体層を被着形成する工程と、
    前記導体層をパターンエッチングして、基板の表面に多数の突起状にアンカーパターンを形成する工程と、
    該アンカーパターンが形成された基板の配線層を積層する工程を備えていることを特徴とする配線基板の製造方法。
  10. 前記配線層を積層する工程において、
    基板にプリプレグを介して配線シートを加圧および加熱し、基板に一体に配線層を積層することを特徴とする請求項9記載の配線基板の製造方法。
  11. 基板に配線層を積層した後、配線層が積層された基板に貫通孔を形成し、貫通孔の内壁面にめっきを施して導通スルーホールを形成する工程を備えることを特徴とする請求項9または10記載の配線基板の製造方法。
  12. 前記導通スルーホールが形成された基板に配線層を積層して多層配線基板を形成する工程を備えることを特徴とする請求項11記載の配線基板の製造方法。
  13. 前記基板は導電性を有するコア部を備え、
    前記導通スルーホールを貫通させる下孔を前記コア部に形成する工程と、
    該下孔が形成された基板にめっきを施し、前記下孔の内壁面をめっき層により被覆するとともに、前記基板の表面に前記導体層を被着形成する工程を備えることを特徴とする請求項11または12記載の配線基板の製造方法。
  14. 前記下孔の内壁面をめっき層により被覆する工程に続いて、前記めっき層を電源供給層とする電着法により、前記めっき層に積層して前記下孔の内壁面を絶縁被膜により被覆する工程を備えることを特徴とする請求項13記載の配線基板の製造方法。
  15. 前記下孔の内壁面をめっき層により被覆した後、前記下孔に絶縁材を充填し、
    前記基板の表面に被着形成された導体層を所定パターンにエッチングしてアンカーパターンを形成することを特徴とする請求項13記載の配線基板の製造方法。
  16. 前記絶縁被膜により被覆された下孔に絶縁材を充填し、
    該下孔に充填された絶縁材の端面を研磨するとともに、基板の表面に被着形成された絶縁被膜を研磨により除去して基板の表面に導体層を露出させた後、前記導体層を所定パターンにエッチングして、アンカーパターンを形成することを特徴とする請求項14記載の配線基板の製造方法。
  17. 前記導体層をエッチングしてアンカーパターンを形成する際に、前記下孔の外周縁部に沿って前記導体層を残留させランドを形成することを特徴とする請求項15または16記載の配線基板の製造方法。
  18. 前記コア部を形成する工程として、カーボンファイバを含有するプリプレグを複数枚重ね合わせ、加圧および加熱して平板体に形成する工程を備えることを特徴とする請求項13〜17のいずれか一項記載の配線基板の製造方法。
JP2007267206A 2007-10-12 2007-10-12 配線基板およびその製造方法 Pending JP2009099624A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007267206A JP2009099624A (ja) 2007-10-12 2007-10-12 配線基板およびその製造方法
US12/173,371 US8153908B2 (en) 2007-10-12 2008-07-15 Circuit board and method of producing the same
KR1020080076951A KR101025524B1 (ko) 2007-10-12 2008-08-06 배선 기판 및 그 제조 방법
CN2008101297325A CN101409984B (zh) 2007-10-12 2008-08-11 电路板及其生产方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007267206A JP2009099624A (ja) 2007-10-12 2007-10-12 配線基板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2009099624A true JP2009099624A (ja) 2009-05-07

Family

ID=40533075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007267206A Pending JP2009099624A (ja) 2007-10-12 2007-10-12 配線基板およびその製造方法

Country Status (4)

Country Link
US (1) US8153908B2 (ja)
JP (1) JP2009099624A (ja)
KR (1) KR101025524B1 (ja)
CN (1) CN101409984B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013098445A (ja) * 2011-11-03 2013-05-20 Mitsubishi Electric Corp プリント配線板及びこれを備えた誘導加熱調理器
WO2014192494A1 (ja) * 2013-05-29 2014-12-04 タツタ電線株式会社 電磁波シールドフィルム、それを用いたプリント配線板、及び圧延銅箔
US10674609B2 (en) 2014-03-31 2020-06-02 Mitsubishi Gas Chemical Company, Inc. Entry sheet for drilling

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8877074B2 (en) * 2006-12-15 2014-11-04 The Regents Of The University Of California Methods of manufacturing microdevices in laminates, lead frames, packages, and printed circuit boards
KR20100052167A (ko) * 2008-11-10 2010-05-19 삼성전자주식회사 웨이퍼 본딩 방법 및 웨이퍼 본딩 장비
US8330256B2 (en) * 2008-11-18 2012-12-11 Seiko Epson Corporation Semiconductor device having through electrodes, a manufacturing method thereof, and an electronic apparatus
CN102215641B (zh) * 2011-05-04 2012-11-07 深圳市博敏电子有限公司 一种带盘中孔的高密度印制板的加工工艺
KR20130046388A (ko) * 2012-11-27 2013-05-07 대덕지디에스 주식회사 인쇄회로기판 및 그 제조방법
JP2015213124A (ja) * 2014-05-02 2015-11-26 イビデン株式会社 パッケージ基板
US9686862B2 (en) * 2014-09-23 2017-06-20 Finisar Corporation Capacitors for multilayer printed circuit boards
KR101657012B1 (ko) * 2015-10-07 2016-09-12 정윤화 프리프레그 합지 고유전율 및 고투자율 기판의 제조방법 및 이에 의해 제조된 프리프레그 합지 고유전율 및 고투자율 기판
JP6674016B2 (ja) * 2016-03-24 2020-04-01 京セラ株式会社 印刷配線板およびその製造方法
KR20190041215A (ko) * 2017-10-12 2019-04-22 주식회사 아모그린텍 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판
CN114080088B (zh) * 2020-08-10 2024-05-31 鹏鼎控股(深圳)股份有限公司 电路板及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH033294A (ja) * 1989-05-30 1991-01-09 Sankyo Kasei Co Ltd 電子部品用インサート部材
JPH10290076A (ja) * 1997-04-15 1998-10-27 Hitachi Ltd プリント配線板の製造方法、プリント配線板およびプリント配線板製造装置
JP2004087856A (ja) * 2002-08-27 2004-03-18 Fujitsu Ltd 多層配線基板
JP2005136347A (ja) * 2003-10-31 2005-05-26 Denso Corp 多層基板及びその製造方法
JP2006032872A (ja) * 2004-07-22 2006-02-02 Sony Corp 回路基板及び半導体装置
JP2006222216A (ja) * 2005-02-09 2006-08-24 Fujitsu Ltd 配線基板及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07221460A (ja) 1994-01-27 1995-08-18 Cmk Corp 多層プリント配線板の製造方法
USRE43509E1 (en) * 1996-12-19 2012-07-17 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
MY144574A (en) * 1998-09-14 2011-10-14 Ibiden Co Ltd Printed circuit board and method for its production
EP1137333B1 (en) * 1998-09-17 2010-04-21 Ibiden Co., Ltd. Multilayer build-up wiring board
EP2053908B1 (en) * 1999-08-12 2011-12-21 Ibiden Co., Ltd. Multilayer printed wiring board with a solder resist composition
JP2001203458A (ja) 2000-01-21 2001-07-27 Ngk Spark Plug Co Ltd 配線基板の製造方法
EP1357773A3 (en) * 2002-04-25 2005-11-30 Matsushita Electric Industrial Co., Ltd. Wiring transfer sheet and method for producing the same, and wiring board and method for producing the same
JP3822549B2 (ja) 2002-09-26 2006-09-20 富士通株式会社 配線基板
JP4199198B2 (ja) 2003-01-16 2008-12-17 富士通株式会社 多層配線基板およびその製造方法
JP2004266074A (ja) * 2003-02-28 2004-09-24 Olympus Corp 配線基板
JP2007173683A (ja) 2005-12-26 2007-07-05 Nec Toppan Circuit Solutions Inc プリント配線板の製造方法及びプリント配線板並びにめっき・エッチング・研磨処理装置
US8129623B2 (en) * 2006-01-30 2012-03-06 Kyocera Corporation Resin film, adhesive sheet, circuit board, and electronic apparatus
JP4842167B2 (ja) * 2007-02-07 2011-12-21 新光電気工業株式会社 多層配線基板の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH033294A (ja) * 1989-05-30 1991-01-09 Sankyo Kasei Co Ltd 電子部品用インサート部材
JPH10290076A (ja) * 1997-04-15 1998-10-27 Hitachi Ltd プリント配線板の製造方法、プリント配線板およびプリント配線板製造装置
JP2004087856A (ja) * 2002-08-27 2004-03-18 Fujitsu Ltd 多層配線基板
JP2005136347A (ja) * 2003-10-31 2005-05-26 Denso Corp 多層基板及びその製造方法
JP2006032872A (ja) * 2004-07-22 2006-02-02 Sony Corp 回路基板及び半導体装置
JP2006222216A (ja) * 2005-02-09 2006-08-24 Fujitsu Ltd 配線基板及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013098445A (ja) * 2011-11-03 2013-05-20 Mitsubishi Electric Corp プリント配線板及びこれを備えた誘導加熱調理器
WO2014192494A1 (ja) * 2013-05-29 2014-12-04 タツタ電線株式会社 電磁波シールドフィルム、それを用いたプリント配線板、及び圧延銅箔
JPWO2014192494A1 (ja) * 2013-05-29 2017-02-23 タツタ電線株式会社 電磁波シールドフィルム、それを用いたプリント配線板、及び圧延銅箔
US10757849B2 (en) 2013-05-29 2020-08-25 Tatsuta Electric Wire & Cable Co., Ltd. Electromagnetic wave shield film, printed wiring board using same, and rolled copper foil
US11317548B2 (en) 2013-05-29 2022-04-26 Tatsuta Electric Wire & Cable Co., Ltd. Electromagnetic wave shield film, printed wiring board using same, and rolled copper foil
US11497152B2 (en) 2013-05-29 2022-11-08 Tatsuta Electric Wire & Cable Co., Ltd. Electromagnetic wave shield film, printed wiring board using same, and rolled copper foil
US10674609B2 (en) 2014-03-31 2020-06-02 Mitsubishi Gas Chemical Company, Inc. Entry sheet for drilling

Also Published As

Publication number Publication date
US20090095511A1 (en) 2009-04-16
KR101025524B1 (ko) 2011-04-04
KR20090037794A (ko) 2009-04-16
US8153908B2 (en) 2012-04-10
CN101409984B (zh) 2011-07-20
CN101409984A (zh) 2009-04-15

Similar Documents

Publication Publication Date Title
JP2009099624A (ja) 配線基板およびその製造方法
JP5125389B2 (ja) 基板の製造方法
JP2009099621A (ja) 基板の製造方法
KR101475109B1 (ko) 다층배선기판 및 그의 제조방법
US8419884B2 (en) Method for manufacturing multilayer wiring substrate
US9756735B2 (en) Method for manufacturing printed wiring board
KR101003341B1 (ko) 코어 기판 및 그 제조 방법
JP2009099619A (ja) コア基板およびその製造方法
US10477682B2 (en) Printed wiring board and method for manufacturing the same
US11812556B2 (en) Printed circuit board and manufacturing method thereof
JP2009246357A (ja) 多層配線基板、及びその製造方法
KR20130105546A (ko) 배선판의 제조 방법, 배선판 및 비아의 구조
JP5865771B2 (ja) 多層配線基板
JP7159059B2 (ja) 積層基板及び積層基板製造方法
JP2019047063A (ja) プリント配線板およびその製造方法
JP2019121766A (ja) プリント配線板およびその製造方法
JP2014222733A (ja) プリント配線板およびその製造方法
JP2022115401A (ja) 配線基板及び配線基板の製造方法
JP2001257466A (ja) プリント配線基板の製造方法
JP2012109509A (ja) プリント配線基板の製造方法、プリント配線基板および半導体装置
JP2004179526A (ja) 配線基板およびその製造方法
JP2016046367A (ja) プリント配線板の製造方法およびプリント配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120209

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120731