JP2006222216A - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP2006222216A
JP2006222216A JP2005033274A JP2005033274A JP2006222216A JP 2006222216 A JP2006222216 A JP 2006222216A JP 2005033274 A JP2005033274 A JP 2005033274A JP 2005033274 A JP2005033274 A JP 2005033274A JP 2006222216 A JP2006222216 A JP 2006222216A
Authority
JP
Japan
Prior art keywords
insulating layer
conductive core
hole
wiring
core substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005033274A
Other languages
English (en)
Other versions
JP4776247B2 (ja
Inventor
Keishiro Okamoto
圭史郎 岡本
Tomoyuki Abe
知行 阿部
Motoaki Tani
元昭 谷
Nobuyuki Hayashi
伸之 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005033274A priority Critical patent/JP4776247B2/ja
Priority to US11/138,467 priority patent/US7246435B2/en
Publication of JP2006222216A publication Critical patent/JP2006222216A/ja
Priority to US11/812,124 priority patent/US7420130B2/en
Application granted granted Critical
Publication of JP4776247B2 publication Critical patent/JP4776247B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/44Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0179Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/032Materials
    • H05K2201/0323Carbon
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09581Applying an insulating coating on the walls of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333Deposition techniques, e.g. coating
    • H05K2203/135Electrophoretic deposition of insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

【課題】導電性のコア基材と配線パターンとの間を確実に絶縁し、高い信頼性を有する配線基板及びその製造方法を提供する。
【解決手段】スルーホール12が形成された平板状の導電性コア基材10と、導電性コア基材10の表面及びスルーホール12の内壁面に形成された絶縁層14と、絶縁層14が形成されたスルーホール12内に充填された樹脂18と、絶縁層14が形成された導電性コア基材10の表裏面に形成された配線22a、22bと、樹脂18に形成されたスルーホール20内に形成され、配線22a、22bに電気的に接続された配線22dとを有している。
【選択図】 図1

Description

本発明は、配線基板及びその製造方法に係り、特に導電性のコア基材を用いた配線基板及びその製造方法に関する。
近年、電子機器の高性能化、小型化が急速に進展している。これに伴い、電子機器を構成する半導体素子、及び半導体素子を実装するための配線基板には、小型薄型であること、高い性能を有すること、高い信頼性を有すること等が要求されている。このような要求に応えるべく、半導体素子の実装方法としては、プリント基板上に半導体素子を直接実装するベアチップ実装技術が用いられている。
また、半導体素子の多ピン化に伴い、半導体素子を実装するための配線基板として、配線層を多層化した多層配線基板の重要性が高まっている。また、半導体素子をテストするためのテスターボードにおいても、配線層の多層化は必要不可欠なものとなっている。多層配線基板としては、例えば、絶縁層と導体層とが交互に積層された微細配線がコア基板の片面又は両面に形成されたビルトアップ方式のものが用いられている。
ところで、ベアチップ実装においては、シリコンチップが、ガラスエポキシ樹脂基板よりなるプリント基板上に直接実装される。ここで、シリコンチップの熱膨張係数は約3.5ppm/℃であるのに対し、ガラスエポキシ樹脂基板の熱膨張係数は12〜20ppm/℃となっている。このようにシリコンチップが実装されるガラスエポキシ樹脂基板の熱膨張係数は、シリコンチップの熱膨張係数と大きく異なっている。このため、シリコンチップが実装される実装基板の熱膨張係数自体を低減し、熱膨張係数の違いに起因する歪による疲労破壊、断線等を防止する必要がある。
実装基板の熱膨張係数を低減する手法としては、ガラスエポキシ樹脂基板の基材として用いられるガラス布に代えて、熱膨張係数が1.0〜20ppm/K程度であるカーボンファイバを用いる手法がある。しかしながら、エポキシ樹脂は、絶縁層材料として安価で汎用性が高いものの熱膨張係数が高いため、無機フィラーを混合して熱膨張係数を低減したとしても、通常は40ppm/K以上の熱膨張係数しか得ることができない。このため、エポキシ樹脂を用いていたのでは、実装基板の熱膨張係数を十分に低減することは困難であった。
特開2002−84072号公報 特開2000−236167号公報 特開2002−100869号公報 特開2000−133942公報
ベアチップ実装等に用いられる実装基板の熱膨張係数を低減すべく、近時では、実装基板のコア基材として、カーボンファイバ、インバー等の低熱膨張率材料が用いられるようになっている。ところが、これらのような低熱膨張率材料の多くは、ガラスエポキシ樹脂基板とは異なり導電性を有している。このため、コア基材に形成されたスルーホール内に形成されるめっき層等の配線と、導電性を有するコア基材との間を確実に絶縁する必要がある。
しかしながら、従来の印刷法によりスルーホールを埋め込む工程では、スルーホールを埋め込むためのエポキシ樹脂等の充填材が不足してしまうことがあった。また、スルーホールに埋め込まれた充填材中に、ボイド、クラック等が生じてしまうことがあった。この結果、導電性のコア基材とめっき層とが短絡してしまう場合があった。
本発明の目的は、導電性のコア基材と配線パターンとの間を確実に絶縁し、高い信頼性を有する配線基板及びその製造方法を提供することにある。
本発明の一観点によれば、スルーホールが形成された平板状の導電性コア基材と、前記導電性コア基材の表面及び前記スルーホールの内壁面に形成された第1の絶縁層と、前記第1の絶縁層が形成された前記導電性コア基材の前記表面上に形成された第1の配線と、前記第1の絶縁層が形成された前記スルーホール内に形成され、前記第1の配線に電気的に接続された第2の配線と、前記第1の絶縁層と前記第2の配線との間に形成された第2の絶縁層とを有する配線基板が提供される。
また、本発明の他の観点によれば、スルーホールが形成された平板状の導電性コア基材と、前記導電性コア基材の表面及び前記スルーホールの内壁面に形成された第1の絶縁層と、前記第1の絶縁層が形成された前記導電性コア基材の前記表面上に形成された第1の配線と、前記第1の絶縁層が形成された前記スルーホール内に形成され、前記第1の配線に電気的に接続された第2の配線と、前記スルーホールの前記内壁面と前記第1の絶縁層との間に形成された第2の絶縁層とを有する配線基板が提供される。
また、本発明の更に他の観点によれば、平板状の導電性コア基材に、第1のスルーホールを形成する工程と、前記導電性コア基材の表面及び前記第1のスルーホールの内壁面に、絶縁層を形成する工程と、前記絶縁層が形成された前記第1のスルーホール内に絶縁材を充填する工程と、前記絶縁材に、第2のスルーホールを形成する工程と、前記絶縁層が形成された前記導電性コア基材の前記表面上に第1の配線を形成し、前記第2のスルーホール内に、前記第1の配線に電気的に接続された第2の配線を形成する工程とを有する配線基板の製造方法が提供される。
また、本発明の更に他の観点によれば、平板状の導電性コア基材に、第1のスルーホールを形成する工程と、前記第1のスルーホール内に絶縁材を充填する工程と、前記絶縁材に、第2のスルーホールを形成する工程と、前記導電性コア基材の表面及び前記第2のスルーホールの内壁面に絶縁層を形成する工程と、前記絶縁層が形成された前記導電性コア基材の前記表面に第1の配線を形成し、前記絶縁層が形成された前記第2のスルーホール内に、前記第1の配線に電気的に接続された第2の配線を形成する工程とを有する配線基板の製造方法が提供される。
本発明によれば、導電性コア基材のスルーホールの内壁面に、バリを被覆するように絶縁層を形成するので、導電性コア基材と配線との間を確実に絶縁することができる。したがって、信頼性の高い配線基板を提供することができる。
また、本発明によれば、導電性コア基材のスルーホールの内壁面に、金属層を介して、バリを被覆するように絶縁層を形成するので、更に密着性の高い状態で絶縁層を形成することができる。これにより、導電性コア基材と配線との間を更に確実に絶縁することができる。したがって、更に信頼性の高い配線基板を提供することができる。
[第1実施形態]
本発明の第1実施形態による配線基板及びその製造方法について図1乃至図4を用いて説明する。図1は本実施形態による配線基板の構造を示す断面図、図2乃至図4は本実施形態による配線基板の製造方法を示す工程断面図である。
まず、本実施形態による配線基板について図1を用いて説明する。
平板状の導電性コア基材10に、その表面から裏面に貫通するスルーホール12が形成されている。導電性コア基材10には、配線レイアウト等に応じて所定の数のスルーホール12が形成されており、具体的には、例えば約1000個のスルーホール12が形成されている。スルーホール12の直径は、例えば0.5mmである。
導電性コア基材10は、カーボンファイバを含有する樹脂基板であり、例えば0.2mmのカーボンファイバシートとポリイミド系樹脂組成物とを複合化してなるプリプレグ(図示せず)を例えば5枚積層して圧着したものである。導電性コア基材10の厚さは、例えば1.0mmである。カーボンファイバシートは、カーボンファイバがシート状に編み込まれてなるものである。カーボンファイバシートを包容するポリイミド系樹脂組成物には、アルミナフィラー、窒化アルミニウムフィラー、シリカフィラー等の無機フィラーが混合され、熱膨張率が低減されている。
スルーホール12が形成された導電性コア基材10の表面、裏面、側端面、及びスルーホール21の内壁面には、例えば平均膜厚20μmの樹脂よりなる絶縁層14が形成されている。絶縁層14は、例えばポリパラキシリレン膜よりなるものである。
ここで、導電性コア基材10に形成されたスルーホール12の内壁面には、その開孔時に生じたバリ16が存在している場合がある。バリ16では、導電性コア基材10のカーボンファイバが導電性コア基材10外に露出していることがある。絶縁層14は、このような導電性コア基材10外に露出したカーボンファイバを含めてバリ16を被覆するように形成されている。
内壁面に絶縁層14が形成されたスルーホール12内には、樹脂18が充填されている。樹脂18は、例えばポリイミドよりなるものである。
スルーホール12内に充填された樹脂18のほぼ中心には、導電性コア基材10の表面側から裏面側に貫通するスルーホール20が形成されている。スルーホール20の直径は、例えば0.2mmである。
導電性コア基材10の表面に形成された絶縁層14上には、配線22aが形成されている。導電性コア基材10の裏面に形成された絶縁層14上には、配線22bが形成されている。導電性コア基材10の側端面に形成された絶縁層14上には、配線22cが形成されている。また、樹脂18に形成されたスルーホール20の内壁面には、配線22dが形成されている。スルーホール20の内壁面に形成された配線22dにより、導電性コア基材10の表面に形成された配線22aと、導電性コア基材10の裏面に形成された配線22dとが互いに電気的に接続されている。配線22a〜22dは、例えば銅膜よりなるものである。配線22a〜22cと導電性コア基材10との間は、絶縁層14により絶縁されている。配線22dと導電性コア基材10との間は、絶縁層14、樹脂18により絶縁されている。
なお、図1では導電性コア基材10の表裏面にそれぞれ1層のみの配線22a、22bが形成されている場合を示しているが、導電性コア基材10の表裏面には、上記と同様の配線が絶縁層を介して繰り返し形成され、例えば5層の多層配線(図示せず)が形成されている。多層配線が形成された導電性コア基材10の表裏面の最上層には、オーバーコート層(図示せず)が形成されている。
こうして、本実施形態による配線基板が構成されている。
本実施形態による配線基板は、導電性コア基材10のスルーホール12の内壁面に、バリ16を被覆するように形成された絶縁層14を有することに主たる特徴の一つがある。
絶縁層14により、スルーホール12の内壁面に存在するバリ16が被覆されているため、導電性コア基材10と配線22dとの間を確実に絶縁することができる。したがって、信頼性の高い配線基板を提供することができる。
次に、本実施形態による配線基板の製造方法について図2乃至図4を用いて説明する。
まず、カーボンファイバがシート状に編み込まれたカーボンファイバシートとポリイミド系樹脂組成物とを複合させたプリプレグを例えば5枚重ねて、例えば真空プレス法によりこれらを圧着する。こうして、平板状の導電性コア基材10を用意する。なお、プリプレグの圧着は、真空プレス法に限らず、真空ラミネータ等のラミネータ、積層板プレス機等を用いて行ってもよい。
次いで、導電性コア基材10に、例えばドリルを用いた切削加工により、表面から裏面に貫通するスルーホール12を形成する(図2(a)参照)。スルーホール12の直径は、例えば0.5mmとする。スルーホール12の数は、例えば1000個とする。このとき、スルーホール12の内壁面には、バリ16が生じることがある。
次いで、スルーホール12が形成された導電性コア基材10に対して、所定の脱脂処理、及び所定の洗浄処理を行う。
次いで、全面に、すなわち導電性コア基材10の表面、裏面、側端面、及びスルーホール12の内壁面に、蒸着法により、例えば平均膜厚20μmのポリパラキシリレン膜よりなる絶縁層14を形成する(図2(b)参照)。
このように、本実施形態による配線基板の製造方法では、蒸着法により、気相状態の原料を用いて絶縁層14を形成するので、導電性コア基材10の表裏面のみならず、スルーホール12の内壁面にも、微小なピンホールの発生が抑制された被覆性の高い絶縁層14を形成することができる。これにより、導電性コア基材10と、後にスルーホール12の内壁面に絶縁層14を介して形成される配線22dとの間を確実に絶縁することができる。
また、絶縁層14を構成するポリパラキシリレン膜は室温で形成すること可能であるため、導電性コア基材10が耐熱性の低い材料からなる場合であっても、導電性コア基材10の劣化、破損等を伴うことなく、絶縁層14を確実に形成することができる。また、熱ストレスが加わることなく絶縁層14を形成することができるため、残留応力の小さい絶縁層14が形成することができる。したがって、絶縁層14の応力に起因するクラックの発生を抑制することができる。
次いで、絶縁層14が形成された導電性コア基材10の両面に、例えば真空プレス法により、熱可塑性ポリイミドシートをラミネートする。真空プレス法によるラミネート時の温度は例えば200℃とし、プレス時間は例えば30分とする。ラミネートされた熱可塑性ポリイミドシートの厚さは、例えば0.05mmとなるようにする。こうして、絶縁層14が内壁面に形成されたスルーホール12内に、ポリイミドよりなる樹脂18が充填される。スルーホール12内に樹脂18を充填した後、導電性コア基材10の表裏面に残存するポリイミドを除去する(図2(c)参照)。
次いで、スルーホール12内に充填された樹脂18のほぼ中心に、導電性コア基材10の表面側から裏面側に貫通するスルーホール20を形成する(図3(a)参照)。スルーホール20の直径は、例えば0.2μmとする。スルーホール20の形成には、例えば、UV−YAGレーザ、炭酸ガスレーザ、エキシマレーザ等を用いたレーザドライエッチング、プラズマドライエッチング等のドライエッチングを用いることができる。また、例えばドリルを用いた切削加工により、スルーホール20を形成してもよい。
次いで、スルーホール20に対してデスミア処理を行った後、全面に、すなわち導電性コア基材10の表面、裏面及び側端面に形成された絶縁層14上、樹脂18上、及びスルーホール20の内壁面に、例えば無電解めっき法により、例えば膜厚0.3μmの銅膜24を形成する(図3(b)参照)。
次いで、ドライフィルムレジストで導電性コア基材10をラミネートすることにより、導電性コア基材10の表裏面に形成された銅膜24上に、例えば膜厚50μmのレジスト層28を形成する。次いで、フォトリソグラフィ技術により、レジスト層28に、配線形成予定領域を露出する開口部30を形成する(図3(c)参照)。
次いで、無電解めっき法により形成された銅膜24をシードとして、電解めっき法により、レジスト層28の開口部30に露出した銅膜24上、及びスルーホール20の内壁面に形成されている銅膜24上に、例えば膜厚30μmの銅膜26を形成する(図4(a)参照)。
銅膜26を形成した後、レジスト層28を除去する(図4(b)参照)。
次いで、銅膜26をマスクとして、シードとして用いた銅膜24をエッチング除去する。エッチング液としては、例えば過酸化水素水と硫酸との混合液を用いる。こうして、導電性コア基材10の表裏面に形成された絶縁層14上に、銅膜24、26よりなる配線22a、22bがそれぞれ形成される。また、導電性コア基材10の側端面に形成された絶縁層14上に、銅膜24、26よりなる配線22cが形成される。また、樹脂18に形成されたスルーホール20の内壁面には、銅膜24、26よりなる配線22dが形成される(図4(c)参照)。
以後、絶縁層を形成する工程と、上記と同様の配線を形成する工程とを繰り返すことにより、導電性コア基材10の表裏面のそれぞれに、例えば5層の多層配線(図示せず)を形成する。多層配線が形成された導電性コア基材10の表裏面の最上層には、例えばスクリーン印刷技術とフォトリソグラフィ技術とを併用して、オーバーコート層(図示せず)を形成する。
こうして、本実施形態による配線基板が形成される。
このように、本実施形態によれば、導電性コア基材10のスルーホール12の内壁面に、バリ16を被覆するように絶縁層14を形成するので、導電性コア基材10と配線22dとの間を確実に絶縁することができる。したがって、信頼性の高い配線基板を提供することができる。
(実施例1)
導電性コア基材10として、0.2mmのカーボンファイバシートとポリイミド系樹脂組成物とを複合化してなるプリプレグを5枚積層して圧着して形成した厚さ1.0mmのものを用いた。カーボンファイバシートを包容するポリイミド系樹脂組成物には、組成物全体の10重量%のアルミナフィラーと、組成物全体の10重量%のシリカフィラーとを混合した。アルミナフィラーとしては、平均粒径7μm以下、熱膨張率7ppm/Kのものを用いた。シリカフィラーとしては、平均粒径3μm以下、熱膨張率3ppm/Kのものを用いた。このような材料により構成された導電性コア基材10は、温度範囲25〜200℃において、面広がり方向の平均熱膨張率が2ppm/K、厚さ方向の平均熱膨張率が80ppm/Kであった。このような導電性コア基材10に、直径0.5mmのスルーホール12を約1000個形成した。また、絶縁層14は、蒸着法により、次のようにして形成した。まず、蒸着装置の蒸着室内の成膜ステージ上に、スルーホール12が形成された導電性コア基材10を設置した。一方、蒸着装置の熱分解室において、原材料のダイマーであるジパラキシリレン20gを、510℃、25mTorrの条件下で熱分解し、ジラジカルパラキシリレンを生成した。続いて、生成したジラジカルパラキシリレンを蒸着室内に導入し、基板温度25℃、蒸着室内圧力30mTorrの条件下で蒸着を行った。蒸着時間は6時間とした。こうして、蒸着法により、平均膜厚20μmのポリパラキシリレン膜よりなる絶縁層14を形成した。
(比較例1)
比較例として、絶縁層14を形成せずに、スルーホール12内に樹脂20を直接充填した配線基板を作製した。絶縁層14を形成しない点以外は、実施例1と同様にした。
(評価結果)
上記の実施例1及び比較例1に対して、温度サイクル試験として、−65℃での15分間の冷却及び125℃での15分間の加熱を1サイクルとし、このサイクルを1000回繰り返した。
温度サイクル試験の結果、実施例1では、電気的接続部における抵抗変化率は+5%以下であった。また、スルーホール12内に形成された絶縁層14、配線22d等にクラック、剥がれは観察されなかった。また、配線22dを形成する際の銅めっき液の滲入による短絡は観察されなかった。
一方、比較例1では、温度サイクル試験の結果、スルーホール20の中央部において、配線22dに短絡が観察された。
[第2実施形態]
本発明の第2実施形態による配線基板及びその製造方法について図5を用いて説明する。図5は本実施形態による配線基板の製造方法を示す工程断面図である。なお、第1実施形態による配線基板及びその製造方法と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
本実施形態による配線基板の構造は、第1実施形態による配線基板とほぼ同様である。本実施形態による配線基板は、電着法により絶縁層14が形成されている点で、第1実施形態による配線基板と異なっている。以下、本実施形態による配線基板の製造方法について図5を用いて説明する。
まず、第1実施形態による配線基板の製造方法と同様に、平板状の導電性コア基材10に、スルーホール12を形成する(図5(a)参照)。
次いで、スルーホール12が形成された導電性コア基材10に対して、所定の脱脂処理及び所定の洗浄処理を行う。
次いで、全面に、すなわち導電性コア基材10の表裏面、側端面、及びスルーホール12の内壁面に、導電性コア基材10中のカーボンファイバを電極として、電着法により、例えば平均膜厚15μmのポリイミド膜よりなる絶縁層14を形成する(図5(b)参照)。
ここで、絶縁層14を構成するポリイミドは、導電性コア基材10に対して電着される前に、既に耐熱性を有するイミド化した分子構造を有している。これにより、ポリイミド膜よりなる絶縁層14を形成するために、イミド化のための400℃程度の熱処理工程を行う必要がない。したがって、導電性コア基材10の耐熱性が低い場合であっても、導電性コア基材10の劣化、破損等を伴うことなく、絶縁層14を確実に形成することができる。
絶縁層14を形成した後の工程は、図2(c)乃至図4(c)に示す第1実施形態による配線基板の製造方法と同様なので説明を省略する。
このように、本実施形態によれば、導電性コア基材10のスルーホール12の内壁面に、バリ16を被覆するように絶縁層14を形成するので、導電性コア基材10と配線22dとの間を確実に絶縁することができる。したがって、信頼性の高い配線基板を提供することができる。
(実施例2)
導電性コア基材10として、0.2mmのカーボンファイバシートとポリイミド系樹脂組成物とを複合化してなるプリプレグを5枚積層して圧着して形成した厚さ1.0mmのものを用いた。カーボンファイバシートを包容するポリイミド系樹脂組成物には、組成物全体の10重量%のアルミナフィラーと、組成物全体の10重量%のシリカフィラーとを混合した。アルミナフィラーとしては、平均粒径7μm以下、熱膨張率7ppm/Kのものを用いた。シリカフィラーとしては、平均粒径3μm以下、熱膨張率3ppm/Kのものを用いた。このような材料により構成された導電性コア基材10は、温度範囲25〜200℃において、面広がり方向の平均熱膨張率が2ppm/K、厚さ方向の平均熱膨張率が80ppm/Kであった。このような導電性コア基材10に、直径0.5mmのスルーホール12を約1000個形成した。また、絶縁層14は、電着法により、次のようにして形成した。まず、ステンレス製の容器に満たされたポリイミド電着液中に、導電性コア基材10を浸漬した。ここで、導電性コア基材10には、その側端面のカーボンファイバが露出した部分を結線して直流電源を接続した。導電性コア基材10をポリイミド電着液に浸漬した状態で、直流電源を用いて、定電流法により50mA、5クーロンの条件で180秒間の通電を行い、ポリイミドを導電性コア基材10にポリイミドを被着させた。この後、ポリイミドが被着した導電性コア基材10に対して、90℃、30分間の乾燥処理、及び180℃、30分間の乾燥処理を順次段階的に行った。こうして、電着法により、平均膜厚15μmのポリイミド膜よりなる絶縁層14を形成した。
(実施例3)
導電性コア基材10として、0.2mmのカーボンファイバシートとポリイミド系樹脂組成物とを複合化してなるプリプレグを5枚積層して圧着して形成した厚さ1.0mmのものを用いた。カーボンファイバシートを包容するポリイミド系樹脂組成物には、組成物全体の5重量%の窒化アルミニウムフィラーと、組成物全体の25重量%のシリカフィラーとを混合した。窒化アルミニウムフィラーとしては、平均粒径8μm以下、熱膨張率5ppm/Kのものを用いた。シリカフィラーとしては、平均粒径3μm以下、熱膨張率3ppm/Kのものを用いた。このような材料により構成された導電性コア基材10は、温度範囲25〜150℃において、面広がり方向の平均熱膨張率が3ppm/K、厚さ方向の平均熱膨張率が70ppm/Kであった。このような導電性コア基材10に、直径0.5mmのスルーホール12を約1000個形成した。また、絶縁層14は、電着法により、次のようにして形成した。まず、ステンレス製の容器に満たされたポリイミド電着液中に、導電性コア基材10を浸漬した。ここで、導電性コア基材10には、その側端面のカーボンファイバが露出した部分を結線して直流電源を接続した。導電性コア基材10をポリイミド電着液に浸漬した状態で、直流電源を用いて、定電圧法により100V、10クーロンの条件で120秒間の通電を行い、ポリイミドを導電性コア基材10にポリイミドを被着させた。この後、ポリイミドが被着した導電性コア基材10に対して、90℃、30分間の乾燥処理、及び180℃、30分間の乾燥処理を順次段階的に行った。こうして、電着法により、平均膜厚20μmのポリイミド膜よりなる絶縁層14を形成した。
(比較例2、3)
比較例として、絶縁層14を形成せずに、スルーホール12内に樹脂20を直接充填した配線基板を作製した。絶縁層14を形成しない点以外は、実施例2、3と同様にした。
(評価結果)
上記の実施例2、3及び比較例2、3に対して、温度サイクル試験として、−65℃での15分間の冷却及び125℃での15分間の加熱を1サイクルとし、このサイクルを1000回繰り返した。
温度サイクル試験の結果、実施例2、3では、電気的接続部における抵抗変化率は+5%以下であった。また、スルーホール12内に形成された絶縁層14、配線22d等にクラック、剥がれは観察されなかった。また、配線22dを形成する際の銅めっき液の滲入による短絡は観察されなかった。
一方、比較例2、3では、温度サイクル試験の結果、スルーホール20の中央部において、配線22dに短絡が観察された。
[第3実施形態]
本発明の第3実施形態による配線基板及びその製造方法について図6乃至図10を用いて説明する。図6は電着法により絶縁層を形成した場合におけるスルーホール及びその周辺の状態を示す断面図、図7は本実施形態による配線基板の構造を示す断面図、図8乃至10は本実施形態による配線基板の製造方法を示す工程断面図である。なお、第1実施形態による配線基板及びその製造方法と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
本実施形態による配線基板は、第1実施形態による配線基板において、絶縁層14と導電性コア基材10との間に、めっき法により形成された金属層を更に有することに主たる特徴がある。
第2実施形態による配線基板の製造方法のように電着法により絶縁層14を形成する場合、以下に述べるように、スルーホール12の内壁面に存在するバリに起因して、導電性コア基材10と配線22cとが短絡してしまう可能性があると考えられる。
電着法によりポリイミド膜よりなる絶縁層14を形成した場合、図6に示すように、スルーホール12の内壁面において、絶縁層14は、導電性の高い導電性コア基材10のカーボンファイバ34が露出している部分には形成されるものの、導電性の低い導電性コア基材10の樹脂部分には十分に形成されない場合がある。このとき、カーボンファイバ34は、絶縁層14には完全に被覆されない虞がある。
また、スルーホール12内に充填された樹脂18中には、その形成時に混入した気泡等により、ボイド(空隙)36が発生している。このような状態で樹脂18にスルーホール20を形成し、めっき法により配線22dを形成すると、樹脂18中のボイド36に配線材料が滲入し、ボイド36中に配線材料よりなる金属塊38が形成される。このような金属塊38が、絶縁層14に完全に被覆されていないカーボンファイバ34と接触するように形成されると、導電性コア基材10と配線22dとの間に短絡が発生してしまうこととなる。
本実施形態による配線基板は、上記のような短絡の発生をも防止し得るものである。以下、本実施形態による配線基板について図7を用いて説明する。
平板状の導電性コア基材10に、その表面から裏面に貫通するスルーホール12が形成されている。導電性コア基材10には、配線レイアウト等に応じて所定の数のスルーホール12が形成されており、具体的には、例えば約1000個のスルーホール12が形成されている。スルーホール12の直径は、例えば0.5mmである。
導電性コア基材10は、カーボンファイバを含有する樹脂基板であり、例えば0.2mmのカーボンファイバシートとポリイミド系樹脂組成物とを複合化してなるプリプレグ(図示せず)を例えば5枚積層して圧着したものである。導電性コア基材10の厚さは、例えば1.0mmである。カーボンファイバシートは、カーボンファイバがシート状に編み込まれてなるものである。カーボンファイバシートを包容するポリイミド系樹脂組成物には、アルミナフィラー、窒化アルミニウムフィラー、シリカフィラー等の無機フィラーが混合され、熱膨張率が低減されている。
スルーホール12が形成された導電性コア基材10の表面、裏面、側端面、及びスルーホール12の内壁面には、例えば膜厚30μmの銅膜よりなる金属層40が形成されている。
ここで、導電性コア基材10に形成されたスルーホール12の内壁面には、その開孔時に生じたバリ16が存在している場合がある。バリ16では、導電性コア基材10のカーボンファイバが導電性コア基材10外に露出していることがある。金属層40は、このような導電性コア基材10外に露出したカーボンファイバを含めてバリ16を被覆するように形成されている。
導電性コア基材10の表面、裏面、側端面、及びスルーホール12の内壁面に形成された金属層40上には、例えば平均膜厚20μmの樹脂よりなる絶縁層14が形成されている。絶縁層14は、例えばポリパラキシリレン膜よりなるものである。
内壁面に絶縁層14が形成されたスルーホール12内には、樹脂18が充填されている。樹脂18は、例えばポリイミドよりなるものである。
スルーホール12内に充填された樹脂18のほぼ中心には、導電性コア基材10の表面側から裏面側に貫通するスルーホール20が形成されている。スルーホール20の直径は、例えば0.2mmである。
導電性コア基材10の表面に形成された絶縁層14上には、配線22aが形成されている。導電性コア基材10の裏面に形成された絶縁層14上には、配線22bが形成されている。導電性コア基材10の側端面に形成された絶縁層14上には、配線22cが形成されている。また、樹脂18に形成されたスルーホール20内には、配線22dが形成されている。スルーホール20内に形成された配線22dにより、導電性コア基材10の表面に形成された配線22aと、導電性コア基材10の裏面に形成された配線22dとが互いに電気的に接続されている。配線22a〜22dは、例えば銅膜よりなるものである。配線22a〜22cと導電性コア基材10との間は、絶縁層14により絶縁されている。配線22dと導電性コア基材10との間は、絶縁層14、樹脂18により絶縁されている。
なお、図7では導電性コア基材10の表裏面にそれぞれ1層のみの配線22a、22bが形成されている場合を示しているが、導電性コア基材10の表裏面には、上記と同様の配線が絶縁層を介して繰り返し形成され、例えば5層の多層配線(図示せず)が形成されている。多層配線が形成された導電性コア基材10の表裏面の最上層には、オーバーコート層(図示せず)が形成されている。
こうして、本実施形態による配線基板が構成されている。
本実施形態による配線基板では、上述のように、開孔時に生じたバリ16が存在するスルーホール12の内壁面に金属層40が形成されているため、スルーホール12の内壁面の表面粗さが低減されている。このように、金属層40により表面粗さが低減されたスルーホール12の内壁面に絶縁層14が形成されているため、絶縁層14は、第1及び第2実施形態による配線基板と比較して、更に密着性の高い状態で形成されている。このような絶縁層14により、導電性コア基材10と配線22dとの間を更に確実に絶縁することができる。これにより、更に信頼性の高い配線基板を提供することができる。
また、本実施形態による配線基板では、スルーホール12内における配線構造が同軸構造となっている。すなわち、配線22dの周囲が、金属層40により覆われた構造となっている。これにより、配線基板の高周波特性を向上することができる。
次に、本実施形態による配線基板の製造方法について図8乃至図10を用いて説明する。
まず、第1実施形態による配線基板の製造方法と同様に、導電性コア基材10に、表面から裏面に貫通するスルーホール12を形成する(図8(a)参照)。
次いで、スルーホール12が形成された導電性コア基材10に対して、所定の脱脂処理、及び所定の洗浄処理を行う。
次いで、全面に、すなわち導電性コア基材10の表面、裏面、側端面、及びスルーホール12の内壁面に、例えば無電解めっき法により、例えば膜厚0.3μmの銅膜を形成する。
次いで、無電解めっき法により形成された銅膜をシードとして、電解めっき法により、導電性コア基材10の表面、裏面、側端面、及びスルーホール12の内壁面に、例えば膜厚30μmの銅膜26を更に形成する。こうして、導電性コア基材10の表面、裏面、側端面、及びスルーホール12の内壁面に、例えば膜厚30μmの銅膜よりなる金属層40が形成される(図8(b)参照)。
なお、金属層40を形成した後、所定の処理を行うことにより、金属層40の表面に凹凸を形成し、金属層40の表面粗さを大きくしておいてもよい。これにより、スルーホール12内においてその後に形成される絶縁層14等を高い密着性で形成することができる。例えば、硫酸、過酸化水素水等の酸溶液を用いたソフトエッチングにより金属層40の表面を化学的に数μm程度除去することにより、金属層40の表面に凹凸を形成することができる。また、ブラシ、砥石等を用いて金属層40の表面を物理的に研磨することにより、金属層40の表面に凹凸を形成することができる。
次いで、全面に、すなわち導電性コア基材10の表面、裏面、側端面、及びスルーホール12の内壁面に形成された金属層40上に、蒸着法により、例えば平均膜厚20μmのポリパラキシリレン膜よりなる絶縁層14を形成する(図8(c)参照)。
このように、本実施形態による配線基板の製造方法では、蒸着法により、気相状態の原料を用いて絶縁層14を形成するので、導電性コア基材10の表裏面のみならず、スルーホール12の内壁面にも、微小なピンホールの発生が抑制された被覆性の高い絶縁層14を形成することができる。これにより、導電性コア基材10と、後にスルーホール12の内壁面に絶縁層14を介して形成される配線22dとの間を確実に絶縁することができる。
また、絶縁層14を構成するポリパラキシリレン膜は室温で形成すること可能であるため、導電性コア基材10が耐熱性の低い材料からなる場合であっても、導電性コア基材10の劣化、破損等を伴うことなく、絶縁層14を確実に形成することができる。また、熱ストレスが加わることなく絶縁層14を形成することができるため、残留応力の小さい絶縁層14が形成することができる。したがって、絶縁層14の応力に起因するクラックの発生を抑制することができる。
次いで、絶縁層14が形成された導電性コア基材10の両面に、例えば真空プレス法により、熱可塑性ポリイミドシートをラミネートする。真空プレス法によるラミネート時の温度は例えば200℃とし、プレス時間は例えば30分とする。ラミネートされた熱可塑性ポリイミドシートの厚さは、例えば0.05mmとなるようにする。こうして、絶縁層14が内壁面に形成されたスルーホール12内に、ポリイミドよりなる樹脂18が充填される。スルーホール12内に樹脂18を充填した後、導電性コア基材10の表裏面に残存するポリイミドを除去する(図9(a)参照)。
次いで、スルーホール12内に充填された樹脂18のほぼ中心に、導電性コア基材10の表面側から裏面側に貫通するスルーホール20を形成する(図9(c)参照)。スルーホール20の直径は、例えば0.2μmとする。スルーホール20の形成には、例えば、UV−YAGレーザ、炭酸ガスレーザ、エキシマレーザ等を用いたレーザドライエッチング、プラズマドライエッチング等のドライエッチングを用いることができる。また、例えばドリルを用いた切削加工により、スルーホール20を形成してもよい。
次いで、スルーホール20に対してデスミア処理を行った後、全面に、すなわち導電性コア基材10の表面、裏面及び側端面に形成された絶縁層14上、樹脂18上、及びスルーホール20の内壁面に、例えば無電解めっき法により、例えば膜厚0.3μmの銅膜24を形成する。
次いで、ドライフィルムレジストで導電性コア基材10をラミネートすることにより、導電性コア基材10の表裏面に形成された銅膜24上に、例えば膜厚50μmのレジスト層28を形成する。次いで、フォトリソグラフィ技術により、レジスト層28に、配線形成予定領域を露出する開口部30を形成する(図9(c)参照)。
次いで、無電解めっき法により形成された銅膜24をシードとして、電解めっき法により、レジスト層28の開口部30に露出した銅膜24上、及びスルーホール20の内壁面に形成されている銅膜24上に、例えば膜厚30μmの銅膜26を形成する(図10(a)参照)。
銅膜26を形成した後、レジスト層28を除去する(図10(b)参照)。
次いで、銅膜26をマスクとして、シードとして用いた銅膜24をエッチング除去する。エッチング液としては、例えば過酸化水素水と硫酸との混合液を用いる。こうして、導電性コア基材10の表裏面に形成された絶縁層14上に、銅膜24、26よりなる配線22a、22bがそれぞれ形成される。また、導電性コア基材10の側端面に形成された絶縁層14上に、銅膜24、26よりなる配線22cが形成される。また、樹脂18に形成されたスルーホール20内には、銅膜24、26よりなる配線22dが形成される(図10(c)参照)。
以後、絶縁層を形成する工程と、上記と同様の配線を形成する工程とを繰り返すことにより、導電性コア基材10の表裏面のそれぞれに、例えば5層の多層配線(図示せず)を形成する。多層配線が形成された導電性コア基材10の表裏面の最上層には、例えばスクリーン印刷技術とフォトリソグラフィ技術とを併用して、オーバーコート層(図示せず)を形成する。
こうして、本実施形態による配線基板が形成される。
このように、本実施形態によれば、導電性コア基材10のスルーホール12の内壁面に、金属層40を介して、バリ16を被覆するように絶縁層14を形成するので、更に密着性の高い状態で絶縁層14を形成することができる。これにより、導電性コア基材10と配線22dとの間を更に確実に絶縁することができる。したがって、更に信頼性の高い配線基板を提供することができる。
(実施例4)
導電性コア基材10として、0.2mmのカーボンファイバシートとポリイミド系樹脂組成物とを複合化してなるプリプレグを5枚積層して圧着して形成した厚さ1.0mmのものを用いた。カーボンファイバシートを包容するポリイミド系樹脂組成物には、組成物全体の10重量%のアルミナフィラーと、組成物全体の10重量%のシリカフィラーとを混合した。アルミナフィラーとしては、平均粒径7μm以下、熱膨張率7ppm/Kのものを用いた。シリカフィラーとしては、平均粒径3μm以下、熱膨張率3ppm/Kのものを用いた。このような材料により構成された導電性コア基材10は、温度範囲25〜200℃において、面広がり方向の平均熱膨張率が2ppm/K、厚さ方向の平均熱膨張率が80ppm/Kであった。このような導電性コア基材10に、直径0.5mmのスルーホール12を約1000個形成した。また、絶縁層14は、蒸着法により、次のようにして形成した。まず、蒸着装置の蒸着室内の成膜ステージ上に、スルーホール12が形成された導電性コア基材10を設置した。一方、蒸着装置の熱分解室において、原材料のダイマーであるジパラキシリレン20gを、510℃、25mTorrの条件下で熱分解し、ジラジカルパラキシリレンを生成した。続いて、生成したジラジカルパラキシリレンを蒸着室内に導入し、基板温度25℃、蒸着室内圧力30mTorrの条件下で蒸着を行った。蒸着時間は6時間とした。こうして、蒸着法により、平均膜厚20μmのポリパラキシリレン膜よりなる絶縁層14を形成した。
(実施例5)
導電性コア基材10として、0.2mmのカーボンファイバシートとポリイミド系樹脂組成物とを複合化してなるプリプレグを5枚積層して圧着して形成した厚さ1.0mmのものを用いた。カーボンファイバシートを包容するポリイミド系樹脂組成物には、組成物全体の5重量%の窒化アルミニウムフィラーと、組成物全体の25重量%のシリカフィラーとを混合した。窒化アルミニウムフィラーとしては、平均粒径8μm以下、熱膨張率5ppm/Kのものを用いた。シリカフィラーとしては、平均粒径3μm以下、熱膨張率3ppm/Kのものを用いた。このような材料により構成された導電性コア基材10は、温度範囲25〜150℃において、面広がり方向の平均熱膨張率が3ppm/K、厚さ方向の平均熱膨張率が70ppm/Kであった。このような導電性コア基材10に、直径0.5mmのスルーホール12を約1000個形成した。また、絶縁層14は、蒸着法により、次のようにして形成した。まず、蒸着装置の蒸着室内の成膜ステージ上に、スルーホール12が形成された導電性コア基材10を設置した。一方、蒸着装置の熱分解室において、原材料のダイマーであるジパラキシリレン30gを、500℃、20mTorrの条件下で熱分解し、ジラジカルパラキシリレンを生成した。続いて、生成したジラジカルパラキシリレンを蒸着室内に導入し、基板温度25℃、蒸着室内圧力50mTorrの条件下で蒸着を行った。蒸着時間は4.5時間とした。こうして、蒸着法により、平均膜厚25μmのポリパラキシリレン膜よりなる絶縁層14を形成した。
(比較例4、5)
比較例として、絶縁層14を形成せずに、スルーホール12内に樹脂20を直接充填した配線基板を作製した。絶縁層14を形成しない点以外は、実施例4、5と同様にした。
(評価結果)
上記の実施例4、5及び比較例4、5に対して、温度サイクル試験として、−65℃での15分間の冷却及び125℃での15分間の加熱を1サイクルとし、このサイクルを1000回繰り返した。
温度サイクル試験の結果、実施例4、5では、電気的接続部における抵抗変化率は+5%以下であった。また、スルーホール12内に形成された金属層40、絶縁層14、配線22d等にクラック、剥がれは観察されなかった。また、配線22dを形成する際の銅めっき液の滲入による短絡は観察されなかった。
一方、比較例4、5では、温度サイクル試験の結果、スルーホール20の中央部において、配線22dに短絡が観察された。
[第4実施形態]
本発明の第4実施形態による配線基板及びその製造方法について図11を用いて説明する。図11は本実施形態による配線基板の製造方法を示す工程断面図である。なお、第1乃至第3実施形態による配線基板及びその製造方法と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
本実施形態による配線基板の構造は、第3実施形態による配線基板とほぼ同様である。本実施形態による配線基板は、電着法により絶縁層14が形成されている点で、第3実施形態による配線基板と異なっている。以下、本実施形態による配線基板の製造方法について図11を用いて説明する。
まず、図8(a)及び図8(b)に示す第3実施形態による配線基板の製造方法と同様にして、導電性コア基材10の表面、裏面、側端面、及びスルーホール12の内壁面に、金属層40までを形成する(図11(a)参照)。
次いで、全面に、すなわち導電性コア基材10の表面、裏面、側端面、及びスルーホール12の内壁面に形成された金属層40上に、金属層40を電極として、電着法により、例えば平均膜厚20μmのポリイミド膜よりなる絶縁層14を形成する(図11(b)参照)。
ここで、絶縁層14を構成するポリイミドは、導電性コア基材10に対して電着される前に、既に耐熱性を有するイミド化した分子構造を有している。これにより、ポリイミド膜よりなる絶縁層14を形成するために、イミド化のための400℃程度の熱処理工程を行う必要がない。したがって、導電性コア基材10の耐熱性が低い場合であっても、導電性コア基材10の劣化、破損等を伴うことなく、絶縁層14を確実に形成することができる。
絶縁層14を形成した後の工程は、図9(a)乃至図10(c)に示す第3実施形態による配線基板の製造方法と同様なので説明を省略する。
このように、本実施形態によれば、導電性コア基材10のスルーホール12の内壁面に、金属層40を介して、バリ16を被覆するように絶縁層14を形成するので、更に密着性の高い状態で絶縁層14を形成することができる。これにより、導電性コア基材10と配線22dとの間を更に確実に絶縁することができる。したがって、更に信頼性の高い配線基板を提供することができる。
(実施例6)
導電性コア基材10として、0.2mmのカーボンファイバシートとポリイミド系樹脂組成物とを複合化してなるプリプレグを5枚積層して圧着して形成した厚さ1.0mmのものを用いた。カーボンファイバシートを包容するポリイミド系樹脂組成物には、組成物全体の5重量%の窒化アルミニウムフィラーと、組成物全体の25重量%のシリカフィラーとを混合した。窒化アルミニウムフィラーとしては、平均粒径8μm以下、熱膨張率5ppm/Kのものを用いた。シリカフィラーとしては、平均粒径3μm以下、熱膨張率3ppm/Kのものを用いた。このような材料により構成された導電性コア基材10は、温度範囲25〜150℃において、面広がり方向の平均熱膨張率が3ppm/K、厚さ方向の平均熱膨張率が70ppm/Kであった。このような導電性コア基材10に、直径0.5mmのスルーホール12を約1000個形成した。また、絶縁層14は、電着法により、次のようにして形成した。まず、ステンレス製の容器に満たされたポリイミド電着液中に、導電性コア基材10を浸漬した。ここで、導電性コア基材10には、その側端面に形成された金属層40を結線して直流電源を接続した。導電性コア基材10をポリイミド電着液に浸漬した状態で、直流電源を用いて、定電圧法により100V、10クーロンの条件で120秒間の通電を行い、ポリイミドを導電性コア基材10にポリイミドを被着させた。この後、ポリイミドが被着した導電性コア基材10に対して、90℃、30分間の乾燥処理、及び180℃、30分間の乾燥処理を順次段階的に行った。こうして、電着法により、平均膜厚20μmのポリイミド膜よりなる絶縁層14を形成した。
(比較例6)
比較例として、絶縁層14を形成せずに、スルーホール12内に樹脂20を直接充填した配線基板を作製した。絶縁層14を形成しない点以外は、実施例6と同様にした。
(評価結果)
上記の実施例6及び比較例6に対して、温度サイクル試験として、−65℃での15分間の冷却及び125℃での15分間の加熱を1サイクルとし、このサイクルを1000回繰り返した。
温度サイクル試験の結果、実施例6では、電気的接続部における抵抗変化率は+5%以下であった。また、スルーホール12内に形成された金属層40、絶縁層14、配線22d等にクラック、剥がれは観察されなかった。また、配線22dを形成する際の銅めっき液の滲入による短絡は観察されなかった。
一方、比較例6では、温度サイクル試験の結果、スルーホール20の中央部において、配線22dに短絡が観察された。
[第5実施形態]
本発明の第5実施形態による配線基板及びその製造方法について図12乃至図15を用いて説明する。図12は本実施形態による配線基板の構造を示す断面図、図13乃至図15は本実施形態による配線基板の製造方法を示す工程断面図である。なお、第1乃至第4実施形態による配線基板及びその製造方法と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
本実施形態による配線基板は、絶縁層14が形成される前に、導電性コア基材10に形成されたスルーホール12が、樹脂18により埋め込まれている点で、第1乃至第4実施形態による配線基板と異なっている。
まず、本実施形態による配線基板について図12を用いて説明する。
平板状の導電性コア基材10に、その表面から裏面に貫通するスルーホール12が形成されている。導電性コア基材10には、配線レイアウト等に応じて所定の数のスルーホール12が形成されており、具体的には、例えば約1000個のスルーホール12が形成されている。スルーホール12の直径は、例えば0.5mmである。
導電性コア基材10は、カーボンファイバを含有する樹脂基板であり、例えば0.2mmのカーボンファイバシートとポリイミド系樹脂組成物とを複合化してなるプリプレグ(図示せず)を例えば5枚積層して圧着したものである。導電性コア基材10の厚さは、例えば1.0mmである。カーボンファイバシートは、カーボンファイバがシート状に編み込まれてなるものである。カーボンファイバシートを包容するポリイミド系樹脂組成物には、アルミナフィラー、窒化アルミニウムフィラー、シリカフィラー等の無機フィラーが混合され、熱膨張率が低減されている。
スルーホール12内には、樹脂18が充填されている。樹脂18は、例えばポリイミドよりなるものである。スルーホール12の内壁面に存在するバリ16は、樹脂18により被覆されている。
スルーホール12内に充填された樹脂18のほぼ中心には、導電性コア基材10の表面側から裏面側に貫通するスルーホール20が形成されている。スルーホール20の直径は、例えば0.2mmである。
導電性コア基材10の表面、裏面、側端面、樹脂18上、及びスルーホール20の内壁面には、例えば平均膜厚20μmの樹脂よりなる絶縁層14が形成されている。絶縁層14は、例えばポリパラキシリレン膜よりなるものである。
樹脂18中にはボイドが生じている場合があり、このボイドによりスルーホール20の内壁面に凹部42が形成されていることがある。絶縁層14は、このような凹部42内に充填されるように形成されている。これにより、凹部42にバリ16が露出している場合には、このようなバリ16は、絶縁層14により被覆されている。
導電性コア基材10の表面に形成された絶縁層14上には、配線22aが形成されている。導電性コア基材10の裏面に形成された絶縁層14上には、配線22bが形成されている。また、樹脂18に形成されたスルーホール20内には、配線22dが形成されている。スルーホール20内に形成された配線22dにより、導電性コア基材10の表面に形成された配線22aと、導電性コア基材10の裏面に形成された配線22dとが互いに電気的に接続されている。配線22a、22b、22dは、例えば銅膜よりなるものである。配線22a、22bと導電性コア基材10との間は、絶縁層14により絶縁されている。配線22dと導電性コア基材10との間は、絶縁層14、樹脂18により絶縁されている。
なお、図12では導電性コア基材10の表裏面にそれぞれ1層のみの配線22a、22bが形成されている場合を示しているが、導電性コア基材10の表裏面には、上記と同様の配線が絶縁層を介して繰り返し形成され、例えば5層の多層配線(図示せず)が形成されている。多層配線が形成された導電性コア基材10の表裏面の最上層には、オーバーコート層(図示せず)が形成されている。
こうして、本実施形態による配線基板が構成されている。
本実施形態による配線基板は、樹脂18に形成されたスルーホール20の内壁面に、絶縁層14が形成されていることに主たる特徴の一つがある。
樹脂18中のボイドに起因してスルーホール20の内壁面に凹部42が形成され、凹部42にバリ16が露出するような場合においても、このようなバリ16は、絶縁層14により被覆されることとなる。このため、導電性コア基材10と配線22dとの間を確実に絶縁することができる。したがって、信頼性の高い配線基板を提供することができる。
次に、本実施形態による配線基板の製造方法について図13乃至図15を用いて説明する。
まず、第1実施形態による配線基板の製造方法と同様に、平板状の導電性コア基材10に、スルーホール12を形成する(図13(a)参照)。
次いで、スルーホール12が形成された導電性コア基材10に対して、所定の脱脂処理、及び所定の洗浄処理を行う。
次いで、スルーホール12が形成された導電性コア基材10の両面に、例えば真空プレス法により、熱可塑性ポリイミドシートをラミネートする。真空プレス法によるラミネート時の温度は例えば200℃とし、プレス時間は例えば30分とする。ラミネートされた熱可塑性ポリイミドシートの厚さは、例えば0.05mmとなるようにする。こうして、スルーホール12内に、ポリイミドよりなる樹脂18が充填される。スルーホール12内に樹脂18を充填した後、導電性コア基材10の表裏面に残存するポリイミドを除去する(図13(b)参照)。このとき、樹脂18中には、ボイド36が生じる場合がある。
次いで、スルーホール12内に充填された樹脂18のほぼ中心に、導電性コア基材10の表面側から裏面側に貫通するスルーホール20を形成する(図13(c)参照)。スルーホール20の直径は、例えば0.1μmとする。スルーホール20の形成には、例えば、UV−YAGレーザ、炭酸ガスレーザ、エキシマレーザ等を用いたレーザドライエッチング、プラズマドライエッチング等のドライエッチングを用いることができる。また、例えばドリルを用いた切削加工により、スルーホール20を形成してもよい。このとき、樹脂18中のボイド36により、スルーホール20の内壁面に、凹部42が形成されることがある。
次いで、スルーホール20に対してデスミア処理を行った後、全面に、すなわち導電性コア基材10の表面、裏面、側端面、樹脂18上、及びスルーホール20の内壁面に、蒸着法により、例えば平均膜厚20μmのポリパラキシリレン膜よりなる絶縁層14を形成する(図14(a)参照)。
絶縁層14は、スルーホール20の内壁面に形成された凹部42内には充填されるように形成される。これにより、凹部42に露出しているバリ16は、絶縁層14により被覆される。
このように、本実施形態による配線基板の製造方法では、蒸着法により、気相状態の原料を用いて絶縁層14を形成するので、導電性コア基材10の表裏面のみならず、スルーホール20の内壁面にも、微小なピンホールの発生が抑制された被覆性の高い絶縁層14を形成することができる。これにより、導電性コア基材10と、後にスルーホール20内に絶縁層14を介して形成される配線22dとの間を確実に絶縁することができる。
また、絶縁層14を構成するポリパラキシリレン膜は室温で形成すること可能であるため、導電性コア基材10が耐熱性の低い材料からなる場合であっても、導電性コア基材10の劣化、破損等を伴うことなく、絶縁層14を確実に形成することができる。また、熱ストレスが加わることなく絶縁層14を形成することができるため、残留応力の小さい絶縁層14が形成することができる。したがって、スルーホール12の内壁面に形成された絶縁層14の応力に起因するクラックの発生を抑制することができる。
次いで、全面に、すなわち導電性コア基材10の表裏面及び側端面に形成された絶縁層14上、樹脂18上、及びスルーホール20の内壁面に、例えば無電解めっき法により、例えば膜厚0.3μmの銅膜24を形成する。
次いで、ドライフィルムレジストで導電性コア基材10をラミネートすることにより、導電性コア基材10の表裏面に形成された銅膜24上に、例えば膜厚50μmのレジスト層28を形成する。次いで、フォトリソグラフィ技術により、レジスト層28に、配線形成予定領域を露出する開口部30を形成する(図14(b)参照)。
次いで、無電解めっき法により形成された銅膜24をシードとして、電解めっき法により、レジスト層28の開口部30に露出した銅膜24上、及びスルーホール20の内壁面に形成されている銅膜24上に、例えば膜厚20μmの銅膜26を形成する(図14(c)参照)。
銅膜26を形成した後、レジスト層28を除去する(図15(a)参照)。
次いで、銅膜26をマスクとして、シードとして用いた銅膜24をエッチング除去する。エッチング液としては、例えば過酸化水素水と硫酸との混合液を用いる。こうして、導電性コア基材10の表裏面に形成された絶縁層14上に、銅膜24、26よりなる配線22a、22bがそれぞれ形成される。また、導電性コア基材10の側端面に形成された絶縁層14上に、銅膜24、26よりなる配線(図示せず)が形成される。また、絶縁層14が形成されたスルーホール20内には、銅膜24、26よりなる配線22dが形成される(図15(b)参照)。
以後、絶縁層を形成する工程と、上記と同様の配線を形成する工程とを繰り返すことにより、導電性コア基材10の表裏面のそれぞれに、例えば5層の多層配線(図示せず)を形成する。多層配線が形成された導電性コア基材10の表裏面の最上層には、例えばスクリーン印刷技術とフォトリソグラフィ技術とを併用して、オーバーコート層(図示せず)を形成する。
こうして、本実施形態による配線基板が形成される。
このように、本実施形態によれば、樹脂18に形成されたスルーホール20の内壁面に絶縁層14を形成するので、樹脂18中のボイドに起因してスルーホール20の内壁面に凹部42が形成され、凹部42にバリ16が露出するような場合においても、このようなバリ16は、絶縁層14により被覆されることとなる。このため、導電性コア基材10と配線22dとの間を確実に絶縁することができる。したがって、信頼性の高い配線基板を提供することができる。
(実施例7)
導電性コア基材10として、0.2mmのカーボンファイバシートとポリイミド系樹脂組成物とを複合化してなるプリプレグを5枚積層して圧着して形成した厚さ1.0mmのものを用いた。カーボンファイバシートを包容するポリイミド系樹脂組成物には、組成物全体の10重量%のアルミナフィラーと、組成物全体の10重量%のシリカフィラーとを混合した。アルミナフィラーとしては、平均粒径7μm以下、熱膨張率7ppm/Kのものを用いた。シリカフィラーとしては、平均粒径3μm以下、熱膨張率3ppm/Kのものを用いた。このような材料により構成された導電性コア基材10は、温度範囲25〜200℃において、面広がり方向の平均熱膨張率が2ppm/K、厚さ方向の平均熱膨張率が80ppm/Kであった。このような導電性コア基材10に、直径0.5mmのスルーホール12を約1000個形成した。また、絶縁層14は、蒸着法により、次のようにして形成した。まず、蒸着装置の蒸着室内の成膜ステージ上に、スルーホール12が形成された導電性コア基材10を設置した。一方、蒸着装置の熱分解室において、原材料のダイマーであるジパラキシリレン20gを、510℃、25mTorrの条件下で熱分解し、ジラジカルパラキシリレンを生成した。続いて、生成したジラジカルパラキシリレンを蒸着室内に導入し、基板温度25℃、蒸着室内圧力30mTorrの条件下で蒸着を行った。蒸着時間は6時間とした。こうして、蒸着法により、平均膜厚20μmのポリパラキシリレン膜よりなる絶縁層14を形成した。
(比較例7)
比較例として、絶縁層14を形成せずに、スルーホール12内に樹脂20を直接充填した配線基板を作製した。絶縁層14を形成しない点以外は、実施例7と同様にした。
(評価結果)
上記の実施例7及び比較例7に対して、温度サイクル試験として、−65℃での15分間の冷却及び125℃での15分間の加熱を1サイクルとし、このサイクルを1000回繰り返した。
温度サイクル試験の結果、実施例7では、電気的接続部における抵抗変化率は+5%以下であった。また、スルーホール12内に形成された絶縁層14、配線22d等にクラック、剥がれは観察されなかった。また、配線22dを形成する際の銅めっき液の滲入による短絡は観察されなかった。
一方、比較例7では、温度サイクル試験の結果、スルーホール20の中央部において、配線22dに短絡が観察された。
[第6実施形態]
本発明の第6実施形態による配線基板の製造方法について図16を用いて説明する。図16は本実施形態による配線基板の製造方法を示す工程断面図である。なお、第1乃至第6実施形態による配線基板及びその製造方法と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
本実施形態による配線基板の構造は、第5実施形態による配線基板とほぼ同様である。本実施形態による配線基板は、電着法により絶縁層14が形成されている点で、第5実施形態による配線基板と異なっている。以下、本実施形態による配線基板の製造方法について図16を用いて説明する。
まず、図13(a)乃至図13(c)に示す第5実施形態による配線基板の製造方法と同様に、平板状の導電性コア基材10にスルーホール12を形成した後、スルーホール12に樹脂18を埋め込み、樹脂18にスルーホール20を形成する(図16(a)参照)。
次いで、全面に、すなわち導電性コア基材10の表裏面、側端面、及びスルーホール12の内壁面に、導電性コア基材10中のカーボンファイバを電極として、電着法により、例えば平均膜厚15μmのポリイミド膜よりなる絶縁層14を形成する(図16(b)参照)。
絶縁層14は、スルーホール20の内壁面に形成された凹部42内には充填されるように形成される。これにより、凹部42に露出しているバリ16は、絶縁層14により被覆される。
ここで、絶縁層14を構成するポリイミドは、導電性コア基材10に対して電着される前に、既に耐熱性を有するイミド化した分子構造を有している。これにより、ポリイミド膜よりなる絶縁層14を形成するために、イミド化のための400℃程度の熱処理工程を行う必要がない。したがって、導電性コア基材10の耐熱性が低い場合であっても、導電性コア基材10の劣化、破損等を伴うことなく、絶縁層14を確実に形成することができる。
絶縁層14を形成した後の工程は、図14(b)乃至図15(b)に示す第5実施形態による配線基板の製造方法と同様なので説明を省略する。
このように、本実施形態によれば、樹脂18に形成されたスルーホール20の内壁面に絶縁層14を形成するので、樹脂18中のボイドに起因してスルーホール20の内壁面に凹部42が形成され、凹部42にバリ16が露出するような場合においても、このようなバリ16は、絶縁層14により被覆されることとなる。このため、導電性コア基材10と配線22dとの間を確実に絶縁することができる。したがって、信頼性の高い配線基板を提供することができる。
(実施例8)
導電性コア基材10として、0.2mmのカーボンファイバシートとポリイミド系樹脂組成物とを複合化してなるプリプレグを5枚積層して圧着して形成した厚さ1.0mmのものを用いた。カーボンファイバシートを包容するポリイミド系樹脂組成物には、組成物全体の10重量%のアルミナフィラーと、組成物全体の10重量%のシリカフィラーとを混合した。アルミナフィラーとしては、平均粒径7μm以下、熱膨張率7ppm/Kのものを用いた。シリカフィラーとしては、平均粒径3μm以下、熱膨張率3ppm/Kのものを用いた。このような材料により構成された導電性コア基材10は、温度範囲25〜200℃において、面広がり方向の平均熱膨張率が2ppm/K、厚さ方向の平均熱膨張率が80ppm/Kであった。このような導電性コア基材10に、直径0.5mmのスルーホール12を約1000個形成した。また、絶縁層14は、電着法により、次のようにして形成した。まず、ステンレス製の容器に満たされたポリイミド電着液中に、導電性コア基材10を浸漬した。ここで、導電性コア基材10には、その側端面のカーボンファイバが露出した部分を結線して直流電源を接続した。導電性コア基材10をポリイミド電着液に浸漬した状態で、直流電源を用いて、定電流法により50mA、5クーロンの条件で180秒間の通電を行い、ポリイミドを導電性コア基材10にポリイミドを被着させた。この後、ポリイミドが被着した導電性コア基材10に対して、90℃、30分間の乾燥処理、及び180℃、30分間の乾燥処理を順次段階的に行った。こうして、電着法により、平均膜厚15μmのポリイミド膜よりなる絶縁層14を形成した。
(比較例8)
比較例として、絶縁層14を形成せずに、スルーホール12内に樹脂20を直接充填した配線基板を作製した。絶縁層14を形成しない点以外は、実施例8と同様にした。
(評価結果)
上記の実施例8及び比較例8に対して、温度サイクル試験として、−65℃での15分間の冷却及び125℃での15分間の加熱を1サイクルとし、このサイクルを1000回繰り返した。
温度サイクル試験の結果、実施例8では、電気的接続部における抵抗変化率は+5%以下であった。また、スルーホール12内に形成された絶縁層14、配線22d等にクラック、剥がれは観察されなかった。また、配線22dを形成する際の銅めっき液の滲入による短絡は観察されなかった。
一方、比較例8では、温度サイクル試験の結果、スルーホール20の中央部において、配線22dに短絡が観察された。
[第7実施形態]
本発明の第7実施形態による配線基板及びその製造方法について図17乃至図20を用いて説明する。図17は本実施形態による配線基板の構造を示す断面図、図18乃至図20は本実施形態による配線基板の製造方法を示す工程断面図である。なお、第1乃至第67実施形態による配線基板及びその製造方法と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
本実施形態による配線基板は、第5実施形態による配線基板において、絶縁層14と導電性コア基材10との間に、めっき法により形成された金属層を更に有することに主たる特徴がある。以下、本実施形態による配線基板について図17を用いて説明する。
平板状の導電性コア基材10に、その表面から裏面に貫通するスルーホール12が形成されている。導電性コア基材10には、配線レイアウト等に応じて所定の数のスルーホール12が形成されており、具体的には、例えば約1000個のスルーホール12が形成されている。スルーホール12の直径は、例えば0.5mmである。
導電性コア基材10は、カーボンファイバを含有する樹脂基板であり、例えば0.2mmのカーボンファイバシートとポリイミド系樹脂組成物とを複合化してなるプリプレグ(図示せず)を例えば5枚積層して圧着したものである。導電性コア基材10の厚さは、例えば1.0mmである。カーボンファイバシートは、カーボンファイバがシート状に編み込まれてなるものである。カーボンファイバシートを包容するポリイミド系樹脂組成物には、アルミナフィラー、窒化アルミニウムフィラー、シリカフィラー等の無機フィラーが混合され、熱膨張率が低減されている。
スルーホール12内には、樹脂18が充填されている。樹脂18は、例えばポリイミドよりなるものである。スルーホール12の内壁面に存在するバリ16は、樹脂18により被覆されている。
スルーホール12内に充填された樹脂18のほぼ中心には、導電性コア基材10の表面側から裏面側に貫通するスルーホール20が形成されている。スルーホール20の直径は、例えば0.2mmである。
導電性コア基材10の表面、裏面、側端面、樹脂18上、及びスルーホール20の内壁面には、例えば膜厚20μmの銅膜よりなる金属層40が形成されている。
樹脂18中にはボイドが生じている場合があり、このボイドによりスルーホール20の内壁面に凹部42が形成されていることがある。金属層40は、このような凹部42内に充填されるように形成されている。これにより、凹部42にバリ16が露出している場合には、このようなバリ16は、金属層40により被覆されている。
導電性コア基材10の表面、裏面、側端面に形成された金属層40、及びスルーホール20の内壁面に形成された金属層40上には、平均膜厚20μmの樹脂よりなる絶縁層14が形成されている。絶縁層14は、例えばパラキシリレン膜よりなるものである。
導電性コア基材10の表面に形成された絶縁層14上には、配線22aが形成されている。導電性コア基材10の裏面に形成された絶縁層14上には、配線22bが形成されている。導電性コア基材10の側端面に形成された絶縁層14上には、配線(図示せず)が形成されている。また、樹脂18に形成されたスルーホール20内には、配線22dが形成されている。スルーホール20内に形成された配線22dにより、導電性コア基材10の表面に形成された配線22aと、導電性コア基材10の裏面に形成された配線22dとが互いに電気的に接続されている。配線22a〜22dは、例えば銅膜よりなるものである。配線22a〜22cと導電性コア基材10との間は、絶縁層14により絶縁されている。配線22dと導電性コア基材10との間は、絶縁層14、樹脂18により絶縁されている。
なお、図17では導電性コア基材10の表裏面にそれぞれ1層のみの配線22a、22bが形成されている場合を示しているが、導電性コア基材10の表裏面には、上記と同様の配線が絶縁層を介して繰り返し形成され、例えば5層の多層配線(図示せず)が形成されている。多層配線が形成された導電性コア基材10の表裏面の最上層には、オーバーコート層(図示せず)が形成されている。
こうして、本実施形態による配線基板が構成されている。
本実施形態による配線基板では、上述のように、樹脂18に形成されたスルーホール20の内壁面に金属層40が形成されているため、スルーホール20の内壁面の表面粗さが低減されている。このように、金属層40により表面粗さが低減されたスルーホール20の内壁面に絶縁層14が形成されているため、絶縁層14は、第5及び第6実施形態による配線基板と比較して、更に密着性の高い状態で形成されている。このような絶縁層14により、導電性コア基材10と配線22dとの間を更に確実に絶縁することができる。これにより、更に信頼性の高い配線基板を提供することができる。
さらに、樹脂18中のボイドに起因してスルーホール20の内壁面に凹部42が形成され、凹部42にバリ16が露出するような場合においても、このようなバリ16は、金属層40により被覆されることとなる。このような金属層40上に絶縁層14が形成されているため、導電性コア基材10と配線22dとの間を確実に絶縁することができる。
次に、本実施形態による配線基板の製造方法について図18乃至図20を用いて説明する。
まず、第1実施形態による配線基板の製造方法と同様に、平板状の導電性コア基材10に、スルーホール12を形成する(図18(a)参照)。
次いで、スルーホール12が形成された導電性コア基材10に対して、所定の脱脂処理、及び所定の洗浄処理を行う。
次いで、スルーホール12が形成された導電性コア基材10の両面に、例えば真空プレス法により、熱可塑性ポリイミドシートをラミネートする。真空プレス法によるラミネート時の温度は例えば200℃とし、プレス時間は例えば30分とする。ラミネートされた熱可塑性ポリイミドシートの厚さは、例えば0.05mmとなるようにする。こうして、スルーホール12内に、ポリイミドよりなる樹脂18が充填される。スルーホール12内に樹脂18を充填した後、導電性コア基材10の表裏面に残存するポリイミドを除去する(図18(b)参照)。このとき、樹脂18中には、ボイド36が生じる場合がある。
次いで、スルーホール12内に充填された樹脂18のほぼ中心に、導電性コア基材10の表面側から裏面側に貫通するスルーホール20を形成する(図18(c)参照)。スルーホール20の直径は、例えば200μmとする。スルーホール20の形成には、例えば、UV−YAGレーザ、炭酸ガスレーザ、エキシマレーザ等を用いたレーザドライエッチング、プラズマドライエッチング等のドライエッチングを用いることができる。また、例えばドリルを用いた切削加工により、スルーホール20を形成してもよい。このとき、樹脂18中のボイド36により、スルーホール20の内壁面に、凹部42が形成されることがある。
次いで、スルーホール20に対してデスミア処理を行った後、全面に、すなわち導電性コア基材10の表面、裏面、側端面、樹脂18上、及びスルーホール20の内壁面に、無電解めっき法により、膜厚0.3μmの銅膜を形成する。
次いで、無電解めっき法により形成された銅膜をシードとして、電解めっき法により、導電性コア基材10の表面、裏面、側端面、及びスルーホール20の内壁面に、例えば膜厚20μmの銅膜26を更に形成する。こうして、導電性コア基材10の表面、裏面、側端面、及びスルーホール20の内壁面に、例えば膜厚20μmの銅膜よりなる金属層40が形成される(図19(a)参照)。
金属層40は、スルーホール20の内壁面に形成された凹部42内には充填されるように形成される。これにより、凹部42に露出しているバリ16は、金属層40により被覆される。
次いで、全面に、すなわち導電性コア基材10の表面、裏面、側端面、及びスルーホール12の内壁面に形成された金属層40上に、蒸着法により、例えば平均膜厚20μmのポリパラキシリレン膜よりなる絶縁層14を形成する(図19(b)参照)。
このように、本実施形態による配線基板の製造方法では、蒸着法により、気相状態の原料を用いて絶縁層14を形成するので、導電性コア基材10の表裏面のみならず、スルーホール20の内壁面にも、微小なピンホールの発生が抑制された被覆性の高い絶縁層14を形成することができる。これにより、導電性コア基材10と、後にスルーホール20内に絶縁層14を介して形成される配線22dとの間を確実に絶縁することができる。
また、絶縁層14を構成するポリパラキシリレン膜は室温で形成すること可能であるため、導電性コア基材10が耐熱性の低い材料からなる場合であっても、導電性コア基材10の劣化、破損等を伴うことなく、絶縁層14を確実に形成することができる。また、熱ストレスが加わることなく絶縁層14を形成することができるため、残留応力の小さい絶縁層14が形成することができる。したがって、スルーホール12の内壁面に形成された絶縁層14の応力に起因するクラックの発生を抑制することができる。
次いで、全面に、すなわち導電性コア基材10の表裏面及び側端面に形成された絶縁層14上、樹脂18上、及びスルーホール20の内壁面に形成された絶縁層14上に、例えば無電解めっき法により、例えば膜厚0.3μmの銅膜24を形成する。
次いで、ドライフィルムレジストで導電性コア基材10をラミネートすることにより、導電性コア基材10の表裏面に形成された銅膜24上に、例えば膜厚50μmのレジスト層28を形成する。次いで、フォトリソグラフィ技術により、レジスト層28に、配線形成予定領域を露出する開口部30を形成する(図19(c)参照)。
次いで、無電解めっき法により形成された銅膜24をシードとして、電解めっき法により、レジスト層28の開口部30に露出した銅膜24上、及びスルーホール20の内壁面に形成されている銅膜24上に、例えば膜厚20μmの銅膜26を形成する(図20(a)参照)。
銅膜26を形成した後、レジスト層28を除去する(図20(b)参照)。
次いで、銅膜26をマスクとして、シードとして用いた銅膜24をエッチング除去する。エッチング液としては、例えば過酸化水素水と硫酸との混合液を用いる。こうして、導電性コア基材10の表裏面に形成された絶縁層14上に、銅膜24、26よりなる配線22a、22bがそれぞれ形成される。また、導電性コア基材10の側端面に形成された絶縁層14上に、銅膜24、26よりなる配線(図示せず)が形成される。また、絶縁層14が形成されたスルーホール20内には、銅膜24、26よりなる配線22dが形成される(図20(c)参照)。
以後、絶縁層を形成する工程と、上記と同様の配線を形成する工程とを繰り返すことにより、導電性コア基材10の表裏面のそれぞれに、例えば5層の多層配線(図示せず)を形成する。多層配線が形成された導電性コア基材10の表裏面の最上層には、例えばスクリーン印刷技術とフォトリソグラフィ技術とを併用して、オーバーコート層(図示せず)を形成する。
こうして、本実施形態による配線基板が形成される。
このように、本実施形態によれば、樹脂18に形成されたスルーホール20の内壁面に、金属層40を介して絶縁層14を形成するので、更に密着性の高い状態で絶縁層14を形成することができる。これにより、導電性コア基材10と配線22dとの間を更に確実に絶縁することができる。したがって、更に信頼性の高い配線基板を提供することができる。
さらに、本実施形態によれば、樹脂18中のボイドに起因してスルーホール20の内壁面に凹部42が形成され、凹部42にバリ16が露出するような場合においても、このようなバリ16は、金属層40により被覆されることとなる。このような金属層40上に絶縁層14を形成するため、導電性コア基材10と配線22dとの間を確実に絶縁することができる。
(実施例9)
導電性コア基材10として、0.2mmのカーボンファイバシートとポリイミド系樹脂組成物とを複合化してなるプリプレグを5枚積層して圧着して形成した厚さ1.0mmのものを用いた。カーボンファイバシートを包容するポリイミド系樹脂組成物には、組成物全体の10重量%のアルミナフィラーと、組成物全体の10重量%のシリカフィラーとを混合した。アルミナフィラーとしては、平均粒径7μm以下、熱膨張率7ppm/Kのものを用いた。シリカフィラーとしては、平均粒径3μm以下、熱膨張率3ppm/Kのものを用いた。このような材料により構成された導電性コア基材10は、温度範囲25〜200℃において、面広がり方向の平均熱膨張率が2ppm/K、厚さ方向の平均熱膨張率が80ppm/Kであった。このような導電性コア基材10に、直径0.5mmのスルーホール12を約1000個形成した。また、絶縁層14は、蒸着法により、次のようにして形成した。まず、蒸着装置の蒸着室内の成膜ステージ上に、スルーホール12が形成された導電性コア基材10を設置した。一方、蒸着装置の熱分解室において、原材料のダイマーであるジパラキシリレン20gを、510℃、25mTorrの条件下で熱分解し、ジラジカルパラキシリレンを生成した。続いて、生成したジラジカルパラキシリレンを蒸着室内に導入し、基板温度25℃、蒸着室内圧力30mTorrの条件下で蒸着を行った。蒸着時間は6時間とした。こうして、蒸着法により、平均膜厚20μmのポリパラキシリレン膜よりなる絶縁層14を形成した。
(比較例9)
比較例として、絶縁層14を形成せずに、スルーホール12内に樹脂20を直接充填した配線基板を作製した。絶縁層14を形成しない点以外は、実施例9と同様にした。
(評価結果)
上記の実施例9及び比較例9に対して、温度サイクル試験として、−65℃での15分間の冷却及び125℃での15分間の加熱を1サイクルとし、このサイクルを1000回繰り返した。
温度サイクル試験の結果、実施例9では、電気的接続部における抵抗変化率は+5%以下であった。また、スルーホール12内に形成された絶縁層14、配線22d等にクラック、剥がれは観察されなかった。また、配線22dを形成する際の銅めっき液の滲入による短絡は観察されなかった。
一方、比較例9では、温度サイクル試験の結果、スルーホール20の中央部において、配線22dに短絡が観察された。
[第8実施形態]
本発明の第8実施形態による配線基板及びその製造方法について図21を用いて説明する。図21は本実施形態による配線基板の製造方法を示す工程断面図である。
本実施形態による配線基板の構造は、第7実施形態による配線基板とほぼ同様である。本実施形態による配線基板は、電着法により絶縁層14が形成されている点で、第7実施形態による配線基板と異なっている。以下、本実施形態による配線基板の製造方法について図21を用いて説明する。
まず、図18(a)乃至図19(a)に示す第5実施形態による配線基板の製造方法と同様に、平板状の導電性コア基材10にスルーホール12を形成した後、スルーホール12に樹脂18を埋め込み、樹脂18にスルーホール20を形成する。次いで、導電性コア基材10の表面、裏面、側端面、及びスルーホール20の内壁面に、金属層40を形成する(図21(a)参照)。
次いで、全面に、すなわち導電性コア基材10の表面、裏面、側端面、及びスルーホール20の内壁面に形成された金属層40上に、金属層40を電極として、電着法により、例えば平均膜厚20μmのポリイミド膜よりなる絶縁層14を形成する(図21(b)参照)。
ここで、絶縁層14を構成するポリイミドは、導電性コア基材10に対して電着される前に、既に耐熱性を有するイミド化した分子構造を有している。これにより、ポリイミド膜よりなる絶縁層14を形成するために、イミド化のための400℃程度の熱処理工程を行う必要がない。したがって、導電性コア基材10の耐熱性が低い場合であっても、導電性コア基材10の劣化、破損等を伴うことなく、絶縁層14を確実に形成することができる。
絶縁層14を形成した後の工程は、図19(c)乃至図20(d)に示す第7実施形態による配線基板の製造方法と同様なので説明を省略する。
このように、本実施形態によれば、樹脂18に形成されたスルーホール20の内壁面に、金属層40を介して絶縁層14を形成するので、更に密着性の高い状態で絶縁層14を形成することができる。これにより、導電性コア基材10と配線22dとの間を更に確実に絶縁することができる。したがって、更に信頼性の高い配線基板を提供することができる。
さらに、本実施形態によれば、樹脂18中のボイドに起因してスルーホール20の内壁面に凹部42が形成され、凹部42にバリ16が露出するような場合においても、このようなバリ16は、金属層40により被覆されることとなる。このような金属層40上に絶縁層14を形成するため、導電性コア基材10と配線22dとの間を確実に絶縁することができる。
(実施例10)
導電性コア基材10として、0.2mmのカーボンファイバシートとポリイミド系樹脂組成物とを複合化してなるプリプレグを5枚積層して圧着して形成した厚さ1.0mmのものを用いた。カーボンファイバシートを包容するポリイミド系樹脂組成物には、組成物全体の10重量%のアルミナフィラーと、組成物全体の10重量%のシリカフィラーとを混合した。アルミナフィラーとしては、平均粒径7μm以下、熱膨張率7ppm/Kのものを用いた。シリカフィラーとしては、平均粒径3μm以下、熱膨張率3ppm/Kのものを用いた。このような材料により構成された導電性コア基材10は、温度範囲25〜200℃において、面広がり方向の平均熱膨張率が2ppm/K、厚さ方向の平均熱膨張率が80ppm/Kであった。このような導電性コア基材10に、直径0.5mmのスルーホール12を約1000個形成した。また、絶縁層14は、電着法により、次のようにして形成した。まず、ステンレス製の容器に満たされたポリイミド電着液中に、導電性コア基材10を浸漬した。ここで、導電性コア基材10には、その側端面のカーボンファイバが露出した部分を結線して直流電源を接続した。導電性コア基材10をポリイミド電着液に浸漬した状態で、直流電源を用いて、定電圧法により100V、10クーロンの条件で120秒間の通電を行い、ポリイミドを導電性コア基材10にポリイミドを被着させた。この後、ポリイミドが被着した導電性コア基材10に対して、90℃、30分間の乾燥処理、及び180℃、30分間の乾燥処理を順次段階的に行った。こうして、電着法により、平均膜厚20μmのポリイミド膜よりなる絶縁層14を形成した。
(比較例10)
比較例として、絶縁層14を形成せずに、スルーホール12内に樹脂20を直接充填した配線基板を作製した。絶縁層14を形成しない点以外は、実施例10と同様にした。 (評価結果)
上記の実施例10及び比較例10に対して、温度サイクル試験として、−65℃での15分間の冷却及び125℃での15分間の加熱を1サイクルとし、このサイクルを1000回繰り返した。
温度サイクル試験の結果、実施例10では、電気的接続部における抵抗変化率は+5%以下であった。また、スルーホール12内に形成された絶縁層14、配線22d等にクラック、剥がれは観察されなかった。また、配線22dを形成する際の銅めっき液の滲入による短絡は観察されなかった。
一方、比較例10では、温度サイクル試験の結果、スルーホール20の中央部において、配線22dに短絡が観察された。
[変形実施形態]
本発明は上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、導電性コア基材10として、カーボンファイバを含有する樹脂基板を用いる場合について説明したが、導電性コア基材10はこれに限定されるものではなく、種々の基板を用いることができる。導電性コア基材10として、例えばインバー等の金属よりなる基板を用いてもよい。
また、上記実施形態では、絶縁層14として、ポリパラキシリレン膜、ポリイミド膜を用いる場合について説明したが、絶縁層14はこれらに限定されるものではない。絶縁層14として、ポリパラキシリレンの他、例えば、フッ素化ポリパラキシリレン、塩素化ポリパラキシリレン等のポリパラキシリレンの一部が置換された置換ポリパラキシリレン等のポリパラキシリレン系樹脂よりなる膜を用いることができる。また、絶縁層14として、例えば、種々のポリイミド系樹脂、種々のエポキシ系樹脂よりなる膜を用いることができる。
また、上記実施形態では、銅膜よりなる配線22a〜22dを形成する場合について説明したが、配線22a〜22dの材料はこれに限定されるものではなく、種々の導体膜を配線として形成することができる。
また、上記実施形態では、絶縁層14、金属層40を1層ずつ形成する場合について説明したが、絶縁層14、金属層40を形成する層数は1層に限定されるものではない。絶縁層14を複数層形成し、或いは金属層40と金属層40上に形成された絶縁層14との組を複数組形成することにより、更に高い絶縁性を確保することができる。
また、上記実施形態では、蒸着法又は電着法により絶縁層14を形成する場合について説明したが、絶縁層14の形成方法はこれらに限定されるものではない。
また、上記実施形態では、ドリルを用いた切削加工により導電性コア基材10にスルーホール12を形成する場合について説明したが、スルーホール12の形成方法はこれに限定されるものではない。スルーホール12の形成方法として、例えば、パンチング金型による打ち抜き加工、レーザによるアブレーション加工等を用いてもよい。
また、上記実施形態では、導電性コア基材10のスルーホール12内に樹脂18を充填し、スルーホール12の内壁面に樹脂18よりなる絶縁層を形成する場合について説明したが、スルーホール12内に充填するのは樹脂に限定されるものではなく、種々の絶縁性材料を充填することができる。
また、上記実施形態では、導電性コア基材10の表裏面に配線が形成されている場合について説明したが、配線は、導電性コア基材10の少なくとも一方の面に形成されていればよい。
以上詳述したように、本発明の特徴をまとめると以下のようになる。
(付記1)
スルーホールが形成された平板状の導電性コア基材と、
前記導電性コア基材の表面及び前記スルーホールの内壁面に形成された第1の絶縁層と、
前記第1の絶縁層が形成された前記導電性コア基材の前記表面上に形成された第1の配線と、
前記第1の絶縁層が形成された前記スルーホール内に形成され、前記第1の配線に電気的に接続された第2の配線と、
前記第1の絶縁層と前記第2の配線との間に形成された第2の絶縁層と
を有することを特徴とする配線基板。
(付記2)
付記1記載の配線基板において、
前記スルーホールの前記内壁面と前記第1の絶縁層との間に形成された金属層を更に有する
ことを特徴とする配線基板。
(付記3)
スルーホールが形成された平板状の導電性コア基材と、
前記導電性コア基材の表面及び前記スルーホールの内壁面に形成された第1の絶縁層と、
前記第1の絶縁層が形成された前記導電性コア基材の前記表面上に形成された第1の配線と、
前記第1の絶縁層が形成された前記スルーホール内に形成され、前記第1の配線に電気的に接続された第2の配線と、
前記スルーホールの前記内壁面と前記第1の絶縁層との間に形成された第2の絶縁層と
を有することを特徴とする配線基板。
(付記4)
付記3記載の配線基板において、
前記第2の絶縁層と前記第1の絶縁層との間に形成された金属層を更に有する
ことを特徴とする配線基板。
(付記5)
付記1乃至4のいずれかに記載の配線基板において、
前記導電性コア基材は、カーボンファイバを含有する樹脂基板である
ことを特徴とする配線基板。
(付記6)
付記1乃至5のいずれかに記載の配線基板において、
前記導電性コア基材は、金属基板である
ことを特徴とする配線基板。
(付記7)
付記1乃至6のいずれかに記載の配線基板において、
前記第1の絶縁層は、ポリパラキシリレン系樹脂よりなる
ことを特徴とする配線基板。
(付記8)
付記1乃至7のいずれかに記載の配線基板において、
前記第1の絶縁層は、ポリイミド系樹脂よりなる
ことを特徴とする配線基板。
(付記9)
付記1乃至8のいずれかに記載の配線基板において、
前記スルーホールの前記内壁面には、バリが形成されており、
前記第1の絶縁層は、前記バリを被覆するように形成されている
ことを特徴とする配線基板。
(付記10)
平板状の導電性コア基材に、第1のスルーホールを形成する工程と、
前記導電性コア基材の表面及び前記第1のスルーホールの内壁面に、絶縁層を形成する工程と、
前記絶縁層が形成された前記第1のスルーホール内に絶縁材を充填する工程と、
前記絶縁材に、第2のスルーホールを形成する工程と、
前記絶縁層が形成された前記導電性コア基材の前記表面上に第1の配線を形成し、前記第2のスルーホール内に、前記第1の配線に電気的に接続された第2の配線を形成する工程と
を有することを特徴とする配線基板の製造方法。
(付記11)
付記10記載の配線基板の製造方法において、
前記第1のスルーホールを形成する工程の後、前記絶縁層を形成する工程の前に、前記第1のスルーホールの前記内壁面に金属層を形成する工程を更に有する
ことを特徴とする配線基板の製造方法。
(付記12)
平板状の導電性コア基材に、第1のスルーホールを形成する工程と、
前記第1のスルーホール内に絶縁材を充填する工程と、
前記絶縁材に、第2のスルーホールを形成する工程と、
前記導電性コア基材の表面及び前記第2のスルーホールの内壁面に絶縁層を形成する工程と、
前記絶縁層が形成された前記導電性コア基材の前記表面に第1の配線を形成し、前記絶縁層が形成された前記第2のスルーホール内に、前記第1の配線に電気的に接続された第2の配線を形成する工程と
を有することを特徴とする配線基板の製造方法。
(付記13)
付記12記載の配線基板の製造方法において、
前記第2のスルーホールを形成する工程の後、前記絶縁層を形成する工程の前に、前記第2のスルーホールの前記内壁面に金属層を形成する工程を更に有する
ことを特徴とする配線基板の製造方法。
(付記14)
付記10乃至13のいずれかに記載の配線基板の製造方法において、
前記絶縁層を形成する工程では、蒸着法により樹脂よりなる前記絶縁層を形成する
ことを特徴とする配線基板の製造方法。
(付記15)
付記10乃至13のいずれか1項に記載の配線基板の製造方法において、
前記絶縁層を形成する工程では、電着法により樹脂よりなる前記絶縁層を形成する
ことを特徴とする配線基板の製造方法。
(付記16)
付記11又は13記載の配線基板の製造方法において、
前記金属層を形成する工程では、めっき法により前記金属層を形成する
ことを特徴とする配線基板の製造方法。
本発明の第1実施形態による配線基板の構造を示す断面図である。 本発明の第1実施形態による配線基板の製造方法を示す工程断面図(その1)である。 本発明の第1実施形態による配線基板の製造方法を示す工程断面図(その2)である。 本発明の第1実施形態による配線基板の製造方法を示す工程断面図(その3)である。 本発明の第2実施形態による配線基板の製造方法を示す工程断面図である。 電着法により絶縁層を形成した場合におけるスルーホール及びその周辺の状態を示す断面図である。 本発明の第3実施形態による配線基板の構造を示す断面図である。 本発明の第3実施形態による配線基板の製造方法を示す工程断面図(その1)である。 本発明の第3実施形態による配線基板の製造方法を示す工程断面図(その2)である。 本発明の第3実施形態による配線基板の製造方法を示す工程断面図(その3)である。 本発明の第4実施形態による配線基板の製造方法を示す工程断面図である。 本発明の第5実施形態による配線基板の構造を示す断面図である。 本発明の第5実施形態による配線基板の製造方法を示す工程断面図(その1)である。 本発明の第5実施形態による配線基板の製造方法を示す工程断面図(その2)である。 本発明の第5実施形態による配線基板の製造方法を示す工程断面図(その3)である。 本発明の第6実施形態による配線基板の製造方法を示す工程断面図である。 本発明の第7実施形態による配線基板の構造を示す断面図である。 本発明の第7実施形態による配線基板の製造方法を示す工程断面図(その1)である。 本発明の第7実施形態による配線基板の製造方法を示す工程断面図(その2)である。 本発明の第7実施形態による配線基板の製造方法を示す工程断面図(その3)である。 本発明の第8実施形態による配線基板の製造方法を示す工程断面図である。
符号の説明
10…導電性コア基材
12…スルーホール
14…絶縁層
16…バリ
18…樹脂
20…スルーホール
22a、22b、22c、22d…配線
24…銅膜
26…銅膜
28…レジスト層
30…開口部
34…カーボンファイバ
36…ボイド
38…金属塊
40…金属層
42…凹部

Claims (10)

  1. スルーホールが形成された平板状の導電性コア基材と、
    前記導電性コア基材の表面及び前記スルーホールの内壁面に形成された第1の絶縁層と、
    前記第1の絶縁層が形成された前記導電性コア基材の前記表面上に形成された第1の配線と、
    前記第1の絶縁層が形成された前記スルーホール内に形成され、前記第1の配線に電気的に接続された第2の配線と、
    前記第1の絶縁層と前記第2の配線との間に形成された第2の絶縁層と
    を有することを特徴とする配線基板。
  2. 請求項1記載の配線基板において、
    前記スルーホールの前記内壁面と前記第1の絶縁層との間に形成された金属層を更に有する
    ことを特徴とする配線基板。
  3. スルーホールが形成された平板状の導電性コア基材と、
    前記導電性コア基材の表面及び前記スルーホールの内壁面に形成された第1の絶縁層と、
    前記第1の絶縁層が形成された前記導電性コア基材の前記表面上に形成された第1の配線と、
    前記第1の絶縁層が形成された前記スルーホール内に形成され、前記第1の配線に電気的に接続された第2の配線と、
    前記スルーホールの前記内壁面と前記第1の絶縁層との間に形成された第2の絶縁層と
    を有することを特徴とする配線基板。
  4. 請求項3記載の配線基板において、
    前記第2の絶縁層と前記第1の絶縁層との間に形成された金属層を更に有する
    ことを特徴とする配線基板。
  5. 平板状の導電性コア基材に、第1のスルーホールを形成する工程と、
    前記導電性コア基材の表面及び前記第1のスルーホールの内壁面に、絶縁層を形成する工程と、
    前記絶縁層が形成された前記第1のスルーホール内に絶縁材を充填する工程と、
    前記絶縁材に、第2のスルーホールを形成する工程と、
    前記絶縁層が形成された前記導電性コア基材の前記表面上に第1の配線を形成し、前記第2のスルーホール内に、前記第1の配線に電気的に接続された第2の配線を形成する工程と
    を有することを特徴とする配線基板の製造方法。
  6. 請求項5記載の配線基板の製造方法において、
    前記第1のスルーホールを形成する工程の後、前記絶縁層を形成する工程の前に、前記第1のスルーホールの前記内壁面に金属層を形成する工程を更に有する
    ことを特徴とする配線基板の製造方法。
  7. 平板状の導電性コア基材に、第1のスルーホールを形成する工程と、
    前記第1のスルーホール内に絶縁材を充填する工程と、
    前記絶縁材に、第2のスルーホールを形成する工程と、
    前記導電性コア基材の表面及び前記第2のスルーホールの内壁面に絶縁層を形成する工程と、
    前記絶縁層が形成された前記導電性コア基材の前記表面に第1の配線を形成し、前記絶縁層が形成された前記第2のスルーホール内に、前記第1の配線に電気的に接続された第2の配線を形成する工程と
    を有することを特徴とする配線基板の製造方法。
  8. 請求項7記載の配線基板の製造方法において、
    前記第2のスルーホールを形成する工程の後、前記絶縁層を形成する工程の前に、前記第2のスルーホールの前記内壁面に金属層を形成する工程を更に有する
    ことを特徴とする配線基板の製造方法。
  9. 請求項5乃至8のいずれか1項に記載の配線基板の製造方法において、
    前記絶縁層を形成する工程では、蒸着法により樹脂よりなる前記絶縁層を形成する
    ことを特徴とする配線基板の製造方法。
  10. 請求項5乃至8のいずれか1項に記載の配線基板の製造方法において、
    前記絶縁層を形成する工程では、電着法により樹脂よりなる前記絶縁層を形成する
    ことを特徴とする配線基板の製造方法。
JP2005033274A 2005-02-09 2005-02-09 配線基板及びその製造方法 Expired - Fee Related JP4776247B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005033274A JP4776247B2 (ja) 2005-02-09 2005-02-09 配線基板及びその製造方法
US11/138,467 US7246435B2 (en) 2005-02-09 2005-05-27 Wiring board and method for fabricating the same
US11/812,124 US7420130B2 (en) 2005-02-09 2007-06-15 Wiring board and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005033274A JP4776247B2 (ja) 2005-02-09 2005-02-09 配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2006222216A true JP2006222216A (ja) 2006-08-24
JP4776247B2 JP4776247B2 (ja) 2011-09-21

Family

ID=36778779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005033274A Expired - Fee Related JP4776247B2 (ja) 2005-02-09 2005-02-09 配線基板及びその製造方法

Country Status (2)

Country Link
US (2) US7246435B2 (ja)
JP (1) JP4776247B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008066375A (ja) * 2006-09-05 2008-03-21 Mitsubishi Electric Corp 高放熱基板及びその製造方法
JP2009099620A (ja) * 2007-10-12 2009-05-07 Fujitsu Ltd コア基板およびその製造方法
JP2009099621A (ja) * 2007-10-12 2009-05-07 Fujitsu Ltd 基板の製造方法
JP2009099622A (ja) * 2007-10-12 2009-05-07 Fujitsu Ltd 基板の製造方法
JP2009099624A (ja) * 2007-10-12 2009-05-07 Fujitsu Ltd 配線基板およびその製造方法
JP2009135415A (ja) * 2007-10-29 2009-06-18 Mitsubishi Electric Corp プリント配線板およびその製造方法
JP2009147060A (ja) * 2007-12-13 2009-07-02 Fujitsu Ltd 配線基板及びその製造方法
JP2010050261A (ja) * 2008-08-21 2010-03-04 Fujitsu Ltd 配線基板の製造方法、配線基板
WO2010074121A1 (ja) * 2008-12-25 2010-07-01 三菱電機株式会社 プリント配線板の製造方法
JP2012060162A (ja) * 2011-12-08 2012-03-22 Mitsubishi Electric Corp プリント配線板及びプリント配線板の製造方法
US8148647B2 (en) 2006-08-23 2012-04-03 Mitsubishi Electric Corporation Printed circuit board and method of manufacturing the same

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7871933B2 (en) * 2005-12-01 2011-01-18 International Business Machines Corporation Combined stepper and deposition tool
KR100675012B1 (ko) * 2006-02-06 2007-01-29 삼성전자주식회사 강화된 구리 도금막을 포함하는 pcb 및 그 제조 방법
TWI295911B (en) * 2006-06-08 2008-04-11 Advanced Semiconductor Eng Manufacturing method of circuit board
KR100966194B1 (ko) * 2006-09-26 2010-06-25 가부시끼가이샤 도시바 초음파 탐촉자
JP5214139B2 (ja) * 2006-12-04 2013-06-19 新光電気工業株式会社 配線基板及びその製造方法
US20080302564A1 (en) * 2007-06-11 2008-12-11 Ppg Industries Ohio, Inc. Circuit assembly including a metal core substrate and process for preparing the same
US8035983B2 (en) * 2007-07-17 2011-10-11 Ibiden Co., Ltd. Wiring board and method of manufacturing wiring board
US8134085B2 (en) * 2007-10-29 2012-03-13 Mitsubishi Electric Corporation Printed interconnection board having a core including carbon fiber reinforced plastic
JP5138459B2 (ja) * 2008-05-15 2013-02-06 新光電気工業株式会社 配線基板の製造方法
US8431833B2 (en) * 2008-12-29 2013-04-30 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
KR101018109B1 (ko) * 2009-08-24 2011-02-25 삼성전기주식회사 다층 배선 기판 및 그의 제조방법
US9275934B2 (en) * 2010-03-03 2016-03-01 Georgia Tech Research Corporation Through-package-via (TPV) structures on inorganic interposer and methods for fabricating same
JP2012174874A (ja) * 2011-02-21 2012-09-10 Fujitsu Ltd プリント配線板の製造方法及びプリント配線板
JP2012191155A (ja) * 2011-02-22 2012-10-04 Yazaki Corp 配線板、および、その製造方法
US8569631B2 (en) * 2011-05-05 2013-10-29 Tangitek, Llc Noise dampening energy efficient circuit board and method for constructing and using same
EP2689919B1 (en) * 2012-07-24 2020-04-08 Airbus Operations GmbH Process for selective isolation of CFRP parts by electrodeposition coatings
KR101474642B1 (ko) * 2013-05-23 2014-12-17 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법
JP7221601B2 (ja) * 2018-06-11 2023-02-14 新光電気工業株式会社 配線基板、配線基板の製造方法
CN109275261A (zh) * 2018-10-18 2019-01-25 杭州嘉楠耘智信息科技有限公司 一种金属基覆铜电路板以及包括该电路板的计算设备
CN114390773A (zh) * 2021-12-30 2022-04-22 江苏迪飞达电子有限公司 一种双面铝基板以及其加工工艺

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5335163A (en) * 1976-09-14 1978-04-01 Hitachi Chemical Co Ltd Method of producing printed circuit board substrate having through hole from metallic material
JPS63248198A (ja) * 1987-04-02 1988-10-14 株式会社アルメック プリント回路基板の製造方法
JPH01165672U (ja) * 1988-05-12 1989-11-20
JPH05191042A (ja) * 1991-07-17 1993-07-30 Internatl Business Mach Corp <Ibm> 多層電子回路パッケージの層の製造方法及び多層電子回路パッケージの製造方法
JP2001060748A (ja) * 1999-08-23 2001-03-06 Matsushita Electric Works Ltd 回路基板
JP2004119691A (ja) * 2002-09-26 2004-04-15 Fujitsu Ltd 配線基板
JP2004349653A (ja) * 2003-05-26 2004-12-09 Fujitsu Ltd プリント基板の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3294576A (en) * 1963-01-14 1966-12-27 First Safe Deposit Nat Bank Of Method of producing printed circuit structures
US3934334A (en) * 1974-04-15 1976-01-27 Texas Instruments Incorporated Method of fabricating metal printed wiring boards
US3934335A (en) * 1974-10-16 1976-01-27 Texas Instruments Incorporated Multilayer printed circuit board
JPH04348595A (ja) * 1991-05-27 1992-12-03 Hitachi Ltd 多層印刷回路基板の修復方法
US5231751A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Process for thin film interconnect
JP2000133942A (ja) 1998-10-28 2000-05-12 Hitachi Ltd 多層プリント配線板
JP2000236167A (ja) 1998-12-16 2000-08-29 Dainippon Printing Co Ltd 配線板とその製造方法および配線板の製造に用いる転写用原版
JP2002084072A (ja) 2000-09-06 2002-03-22 Dainippon Printing Co Ltd 電子部品およびその製造法
JP2002100869A (ja) 2000-09-22 2002-04-05 Meiko:Kk 回路基板、それを用いた多層回路基板、およびそれらの製造方法
JP4430976B2 (ja) * 2004-05-10 2010-03-10 富士通株式会社 配線基板及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5335163A (en) * 1976-09-14 1978-04-01 Hitachi Chemical Co Ltd Method of producing printed circuit board substrate having through hole from metallic material
JPS63248198A (ja) * 1987-04-02 1988-10-14 株式会社アルメック プリント回路基板の製造方法
JPH01165672U (ja) * 1988-05-12 1989-11-20
JPH05191042A (ja) * 1991-07-17 1993-07-30 Internatl Business Mach Corp <Ibm> 多層電子回路パッケージの層の製造方法及び多層電子回路パッケージの製造方法
JP2001060748A (ja) * 1999-08-23 2001-03-06 Matsushita Electric Works Ltd 回路基板
JP2004119691A (ja) * 2002-09-26 2004-04-15 Fujitsu Ltd 配線基板
JP2004349653A (ja) * 2003-05-26 2004-12-09 Fujitsu Ltd プリント基板の製造方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8148647B2 (en) 2006-08-23 2012-04-03 Mitsubishi Electric Corporation Printed circuit board and method of manufacturing the same
JP2008066375A (ja) * 2006-09-05 2008-03-21 Mitsubishi Electric Corp 高放熱基板及びその製造方法
JP2009099624A (ja) * 2007-10-12 2009-05-07 Fujitsu Ltd 配線基板およびその製造方法
JP2009099620A (ja) * 2007-10-12 2009-05-07 Fujitsu Ltd コア基板およびその製造方法
JP2009099621A (ja) * 2007-10-12 2009-05-07 Fujitsu Ltd 基板の製造方法
US8186052B2 (en) 2007-10-12 2012-05-29 Fujitsu Limited Method of producing substrate
US8153908B2 (en) 2007-10-12 2012-04-10 Fujitsu Limited Circuit board and method of producing the same
US8151456B2 (en) 2007-10-12 2012-04-10 Fujitsu Limited Method of producing substrate
JP2009099622A (ja) * 2007-10-12 2009-05-07 Fujitsu Ltd 基板の製造方法
KR101025524B1 (ko) * 2007-10-12 2011-04-04 후지쯔 가부시끼가이샤 배선 기판 및 그 제조 방법
US8035037B2 (en) 2007-10-12 2011-10-11 Fujitsu Limited Core substrate and method of producing the same
JP2009135415A (ja) * 2007-10-29 2009-06-18 Mitsubishi Electric Corp プリント配線板およびその製造方法
JP2009147060A (ja) * 2007-12-13 2009-07-02 Fujitsu Ltd 配線基板及びその製造方法
US8178791B2 (en) 2007-12-13 2012-05-15 Fujitsu Limited Wiring substrate including conductive core substrate, and manufacturing method thereof
JP2010050261A (ja) * 2008-08-21 2010-03-04 Fujitsu Ltd 配線基板の製造方法、配線基板
WO2010074121A1 (ja) * 2008-12-25 2010-07-01 三菱電機株式会社 プリント配線板の製造方法
US9313903B2 (en) 2008-12-25 2016-04-12 Mitsubishi Electric Corporation Method of manufacturing printed wiring board
JP2012060162A (ja) * 2011-12-08 2012-03-22 Mitsubishi Electric Corp プリント配線板及びプリント配線板の製造方法

Also Published As

Publication number Publication date
US7420130B2 (en) 2008-09-02
US20060175084A1 (en) 2006-08-10
US20070240901A1 (en) 2007-10-18
US7246435B2 (en) 2007-07-24
JP4776247B2 (ja) 2011-09-21

Similar Documents

Publication Publication Date Title
JP4776247B2 (ja) 配線基板及びその製造方法
US7002080B2 (en) Multilayer wiring board
JP4564342B2 (ja) 多層配線基板およびその製造方法
JP2018504776A (ja) プリント回路基板のための高速インターコネクト
US20100224397A1 (en) Wiring board and method for manufacturing the same
JP5221887B2 (ja) 配線基盤の製造方法
US8525041B2 (en) Multilayer wiring board and method for manufacturing the same
TW201444440A (zh) 配線基板及其製造方法
KR100704920B1 (ko) 범프기판을 이용한 인쇄회로기판 및 제조방법
WO2014125567A1 (ja) 部品内蔵基板及びその製造方法
TWI595811B (zh) 印刷電路板及其製造方法
KR20000071696A (ko) 다층 배선판 및 그 제조 방법
KR100752017B1 (ko) 인쇄회로기판의 제조방법
JP2004047836A (ja) プリント配線板とその製造方法
JP2004207338A (ja) 配線基板
JP2007150111A (ja) 配線基板
JP2003174257A (ja) 配線板及びその製造方法、半導体搭載用基板及びその製造方法、半導体パッケージ及びその製造方法
JP2014222733A (ja) プリント配線板およびその製造方法
JP2011176111A (ja) 配線基板
JP4029005B2 (ja) 配線基板の製造方法
JP4328195B2 (ja) 配線基板及びその製造方法並びに電気装置
JP4492071B2 (ja) 配線基板の製造方法
JPH1174641A (ja) 多層配線基板
KR20090070117A (ko) 아노다이징을 이용한 금속 기판 및 이의 제조방법
KR100468195B1 (ko) 다층 인쇄 회로 기판을 제조하는 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071211

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100813

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110509

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110628

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110628

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4776247

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140708

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees