JPH05191042A - 多層電子回路パッケージの層の製造方法及び多層電子回路パッケージの製造方法 - Google Patents

多層電子回路パッケージの層の製造方法及び多層電子回路パッケージの製造方法

Info

Publication number
JPH05191042A
JPH05191042A JP4155402A JP15540292A JPH05191042A JP H05191042 A JPH05191042 A JP H05191042A JP 4155402 A JP4155402 A JP 4155402A JP 15540292 A JP15540292 A JP 15540292A JP H05191042 A JPH05191042 A JP H05191042A
Authority
JP
Japan
Prior art keywords
layer
polymer
metal foil
core
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4155402A
Other languages
English (en)
Other versions
JPH088412B2 (ja
Inventor
John M Brauer
メッド ブラウアー ジョン
Frederick R Christie
リチャード クリスティー フレデリック
William H Lawrence
ホウェル ローレンス ウイリアム
Ashit A Mehta
アーヴィンド メフタ アシト
Jonathan D Reid
デイヴィッド レイド ジョナサン
William J Summa
ジョゼフ スマ ウイリアム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH05191042A publication Critical patent/JPH05191042A/ja
Publication of JPH088412B2 publication Critical patent/JPH088412B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333—Deposition techniques, e.g. coating
    • H05K2203/135—Electrophoretic deposition of insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/389—Improvement of the adhesion between the insulating substrate and the metal by the use of a coupling agent, e.g. silane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4076—Through-connections; Vertical interconnect access [VIA] connections by thin-film techniques
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Physical Vapour Deposition (AREA)
  • Polyoxymethylene Polymers And Polymers With Carbon-To-Carbon Bonds (AREA)

Abstract

(57)【要約】 【目的】 配線化され高分子カプセル化された金属コア
を少なくとも一層有する多層電子回路パッケージにおい
て、貫通孔および通路同士を高い精度で整合させ、従来
の方法で形成されたものよりも均質な孔および通路を形
成する。 【構成】 金属コアへ金属箔を提供し（Ａ）、金属箔に
孔を形成する（Ａ’）。ポリマーを金属箔へ接着させる
ため、接着増進剤を有孔金属箔へ塗る（Ｂ）。熱処理可
能な誘電体ポリマー又はその前駆体を、孔の内壁を含む
有孔金属箔の露出面上へ蒸着する（Ｃ）。誘電体ポリマ
ーを熱処理すると、有孔金属箔の表面に均質なコンフォ
ーマルコーティングが形成される（Ｄ）。その後、金属
化及び配線化され、他の層へ積層される（Ｅ）。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、配線されポリマーで密
閉された金属コアである層を少なくとも一層有する多層
電子回路パッケージの製造方法に関するものである。特
に本発明は、熱処理可能な誘電体ポリマーを有孔金属箔
の露出面（貫通孔および通路の内壁を含む）へ蒸着させ
ることで構成される前記有孔金属箔のカプセル化に関す
る。前記誘電体ポリマーは次に熱処理されて、前記有孔
金属箔の表面（前記通路および貫通孔の内面も含む）
に、コンフォーマルな（形状を正確に型取る）誘電体ポ
リマーコーティングを形成する。この誘電体ポリマーコ
ーティングを配線し、隣接する層に積層するため接着液
あるいは接着フィルムでコーティングもしくは積層する
ことができる。
【０００２】
【従来の技術】電子パッケージの一般的な構造およびそ
の製造方法は、「電子実装の原理（Principles of Elec
tronic Packaging）」（ドナルド・Ｐ・セラピム、ロナ
ルド・ラスキー、チェヨ・リー共著、マグローヒルブッ
ク社、ニューヨーク州ニューヨーク市、１９８８年
刊）、「超小型電子実装ハンドブック（Microelectroni
c Packaging Handbook）」（ラウ・Ｒ・ツマーラ、オイ
ゲン・Ｊ・リマセブスキー共著、ファン・ノストランド
・レインホルド社、ニューヨーク州ニューヨーク市、１
９８８年刊）等に記載されており、引用したこれらの内
容はすべて、本明細書の一部として援用される。
【０００３】セラピムらおよびツマーラらが述べている
ように、電子回路には、例えば、数千あるいは数百万個
にのぼる個々の抵抗器、コンデンサ、インダクタ、ダイ
オード、トランジスタ等、数多くの電子回路構成要素が
含まれている。これら各回路構成要素は相互配線されて
回路を形成し、各回路はさらに相互配線されて機能単位
を構成する。電力および信号はこれらの相互配線を通じ
て分配される。各機能単位には機械的な支持と構造的な
保護が必要である。電気回路が機能するためには電気エ
ネルギーが必要であり、また機能を維持するために熱エ
ネルギーを除去しなければならない。チップ、モジュー
ル、回路カード、回路ボード、それらを組合せたもの等
の超小型電子パッケージは、回路構成要素および回路を
保護し、収容し、冷却し、相互配線するために使用され
る。
【０００４】ひとつの集積回路内において、回路構成要
素同士および回路同士の相互配線、熱の除去、機械的な
保護は集積回路チップによって提供される。このチップ
は、チップモジュールに格納されたチップが実装の第一
レベルと呼ばれるのに対して、実装の「ゼロ」レベルと
呼ばれる。
【０００５】実装には少なくとも、もうひとつ上位レベ
ルがある。実装の第二レベルは回路カードである。回路
カードは少なくとも４つの機能を果たす。第一に、必要
な機能を果たすためのすべての回路数あるいはビット数
が、チップ等の第一レベルパッケージのビット数を超え
ているため回路カードが用いられる。第二に、回路カー
ドは、他の回路素子との信号の相互接続に対応できる。
第三に、第二レベルパッケージ、すなわち回路カード
は、第一レベルパッケージ、すなわちチップやモジュー
ル内へ容易に集積されない構成要素のスペースを提供す
る。このような構成要素には、コンデンサ、精密抵抗
器、インダクタ、電気機械式スイッチ、光結合器等があ
る。第四に、第二レベルパッケージは熱管理、すなわち
熱除去に対応できる。
【０００６】パッケージは、誘電体、即ちセラミックパ
ッケージ又はポリマーパッケージとして使用される材料
により性質が決まる。ポリマーパッケージの一種である
金属コアパッケージは、銅コア、モリブデンコア、銅／
インバー／銅コア等の金属コアを備えたもので、高分子
誘電材料内に密閉されている。
【０００７】「インバー」は「ほとんど膨張しない合
金」に対するアンフィ社（フランス、パリ市リボリ通り
１６８）の登録商標（登録番号００６３９７０号）であ
る。インバーは約６４重量％の鉄と３６重量％のニッケ
ルとを含有する鉄−ニッケル合金である。
【０００８】金属コアプリント回路ボードについては、
「超小型電子実装ハンドブック」（ラウ・Ｒ・ツマー
ラ、オイゲン・Ｊ・リマセブスキー共著、ファン・ノス
トランド・レインホルド社、ニューヨーク州ニューヨー
ク市、１９８８年刊）の中で、「コーティングされた金
属実装（Coated-Metal Packaging）」（９２３頁乃至９
５３頁）と題し、ナンダクマール・Ｇ・アカル、フラン
ク・Ｊ・ボルダが述べており、引用した内容はすべて本
明細書の一部として援用される。
【０００９】金属コアパッケージとも呼ばれるコーティ
ングされた金属パッケージは、ポリマー密閉された導電
性金属コアである。高分子カプセル材料の表面上で配線
化、すなわち個別化がなされ、この高分子カプセル材料
および金属コアを通路および貫通孔が貫通している。
【００１０】金属コアは銅コアでもモリブデンコアでも
銅／インバー／銅コアでも良い。銅コアと銅／インバー
／銅コアは、カードやボードに装着された装置から熱を
拡散させる。熱伝導性が高いため、記憶装置や論理装置
等の装置は、より低い温度で作動可能となる。また、金
属コアは、パッケージに高い機械的強度と剛性を与え
る。金属コアによって、基板は寸法の大きな重量のある
構成要素を支持することができ、衝撃、振動、熱、耐久
性が要件となっている環境でも機能する。
【００１１】銅／インバー／銅は、その熱特性、電気特
性、機械特性質により特に望ましいコア材料である。イ
ンバーは約６４％重量％の鉄と３６重量％のニッケルと
を含有する鉄−ニッケル合金である。この組成を修正す
ることは可能であるが、この６４／３６合金は、鉄−ニ
ッケル二元系において最も低い熱膨張率（約１．５×１
０-7／摂氏度）を有する。
【００１２】制御された厚さの銅フィルム間のインバー
の積層によって、銅／インバー／銅コアの性質が決ま
る。この性質については次の表１に示すが、この表は
「超小型電子実装ハンドブック」（ラウ・Ｒ・ツマー
ラ、オイゲン・Ｊ・リマセブスキー共著、ファン・ノス
トランド・レインホルド社、ニューヨーク州ニューヨー
ク市、１９８８年刊）中のナンダクマル・Ｇ・アカル、
フランク・Ｊ・ボルダによる「コーティングされた金属
実装」（９３２頁）における表１３−２を再構成したも
のである。
【００１３】
【表１】
【００１４】カプセル用ポリマーは、過フッ化炭化水
素、フェノール、エポキシ、キシリレン、ベンゾシクロ
ブテン、あるいはポリイミドで良い。
【００１５】金属コアパッケージには重大な問題点が二
つ存在するが、ひとつは高分子誘電体カプセル材料の接
着に関し、もうひとつはカプセル化、アライメント、位
置決め、および穿孔を含む製造性に関する。金属上にポ
リマーを接着する場合、ピロメリト酸二無水物−オキシ
ジアニリン（ＰＭＤＡ−ＯＤＡ）と、厚さ０. ００２イ
ンチ（約０．０５ミリメートル）のクロムでコーティン
グされた銅／インバー／銅基板との引裂き強さは約１乃
至２グラム／ｍｍである。破損部分はポリイミド−クロ
ム界面である。
【００１６】ポリイミドのようなポリマーを銅のような
金属に接着させるため、これまでさまざまな手法が用い
られてきた。一例として、米国特許第４、９０２、５５
１号では、銅の上に酸化銅層の存在を確認し、アルカリ
溶液中で酸化銅層を形成し、その後、電気分解によりこ
の酸化銅層を除去することでポリマーの銅に対する接着
を強化する。
【００１７】米国特許第３、９５８、３１７号では、エ
ポキシ樹脂が接着された銅クロム積層について開示され
ている。エポキシ樹脂の接着を強化するため、クロムは
部分的にエッチングされる。クロム表面を粗く砕くこと
でエポキシ樹脂のクロムに対する接着が強化されたこと
が開示される。
【００１８】米国特許第３、８５３、９６１号では、プ
ラスチックを銅に積層することで曇り無しコーティング
を提供する。銅基板を酸化させて酸化膜を形成し、リン
酸塩と反応させてガラス質のリン酸銅コーティングを形
成する。ポリマーがこのコーティングへ積層される。
【００１９】米国特許第４、５２４、０８９号および同
第４、５８８、６４１号では、銅基板へ高分子膜をコー
ティングする方法が開示される。これはマルチステッ
プ、マルチプラズマ処理である。開示されるように、基
板は酸素プラズマへさらされ、次に炭化水素モノマーガ
スプラズマへさらされ、最後に他の酸素プラズマへさら
される。
【００２０】米国特許第４、４１６、７２５号では、銅
表面をチャンバ内に配置し、ヨウ素蒸気を前記チャンバ
内に充満させ、ヨウ素プラズマを形成することでヨウ化
銅膜を形成させる銅表面のコーティング方法が開示され
る。ヨウ化銅膜はさらに組織化される。このヨウ化銅膜
がポリイミドやポリエステル、ポリメタクリル酸メチル
等のコーティングと銅との接着を強化すると報告されて
いる。
【００２１】銅／インバー／銅体の銅表面等の銅に対す
るポリイミドの接着力を強化する他の技術として、銅に
対してクロムの薄膜接着層等の薄膜の金属接着層を塗る
方法がある。その他の技術としては、プラズマを含有あ
るいは形成する酸素処理、応力解放、化学的な前処理が
ある。だが、これらの手段を用いても、金属−ポリイミ
ド接着値はわずか１乃至２グラム／ｍｍでしかない。
【００２２】金属コア上への誘電ポリマーの接着性およ
び成層された層の製造性により、この複合体のその後の
処理が向上されなければならない。金属コアパッケージ
のその後の処理には、配線化、すなわち高分子カプセル
上の銅信号パターン又は電力パターンの形成、多層パッ
ケージを形成するための積層化、及びパッケージへのチ
ップの装着がある。
【００２３】配線化はアディティブ法でもサブトラクテ
ィブ法でもよい。サブトラクティブ配線化法について
は、セラピムらの「電子実装の原理」第１２章、３７２
頁乃至４２３頁「電子回路実装におけるリソグラフィ
（Lithography In Electronic Circuit Packaging ）」
（ジェラルド・Ｗ・ジョーンズ、ジェーン・Ｍ・ショ
ー、ドナルド・Ｅ・バール）等に開示される。ここで述
べられているように、基板には銅が適用される。通常、
この銅は厚さ約１. ４ミル（３５．６ミクロン）である
（１オンス／平方フィート）。その後、銅コーティング
されたプリント回路ボード基板の上にレジストを配置し
てプリント回路を配線する。露光や現像等の後、回路ト
レースとなるべき領域の銅をレジストで覆い、残りの銅
を露出させる。
【００２４】銅上にレジストがパターン化されたボード
は銅エッチング剤を含有するエッチングチャンバを通過
する。このエッチング剤によって、銅は、スプレー処理
によって除去される水溶性銅化合物および錯体へ変換さ
れる。
【００２５】レジストの下敷きとなった銅はエッチング
剤には触れることがない。エッチングの後、レジストを
はぎ取る、すなわち、化学的に剥脱し、さらに機械的に
除去することで、銅を所望の回路トレースの形状に形成
する。
【００２６】前記複合プリント回路パッケージは、コア
（すなわち、信号コア、信号／信号コア、電力コア、電
力／電力コア、信号／電力コアを含む金属コアパッケー
ジ）を金属コア層を追加してインターリーブし、表面を
配線化することで製造される。配線化する前に、個々の
コア構造には通路および貫通孔としての孔が穿設され
る。
【００２７】上述の金属コアパッケージの製造において
従来問題とされてきたのは、高分子誘電体を金属コアへ
高温積層する点である。もう一つの問題は、レーザーで
穿設された及び／又は機械的に穿孔された孔と、金属箔
コアに事前に穿設あるいは穿孔された通路および貫通孔
との間の正確なアライメントである。第三の問題は、高
分子誘電体でレーザー処理可能なものが限られていると
いう点である。
【００２８】これらの問題を改善するため、これまでは
金属箔コア材料に対して高分子誘電体のコンフォーマル
なコーティングが形成され、硬化処理されてきた。これ
については、米国特許第３、９３４、３３４号、同第
４、１８８、４１５号、同第４、２５４、１７２号、同
第４、３０３、７１５号、及び同第４、７８３、２４７
号等に開示される通りである。
【００２９】米国特許第４、１８８、４１５号、及び同
第４、２５４、１７２号では、浸漬コーティングにより
誘電体を塗る。開示された処理では、コンフォーマルな
コーティングを得るため、硬化処理されていない誘電体
コーティング材料の粘性を制御する。
【００３０】米国特許第４、３０３、７１５号、及び同
第４、７８３、２４７号では、静電塗装で有孔箔コア上
にコンフォーマルなコーティングを形成し、続いて浸漬
を補足する技術で連続的なパスを形成することを目的と
する。
【００３１】
【発明が解決しようとする課題】以上の観点より、本発
明の目的は、事前に穿孔されエッチングされたもの、及
び／又は穿設された通路および貫通孔を正確に整合させ
ることである。
【００３２】本発明のもうひとつの目的は、レーザー穿
設や穿孔によって形成されたものよりも、均一な大きさ
で均質な孔および通路を形成することである。
【００３３】また、本発明のもうひとつの目的は、レー
ザー穿設、機械的な穿設、穿孔を行うことなく、あるい
は高分子−金属複合体を利用するコンフォーマルコーテ
ィングを介してエッチングすることなく、孔および通路
を提供することである。
【００３４】更に、本発明のもうひとつの目的は、穿設
および積層を実質的に使用せず、その代替として高速で
あって低コストのコンフォーマルコーティング処理を用
いてこれらの目的を達成することである。
【００３５】
【課題を解決するための手段】本発明の方法によれば上
記の目的が達成され、従来の技術に見られる欠点が改善
される。本発明の方法によれば、多層電子回路パッケー
ジが製造できる。前記多層回路パッケージは、配線化さ
れ高分子カプセル化された金属コアを少なくとも一層有
する。本発明の方法によれば、層状の金属コアのために
金属箔が提供される。この金属コア箔は単一ユニットと
して提供されるか、もしくは連続的なロール間（roll-t
o-roll）プロセスにおいて提供される。前記金属箔を介
して通路および貫通孔は穿設され、穿孔され、エッチン
グされる。クロム、オルガノシラン、もしくはクロム層
およびオルガノシラン層等の接着促進剤を有孔金属箔に
用いることで、ポリマーを金属箔へ接着させる。コンフ
ォーマルコーティング技術によって、誘電体ポリマーあ
るいはその前駆体を、有孔金属箔コア（貫通孔、通路の
内壁を含む）及び他の穿孔へ塗る。前記コンフォーマル
コーティング技術によって、箔表面だけでなく通路中、
貫通孔中、穿孔中に誘電体のほぼ均等なコーティングを
形成することができる。この技術は液体や気体からの蒸
着でよく、あるいはガス状担体あるいは気化担体におけ
る液の拡散、霧、煙霧からの蒸着でもよい。熱処理可能
な誘電体ポリマーあるいは前駆体が、貫通孔および通路
の内壁を含む有孔金属箔の露出面の上に蒸着され、均一
なコーティングを形成する。
【００３６】その後、誘電体ポリマーあるいはその前駆
体は熱処理され、通路および貫通孔の内面を含む有孔金
属箔表面上にほぼ均一な誘電体ポリマーのコンフォーマ
ルコーティングを形成する。この誘電体ポリマーコーテ
ィングは配線化され、隣接する層への積層のために、液
体接着剤がコーティングされるか、又は接着フィルムが
介在される。
【００３７】
【実施例】本発明は、誘電体高分子箱入り金属コアから
成る層を少なくとも一層有する多層回路パッケージの製
造方法であって、特に、高分子カプセル化された金属コ
ア層の製造方法である。
【００３８】本発明の好ましい実施例によれば、図１の
フローチャートに示されるように、金属箔を金属コア層
へ提供して、金属箔に少なくとも１つの貫通孔を穿設又
は穿孔するか、もしくは塩化第二鉄又は塩化第二銅でエ
ッチングすることによって、単一層が作成される。前記
金属箔は、例えば厚さ約０. ５乃至４. ０ミル（約１
２．７乃至１０２ミクロン）の銅箔であってもよいし、
銅／インバー／銅箔、又はモリブデン箔でもよい。金属
箔が銅／インバー／銅箔である場合、通常厚さは約０.
５乃至４. ０ミル（約１２．７乃至１０２ミクロン）で
あり、２つの銅層の間に介在されるインバー層は通常、
銅／インバー／銅金属箔の全厚さの約６０％乃至約９０
％の厚さを有する。さらにそれぞれの銅層は、銅／イン
バー／銅積層板の全厚さの約５％乃至約２０％の厚さを
有する。好ましい実施例では、インバーの厚さは銅／イ
ンバー／銅積層箔の全厚さの約７５％であり、それぞれ
の銅層の厚さは銅／インバー／銅積層箔の全厚さの約１
２. ５％である。
【００３９】薄い金属箔を提供する段階が、図１のフロ
ーチャートのブロック（Ａ）に示される。金属箔は事前
に形成するか、あるいはロール間プロセスで連続ロール
として提供することができる。
【００４０】続いて、オルガノシランカップリング剤等
の接着促進剤、又はクロムのような金属接着促進剤、も
しくは双方の層又はフィルムが、有孔金属箔へ塗られ
る。金属接着促進剤を有孔金属箔へ塗る段階は、フロー
チャートのブロック（Ｂ）に示される。金属接着促進剤
は、次に高分子誘電体カプセル材料を前記金属箔に対し
て接着するために必要である。したがって、本発明の好
ましい実施例によれば、クロムあるいはオルガノシラン
カップリング剤等の薄膜は、ポリマーを有孔金属箔へ接
着させるための接着促進剤として有孔箔へ塗られる。ク
ロム薄膜は電気泳動およびスパッタリング等のさまざま
な技術によって塗ることができる。
【００４１】図１のフローチャートのブロック（Ｃ）に
示されるように、熱処理可能な誘電体ポリマーあるいは
その前駆体、すなわち有機誘電体が有孔金属箔の露出面
へ塗られる。誘電体ポリマーあるいはその前駆体は、コ
ンフォーマルコーティング技術によって、貫通孔、通
路、及び他の孔の内壁を含む有孔金属箔コアへ塗られ
る。前記コンフォーマルコーティング技術によって、箔
の表面だけでなく通路、貫通孔、そして孔に有機誘電体
のコーティングをほぼ均質に形成することができる。こ
のコンフォーマルコーティング技術は、液体からの蒸
着、気体からの蒸着、あるいはガス状または蒸気状の担
体における液体の拡散、霧、煙霧からの蒸着等の化学蒸
着法でよい。特に好ましいのは、ガス状担体における液
体の拡散、霧、煙霧の気体や蒸気からの蒸着である。
【００４２】熱処理可能な誘電体ポリマーあるいはその
前駆体は、貫通孔および通路の内壁を含む有孔金属箔の
露出面へ蒸着され、均質なコーティングを露出面上に形
成する。
【００４３】本発明の利点のひとつは、金属接着促進剤
でコーティングされ、その後、有機誘電体すなわちポリ
マーあるいはその前駆体でコーティングされる露出面に
は、通路および貫通孔およびその他の孔の内壁が含まれ
るということである。
【００４４】熱処理可能な有機誘電体は、熱可塑性ポリ
マーあるいは、プレポリマーまたはＢ段階樹脂等の熱硬
化性ポリマーでよい。一般的な熱可塑性樹脂としてポリ
（パラ−キシリレン）、ポリテトラフルオロエチレン、
ポリ（フッ素化エチレン−プロピレン）、ポリ（ペルフ
ルオロアルコキシ）がある。一般的な熱硬化性樹脂に
は、ポリイミド、エポキシ、ベンゾシクロブテンがあ
る。熱処理可能な誘電体ポリマーの中で特に好ましいク
ラスとして、フェノール担体等の熱硬化性樹脂担体にお
けるポリテトラフルオロエチレン等の熱可塑性ポリマー
の拡散、懸濁、混合物がある。これには任意にアルコー
ル、即ちエーテル等の溶剤が加えられる。
【００４５】その後、誘電体ポリマーは熱処理される。
この段階は図１のフローチャートのブロック（Ｄ）に示
される。熱処理では、有孔金属箔の表面に高分子誘電体
のコンフォーマルコーティングを形成するため誘電体ポ
リマーを硬化処理するだけでなく、溶剤および担体を排
除する。前記熱処理可能な高分子誘電体は、熱処理によ
り重合した熱硬化性樹脂、又は熱可塑性樹脂でよい。前
記熱可塑性樹脂は、そのガラス転移温度を上回る熱処理
により、好ましくはその融解温度を上回る熱処理によっ
て流体化される。
【００４６】熱処理可能な誘電体ポリマーを蒸着し硬化
処理するこの処理では、アルコール、エーテル、アルデ
ヒド、ケトン等の担体において、あるいはフェノール等
の液状熱硬化性樹脂において、誘電体ポリマー組成を形
成する。これは図１のブロック（Ｄ）’に示される。続
いて担体中の誘電体ポリマー組成が気化される。これは
図１のブロック（Ｄ）’’に示される。次に、担体中の
誘電体ポリマー組成は、金属コアへ付着しそこで凝縮す
るか、あるいは金属コアにコーティングされ硬化処理さ
れる。これは図１のブロック（Ｄ）’’’に示される。
【００４７】前記誘電体のガス状組成および担体又は溶
媒を形成したあとには図１に示される凝縮や硬化処理を
行うが、ガスあるいは液体の電気泳動、スプレーコーテ
ィング等の他の方法を利用することができる。
【００４８】あるいは、ポリ（パラ−キシリレン）等の
化学蒸着処理によりコンフォーマルコーティングを形成
することができる。ここでいう「パラ−キシリレン」
は、ジ−ｐ−キシリレンあるいは置換誘導体の熱分解に
より合成されたポリマーを意味する。
【００４９】キシリレンは次のような化学式で表される
芳香族モノマーである。
【００５０】
【化１】
【００５１】置換キシリレンとしては、クロロ−パラ−
キシリレン、ジクロロ−パラ−キシレン、ペルフルオロ
−パラ−キシリレンがある。それぞれの化学構造は次の
通りである。
【００５２】
【化２】
【００５３】
【化３】
【００５４】
【化４】
【００５５】ジ−パラ−キシリレンは次のような化学構
造を有する二量体である。
【００５６】
【化５】
【００５７】図６に示される本発明のコンフォーマルコ
ーティング処理において、ジ−パラ−キシリレンは摂氏
約１５０度、約１トル以下の圧力で気化し、例えば、摂
氏約６００度以上の温度、約０. ５トル以下の圧力で熱
分解して、パラ−キシリレンモノマーが生成される。前
記モノマーは、例えば、摂氏約２５度、０. １トル以下
の圧力の蒸着チャンバ内で回路ボード基板と接触して、
高分子コンフォーマルコーティングを形成する。凝縮時
のｐ−キシリレンの重合は非常に素早いものであり、さ
らに液体段階を経ずにガス状パラ−キシリレンモノマー
から直接、固形ポリマーへ進むことが報告されている。
モノマーは、蒸着チャンバの固形物を包囲する活性中間
体としてふるまう。
【００５８】オルガノシラン接着促進剤は、コンフォー
マルコーティングが化学蒸着によって形成されたポリ−
パラ−ジキシリレンコーティングである場合に特に好ま
しい。前記オルガノシラン接着促進剤により基板とポリ
マーとの間に架橋タイプの化学結合が形成される。オル
ガノシランの接着増進特性は、オルガノシラン分子の有
機部分及びシラン部分の特有の化学的親和力によるもの
である。たとえば、銅／インバー／銅基板が（ガンマ−
メタクリロキシプロピル）トリメトキシシランの希釈溶
液で処理された場合、前記分子のシラン部分が銅表面に
接着し、一方、オルガノシラン分子の有機部分がポリマ
ー表面、つまり、ポリ−パラ−キシリレンフィルムへ接
着する。
【００５９】あるいは、銅又は銅／インバー／銅箔のプ
ラズマ前処理を利用してもよい。アルゴンおよび酸素の
プラズマにより、銅および銅／インバー／銅基板に対す
るポリ（ｐ−キシリレン）の接着力が増進される。
【００６０】前記ポリ（ｐ−キシリレン）蒸着処理は、
ここに開示する処理の中でも特に有利なコンフォーマル
コーティング処理である。たとえば、ポリ（パラ−キシ
リレン）フィルムは銅あるいは銅／インバー／銅基板の
表面から上向きに成長し、均等なコーティングですべて
被覆し、特に架橋せずにアスペクト比の高い通路および
貫通孔の内壁をコーティングできる。
【００６１】ポリ（パラ−キシリレン）を利用した本発
明の方法を実施する場合、ジ−パラ−キシリレン二量体
出発物質へ少量のアントラセンを加えてもよい。前記ア
ントラセンは蒸着で影響を受けることがなく、ポリ（パ
ラ−キシリレン）ポリマーと共に均等に付着する。前記
アントラセンによって最終的なコンフォーマルコーティ
ングされた基板を導通試験として紫外線検査することが
できる。
【００６２】続いて、コンフォーマルコーティングを形
成した後、図１のフローチャートのブロック（Ｅ）に示
されるように，誘電体ポリマーのコンフォーマル表面は
金属化され、配線化される。金属化および配線化は一段
階のアディティブ法であっても、あるいは金属化および
サブトラクティブ法による配線化よりなる複数段階処理
であってもよい。金属化では、誘電体高分子カプセル材
料上へ銅等の導電性金属を直接蒸着してもよい。
【００６３】あるいは、高分子接着剤または金属接着促
進剤等の接着促進剤を誘電体高分子カプセル材料へ蒸着
する複数段階処理で金属化を行えば好ましい。たとえ
ば、誘電体高分子カプセル材料に対して適当なポリイミ
ド接着剤を用いることが可能であり、前記接着剤の頂上
へ配線化がなされる。あるいは、接着促進剤はクロム薄
膜等の金属薄膜でもよく、前記クロム薄膜の頂上に銅等
の導体が施される。たとえば、クロム薄膜が高分子誘電
体カプセル材料の上へスパッタされ、さらに銅が薄膜銅
層の上へ施される。この場合、クロム層は約２００オン
グストローム乃至約６００オングストロームの厚さを有
しており、銅配線化層は厚さが約０．２乃至約２．０ミ
ル（約５．１乃至５０．８ミクロン）である。配線化は
アディティブ法でもサブトラクティブ法でもよい。
【００６４】金属化され、配線化された金属コア層はこ
こで、図１のブロック（Ｆ）に示すように他の層に積層
することができる。
【００６５】図２乃至図４では連続的な三段階の製造図
として個々の金属コア層１が図示される。図２は中に通
路あるいは貫通孔１３を有する金属箔１１を示す。上記
のように、この金属箔１１は銅等の単一層であってもよ
いし、銅／インバー／銅の三層であってもよい。この金
属箔１１はクロムの接着層（図示せず）でコーティング
され、図３に示すように誘電体ポリマー２１のコンフォ
ーマルコーティングが金属箔１１に対して形成される。
ポリマーは誘電体２３のフィルムで貫通孔１３の内面を
コーティングする。
【００６６】クロムあるいはオルガノシランカップリン
グ剤等の接着促進剤の薄い層がポリマー２１の表面へ塗
られる。銅フィルム３１等の導電フィルムは前記接着促
進剤の上へ施され、リード３２等の回路素子を形成し、
さらに内側に導電コーティング３２でめっきされためっ
き貫通孔３３が形成される。
【００６７】金属コア層１の切欠き図が図５に示され
る。図５は通路あるいは貫通孔１３を有する金属箔１１
を示す。この金属層１１はクロムの薄い接着層１２およ
び誘電体ポリマー２１のコンフォーマルコーティングで
コーティングされている。前記ポリマーは貫通孔１３の
内面を誘電体２３のフィルムでコーティングする。クロ
ム等の接着促進剤の薄膜層２３がポリマー２１の表面上
にある。銅フィルム３１等の導電フィルムは接着促進剤
上に施され、回路素子３１を形成し、さらにめっき貫通
孔３３内に導電コーティング３２を形成する。
【００６８】この結果、配線化された層において、金属
コアには正確な穿設がなされ、高分子誘電体カプセル材
料でコンフォーマルコーティングが均等になされ、配線
リードが設けられる。前記層に対して適当な接着剤が塗
られ、他の層と結合される。
【００６９】ここで本発明の方法によれば、これまでエ
ッチングされ、穿孔されたものおよび／又は穿設された
通路および貫通孔と、コンフォーマルコーティングされ
た精密な貫通孔および通路とを正確に整合させることが
できる。また、本発明の方法によれば、レーザーによる
穿設や穿孔よりも均等な大きさで均質な貫通孔および通
路を形成することができる。本発明の方法により、高速
であって低コストなコンフォーマルコーティング処理を
用いることでレーザー穿設および積層が不必要となる。
【００７０】最終的にできあがった誘電体コンフォーマ
ルコーティングは約０．５ミル乃至約２ミル（約１２．
７乃至約５０．８ミクロン）の厚さであって、ほぼ均質
であり、ピンホールや気孔がほとんど存在しない。
【００７１】
【発明の効果】以上から、本発明の方法によって、事前
に穿孔されエッチングされたもの、及び／又は穿設され
た通路および貫通孔を、コンフォーマルコーティングさ
れた正確な貫通孔及び通路と高い精度で位置合わせする
ことを含む本発明の目的を達成することが可能である。
また、レーザー穿設、機械的な穿設、エッチング、ある
は穿孔によって形成されたものよりも、均一な大きさで
均質な孔および通路を形成することが可能である。これ
は、誘電体を介する穿設及び穿設された誘電体表面での
積層を実質的に行うことなく、その代替として、蒸着処
理、スプレーコーティング処理又は電気泳動処理等の高
速且つ低コストのコンフォーマルコーティング処理を用
いることによって達成される。
【図面の簡単な説明】
【図１】本発明の方法のフローチャートである。
【図２】連続的な０造段階における金属コア層の断面の
等角図である。
【図３】連続的な製造段階における金属コア層の断面の
等角図である。
【図４】連続的な製造段階における金属コア層の断面の
等角図である。
【図５】本発明の方法によって作成された金属コアパッ
ケージの断面の切欠き図である。
【図６】コンフォーマルコーティング材料としてポリ
（パラキシリレン）を利用した本発明の他の方法のフロ
ーチャートである。
【符号の説明】
１ 金属コア層 １１ 金属箔 １２ クロム １３ 通路あるいは貫通孔 ２１ 誘電体ポリマー ２３ 誘電体 ３１ 銅フィルム ３２ 導電コーティング ３３ めっき貫通孔
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年９月３日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項４
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正内容】
【００１１】 銅／インバー／銅は、その熱特性、電気
特性、機械特性により特に望ましいコア材料である。イ
ンバーは約６４％重量％の鉄と３６重量％のニッケルと
を含有する鉄−ニッケル合金である。この組成を修正す
ることは可能であるが、この６４／３６合金は、鉄−ニ
ッケル二元系において最も低い熱膨張率（約１．５×１
０-7／摂氏度）を有する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正内容】
【００４４】 熱処理可能な有機誘電体は、熱可塑性ポ
リマーあるいは、プレポリマーまたはＢ段階樹脂等の熱
硬化性ポリマーでよい。一般的な熱可塑性樹脂として
は、ポリ（パラ−キシリレン）、ポリテトラフルオロエ
チレンやポリ（フッ素化エチレン−プロピレン）等のポ
リフッ化炭化水素、ポリ（ペルフルオロアルコキシ）が
ある。一般的な熱硬化性樹脂には、ポリイミド、ポリエ
ポキシド、ベンゾシクロブテンがある。熱処理可能な誘
電体ポリマーの中で特に好ましいクラスとして、フェノ
ール担体等の熱硬化性樹脂担体におけるポリテトラフル
オロエチレン等の熱可塑性ポリマーの拡散、懸濁、混合
物がある。これには任意にアルコール、即ちエーテル等
の溶剤が加えられる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】図２
【補正方法】変更
【補正内容】
【図２】 連続的な製造段階における金属コア層の断面
の等角図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フレデリック リチャード クリスティー アメリカ合衆国13760、ニューヨーク州エ ンディコット、プレスコット アヴェニュ ー 824 (72)発明者 ウイリアム ホウェル ローレンス アメリカ合衆国13778、ニューヨーク州グ リーン、ボックス 319、アールディーナ ンバー２ (72)発明者 アシト アーヴィンド メフタ アメリカ合衆国13850、ニューヨーク州ヴ ェスタル、コルゲイト ストリート 509 (72)発明者 ジョナサン デイヴィッド レイド アメリカ合衆国13790、ニューヨーク州ジ ョンソンシティ、プラセク ドライヴ 106 (72)発明者 ウイリアム ジョゼフ スマ アメリカ合衆国13760、ニューヨーク州エ ンドウェル、エルムウッド ドライヴ 1022

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも１つの層が高分子カプセル化
    された金属コアを含む多層電子回路パッケージの層を製
    造する方法であって、 前記層の前記金属コアのために金属箔を提供ステップ
    と、 前記金属箔に少なくとも１つの孔を形成するステップ
    と、 ポリマーを前記有孔金属箔へ接着させるために、接着促
    進剤を前記有孔金属箔へ塗るステップと、 熱処理可能な誘電体ポリマーあるいは前駆体を、前記孔
    の内壁を含む前記有孔金属箔の露出面上へ蒸着するステ
    ップと、 前記誘電体ポリマーあるいは前駆体を熱処理して、その
    ほぼ均質なコンフォーマルコーティングを前記有孔金属
    箔の表面上に形成するステップと、 前記誘電体ポリマーの前記表面を金属化するステップ
    と、 を含む多層電子回路パッケージの層の製造方法。
  2. 【請求項２】 ポリマーを前記有孔金属箔へ接着させる
    ために、クロムフィルム及びオルガノシランカップリン
    グ剤のうちの少なくとも１つを前記有孔金属箔へ接着促
    進剤として塗ることを含む請求項１記載の多層電子回路
    パッケージの層の製造方法。
  3. 【請求項３】 銅箔金属コア又は銅／インバー／銅箔金
    属コアを提供することを含む請求項１記載の多層電子回
    路パッケージの層の製造方法。
  4. 【請求項４】 前記熱処理可能な誘電体ポリマーあるい
    はその前駆体は、ポリイミド、ポリエポキシド、ポリ過
    フッ化炭化水素、ポリ（パラキシリレン）から成るグル
    ープから選択される請求項１記載の多層電子回路パッケ
    ージの層の製造方法。
  5. 【請求項５】 高分子カプセル化された金属コアを含む
    少なくとも１つの層を有する多層電子回路パッケージの
    製造方法であって、 前記層の前記金属コアのために金属箔を提供するステッ
    プと、 前記金属箔に少なくとも１つの孔を形成するステップ
    と、 ポリマーを前記有孔金属箔へ接着させるために、接着促
    進剤を前記有孔金属箔へ塗るステップと、 熱処理可能な誘電体ポリマーあるいはその前駆体を、前
    記孔の内壁を含む前記有孔金属箔の露出面上へ蒸着する
    ステップと、 前記誘電体ポリマーあるいは前駆体を熱処理して、その
    ほぼ均質なコンフォーマルコーティングを前記有孔金属
    箔の表面上に形成するステップと、 前記誘電体ポリマーの前記表面を配線化して、配線化さ
    れポリマーコーティングされた金属コア層を形成するス
    テップと、 前記配線化されポリマーコーティングされた金属コア層
    を、少なくとも１つの他の層と結合させるステップと、 を含む多層電子回路パッケージの製造方法。
  6. 【請求項６】 ポリマーを前記有孔金属箔へ接着させる
    ために、クロムフィルムを前記有孔金属箔へ接着促進剤
    として塗ることを含む請求項５記載の多層電子回路パッ
    ケージの製造方法。
  7. 【請求項７】 銅箔金属コア又は銅／インバー／銅箔金
    属コアを提供することを含む請求項５記載の多層電子回
    路パッケージの製造方法。
  8. 【請求項８】 少なくとも１つの層が高分子カプセル化
    された金属コアを含む多層電子回路パッケージの層を製
    造する方法であって、 前記層の前記金属コアのために金属箔を提供するステッ
    プと、 前記金属箔に少なくとも１つの孔を形成するステップ
    と、 ポリマーを前記有孔金属箔へ接着させるために、接着促
    進剤を有孔金属箔へ塗るステップと、 パラ−キシリレンの二量体を気化し、前記気化されたパ
    ラ−キシリレンを熱分解し、前記気化されたパラ−キシ
    リレンを前記孔の前記内壁を含む前記金属箔コア上へ蒸
    着して、ポリ（パラ−キシリレン）コンフォーマルコー
    ティングを前記金属箔コアへ形成するステップと、 前記誘電体ポリマーの前記表面を金属化するステップ
    と、 を含む多層電子回路パッケージの層の製造方法。
  9. 【請求項９】 高分子カプセル化された金属コアを含む
    少なくとも１つの層を有する多層電子回路パッケージの
    製造方法であって、 前記層の前記金属コアのために金属箔を提供するステッ
    プと、 前記金属箔に少なくとも１つの孔を形成するステップ
    と、 ポリマーを前記有孔金属箔へ接着させるために、接着促
    進剤を前記有孔金属箔へ塗るステップと、 パラ−キシリレンの二量体を気化し、前記気化されたパ
    ラ−キシリレンを熱分解し、前記気化されたパラ−キシ
    リレンを前記孔の前記内壁を含む前記金属箔コア上へ蒸
    着して、ポリ（パラ−キシリレン）コンフォーマルコー
    ティングを前記金属箔コアへ形成するステップと、 前記誘電体ポリマーの前記表面を金属化するステップ
    と、 前記ポリマーコーティングされた金属コア層を少なくと
    も１つの他の層と結合させるステップと、 を含む多層電子回路パッケージの製造方法。
JP4155402A 1991-07-17 1992-06-15 電子回路パッケージの層の製造方法及び電子回路パッケージの製造方法 Expired - Lifetime JPH088412B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/731,598 US5153986A (en) 1991-07-17 1991-07-17 Method for fabricating metal core layers for a multi-layer circuit board
US731598 1991-07-17

Publications (2)

Publication Number Publication Date
JPH05191042A true JPH05191042A (ja) 1993-07-30
JPH088412B2 JPH088412B2 (ja) 1996-01-29

Family

ID=24940195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4155402A Expired - Lifetime JPH088412B2 (ja) 1991-07-17 1992-06-15 電子回路パッケージの層の製造方法及び電子回路パッケージの製造方法

Country Status (3)

Country Link
US (1) US5153986A (ja)
EP (1) EP0523479A3 (ja)
JP (1) JPH088412B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006222216A (ja) * 2005-02-09 2006-08-24 Fujitsu Ltd 配線基板及びその製造方法
JP2009509192A (ja) * 2005-09-19 2009-03-05 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 高度接着性複合層及びこれを組み込む流体焦点レンズ
JP2009533858A (ja) * 2006-04-10 2009-09-17 リネア・テルジ・リミテッド 基材に金属を適用するための方法

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5231751A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Process for thin film interconnect
JP2819523B2 (ja) * 1992-10-09 1998-10-30 インターナショナル・ビジネス・マシーンズ・コーポレイション 印刷配線板及びその製造方法
US5373627A (en) * 1993-11-23 1994-12-20 Grebe; Kurt R. Method of forming multi-chip module with high density interconnections
US6378199B1 (en) * 1994-05-13 2002-04-30 Dai Nippon Printing Co., Ltd. Multi-layer printed-wiring board process for producing
US5590460A (en) 1994-07-19 1997-01-07 Tessera, Inc. Method of making multilayer circuit
US5574630A (en) * 1995-05-11 1996-11-12 International Business Machines Corporation Laminated electronic package including a power/ground assembly
US5760480A (en) * 1995-09-20 1998-06-02 Advanced Micro Devics, Inc. Low RC interconnection
US5879808A (en) * 1995-10-27 1999-03-09 Alpha Metals, Inc. Parylene polymer layers
US5888591A (en) * 1996-05-06 1999-03-30 Massachusetts Institute Of Technology Chemical vapor deposition of fluorocarbon polymer thin films
US5814174A (en) * 1996-06-17 1998-09-29 Hughes Electronics Corporation Method for repair of metallization on circuit board substrates
US5679444A (en) * 1996-07-15 1997-10-21 International Business Machines Corporation Method for producing multi-layer circuit board and resulting article of manufacture
US5830374A (en) * 1996-09-05 1998-11-03 International Business Machines Corporation Method for producing multi-layer circuit board and resulting article of manufacture
JP4054381B2 (ja) * 1996-09-17 2008-02-27 デカ・プロダクツ・リミテッド・パートナーシップ 移送による薬伝達システム
US6820330B1 (en) * 1996-12-13 2004-11-23 Tessera, Inc. Method for forming a multi-layer circuit assembly
US6553911B1 (en) 1997-04-30 2003-04-29 Erico International Corporation Exothermic reactions and methods
US6180261B1 (en) 1997-10-21 2001-01-30 Nitto Denko Corporation Low thermal expansion circuit board and multilayer wiring circuit board
US6127038A (en) 1997-12-11 2000-10-03 American Meter Company Printed circuit board coating and method
JPH11354684A (ja) * 1998-06-09 1999-12-24 Nitto Denko Corp 低熱膨張配線基板および多層配線基板
US6492201B1 (en) * 1998-07-10 2002-12-10 Tessera, Inc. Forming microelectronic connection components by electrophoretic deposition
US6009620A (en) * 1998-07-15 2000-01-04 International Business Machines Corporation Method of making a printed circuit board having filled holes
US6248958B1 (en) * 1998-11-30 2001-06-19 International Business Machines Corporation Resistivity control of CIC material
EP1672970B1 (en) * 1999-10-26 2011-06-08 Ibiden Co., Ltd. Multi-layer printed circuit board and method of manufacturing multi-layered printed circuit board
US7509420B2 (en) * 2000-02-18 2009-03-24 Emc Corporation System and method for intelligent, globally distributed network storage
US6826711B2 (en) 2000-02-18 2004-11-30 Avamar Technologies, Inc. System and method for data protection with multidimensional parity
US6936405B2 (en) * 2000-02-22 2005-08-30 Brewer Science Inc. Organic polymeric antireflective coatings deposited by chemical vapor deposition
AU2001233290A1 (en) * 2000-02-22 2001-09-03 Brewer Science, Inc. Organic polymeric antireflective coatings deposited by chemical vapor deposition
US6441479B1 (en) * 2000-03-02 2002-08-27 Micron Technology, Inc. System-on-a-chip with multi-layered metallized through-hole interconnection
US7893435B2 (en) * 2000-04-18 2011-02-22 E Ink Corporation Flexible electronic circuits and displays including a backplane comprising a patterned metal foil having a plurality of apertures extending therethrough
US6407341B1 (en) * 2000-04-25 2002-06-18 International Business Machines Corporation Conductive substructures of a multilayered laminate
US6772515B2 (en) * 2000-09-27 2004-08-10 Hitachi, Ltd. Method of producing multilayer printed wiring board
US6539625B2 (en) 2001-01-11 2003-04-01 International Business Machines Corporation Chromium adhesion layer for copper vias in low-k technology
US6924171B2 (en) * 2001-02-13 2005-08-02 International Business Machines Corporation Bilayer wafer-level underfill
US6703462B2 (en) 2001-08-09 2004-03-09 Dielectric Systems Inc. Stabilized polymer film and its manufacture
US6825303B2 (en) 2001-02-26 2004-11-30 Dielectric Systems, Inc. Integration of low ε thin films and Ta into Cu dual damascene
US6881447B2 (en) 2002-04-04 2005-04-19 Dielectric Systems, Inc. Chemically and electrically stabilized polymer films
US6797343B2 (en) 2001-12-20 2004-09-28 Dielectric Systems, Inc. Dielectric thin films from fluorinated precursors
US7192645B2 (en) 2001-02-26 2007-03-20 Dielectric Systems, Inc. Porous low E (<2.0) thin films by transport co-polymerization
US7026052B2 (en) 2001-02-26 2006-04-11 Dielectric Systems, Inc. Porous low k(<2.0) thin film derived from homo-transport-polymerization
US6951707B2 (en) * 2001-03-08 2005-10-04 Ppg Industries Ohio, Inc. Process for creating vias for circuit assemblies
US8065795B2 (en) 2001-03-08 2011-11-29 Ppg Industries Ohio, Inc Multi-layer circuit assembly and process for preparing the same
US7000313B2 (en) * 2001-03-08 2006-02-21 Ppg Industries Ohio, Inc. Process for fabricating circuit assemblies using electrodepositable dielectric coating compositions
US6671950B2 (en) * 2001-03-08 2004-01-06 Ppg Industries Ohio, Inc. Multi-layer circuit assembly and process for preparing the same
US6713587B2 (en) 2001-03-08 2004-03-30 Ppg Industries Ohio, Inc. Electrodepositable dielectric coating compositions and methods related thereto
US7228623B2 (en) * 2001-03-08 2007-06-12 Ppg Industries Ohio, Inc. Process for fabricating a multi layer circuit assembly
US6835910B2 (en) 2002-01-25 2004-12-28 Erico International Corporation Welding apparatus and method
US6824959B2 (en) 2002-06-27 2004-11-30 Ppg Industries Ohio, Inc. Process for creating holes in polymeric substrates
US20060213685A1 (en) * 2002-06-27 2006-09-28 Wang Alan E Single or multi-layer printed circuit board with improved edge via design
JP2005531160A (ja) * 2002-06-27 2005-10-13 ピーピージー インダストリーズ オハイオ， インコーポレイテッド 窪んだかまたは広がったブレイクアウェイタブを有する単層または多層のプリント回路基板およびその製造方法
US20050167894A1 (en) * 2002-10-08 2005-08-04 Wu-Sheng Shih Patterned structure reproduction using nonsticking mold
US20040107569A1 (en) * 2002-12-05 2004-06-10 John Guzek Metal core substrate packaging
WO2005085347A1 (en) * 2004-03-10 2005-09-15 Matsushita Electric Works, Ltd. Resin molded article with reduced dielectric loss tangent and production method therefor
US7309395B2 (en) 2004-03-31 2007-12-18 Dielectric Systems, Inc. System for forming composite polymer dielectric film
US6962871B2 (en) 2004-03-31 2005-11-08 Dielectric Systems, Inc. Composite polymer dielectric film
US7094661B2 (en) 2004-03-31 2006-08-22 Dielectric Systems, Inc. Single and dual damascene techniques utilizing composite polymer dielectric film
US7293355B2 (en) * 2005-04-21 2007-11-13 Endicott Interconnect Technologies, Inc. Apparatus and method for making circuitized substrates in a continuous manner
US7627947B2 (en) * 2005-04-21 2009-12-08 Endicott Interconnect Technologies, Inc. Method for making a multilayered circuitized substrate
US7827682B2 (en) 2005-04-21 2010-11-09 Endicott Interconnect Technologies, Inc. Apparatus for making circuitized substrates having photo-imageable dielectric layers in a continuous manner
DE102005025083B4 (de) 2005-05-30 2007-05-24 Infineon Technologies Ag Thermoplast-Duroplast-Verbund und Verfahren zum Verbinden eines thermoplastischen Materials mit einem duroplastischen Material
US8414962B2 (en) 2005-10-28 2013-04-09 The Penn State Research Foundation Microcontact printed thin film capacitors
JP4293178B2 (ja) * 2005-11-09 2009-07-08 パナソニック電工株式会社 立体回路基板の製造方法
US20090297840A1 (en) * 2006-04-10 2009-12-03 Linea Tergi Ltd. Method for applying a metal on paper
KR100844997B1 (ko) 2006-12-29 2008-07-09 삼성전자주식회사 반도체 패키지, 반도체 스택 패키지, 패키지들을 제조하는방법
US20080217748A1 (en) * 2007-03-08 2008-09-11 International Business Machines Corporation Low cost and low coefficient of thermal expansion packaging structures and processes
US8962097B1 (en) * 2007-09-07 2015-02-24 Edward Maxwell Yokley Surface properties of polymeric materials with nanoscale functional coating
DE102007051800A1 (de) * 2007-10-26 2009-05-07 Jenoptik Laserdiode Gmbh Trägerkörper für Halbleiterbauelemente
US20090115060A1 (en) 2007-11-01 2009-05-07 Infineon Technologies Ag Integrated circuit device and method
US8030752B2 (en) * 2007-12-18 2011-10-04 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing semiconductor package and semiconductor plastic package using the same
US8828152B2 (en) * 2008-07-31 2014-09-09 Ppg Industries Ohio, Inc. Passivated metal core substrate and process for preparing the same
WO2010058443A1 (ja) * 2008-11-20 2010-05-27 富士通株式会社 配線基板及び配線基板の製造方法
KR100990546B1 (ko) * 2008-12-08 2010-10-29 삼성전기주식회사 비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판 및 이의제조방법
DE102009000882B4 (de) * 2009-02-16 2010-10-21 Semikron Elektronik Gmbh & Co. Kg Substrat zur Aufnahme mindestens eines Bauelements und Verfahren zur Herstellung eines Substrats
TW201037803A (en) * 2009-04-13 2010-10-16 High Conduction Scient Co Ltd Multi-layer packaging substrate, method for making the packaging substrate, and package structure of light-emitting semiconductor
DE102012214230A1 (de) * 2012-08-10 2014-02-13 Robert Bosch Gmbh Gehäuse für eine Batteriezelle mit einem Gehäusedeckel eine Überwachungselektronik aufweisend, Batteriezelle, Batteriemodul sowie Kraftfahrzeug
US9785032B2 (en) 2013-11-12 2017-10-10 E Ink Holdings Inc. Active device array substrate and display panel
US20160014878A1 (en) * 2014-04-25 2016-01-14 Rogers Corporation Thermal management circuit materials, method of manufacture thereof, and articles formed therefrom
KR20160038285A (ko) * 2014-09-30 2016-04-07 삼성전기주식회사 회로기판 및 회로기판 제조방법
WO2018009269A1 (en) 2016-07-06 2018-01-11 Lumileds Llc Printed circuit board for integrated led driver

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5773992A (en) * 1980-10-25 1982-05-08 Tokyo Shibaura Electric Co Method of fabricating electric circuit substrate
JPS60234963A (ja) * 1984-05-02 1985-11-21 Murata Mfg Co Ltd ポリパラキシリレン薄膜の形成方法
JPS6214490A (ja) * 1985-07-11 1987-01-23 日立電線株式会社 Ｐｇａ用基板
JPH01169990A (ja) * 1987-12-24 1989-07-05 Hitachi Cable Ltd 表面実装用基板

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3853961A (en) * 1969-08-19 1974-12-10 Bayer Ag Process for the production of dicarboxylic acid esters and the corresponding dicarboxylic acids
US3934334A (en) * 1974-04-15 1976-01-27 Texas Instruments Incorporated Method of fabricating metal printed wiring boards
US3958317A (en) * 1974-09-25 1976-05-25 Rockwell International Corporation Copper surface treatment for epoxy bonding
NL7413794A (nl) * 1974-10-22 1976-04-26 Philips Nv Werkwijze voor het vervaardigen van een vari- abele condensator.
JPS5335163A (en) * 1976-09-14 1978-04-01 Hitachi Chemical Co Ltd Method of producing printed circuit board substrate having through hole from metallic material
US4303715A (en) * 1977-04-07 1981-12-01 Western Electric Company, Incorporated Printed wiring board
US4145460A (en) * 1977-06-27 1979-03-20 Western Electric Company, Inc. Method of fabricating a printed circuit board with etched through holes
US4499152A (en) * 1982-08-09 1985-02-12 General Electric Company Metal-clad laminate construction
US4416725A (en) * 1982-12-30 1983-11-22 International Business Machines Corporation Copper texturing process
US4524089A (en) * 1983-11-22 1985-06-18 Olin Corporation Three-step plasma treatment of copper foils to enhance their laminate adhesion
US4588641A (en) * 1983-11-22 1986-05-13 Olin Corporation Three-step plasma treatment of copper foils to enhance their laminate adhesion
US4601916A (en) * 1984-07-18 1986-07-22 Kollmorgen Technologies Corporation Process for bonding metals to electrophoretically deposited resin coatings
DE3517796A1 (de) * 1985-05-17 1986-11-20 Hoechst Ag, 6230 Frankfurt Verfahren zur herstellung von elektrisch isolierendem basismaterial fuer die fertigung von durchkontaktierten leiterplatten
US4830704A (en) * 1988-01-29 1989-05-16 Rockwell International Corporation Method of manufacture of a wiring board
US4910077A (en) * 1988-08-04 1990-03-20 B.F. Goodrich Company Polynorbornene laminates and method of making the same
US5047174A (en) * 1988-11-21 1991-09-10 Akzo America Inc. Production of stable metal oxide sols
US4923678A (en) * 1989-02-14 1990-05-08 The B. F. Goodrich Company Low dielectric constant prepreg based on blends of polynorbornene and polyolefins derived form C2 -C4 monomers
DE69015878T2 (de) * 1989-04-17 1995-07-13 Ibm Mehrschichtleiterplattenstruktur.
US5073456A (en) * 1989-12-05 1991-12-17 E. I. Du Pont De Nemours And Company Multilayer printed circuit board formation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5773992A (en) * 1980-10-25 1982-05-08 Tokyo Shibaura Electric Co Method of fabricating electric circuit substrate
JPS60234963A (ja) * 1984-05-02 1985-11-21 Murata Mfg Co Ltd ポリパラキシリレン薄膜の形成方法
JPS6214490A (ja) * 1985-07-11 1987-01-23 日立電線株式会社 Ｐｇａ用基板
JPH01169990A (ja) * 1987-12-24 1989-07-05 Hitachi Cable Ltd 表面実装用基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006222216A (ja) * 2005-02-09 2006-08-24 Fujitsu Ltd 配線基板及びその製造方法
JP2009509192A (ja) * 2005-09-19 2009-03-05 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 高度接着性複合層及びこれを組み込む流体焦点レンズ
JP2009533858A (ja) * 2006-04-10 2009-09-17 リネア・テルジ・リミテッド 基材に金属を適用するための方法

Also Published As

Publication number Publication date
US5153986A (en) 1992-10-13
EP0523479A2 (en) 1993-01-20
EP0523479A3 (en) 1994-11-09
JPH088412B2 (ja) 1996-01-29

Similar Documents

Publication Publication Date Title
JPH05191042A (ja) 多層電子回路パッケージの層の製造方法及び多層電子回路パッケージの製造方法
US5224265A (en) Fabrication of discrete thin film wiring structures
JP2002374071A (ja) 多層プリント回路ボード及び金属配線層形成方法
US8409982B2 (en) Method of forming solid blind vias through the dielectric coating on high density interconnect (HDI) substrate materials
JPS6126624A (ja) 熱安定性ポリマー及びこれを使用した多層配線の製法
JPH04338669A (ja) 超小形電子回路パッケージ基板の形成方法及び製造方法
Hobbs et al. Simultaneous switching noise suppression for high speed systems using embedded decoupling
US8598467B2 (en) Multi-layer circuit assembly and process for preparing the same
JPH0690074A (ja) 超小型電子回路パッケージの製造方法
JP3188856B2 (ja) 多層プリント配線板の製造方法
KR100278570B1 (ko) 전자 회로 패키지 및 다수의 도전성 표면을 전기적으로 접속하는 방법
EP0337986B1 (en) Multilayer circuit board fabrication process
US7228623B2 (en) Process for fabricating a multi layer circuit assembly
US20220181243A1 (en) Component Carrier With a Photoimageable Dielectric Layer and a Structured Conductive Layer Being Used as a Mask for Selectively Exposing the Photoimageable Dielectric Layer With Electromagnetic Radiation
US6671950B2 (en) Multi-layer circuit assembly and process for preparing the same
JPH10107445A (ja) 多層配線基板およびその製造方法
KR100342335B1 (ko) 수지 적층된 배선 시트, 이를 사용하는 배선 구조체 및이들의 제조방법
US20020124398A1 (en) Multi-layer circuit assembly and process for preparing the same
WO1999056508A1 (en) Rigid interconnect device and method of making
JPH0451079B2 (ja)