JPH04338669A - 超小形電子回路パッケージ基板の形成方法及び製造方法 - Google Patents
超小形電子回路パッケージ基板の形成方法及び製造方法Info
- Publication number
- JPH04338669A JPH04338669A JP4048174A JP4817492A JPH04338669A JP H04338669 A JPH04338669 A JP H04338669A JP 4048174 A JP4048174 A JP 4048174A JP 4817492 A JP4817492 A JP 4817492A JP H04338669 A JPH04338669 A JP H04338669A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- layer
- circuit package
- invar
- microelectronic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000004377 microelectronic Methods 0.000 title claims description 21
- 239000000758 substrate Substances 0.000 title claims description 20
- 239000010949 copper Substances 0.000 claims abstract description 78
- 229910052802 copper Inorganic materials 0.000 claims abstract description 76
- 239000010410 layer Substances 0.000 claims abstract description 71
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 66
- 229910052751 metal Inorganic materials 0.000 claims abstract description 65
- 239000002184 metal Substances 0.000 claims abstract description 65
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims abstract description 23
- 239000011651 chromium Substances 0.000 claims abstract description 21
- 229910052804 chromium Inorganic materials 0.000 claims abstract description 20
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 claims abstract description 15
- 239000005751 Copper oxide Substances 0.000 claims abstract description 15
- 239000012790 adhesive layer Substances 0.000 claims abstract description 15
- 229910000431 copper oxide Inorganic materials 0.000 claims abstract description 15
- 238000010438 heat treatment Methods 0.000 claims abstract description 5
- 229920001721 polyimide Polymers 0.000 claims description 17
- 239000004642 Polyimide Substances 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 12
- 229920000642 polymer Polymers 0.000 claims description 11
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000003960 organic solvent Substances 0.000 claims description 2
- 239000003566 sealing material Substances 0.000 abstract description 7
- 238000004544 sputter deposition Methods 0.000 abstract description 3
- 238000007598 dipping method Methods 0.000 abstract description 2
- 239000000853 adhesive Substances 0.000 abstract 1
- ZTXONRUJVYXVTJ-UHFFFAOYSA-N chromium copper Chemical compound [Cr][Cu][Cr] ZTXONRUJVYXVTJ-UHFFFAOYSA-N 0.000 abstract 1
- 239000002120 nanofilm Substances 0.000 abstract 1
- 239000011162 core material Substances 0.000 description 46
- 239000010408 film Substances 0.000 description 13
- 238000000576 coating method Methods 0.000 description 12
- 239000011248 coating agent Substances 0.000 description 9
- 238000004806 packaging method and process Methods 0.000 description 9
- 229910001374 Invar Inorganic materials 0.000 description 7
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 6
- 239000000835 fiber Substances 0.000 description 5
- 210000002381 plasma Anatomy 0.000 description 5
- 239000004593 Epoxy Substances 0.000 description 4
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 239000011889 copper foil Substances 0.000 description 4
- 238000004100 electronic packaging Methods 0.000 description 4
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 3
- 229910018487 Ni—Cr Inorganic materials 0.000 description 3
- GXDVEXJTVGRLNW-UHFFFAOYSA-N [Cr].[Cu] Chemical compound [Cr].[Cu] GXDVEXJTVGRLNW-UHFFFAOYSA-N 0.000 description 3
- 238000007259 addition reaction Methods 0.000 description 3
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 239000003365 glass fiber Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 2
- YBRVSVVVWCFQMG-UHFFFAOYSA-N 4,4'-diaminodiphenylmethane Chemical compound C1=CC(N)=CC=C1CC1=CC=C(N)C=C1 YBRVSVVVWCFQMG-UHFFFAOYSA-N 0.000 description 2
- ZCYVEMRRCGMTRW-UHFFFAOYSA-N 7553-56-2 Chemical compound [I] ZCYVEMRRCGMTRW-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229920003230 addition polyimide Polymers 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000007795 chemical reaction product Substances 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- GBRBMTNGQBKBQE-UHFFFAOYSA-L copper;diiodide Chemical compound I[Cu]I GBRBMTNGQBKBQE-UHFFFAOYSA-L 0.000 description 2
- 239000008367 deionised water Substances 0.000 description 2
- 229910021641 deionized water Inorganic materials 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 239000011630 iodine Substances 0.000 description 2
- 229910052740 iodine Inorganic materials 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000004215 Carbon black (E152) Substances 0.000 description 1
- 229910019142 PO4 Inorganic materials 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- RAOSIAYCXKBGFE-UHFFFAOYSA-K [Cu+3].[O-]P([O-])([O-])=O Chemical compound [Cu+3].[O-]P([O-])([O-])=O RAOSIAYCXKBGFE-UHFFFAOYSA-K 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- YOCUPQPZWBBYIX-UHFFFAOYSA-N copper nickel Chemical compound [Ni].[Cu] YOCUPQPZWBBYIX-UHFFFAOYSA-N 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 125000003700 epoxy group Chemical group 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000178 monomer Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 150000002989 phenols Chemical class 0.000 description 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 description 1
- 239000010452 phosphate Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 239000004926 polymethyl methacrylate Substances 0.000 description 1
- -1 polytetrafluoroethylene Polymers 0.000 description 1
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 1
- 239000004810 polytetrafluoroethylene Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 238000005494 tarnishing Methods 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/142—Metallic substrates having insulating layers
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/02—Pretreatment of the material to be coated
- C23C14/021—Cleaning or etching treatments
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/14—Metallic material, boron or silicon
- C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4871—Bases, plates or heatsinks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
- H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0154—Polyimide
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0302—Properties and characteristics in general
- H05K2201/0317—Thin film conductor layer; Thin film passive component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/06—Thermal details
- H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0315—Oxidising metal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1157—Using means for chemical reduction
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Mechanical Engineering (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Materials Engineering (AREA)
- Computer Hardware Design (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Inorganic Chemistry (AREA)
- Laminated Bodies (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、金属コア超小形電子回
路パッケージの製造に関するものである。更に詳細には
、本発明は、例えばポリイミドで密封された銅−インバ
ー−銅（ＣＩＣ）コアのような、ポリマーで密封された
銅コアを有する超小形電子回路パッケージに関するもの
である。本発明の方法によると、ポリマーを付着させる
前に金属を適切に前処理することによって、金属とポリ
マーとの間の接着性が増大する。この前処理には、金属
コア又は層の銅表面からの酸化銅の除去、及び残存する
酸化銅の熱分解が含まれる。これらの酸化物除去工程の
後、クロム層のような接着層がコア又は層の銅表面上ヘ
スパッタ蒸着される。次に、金属接着層の頂部に高分子
誘電体フィルムが付着される。
路パッケージの製造に関するものである。更に詳細には
、本発明は、例えばポリイミドで密封された銅−インバ
ー−銅（ＣＩＣ）コアのような、ポリマーで密封された
銅コアを有する超小形電子回路パッケージに関するもの
である。本発明の方法によると、ポリマーを付着させる
前に金属を適切に前処理することによって、金属とポリ
マーとの間の接着性が増大する。この前処理には、金属
コア又は層の銅表面からの酸化銅の除去、及び残存する
酸化銅の熱分解が含まれる。これらの酸化物除去工程の
後、クロム層のような接着層がコア又は層の銅表面上ヘ
スパッタ蒸着される。次に、金属接着層の頂部に高分子
誘電体フィルムが付着される。
【０００２】
【従来の技術】”インバー”は、”実質的に膨脹しない
合金”に対する登録商標（Ｉｍｐｈｙ Ｓ．Ａ．， １
６８ Ｒｕｅ Ｄｅ Ｒｉｖｏｌｉ， Ｐａｒｉｓ，
Ｆｒａｎｃｅ）であり、その登録番号は００６３９７０
である。インバーは、約６４重量パーセントの鉄と３６
重量パーセントのニッケルを含む鉄−ニッケル合金であ
る。
合金”に対する登録商標（Ｉｍｐｈｙ Ｓ．Ａ．， １
６８ Ｒｕｅ Ｄｅ Ｒｉｖｏｌｉ， Ｐａｒｉｓ，
Ｆｒａｎｃｅ）であり、その登録番号は００６３９７０
である。インバーは、約６４重量パーセントの鉄と３６
重量パーセントのニッケルを含む鉄−ニッケル合金であ
る。
【０００３】電子パッケージの一般的構造及び製造プロ
セスは、例えば、Ｄｏｎａｌｄ Ｐ． Ｓｅｒａｐｈｉ
ｍ、Ｒｏｎａｌｄ Ｌａｓｋｙ、及び Ｃｈｅ−Ｙｏ
Ｌｉによる「電子パッケージングの原理（Ｐｒｉｎｃｉ
ｐｌｅｓ ｏｆ Ｅｌｅｃｔｒｏｎｉｃ Ｐａｃｋａｇ
ｉｎｇ， ＭｃＧｒａｗ−Ｈｉｌｌ Ｂｏｏｋ Ｃｏｍ
ｐａｎｙ， Ｎｅｗ Ｙｏｒｋ， １９８８）」、並び
に Ｒａｏ Ｒ．Ｔｕｍｍａｌａ及び Ｅｕｇｅｎｅ
Ｊ． Ｒｙｍａｓｚｅｗｓｋｉによる「超小形電子パッ
ケージング・ハンドブック（Ｍｉｃｒｏｅｌｅｃｔｒｏ
ｎｉｃ Ｐａｃｋａｇｉｎｇ Ｈａｎｄｂｏｏｋ， Ｖ
ａｎ Ｎｏｓｔｒａｎｄ Ｒｅｉｎｈｏｌｄ， Ｎｅｗ
Ｙｏｒｋ， １９８８ ）」に記載されている。
セスは、例えば、Ｄｏｎａｌｄ Ｐ． Ｓｅｒａｐｈｉ
ｍ、Ｒｏｎａｌｄ Ｌａｓｋｙ、及び Ｃｈｅ−Ｙｏ
Ｌｉによる「電子パッケージングの原理（Ｐｒｉｎｃｉ
ｐｌｅｓ ｏｆ Ｅｌｅｃｔｒｏｎｉｃ Ｐａｃｋａｇ
ｉｎｇ， ＭｃＧｒａｗ−Ｈｉｌｌ Ｂｏｏｋ Ｃｏｍ
ｐａｎｙ， Ｎｅｗ Ｙｏｒｋ， １９８８）」、並び
に Ｒａｏ Ｒ．Ｔｕｍｍａｌａ及び Ｅｕｇｅｎｅ
Ｊ． Ｒｙｍａｓｚｅｗｓｋｉによる「超小形電子パッ
ケージング・ハンドブック（Ｍｉｃｒｏｅｌｅｃｔｒｏ
ｎｉｃ Ｐａｃｋａｇｉｎｇ Ｈａｎｄｂｏｏｋ， Ｖ
ａｎ Ｎｏｓｔｒａｎｄ Ｒｅｉｎｈｏｌｄ， Ｎｅｗ
Ｙｏｒｋ， １９８８ ）」に記載されている。
【０００４】上記の参考文献に記載されているように、
電子回路には、例えば数千又は数百万もの個々の抵抗器
、コンデンサ、インダクタ、ダイオード及びトランジス
タ等、多数の個々の電子回路部品が含まれる。これらの
個々の回路部品は相互接続されて回路を形成し、個々の
回路は更に相互接続されて機能単位を形成する。電力及
び信号はこれらの相互接続を介して分配される。個々の
機能単位は機械的支持及び構造的保護を必要とする。 電気回路は機能するためには電気エネルギが必要であり
、機能し続けるためには熱エネルギが除去されなければ
ならない。チップ、モジュール、回路カード、回路ボー
ド及びこれらの組合せのような超小形電子パッケージは
、回路部品及び回路を保護し、収容し、冷却し、且つ相
互接続するために使用される。
電子回路には、例えば数千又は数百万もの個々の抵抗器
、コンデンサ、インダクタ、ダイオード及びトランジス
タ等、多数の個々の電子回路部品が含まれる。これらの
個々の回路部品は相互接続されて回路を形成し、個々の
回路は更に相互接続されて機能単位を形成する。電力及
び信号はこれらの相互接続を介して分配される。個々の
機能単位は機械的支持及び構造的保護を必要とする。 電気回路は機能するためには電気エネルギが必要であり
、機能し続けるためには熱エネルギが除去されなければ
ならない。チップ、モジュール、回路カード、回路ボー
ド及びこれらの組合せのような超小形電子パッケージは
、回路部品及び回路を保護し、収容し、冷却し、且つ相
互接続するために使用される。
【０００５】単一の集積回路内では、回路部品と回路部
品及び回路と回路の相互接続、放熱、並びに機械的保護
は、集積回路チップによって提供される。このチップは
”ゼロ番目”レベルのパッケージングと称され、モジュ
ール内に格納されたチップは第１レベルのパッケージと
称される。
品及び回路と回路の相互接続、放熱、並びに機械的保護
は、集積回路チップによって提供される。このチップは
”ゼロ番目”レベルのパッケージングと称され、モジュ
ール内に格納されたチップは第１レベルのパッケージと
称される。
【０００６】少なくとも１つのより上のレベルのパッケ
ージングが存在する。第２レベルのパッケージングは回
路カードである。回路カードは少なくとも４つの機能を
実行する。第１に、回路カードが使用されるのは、所望
の機能を実行するのに必要な回路又はビットカウントの
総計が、第１レベルパッケージ即ちチップのビットカウ
ントを越えるからである。第２に、回路カードは、他の
回路素子との信号の相互接続に備える。第３に、第２レ
ベルパッケージ即ち回路カードは、第１レベルパッケー
ジ即ちチップ又はモジュール内への集積が容易でない部
品に対して場所を提供する。これらの部品には、コンデ
ンサ、精密抵抗器、インダクタ、電子機械的スイッチ、
光結合器等が含まれる。第４に、第２レベルパッケージ
は熱管理即ち放熱に備えるものである。プリント回路ボ
ードの１つのタイプは、金属コアプリント回路ボードで
ある。
ージングが存在する。第２レベルのパッケージングは回
路カードである。回路カードは少なくとも４つの機能を
実行する。第１に、回路カードが使用されるのは、所望
の機能を実行するのに必要な回路又はビットカウントの
総計が、第１レベルパッケージ即ちチップのビットカウ
ントを越えるからである。第２に、回路カードは、他の
回路素子との信号の相互接続に備える。第３に、第２レ
ベルパッケージ即ち回路カードは、第１レベルパッケー
ジ即ちチップ又はモジュール内への集積が容易でない部
品に対して場所を提供する。これらの部品には、コンデ
ンサ、精密抵抗器、インダクタ、電子機械的スイッチ、
光結合器等が含まれる。第４に、第２レベルパッケージ
は熱管理即ち放熱に備えるものである。プリント回路ボ
ードの１つのタイプは、金属コアプリント回路ボードで
ある。
【０００７】金属コアプリント回路ボードについては、
上記「超小形電子パッケージング・ハンドブック」 ９
２３〜９５３ 頁の Ｎａｎｄａｋｕｍａｒ Ｇ． Ａ
ａｋａｌｕ 及び Ｆｒａｎｋ Ｊ． Ｂｏｌｄａ に
よる”被覆金属パッケージング（Ｃｏａｔｅｄ−Ｍｅｔ
ａｌ Ｐａｃｋａｇｉｎｇ）”に記載されている。
上記「超小形電子パッケージング・ハンドブック」 ９
２３〜９５３ 頁の Ｎａｎｄａｋｕｍａｒ Ｇ． Ａ
ａｋａｌｕ 及び Ｆｒａｎｋ Ｊ． Ｂｏｌｄａ に
よる”被覆金属パッケージング（Ｃｏａｔｅｄ−Ｍｅｔ
ａｌ Ｐａｃｋａｇｉｎｇ）”に記載されている。
【０００８】ここで使用されるように、金属コアパッケ
ージとも称される被覆金属パッケージは、ポリマーで密
封された導電性金属コアである。回路化即ち個別化は高
分子密封材料の表面で実行され、バイア及びスルーホー
ルが高分子密封材料及び金属コアを貫通する。
ージとも称される被覆金属パッケージは、ポリマーで密
封された導電性金属コアである。回路化即ち個別化は高
分子密封材料の表面で実行され、バイア及びスルーホー
ルが高分子密封材料及び金属コアを貫通する。
【０００９】金属コアは銅コアであってもよいし、銅−
インバー−銅コアであってもよい。銅コア及び銅−イン
バー−銅コアは、カード又はボード上に取付けられたデ
バイスからの熱を放散させる。高い熱伝導率によって、
例えばメモリデバイス又は論理デバイス等のデバイスは
低温で作動できるようになる。また金属コアは、パッケ
ージに高い機械強度及び剛性を与える。金属コアによっ
て、基板は大型の重い部品を搭載できるようになると共
に、衝撃、振動、熱及び耐久性が要因となる環境で機能
できるようになる。
インバー−銅コアであってもよい。銅コア及び銅−イン
バー−銅コアは、カード又はボード上に取付けられたデ
バイスからの熱を放散させる。高い熱伝導率によって、
例えばメモリデバイス又は論理デバイス等のデバイスは
低温で作動できるようになる。また金属コアは、パッケ
ージに高い機械強度及び剛性を与える。金属コアによっ
て、基板は大型の重い部品を搭載できるようになると共
に、衝撃、振動、熱及び耐久性が要因となる環境で機能
できるようになる。
【００１０】銅−インバー−銅は、その熱特性、電気特
性及び機械特性のために特に望ましいコア材料である。 インバーは、約６４重量パーセントの鉄と３６重量パー
セントのニッケルを含む鉄−ニッケル合金である。この
組成から外れた組成も可能であるが、６４−３６合金は
、鉄−ニッケルの２元系合金の中で最も低い熱膨脹率を
有する。その値はおよそ１．５×１０−７／℃である。
性及び機械特性のために特に望ましいコア材料である。 インバーは、約６４重量パーセントの鉄と３６重量パー
セントのニッケルを含む鉄−ニッケル合金である。この
組成から外れた組成も可能であるが、６４−３６合金は
、鉄−ニッケルの２元系合金の中で最も低い熱膨脹率を
有する。その値はおよそ１．５×１０−７／℃である。
【００１１】銅フィルム間のインバーの積層の制御され
た厚さによって、銅−インバー−銅コアの特性が決定さ
れる。これは、以下の表１に示される。この表は、前述
の「超小形電子パッケージング・ハンドブック」の Ｎ
ａｎｄａｋｕｍａｒ Ｇ． Ａａｋａｌｕ 及び Ｆｒ
ａｎｋ Ｊ． Ｂｏｌｄａ による”被覆金属パッケー
ジング”の ９３２頁の表 １３−２ から採用したも
のである。
た厚さによって、銅−インバー−銅コアの特性が決定さ
れる。これは、以下の表１に示される。この表は、前述
の「超小形電子パッケージング・ハンドブック」の Ｎ
ａｎｄａｋｕｍａｒ Ｇ． Ａａｋａｌｕ 及び Ｆｒ
ａｎｋ Ｊ． Ｂｏｌｄａ による”被覆金属パッケー
ジング”の ９３２頁の表 １３−２ から採用したも
のである。
【００１２】
【表１】
【００１３】ポリマーコーティングとしては、パーフル
オロカーボン、フェノール、エポキシ又はポリイミド等
がある。例えば、コーティングは、フェノールと紙で例
示されるフェノール−ファイバ複合体である。或いは、
コーティングは、例えばエポキシとガラスファイバ、及
びエポキシとポリパーフルオロカーボンファイバで例示
されるエポキシ−ファイバ複合体であってもよい。また
更に他の代替例によると、コーティングは、ポリイミド
とガラスファイバ、ポリテトラフルオロエチレンとガラ
スファイバ、又はポリイミドとポリパーフルオロカーボ
ンファイバのようなポリイミド−ファイバ複合体であっ
てもよい。
オロカーボン、フェノール、エポキシ又はポリイミド等
がある。例えば、コーティングは、フェノールと紙で例
示されるフェノール−ファイバ複合体である。或いは、
コーティングは、例えばエポキシとガラスファイバ、及
びエポキシとポリパーフルオロカーボンファイバで例示
されるエポキシ−ファイバ複合体であってもよい。また
更に他の代替例によると、コーティングは、ポリイミド
とガラスファイバ、ポリテトラフルオロエチレンとガラ
スファイバ、又はポリイミドとポリパーフルオロカーボ
ンファイバのようなポリイミド−ファイバ複合体であっ
てもよい。
【００１４】特に重要なのは、下層金属へのポリマーの
接着性である。例えば、ピロメリト酸二無水物−オキシ
ジアニリン（ＰＭＤＡ−ＯＤＡ）と、０．００２インチ
（０．０５ミリメートル）厚のクロムが被覆された銅／
インバー／銅基板との間の剥離強度は、１乃至２グラム
／ミリメートルのオーダーである。剥離するのは、ポリ
イミド−クロム界面である。
接着性である。例えば、ピロメリト酸二無水物−オキシ
ジアニリン（ＰＭＤＡ−ＯＤＡ）と、０．００２インチ
（０．０５ミリメートル）厚のクロムが被覆された銅／
インバー／銅基板との間の剥離強度は、１乃至２グラム
／ミリメートルのオーダーである。剥離するのは、ポリ
イミド−クロム界面である。
【００１５】ポリイミドのようなポリマーと銅のような
金属との接着性を改良するために種々のアプローチが使
用されてきた。例えば米国特許第４、９０２、５５１号
は、銅上の酸化銅層の存在を認識し、まずアルカリ溶液
中で酸化銅層を形成し、その後酸化銅層を電解除去して
ポリマーと銅との接着を強化している。
金属との接着性を改良するために種々のアプローチが使
用されてきた。例えば米国特許第４、９０２、５５１号
は、銅上の酸化銅層の存在を認識し、まずアルカリ溶液
中で酸化銅層を形成し、その後酸化銅層を電解除去して
ポリマーと銅との接着を強化している。
【００１６】米国特許第３、９５８、３１７号では、エ
ポキシ樹脂が接合された銅クロム積層板について記載さ
れている。エポキシ樹脂の接着を促進するために、クロ
ムが部分的にエッチングされている。粗くひび割れたク
ロム表面はエポキシ樹脂の接着を改良すると述べられて
いる。
ポキシ樹脂が接合された銅クロム積層板について記載さ
れている。エポキシ樹脂の接着を促進するために、クロ
ムが部分的にエッチングされている。粗くひび割れたク
ロム表面はエポキシ樹脂の接着を改良すると述べられて
いる。
【００１７】米国特許第３、８５３、９６１号では、プ
ラスチックを銅へ積層して変色のないコーティングを提
供している。銅基板を酸化して酸化膜を形成した後、リ
ン酸塩と反応させてガラス質のリン酸銅コーティングを
形成する。このコーティングへポリマーが積層される。
ラスチックを銅へ積層して変色のないコーティングを提
供している。銅基板を酸化して酸化膜を形成した後、リ
ン酸塩と反応させてガラス質のリン酸銅コーティングを
形成する。このコーティングへポリマーが積層される。
【００１８】米国特許第４、５２４、０８９号及び第４
、５８８、６４１号では、銅基板上へ高分子フィルムを
コーティングする方法が記載されている。この方法は、
多段階マルチプラズマプロセスである。記載されている
ように、基板を酸素プラズマへさらした後、炭化水素モ
ノマーガス・プラズマへさらす。最後に他の酸素プラズ
マを行うものである。
、５８８、６４１号では、銅基板上へ高分子フィルムを
コーティングする方法が記載されている。この方法は、
多段階マルチプラズマプロセスである。記載されている
ように、基板を酸素プラズマへさらした後、炭化水素モ
ノマーガス・プラズマへさらす。最後に他の酸素プラズ
マを行うものである。
【００１９】米国特許第４、４１６、７２５号に記載さ
れている銅表面のコーティング方法では、銅表面をチャ
ンバ内に置いて、チャンバにヨウ素蒸気を注入し、ヨウ
素プラズマを形成してヨウ化銅フィルムを形成する。次
にヨウ化銅フィルムはきめが出される。これは、ポリイ
ミド、ポリエステル及びポリメタクリル酸メチル等のコ
ーティングと銅との接着性を改良すると報告されている
。
れている銅表面のコーティング方法では、銅表面をチャ
ンバ内に置いて、チャンバにヨウ素蒸気を注入し、ヨウ
素プラズマを形成してヨウ化銅フィルムを形成する。次
にヨウ化銅フィルムはきめが出される。これは、ポリイ
ミド、ポリエステル及びポリメタクリル酸メチル等のコ
ーティングと銅との接着性を改良すると報告されている
。
【００２０】銅／インバー／銅本体の銅表面のような銅
に対するポリイミドの接着性を改良する他の技法として
は、クロム薄膜接着層のような薄膜金属接着層を銅へ付
与する方法がある。また更に、他の技法には、酸素含有
又は形成プラズマによる処理、応力緩和、並びに化学的
前処理等が含まれる。これらの手段にもかかわらず、得
られた金属−ポリイミドの接着力は、１乃至２グラム／
ミリメートルでしかない。
に対するポリイミドの接着性を改良する他の技法として
は、クロム薄膜接着層のような薄膜金属接着層を銅へ付
与する方法がある。また更に、他の技法には、酸素含有
又は形成プラズマによる処理、応力緩和、並びに化学的
前処理等が含まれる。これらの手段にもかかわらず、得
られた金属−ポリイミドの接着力は、１乃至２グラム／
ミリメートルでしかない。
【００２１】
【発明が解決しようとする課題】本発明の１つの目的は
、高密度の金属コアカード及びボードを提供することで
ある。
、高密度の金属コアカード及びボードを提供することで
ある。
【００２２】本発明のもう１つの目的は、金属コアと高
分子密封材料との間の高い接着性を提供することである
。
分子密封材料との間の高い接着性を提供することである
。
【００２３】更に本発明の目的は、追加の工程数が最小
のプロセスでこの接着性を提供することである。
のプロセスでこの接着性を提供することである。
【００２４】
【課題を解決するための手段及び作用】これら及び他の
目的は、本発明の超小形電子回路パッケージの製造方法
によって達成される。この製造方法は、例えば銅−イン
バー−銅コア等の銅コアで形成された少なくとも１つの
層を有すると共に、その少なくとも１つの表面に高分子
誘電体フィルムを有する金属コア超電子パッケージを製
造するのに有用である。
目的は、本発明の超小形電子回路パッケージの製造方法
によって達成される。この製造方法は、例えば銅−イン
バー−銅コア等の銅コアで形成された少なくとも１つの
層を有すると共に、その少なくとも１つの表面に高分子
誘電体フィルムを有する金属コア超電子パッケージを製
造するのに有用である。
【００２５】本発明の方法によると、金属層又はコアを
有する基板が提供される。層又はコアは、銅コア、もし
くは銅−インバー−銅積層板コア又は層等である。金属
コア又は層は、少なくとも１つの側に、銅表面、膜、層
又は部材と、高分子誘電体フィルムとを有する。
有する基板が提供される。層又はコアは、銅コア、もし
くは銅−インバー−銅積層板コア又は層等である。金属
コア又は層は、少なくとも１つの側に、銅表面、膜、層
又は部材と、高分子誘電体フィルムとを有する。
【００２６】クロム層、もしくはニッケル−クロム又は
ニッケル−銅の２重層のような金属接着層は、銅と高分
子誘電体との間で銅の上に提供されるのが典型的である
。従って、銅−インバー−銅コアを有するパッケージの
場合、フィルム又は金属接着層は、銅−インバー−銅層
と高分子誘電体との間に提供される。
ニッケル−銅の２重層のような金属接着層は、銅と高分
子誘電体との間で銅の上に提供されるのが典型的である
。従って、銅−インバー−銅コアを有するパッケージの
場合、フィルム又は金属接着層は、銅−インバー−銅層
と高分子誘電体との間に提供される。
【００２７】本発明の方法は、コア又は層の銅表面、即
ち銅−インバー−銅コア又は層の銅表面から酸化銅を除
去する工程を含む。この酸化銅は、種々の製造工程及び
銅−インバー−銅の積層プロセスに付随するものである
。
ち銅−インバー−銅コア又は層の銅表面から酸化銅を除
去する工程を含む。この酸化銅は、種々の製造工程及び
銅−インバー−銅の積層プロセスに付随するものである
。
【００２８】次の工程では、例えば銅−インバー−銅コ
ア又は層等の金属コア又は層の銅表面上へ、金属接着層
のスパッタ蒸着を行う。この金属接着層は典型的には、
クロム層、銅−クロム、又はニッケル−クロムの２重層
である。金属接着層は、金属コア又は層の銅表面上へ少
なくとも約３００オングストローム厚のクロム等がスパ
ッタ蒸着されるのが典型的である。
ア又は層等の金属コア又は層の銅表面上へ、金属接着層
のスパッタ蒸着を行う。この金属接着層は典型的には、
クロム層、銅−クロム、又はニッケル−クロムの２重層
である。金属接着層は、金属コア又は層の銅表面上へ少
なくとも約３００オングストローム厚のクロム等がスパ
ッタ蒸着されるのが典型的である。
【００２９】接着層がスパッタされる銅表面は、銅−イ
ンバー−銅積層板の銅であってもよいし、銅コア又は層
の表面であってもよい。あるいは、本発明の特に好まし
い実施例によると、銅層は、銅−インバー−銅積層板の
頂部に、例えばスパッタ蒸着等によって付着された層で
ある。この実施例によると、銅は、少なくとも約１００
０オングストロームの厚さへスパッタ蒸着され、クロム
は、スパッタ蒸着された銅の頂部にスパッタ蒸着される
。
ンバー−銅積層板の銅であってもよいし、銅コア又は層
の表面であってもよい。あるいは、本発明の特に好まし
い実施例によると、銅層は、銅−インバー−銅積層板の
頂部に、例えばスパッタ蒸着等によって付着された層で
ある。この実施例によると、銅は、少なくとも約１００
０オングストロームの厚さへスパッタ蒸着され、クロム
は、スパッタ蒸着された銅の頂部にスパッタ蒸着される
。
【００３０】次の工程では、金属接着層の頂部に高分子
誘電体フィルムが付与される。高分子誘電体は典型的に
は、適切な特性を有するポリイミドである。ポリイミド
の１つの好ましいクラスは付加生成物である。何故なら
ば、これは水を放出しないからである。付加ポリイミド
の好ましいクラスは、ビス−マレイミドとメチレンジア
ニリンとの付加反応生成物である。
誘電体フィルムが付与される。高分子誘電体は典型的に
は、適切な特性を有するポリイミドである。ポリイミド
の１つの好ましいクラスは付加生成物である。何故なら
ば、これは水を放出しないからである。付加ポリイミド
の好ましいクラスは、ビス−マレイミドとメチレンジア
ニリンとの付加反応生成物である。
【００３１】本発明は高密度金属コアカード及びボード
を提供する。このカード及びボードの特徴は、金属コア
と高分子密封材料との間の高い接着力である。更に、本
発明の方法は、追加の工程数が最小であると共に、汚染
物も最小である。
を提供する。このカード及びボードの特徴は、金属コア
と高分子密封材料との間の高い接着力である。更に、本
発明の方法は、追加の工程数が最小であると共に、汚染
物も最小である。
【００３２】
【実施例】本発明の方法は図１のフローチャートに示さ
れており、それによって準備された電子回路パッケージ
は図２に示されている。図１は、一対の高分子誘電体フ
ィルム間に密封された金属コアで形成された少なくとも
１つの層を有する金属コア超小形電子パッケージを製造
するのに有用な超小形電子回路パッケージの製造方法を
示している。このように製造されたパッケージの高分子
コーティング−金属間の剥離強度は、先行技術の２グラ
ム／ミリメートルを上回り、例えば７０又は１００グラ
ム／ミリメートル、もしくはそれ以上である。
れており、それによって準備された電子回路パッケージ
は図２に示されている。図１は、一対の高分子誘電体フ
ィルム間に密封された金属コアで形成された少なくとも
１つの層を有する金属コア超小形電子パッケージを製造
するのに有用な超小形電子回路パッケージの製造方法を
示している。このように製造されたパッケージの高分子
コーティング−金属間の剥離強度は、先行技術の２グラ
ム／ミリメートルを上回り、例えば７０又は１００グラ
ム／ミリメートル、もしくはそれ以上である。
【００３３】本発明の製造方法は、添付の図１のフロー
チャートに示されている。本発明の方法によると、金属
層又はコアが提供される。これはフローチャートのブロ
ック（１）に示されている。層又はコアは、銅コア、も
しくは銅−インバー−銅積層板コア又は層である。
チャートに示されている。本発明の方法によると、金属
層又はコアが提供される。これはフローチャートのブロ
ック（１）に示されている。層又はコアは、銅コア、も
しくは銅−インバー−銅積層板コア又は層である。
【００３４】本発明の方法には、コア又は層の銅表面か
ら、即ち銅−インバー−銅コア又は層の銅表面から酸化
銅を除去する工程が含まれる。この酸化銅は、種々の製
造工程及び銅−インバー−銅の積層プロセスに付随する
ものである。酸化物の除去は、フローチャートのブロッ
ク（２）及び（３）に示される。ブロック（２）は、酸
化物の化学的な除去を示す。これは、”光沢浸漬”と称
されるものであり、例えば１０％硫酸水等の酸化性の酸
の中で洗浄した後、脱イオン水で２回洗浄し、イソプロ
ピルアルコール等の有機溶媒で２回洗浄して、窒素中で
加熱乾燥する。
ら、即ち銅−インバー−銅コア又は層の銅表面から酸化
銅を除去する工程が含まれる。この酸化銅は、種々の製
造工程及び銅−インバー−銅の積層プロセスに付随する
ものである。酸化物の除去は、フローチャートのブロッ
ク（２）及び（３）に示される。ブロック（２）は、酸
化物の化学的な除去を示す。これは、”光沢浸漬”と称
されるものであり、例えば１０％硫酸水等の酸化性の酸
の中で洗浄した後、脱イオン水で２回洗浄し、イソプロ
ピルアルコール等の有機溶媒で２回洗浄して、窒素中で
加熱乾燥する。
【００３５】酸化物除去の第２の部分は、フローチャー
トのブロック（３）に示される。これは真空下での加熱
を伴う。例えば、１０−７乃至１０−６トルより低い圧
力で加熱する。温度は一般に少なくとも約４００℃であ
り、好ましくは約３８０℃から約４２０℃である。加熱
時間は温度によって異なり、一般には、４００℃で少な
くとも約１．５時間である。
トのブロック（３）に示される。これは真空下での加熱
を伴う。例えば、１０−７乃至１０−６トルより低い圧
力で加熱する。温度は一般に少なくとも約４００℃であ
り、好ましくは約３８０℃から約４２０℃である。加熱
時間は温度によって異なり、一般には、４００℃で少な
くとも約１．５時間である。
【００３６】次の工程では、例えば銅−インバー−銅コ
ア又は層等の金属コア又は層の銅表面上へ金属接着層を
スパッタ蒸着する。この工程は、フローチャートのブロ
ック（４）にクロムとして示されているが、その代わり
に、ニッケル−クロム、銅−クロム又は銅（基板から外
側に）であってもよい。金属接着層は、クロム層である
のが典型的である。典型的な金属接着層は、金属コア又
は層の銅表面上へ少なくとも約３００オングストローム
厚のクロムがスパッタ蒸着される。
ア又は層等の金属コア又は層の銅表面上へ金属接着層を
スパッタ蒸着する。この工程は、フローチャートのブロ
ック（４）にクロムとして示されているが、その代わり
に、ニッケル−クロム、銅−クロム又は銅（基板から外
側に）であってもよい。金属接着層は、クロム層である
のが典型的である。典型的な金属接着層は、金属コア又
は層の銅表面上へ少なくとも約３００オングストローム
厚のクロムがスパッタ蒸着される。
【００３７】接着層がスパッタされる銅表面は、銅−イ
ンバー−銅積層板の銅であってもよいし、銅コア又は層
の表面であってもよい。あるいは、本発明の特に好まし
い実施例によると、銅層は、銅−インバー−銅積層板又
は銅コアの頂部に例えばスパッタ蒸着等によって付着さ
れた層であってもよい。この実施例によると、フローチ
ャートのブロック（４’）に示される工程を組み込んで
、銅は少なくとも約１０００オングストロームの厚さに
スパッタ蒸着され、クロム又は他の接着層材料はスパッ
タ蒸着された銅の頂部にスパッタ蒸着される。
ンバー−銅積層板の銅であってもよいし、銅コア又は層
の表面であってもよい。あるいは、本発明の特に好まし
い実施例によると、銅層は、銅−インバー−銅積層板又
は銅コアの頂部に例えばスパッタ蒸着等によって付着さ
れた層であってもよい。この実施例によると、フローチ
ャートのブロック（４’）に示される工程を組み込んで
、銅は少なくとも約１０００オングストロームの厚さに
スパッタ蒸着され、クロム又は他の接着層材料はスパッ
タ蒸着された銅の頂部にスパッタ蒸着される。
【００３８】次の工程では、金属接着層の頂部に高分子
誘電体フィルムを付着させる。この工程はフローチャー
トのブロック（５）に示される。高分子誘電体は典型的
にはポリイミドである。ポリイミドの１つの好ましいク
ラスは付加生成物である。何故ならば、これは水を放出
しないからである。付加ポリイミドの好ましいクラスは
、ビス−マレイミドとメチレンジアニリンとの付加反応
生成物である。
誘電体フィルムを付着させる。この工程はフローチャー
トのブロック（５）に示される。高分子誘電体は典型的
にはポリイミドである。ポリイミドの１つの好ましいク
ラスは付加生成物である。何故ならば、これは水を放出
しないからである。付加ポリイミドの好ましいクラスは
、ビス−マレイミドとメチレンジアニリンとの付加反応
生成物である。
【００３９】本発明の方法によって準備される高密度金
属コアパッケージは、図２に示されている。金属コア回
路パッケージ１は、一対の高分子層２１によって密封さ
れた金属コア１１を有する。高分子層は、スルーホール
４１を含む表面の回路構成３１を支持する。スルーホー
ルの特徴は誘電体の有効範囲であり、これによって、高
い表面回路構成密度、即ち、１平方センチメートル当り
１０以上のバイア及び／又はスルーホール、０．８ミリ
メートルより小さいめっきスルーホール直径及びバイア
直径が可能になる。特に、めっきスルーホール直径及び
バイア直径は、表面回路構成密度に付随して、例えば０
．２５ミリメートル以下の表面回路構成の線幅に対応す
る高配線密度の表面回路構成に適応させることができる
。
属コアパッケージは、図２に示されている。金属コア回
路パッケージ１は、一対の高分子層２１によって密封さ
れた金属コア１１を有する。高分子層は、スルーホール
４１を含む表面の回路構成３１を支持する。スルーホー
ルの特徴は誘電体の有効範囲であり、これによって、高
い表面回路構成密度、即ち、１平方センチメートル当り
１０以上のバイア及び／又はスルーホール、０．８ミリ
メートルより小さいめっきスルーホール直径及びバイア
直径が可能になる。特に、めっきスルーホール直径及び
バイア直径は、表面回路構成密度に付随して、例えば０
．２５ミリメートル以下の表面回路構成の線幅に対応す
る高配線密度の表面回路構成に適応させることができる
。
【００４０】注意すべきことは、図面に示される金属コ
アパッケージ１は２面金属コア回路パッケージであり、
パッケージ１の両面の表面回路構成３１、３１′を金属
コア１１を短絡することなく接続するめっきスルーホー
ルを有する。
アパッケージ１は２面金属コア回路パッケージであり、
パッケージ１の両面の表面回路構成３１、３１′を金属
コア１１を短絡することなく接続するめっきスルーホー
ルを有する。
【００４１】本発明は高密度の金属コアカード及びボー
ドを提供する。カード及びボードの特徴は、金属コアと
高分子密封材料との間の高い接着性である。更に、本発
明の方法は、追加工程数が最小であると共に、汚染物も
最小である。
ドを提供する。カード及びボードの特徴は、金属コアと
高分子密封材料との間の高い接着性である。更に、本発
明の方法は、追加工程数が最小であると共に、汚染物も
最小である。
【００４２】本発明は以下の例を参照することによって
理解されるであろう。
理解されるであろう。
【００４３】例
高分子コーティングの接着性について、銅−インバー−
銅フィルムの酸化物を削減する前処理の結果を比較する
ために一連のテストを実行した。各テストにおいて、２
ミル（０．０５ミリメートル）厚の銅−インバー−銅箔
を硫酸の１０％水溶液に室温で浸漬し、室温で脱イオン
水で２回洗浄し、室温でイソプロピルアルコールで２回
洗浄した。
銅フィルムの酸化物を削減する前処理の結果を比較する
ために一連のテストを実行した。各テストにおいて、２
ミル（０．０５ミリメートル）厚の銅−インバー−銅箔
を硫酸の１０％水溶液に室温で浸漬し、室温で脱イオン
水で２回洗浄し、室温でイソプロピルアルコールで２回
洗浄した。
【００４４】次に、銅−インバー−銅箔を１０−７乃至
１０−６トル真空下４００℃で１時間半加熱した。そし
て、金属コーティングを銅−インバー−銅箔上へ以下の
ようにスパッタした。
１０−６トル真空下４００℃で１時間半加熱した。そし
て、金属コーティングを銅−インバー−銅箔上へ以下の
ようにスパッタした。
【００４５】１．１０００オングストロームのＣｕ（サ
ンプル１及び２） ２． ３００オングストロームのＣｒ（サンプル１、
２、及び３） ３． ２００オングストロームのＣｕ（サンプル１）
ンプル１及び２） ２． ３００オングストロームのＣｒ（サンプル１、
２、及び３） ３． ２００オングストロームのＣｕ（サンプル１）
【００４６】銅−インバー−銅箔頂部の金属接着層へビ
スマレイミド−メチレンジアニリン付加反応生成ポリイ
ミドを付着させた。
スマレイミド−メチレンジアニリン付加反応生成ポリイ
ミドを付着させた。
【００４７】次に、インストロン試験機で積層板の剥離
強度テストを行った。得られた結果は以下の通りである
。
強度テストを行った。得られた結果は以下の通りである
。
【００４８】
【表２】
【００４９】剥離強度のこれらの値は、先行技術の積層
板で報告されている値、２．０グラム／ミリメートルよ
りかなり高いものである。
板で報告されている値、２．０グラム／ミリメートルよ
りかなり高いものである。
【００５０】
【発明の効果】上記に説明したように、本発明の方法に
よって、金属コアと高分子密封材料との間の接着力が高
い高密度金属コアパッケージを得ることが可能である。
よって、金属コアと高分子密封材料との間の接着力が高
い高密度金属コアパッケージを得ることが可能である。
【図１】本発明の方法のフローチャートである。
【図２】本発明の方法に従って製造された金属コアパッ
ケージの斜視部分切取図である。
ケージの斜視部分切取図である。
１ 金属コア回路パッケージ
１１ 金属コア
２１ 高分子層
３１、３１ａ 表面回路構成
４１ スルーホール
Claims (10)
- 【請求項１】 少なくとも１つの側面に高分子誘電体
フィルムを有すると共にそのフィルムとの間に金属接着
層が挟まれた銅層を含む超小形電子回路パッケージ用の
基板を形成する方法であって、銅層の表面から酸化銅を
除去する工程と、銅層の銅表面上へ金属接着層をスパッ
タ蒸着する工程と、金属接着層の頂部に高分子誘電体フ
ィルムを付着する工程と、を含む超小形電子回路パッケ
ージ基板の形成方法。 - 【請求項２】 前記金属接着層はクロム層である請求
項１記載の超小形電子回路パッケージ基板の形成方法。 - 【請求項３】 前記銅層は銅−インバー−銅積層板の
層である請求項１記載の超小形電子回路パッケージ基板
の形成方法。 - 【請求項４】 前記高分子誘電体はポリイミドである
請求項１記載の超小形電子回路パッケージ基板の形成方
法。 - 【請求項５】 銅表面を硫酸と接触させ、表面を水洗
した後、表面を有機溶媒と接触させることによって、酸
化銅を除去することを含む請求項１記載の超小形電子回
路パッケージ基板の形成方法。 - 【請求項６】 酸素が実質的に存在しない状態で、銅
を加熱することによって酸化銅を除去することを含む請
求項１記載の超小形電子回路パッケージ基板の形成方法
。 - 【請求項７】 少なくとも１つの側面にポリイミド誘
電体フィルムを有すると共にそのフィルムとの間にクロ
ム接着層が挟まれた銅−インバー−銅層を含む超小形電
子回路パッケージ用の基板を製造する方法であって、銅
−インバー−銅層の表面から酸化銅を除去する工程と、
銅−インバー−銅層の銅表面上へクロム接着層をスパッ
タ蒸着する工程と、クロム接着層の頂部にポリイミドフ
ィルムを付着する工程と、を含む超小形電子回路パッケ
ージ基板の製造方法。 - 【請求項８】 銅−インバー−銅層の銅表面上へ少な
くとも約３００オングストロームのクロムをスパッタ蒸
着することを含む請求項７記載の超小形電子回路パッケ
ージ基板の製造方法。 - 【請求項９】 少なくとも１つの側面にポリイミド誘
電体フィルムを有すると共にそのフィルムとの間にクロ
ム接着層が挟まれた銅−インバー−銅層を含む超小形電
子回路パッケージ用の基板を製造する方法であって、銅
−インバー−銅層の表面から酸化銅を除去する工程と、
銅−インバー−銅層の表面の頂部へ銅フィルムをスパッ
タ蒸着する工程と、銅−インバー−銅層の銅表面上へク
ロム接着層をスパッタ蒸着する工程と、クロム接着層の
頂部にポリイミドフィルムを付着する工程と、を含む超
小形電子回路パッケージ基板の製造方法。 - 【請求項１０】 １０００オングストローム厚の銅を
スパッタ蒸着した後に、スパッタ蒸着銅の頂部にクロム
をスパッタ蒸着することを含む請求項９記載の超小形電
子回路パッケージ基板の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/682,994 US5128008A (en) | 1991-04-10 | 1991-04-10 | Method of forming a microelectronic package having a copper substrate |
| US682994 | 1991-04-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04338669A true JPH04338669A (ja) | 1992-11-25 |
| JPH0793395B2 JPH0793395B2 (ja) | 1995-10-09 |
Family
ID=24742110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4048174A Expired - Lifetime JPH0793395B2 (ja) | 1991-04-10 | 1992-03-05 | 超小形電子回路パッケージ基板の形成方法及び製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5128008A (ja) |
| EP (1) | EP0508195B1 (ja) |
| JP (1) | JPH0793395B2 (ja) |
| DE (1) | DE69207250D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0794665A (ja) * | 1993-07-27 | 1995-04-07 | Internatl Business Mach Corp <Ibm> | 並列プロセッサの製造方法 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3231349B2 (ja) * | 1991-05-07 | 2001-11-19 | 富士電機株式会社 | コンピュータシステム |
| GB9121317D0 (en) * | 1991-10-09 | 1991-11-20 | Dantex Graphics Ltd | Filter unit |
| US5538701A (en) * | 1994-02-28 | 1996-07-23 | The Regents Of The University Of California, Office Of Technology Transfer | Process to remove actinides from soil using magnetic separation |
| US5600257A (en) * | 1995-08-09 | 1997-02-04 | International Business Machines Corporation | Semiconductor wafer test and burn-in |
| US6171714B1 (en) | 1996-04-18 | 2001-01-09 | Gould Electronics Inc. | Adhesiveless flexible laminate and process for making adhesiveless flexible laminate |
| US6066560A (en) | 1998-05-05 | 2000-05-23 | Lsi Logic Corporation | Non-linear circuit elements on integrated circuits |
| US6248958B1 (en) * | 1998-11-30 | 2001-06-19 | International Business Machines Corporation | Resistivity control of CIC material |
| JP2000340911A (ja) * | 1999-05-25 | 2000-12-08 | Mitsui Mining & Smelting Co Ltd | プリント配線板用銅箔 |
| US6355364B1 (en) * | 1999-06-29 | 2002-03-12 | International Business Machines Corporation | Process of heat treating and annealing CIC and CIC created thereby |
| US6335495B1 (en) | 1999-06-29 | 2002-01-01 | International Business Machines Corporation | Patterning a layered chrome-copper structure disposed on a dielectric substrate |
| US6489035B1 (en) | 2000-02-08 | 2002-12-03 | Gould Electronics Inc. | Applying resistive layer onto copper |
| US6489034B1 (en) | 2000-02-08 | 2002-12-03 | Gould Electronics Inc. | Method of forming chromium coated copper for printed circuit boards |
| US6649930B2 (en) | 2000-06-27 | 2003-11-18 | Energenius, Inc. | Thin film composite containing a nickel-coated copper substrate and energy storage device containing the same |
| US6622374B1 (en) | 2000-09-22 | 2003-09-23 | Gould Electronics Inc. | Resistor component with multiple layers of resistive material |
| JP2004530584A (ja) * | 2001-06-28 | 2004-10-07 | エナージーニアス，インコーポレイテッド | ニッケルでコートされた銅基板の製法及び該基板を含む薄膜複合体 |
| US20030198828A1 (en) * | 2001-07-17 | 2003-10-23 | Tang-Chieh Huang | Flexible circuit substrate |
| US20080217748A1 (en) * | 2007-03-08 | 2008-09-11 | International Business Machines Corporation | Low cost and low coefficient of thermal expansion packaging structures and processes |
| CN104988503A (zh) * | 2008-10-27 | 2015-10-21 | 日立化成工业株式会社 | 铜的表面处理方法及铜 |
| CN105304479B (zh) * | 2009-10-23 | 2018-06-01 | 哈佛大学校长及研究员协会 | 用于互连的自对准阻挡层和封盖层 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62270780A (ja) * | 1986-05-16 | 1987-11-25 | Hitachi Ltd | 銅と樹脂との接着方法 |
| JPH02111095A (ja) * | 1988-10-20 | 1990-04-24 | Hitachi Cable Ltd | 表面実装用基板 |
| JPH02129992A (ja) * | 1988-11-10 | 1990-05-18 | Nippon Yakin Kogyo Co Ltd | ステンレス鋼ベースプリント配線板用基板 |
| JPH02211696A (ja) * | 1989-02-10 | 1990-08-22 | Hitachi Cable Ltd | 表面実装用基板 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3853961A (en) * | 1969-08-19 | 1974-12-10 | Bayer Ag | Process for the production of dicarboxylic acid esters and the corresponding dicarboxylic acids |
| US3781596A (en) * | 1972-07-07 | 1973-12-25 | R Galli | Semiconductor chip carriers and strips thereof |
| US3958317A (en) * | 1974-09-25 | 1976-05-25 | Rockwell International Corporation | Copper surface treatment for epoxy bonding |
| US4416725A (en) * | 1982-12-30 | 1983-11-22 | International Business Machines Corporation | Copper texturing process |
| US4469563A (en) * | 1983-08-22 | 1984-09-04 | Rca Corporation | Process for treating high-density information disc recording substrates |
| US4588641A (en) * | 1983-11-22 | 1986-05-13 | Olin Corporation | Three-step plasma treatment of copper foils to enhance their laminate adhesion |
| US4524089A (en) * | 1983-11-22 | 1985-06-18 | Olin Corporation | Three-step plasma treatment of copper foils to enhance their laminate adhesion |
| US4863808A (en) * | 1985-09-13 | 1989-09-05 | Gould Inc. | Copper-chromium-polyimide composite |
| US4993148A (en) * | 1987-05-19 | 1991-02-19 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a circuit board |
| JPH0713304B2 (ja) * | 1987-12-14 | 1995-02-15 | 日立化成工業株式会社 | 銅の表面処理法 |
| US4888449A (en) * | 1988-01-04 | 1989-12-19 | Olin Corporation | Semiconductor package |
| US4937707A (en) * | 1988-05-26 | 1990-06-26 | International Business Machines Corporation | Flexible carrier for an electronic device |
| US4917963A (en) * | 1988-10-28 | 1990-04-17 | Andus Corporation | Graded composition primer layer |
-
1991
- 1991-04-10 US US07/682,994 patent/US5128008A/en not_active Expired - Fee Related
-
1992
- 1992-03-05 JP JP4048174A patent/JPH0793395B2/ja not_active Expired - Lifetime
- 1992-03-21 DE DE69207250T patent/DE69207250D1/de not_active Expired - Lifetime
- 1992-03-21 EP EP92104945A patent/EP0508195B1/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62270780A (ja) * | 1986-05-16 | 1987-11-25 | Hitachi Ltd | 銅と樹脂との接着方法 |
| JPH02111095A (ja) * | 1988-10-20 | 1990-04-24 | Hitachi Cable Ltd | 表面実装用基板 |
| JPH02129992A (ja) * | 1988-11-10 | 1990-05-18 | Nippon Yakin Kogyo Co Ltd | ステンレス鋼ベースプリント配線板用基板 |
| JPH02211696A (ja) * | 1989-02-10 | 1990-08-22 | Hitachi Cable Ltd | 表面実装用基板 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0794665A (ja) * | 1993-07-27 | 1995-04-07 | Internatl Business Mach Corp <Ibm> | 並列プロセッサの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5128008A (en) | 1992-07-07 |
| EP0508195A1 (en) | 1992-10-14 |
| DE69207250D1 (de) | 1996-02-15 |
| JPH0793395B2 (ja) | 1995-10-09 |
| EP0508195B1 (en) | 1996-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5128008A (en) | Method of forming a microelectronic package having a copper substrate | |
| US5153986A (en) | Method for fabricating metal core layers for a multi-layer circuit board | |
| US5126016A (en) | Circuitization of polymeric circuit boards with galvanic removal of chromium adhesion layers | |
| KR100263432B1 (ko) | 유기 칩 캐리어 및 그 제조 방법 | |
| US4830691A (en) | Process for producing high-density wiring board | |
| US4500605A (en) | Electrical component forming process | |
| US5098533A (en) | Electrolytic method for the etch back of encapsulated copper-Invar-copper core structures | |
| US4649083A (en) | Electrical component forming process | |
| US5679444A (en) | Method for producing multi-layer circuit board and resulting article of manufacture | |
| US6030693A (en) | Method for producing multi-layer circuit board and resulting article of manufacture | |
| US5568682A (en) | Orthogonal grid circuit interconnect method | |
| KR20030091793A (ko) | 다층 회로기판과 그 제조법 및 다층 회로용 기판 및전자장치 | |
| JPH0690074A (ja) | 超小型電子回路パッケージの製造方法 | |
| US8598467B2 (en) | Multi-layer circuit assembly and process for preparing the same | |
| US5108562A (en) | Electrolytic method for forming vias and through holes in copper-invar-copper core structures | |
| JP2609390B2 (ja) | パッケージ製作方法 | |
| US7228623B2 (en) | Process for fabricating a multi layer circuit assembly | |
| KR20060122591A (ko) | 금속층과의 접착력 향상을 위한 연성필름 및 이를 이용한연성금속 적층판 | |
| JP2003334889A (ja) | 金属層積層フィルム | |
| WO2002031221A1 (en) | Method of producing a metallised product | |
| Tsunashima et al. | A multilayer surface mount technology elevated by an aramid-paper and epoxy-resin composite | |
| JPH1197813A (ja) | プリント配線板及びプリント配線板の製造方法 | |
| JPH0974277A (ja) | 多層プリント配線板の製造方法 | |
| JPH07283515A (ja) | プリント配線板とその製造方法 | |
| JPH11251742A (ja) | プリント配線板の製造方法 |