JP2004530584A

JP2004530584A - ニッケルでコートされた銅基板の製法及び該基板を含む薄膜複合体

Info

Publication number: JP2004530584A
Application number: JP2003508744A
Authority: JP
Inventors: ファレル，マーク
Original assignee: Energenius Inc
Current assignee: Energenius Inc
Priority date: 2001-06-28
Filing date: 2001-06-28
Publication date: 2004-10-07
Also published as: CN1466634A; CN1318646C; WO2003002782A1; EP1399602A1

Abstract

【課題】
【解決手段】本発明は、ニッケルでコートされた銅をアニーリングすることにより、銅／ニッケル基板を作製する方法に関する。ニッケルコーティング工程の後、チタン酸ジルコン酸鉛ＰＺＴの如き誘電体を、例えばゾルゲル法又は真空蒸着法のような公知の方法により、基板の上に形成することができる。この発明は、薄膜複合体に関する。これら複合体は、ニッケルでコートされた銅基板にプレアニーリングが施されており、ＰＺＴのような誘電体を具えている。

Description

【０００１】
【発明の分野】
この発明は、薄膜複合体の中に用いられる基板であって、ニッケルがコートされた銅基板を製造する方法に関し、また、ニッケルがコートされた銅基板を含む薄膜複合体に関する。
【０００２】
【発明の背景】
容積の少ない領域で使用される高容量電気化学エネルギー貯蔵装置、特にキャパシタやバッテリーなどの開発には多大な努力が払われている。キャパシタとバッテリーは両方とも、正電荷と負電荷を分離することによってエネルギーを貯蔵する。パッケージはさらに小さくなり、その中でより大きなエネルギー量を貯蔵する必要があり、このため、新たな研究へと駆り立て続けられている。
【０００３】
薄膜複合体から作られたエネルギー貯蔵装置は、強誘電性メモリデバイス、ピロ電子センサー装置、導波路モジュレータ、音響センサー等の電子用途及び光電子用途に有用であることが知られている。例えば、薄膜複合体は、アナログ回路、ｒｆ回路、ダイナミックランダムアクセスメモリ（ＤＲＡＭ’ｓ）などの様々な半導体集積回路装置に用いられる。
【０００４】
複合体は、通常は、基板、誘電体（ｄｉｅｌｅｃｔｒｉｃ）及び電極から構成され、誘電体は基板と電極の間にある。基板は、一般的には、銅、シリコン、溶融シリカ、白金でコートされたシリコン、アルミナ、サファイア、白金でコートされたサファイア又は単結晶ＳｒＴｉＯ_３基板で構成される。
【０００５】
銅は、その入手容易性の点で、基板として望ましいことが多い。しかしながら、残念なことに、銅基板を有する薄膜は、熱移動とガス抜け（ｏｕｔｇａｓｓｉｎｇ）の起こることがしばしばある。熱移動とは、高温において、銅イオンが誘電体に移動し、誘電体中のイオンが基板に移動することである。ガス抜けが起こるのは、ガス状の銅原子が基板から脱出して、誘電体、又は誘電体のコーティングが行われるオーブンの中へ進入する時である。
【０００６】
本発明は、ニッケルがコートされた銅基板を作製する方法に関する。また、本発明は、ニッケルがコートされた銅基板を含む薄膜複合体に関する。ニッケルがコートされた基板は、ニッケルを銅の上にコートし、得られた基板をアニーリングすることによって作製される。銅は箔であってよい。アニーリング後、例えばゾルゲル法又は真空蒸着法などのように当該分野で公知の方法によって、誘電体を基板の上に形成することができる。
【０００７】
【望ましい実施例の詳細な説明】
本発明に係る薄膜複合体は、ニッケルコートされた銅基板と誘電体を含んでいる。基板は、ニッケルを銅の上に形成することによって作製される。ニッケルは、銅基板の片面又は両面に形成することができる。望ましい実施例では、ニッケルは銅基板を包み込んでいる。
【０００８】
ニッケルがコートされた銅基板は、次に、約４００℃〜８２０℃の温度、望ましくは約８００℃の温度でアニーリングされる。アニーリングの最適時間は、アニーリング温度によって変わる。例えば、アニーリングを４００℃で行なうとき、時間は約１２０分が望ましく、８００℃で行なうときは約２０分が望ましい。図１は、最適なアニーリング温度と時間の関係を示しており、最も望ましい温度と時間の条件は、その線上にある。図１の線から遠ざかるほど、欠陥を有する基板の発生率が高く、不合格品の割合が多くなる。欠陥を有する基板の例として、例えば誘電定数の不合格、電圧漏洩が大きい、層間剥離が起こるなどを挙げることができる。
【０００９】
基板の典型的な厚さ（ニッケルのコーティング前）は、約２０〜約５０ミクロンである。誘電体に隣接する側のＮｉの厚さは、約０．１０ミクロン〜約２．０ミクロンである。基板の最下面（誘電体が隣接していないとき）のＮｉの厚さは、約０．１〜約１０ミクロンである。
【００１０】
ニッケルの銅基板への形成は、スパッタリング又は当該分野で既知の他の手段を用いて行なうこともできる。例えば、プレアニーリングとニッケルコーティング工程は、アルゴン又は窒素のガス雰囲気のように、無酸素雰囲気中で行なうことが望ましい。なお、この明細書中で用いられるプレアニーリングとは、誘電材料の形成前に行なうアニーリングを意味する。
【００１１】
ニッケルがコートされた銅基板に誘電体を形成する場合、箔と誘電体との相互拡散及び反応を最小にするために、処理温度を低くしなければならない。基板にこのような誘電体を形成する場合、ゾルゲル法では、室温で形成され、ニッケルがコートされた銅基板はアニーリングされた後室温まで冷却されるし、真空蒸着法（スパッタリング、電子ビーム蒸着など）では、アニーリングされた基板は、誘電体形成温度まで冷却される。また、真空蒸着法の場合、誘電体の形成は３００〜４００℃の高温で行われる。誘電体の形成は、１回の工程で行われる場合もあるし、複数の工程で行われる場合もある。誘電体の厚さは、例えばキャパシターのように、最終製品に所望される電圧量に応じて異なる。印加される電圧が高くなるほど、誘電体の厚さは厚くなる傾向がある。誘電体の厚さの典型例は約６００ｎｍである。
【００１２】
望ましい実施例において、誘電体は、式Ｐｂ_ａＬ_ｂＺｒ_ｘＴｉ_ｙＯ_ｚで表されるチタン酸ジルコン酸鉛ＰＺＴであり、Ｌはランタニド系金属、望ましくはＬａ又はＮｂであり、ｘ及びｙは独立して約０．３５〜約０．６５、ｚは約２．５〜約５．０、ａは約０．９５〜約１．２５、ｂは約０．０２〜約０．１０である。このような誘電体は、出発原料として、酢酸鉛［Ｐｂ（ＣＨ_３ＣＯＯ）_２Ｈ_２Ｏ］、ジルコニウムｎ−プロポキシド［Ｚｒ（Ｏ−ｎＣ_３Ｈ_７）_４］、チタンイソプロポキシド［Ｔｉ（Ｏ−ｉＣ_３Ｈ_７）_４］、及びランタンプロポキシド［Ｌａ（Ｏ−ｉＣ_３Ｈ_７）_３］又はニオブエトキシド［Ｎｂ（ＯＣ_２Ｈ_５）_５］を使用することによって調製することができる。望ましい方法において、誘電体は、酢酸鉛三水和物を２−メトキシエタノールの中で溶解し、複合体を真空状態の１１０℃で脱水することによって調製され、酢酸鉛が得られる。次に、２−メトキシエタノールに入れたジルコニウムｎ−プロポキシド及びチタンイソプロポキシドを、室温にて生成物と混合し、その後、真空下で約２〜３時間１１０℃で還流する。これにより、式Ｐｂ（Ｚｒ_０．５２Ｔｉ_０．４８）Ｏ_３で表される重合体の前駆体（ｐｒｅｃｕｒｓｏｒｓ）を得ることができる。最後に、トルエンで希釈すると共に、最終のアニーリングを行なう間、クラック発生を防止するために適当なホルムアミドと、酸化鉛の損失を考慮して１０モル％過剰の鉛を添加することにより、０．３Ｍの原液（ｓｔｏｃｋｓｏｌｕｔｉｏｎ）を得ることができる。
【００１３】
当該分野で既知の誘電体を用いる場合、特に、式Ｂａ_ａＴｉ_ｂＯ_ｃ（但し、ａ及びｂは独立して約０．７５〜約１．２５であり、ｃは約２．５〜約５．０である）、並びに式Ｍ_ａＢ_ｂＴｉ_ｃＯ_ｄ（但し、ａは約０．０１〜約０．１であり、ｂは約０．７５〜約１．２５であり、ｃは約０．７５〜１．２５であり、ｄは約２．５〜約５．０であり、Ｍは非反応性導電性金属）で表されるチタン酸バリウム誘電体を用いることにより、より望ましい結果が得られる。Ｍは、金、銅や、Ｎｉ_３Ａｌ、Ｒｕ及びＩｎＳｎのような金属間化合物が望ましい。このようなバリウム誘電体は、１９９８年２月１９日発行のＰＣＴＷＯ／９８／０７１６７に記載されてあり、この文献は引用を以て本願への記載加入とする。
【００１４】
誘電体を形成した後、製品は、５００℃〜６００℃の温度で約２０分間アニーリングされる。この段階では、アニーリング温度を高温で行なう場合、処理時間を短くすることができる。なお、プレアニーリング工程の温度は、誘電体を基板に形成するためのアニーリング温度よりも高い温度で行なうべきである。後者のアニーリングは、ポストアニーリング工程と称される。プレアニーリング工程をポストアニーリング工程よりも低い温度で行なう場合、プレアニーリングは長めの時間、一般的には２０分よりも長い時間かけて行なうのがよい。
【００１５】
図２に示されるように、積層面（ｌａｍｉｎａｔｅｄｓｕｒｆａｃｅ）は滑らかであるが、これは、基板のプレアニーリングを４００℃の温度で１２０分行なったときに得られらものでる。誘電定数の測定値は８６、Ｔｇδ（％）は１４であった。図３は、９００℃、５分間の条件でプレアニーリングしたときの結果を示している。この基板は、誘電定数が１１０、Ｔｇδ（％）は７であった。図４及び図５は、８００℃、２０分間の条件でプレアニーリングしたときの結果を示している。図４の誘電定数は７５、図５の誘電定数は１１３であった。図６及び図７は、図１〜図５よりも好ましくないプレアニーリング条件での結果を示している。図６は、５００℃、９０分の条件でプレアニーリングした基板の走査型電子顕微鏡写真である。得られた基板は、表面が粗く、層剥離を示している。図７は、６５０℃、３０分の条件でプレアニーリングした基板の走査型電子顕微鏡写真である。得られた基板は表面が粗くなっている。図２乃至図７の基板は全て、Ａｒ雰囲気中で行なったもので、誘電体としてＰＺＴを使用し、ＰＺＴの基板への形成はスピン・コーティングにより行なった。Ｃｕの厚さは、約３３〜３５．６ミクロンである。行なった試験では、図５の誘電体に隣接する最上面におけるＮｉの厚さは１．７８ミクロンであった。基板（どの誘電体とも隣接していない）の最下面におけるＮｉの厚さは、６．３５〜７．６２ミクロンであった。Ｎｉの厚さは、図２〜図４及び図６〜図７の誘電体に隣接する最上面では、０．１２７０インチであり、基板（どの誘電体とも隣接していない）の最下面では、０．３５５６〜０．５０８０ミクロンであった。図２乃至図７の薄膜複合体の全てについて、銅箔の厚さは約３４ミクロンである。
【００１６】
図８は本発明の実施例であり、図示の薄膜複合体は、ニッケルがコートされた銅基板を含んでおり、該基板は、ニッケル（２０）でコートされた銅基板（１０）、誘電体（５０）、及び、選択的に設けられる上部電極（６０）を具えている。ニッケルコーティングが施されるのは、銅基板の全体でも、一部分であってもよい。または、銅基板の２つの面だけでもよい。図８は、バリア又は緩衝層（３０）の使用例を示しており、これは、誘電体の形成前に、ニッケルがコートされた基板の上に形成される。バリア層は、一般的には貴金属から形成され、緩衝層は、一般的にはガラスから形成され、基板と誘電体との間での原子の移動を防止するために設けられる。
【００１７】
本発明の薄膜複合体は、上部の導電層をさらに含んでいる。上部電極は、アルミニウム、金、白金、その他当該分野で既知の他の導電性材料から形成することができる。図２乃至図７に示される薄膜複合体は、上部電極としてＡｌを用いている。
【００１８】
図９は、銅基板（１０）の全体がニッケル（２０）で包み込まれた薄膜複合体を示している。また、この薄膜複合体は、バリア又は緩衝層（３０）、誘電体（２０）、電極（６０）をさらに含むことができる。
【００１９】
ここに記載した様々な要素、工程及び方法に関しては、特性、組成物、操作及び構成について、特許請求の範囲に記載した発明の精神及び範囲から逸脱することなく種々の変形をなし得るであろう。
【図面の簡単な説明】
【図１】
ニッケルでコートされた基板を本発明の方法に基づいてアニーリングする際の最適な温度と時間の条件を示すグラフである。
【図２】
ニッケルでコートされた銅基板を、４００℃の温度で１２０分間プレアニーリングしたときの内部構造を、走査型電子顕微鏡で撮影した顕微鏡写真である。
【図３】
ニッケルでコートされた銅基板を、９００℃の温度で５分間プレアニーリングしたときの内部構造を、走査型電子顕微鏡で撮影した顕微鏡写真である。
【図４】
ニッケルでコートされた銅基板を、８００℃の温度で２０分間プレアニーリングしたときの内部構造を、走査型電子顕微鏡で撮影した顕微鏡写真である。
【図５】
ニッケルでコートされた銅基板を、８００℃の温度で２０分間プレアニーリングしたときの内部構造を、走査型電子顕微鏡で撮影した顕微鏡写真である。
【図６】
ニッケルでコートされた銅基板を、５００℃の温度で９０分間プレアニーリングしたときの内部構造を、走査型電子顕微鏡で撮影した顕微鏡写真である。
【図７】
ニッケルでコートされた銅基板を、６５０℃の温度で３０分間プレアニーリングしたときの内部構造を、走査型電子顕微鏡で撮影した顕微鏡写真である。
【図８】
本発明に係る薄膜複合体であって、上面及び下面にニッケルがコートされた銅基板と、誘電体と、選択的に設けられたバリア又は緩衝層と、上部電極を有する薄膜複合体を示す図である。
【図９】
本発明に係る薄膜複合体であって、全体がニッケルで包まれた銅基板を有する薄膜複合体を示す図である。

Claims

ニッケルでコートされた銅基板と、該銅基板上に形成された誘電体層とを具えている薄膜複合体。
ニッケルでコートされた銅基板の上面と下面は、誘電体層でコートされている請求項１の薄膜複合体。
ニッケルでコートされた銅基板の銅はニッケルによって封じ込められている請求項２の薄膜複合体。
誘電体はＢａ_ａＴｉ_ｂＯ_ｃであり、ａ及びｂは独立して約０．７５〜約１．２５であり、ｃは約２．５〜約５．０である請求項３の薄膜複合体。
誘電体はＰｂ_ａＬ_ｂＺｒ_ｘＴｉ_ｙＯ_ｚであり、Ｌはランタニド金属、ｘ及びｙは独立して約０．３５〜約０．６５であり、ｚは約２．５〜約５．０であり、ａは約０．９５〜１．２５であり、ｂは約０．０２〜約０．１０である請求項３の薄膜複合体。
ニッケルでコートされた銅基板と誘電体層の間には、バリア又は緩衝層が設けられている請求項１の薄膜複合体。
導電層をさらに具えており、誘電体層は、前記導電層と、ニッケルでコートされた銅基板との間にある請求項１の薄膜複合体。
バリア層は貴金属を含んでいる請求項６の薄膜複合体。
緩衝層はガラスを含んでいる請求項６の薄膜複合体。
導電層をさらに具えており、誘電体層は、バリア又は緩衝層と、ニッケルでコートされた基板との間にある請求項６の薄膜複合体。
下側のバリア又は緩衝層は、誘電体層と基板下面との間にあり、上側のバリア又は緩衝層は、最上部の誘電体層と基板上面との間にある請求項２の薄膜複合体。
ニッケルでコートされた銅基板はニッケルで封じ込められている請求項１１の薄膜複合体。
薄膜複合体の銅基板を製造する方法であって、
ニッケルを銅基板に施して、ニッケルでコートされた銅基板を形成し、得られた銅基板をアニーリングすることを含んでいる、薄膜複合体の銅基板製造方法。
ニッケルでコートされた銅基板は、約４００℃〜約８２０℃の温度でアニーリングされる請求項１３の方法。
ニッケルでコートされた銅基板はニッケルで封じ込められている請求項１３の方法。
ニッケルでコートされた銅基板は、図１に示される温度及び時間の条件にてアニーリングされる請求項１３の方法。
ニッケルでコートされた銅基板は、約６５０℃〜約８００℃の温度でアニーリングされる請求項１４の方法。
ニッケルでコートされた銅基板は、約４００℃の温度で約１２０分間アニーリングされる請求項１６の方法。
ニッケルでコートされた銅基板は、約８００℃の温度で約２０分間アニーリングされる請求項１４の方法。
薄膜複合体を製造する方法であって、
（ａ）ニッケルを銅基板に施して、ニッケルでコートされた銅基板を形成し、
（ｂ）ニッケルでコートされた銅基板を約４００℃〜約８００℃の温度にてアニーリングを施し、
（ｃ）ニッケルでコートされ、アニーリングが施された銅基板の上に誘電体を形成することを含んでいる、薄膜複合体の製造方法
ニッケルでコートされた銅基板は、図１に示される温度及び時間の条件でアニーリングされる請求項２０の方法。
誘電体層の上に導電層を形成することをさらに含んでいる請求項２０の方法。
工程（ａ）の後に、ニッケルでコートされた銅基板の上にバリア又は緩衝層を形成することを含んでいる請求項２０の方法。
ニッケルでコートされた銅基板は、ニッケルで被包された銅基板である請求項２０の方法。