JP2014157822A - 強誘電体薄膜の製造方法 - Google Patents
強誘電体薄膜の製造方法 Download PDFInfo
- Publication number
- JP2014157822A JP2014157822A JP2014042306A JP2014042306A JP2014157822A JP 2014157822 A JP2014157822 A JP 2014157822A JP 2014042306 A JP2014042306 A JP 2014042306A JP 2014042306 A JP2014042306 A JP 2014042306A JP 2014157822 A JP2014157822 A JP 2014157822A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- capacitor
- fired
- ferroelectric thin
- metal oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Compositions Of Oxide Ceramics (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Inorganic Insulating Materials (AREA)
Abstract
【課題】寿命信頼性を向上し得る、強誘電体薄膜の製造方法を提供する。
【解決手段】(PbxLay)(ZrzTi(1-z))O3(式中、0.9<x<1.3、0≦y<0.1、0≦z<0.9)で示される複合金属酸化物に、Bi、Si、Pb、Ge、Sn、Al、Ga、In、Mg、Ca、Sr、Ba、V、Nb、Ta、Sc、Y、Ti、Zr、Hf、Cr、Mn、Fe、Co、Ni、Zn、Cd、Li、Na、K、P、B、Ce、Nd、Sm及びCsからなる群より選ばれた1種或いは2種以上の元素から構成される金属酸化物がある一定の割合で混合した混合複合金属酸化物の形態をとる強誘電体薄膜の製造方法である。この薄膜は2〜23層の焼成層を積層して構成され、焼成層の厚さtが45〜500nmであり、焼成層中に存在する結晶粒の定方向最大径の平均xが200〜5000nmであり、焼成層のいずれにおいても1.5t<x<23tの関係を満たす。
【選択図】図1
【解決手段】(PbxLay)(ZrzTi(1-z))O3(式中、0.9<x<1.3、0≦y<0.1、0≦z<0.9)で示される複合金属酸化物に、Bi、Si、Pb、Ge、Sn、Al、Ga、In、Mg、Ca、Sr、Ba、V、Nb、Ta、Sc、Y、Ti、Zr、Hf、Cr、Mn、Fe、Co、Ni、Zn、Cd、Li、Na、K、P、B、Ce、Nd、Sm及びCsからなる群より選ばれた1種或いは2種以上の元素から構成される金属酸化物がある一定の割合で混合した混合複合金属酸化物の形態をとる強誘電体薄膜の製造方法である。この薄膜は2〜23層の焼成層を積層して構成され、焼成層の厚さtが45〜500nmであり、焼成層中に存在する結晶粒の定方向最大径の平均xが200〜5000nmであり、焼成層のいずれにおいても1.5t<x<23tの関係を満たす。
【選択図】図1
Description
本発明は、寿命信頼性を向上し得る、強誘電体薄膜の製造方法に関するものである。
近年、電子デバイスサイズの更なる縮小化の要求から、強誘電体薄膜をキャパシタや圧電素子として用いた開発が盛んである。
ジルコン酸チタン酸鉛(PZT)はペロブスカイト構造を有し、優れた誘電特性を示す強誘電体である。このPZTを誘電体薄膜材料とした薄膜キャパシタを得るためには、成膜プロセスが安価であり、基板面内で均一な膜組成が得られるため、ゾルゲル液を用いたCSD(chemical solution deposition)法が注目されている。
現在までに、PZTにLaやNb等の元素を添加することで寿命特性が改善できることが知られているが、膜組織の影響に関する知見は不十分であった(例えば、特許文献1,2参照。)。
本発明の目的は、寿命信頼性を向上し得る、強誘電体薄膜の製造方法を提供することにある。
本発明者らは、PT系、PZT系又はPLZT系の強誘電体薄膜を用いた薄膜キャパシタにおける寿命信頼性に関して鋭意検討した結果、強誘電体薄膜の膜組織に着目し、薄膜の微細組織を制御した構造を取ることで、寿命信頼性を向上し得ることを見出し、本発明を完成させた。
本発明の第1の観点は、一般式:(PbxLay)(ZrzTi(1-z))O3(式中、0.9<x<1.3、0≦y<0.1、0≦z<0.9)で示される複合金属酸化物Aに、Bi、Si、Pb、Ge、Sn、Al、Ga、In、Mg、Ca、Sr、Ba、V、Nb、Ta、Sc、Y、Ti、Zr、Hf、Cr、Mn、Fe、Co、Ni、Zn、Cd、Li、Na、K、P、B、Ce、Nd、Sm及びCsからなる群より選ばれた1種或いは2種以上の元素から構成される金属酸化物Bが混合した、金属酸化物Bと複合金属酸化物Aとのモル比B/Aが0≦B/A<0.1である混合複合金属酸化物の形態をとる強誘電体薄膜の製造方法において、2〜23層の焼成層を積層して構成され、焼成層の厚さtが45〜500nmであり、焼成層中に存在する結晶粒の定方向最大径の平均xが200〜5000nmであり、焼成層のいずれにおいても1.5t<x<23tの関係を満たすことを特徴とする。
本発明の第2の観点は、第1の観点に基づく方法により製造された強誘電体薄膜を用いた薄膜キャパシタである。
本発明の第3の観点は、第1の観点に基づく方法により製造された強誘電体薄膜を有する薄膜コンデンサ、キャパシタ、IPD(Integrated Passive Device)、DRAMメモリ用コンデンサ、積層コンデンサ、トランジスタのゲート絶縁体、不揮発性メモリ、焦電型赤外線検出素子、圧電素子、電気光学素子、アクチュエータ、共振子、超音波モータ、又はLCノイズフィルタ素子の複合電子部品である。
本発明の第4の観点は、第1の観点に基づく方法で製造された100MHz以上の周波数帯域に対応した、強誘電体薄膜を有する薄膜コンデンサ、キャパシタ、IPD、DRAMメモリ用コンデンサ、積層コンデンサ、トランジスタのゲート絶縁体、不揮発性メモリ、焦電型赤外線検出素子、圧電素子、電気光学素子、アクチュエータ、共振子、超音波モータ、又はLCノイズフィルタ素子の複合電子部品である。
本発明の方法により製造されたPT系、PZT系又はPLZT系の強誘電体薄膜は、2〜23層の焼成層を積層して構成され、焼成層の厚さtが45〜500nmであり、焼成層中に存在する結晶粒の定方向最大径の平均xが200〜5000nmであり、焼成層のいずれにおいても1.5t<x<23tの関係を満たすような構成とし、各焼成層中に存在する結晶粒の粒径を従来のCSD法により作製する薄膜に存在する結晶粒の粒径よりも大きくし、かつ複数の焼成層を積層することによって膜内に界面を導入することで、膜内に導入した界面が酸素欠陥の移動度を抑制するトラップとしての役割を果たし、酸素欠陥の移動度低下に伴う最大値の遅延現象を生じさせる。結果として、この強誘電体薄膜を用いた薄膜キャパシタにおける寿命信頼性を向上することができる。
次に本発明を実施するための形態を説明する。
本発明の方法により製造された強誘電体薄膜は、一般式:(PbxLay)(ZrzTi(1-z))O3(式中、0.9<x<1.3、0≦y<0.1、0≦z<0.9)で示される複合金属酸化物Aに、Bi、Si、Pb、Ge、Sn、Al、Ga、In、Mg、Ca、Sr、Ba、V、Nb、Ta、Sc、Y、Ti、Zr、Hf、Cr、Mn、Fe、Co、Ni、Zn、Cd、Li、Na、K、P、B、Ce、Nd、Sm及びCsからなる群より選ばれた1種或いは2種以上の元素から構成される金属酸化物Bが混合した、金属酸化物Bと複合金属酸化物Aとのモル比B/Aが0≦B/A<0.1である混合複合金属酸化物Cの形態をとるPT系、PZT系又はPLZT系の強誘電体薄膜である。そして、本発明のPT系、PZT系又はPLZT系の強誘電体薄膜は、2〜23層の焼成層を積層して構成され、焼成層の厚さtが45〜500nmであり、焼成層中に存在する結晶粒の定方向最大径の平均xが200〜5000nmであり、焼成層のいずれにおいても1.5t<x<23tの関係を満たすことを特徴とする。
このように各焼成層中に存在する結晶粒の粒径を従来のCSD法により作製する薄膜に存在する結晶粒の粒径よりも大きくし、かつ複数の焼成層を積層することによって膜内に界面を導入することで、膜内に導入した界面が酸素欠陥の移動度を抑制するトラップとしての役割を果たし、酸素欠陥の移動度低下に伴う最大値の遅延現象を生じさせる。結果として、この強誘電体薄膜を用いた薄膜キャパシタにおける寿命信頼性を向上することができる。
焼成層の層数を2〜23層としたのは、下限値未満では膜内に界面が導入されないため、寿命信頼性を向上することができず、上限値を越えると作製に時間がかかるからである。このうち、焼成層の層数は2〜6層が好ましく、2〜3層が最も好ましい。
また焼成層の厚さtを45〜500nmとしたのは、下限値未満では均一な連続膜が得にくく、上限値を越えるとクラックを生じるからである。このうち、厚さtは45〜135nmが好ましく、90nmが最も好ましい。
また焼成層中に存在する結晶粒の定方向最大径の平均xを200〜5000nmとしたのは、平均xが下限値未満では、膜内の粒界数が比較的多いため、複数の焼成層を積層することによって膜内に界面を導入することによる界面増加の寄与が小さいからであり、平均xが上限値を越えると均一な膜の作製が難しくなるからである。このうち、平均xは200〜600nmが好ましい。なお、焼成層中に存在する結晶粒の定方向最大径の平均xは、焼成層表面を走査型電子顕微鏡(Scanning Electron Microscope;以下、SEMという。)により撮影し、撮影したSEM像の任意の結晶粒子100個に対して、結晶粒子径を定方向最大径(Krummbein径)にて測定し、その平均を算出することにより求められる値である。
更に焼成層のいずれにおいても1.5t<x<23tの関係を満たすこととしたのは、下限値未満では界面増加の寄与が小さく、寿命信頼性が向上しないためであり、上限値を越えると均一な膜の作製が難しくなるからである。このうち、1.5t<x<14tの関係を満たすことが好ましく、1.5t<x<12tの関係を満たすことがより好ましく、2t<x<6tの関係を満たすことが最も好ましい。
本発明の強誘電体薄膜は、ゾルゲル液を用いたCSD法により作製される。従来のゾルゲル液を用いたCSD法による強誘電体薄膜の製造方法では、塗布から乾燥・仮焼までの工程を繰り返して、焼成後の厚さが所望の範囲内のゲル膜を形成してから、一括で焼成することにより製造していた。この製造方法によって得られる薄膜の膜中に存在する結晶粒の定方向最大径の平均xは20〜100nm程度であり、結晶粒径を小さく緻密にした薄膜を作製することで、膜質の面内ばらつきを抑えることができると考えられてきた。
一方、本発明の強誘電体薄膜の製造方法は、従来の製造方法のように、塗布から乾燥・仮焼までの工程を繰り返して、焼成後の厚さが所望の範囲内のゲル膜を形成してから、一括で焼成して強誘電体薄膜を製造するのではなく、ある特定の厚さのゲル膜を形成し、このゲル膜を焼成して焼成層を形成する工程を複数回繰り返すことによって、厚さが所望の範囲内の強誘電体薄膜を製造する。
具体的には、図1に示すように、先ず、基板上に上記ゾルゲル液をスピンコーターなどを用いて塗布し、これを室温〜450℃で乾燥・仮焼することで、ゲル膜を得る。次いで、この塗布から乾燥・仮焼までの工程を、焼成後の厚さがある特定の厚さのゲル膜が得られるまで繰り返す。次に、乾燥・仮焼温度よりも高い450〜800℃で焼成することで焼成層を得る。そして、この塗布から焼成までの工程を、目的の層数の焼成層が得られるまで繰り返すことで、厚さが所望の範囲内の強誘電体薄膜を製造する。
上記製造方法によって、各焼成層中に存在する粒径を大きくし、かつ複数の焼成層を積層することによって膜内に界面が導入された強誘電体薄膜が得られる。
なお、一度に焼成するゲル膜の厚さによっては焼成層中に存在する結晶粒の定方向最大径の平均xが小さくなる場合があるので、この場合には、結晶核生成抑制剤を添加したゾルゲル液を使用することで、焼成層中に存在する結晶粒を大きくする。このように、ゾルゲル液への結晶核生成抑制剤の添加によって、得られる強誘電体薄膜の焼成層中に存在する結晶粒の大きさを制御することができる。結晶核生成抑制剤は、混合複合金属酸化物Cを構成するための原料と結晶核生成抑制剤Dにおいて、DとCとのモル比D/Cで1≦D/C≦10、好ましくは3≦D/C≦5となる割合で添加する。下限値未満の割合では結晶核生成抑制剤による効果が小さく、上限値を越えると膜質が不均一になる。結晶核生成抑制剤としては、2−エチルヘキサン酸、2−エチルペンタン酸、2−エチルブタン酸などが挙げられる。
このようにして形成された本発明の強誘電体薄膜は、従来の強誘電体薄膜よりも寿命信頼性を向上したものとなり、また、キャパシタとしての基本的特性に優れ、高容量密度の薄膜キャパシタ用途に好適である。また、本発明の方法により製造された強誘電体薄膜は、IPDとしての基本的特性にも優れる。
また、本発明の方法により製造された強誘電体薄膜は、薄膜コンデンサ、キャパシタ、IPD、DRAMメモリ用コンデンサ、積層コンデンサ、トランジスタのゲート絶縁体、不揮発性メモリ、焦電型赤外線検出素子、圧電素子、電気光学素子、アクチュエータ、共振子、超音波モータ、又はLCノイズフィルタ素子の複合電子部品における構成材料として使用することができる。このうち特に100MHz以上の周波数帯域に対応したものに使用することもできる。
次に本発明の実施例を比較例とともに詳しく説明する。
<実施例1〜12、比較例1〜7>
先ず、Pb原料として酢酸鉛を、La原料として酢酸ランタンを、Zr原料としてテトラノルマルブトキシジルコニウムを、Ti原料としてテトライソプロポキシチタンを、Si原料としてテトラエトキシシランをそれぞれ用意した。また溶媒には1−ブタノールを用いた。そして、金属組成比をPb:Zr:Ti=110:52:48に調整したPZTゾルゲル液、金属組成比をPb:La:Zr:Ti=110:3:52:48に調整したPLZTゾルゲル液、Pb:Zr:Ti:Si=110:52:48:0.5〜5に調整したPZTにSiをドープしたゾルゲル液をそれぞれ合成した。また、有機物として、2−エチルヘキサン酸、コハク酸ジメチルを用意し、PZTゾルゲル液に一定の割合で添加した。
先ず、Pb原料として酢酸鉛を、La原料として酢酸ランタンを、Zr原料としてテトラノルマルブトキシジルコニウムを、Ti原料としてテトライソプロポキシチタンを、Si原料としてテトラエトキシシランをそれぞれ用意した。また溶媒には1−ブタノールを用いた。そして、金属組成比をPb:Zr:Ti=110:52:48に調整したPZTゾルゲル液、金属組成比をPb:La:Zr:Ti=110:3:52:48に調整したPLZTゾルゲル液、Pb:Zr:Ti:Si=110:52:48:0.5〜5に調整したPZTにSiをドープしたゾルゲル液をそれぞれ合成した。また、有機物として、2−エチルヘキサン酸、コハク酸ジメチルを用意し、PZTゾルゲル液に一定の割合で添加した。
次いで、上記合成したゾルゲル液を用いてCSD法により、シリコン基板上にMIM(metal-insulator-metal)薄膜キャパシタを作製した。
具体的には、図1に示すように、スピンコーターを用いてPt/TiO2/SiO2/Si基板上に上記ゾルゲル液を塗布し、これをホットプレート上にて350℃で5分間保持して乾燥・仮焼し、ゲル膜を得た。この塗布から乾燥・仮焼までの工程を、目的の膜厚のゲル膜が得られるまで繰り返した後、急速昇温加熱炉により、酸素雰囲気中、10℃/分の昇温速度で700℃まで加熱し、700℃で1分間保持して焼成することで焼成層を得た。そして、この塗布から焼成までの工程を、目的の層数の焼成層が得られるまで繰り返し、以下の表1〜表3にそれぞれ示す構成の強誘電体薄膜を得た。なお、比較例5における焼成層の層厚tは、3層の焼成層の下段層、中段層、上段層の順で示している。得られた強誘電体薄膜をSEMにより撮影し、撮影したSEM像の任意の結晶粒子100個に対して、結晶粒子径を定方向最大径(Krummbein径)にて測定し、その平均を算出することにより、焼成層中に存在する結晶粒の定方向最大径の平均xを求めた。
次に、得られた強誘電体薄膜の上に、ドット状(面積:3.5×10-2mm2)の白金薄膜をスパッタリング法にて成膜し上部Pt電極を形成して同一基板上に複数のキャパシタ構造を形成した後、酸素雰囲気中700℃で1分間再加熱を行った。得られたキャパシタ構造を図2に示す。なお、図2中の符号10はSi基板、符号11はSiO2層、符号12はTiO2層、符号13は下部Pt電極、負号14は焼成層、符号15は強誘電体薄膜、符号16は上部Pt電極である。
<比較試験及び評価>
実施例1〜12及び比較例1〜7で得られた薄膜キャパシタについての寿命特性評価は、通常使用される条件よりも高負荷(高温・高電圧)な環境下に晒した加速試験(HALT:highly-accelerated life testing)により行った。
実施例1〜12及び比較例1〜7で得られた薄膜キャパシタについての寿命特性評価は、通常使用される条件よりも高負荷(高温・高電圧)な環境下に晒した加速試験(HALT:highly-accelerated life testing)により行った。
薄膜キャパシタの上部Pt電極と下部Pt電極とを電気的に接続し、薄膜キャパシタを125〜205℃まで加熱した状態で10〜20Vの電圧を印加し、電圧印加時間と各キャパシタに流れるリーク電流値を計測した。時間が経過するとキャパシタ劣化に伴う絶縁破壊が生じ、リーク電流が急激に増大する様子が確認されるため、この測定データから各キャパシタが絶縁破壊に至るまでの時間を読み取った(TDDB(time-dependent dielectric breakdown、経時絶縁破壊)評価)。具体的には、リーク電流値が100μAを超えた時点で絶縁破壊が起きたと見なし、複数の絶縁破壊時間データに対してWeibull分布解析による統計処理を行い、キャパシタ全数の63.2%が絶縁破壊した時間を平均破壊時間(mean time to failure;以下、MTFという。)とした。
バルクのキャパシタについては、次の経験式(1)が知られている。
ここでtはMTF、Tは試験温度、Vは直流印加電圧、Eaは活性化エネルギー、Nは電圧加速係数、kBはボルツマン定数であり、添え字の1,2は温度や印加電圧に対する任意の条件を表す。上記式(1)から、キャパシタの寿命時間には温度Tと印加電圧Vが影響することが判る。今回、上記の関係式を薄膜キャパシタに適用した。上記式(1)において電圧Vを一定(V1=V2)にすると、
となり(ここでKVは温度に対する定数)、温度の逆数とMTFの対数表示とは線型関係となる。これを用いて、温度に対する加速因子である活性化エネルギーEaを見積もることができる。同様にして、上記式(1)において温度Tを一定(T1=T2)にすると、
となり(ここでKTは印加電圧に対する定数)、電圧に対する加速因子である電圧加速係数Nを見積もることができる。この二つの加速因子Ea、Nの値を使って、85℃まで加熱して5Vの電圧を印加した状態でのMTFを外挿し、この値を予測寿命と見積もった。得られた結果を次の表1〜表3にそれぞれ示す。
なお、結晶粒子径の測定用SEMにはHitachi Science System社製S-4300SE(分解能1.5nm)を用い、加速電圧15kV、倍率5万倍で観察した。また、膜厚及び層厚の測定には同機種のSEM(Hitachi Science System社製S-4300SE(分解能1.5nm))を用い、加速電圧15kV、倍率10万倍で観察した。
表1から明らかなように、ゾルゲル液にコハク酸ジメチルを添加した比較例1では、コハク酸ジメチルが結晶核生成促進剤としての機能を有するために、焼成層中に存在する結晶粒が成長せず、予測寿命も短い結果となった。また、従来のCSD法による製造方法である、焼成層を1層で構成した比較例2は、焼成時の膜厚が厚すぎたためか、焼成層中に存在する結晶粒が50nmと成長せず、予測寿命も短い結果となった。また、ゾルゲル液に2−エチルヘキサン酸を添加し、焼成層を1層で構成した比較例3では、2−エチルヘキサン酸の添加による効果によって焼成層中に存在する結晶粒が300nmと成長していたが、極めて短い予測寿命となった。これは図示しないが初期リーク値が極めて高かったことによるものと推察される。
一方、実施例1〜3では、上記従来のCSD法による製造方法で得られる比較例2に比べて予測寿命が長く、特にx/t比が4〜5程度の実施例1,2では100年を大きく越える長い予測寿命が得られた。また実施例1〜3の結果から、2−エチルヘキサン酸を添加すると、添加割合に応じて焼成層中に存在する結晶粒が大きくなることが確認された。しかし焼成層中に存在する結晶粒が大きい実施例3では予測寿命が100年未満となり、焼成層中に存在する結晶粒には予測寿命の向上に寄与し得る適切な範囲があることが推察される。
また、比較例4では焼成時の膜厚が厚すぎたためか、焼成層中に存在する結晶粒が50nmと成長せず、予測寿命も短い結果となった。一方、2−エチルヘキサン酸の添加による効果によって焼成層中に存在する結晶粒が300nm、600nmと大きく成長した実施例4,5では、上記従来のCSD法による製造方法で得られる比較例2の予測寿命よりも長い結果が得られた。
更に、比較例5では焼成時の膜厚が厚すぎたためか、焼成層中に存在する結晶粒が50nmと成長せず、予測寿命も上記従来のCSD法による製造方法で得られる比較例2と同程度の結果となった。一方、焼成層の層数が多い実施例6では、上記従来のCSD法による製造方法で得られる比較例2の予測寿命よりも長い結果が得られた。また1層あたりの層厚が厚い実施例7では、2−エチルヘキサン酸の添加による効果によって焼成層中に存在する結晶粒が800nmと大きく成長しており、上記従来のCSD法による製造方法で得られる比較例2の予測寿命よりも長い結果が得られた。
また、表2から明らかなように、PLZT薄膜を用いた実施例8及び比較例6に関しては、焼成層を1層で構成した比較例6では、焼成層を3層で構成した実施例8に比べ予測寿命が低い結果となった。
また、表3から明らかなように、PZTにSiをドープした薄膜を用いた実施例9〜12及び比較例7に関しては、焼成層を1層で構成した比較例7では、焼成層を3層で構成した実施例9〜12に比べ予測寿命が低い結果となった。
なお、実施例9〜12及び比較例7のPZTにSiをドープした薄膜は、実施例1〜7及び比較例1〜5のPZT薄膜、実施例8及び比較例6のPLZT薄膜に比べ、膜厚、焼成層など同一条件であれば、予測寿命が長いことが確認された。
本発明の方法により製造された強誘電体薄膜は、薄膜キャパシタに限らず、圧電素子等に利用できる。
10 Si基板
11 SiO2層
12 TiO2層
13 下部Pt電極
14 焼成層
15 強誘電体薄膜
16 上部Pt電極
11 SiO2層
12 TiO2層
13 下部Pt電極
14 焼成層
15 強誘電体薄膜
16 上部Pt電極
Claims (4)
- 一般式:(PbxLay)(ZrzTi(1-z))O3(式中、0.9<x<1.3、0≦y<0.1、0≦z<0.9)で示される複合金属酸化物Aに、Bi、Si、Pb、Ge、Sn、Al、Ga、In、Mg、Ca、Sr、Ba、V、Nb、Ta、Sc、Y、Ti、Zr、Hf、Cr、Mn、Fe、Co、Ni、Zn、Cd、Li、Na、K、P、B、Ce、Nd、Sm及びCsからなる群より選ばれた1種或いは2種以上の元素から構成される金属酸化物Bが混合した、金属酸化物Bと複合金属酸化物Aとのモル比B/Aが0≦B/A<0.1である混合複合金属酸化物の形態をとる強誘電体薄膜の製造方法において、
2〜23層の焼成層を積層して構成され、
前記焼成層の厚さtが45〜500nmであり、
前記焼成層中に存在する結晶粒の定方向最大径の平均xが200〜5000nmであり、
前記焼成層のいずれにおいても1.5t<x<23tの関係を満たす
ことを特徴とする強誘電体薄膜の製造方法。 - 請求項1記載の方法により製造された強誘電体薄膜を用いた薄膜キャパシタ。
- 請求項1記載の方法により製造された強誘電体薄膜を有する薄膜コンデンサ、キャパシタ、IPD、DRAMメモリ用コンデンサ、積層コンデンサ、トランジスタのゲート絶縁体、不揮発性メモリ、焦電型赤外線検出素子、圧電素子、電気光学素子、アクチュエータ、共振子、超音波モータ、又はLCノイズフィルタ素子の複合電子部品。
- 請求項1記載の方法により製造された100MHz以上の周波数帯域に対応した、強誘電体薄膜を有する薄膜コンデンサ、キャパシタ、IPD、DRAMメモリ用コンデンサ、積層コンデンサ、トランジスタのゲート絶縁体、不揮発性メモリ、焦電型赤外線検出素子、圧電素子、電気光学素子、アクチュエータ、共振子、超音波モータ、又はLCノイズフィルタ素子の複合電子部品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014042306A JP2014157822A (ja) | 2010-05-24 | 2014-03-05 | 強誘電体薄膜の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010118234 | 2010-05-24 | ||
JP2010118234 | 2010-05-24 | ||
JP2014042306A JP2014157822A (ja) | 2010-05-24 | 2014-03-05 | 強誘電体薄膜の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010220631A Division JP5521957B2 (ja) | 2010-05-24 | 2010-09-30 | 強誘電体薄膜及び該強誘電体薄膜を用いた薄膜キャパシタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014157822A true JP2014157822A (ja) | 2014-08-28 |
Family
ID=45539974
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010220631A Active JP5521957B2 (ja) | 2010-05-24 | 2010-09-30 | 強誘電体薄膜及び該強誘電体薄膜を用いた薄膜キャパシタ |
JP2014042306A Pending JP2014157822A (ja) | 2010-05-24 | 2014-03-05 | 強誘電体薄膜の製造方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010220631A Active JP5521957B2 (ja) | 2010-05-24 | 2010-09-30 | 強誘電体薄膜及び該強誘電体薄膜を用いた薄膜キャパシタ |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP5521957B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2751537C1 (ru) * | 2020-12-22 | 2021-07-14 | Общество с ограниченной ответственностью "ЭкоПромКатализ" (ООО "ЭкоПромКатализ" ) | Мультиканальный электрод |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013211328A (ja) | 2012-03-30 | 2013-10-10 | Mitsubishi Materials Corp | Pzt系強誘電体薄膜及びその製造方法 |
JP2013211329A (ja) | 2012-03-30 | 2013-10-10 | Mitsubishi Materials Corp | Pzt系強誘電体薄膜及びその製造方法 |
DE102012104033A1 (de) * | 2012-05-08 | 2013-11-14 | Epcos Ag | Keramischer Vielschichtkondensator |
JP2014177359A (ja) | 2013-03-13 | 2014-09-25 | Ricoh Co Ltd | 複合酸化物、薄膜容量素子、液滴吐出ヘッド、複合酸化物の製造方法 |
KR20140118724A (ko) | 2013-03-29 | 2014-10-08 | 미쓰비시 마테리알 가부시키가이샤 | Pzt 계 강유전체 박막 및 그 형성 방법 |
JP6167657B2 (ja) * | 2013-05-13 | 2017-07-26 | 三菱マテリアル株式会社 | 強誘電体膜付きシリコン基板 |
CN104609858B (zh) * | 2014-12-25 | 2018-02-02 | 南阳森霸光电股份有限公司 | 被动式热释电红外传感器用热释电陶瓷材料及其制备方法 |
CN109503158B (zh) * | 2018-12-17 | 2022-02-15 | 贵州振华红云电子有限公司 | 一种耐温度冲击的压电陶瓷材料及其制备方法 |
CN109665839B (zh) * | 2018-12-20 | 2022-03-04 | 中国科学院上海硅酸盐研究所 | 一种高储能密度plzt基反铁电陶瓷材料及其制备方法和应用 |
CN110136957A (zh) * | 2019-04-25 | 2019-08-16 | 浙江倍禹电气科技有限公司 | 一种电容器的生产工艺 |
CN112062563B (zh) * | 2020-09-17 | 2022-05-03 | 广西大学 | 一种psint基高熵铁电薄膜材料的制备方法 |
CN112062561B (zh) * | 2020-09-17 | 2022-08-05 | 广西大学 | 一种pnnzt基多相共存弛豫铁电外延薄膜的制备方法 |
CN113402273B (zh) * | 2021-05-31 | 2022-05-10 | 中国科学院上海硅酸盐研究所 | 一种修饰改性的钛酸铅基高温压电陶瓷及其制备方法 |
CN113493345B (zh) * | 2021-06-30 | 2022-07-22 | 清华大学 | 一种掺钐的铁酸铋-钛酸钡陶瓷薄膜及其制备方法和应用 |
CN113929454B (zh) * | 2021-09-07 | 2022-07-01 | 成都宏科电子科技有限公司 | 一种反铁电高储能密度陶瓷粉料及其制备方法和含有其的电容器 |
CN115417670B (zh) * | 2022-09-28 | 2023-03-10 | 昆明理工大学 | 一种在b位进行高熵化设计的高介电常数陶瓷及其制备方法 |
CN116396075B (zh) * | 2022-12-16 | 2023-12-22 | 惠州市鑫永诚传感科技有限公司 | 热释电陶瓷材料及其制备方法 |
CN117164357A (zh) * | 2023-01-03 | 2023-12-05 | 广东捷成科创电子股份有限公司 | 一种五元系大功率型压电陶瓷材料及其制备方法 |
CN116082027B (zh) * | 2023-01-17 | 2024-05-28 | 华中科技大学 | 一种pzt基多铁半导体陶瓷材料、其制备方法和应用 |
CN116924796B (zh) * | 2023-08-14 | 2024-05-14 | 昆明理工大学 | 一种abo3型低介电损耗陶瓷及其制备方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000119022A (ja) * | 1998-10-14 | 2000-04-25 | Mitsubishi Materials Corp | 強誘電体薄膜とその成膜用原料溶液および成膜方法 |
JP2000174012A (ja) * | 1998-12-03 | 2000-06-23 | Mitsubishi Materials Corp | 表面モフォロジーに優れたパターン化誘電体薄膜の形成方法 |
JP2001244139A (ja) * | 2000-02-29 | 2001-09-07 | Kyocera Corp | 薄膜コンデンサ及びその製造方法 |
JP2001279464A (ja) * | 2000-03-29 | 2001-10-10 | Seiko Epson Corp | 強誘電体薄膜の作製方法 |
JP2003347159A (ja) * | 2002-05-30 | 2003-12-05 | Kyocera Corp | 薄膜電子部品及びその製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60236404A (ja) * | 1984-05-10 | 1985-11-25 | 日本曹達株式会社 | 薄膜強誘電体の製造方法 |
JP3561123B2 (ja) * | 1997-09-29 | 2004-09-02 | 京セラ株式会社 | 誘電体薄膜およびその製法 |
JP4516166B2 (ja) * | 1999-09-07 | 2010-08-04 | セイコーエプソン株式会社 | インクジェット式記録ヘッドの製造方法 |
JP5514437B2 (ja) * | 2007-12-28 | 2014-06-04 | 三菱マテリアル株式会社 | 誘電体薄膜の製造方法。 |
-
2010
- 2010-09-30 JP JP2010220631A patent/JP5521957B2/ja active Active
-
2014
- 2014-03-05 JP JP2014042306A patent/JP2014157822A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000119022A (ja) * | 1998-10-14 | 2000-04-25 | Mitsubishi Materials Corp | 強誘電体薄膜とその成膜用原料溶液および成膜方法 |
JP2000174012A (ja) * | 1998-12-03 | 2000-06-23 | Mitsubishi Materials Corp | 表面モフォロジーに優れたパターン化誘電体薄膜の形成方法 |
JP2001244139A (ja) * | 2000-02-29 | 2001-09-07 | Kyocera Corp | 薄膜コンデンサ及びその製造方法 |
JP2001279464A (ja) * | 2000-03-29 | 2001-10-10 | Seiko Epson Corp | 強誘電体薄膜の作製方法 |
JP2003347159A (ja) * | 2002-05-30 | 2003-12-05 | Kyocera Corp | 薄膜電子部品及びその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2751537C1 (ru) * | 2020-12-22 | 2021-07-14 | Общество с ограниченной ответственностью "ЭкоПромКатализ" (ООО "ЭкоПромКатализ" ) | Мультиканальный электрод |
Also Published As
Publication number | Publication date |
---|---|
JP5521957B2 (ja) | 2014-06-18 |
JP2012009800A (ja) | 2012-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5521957B2 (ja) | 強誘電体薄膜及び該強誘電体薄膜を用いた薄膜キャパシタ | |
JP4947736B2 (ja) | ガラス・セラミックの製造方法及びそのガラス・セラミックの使用 | |
JP7184446B2 (ja) | 積層セラミックキャパシタ | |
JP4623005B2 (ja) | 薄膜容量素子用組成物、高誘電率絶縁膜、薄膜容量素子、薄膜積層コンデンサおよび薄膜容量素子の製造方法 | |
US20080171230A1 (en) | Thin Film Ferroelectric Composites, Method of Making and Capacitor Comprising the Same | |
TW200423166A (en) | Composition for thin-film capacitor device, high dielectric constant insulator film, thin-film capacitor device, thin-film multilayer capacitor, electronic circuit and electronic device | |
US20220005647A1 (en) | Relaxor-ferroelectric material and method of synthesizing the same and device including relaxor-ferroelectric material | |
US7745869B2 (en) | Thin film capacitance element composition, high permittivity insulation film, thin film capacitance element, thin film multilayer capacitor and production method of thin film capacitance element | |
KR20130111305A (ko) | Pzt 계 강유전체 박막 및 그 제조 방법 | |
KR20120023571A (ko) | 유전체 박막 형성 조성물, 유전체 박막 형성 방법, 및 그 방법에 의해 형성된 유전체 박막 | |
CN103130502B (zh) | 铁电薄膜及使用该铁电薄膜的薄膜电容器 | |
Yoon et al. | Stacking effects on dielectric properties of sol-gel derived Pb (Zr 0.53 Ti 0.47) O 3/PbTiO 3 thin films | |
KR20160047458A (ko) | PNbZT 박막의 제조 방법 | |
JP2013211328A (ja) | Pzt系強誘電体薄膜及びその製造方法 | |
TWI598319B (zh) | 強介電體薄膜形成用組成物及該薄膜之形成方法、以及以該方法所形成之薄膜 | |
CN107346802B (zh) | 压电膜及其制备方法 | |
CN104072131B (zh) | 铁电薄膜形成用组合物的制造方法及其用途 | |
JP6597430B2 (ja) | 強誘電体膜及びその製造方法 | |
TW201442309A (zh) | Pzt系強介電體薄膜及其形成方法 | |
JP2001189422A (ja) | 薄膜キャパシタの製造方法 | |
US8835023B1 (en) | ZnO buffer layer for metal films on silicon substrates | |
JP2021190458A (ja) | 複合誘電体薄膜 | |
KR20190024436A (ko) | Pzt계 박막 및 pzt계 박막의 제조 방법 | |
JP2000164818A (ja) | 酸化物強誘電体薄膜被覆基板の製造方法及び酸化物強誘電体薄膜被覆基板 | |
JP2008308366A (ja) | 誘電体薄膜及びその製造方法,誘電体薄膜を利用した電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150331 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150804 |