JP2003347159A

JP2003347159A - 薄膜電子部品及びその製造方法

Info

Publication number: JP2003347159A
Application number: JP2002158221A
Authority: JP
Inventors: Hiroyuki Fujimori; 博行藤森
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2002-05-30
Filing date: 2002-05-30
Publication date: 2003-12-05

Abstract

(57)【要約】【課題】本発明はチッピングに起因する信頼性の低下
を防止し、安定した電気的特性が得られると同時に薄型
化を可能にした薄膜電子部品を提供する。【解決手段】本発明は、絶縁基板２上に、薄膜電子部品
素子を形成し、さらに該薄膜電子部品素子上部に保護層
６が形成された薄膜電子部品であり、絶縁基板２の一方
主面の外周端部に切り欠き段差部９を周設した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＩＣクロック周波
数の高周波化をはじめとするデジタル端末の高速化、高
機能化、高精度化の機能を十分に満足するため、要求さ
れてきている薄膜電子部品で、中でも近年ますます高速
になるデジタル回路において必要とされてきた小型で薄
型の電子部品である薄膜電子部品に関するものである。

【０００２】

【従来の技術】近年のコンピューター市場において小型
化、高速化が進められ、これらに用いられる電子部品に
はおいては、高速化、高性能化、高機能化に対応しうる
機能が求められるようになってきている。

【０００３】上記のような電子部品の中でもとくにＩＣ
の小型高速化はその勢いに衰えが感じられなく、メイン
フレーム、ワークステーション等の大型コンピューター
においては、低インダクタンス化、低背化が特に強く要
求されるという現状がある。これに伴い、ＩＣと近接し
て搭載される受動部品であるコンデンサ等の電子部品も
ＩＣと同様に高周波に対して優れた特徴を持つという高
性能化が要求されている。

【０００４】そのような電子部品として薄膜電子部品、
例えば、薄膜コンデンサが例示され、大型コンピュータ
ーにおいてはＩＣチップの周りに表面実装されるデカッ
プリングコンデンサとして使用される。

【０００５】図５は、薄膜電子部品の一例である薄膜コ
ンデンサ５１の断面構造図を示す。薄膜コンデンサ５１
は、絶縁基板５２、薄膜下部電極層５３、薄膜誘電体層
５４、薄膜上部電極層５５、保護層５６及び外部端子５
７ａ、５７ｂとから構成されていた。

【０００６】絶縁基板５２の一方主面には順次薄膜下部
電極層５３、薄膜誘電体層５４、薄膜上部電極層５５、
保護層５６が積層され被着形成されており、さらに表面
には夫々前記薄膜下部電極層５３、薄膜上部電極層５５
から導出される外部端子５７ａ、５７ｂが導出されてい
た。

【０００７】また、上述のような薄膜コンデンサの製造
工程にあたっては、複数の薄膜コンデンサを一括的に抽
出できるように、複数の素子領域を有する大型絶縁基板
基板を用い、各個の薄膜コンデンサ素子が並設するよう
に形成され、ウエハーからカットされ分割されることに
より個々の薄膜コンデンサとして作製されていた。

【０００８】尚、大型絶縁基板の一方主面に薄膜コンデ
ンサを形成しカットする際、大型絶縁基板の分割部での
割れの発生を抑えるために絶縁基板５２の材料としては
高硬度材料、例えば、サファイアや、ＧａＮ等を用いる
ことが必要になっていた。

【０００９】また、具体的なカットの方法としては、こ
れまでスクライブによりスクライブラインを入れ該スク
ライブラインに沿って押し刃やブレイクローラーを用い
てブレイク分割を行なう方法や、砥粒の付いたワイヤー
をワイヤーソーとして用いる方法、回転刃によるダイシ
ングソーを用いた方法などがあるが、例えば、スクライ
ブではダイヤモンドポイントの磨耗が大きいという問題
があるだけでなく、寿命が短く使いにくいこととカット
精度が悪いという問題があるため、精度の高い分割を必
要とする電子部品や半導体等では、ダイシングソーを用
いることが多かった。

【００１０】さらに、薄膜コンデンサの薄型化を達成す
るために個々の薄膜コンデンサにカットされる前の大型
絶縁基板、即ち絶縁基板自体も薄型化されることが必要
になっていた。

【００１１】

【発明が解決しようとする課題】しかしながら、絶縁基
板の材料としてサファイアや、ＧａＮ等の高硬度材料を
用いると、容易にカットすることが困難になるという問
題があった。

【００１２】また、このサファイアや、ＧａＮ等を用い
てカットする具体的な方法は、前述のようにダイシング
を用いてフルカットする方法が多用されている。しかし
このダイシングで切断しても、絶縁基板５２の外周端部
で過大な応力がブレードから絶縁基板の表面側に上向き
にかかり、図６に示すように絶縁基板５２の外周端部で
のチッピング（チップの欠け）Ｃが発生してしまうとい
うという問題があった。

【００１３】尚、大きなチッピングＣが発生すると、チ
ッピングＣによる割れが内部に広がりやすくなり薄膜電
子部品素子上部及び該薄膜電子部品素子の外周に覆うよ
うに形成した保護層５６の下面の絶縁基板５２自体を破
壊してしまう危険があり、そのような場合には前記保護
層５６も同時に破壊されるため、湿度等の周囲の環境に
対する影響を直接受けてしまうことになる場合があっ
た。このように絶縁基板５２だけでなく保護層５６も同
時に破壊されると、コンデンサの絶縁抵抗値を劣化させ
てしまい、コンデンサの絶縁性が損なわれてしまいショ
ートという不具合を発生させていた。

【００１４】本発明は、上述の問題に鑑みて案出された
ものであり、その目的は、絶縁基板の外周端部で製造工
程中に発生するチッピングを完全に防止し、もって、絶
縁抵抗値なとの特性を安定化させることができる薄膜電
子部品及びその製造方法を提供することにある。

【００１５】

【課題を解決するための手段】本発明は、絶縁基板の一
方主面に薄膜電子部品素子を形成し、該薄膜電子部品素
子を保護層にて被覆して成る薄膜電子部品において、前
記絶縁基板の一方主面の外周端部には、該保護層と離間
して切り欠き差部が周設されていることを特徴とする薄
膜電子部品である。

【００１６】また、前記絶縁基板の厚みＴ、前記切り欠
き段差部の厚み方向の深さをＤ、切り欠き段差部の横方
向の幅をＬとした時、D／Ｔが０．３〜０．５５であ
り、且つＬ／Ｄが０．２７以上である。

【００１７】さらに、その製造方法は、複数の素子領域
が抽出しえる大型絶縁基板を用意する工程と、前記各素
子領域の一方主面に薄膜電子部品素子を形成し、該薄膜
電子部品素子を被覆する保護層を被着形成する工程と、
前記大型絶縁基板の一方主面の各素子領域境界線に、前
記大型絶縁基板の厚み途中まで到達する切り欠き溝部を
形成する工程と、前記切り欠き溝部の一部が絶縁基板の
外周端部に残存するように、前記切欠き溝部の底面にて
各素子領域に切断する工程と、からなる薄膜電子部品の
製造方法である。

【作用】本発明の構成によれば、薄膜電子部品素子が表
面に形成される絶縁基板の、薄膜電子部品素子が形成さ
れる一方主面の端辺に切り欠き段差部が周設されてい
る。

【００１８】これにより、大型絶縁基板から各素子に切
断される際に、切断される端面においてチッピングの発
生を防ぐことができるようになる。また、切り欠き段差
部下面においてチッピングが発生し絶縁基板内側へ広が
っていった場合にも、切り欠き段差部の側壁部において
絶縁基板がバルク状態になっているので、チッピングが
絶縁基板内部に大きく広がり、保護層下面の絶縁基板自
体を破壊してしまうことを防ぐことができるようにな
る。

【００１９】尚、前記絶縁基板の厚みＴ、前記切り欠き
段差部の厚み方向の深さをＤ、切り欠き段差部の横方向
の幅をＬとした時、D／Ｔが０．３〜０．５５であり、
且つＬ／Ｄが０．２７以上となるようにしている。これ
により、前記切欠き段差部となる切り欠き溝部を形成す
る際、さらに、大型絶縁基板を切断する際にも、チッピ
ングやクラックが絶縁基板に発生することを一切なくす
ることができる。即ち、これにより、基板の切断部分に
おいて、ブレードが基板に対して平行に近い状態で切欠
き溝部を形成でき、また、切断時においては、切断端面
の上部を引っ掛けることがなくなり、チッピングの発生
を有効に防ぐことができる。

【００２０】結局、大きなチッピングを発生させること
を防ぎ、電気的特性の信頼性に優れた薄膜電子部品を提
供することが可能になり、同時に薄型化及び小型化した
薄膜電子部品を提供することを可能にし、また、そのよ
うな薄膜電子部品の製造方法を提供することが可能にな
る。

【００２１】

【発明の実施の形態】以下、本発明の薄膜電子部品であ
る薄膜コンデンサを図面に基づいて詳説する。

【００２２】尚、説明では、薄膜電子部品として薄膜コ
ンデンサを用いて示すが、それ以外に絶縁基板上に抵抗
体層、インダクタンス層など形成された薄膜抵抗、薄膜
インダクタや薄膜ヒューズなどの薄膜チップ部品などで
あってもよい。図１は本発明の薄膜電子部品である薄膜
コンデンサの側断面図であり、図２は大型絶縁基板から
各素子領域に切断される状態を示す隣接しあう素子領域
の部分断面図ある。

【００２３】本発明の薄膜コンデンサ１は、主に支持基
板となる絶縁基板２、薄膜下部電極層３、機能層である
薄膜誘電体層４、薄膜上部電極層５、保護層６及び外部
接続用電極７ａ、７ｂとから構成されている。そして、
薄膜下部電極層３、機能層である薄膜誘電体層４、薄膜
上部電極層５により薄膜電子部品素子が形成される。

【００２４】絶縁基板２は高硬度材料で単結晶基板であ
る、例えばサファイアや、ＧａＮ等からなり、前記絶縁
基板２の形状は略矩形状に形成されている。一方主面
（実装面となる側の主面）には薄膜コンデンサ素子が被
着形成されており、絶縁基板２の前記一方主面の端辺に
は切り欠き段差部９が周設されている。

【００２５】薄膜コンデンサ素子は、絶縁基板２の一方
の主面には薄膜金属層を所定形状にパターンニングした
薄膜下部電極層３が被着形成されており、さらに、所定
形状の薄膜誘電体層４、所定形状の薄膜上部電極層５が
被着形成されることにより形成されている。さらに、前
記薄膜上部電極層５上には、外部端子７ａ、７ｂが形成
される領域を除いて保護層６が被着形成されている。

【００２６】尚、上述の薄膜下部電極層３、薄膜誘電体
層４、薄膜上部電極層５のパターンニングにより、少な
くとも薄膜誘電体層４を薄膜下部電極層３と薄膜上部電
極層５とで狭持した容量発生領域を形成しており、薄膜
誘電体層４の誘電率、厚み、及び対向しあう薄膜下部電
極層３及び薄膜上部電極層５の対向面積により容量値が
決定される。また、薄膜下部電極層３は、容量発生領域
から延出して外部端子７ａと接続するために外部導出電
極７０ａと接続している。また、薄膜上部電極層５また
は容量発生領域から延出する外部導出電極７０ｂは、外
部端子７ｂと接続する領域となる。

【００２７】このような薄膜コンデンサ素子の表面には
保護層６が被着形成されている。この保護層６のパター
ンニングにより、少なくとも薄膜上部電極層５の一部や
薄膜下部電極層３の一部が露出する貫通穴が形成され、
この貫通穴に半田などのボールグリッドアレイ（ＢＧ
Ａ）を形成し外部端子７ａ、７ｂへと導出している。薄
膜下部電極層３は、例えば金（Ａｕ）、白金（Ｐｔ）、
銅（Ｃｕ）、銀（Ａｇ）、チタン（Ｔｉ）、クロム（Ｃ
ｒ）及びニッケル（Ｎｉ）などの金属材料からなる薄膜
金属層を、フォトリソグラフィ技術により所定形状にパ
ターン化して構成される。尚、薄膜下部電極層３以外に
も、薄膜上部電極層５についても同様である。尚、これ
らの金属材料のうち、薄膜誘電体層４との反応性が小さ
く、酸化されにくい金（Ａｕ）や抵抗の低い銅（Ｃｕ）
や取り扱いが容易なチタン（Ｔｉ）、及びニッケル（Ｎ
ｉ）などが最適である。また、それらの金属材料を単層
に用いたり、積層状態で用いたりすることもできる。そ
の膜厚は、高周波領域でのインピーダンス膜の被覆性を
考慮して０．３〜０．５μｍとなっている。

【００２８】薄膜誘電体層４は高周波領域において高誘
電率を有するものであればよいが、その膜厚は１μｍ以
下が望ましい。薄膜誘電体層４は、ペロブスカイト型酸
化物結晶からなる誘電体材料で、例えばＰｂ（Ｍｇ，Ｎ
ｂ）Ｏ₃系、Ｐｂ（Ｍｇ，Ｎｂ）Ｏ₃−ＰｂＴｉＯ₃系、
Ｐｂ（Ｚｒ，Ｔｉ）Ｏ₃系、Ｐｂ（Ｍｇ，Ｎｂ）Ｏ₃−Ｐ
ｂ（Ｚｒ，Ｔｉ）Ｏ₃系、（Ｐｂ，Ｌａ）ＺｒＴｉＯ
₃系、ＢａＴｉＯ₃系、（Ｓｒ，Ｂａ）ＴｉＯ₃系、ある
いはこれに他の添加物を添加したり、置換した化合物で
あってもよく、特に限定されるものではない。

【００２９】また、薄膜誘電体層４の膜厚は、高容量と
絶縁性を確保することも考慮すると０．３〜１．０μｍ
が望ましい。これは０．３μｍよりも薄い場合には被覆
性が悪化し、絶縁性が低下する場合があり、また逆に
１．０μｍよりも厚い場合には、容量が小さくなる傾向
がある。具体的には測定周波数３００ＭＨｚ（室温）で
の比誘電率が１０００以上の材料を用いて誘電体薄膜４
を形成することが望ましい。このような薄膜誘電体層４
は、スパッタ法、ＰＶＤ法、ＣＶＤ法、ゾルゲル法等の
公知の方法に絶縁基板１の薄膜下部電極層３上の全面に
誘電体層を形成し、フォトリソグラフィ技術によりパタ
ーン化して形成する。

【００３０】また、保護層６は、容量発生領域の表面を
保護するためのものであり、例えば、Ｓｉ３Ｎ４、Ｓｉ
Ｏ２、ポリイミド樹脂及びＢＣＢ（ベンゾシクロブテ
ン）等から構成されている。保護層６は外部端子７ａ、
７ｂが形成される領域を残して薄膜上部電極層５を完全
に覆うよう、即ち、絶縁基板１の一方主面側を被覆する
よう形成されている。

【００３１】上述の薄膜コンデンサは以下のようにして
製造される。

【００３２】厚みＴ≒０．１ｍｍ（φ４inch）Ｒ面のサ
ファイア単結晶基板である大型絶縁基板を用意する。こ
の大型絶縁基板は、複数の素子領域を含むものであり、
最終的に切断工程により、絶縁基板上に容量形成領域を
有する薄膜コンデンサ素子となる。

【００３３】この大型絶縁基板の各素子領域には、スパ
ッタ機にて、密着層となるＴｉと電極層となるＡｕの順
でそれぞれ０．１μｍ、０．５μｍの厚みで薄膜下部電
極層３を形成する。そして、薄膜下部電極層３のパター
ンは、ポジレジストを用いフォトリソ工程で、エッチン
グによってパターンニングを行った。

【００３４】次に、誘電体ターゲットを用いて、誘電体
を６００℃の高温でスパッタし薄膜下部電極層３と同様
にフォトリソ加工を用い、薄膜誘電体層４をウエットエ
ッチングする。尚、パターン形状は一定の間隔をおいて
円形状の非形成部を形成するようにしているが、そのよ
うに最終的に外部端子を形成する取り出し部である前記
非形成部をエッチングすることにより取り除いたパター
ンとしている。

【００３５】次に薄膜上部電極層５となる電極層を、ス
パッタ機を用い、密着層／バリア層を含め複数層を成膜
し、同じく感光性レジストを用いフォトリソエッチング
工程でパターンニングする。

【００３６】次ぎに、ＳｉO２ターゲットを用いて保護
層６をスパッタにて成膜し、その後外部端子７ａ、７ｂ
が形成される部分を前述と同様のフォトリソ工程とＲＩ
Ｅ装置を用いてドライ加工で穴をあける。ここで、保護
層6は、各素子領域の境界線から素子領域の中央寄りに
離間領域10を設けて形成する。

【００３７】次に、上述の貫通孔部分に粒径の小さい半
田ペーストを用いて印刷を行い、後、２５０℃前後で焼
成して半田ボールからなる第部端子７ａ、７bを形成し
た。これによって、図２（ａ）に示す大型絶縁基板１１
の各素子領域に薄膜コンデンサが形成される。

【００３８】次に、切り欠き段差部9の形成及び各素子
領域ごとに切断を行なう。まず、図２（b）に示すよう
に、大型絶縁基板１１上の各素子領域の境界線Ｘにそっ
て、最終的に切り欠き段差部９となる切り欠き溝部９ａ
を形成する。これは、例えば粒度＃８００外形５５ｍ
ｍ刃幅２００μｍの先端が矩形状のブレードを用い
て、例えば、基板１１の表面から切り込み量を５０μｍ
で形成する。ここで用いるブレードの材質としてはメタ
ルからなるものを用いることが有効である。レジンブレ
ード等を用いるとブレードと基板の間で発生する摩擦熱
で基板にクラックが入りそこから割れてしまうことがあ
るためである。尚、カット条件は回転数２万ｒｐｍ、移
動速度（カット速度）１ｍｍ／ｓｅｃである。

【００３９】次に、各素子領域の切断線Ｘで切断を行な
う。ここでは、研削能力を上げるため、ブレードの粒度
を変更させ、刃幅を薄くし、他の条件をすべて同じで、
基板１１の厚みに対して完全に切断して、各素子領域毎
に分離する。ブレードは、＃４００と、切り欠き溝部９
ａを形成したブレードよりも粒度を粗くしたが、同一以
上の粒度であれば良い。尚、刃幅は１５０μｍにて確認
を行った。ここで重要なのが、ブレードの回転中のブレ
を無くすためフランジの外形はできるだけ大きなものを
用いた方が良い。

【００４０】このようして、各々の素子に分離された薄
膜コンデンサ１においては、その絶縁基板２の一方主面
の外周端部に、切り欠き溝部９ａの残存として切り欠き
段差部９が周設されていることになる。

【００４１】このように大型絶縁基板１１の切断にあた
り、切り欠き溝部９ａを形成して、その後、切断・分離
処理するという２段階の工程を行なうことにより、チッ
ピング発生の一因であるブレードによる引っ掛けを起こ
しにくくすることができる。

【００４２】従来の製造方法では、一度で大型絶縁基板
をフルカットするため、ブレードを絶縁基板５２に対し
深く切り込ませる必要があり、そのように深く切り込ま
せた状態ではブレードが絶縁基板の厚み方向に対し略垂
直に切り上げるように動いていた。そのため、絶縁基板
５２の特に端面の上端部においてブレードの側面が引っ
かかる状態になりやすく、これにより絶縁基板５２の端
面の上端部に上方に向かう力が加わり、チッピングが絶
縁基板５２端面の稜線をわずかに削るように入ったり、
絶縁基板５２表面を薄く剥ぎ取るように入り、場合によ
っては突発的に大きなチッピングを発生させる一因にな
っていた。これは、特に、絶縁基板５２の材料が、サフ
アイアやＧａＮなどの単結晶基板に特有なＲ面において
基板表面に対し平行に割断されやすい、即ち、チッピン
グが発生しやすいという特徴によるものである。

【００４３】それに対し、本発明では幅の広いブレード
で切り欠き溝部９ａを形成して、その後、切り欠き溝部
９ａの開口幅よりも狭い幅のブレードで、前記切り欠き
段差部９が形成されるように絶縁基板２をフルカットし
ている。即ち、切り欠き溝部９ａの深さとして、約０．
０４ｍｍといったわずかな深さの切り込みを入れるだけ
で、図３（ａ）に示すように第1のブレード８ａは絶縁
基板２上面に対し、略平行に接触させるだけでよいとみ
なすことができため、絶縁基板２の端面の上端部に上方
に向かう力を軽減でき、チッピングの発生を抑えること
ができるようになる。

【００４４】また、図３（ｂ）に示すように切断工程に
おいても実質的にカットする部分の厚みを薄くすること
ができ、切り欠き溝部９ａを形成した時と同じように、
第２のブレード８ｂについても絶縁基板２に対する角度
を平行に近くすることが可能になる。その結果、絶縁基
板２にチッピングの発生を抑えることが可能になる。ま
た、図４に示すように、絶縁基板２の端辺に切り欠き段
差部９を形成することにより、絶縁基板２を端部薄肉部
Ｅとバルク部Ｂを組み合わせた構造にしたと言え、これ
により、絶縁基板２端部にてチッピングが発生した場合
でも、チッピングは端部薄肉部Ｅからバルク部Ｂに広が
ることを防ぐことができるようになる。従って、切断処
理において、その作業効率を向上させるため、第２のブ
レード８ｂに粒度の粗いものを用いてカットしてもよ
い。これにより、個々の薄膜コンデンサをカットし分割
する時に、大きなチッピングの発生を防ぐことができる
ようになった。

【００４５】また、切り欠き段差部９は、ブレード８ａ
の刃先の形状が矩形状エッジのあるものを用いればよ
く、切り込みの深さを管理することもでき、ブレード８
ａに磨耗が発生した場合でも切り込み部の形状を安定し
て加工することが容易になる。また保護層６端部と絶縁
基板２端面との離間距離（マージン寸法）Ｍが０．１ｍ
ｍ程度以上に設定することにより、切り欠き溝部９ａを
形成した時に、非常に微小なチッピングが発生しても、
また、図４に示すチッピングが発生しても、保護層６と
して機能を低減されることがないことを確認した。

【００４６】また、図２（ｃ）に示すように、絶縁基板
２の厚みＴ、切り欠き段差部９の厚み方向の深さをＤ、
切り欠き段差部の横方向の幅をＬとした時、D／Ｔが
０．３〜０．５５であり、且つＬ／Ｄが０．２７以上で
あることが重要であることを見いだした。

【００４７】

【表１】

【００４８】表の結果から明らかのように、D／Ｔが
０．３未満では、切り欠き段差部９が浅くなり過ぎてし
まい、切断処理において、第２のブレード８ｂによって
カットする際に、絶縁基板２の端部薄肉部Ｅの端面上方
（Ｅｕ部）にてチッピングを発生させるおそれがあるた
めである。例えば、絶縁基板２はサファイア基板等であ
り表面方向に裂けやすいため、段差部の深さＤを充分深
くしなければ、チッピングの発生を防ぐことはできな
い。逆に、D／Ｔが５．５を越え、ブレード８ａが絶縁
基板２に対して深く切り込んだ時点で前記絶縁基板２平
坦部に対する角度が平行から直角に近づくため、バルク
部Ｂ端面上方（Ｂｕ部）においてチッピングを発生させ
やすくなってしまう。これは、絶縁基板２の厚みＴが、
略０．１ｍｍの場合だけでなく、０．１５ｍｍの場合に
ついても確認した。

【００４９】さらに、切り欠き段差部９の厚み方向の深
さをＤ、切り欠き段差部の横方向の幅をＬとした時、Ｌ
／Ｄが０．２７以上であることが重要となる。

【００５０】

【表２】

【００５１】Ｌ／Ｄの値が０．２７未満では、相対的に
段差部９の横寸法Ｌが短くなるため、段差部９の端面上
部にてチッピングが発生しやすくなるためである。理由
としては、例えば、切断工程において第２のブレード８
ｂが段差部９の端面上方に接触することやチッピングが
バルク部Ｂに広がるのを抑えることができないことが挙
げられる。

【００５２】尚、上限については、特に規定はしていな
いが、絶縁基板２の離間距離（マージン寸法）Ｍを大き
くすることが必要となり、言い換えれば、絶縁基板２の
面積を増大させることに他ならず、薄膜コンデンサを小
型化させることに反してしまうことになる。

【００５３】

【発明の効果】以上のように本発明によれば、薄膜コン
デンサの薄膜コンデンサ素子を形成している主面の端辺
に切り欠き段差部を周設した。これにより、薄膜電子部
品の製造工程中、例えば切断工程で大小何れのチッピン
グが発生することを防ぎ、電気的特性の信頼性の高い薄
膜電子部品素子を得ることができる。

【図面の簡単な説明】

【図１】本発明の薄膜電子部品の一例である薄膜コンデ
ンサの断面図である。

【図２】本発明の薄膜電子部品の主要な製造方法を説明
するための部分断面図であり、（ａ）は、大型絶縁基板
状態の部分断面図、（ｂ）は切り欠き溝部を形成した状
態の部分断面図、（ｃ）は切断した状態の部分断面図で
ある。

【図３】（ａ）は本発明の薄膜電子部品の切り欠き溝部
を形成するブレードの動作を説明する概略図であり、
（ｂ）は切断を行なうブレードの動作を説明する概略図
である。

【図４】本発明の薄膜電子部品のチッピングが発生した
状態の要部断面図である。

【図５】従来の薄膜コンデンサの断面図である。

【図６】従来の薄膜電子部品のチッピングが発生した状
態の要部断面図である。

【符号の説明】

１・・・薄膜電子コンデンサ１ａ・・・薄膜コンデンサ素子２・・・絶縁基板３・・・薄膜下部電極層４・・・薄膜誘電体層５・・・薄膜上部電極層６・・・保護層７ａ、７ｂ・・・外部端子８ａ・・・第１のブレード８ｂ・・・第２のブレード９・・切り欠き段差部９ａ・・切り欠き溝部５１・・・薄膜コンデンサ５２・・・絶縁基板５３・・・薄膜下部電極層５４・・・薄膜誘電体層５５・・・薄膜上部電極層５６・・・保護層

Claims

【特許請求の範囲】

【請求項１】絶縁基板の一方主面に薄膜電子部品素子
を形成し、該薄膜電子部品素子を保護層にて被覆して成
る薄膜電子部品において、前記絶縁基板の一方主面の外周端部には、該保護層と離
間して切り欠き段差部が周設されていることを特徴とす
る薄膜電子部品。
【請求項２】前記絶縁基板の厚みＴ、前記切り欠き段
差部の厚み方向の深さをＤ、切り欠き段差部の横方向の
幅をＬとした時、D／Ｔが０．３〜０．５５であり、且
つＬ／Ｄが０．２７以上であることを特徴とする請求項
１記載の薄膜電子部品。
【請求項３】複数の素子領域が抽出しえる大型絶縁基
板を用意する工程と、前記各素子領域の一方主面に薄膜
電子部品素子を形成し、該薄膜電子部品素子を被覆する
保護層を被着形成する工程と、前記大型絶縁基板の一方主面の各素子領域境界線に、前
記大型絶縁基板の厚み途中まで切り欠き溝部を形成する
工程と、前記切り欠き溝部の一部が、絶縁基板の外周端部に残存
するように、前記切欠き溝部の底面にて各素子領域に切
断する工程と、からなることを特徴とする薄膜電子部品
の製造方法。