CN112041954B - 电容器集合体 - Google Patents
电容器集合体 Download PDFInfo
- Publication number
- CN112041954B CN112041954B CN201980028595.2A CN201980028595A CN112041954B CN 112041954 B CN112041954 B CN 112041954B CN 201980028595 A CN201980028595 A CN 201980028595A CN 112041954 B CN112041954 B CN 112041954B
- Authority
- CN
- China
- Prior art keywords
- capacitor
- electrode layer
- electrode
- region
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 275
- 239000000758 substrate Substances 0.000 claims abstract description 75
- 239000004065 semiconductor Substances 0.000 claims abstract description 72
- 239000010410 layer Substances 0.000 description 184
- 230000004048 modification Effects 0.000 description 19
- 238000012986 modification Methods 0.000 description 19
- 239000011241 protective layer Substances 0.000 description 18
- 239000000463 material Substances 0.000 description 14
- 238000009826 distribution Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 11
- 230000002093 peripheral effect Effects 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 150000002739 metals Chemical class 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
本发明提供电容器集合体，具有多个电容器(100)以及保持多个电容器(100)的保持体(300)。多个电容器(100)分别包含半导体基板、第一电极层、电介质层、第二电极层以及外部电极。多个电容器(100)包含第一电容器(100F)与第二电容器(100S)。第二电容器(100S)关于第一电极层、第二电极层以及外部电极的至少1个具有与第一电容器(100F)不同的形状。
Description
技术领域
本发明涉及一种电容器集合体。
背景技术
作为公开了多个电容器收纳体所具备的电容器的结构的现有文献，存在日本特开2011-44613号公报(专利文献1)。作为专利文献1中记载的电子部件的电容器具备：形成于基板上的电路元件；与电路元件连接的电极层；覆盖电极层的保护层；以及经由贯穿保护层的通孔导体与电极层连接且设置于保护层的上部的端子电极，端子电极的一方端位于保护层的侧壁面上。
专利文献1：日本特开2011-44613号公报。
通过在晶片状态的半导体基板上成膜，从而制造多个电容器。存在因成膜时的膜厚的偏差而在晶片状态的半导体基板的面内产生应力分布这一情况。具体而言，电极层的膜厚越厚的部分成膜时的收缩量越大，产生越高的应力。在电极层作用有高应力的情况下，存在产生裂缝或者剥离的情况。在电极层产生了裂缝或者剥离的电容器为不合格品，因此能够从晶片状态的半导体基板制造的电容器的成品率变低。其结果是，存在阻碍电容器的低成本化这一问题。
发明内容
本发明是鉴于上述问题点而完成的，目的在于提供一种能够将电容器低成本化的电容器集合体。
基于本发明的电容器集合体具备多个电容器和保持多个电容器的保持体。多个电容器分别包含半导体基板、第一电极层、电介质层、第二电极层以及外部电极。半导体基板具有一方的主面。第一电极层位于半导体基板的一方的主面侧。电介质层层叠于第一电极层。第二电极层层叠于电介质层。外部电极分别对应地连接于第一电极层以及第二电极层。多个电容器包含第一电容器和第二电容器。第二电容器关于第一电极层、第二电极层以及外部电极的至少1个具有与第一电容器不同的形状。
根据本发明，能够将电容器低成本化。
附图说明
图1是从外部电极侧观察本发明的实施方式1所涉及的电容器集合体所具备的多个电容器中的一个例子的电容器的俯视图。
图2是从II-II线箭头方向观察图1的电容器的剖视图。
图3是示出在图1的电容器的制造方法中，在半导体基板的一方的主面上设置有绝缘层的状态的剖视图。
图4是示出在图1的电容器的制造方法中，在绝缘层上设置有第一电极层的状态的剖视图。
图5是示出在图1的电容器的制造方法中，在第一电极层上设置有电介质层的状态的剖视图。
图6是示出在图1的电容器的制造方法中，在电介质层上设置有第二电极层的状态的剖视图。
图7是示出在图1的电容器的制造方法中，设置有保护层的状态的剖视图。
图8是从外部电极侧观察本发明的实施方式1所涉及的电容器集合体所具备的多个电容器中的第一电容器的俯视图。
图9是示出在晶片状态的半导体基板上成膜时的在晶片状态的半导体基板的面内的应力分布的一个例子的图。
图10是示出本发明的实施方式1所涉及的电容器集合体的结构的立体图。
图11是作为本实施方式所涉及的电容器集合体的另一个例子并示出保持体为切割条的电容器集合体的俯视图。
图12是作为本实施方式所涉及的电容器集合体的又一个例子并示出保持体为芯片托盘的电容器集合体的立体图。
图13是从外部电极侧观察本发明的实施方式1的第一变形例所涉及的电容器集合体所具备的电容器的俯视图。
图14是从外部电极侧观察本发明的实施方式1的第二变形例所涉及的电容器集合体所具备的电容器的俯视图。
图15是从外部电极侧观察本发明的实施方式2所涉及的电容器集合体所具备的电容器的俯视图。
图16是从外部电极侧观察本发明的实施方式2的第一变形例所涉及的电容器集合体所具备的电容器的俯视图。
图17是从外部电极侧观察本发明的实施方式2的第二变形例所涉及的电容器集合体所具备的电容器的俯视图。
图18是从外部电极侧观察本发明的实施方式3所涉及的电容器集合体所具备的电容器的俯视图。
具体实施方式
以下，参照附图，对本发明的各实施方式所涉及的电容器集合体进行说明。在以下的实施方式的说明中，对图中的相同或者相当部分标记相同附图标记，不重复其说明。
(实施方式1)
图1是从外部电极侧观察本发明的实施方式1所涉及的电容器集合体所具备的多个电容器中的一个例子的电容器的俯视图。图2是从II-II线箭头方向观察图1的电容器的剖视图。
如图1以及图2所示，本发明的实施方式1所涉及的电容器集合体所具备的多个电容器100分别包含半导体基板110、第一电极层120、电介质层130、第二电极层140以及外部电极160。其中，第一电极层120、第二电极层140以及外部电极160各自的结构以及形状不限于图1以及图2所示的结构以及形状。
半导体基板110具有一方的主面111。如图1所示，从外部电极160侧观察，半导体基板110具有矩形形状的外形，该矩形形状在2个外部电极160排列的方向上具有长边。上述矩形形状例如具有200μm以上600μm以下的长边和100μm以上300μm以下的短边。在本实施方式中，半导体基板110由硅等半导体材料构成。此外，也可以代替半导体基板110而使用由玻璃或是氧化铝等绝缘性材料构成的绝缘性基板。
在本实施方式中，如图2所示，多个电容器100分别还包含绝缘层115。绝缘层115横跨半导体基板110的一方的主面111的整面而层叠。绝缘层115可以具有由各自不同的材料构成的多个层。
绝缘层115的厚度为：只要是半导体基板110能够通过绝缘层115与其他的构成部件电绝缘的厚度即可，而不特别地限定。绝缘层的厚度优选为0.5μm以上3μm以下。绝缘层115的材料不特别地限定，但优选由氧化硅、氮化硅、或者氧化铝等构成。
此外，在代替半导体基板110而使用绝缘性基板的情况下，电容器100也可以不包含绝缘层115。在电容器100不包含绝缘层115的情况下，电容器100包含绝缘层115时层叠于绝缘层115的部件直接层叠于绝缘性基板。
第一电极层120位于半导体基板110的一方的主面111侧。在本实施方式中，在层叠于半导体基板110的绝缘层115的一部分层叠有第一电极层120。如图1所示，从外部电极侧观察电容器100，第一电极层120的周缘位于沿着半导体基板110的周缘的内侧。第一电极层120也可以具有由各自不同的材料构成的多个层。
第一电极层120的厚度不特别地限定，但优选为0.3μm以上10μm以下，更优选为0.5μm以上5μm以下。若第一电极层120的厚度相对较厚，则能够减少电容器100的串联电阻。
第一电极层120的材料为导电性材料即可而不特别地限定，但优选第一电极层120由铜、银、金、铝、镍、铬或钛等金属、或者包含它们中的至少一种的金属的合金构成。
电介质层130层叠于第一电极层120。如图2所示，电介质层130被层叠成还在绝缘层115在未层叠第一电极层120的部分延伸。
电介质层130的厚度根据多个电容器100所要求的静电电容来调节，而不特别地限定，但优选为0.02μm以上2μm以下。
电介质层130的材料不特别地限定，但优选电介质层130由氧化硅、氮化硅、氧化铝、氧化铪、氧化钽或是氧化锆等氧化物或氮化物等具有介电性以及绝缘性的材料构成。
如图2所示，第二电极层140以与第一电极层120之间夹着电介质层130而对置的方式层叠在电介质层130的一部分。此外，在图1示出从外部电极160侧观察电容器100时的第二电极层140的形状为十字型，但本实施方式中的第二电极层140的形状不限于此。对于本实施方式中的第二电极层140的形状的详细内容后述。
第二电极层140的厚度不特别地限定，但优选0.3μm以上10μm以下，更优选0.5μm以上5μm以下。若第二电极层140的厚度相对较厚，则能够减少电容器100的串联电阻。
第二电极层140的材料为导电性材料即可而不特别地限定，但优选第二电极层140由铜、银、金、铝、镍、铬或钛等金属、或者包含它们中的至少一种的金属的合金构成。
在本实施方式中，多个电容器100分别还具备保护层150。如图1所示，从外部电极160侧观察电容器100，保护层150的周缘在半导体基板110的周缘与第一电极层120的周缘之间沿着各自的周缘而设置。另外，如图2所示，保护层150层叠于电介质层130的与半导体基板侧相反的一侧的一部分、以及第二电极层140的一部分。
保护层150的厚度不特别地限定，但优选1μm以上20μm以下。保护层150的材料不特别地限定，但优选保护层150由聚酰亚胺等树脂材料、或者氧化硅等绝缘性材料构成。
外部电极160与第一电极层120以及第二电极层140分别对应地连接。如图2所示，连接于第一电极层120的外部电极160在第一电极层120层叠于未层叠电介质层130的部分。层叠于第二电极层140的外部电极160在第二电极层140层叠于未层叠保护层150的部分。此外，也可以由与第二电极层140的材料不同的材料构成的另外的电极层位于第二电极层140与层叠于第二电极层140的外部电极160之间。
另外，外部电极160也层叠于保护层150的一部分。如图1所示，从外部电极侧观察电容器100，层叠于第一电极层120的外部电极160被层叠于保护层150的一部分的外部电极160包围，层叠于第二电极层140的外部电极160被层叠于保护层150的一部分的外部电极160包围。
外部电极160的厚度不特别地限定，但优选1μm以上10μm以下。外部电极160的材料为导电性材料即可而不特别地限定，但优选外部电极160由铜或铝等金属、或者包含它们中的至少一种的金属的合金构成。构成外部电极160的材料优选为与第一电极层120以及第二电极层140相比电阻率低的材料。另外，从电容器100能够通过焊接来安装这一观点来看，优选外部电极160的与半导体基板侧相反的一侧的面的至少一部分由金或者锡构成。
以下，对图1以及图2所示的电容器100的制造方法进行说明。
图3是示出在图1的电容器的制造方法中，在半导体基板的一方的主面上设置有绝缘层的状态的剖视图。如图3所示，通过CVD(chemical vapor deposition)法或者PVD(physical vapor deposition)法等在半导体基板110的一方的主面111设置绝缘层115。
图4是示出在图1的电容器的制造方法中，在绝缘层上设置有第一电极层的状态的剖视图。如图4所示，通过蚀刻法等在绝缘层115的与半导体基板侧相反的一侧设置第一电极层120。即，在半导体基板110的一方的主面侧设置第一电极层120。
图5是示出在图1的电容器的制造方法中，在第一电极层上设置有电介质层的状态的剖视图。如图5所示，在通过CVD法或者PVD法等在第一电极层120的与半导体基板侧相反的一侧的整面、第一电极层120的周缘部、以及绝缘层115的与半导体基板侧相反的一侧未设置第一电极层120的面设置电介质层130后，通过蚀刻电介质层130的一部分来在电介质层130形成贯穿孔131。
图6是示出在图1的电容器的制造方法中，在电介质层上设置有第二电极层的状态的剖视图。如图6所示，通过蚀刻法等，在电介质层130的与半导体基板侧相反的一侧的一部分设置第二电极层140。
图7是示出在图1的电容器的制造方法中，设置有保护层的状态的剖视图。如图7所示，对被设置成覆盖半导体基板110的一方的主面111侧的保护层150通过光刻法进行图案形成，以便第一电极层120的一部分以及第二电极层140各自露出。
接下来，通过溅射法、镀覆法或者蚀刻法等设置外部电极以便与第一电极层120以及第二电极层140分别对应地连接。通过上述的工序，制造图1以及图2所示的那样的电容器100。
以下，对本发明的实施方式1所涉及的电容器集合体所具备的多个电容器中包含的第一电容器以及第二电容器进行说明。此外，在以下的图8的说明中，为了简化说明，代替后述的具有2个第二区域的电容器100，而对具有1个第二区域的电容器进行说明。
图8是从外部电极侧观察本发明的实施方式1所涉及的电容器集合体所具备的多个电容器中的第一电容器的俯视图。在图8中，仅图示了第一电极层120以及第二电极层140各自的形状。
如图8所示，在本实施方式所涉及的第一电容器中，从外部电极160侧观察，第二电极层140具有：第一区域191，其具有占据最大面积的矩形形状；以及1个第二区域192，其从第一区域191突出。第一区域191具有2个长边以及2个短边。
第二区域192被设置成从第一区域191的2个长边中的一边的一部分突出。此外，第二区域可以从第一区域191的上述长边的任意位置突出。或者，第二区域192可以被设置成从第一91的2个短边中的一边的一部分突出。在本实施方式中，第二区域192具有矩形形状，但不限定于此。第二区域192也可以为三角形状或者扇形状等。
在第二区域192的矩形形状中，与第二区域192从第一区域突出的方向平行的边的长度为X，垂直于该边的另一方的边的长度为Y。
本发明的实施方式1所涉及的电容器集合体所具备的多个电容器中的第二电容器的上述的长度X以及长度Y的至少一方与第一电容器的不同，其他的构成相同。即，第一电容器与第二电容器的第二区域192的形状相互不同。
在本实施方式中，第二电容器在第二电极层140具有与第一电容器与不同的形状。另外，在本实施方式中，从外部电极160侧观察，第一电容器与第二电容器在第二电极层140具有相互不同的面积。
这里，对本发明的实施方式1所涉及的电容器集合体所具备的多个电容器包含第一电容器以及第二电容器的理由进行说明。
多个电容器通过在晶片状态的半导体基板上成膜而制造。图9是示出在晶片状态的半导体基板上成膜时的在晶片状态的半导体基板的面内的应力分布的一个例子的图。
如图9所示，晶片状态的半导体基板210具有大致圆形状的外形。在晶片状态的半导体基板210上成膜构成电容器100的各层。存在因成膜时的膜厚的偏差而在晶片状态的半导体基板210的面内产生应力分布的情况。特别是在热膨胀率较大的第一电极层120、第二电极层140以及外部电极160的至少1个的膜厚产生偏差时，在晶片状态的半导体基板210的面内产生应力分布。
例如，在第二电极层140的膜厚在位于晶片状态的半导体基板210的外周部的区域A相对较薄，且在位于晶片状态的半导体基板210的中央部的区域B相对较厚的情况下，在晶片状态的半导体基板210的面内的应力随着朝向径向外侧R而变低。
另外，在第二电极层140的膜厚在位于晶片状态的半导体基板210的外周部的区域A相对较厚，且在位于晶片状态的半导体基板210的中央部的区域B相对较薄的情况下，在晶片状态的半导体基板210的面内的应力随着朝向径向外侧R而变高。
此外，在图9所示的晶片状态的半导体基板210，区域A具有圆环状的外形，区域B具有圆形状的外形。另外，在晶片状态的半导体基板210上，区域A以及区域B形成在分别与晶片状态的半导体基板210成同心圆状的位置上。此外，区域A以及区域B并非一定形成在分别与晶片状态的半导体基板210成同心圆状的位置上。
在从如这样产生了应力分布的状态的晶片状态的半导体基板210制造了多个电容器的情况下，在从晶片状态的半导体基板210的面内的应力高的部分切出的电容器的电极层作用高的应力，存在产生裂缝或者剥离的情况。
因此，在本实施方式中，与晶片状态的半导体基板210的面内的应力分布对应地，使第二区域192的形状不同。例如，在从晶片状态的半导体基板210的面内的应力高的部分切出第一电容器，从晶片状态的半导体基板210的面内的应力低的部分切出第二电容器的情况下，使第一电容器的第二区域192的形状与第二电容器的第二区域192的形状相互不同，以便第一电容器的第二区域192的面积比第二电容器的第二区域192的面积小。
由此，能够缓和作用于从晶片状态的半导体基板210的面内的应力高的部分切出的第一电容器的电极层的应力，因此能够抑制在第一电容器产生裂缝或者剥离。
此外，图9中例示的晶片状态的半导体基板210的面内的应力分布是成膜为多个电容器全部具有相同的结构时的应力分布。在制造本实施方式所涉及的多个电容器100时，根据预先掌握的上述应力分布的趋势，来分别设定第二区域192的形状以及面积。
另外，不限于使1个第二区域192的形状不同的情况，通过与晶片状态的半导体基板210的面内的应力分布对应地适当地变更第二区域192的个数以及配置，能够缓和作用于电容器的电极层的应力。
并且，在本实施方式中，在第一电容器与第二电容器中电介质层130的厚度相互不同的情况下，适当地变更第二电极层140的大小。例如，使第一电容器的第二区域192的形状与第二电容器的第二区域192的形状不同,以便第一电容器以及第二电容器中的包含较厚的电介质层130的电容器与包含较薄的电介质层130的电容器相比，从外部电极160侧观察时的第二电极层140的面积较大。由此，能够减小由电介质层130的膜厚的偏差导致的第一电容器的静电电容与第二电容器的静电电容的差。
图10是示出本发明的实施方式1所涉及的电容器集合体的结构的立体图。如图10所示，本发明的实施方式1所涉及的电容器集合体500具备多个电容器100和保持多个电容器100的保持体。在多个电容器100中包含第一电容器100F以及第二电容器100S。
多个电容器100可以还包含其他电容器，所述其他电容器在第一电极层120、第二电极层140以及外部电极160的至少1个中具有与第一电容器100F以及第二电容器分别不同的形状。
本实施方式所涉及的保持体由带卷轴300a构成。带卷轴300a具备多个凹穴310a。在多个凹穴310a的每一个凹穴收纳有包含第一电容器100F和第二电容器100S的多个电容器100。
此外，保持体不限于带卷轴300a。这里，对仅保持体不同的电容器集合体的其他的形式进行说明。
图11是作为本实施方式所涉及的电容器集合体的另一个例子并示出保持体为切割条的电容器集合体的俯视图。如图11所示，作为保持多个电容器100的保持体，可以使用在切割晶片状态的半导体基板210时贴附于晶片状态的半导体基板210的切割条300b。该情况下，电容器集合体500还具备配置于晶片状态的半导体基板210的外周并贴附有切割条300b的切割环320b。切割条300b在切割后也不被切断，能够保持多个电容器100。
图12是作为本实施方式所涉及的电容器集合体的又一个例子并示出保持体为芯片托盘的电容器集合体的立体图。如图12所示，作为保持多个电容器100的保持体，可以使用芯片托盘300c。芯片托盘300c具备多个凹穴310c。在多个凹穴310c的每一个凹穴收纳包含第一电容器100F和第二电容器100S的多个电容器100。
如上述那样，在本实施方式所涉及的电容器集合体500中，具备包含第一电容器100F和第二电容器100S的多个电容器100，多个电容器100的第二电极层140的形状对应于晶片状态的半导体基板210的面内的应力分布而相互不同。由此，能够抑制在从晶片状态的半导体基板210的面内的应力高的部分切出的电容器产生裂缝或者剥离，因此能够减少电容器的不良率，并提高能够从晶片状态的半导体基板制造的电容器的成品率。其结果是，能够将电容器低成本化。
这里，对第二区域的配置或者个数不同的本发明的实施方式1的各变形例所涉及的电容器集合体进行说明。
图13是从外部电极侧观察本发明的实施方式1的第一变形例所涉及的电容器集合体所具备的电容器的俯视图。在图13中，仅图示了第一电极层120以及第二电极层140各自的形状。
如图13所示，在第一变形例所涉及的电容器中，从外部电极160侧观察，第二电极层140具有：具有占据最大面积的矩形形状的第一区域191；以及从第一区域191突出的2个第二区域192。第二区域192在沿着第一电极层120的短边的方向上突出。
图14是从外部电极侧观察本发明的实施方式1的第二变形例所涉及的电容器集合体所具备的电容器的俯视图。在图14中，仅图示了第一电极层120以及第二电极层140各自的形状。
如图14所示，在第二变形例所涉及的电容器中，从外部电极160侧观察，第二电极层140具有：具有占据最大面积的矩形形状的第一区域191；以及从第一区域191突出的4个第二区域192。第二区域192设置为从第一区域191的2个长边各突出2个。
另外，从第一区域191的一方的长边突出的2个第二区域192被设置成分别与其他2个第二区域192夹着第一区域191而相互对置。即，在本变形例中，第二电极层140具有字母“H”那样的形状。此外，4个第二区域192可以在平行于第一区域191的长边的方向上被设置于相互不同的位置。
在本实施方式中，在第一电容器和第二电容器中使第二区域的形状相互不同，但也可以使第一区域的形状相互不同。
(实施方式2)
以下，对本发明的实施方式2所涉及的电容器集合体进行说明。在本发明的实施方式2所涉及的电容器集合体中，就第一电容器100F与第二电容器100S的第一电极层120的形状相互不同这点与本发明的实施方式1所涉及的电容器集合体500不同。因此，对于与本发明的实施方式1所涉及的电容器集合体500相同的结构不重复说明。
图15是从外部电极侧观察本发明的实施方式2所涉及的电容器集合体所具备的电容器的俯视图。在图15中，仅图示了第一电极层120以及第二电极层140各自的形状。
如图15所示，在本发明的实施方式2所涉及的电容器中，从外部电极160侧观察，第一电极层120具有：具有占据最大面积的矩形形状的第一区域191a；以及从第一区域191突出的1个第二区域192a。本实施方式中的第一区域191a以及第二区域192a各自的形状能够与实施方式1中的第一区域191以及第二区域192各自的形状同样地设定。
另外，通过从外部电极160侧观察，第二电极层140位于第一电极层120的内侧，能够使在外部电极160与第一电极层120之间产生的寄生电容减少。
在本实施方式中，通过第一电容器100F与第二电容器100S的第一电极层120的形状相互不同，能够选择性地缓和构成多个电容器100的每一个电容器的各层中的第一电极层120的应力。由此，能够更有效地提高从相同的晶片状态的半导体基板制造的电容器的成品率，能够将构成电容器集合体的电容器低成本化。
在本实施方式中，也可以2个以上的第二区域192a相对于第一电极层120中的1个第一区域191a突出。另外，进一步地，第一电容器100F与第二电容器100S的第二电极层140的形状也可以相互不同。这里，对本发明的实施方式2的各变形例所涉及的电容器集合体500进行说明。
图16是从外部电极侧观察本发明的实施方式2的第一变形例所涉及的电容器集合体所具备的电容器的俯视图。在图16中，仅图示了第一电极层120以及第二电极层140各自的形状。
如图16所示，在本发明的实施方式2的第一变形例所涉及的电容器中，从外部电极160侧观察，第一电极层120具有：具有占据最大面积的矩形形状的第一区域191a；以及从第一区域191a突出的2个第二区域192a。第二区域192a被设置成从第一区域191a的2个长边各自的一部分突出。
本变形例中的第一区域191a以及第二区域192a各自的形状能够与实施方式1的第一变形例中的第一区域191以及第二区域192各自的形状同样地设定。
图17是从外部电极侧观察本发明的实施方式2的第二变形例所涉及的电容器集合体所具备的电容器的俯视图。在图17中，仅图示了第一电极层120以及第二电极层140各自的形状。
如图17所示，在本发明的实施方式2的第二变形例所涉及的电容器中，从外部电极160侧观察，第二电极层140具有：具有占据最大面积的矩形形状的第一区域191；以及从第一区域191突出的2个第二区域192。第二区域192被设置成从第一区域191的2个长边各自的一部分突出。
另外，从外部电极160侧观察，第二电极层140的第一区域191也可以如图17所示，横跨第一电极层120的第一区域191a地设置，也可以设置为位于第一电极层120的第一区域191a的内侧。
本变形例中的第一区域191以及第二区域192各自的形状能够与实施方式1的第二变形例中的第一区域191以及第二区域192各自的形状同样地设定。
(实施方式3)
以下，对本发明的实施方式3所涉及的电容器集合体进行说明。在本发明的实施方式3所涉及的电容器集合体中，就第一电容器100F与第二电容器100S的外部电极160的形状相互不同这点与本发明的实施方式1所涉及的电容器集合体500不同。因此，对于与本发明的实施方式1所涉及的电容器集合体500相同的构成不重复说明。
图18是从外部电极侧观察本发明的实施方式3所涉及的电容器集合体所具备的电容器的俯视图。在图18中，未图示电容器的内部的结构。
如图18所示，在本发明的实施方式3所涉及的电容器中，从外部电极160侧观察，外部电极160的至少1个具有：具有占据最大面积的矩形形状的第一区域191b；以及从第一区域191b突出的1个第二区域192b。此外，在本实施方式中，全部的外部电极160的每一个都具有第一区域191b和第二区域192b。
本实施方式中的第一区域191b以及第二区域192b各自的形状能够与实施方式1中的第一区域191以及第二区域192各自的形状同样地设定。
在本实施方式中，通过第一电容器100F与第二电容器100S的外部电极160的形状相互不同，能够选择性地缓和构成多个电容器100的每一个的各层中的外部电极160的应力。由此，能够更有效地提高从相同的晶片状态的半导体基板制造的电容器的成品率，能够将构成电容器集合体的电容器低成本化。
在上述的实施方式的说明中，也可以将能够组合的结构相互组合。即，在电容器集合体500中，第一电容器100F与第二电容器100S在第一电极层120、第二电极层140以及外部电极160的至少1个具有相互不同的形状即可。
另外，从外部电极160侧观察，第一电容器100F与第二电容器100S在第一电极层120、第二电极层140以及外部电极160的至少1个具有相互不同的面积即可。
另外，也可以第一电容器100F与第二电容器100S的电介质层130的厚度相互不同。在层叠方向上的第一电容器100F的电介质层130的厚度比第二电容器100S的电介质层130的厚度厚的情况下，第一电容器100F的第一电极层120、第二电极层140以及外部电极160的至少1个的面积比对应的第二电容器100S的第一电极层120、第二电极层140以及外部电极160的至少1个的面积大即可。
该情况下，也可以第一电容器100F的第一电极层120的面积比第二电容器100S的第一电极层120的面积大，也可以第一电容器100F的第二电极层140的面积比第二电容器100S的第二电极层140的面积大。
本次公开的实施方式在全部的方面均应被认为是例示性的而非限制性的。本发明的范围由权利要求书示出而非由上述的说明示出，并意图包含与权利要求书等同的含义以及范围内的全部的变更。
附图标记说明：
100...电容器；100F...第一电容器；100S...第二电容器；110...半导体基板；111...主面；115...绝缘层；120...第一电极层；130...电介质层；131...贯穿孔；140...第二电极层；150...保护层；160...外部电极；191、191a、191b...第一区域；192、192a、192b...第二区域；210...晶片状态的半导体基板；300a...带卷轴；300b...切割条；300c...芯片托盘；310a、310c...凹穴；320b...切割环；500...电容器集合体。
Claims (7)
1.一种电容器集合体，具备：
多个电容器；以及
保持体，保持上述多个电容器，
上述多个电容器分别包含：
半导体基板，具有一方的主面；
第一电极层，位于上述半导体基板的一方的主面侧；
电介质层，层叠于上述第一电极层；
第二电极层，层叠于上述电介质层；以及
外部电极，分别对应地连接于上述第一电极层以及上述第二电极层，
上述多个电容器包含：
第一电容器；
第二电容器，关于上述第一电极层、上述第二电极层以及上述外部电极的至少1个具有与上述第一电容器不同的形状，
其中，在从晶片状态的半导体基板的面内的应力高的部分切出上述第一电容器，从晶片状态的半导体基板的面内的应力低的部分切出上述第二电容器，在上述第一电极层、上述第二电极层以及上述外部电极的至少1个中，上述第一电容器的面积比上述第二电容器的面积小。
2.根据权利要求1所述的电容器集合体，其中，
从外部电极侧观察，关于上述第一电容器以及上述第二电容器的每一个电容器，上述第一电极层、上述第二电极层以及上述外部电极的至少1个具有：第一区域，具有占据最大面积的矩形形状；以及至少1个第二区域，从上述第一区域突出，
上述第一电容器与上述第二电容器的上述第二区域的形状相互不同。
3.根据权利要求1或2所述的电容器集合体，其中，
上述第一电容器与上述第二电容器的上述第一电极层的形状相互不同。
4.根据权利要求1～3中任一项所述的电容器集合体，其中，
上述第一电容器与上述第二电容器的上述第二电极层的形状相互不同。
5.根据权利要求1～4中任一项所述的电容器集合体，其中，
上述第一电容器与上述第二电容器的上述外部电极的形状相互不同。
6.根据权利要求1～5中任一项所述的电容器集合体，其中，
从外部电极侧观察，上述第一电容器与上述第二电容器关于上述第一电极层、上述第二电极层以及上述外部电极的至少1个具有相互不同的面积。
7.根据权利要求6所述的电容器集合体，其中，
上述第一电容器与上述第二电容器的上述电介质层的厚度相互不同，
上述第一电容器以及上述第二电容器中的包含较厚的上述电介质层的电容器与包含较薄的上述电介质层的电容器相比，从外部电极侧观察时的上述第二电极层的面积较大。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018087212 | 2018-04-27 | ||
| JP2018-087212 | 2018-04-27 | ||
| PCT/JP2019/015622 WO2019208221A1 (ja) | 2018-04-27 | 2019-04-10 | キャパシタ集合体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112041954A CN112041954A (zh) | 2020-12-04 |
| CN112041954B true CN112041954B (zh) | 2022-08-02 |
Family
ID=68295372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201980028595.2A Active CN112041954B (zh) | 2018-04-27 | 2019-04-10 | 电容器集合体 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11545304B2 (zh) |
| JP (1) | JP7156369B2 (zh) |
| CN (1) | CN112041954B (zh) |
| WO (1) | WO2019208221A1 (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1925721A (zh) * | 2005-09-01 | 2007-03-07 | 日本特殊陶业株式会社 | 布线基板、陶瓷电容器 |
| JP2012015326A (ja) * | 2010-06-30 | 2012-01-19 | Tdk Corp | 薄膜コンデンサ及びその製造方法 |
| CN104143437A (zh) * | 2013-05-10 | 2014-11-12 | 株式会社村田制作所 | 电容器元件的安装结构体及电容器元件的安装方法 |
| CN104779250A (zh) * | 2014-01-10 | 2015-07-15 | 富士通半导体股份有限公司 | 半导体器件及其制造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0536828U (ja) * | 1991-10-11 | 1993-05-18 | 株式会社村田製作所 | コンデンサネツトワーク |
| JP3067641B2 (ja) * | 1996-05-31 | 2000-07-17 | 日本電気株式会社 | 誘電体膜の製造方法 |
| JPH1179236A (ja) * | 1997-09-10 | 1999-03-23 | Yayoi Kk | 部品包装体 |
| US6847066B2 (en) * | 2000-08-11 | 2005-01-25 | Oki Electric Industry Co., Ltd. | Semiconductor device |
| JP4755410B2 (ja) | 2003-11-18 | 2011-08-24 | ルネサスエレクトロニクス株式会社 | テープ状部品包装体 |
| JP5234521B2 (ja) | 2009-08-21 | 2013-07-10 | Ｔｄｋ株式会社 | 電子部品及びその製造方法 |
| JP5803997B2 (ja) * | 2013-07-23 | 2015-11-04 | 株式会社村田製作所 | 電子部品の製造方法 |
| WO2018003445A1 (ja) | 2016-06-28 | 2018-01-04 | 株式会社村田製作所 | キャパシタ |
-
2019
- 2019-04-10 CN CN201980028595.2A patent/CN112041954B/zh active Active
- 2019-04-10 WO PCT/JP2019/015622 patent/WO2019208221A1/ja active Application Filing
- 2019-04-10 JP JP2020516202A patent/JP7156369B2/ja active Active
-
2020
- 2020-10-13 US US17/069,547 patent/US11545304B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1925721A (zh) * | 2005-09-01 | 2007-03-07 | 日本特殊陶业株式会社 | 布线基板、陶瓷电容器 |
| JP2012015326A (ja) * | 2010-06-30 | 2012-01-19 | Tdk Corp | 薄膜コンデンサ及びその製造方法 |
| CN104143437A (zh) * | 2013-05-10 | 2014-11-12 | 株式会社村田制作所 | 电容器元件的安装结构体及电容器元件的安装方法 |
| CN104779250A (zh) * | 2014-01-10 | 2015-07-15 | 富士通半导体股份有限公司 | 半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20210027951A1 (en) | 2021-01-28 |
| CN112041954A (zh) | 2020-12-04 |
| JP7156369B2 (ja) | 2022-10-19 |
| JPWO2019208221A1 (ja) | 2021-03-18 |
| WO2019208221A1 (ja) | 2019-10-31 |
| US11545304B2 (en) | 2023-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220384113A1 (en) | Capacitor | |
| US20200137889A1 (en) | Capacitor having through hole structure and manufacturing method therefor | |
| US11521800B2 (en) | Capacitor | |
| JP2023134706A (ja) | キャパシタ | |
| US11476055B2 (en) | Thin film capacitor and method of manufacturing the same | |
| CN110959188A (zh) | 电容器 | |
| CN110098054B (zh) | 电容器组件 | |
| US11303201B2 (en) | CR snubber element | |
| CN112041954B (zh) | 电容器集合体 | |
| US11158456B2 (en) | Trench capacitor | |
| US11107881B2 (en) | Semiconductor package devices having conductive layer, semiconductor wall, conductive wall, and insulation layer | |
| US20240071691A1 (en) | Semiconductor device | |
| CN114981904A (zh) | 半导体装置以及电容装置 | |
| KR101901708B1 (ko) | 적층 세라믹 커패시터 및 그의 제조 방법 | |
| US11017923B1 (en) | Resistor component | |
| US11271074B2 (en) | Capacitor and method for manufacturing the same | |
| US20230098377A1 (en) | Chip parts | |
| CN111263978B (zh) | 半导体装置 | |
| WO2020230414A1 (ja) | キャパシタ | |
| CN111279466B (zh) | 半导体装置 | |
| WO2021149687A1 (ja) | 半導体装置及びモジュール | |
| KR20220075630A (ko) | 칩 저항기 | |
| JP2002164258A (ja) | 薄膜コンデンサおよびコンデンサ基板 | |
| CN114207746A (zh) | Ntc热敏电阻元件 | |
| JPH11102840A (ja) | 薄膜コンデンサおよびコンデンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |