JP3067641B2 - 誘電体膜の製造方法 - Google Patents

誘電体膜の製造方法

Info

Publication number
JP3067641B2
JP3067641B2 JP8137894A JP13789496A JP3067641B2 JP 3067641 B2 JP3067641 B2 JP 3067641B2 JP 8137894 A JP8137894 A JP 8137894A JP 13789496 A JP13789496 A JP 13789496A JP 3067641 B2 JP3067641 B2 JP 3067641B2
Authority
JP
Japan
Prior art keywords
dielectric film
film
dielectric
different
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8137894A
Other languages
English (en)
Other versions
JPH09321227A (ja
Inventor
有光 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8137894A priority Critical patent/JP3067641B2/ja
Publication of JPH09321227A publication Critical patent/JPH09321227A/ja
Priority to US09/436,721 priority patent/US6159752A/en
Application granted granted Critical
Publication of JP3067641B2 publication Critical patent/JP3067641B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805Capacitors only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は誘電体膜の製造方法
に関し、特に特性の異なる誘電体膜を異なる領域に形成
するための製造方法に関するものである。
【0002】
【従来の技術】誘電体薄膜は、例えば半導体装置の容量
部の容量絶縁膜として利用されているが、データの読み
書きがランダムにできる半導体メモリ装置であるDRA
Mは、1つのトランジスタと1つの常誘電体膜を用いた
誘電体容量部で構成されている。この場合、常誘電体の
かわりに強誘電体を用いることで、不揮発性の機能を持
たせることもできる。またアナログ処理を行う半導体装
置には常誘電体を用いた誘電体容量部が必須である。こ
のように半導体装置において、種々の回路を構成する場
合、異なる誘電体膜で構成される容量部を選択的に形成
することが要求される。
【0003】強誘電体や常誘電体を用いた誘電体容量を
局所的にかつ選択的に形成する場合の従来技術の一例を
示す。図5は従来の製造方法を工程順に示す断面図であ
る。先ず、図5(a)のように、シリコン基板51のシ
リコン酸化膜52上に導電膜を形成し、これを選択的に
パターニングして異なる特性の容量部を形成する箇所に
それぞれ下部電極53A,53Bを形成する。そして、
その上にスパッタリング法やCVD法により第1の誘電
体膜54を全面に形成する。その後、一方の容量部にの
み上部電極55を選択的に形成する。そして、この上部
電極55をマスクにして前記第1の誘電体膜54を選択
エッチングすることで、図5(b)のように、第1の誘
電体膜54を容量絶縁膜とする第1の容量部が形成され
る。
【0004】次いで、図5(c)のように、全面に第2
の誘電体膜56を形成する。そして、他方の容量部にお
ける前記第2の誘電体膜56の上に上部電極57を形成
する。そして、この上部電極57をマスクとして第2の
誘電体膜56を選択エッチングすることで、図5(d)
のように、第2の誘電体膜56を容量絶縁膜とする第2
の容量部が形成される。したがって、第1の誘電体膜5
4と第2の誘電体膜56を異なる特性の誘電体膜で形成
すれば、形成される各容量部はその特性が相違されたも
のとなる。例えば、第1及び第2の誘電体膜を、常誘電
体膜と強誘電体膜とすれば、前記したようなメモリ素子
として或いはアナログ素子としての容量部を有する半導
体装置の製造が可能となる。
【0005】
【発明が解決しようとする課題】しかしながら、従来の
技術の技術では、異なる特性の誘電体膜をそれぞれ個別
に形成しているため、次のような問題が生じている。第
1の問題点は、複数種類の容量を形成するには工程数が
容量形成の工程数分増加し、製造に時間がかかることで
ある。第2の問題点は、第1の特性の誘電体膜を形成し
た後、第2以降の特性の誘電体膜を形成する際には、既
に形成されている容量による段差が存在し、段差に敏感
な膜形成法、例えばゾル−ゲル法等が使用できず、成膜
方法が制限されることである。第3の問題点は、先に形
成した誘電体膜が、次に形成する誘電体膜の形成時の処
理により特性に影響を受け、形成した時に比べ特性が変
化することである。例えば第1の誘電体膜の形成温度が
400℃で第2の誘電体膜の形成温度が600℃程度で
ある場合、第2の誘電体膜の形成中に第1の誘電体膜は
成膜時より高い温度の熱処理を受けていることになり、
構造変化や構成元素の膜外への拡散等により、特性が変
化してしまう。
【0006】本発明の目的は、特性の異なる誘電体膜
を、少ない工程でしかもその特性を変化させることなく
容易にかつ選択的に形成することを可能にした製造方法
を提供することにある。
【0007】
【課題を解決するための手段】本発明の製造方法は、基
板上に一の特性の誘電体膜を形成する工程と、形成され
た前記誘電体膜を選択的に熱処理して他の特性に変質さ
せる工程を含んでいる。具体的には、誘電体膜を構成す
る粒径を大きくする工程を含んでいる。この場合、選択
的な熱処理を行う方法として、誘電体膜に局所的にレー
ザを照射して加熱する方法が採用できる。また、本発明
の製造方法は、基板上に異なる種類の導体膜をそれぞれ
選択的に形成する工程と、これら導体膜を覆うように一
の特性の誘電体膜を形成する工程と、前記誘電体膜に対
して熱処理を行い前記異なる種類の各導体膜上の誘電体
膜の特性を相違させる工程とを含んでいる。この場合、
一の導体膜は異なる種類の導体膜を積層した構造であ
り、他の導体膜は単層構造としてもよい。また、誘電体
膜に対する熱処理は、誘電体膜を形成する際の熱処理で
あってもよい。さらに、本発明の製造方法は、基板上に
一の特性の誘電体膜を形成する工程と、形成された誘電
体膜上の異なる領域にそれぞれ異なる種類の導体膜を形
成する工程と、熱処理して前記異なる導体膜の直下の前
記誘電体膜の特性を相違させる工程とを含んでいる。
【0008】
【発明の実施の形態】図1は本発明の第1の実施形態を
工程順に示す断面図である。先ず、図1(a)のよう
に、シリコン基板11上に形成したシリコン酸化膜12
上に白金を成膜し、これを選択的にエッチングして各容
量部にそれぞれ下部電極13A,13Bを形成する。次
いで、図1(b)のように、全面に強誘電体であるPZ
T14をゾル−ゲル法でスピンコートして650℃で焼
成し形成する。その後、図1(c)のように、一方の下
部電極上のPZTに対してレーザによる熱処理を行うこ
とにより、この領域15の粒径を大きくでき、この領域
のPZT14の特性をレーザの熱処理を行わない領域の
特性と相違させる。その後、図1(d)のように、熱処
理を行った領域15と行わない領域16の上にそれぞれ
白金を選択形成して上部電極17を形成する。これによ
り、各容量部では、容量絶縁膜の特性が異なり、それぞ
れ異なる特性を持つ容量部として形成される。
【0009】図2に本発明の第2の実施形態を工程順に
示す断面図である。先ず、図2(a)のように、シリコ
ン基板21上のシリコン酸化膜22上に白金を成膜し、
これを選択的にエッチングして下部電極23を形成す
る。次いで、図2(b)のように、これと異なる他の領
域にはIr/IrO2 の積層膜をスパッタ成膜し、かつ
前記白金の下部電極23とは異なる領域を残すようにパ
ターニングして下部電極24を形成する。しかる上で、
図2(c)のように、全面に強誘電体であるPZT25
をゾル−ゲル法でスピンコートし650℃で焼成する。
これにより、前記PZT25は、白金下部電極23上に
おいてのみ誘電特性を持つPZT26として形成され
る。これに対し、Ir/IrO2 下部電極24上ではこ
れと異なる特性のPZT27となる。その後、図2
(d)のように、白金下部電極23上とIr/IrO2
下部電極24の上にそれぞれ白金を選択形成して上部電
極28を形成する。これにより、各容量部では、容量絶
縁膜の特性が異なり、それぞれ異なる特性を持つ容量部
として形成される。
【0010】なお、Ir/IrO2 のかわりに多結晶シ
リコンを用いることで、同様に領域26と領域27で異
なる特性を得られ、さらにPZTの形成中に多結晶シリ
コンの一部が酸化され、シリコン酸化膜ができ、PZT
とシリコン酸化膜の積層構造になることで多結晶シリコ
ン上の誘電体を極端に小さくできる。
【0011】図3は本発明の第3の実施形態を工程順に
示す断面図である。先ず、図3(a)のように、シリコ
ン基板31のシリコン酸化膜32上にチタンをスパッタ
リングした後、フォトリソグラフィ技術を用いてパター
ニングしチタン電極33を形成する。その後、全面に白
金34を形成し、これをパターニングすることで、図3
(b)のように、チタン33と白金34の積層構造の下
部電極35Aと、白金のみの下部電極35Bが形成され
る。次いで、図3(b)のように、全面にPZT36を
ゾルーゲル法によりスピンコートし、かつ焼成する。こ
れにより、チタン33と白金34の積層構造の下部電極
35A上の領域37と、白金34の下部電極35B上の
領域38で異なる特性を持つ強誘電体膜が形成される。
その後、図3(d)のように、チタンと白金の積層構造
の下部電極35A上と白金のみの下部電極35Bの上に
それぞれ白金を選択形成して上部電極39を形成する。
これにより、各容量部では、容量絶縁膜の特性が異な
り、それぞれ異なる特性を持つ容量部として形成され
る。
【0012】なお、この実施形態では、PZT15のか
わりにPbTiO3 とPZTの積層構造の誘電体を形成
しても、同様に領域37と領域38で異なる特性を持つ
強誘電体を形成でき、どちらの領域も誘電率を小さくす
ることができる。
【0013】図4は本発明の第4の実施形態を工程順に
示す断面図である。先ず、図4(a)のように、シリコ
ン基板41のシリコン酸化膜42上に白金43を全面に
スパッタリングで形成した後、その上にPZT44をス
パッタリング法で形成する。次いで、図4(b)のよう
に、この上に白金をスパッタリング法とフォトリソグラ
フィ技術で選択形成して白金上部電極45を形成し、ま
た他の領域には金をスパッタリング法とフォトリソグラ
フィ技術で選択形成して金上部電極46を形成する。こ
れら上部電極を形成することにより、その際における熱
処理により、図4(c)のように、白金上部電極45の
直下の領域47と、金上部電極46の直下の領域とで前
記PZT44の特性が相違され、それぞれ異なる強誘電
体特性を持つ容量部が形成される。
【0014】なお、前記した各実施形態では、本発明を
半導体基板上の誘電体容量を形成する例として示してい
るが、特に第1の実施形態の製造方法では、単に異なる
特性の誘電体膜を選択的に形成するような場合に適用で
きることは言うまでもない。
【0015】
【発明の効果】以上説明したように本発明は、一の特性
の誘電体膜に対して選択的に熱処理し、あるいは異なる
種類の導体膜上に誘電体膜を形成して熱処理し、さらに
は誘電体膜上に異なる種類の導体膜を形成して熱処理す
ることで、例えば誘電体膜を構成する粒径を大きくする
等のように、それぞれにおける誘電体膜を変質させ、そ
の特性を選択的に相違させることができるので、一の誘
電体膜を形成するだけで異なる特性の誘電体膜を得るこ
とができる。これにより、製造工程を簡略化することが
できるとともに、誘電体膜をゾル−ゲル法等の容易な方
法で形成することが可能となり、しかも誘電体膜におけ
る熱履歴を解消して特性の安定した誘電体膜をそれぞれ
任意の領域に局所的に製造することが可能となる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態を製造工程順に示す断
面図である。
【図2】本発明の第2の実施形態を製造工程順に示す断
面図である。
【図3】本発明の第3の実施形態を製造工程順に示す断
面図である。
【図4】本発明の第4の実施形態を製造工程順に示す断
面図である。
【図5】従来の製造方法の一例を製造工程順に示す断面
図である。
【符号の説明】
11 シリコン基板 12 シリコン酸化膜 13A,13B 下部電極 14 PZT 15,16 領域 17 上部電極 21 シリコン基板 22 シリコン酸化膜 23 白金下部電極 24 Ir/IrO2 下部電極 25 PZT 26,27 領域 28 上部電極 31 シリコン基板 32 シリコン酸化膜 33 チタン 34 白金 35A,35B 下部電極 36 PZT 37,38 領域 39 上部電極 41 シリコン基板 42 シリコン酸化膜 43 白金 44 PZT 45 白金上部電極 46 金上部電極 47,48 領域
フロントページの続き (51)Int.Cl.7 識別記号 FI H01L 21/8247 27/108 29/788 29/792 (58)調査した分野(Int.Cl.7,DB名) H01L 27/04 H01L 21/268 H01L 21/316 H01L 21/822 H01L 21/8242 H01L 21/8247 H01L 27/108 H01L 29/788 H01L 29/792

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 基板上に誘電体膜を形成する工程と、形
    成された前記誘電体膜を選択的に熱処理して当該誘電体
    膜を構成する粒径を大きくする工程を含むことを特徴と
    する誘電体膜の製造方法。
  2. 【請求項2】 前記選択的な熱処理を行う方法として、
    前記誘電体膜に局所的にレーザを照射して加熱する請求
    項1に記載の誘電体膜の製造方法。
  3. 【請求項3】 基板上に異なる種類の導体膜をそれぞれ
    選択的に形成する工程と、これら導体膜を覆うように一
    の特性の誘電体膜を形成する工程と、前記誘電体膜に対
    して熱処理を行い前記異なる種類の各導体膜上の誘電体
    膜の特性を相違させる工程とを含むことを特徴とする誘
    電体膜の製造方法。
  4. 【請求項4】 前記一の導体膜は異なる種類の導体膜を
    積層した構造であり、他の導体膜は単層構造である請求
    項3に記載の誘電体膜の製造方法。
  5. 【請求項5】 前記誘電体膜に対する熱処理は、誘電体
    膜を形成する際の熱処理である請求項3又は4に記載
    誘電体膜の製造方法。
  6. 【請求項6】 基板上に一の特性の誘電体膜を形成する
    工程と、形成された誘電体膜上の異なる領域にそれぞれ
    異なる種類の導体膜を形成する工程と、熱処理して前記
    異なる導体膜の直下の前記誘電体膜の特性を相違させる
    工程とを含むことを特徴とする誘電体膜の製造方法。
JP8137894A 1996-05-31 1996-05-31 誘電体膜の製造方法 Expired - Fee Related JP3067641B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8137894A JP3067641B2 (ja) 1996-05-31 1996-05-31 誘電体膜の製造方法
US09/436,721 US6159752A (en) 1996-05-31 1999-11-09 Method of forming para-dielectric and ferro-dielectric capacitors over a silicon substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8137894A JP3067641B2 (ja) 1996-05-31 1996-05-31 誘電体膜の製造方法

Publications (2)

Publication Number Publication Date
JPH09321227A JPH09321227A (ja) 1997-12-12
JP3067641B2 true JP3067641B2 (ja) 2000-07-17

Family

ID=15209168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8137894A Expired - Fee Related JP3067641B2 (ja) 1996-05-31 1996-05-31 誘電体膜の製造方法

Country Status (2)

Country Link
US (1) US6159752A (ja)
JP (1) JP3067641B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100510101B1 (ko) * 1998-12-31 2006-04-21 매그나칩 반도체 유한회사 반도체 소자의 아날로그 캐패시터 제조 방법
JP3738816B2 (ja) 1999-04-06 2006-01-25 セイコーエプソン株式会社 半導体装置およびその製造方法
US6495878B1 (en) * 1999-08-02 2002-12-17 Symetrix Corporation Interlayer oxide containing thin films for high dielectric constant application
JP2004152796A (ja) 2002-10-28 2004-05-27 Toshiba Corp 半導体装置及びその製造方法
US8114734B2 (en) * 2008-10-21 2012-02-14 United Microelectronics Corp. Metal capacitor and method of making the same
JP2009081446A (ja) * 2008-10-31 2009-04-16 Seiko Epson Corp 強誘電体の製造方法
JP5504993B2 (ja) * 2010-03-15 2014-05-28 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5766011B2 (ja) * 2011-05-06 2015-08-19 京セラ株式会社 静電容量素子
JP5831798B2 (ja) * 2011-09-15 2015-12-09 株式会社リコー 電気機械変換膜の製造方法
JP6149578B2 (ja) * 2013-07-30 2017-06-21 富士通セミコンダクター株式会社 電子デバイスの製造方法
JP7156369B2 (ja) 2018-04-27 2022-10-19 株式会社村田製作所 キャパシタ集合体

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4044222A (en) * 1976-01-16 1977-08-23 Western Electric Company, Inc. Method of forming tapered apertures in thin films with an energy beam
US4437139A (en) * 1982-12-17 1984-03-13 International Business Machines Corporation Laser annealed dielectric for dual dielectric capacitor
JPS60116166A (ja) * 1983-11-29 1985-06-22 Fujitsu Ltd 半導体装置の製造方法
US4894115A (en) * 1989-02-14 1990-01-16 General Electric Company Laser beam scanning method for forming via holes in polymer materials
US5424244A (en) * 1992-03-26 1995-06-13 Semiconductor Energy Laboratory Co., Ltd. Process for laser processing and apparatus for use in the same
US5422513A (en) * 1992-10-16 1995-06-06 Martin Marietta Corporation Integrated circuit chip placement in a high density interconnect structure
US5555486A (en) * 1994-12-29 1996-09-10 North Carolina State University Hybrid metal/metal oxide electrodes for ferroelectric capacitors
TW306064B (en) * 1996-08-16 1997-05-21 United Microelectronics Corp Semiconductor memory device with capacitor (part 6)

Also Published As

Publication number Publication date
US6159752A (en) 2000-12-12
JPH09321227A (ja) 1997-12-12

Similar Documents

Publication Publication Date Title
JP3056973B2 (ja) 高誘電率材料を使用する記憶キャパシタの製造方法
US6376325B1 (en) Method for fabricating a ferroelectric device
JP2573384B2 (ja) 半導体記憶装置とその製造方法
JP3067641B2 (ja) 誘電体膜の製造方法
JP2830845B2 (ja) 半導体記憶装置
US6410344B1 (en) Ferroelectric random access memory device and method for the manufacture thereof
JPH04288871A (ja) 表面積が極大化された電荷保存電極用シリコン層製造方法
JP3246274B2 (ja) 半導体装置
JP3199388B2 (ja) 集積回路の製造方法
KR100269331B1 (ko) 고유전체막을 구비하는 커패시터 형성방법
JP3159561B2 (ja) 結晶性薄膜用電極
JP2875777B2 (ja) 半導体装置
JP2003060168A (ja) 強誘電体薄膜の製造方法およびこれを用いた強誘電体メモリの製造方法
JP2000174213A (ja) 半導体装置及びその製造方法
KR20060035975A (ko) 저항체를 구비한 반도체 집적 회로 및 그 제조방법
JP2000503725A (ja) 誘電率εの高い誘電体層または強誘電体層の製造方法
JPH04287968A (ja) 集積回路装置およびその製造方法
JP3130299B2 (ja) 容量素子およびその製造方法
JPH0499057A (ja) 半導体装置とその製造方法
JP2000106360A (ja) 構造化された材料層を形成するための方法
JPH11238855A (ja) 半導体装置およびその製造方法
JP3248475B2 (ja) 強誘電体不揮発メモリセル構造の製造方法
JPH11220105A (ja) 強誘電体メモリ装置およびその製造方法
KR950010874B1 (ko) 반도체 장치의 캐패시터 형성방법
KR0165307B1 (ko) 저항소자를 갖는 반도체 메모리장치 및 그 제조방법

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19991130

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000418

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090519

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100519

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110519

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110519

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120519

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120519

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130519

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140519

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees