JP3130299B2 - 容量素子およびその製造方法 - Google Patents
容量素子およびその製造方法Info
- Publication number
- JP3130299B2 JP3130299B2 JP11110756A JP11075699A JP3130299B2 JP 3130299 B2 JP3130299 B2 JP 3130299B2 JP 11110756 A JP11110756 A JP 11110756A JP 11075699 A JP11075699 A JP 11075699A JP 3130299 B2 JP3130299 B2 JP 3130299B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- forming
- electrode
- film
- crystal grains
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000003990 capacitor Substances 0.000 claims description 20
- 239000013078 crystal Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 10
- 238000005245 sintering Methods 0.000 claims description 8
- 239000012212 insulator Substances 0.000 claims description 6
- 239000002245 particle Substances 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 5
- 229910052797 bismuth Inorganic materials 0.000 claims 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims 1
- 239000003989 dielectric material Substances 0.000 claims 1
- 239000010408 film Substances 0.000 description 100
- 239000010409 thin film Substances 0.000 description 34
- 239000002184 metal Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 230000002269 spontaneous effect Effects 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229910015902 Bi 2 O 3 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路に
内蔵される強誘電体膜または高誘電率を有する誘電体膜
を容量絶縁膜とする容量素子およびその製造方法に関す
る。
内蔵される強誘電体膜または高誘電率を有する誘電体膜
を容量絶縁膜とする容量素子およびその製造方法に関す
る。
【０００２】
【従来の技術】近年、民生用電子機器を構成する多くの
半導体装置の高密度化に伴い使用される半導体素子の微
細化が進んできており、電子機器から発生される電磁波
雑音である不要輻射が大きな問題になっている。この不
要輻射低減対策として強誘電体または高誘電率を有する
誘電体膜（以下、これらを高誘電体膜という）を容量絶
縁膜とする大容量の容量素子を半導体集積回路に内蔵す
る技術が注目を浴びている。
半導体装置の高密度化に伴い使用される半導体素子の微
細化が進んできており、電子機器から発生される電磁波
雑音である不要輻射が大きな問題になっている。この不
要輻射低減対策として強誘電体または高誘電率を有する
誘電体膜（以下、これらを高誘電体膜という）を容量絶
縁膜とする大容量の容量素子を半導体集積回路に内蔵す
る技術が注目を浴びている。
【０００３】また、従来にない低動作電圧、高速書き込
みおよび高速読み出し可能な不揮発性ＲＡＭの実用化を
目指し、自発分極特性を有する強誘電体膜を容量絶縁膜
とする容量素子を半導体集積回路の上に形成するための
技術開発が盛んに行われている。
みおよび高速読み出し可能な不揮発性ＲＡＭの実用化を
目指し、自発分極特性を有する強誘電体膜を容量絶縁膜
とする容量素子を半導体集積回路の上に形成するための
技術開発が盛んに行われている。
【０００４】以下図２（ａ）〜（ｃ）を用いて従来の強
誘電体薄膜を用いた容量素子の製造方法を説明する。支
持基板１上に選択的にＰｔ膜よりなる第１の電極２がス
パッタにより形成される（ａ）。つぎに第１の電極２上
にＳｒＢｉ2Ｔａ2Ｏ9よりなる容量絶縁膜３が塗布法ま
たはＣＶＤ（Chemical Vapor Deposition）法またはス
パッタ法により膜厚１００〜２５０ｎｍの範囲内の厚さ
に形成された後、酸素雰囲気中で６５０〜８００℃の範
囲内の温度で焼結される（ｂ）。引き続き膜厚１００〜
３００ｎｍの範囲内の厚さのＰｔ膜よりなる第２の電極
４が、容量絶縁膜３の表面にスパッタ法により形成され
て、図２（ｃ）に示す容量素子が形成される。
誘電体薄膜を用いた容量素子の製造方法を説明する。支
持基板１上に選択的にＰｔ膜よりなる第１の電極２がス
パッタにより形成される（ａ）。つぎに第１の電極２上
にＳｒＢｉ2Ｔａ2Ｏ9よりなる容量絶縁膜３が塗布法ま
たはＣＶＤ（Chemical Vapor Deposition）法またはス
パッタ法により膜厚１００〜２５０ｎｍの範囲内の厚さ
に形成された後、酸素雰囲気中で６５０〜８００℃の範
囲内の温度で焼結される（ｂ）。引き続き膜厚１００〜
３００ｎｍの範囲内の厚さのＰｔ膜よりなる第２の電極
４が、容量絶縁膜３の表面にスパッタ法により形成され
て、図２（ｃ）に示す容量素子が形成される。
【０００５】
【発明が解決しようとする課題】しかしながら上記従来
の製造方法では、容量絶縁膜３が高誘電体として十分な
高誘電率を得るためには、または強誘電体として十分な
自発分極量を確保するためには、最低でも約１００ｎｍ
の大きさの結晶粒を形成することが必要であり、平均の
厚さが約２００ｎｍ程度の容量絶縁膜３では強誘電体薄
膜の結晶粒の大きさが容量絶縁膜としての必要な厚さに
比較して大きくなる。そのため、強誘電体薄膜の表面の
凹凸が大きくなり、このような強誘電体薄膜を用いて容
量素子を製作した場合、絶縁耐圧および誘電率または自
発分極量等の電気特性の大きなばらつきを生じたり、容
量絶縁膜３上に形成された配線に断線が発生したりする
という工程での加工上の問題および容量素子を内蔵する
半導体装置の信頼性上の問題等があった。
の製造方法では、容量絶縁膜３が高誘電体として十分な
高誘電率を得るためには、または強誘電体として十分な
自発分極量を確保するためには、最低でも約１００ｎｍ
の大きさの結晶粒を形成することが必要であり、平均の
厚さが約２００ｎｍ程度の容量絶縁膜３では強誘電体薄
膜の結晶粒の大きさが容量絶縁膜としての必要な厚さに
比較して大きくなる。そのため、強誘電体薄膜の表面の
凹凸が大きくなり、このような強誘電体薄膜を用いて容
量素子を製作した場合、絶縁耐圧および誘電率または自
発分極量等の電気特性の大きなばらつきを生じたり、容
量絶縁膜３上に形成された配線に断線が発生したりする
という工程での加工上の問題および容量素子を内蔵する
半導体装置の信頼性上の問題等があった。
【０００６】本発明は上記従来の課題を解決するもので
あり、容量絶縁膜の表面を平坦化することにより優れた
電気特性と高い信頼性を備えた容量素子およびその製造
方法を提供することを目的とする。
あり、容量絶縁膜の表面を平坦化することにより優れた
電気特性と高い信頼性を備えた容量素子およびその製造
方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に本発明は、支持基板の一表面上に金属膜あるいは導電
性酸化物膜よりなる第１の電極を形成する工程と、第１
の電極上に主成分が強誘電体または高誘電率を有する誘
電体からなる第１の絶縁膜を焼結して形成する工程と、
その第１の絶縁膜上に第２の絶縁膜を熱処理して形成す
る工程と、その第２の絶縁膜上に金属膜あるいは導電性
酸化物膜よりなる第２の電極を形成する工程とを備える
ものである。
に本発明は、支持基板の一表面上に金属膜あるいは導電
性酸化物膜よりなる第１の電極を形成する工程と、第１
の電極上に主成分が強誘電体または高誘電率を有する誘
電体からなる第１の絶縁膜を焼結して形成する工程と、
その第１の絶縁膜上に第２の絶縁膜を熱処理して形成す
る工程と、その第２の絶縁膜上に金属膜あるいは導電性
酸化物膜よりなる第２の電極を形成する工程とを備える
ものである。
【０００８】また第２の絶縁膜を構成する材料の結晶粒
の平均粒径が第１の絶縁膜を構成する材料の平均粒径よ
りも小さいか、または第２の絶縁膜を構成する材料が結
晶以外に非晶質領域を含んでいるものであり、第２の絶
縁膜の主成分が第１の絶縁膜の主成分と同じ強誘電体ま
たは高誘電率を有する誘電体からなり、さらに第２の絶
縁膜を熱処理して形成する工程における処理温度を第１
の絶縁膜を焼結して形成する工程における焼結温度より
も低くしたものである。
の平均粒径が第１の絶縁膜を構成する材料の平均粒径よ
りも小さいか、または第２の絶縁膜を構成する材料が結
晶以外に非晶質領域を含んでいるものであり、第２の絶
縁膜の主成分が第１の絶縁膜の主成分と同じ強誘電体ま
たは高誘電率を有する誘電体からなり、さらに第２の絶
縁膜を熱処理して形成する工程における処理温度を第１
の絶縁膜を焼結して形成する工程における焼結温度より
も低くしたものである。
【０００９】またさらに第１の絶縁膜を構成する材料と
して少なくともＢｉを含む強誘電体を用いたものであ
る。
して少なくともＢｉを含む強誘電体を用いたものであ
る。
【００１０】したがって本発明によれば、強誘電体また
は高誘電率を有する誘電体からなる第１の絶縁膜を焼結
し、その表面の凹凸の大きい第１の絶縁膜の表面を結晶
粒の平均粒径が第１の絶縁膜の平均粒径よりも小さい
か、または結晶以外に非晶質領域を含んでいる第２の絶
縁膜によって被覆することで、表面が平坦な容量絶縁膜
を得ることができる。
は高誘電率を有する誘電体からなる第１の絶縁膜を焼結
し、その表面の凹凸の大きい第１の絶縁膜の表面を結晶
粒の平均粒径が第１の絶縁膜の平均粒径よりも小さい
か、または結晶以外に非晶質領域を含んでいる第２の絶
縁膜によって被覆することで、表面が平坦な容量絶縁膜
を得ることができる。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。
て、図面を参照しながら説明する。
【００１２】図１は本発明の第１の実施の形態における
容量素子の製造方法を説明する工程断面図である。な
お、図１において、図２と対応する部分には同じ符号を
付して説明する。
容量素子の製造方法を説明する工程断面図である。な
お、図１において、図２と対応する部分には同じ符号を
付して説明する。
【００１３】支持基板１上にＰｔ膜よりなる第１の電極
２を５０〜４００ｎｍの範囲内の厚さに形成する（図１
（ａ））。つぎに、第１の電極２上にＳｒＢｉ2Ｔａ2Ｏ
9よりなる第１の絶縁膜５を回転塗布法またはＣＶＤ（C
hemical Vapor Deposition）法、またはスパッタ法を用
いて５０〜２５０ｎｍの範囲内の厚さに形成し、酸素雰
囲気中において８００℃で焼結する（図１（ｂ））。つ
ぎに焼結によって結晶化させ、結晶粒子によって凹凸が
生じた第１の絶縁膜５の表面に第２の絶縁膜としてＴａ
2Ｏ5薄膜６を形成する（図１（ｃ））。つぎにそのＴａ
2Ｏ5薄膜６の表面に膜厚５０〜３００ｎｍの範囲内の厚
さでＰｔ膜よりなる第２の電極４を形成することによ
り、図１（ｄ）に示す容量素子ができる。
２を５０〜４００ｎｍの範囲内の厚さに形成する（図１
（ａ））。つぎに、第１の電極２上にＳｒＢｉ2Ｔａ2Ｏ
9よりなる第１の絶縁膜５を回転塗布法またはＣＶＤ（C
hemical Vapor Deposition）法、またはスパッタ法を用
いて５０〜２５０ｎｍの範囲内の厚さに形成し、酸素雰
囲気中において８００℃で焼結する（図１（ｂ））。つ
ぎに焼結によって結晶化させ、結晶粒子によって凹凸が
生じた第１の絶縁膜５の表面に第２の絶縁膜としてＴａ
2Ｏ5薄膜６を形成する（図１（ｃ））。つぎにそのＴａ
2Ｏ5薄膜６の表面に膜厚５０〜３００ｎｍの範囲内の厚
さでＰｔ膜よりなる第２の電極４を形成することによ
り、図１（ｄ）に示す容量素子ができる。
【００１４】このように上記実施の形態によれば、Ｓｒ
Ｂｉ2Ｔａ2Ｏ9よりなる第１の絶縁膜５の表面に生じた
凹凸部の凹部にはＴａ2Ｏ5薄膜６が埋め込まれることに
よって平坦化され、第１の絶縁膜５と第２の絶縁膜であ
るＴａ2Ｏ5薄膜６とから構成される容量素子の容量絶縁
膜表面は平坦な面を形成することになる。
Ｂｉ2Ｔａ2Ｏ9よりなる第１の絶縁膜５の表面に生じた
凹凸部の凹部にはＴａ2Ｏ5薄膜６が埋め込まれることに
よって平坦化され、第１の絶縁膜５と第２の絶縁膜であ
るＴａ2Ｏ5薄膜６とから構成される容量素子の容量絶縁
膜表面は平坦な面を形成することになる。
【００１５】また、本実施の形態では第２の絶縁膜とし
てＴａ2Ｏ5薄膜を用いたが、Ｂｉ2Ｏ3薄膜など他の絶縁
膜を用いても同様の効果を得ることは可能である。
てＴａ2Ｏ5薄膜を用いたが、Ｂｉ2Ｏ3薄膜など他の絶縁
膜を用いても同様の効果を得ることは可能である。
【００１６】つぎに本発明の第２の実施の形態について
説明する。本実施の形態における容量素子の製造工程は
第１の実施の形態と同じであり、第１の実施の形態との
相違点は第２の絶縁膜として用いる絶縁材料が異なるこ
とである。
説明する。本実施の形態における容量素子の製造工程は
第１の実施の形態と同じであり、第１の実施の形態との
相違点は第２の絶縁膜として用いる絶縁材料が異なるこ
とである。
【００１７】第１の実施の形態の場合と同様に支持基板
１上に第１の電極膜２、第１の絶縁膜５を形成し、その
表面に回転塗布法により第２の絶縁膜として（ＢａxＳ
ｒ1-x）ＴｉＯ3薄膜７を形成させたのち、その表面に第
２の電極４を形成することにより、第２の実施の形態の
容量素子が形成される。
１上に第１の電極膜２、第１の絶縁膜５を形成し、その
表面に回転塗布法により第２の絶縁膜として（ＢａxＳ
ｒ1-x）ＴｉＯ3薄膜７を形成させたのち、その表面に第
２の電極４を形成することにより、第２の実施の形態の
容量素子が形成される。
【００１８】このように上記実施の形態によれば、Ｓｒ
Ｂｉ2Ｔａ2Ｏ9薄膜よりなる第１の絶縁膜５の表面に生
じた凹凸部の凹部にはＳｒＢｉ2Ｔａ2Ｏ9薄膜の結晶よ
りも結晶粒の小さな（ＢａxＳｒ1-x）ＴｉＯ3薄膜７が
埋め込まれることにより平坦化され、第１の絶縁膜５と
第２の絶縁膜である（ＢａxＳｒ1-x）ＴｉＯ3薄膜７と
から構成される容量素子の容量絶縁膜表面は平坦な面を
形成することになる。
Ｂｉ2Ｔａ2Ｏ9薄膜よりなる第１の絶縁膜５の表面に生
じた凹凸部の凹部にはＳｒＢｉ2Ｔａ2Ｏ9薄膜の結晶よ
りも結晶粒の小さな（ＢａxＳｒ1-x）ＴｉＯ3薄膜７が
埋め込まれることにより平坦化され、第１の絶縁膜５と
第２の絶縁膜である（ＢａxＳｒ1-x）ＴｉＯ3薄膜７と
から構成される容量素子の容量絶縁膜表面は平坦な面を
形成することになる。
【００１９】また、本実施の形態では第２の絶縁膜とし
て（ＢａxＳｒ1-x）ＴｉＯ3薄膜７を用いたが、ＳｒＢ
ｉ2Ｔａ2Ｏ9薄膜よりなる第１の絶縁膜５の結晶粒より
粒径が小さな他の絶縁体を用いても同様の効果を得るこ
とができる。
て（ＢａxＳｒ1-x）ＴｉＯ3薄膜７を用いたが、ＳｒＢ
ｉ2Ｔａ2Ｏ9薄膜よりなる第１の絶縁膜５の結晶粒より
粒径が小さな他の絶縁体を用いても同様の効果を得るこ
とができる。
【００２０】つぎに本発明の第３の実施の形態について
説明する。本実施の形態における容量素子の製造工程は
第１の実施の形態と同じであり、第１の実施の形態との
相違点は第２の絶縁膜として用いる絶縁材料は第１の実
施の形態と同じ材料であるが、その熱処理方法が異なる
ことである。
説明する。本実施の形態における容量素子の製造工程は
第１の実施の形態と同じであり、第１の実施の形態との
相違点は第２の絶縁膜として用いる絶縁材料は第１の実
施の形態と同じ材料であるが、その熱処理方法が異なる
ことである。
【００２１】第１、第２の実施の形態の場合と同様に支
持基板１上に第１の電極膜２、第１の絶縁膜５を形成
し、その表面に第２の絶縁膜としてＳｒＢｉ2Ｔａ2Ｏ9
薄膜８を回転塗布法あるいはＣＶＤ法、またはスパッタ
法を用いて膜厚２０〜５０ｎｍ形成し、６００℃で熱処
理して形成させたのち、その表面に第２の電極４を形成
することにより、第３の実施の形態の容量素子が形成さ
れる。
持基板１上に第１の電極膜２、第１の絶縁膜５を形成
し、その表面に第２の絶縁膜としてＳｒＢｉ2Ｔａ2Ｏ9
薄膜８を回転塗布法あるいはＣＶＤ法、またはスパッタ
法を用いて膜厚２０〜５０ｎｍ形成し、６００℃で熱処
理して形成させたのち、その表面に第２の電極４を形成
することにより、第３の実施の形態の容量素子が形成さ
れる。
【００２２】このように上記実施の形態によれば、Ｓｒ
Ｂｉ2Ｔａ2Ｏ9薄膜よりなる第１の絶縁膜５の表面に生
じた凹凸部の凹部には熱処理温度が低いことにより粒径
が第１の絶縁膜５より小さいＳｒＢｉ2Ｔａ2Ｏ9薄膜８
によって埋められているため、第１の絶縁膜５と第２の
絶縁膜であるＳｒＢｉ2Ｔａ2Ｏ9薄膜８とから構成され
る容量素子の容量絶縁膜表面は平坦な面を形成すること
になる。
Ｂｉ2Ｔａ2Ｏ9薄膜よりなる第１の絶縁膜５の表面に生
じた凹凸部の凹部には熱処理温度が低いことにより粒径
が第１の絶縁膜５より小さいＳｒＢｉ2Ｔａ2Ｏ9薄膜８
によって埋められているため、第１の絶縁膜５と第２の
絶縁膜であるＳｒＢｉ2Ｔａ2Ｏ9薄膜８とから構成され
る容量素子の容量絶縁膜表面は平坦な面を形成すること
になる。
【００２３】さらに本実施の形態の場合、第１の絶縁膜
５のＳｒＢｉ2Ｔａ2Ｏ9薄膜における焼結温度と第２の
絶縁膜であるＳｒＢｉ2Ｔａ2Ｏ9薄膜８の熱処理温度と
では異なっており、結晶化の程度は異なるが単一物質で
容量絶縁膜を構成できるため、第２の絶縁膜形成用の設
備を設ける必要がなくなり、コスト的に有利となる。ま
た成分的に同一物質であるため第１の絶縁膜と第２の絶
縁膜間の膜剥離（通常、熱ストレス等により発生するこ
とがある）を心配する必要がない等の利点がある。
５のＳｒＢｉ2Ｔａ2Ｏ9薄膜における焼結温度と第２の
絶縁膜であるＳｒＢｉ2Ｔａ2Ｏ9薄膜８の熱処理温度と
では異なっており、結晶化の程度は異なるが単一物質で
容量絶縁膜を構成できるため、第２の絶縁膜形成用の設
備を設ける必要がなくなり、コスト的に有利となる。ま
た成分的に同一物質であるため第１の絶縁膜と第２の絶
縁膜間の膜剥離（通常、熱ストレス等により発生するこ
とがある）を心配する必要がない等の利点がある。
【００２４】なお、上記第１、第２、第３の実施の形態
では、第１の絶縁膜５として強誘電体のＳｒＢｉ2Ｔａ2
Ｏ9薄膜を用いたが、他の誘電体薄膜を用いることも可
能である。特に第１の絶縁膜５としてＢｉ4Ｔｉ3Ｏ12や
ＳｒＢｉ2Ｔａ2Ｏ9、あるいはＳｒＢｉ2Ｎｂ2Ｏ9などの
ようなＢｉを含む強誘電体薄膜を用いる場合は、これら
の粒子径が他種の誘電体薄膜に比べて大きいため、本発
明による製造方法は容量素子の耐電圧向上に対して非常
に効果的である。また容量素子用の第１の電極および第
２の電極の電極用金属としてＰｔ膜を用いたが、他の金
属またはＲｕＯ2のような導電性酸化物を用いても同様
の効果を得ることができる。
では、第１の絶縁膜５として強誘電体のＳｒＢｉ2Ｔａ2
Ｏ9薄膜を用いたが、他の誘電体薄膜を用いることも可
能である。特に第１の絶縁膜５としてＢｉ4Ｔｉ3Ｏ12や
ＳｒＢｉ2Ｔａ2Ｏ9、あるいはＳｒＢｉ2Ｎｂ2Ｏ9などの
ようなＢｉを含む強誘電体薄膜を用いる場合は、これら
の粒子径が他種の誘電体薄膜に比べて大きいため、本発
明による製造方法は容量素子の耐電圧向上に対して非常
に効果的である。また容量素子用の第１の電極および第
２の電極の電極用金属としてＰｔ膜を用いたが、他の金
属またはＲｕＯ2のような導電性酸化物を用いても同様
の効果を得ることができる。
【００２５】
【発明の効果】本発明は、支持基板の一表面上に金属膜
あるいは導電性酸化物膜よりなる第１の電極を形成する
工程と、その第１の電極上に主成分が強誘電体または高
誘電率を有する誘電体からなる第１の絶縁膜を焼結して
形成する工程と、その第１の絶縁膜上に第２の絶縁膜を
焼結して形成する工程と、その第２の絶縁膜上に金属膜
あるいは導電性酸化物膜よりなる第２の電極を形成する
工程とを備えているために、結晶粒の凹凸による大きな
段差を有する誘電体薄膜の表面にもう一つの絶縁膜を積
層することにより、凹凸を生じる原因となる結晶を作ら
ない非晶質領域、または第１の絶縁膜を構成する誘電体
薄膜の結晶粒よりも小さな結晶粒からなる第２の絶縁膜
で覆うことで表面が平坦な容量絶縁膜を得ることがで
き、耐電圧の向上、さらには加工工程の簡略化を実現で
きるものである。
あるいは導電性酸化物膜よりなる第１の電極を形成する
工程と、その第１の電極上に主成分が強誘電体または高
誘電率を有する誘電体からなる第１の絶縁膜を焼結して
形成する工程と、その第１の絶縁膜上に第２の絶縁膜を
焼結して形成する工程と、その第２の絶縁膜上に金属膜
あるいは導電性酸化物膜よりなる第２の電極を形成する
工程とを備えているために、結晶粒の凹凸による大きな
段差を有する誘電体薄膜の表面にもう一つの絶縁膜を積
層することにより、凹凸を生じる原因となる結晶を作ら
ない非晶質領域、または第１の絶縁膜を構成する誘電体
薄膜の結晶粒よりも小さな結晶粒からなる第２の絶縁膜
で覆うことで表面が平坦な容量絶縁膜を得ることがで
き、耐電圧の向上、さらには加工工程の簡略化を実現で
きるものである。
【図１】本発明の実施の形態における容量素子の製造方
法を示す工程断面図
法を示す工程断面図
【図２】従来の容量素子の製造方法を示す工程断面図
１ 支持基板 ２ Ｐｔ膜（第１の電極膜） ４ Ｐｔ膜（第２の電極膜） ５ ＳｒＢｉ2Ｔａ2Ｏ9薄膜（第１の絶縁膜） ６ Ｔａ2Ｏ5薄膜（第２の絶縁膜） ７ （ＢａxＳｒ1-x）ＴｉＯ3薄膜（第２の絶縁膜） ８ 非晶質ＳｒＢｉ2Ｔａ2Ｏ9薄膜（第２の絶縁膜）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 有田 浩二 大阪府高槻市幸町１番１号 松下電子工 業株式会社内 (72)発明者 上本 康裕 大阪府高槻市幸町１番１号 松下電子工 業株式会社内 (56)参考文献 特開 平８−340085（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/10 451 H01L 21/822 H01L 21/8242 H01L 27/04 H01L 27/108
Claims (12)
- 【請求項１】 支持基板と、前記支持基板上に形成され
た第１の電極と、前記第１の電極上に形成され、強誘電
体または高誘電体で構成された第１の絶縁膜と、前記第
１の絶縁膜上に形成され、前記第１の絶縁膜と同一の材
料で構成された第２の絶縁膜と、前記第２の絶縁膜上に
形成された第２の電極とを有し、前記第２の絶縁膜を構
成する絶縁体の結晶粒の平均粒径が、前記第１の絶縁膜
を構成する絶縁体の結晶粒の平均粒径よりも小さいこと
を特徴とする容量素子。 - 【請求項２】 前記第１の絶縁膜が、粒径が１００ｎｍ
を超える結晶粒を有することを特徴とする請求項１記載
の容量素子。 - 【請求項３】 支持基板と、前記支持基板上に形成され
た第１の電極と、前記第１の電極上に形成され、強誘電
体または高誘電体で構成された第１の絶縁膜と、前記第
１の絶縁膜上に形成され、前記第１の絶縁膜と同一の材
料で構成された第２の絶縁膜と、前記第２の絶縁膜上に
形成された第２の電極とを有し、前記第１の絶縁膜が、
粒径が１００ｎｍを超える結晶粒を含み、前記第２の絶
縁膜を構成する絶縁体の結晶粒の平均粒径が、前記第１
の絶縁膜を構成する絶縁体の結晶粒の平均粒径よりも小
さいことを特徴とする容量素子。 - 【請求項４】 前記第１の絶縁膜の膜厚が５０ｎｍない
し２５０ｎｍであることを特徴とする請求項１ないし請
求項３に記載の容量素子。 - 【請求項５】 前記第２の絶縁膜の膜厚が２０ｎｍない
し５０ｎｍであることを特徴とする請求項１ないし請求
項４に記載の容量素子。 - 【請求項６】 前記第２の絶縁膜が、非晶質領域を含む
ことを特徴とする請求項１ないし請求項５に記載の容量
素子。 - 【請求項７】 支持基板上に第１の電極を形成する工程
と、前記第１の電極上に強誘電体または高誘電体を主成
分とする第１の絶縁膜を形成する工程と、前記第１の絶
縁膜を焼結する工程と、前記第１の絶縁膜上に強誘電体
または高誘電体を主成分とし、平均粒径が前記第１の絶
縁膜を構成する絶縁体の結晶粒の平均粒径よりも小さい
第２の絶縁膜を形成する工程と、前記第１の絶縁膜を焼
結する温度よりも低い温度で前記第２の絶縁膜を熱処理
する工程と、前記第２の絶縁膜上に第２の電極を形成す
る工程とを有することを特徴とする容量素子の製造方
法。 - 【請求項８】 前記第１の絶縁膜の主成分と前記第２の
絶縁膜の主成分とが同じであることを特徴とする請求項
７記載の容量素子の製造方法。 - 【請求項９】 前記第１の絶縁膜の膜厚が５０ｎｍない
し２５０ｎｍであることを特徴とする請求項７または請
求項８に記載の容量素子の製造方法。 - 【請求項１０】 前記第２の絶縁膜の膜厚が２０ｎｍな
いし５０ｎｍであることを特徴とする請求項７ないし請
求項９に記載の容量素子の製造方法。 - 【請求項１１】 前記第２の絶縁膜が、非晶質領域を含
むことを特徴とする請求項７ないし請求項１０に記載の
容量素子の製造方法。 - 【請求項１２】 第１の絶縁膜を構成する材料がビスマ
ス（Ｂｉ）を含む強誘電体を有することを特徴とする請
求項７ないし請求項１１に記載の容量素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11110756A JP3130299B2 (ja) | 1999-04-19 | 1999-04-19 | 容量素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11110756A JP3130299B2 (ja) | 1999-04-19 | 1999-04-19 | 容量素子およびその製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7178524A Division JP3012785B2 (ja) | 1995-07-14 | 1995-07-14 | 容量素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11330391A JPH11330391A (ja) | 1999-11-30 |
| JP3130299B2 true JP3130299B2 (ja) | 2001-01-31 |
Family
ID=14543778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11110756A Expired - Fee Related JP3130299B2 (ja) | 1999-04-19 | 1999-04-19 | 容量素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3130299B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6194195B1 (en) | 1991-12-27 | 2001-02-27 | Kyowa Hakko Kogyo Co., Ltd. | Strains of streptomyces producing endothelin antagonistic peptides |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100449894B1 (ko) * | 2002-01-31 | 2004-09-22 | 한국과학기술원 | 상이한 분말크기분포를 이용한 고 유전상수 및 저오차특성을 가지는 내장형 캐패시터 필름조성물 및 그제조방법 |
| JP3986859B2 (ja) | 2002-03-25 | 2007-10-03 | 富士通株式会社 | 薄膜キャパシタ及びその製造方法 |
| JP2008197296A (ja) | 2007-02-13 | 2008-08-28 | Sony Corp | エレクトロウェッティングデバイス及びその製造方法 |
-
1999
- 1999-04-19 JP JP11110756A patent/JP3130299B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6194195B1 (en) | 1991-12-27 | 2001-02-27 | Kyowa Hakko Kogyo Co., Ltd. | Strains of streptomyces producing endothelin antagonistic peptides |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11330391A (ja) | 1999-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3012785B2 (ja) | 容量素子 | |
| US5122923A (en) | Thin-film capacitors and process for manufacturing the same | |
| JP3092659B2 (ja) | 薄膜キャパシタ及びその製造方法 | |
| US6046467A (en) | Semiconductor device having capacitor | |
| US6670668B2 (en) | Microelectronic structure, method for fabricating it and its use in a memory cell | |
| JP3130299B2 (ja) | 容量素子およびその製造方法 | |
| JP2846310B1 (ja) | 半導体装置及びその製造方法 | |
| KR100237666B1 (ko) | 반도체장치의 제조방법 | |
| JPH0687493B2 (ja) | 薄膜コンデンサ | |
| JP2000208440A (ja) | 半導体素子のキャパシタ―電極用白金膜の形成方法 | |
| JP2000503725A (ja) | 誘電率εの高い誘電体層または強誘電体層の製造方法 | |
| JPH0687490B2 (ja) | 薄膜コンデンサおよびその製造方法 | |
| US6762091B2 (en) | Methods for manufacturing semiconductor devices having a metal layer | |
| JP2000156473A (ja) | 半導体装置およびその製造方法、キャパシタの製造方法 | |
| JP4659436B2 (ja) | 半導体装置の製造方法 | |
| JPH11126876A (ja) | 半導体装置およびその製造方法 | |
| JP2658819B2 (ja) | 薄膜キャパシタ | |
| US6238932B1 (en) | Method for fabricating reliable multilayer bottom electrode for ferroelectric capacitors | |
| JPH10340994A (ja) | 半導体装置の製造方法 | |
| JPS61265856A (ja) | キャパシタおよびその製造方法 | |
| JP5030349B2 (ja) | 誘電体膜の作製方法 | |
| KR950010874B1 (ko) | 반도체 장치의 캐패시터 형성방법 | |
| US7364968B2 (en) | Capacitor in semiconductor device and manufacturing method | |
| JPH09246082A (ja) | 容量素子およびその製造方法 | |
| JP2927252B2 (ja) | 薄膜キャパシタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071117 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081117 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |