JP2000208440A - 半導体素子のキャパシタ―電極用白金膜の形成方法 - Google Patents
半導体素子のキャパシタ―電極用白金膜の形成方法Info
- Publication number
- JP2000208440A JP2000208440A JP11369608A JP36960899A JP2000208440A JP 2000208440 A JP2000208440 A JP 2000208440A JP 11369608 A JP11369608 A JP 11369608A JP 36960899 A JP36960899 A JP 36960899A JP 2000208440 A JP2000208440 A JP 2000208440A
- Authority
- JP
- Japan
- Prior art keywords
- platinum film
- platinum
- film
- inert gas
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
Abstract
(57)【要約】
【課題】表面の粗さの増加、微細ホール形成等のように
高温工程により引き起こされる白金膜の物理的特性の劣
化を防止できる半導体素子のキャパシター電極用白金膜
形成方法を提供する。 【解決手段】本発明は白金膜蒸着のためのスパッタリン
グ時のプラズマガスとしてＡｒ／Ｏ2ガスを使用し、蒸
着される白金膜に酸素原子が置換型に形成させる。白金
膜は酸素とほとんど反応しない貴金属（noble metal）
として侵入した酸素原子は薄膜内に置換型で存在し、上
記置換型で形成された酸素原子は白金原子（Ｐｔ）等の
運動性を妨害して白金結晶粒が大きく成長することを抑
制して白金膜表面及び誘電体との界面の粗さが改善され
る結果、熱工程後冷却の時誘電体薄膜との熱膨張係数差
によって白金膜に誘発される微細ホールを抑制できる。
高温工程により引き起こされる白金膜の物理的特性の劣
化を防止できる半導体素子のキャパシター電極用白金膜
形成方法を提供する。 【解決手段】本発明は白金膜蒸着のためのスパッタリン
グ時のプラズマガスとしてＡｒ／Ｏ2ガスを使用し、蒸
着される白金膜に酸素原子が置換型に形成させる。白金
膜は酸素とほとんど反応しない貴金属（noble metal）
として侵入した酸素原子は薄膜内に置換型で存在し、上
記置換型で形成された酸素原子は白金原子（Ｐｔ）等の
運動性を妨害して白金結晶粒が大きく成長することを抑
制して白金膜表面及び誘電体との界面の粗さが改善され
る結果、熱工程後冷却の時誘電体薄膜との熱膨張係数差
によって白金膜に誘発される微細ホールを抑制できる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子製造方
法に関し、特にキャパシター電極用白金（Ｐｔ）膜形成
方法に関する。
法に関し、特にキャパシター電極用白金（Ｐｔ）膜形成
方法に関する。
【０００２】
【従来技術】ＤＲＡＭ（Dynamic Random Access Memor
y）をはじめとする半導体素子の高集積化によってキャ
パシターの充分な静電容量を確保することが大きな課題
として浮び上がっている。これを解決する一つの方案と
して、キャパシターの下部電極の電荷貯蔵電極の表面積
を増加させる技術に対する多くの研究・開発が進められ
てきた。しかし、やはり高集積化に伴う工程マージンの
低下のため、電荷貯蔵電極の表面積を増加させるには限
界がある。
y）をはじめとする半導体素子の高集積化によってキャ
パシターの充分な静電容量を確保することが大きな課題
として浮び上がっている。これを解決する一つの方案と
して、キャパシターの下部電極の電荷貯蔵電極の表面積
を増加させる技術に対する多くの研究・開発が進められ
てきた。しかし、やはり高集積化に伴う工程マージンの
低下のため、電荷貯蔵電極の表面積を増加させるには限
界がある。
【０００３】このような限界を克服するために超高集積
ＤＲＡＭには高誘電体であるＢＳＴ等の高誘電物質をキ
ャパシター誘電膜で使用する高誘電体キャパシターが適
用されている。これは、キャパシターの静電容量が誘電
率に比例する原理を適用したものである。
ＤＲＡＭには高誘電体であるＢＳＴ等の高誘電物質をキ
ャパシター誘電膜で使用する高誘電体キャパシターが適
用されている。これは、キャパシターの静電容量が誘電
率に比例する原理を適用したものである。
【０００４】一方、次世代非揮発性メモリー素子として
脚光を浴びいている強誘電体メモリー素子（ＦｅＲＡ
Ｍ）においては、キャパシターを構成する誘電物質とし
てＳｒＢｉ2Ｔａ2Ｏ9（ＳＢＴ）、Ｐｂ（ＺｒxＴ
ｉ1-x）Ｏ3（ＰＺＴ）等の強誘電物質が使われている。
脚光を浴びいている強誘電体メモリー素子（ＦｅＲＡ
Ｍ）においては、キャパシターを構成する誘電物質とし
てＳｒＢｉ2Ｔａ2Ｏ9（ＳＢＴ）、Ｐｂ（ＺｒxＴ
ｉ1-x）Ｏ3（ＰＺＴ）等の強誘電物質が使われている。
【０００５】このように、高誘電体キャパシター又は強
誘電体キャパシターを製造する場合において、優れた誘
電体薄膜特性を確保するためには、上・下部電極及びそ
の周辺物質の選択と適切な工程の制御が必要である。
誘電体キャパシターを製造する場合において、優れた誘
電体薄膜特性を確保するためには、上・下部電極及びそ
の周辺物質の選択と適切な工程の制御が必要である。
【０００６】現在、高誘電体キャパシター又は強誘電体
キャパシターの上・下部電極材料として電極特性に優れ
た白金（Ｐｔ）が主として使用されている。白金膜は、
酸素との反応性がほとんどないため、オキサイド系の誘
電体との接合でオキサイド化合物を形成せず、また誘電
体特性を向上させるために行なわれる酸素雰囲気での高
温熱工程等に対しても優れた化学的安全性を有してい
る。
キャパシターの上・下部電極材料として電極特性に優れ
た白金（Ｐｔ）が主として使用されている。白金膜は、
酸素との反応性がほとんどないため、オキサイド系の誘
電体との接合でオキサイド化合物を形成せず、また誘電
体特性を向上させるために行なわれる酸素雰囲気での高
温熱工程等に対しても優れた化学的安全性を有してい
る。
【０００７】図１は、従来技術によって形成された強誘
電体キャパシターの断面を示したものであり、白金膜
（１２Ａ、１２Ｂ）の粗い表面（Ａ）と微細ホール
（Ｂ）が誘発された状態を表している。説明していない
図面の符号’１０’は絶縁酸化膜、’１１’はＴｉＯ2
接着層、’１３’は強誘電体膜を各々表す。
電体キャパシターの断面を示したものであり、白金膜
（１２Ａ、１２Ｂ）の粗い表面（Ａ）と微細ホール
（Ｂ）が誘発された状態を表している。説明していない
図面の符号’１０’は絶縁酸化膜、’１１’はＴｉＯ2
接着層、’１３’は強誘電体膜を各々表す。
【０００８】図１を参照すれば、高誘電体キャパシター
又は強誘電体キャパシターの形成工程の特性上数回の高
温工程を経ることになる。ところが、このような数回の
高温工程を経ながら白金（Ｐｔ）原子等の高温での高い
運動性によって結晶粒径が大きく成長して白金膜の表面
は粗くなり、熱工程後冷却の時、白金膜の熱膨張係数が
誘電体より大きいために白金膜は大きく収縮しながら白
金膜に部分的に微細なホール（hole）が発生することに
なる。
又は強誘電体キャパシターの形成工程の特性上数回の高
温工程を経ることになる。ところが、このような数回の
高温工程を経ながら白金（Ｐｔ）原子等の高温での高い
運動性によって結晶粒径が大きく成長して白金膜の表面
は粗くなり、熱工程後冷却の時、白金膜の熱膨張係数が
誘電体より大きいために白金膜は大きく収縮しながら白
金膜に部分的に微細なホール（hole）が発生することに
なる。
【０００９】このような白金膜の物理的特性の劣化は、
電気的特性の劣化に直結して究極的には素子特性を低下
させ、半導体素子製造工程の難易度を増加させるという
問題点があった。
電気的特性の劣化に直結して究極的には素子特性を低下
させ、半導体素子製造工程の難易度を増加させるという
問題点があった。
【００１０】
【発明が解決しようとする課題】本発明は、表面粗さの
増加、微細ホール形成等のように高温工程により引き起
こされる白金膜の物理的特性劣化を防止できる半導体素
子のキャパシター電極用白金膜形成方法を提供すること
をその主な目的とする。
増加、微細ホール形成等のように高温工程により引き起
こされる白金膜の物理的特性劣化を防止できる半導体素
子のキャパシター電極用白金膜形成方法を提供すること
をその主な目的とする。
【００１１】
【課題を解決するための手段】本発明は、白金膜蒸着の
ためのスパッタリング時におけるプラズマガスとしてＡ
ｒ／Ｏ2ガスを使用して、白金膜の蒸着時に若干の酸素
が白金膜内に置換型に形成されるようにする技術であ
る。
ためのスパッタリング時におけるプラズマガスとしてＡ
ｒ／Ｏ2ガスを使用して、白金膜の蒸着時に若干の酸素
が白金膜内に置換型に形成されるようにする技術であ
る。
【００１２】白金膜は酸素とほとんど反応しない貴金属
（noble metal）であり、酸素原子は白金膜内に置換型
に形成される。上記置換型に形成された酸素原子は白金
原子（Ｐｔ）等の運動性を妨害することにより白金結晶
粒が大きく成長することを抑制する結果、白金膜表面及
び誘電体との界面の粗さが改善され、熱工程後冷却の際
に誘電体薄膜との熱膨張係数差により白金膜に誘発され
る微細ホールを抑制できる。
（noble metal）であり、酸素原子は白金膜内に置換型
に形成される。上記置換型に形成された酸素原子は白金
原子（Ｐｔ）等の運動性を妨害することにより白金結晶
粒が大きく成長することを抑制する結果、白金膜表面及
び誘電体との界面の粗さが改善され、熱工程後冷却の際
に誘電体薄膜との熱膨張係数差により白金膜に誘発され
る微細ホールを抑制できる。
【００１３】また、本発明は、蒸着された白金膜をＡｒ
プラズマ処理して膜質をさらに緻密にすることによって
高温熱工程により誘発される白金膜の物質的特性劣化を
さらに抑制できるようにする。
プラズマ処理して膜質をさらに緻密にすることによって
高温熱工程により誘発される白金膜の物質的特性劣化を
さらに抑制できるようにする。
【００１４】すなわち、本発明は、下記の半導体素子の
キャパシター電極用白金膜の形成方法に係るものであ
る。
キャパシター電極用白金膜の形成方法に係るものであ
る。
【００１５】１．半導体素子における、白金膜を利用し
たキャパシター電極形成方法において、所定の工程を通
じてキャパシター形成のための半導体構造を提供する第
１段階と、不活性ガス及び酸素ガスがプラズマ雰囲気を
維持しているチャンバー内でスパッタリング工程を実施
して上記半導体構造上に白金膜を蒸着する第２段階とを
実施して、上記白金膜内に酸素原子が置換型に形成され
ることを特徴とする半導体素子製造方法。
たキャパシター電極形成方法において、所定の工程を通
じてキャパシター形成のための半導体構造を提供する第
１段階と、不活性ガス及び酸素ガスがプラズマ雰囲気を
維持しているチャンバー内でスパッタリング工程を実施
して上記半導体構造上に白金膜を蒸着する第２段階とを
実施して、上記白金膜内に酸素原子が置換型に形成され
ることを特徴とする半導体素子製造方法。
【００１６】２．上記第２段階は、不活性ガスのプラズ
マ雰囲気を維持しているチャンバーに高周波
（radio frequency）電源を印加してプラズマ状態の不
活性イオンが上記白金膜をたたいて（hitting）上記白
金膜をさらに緻密にする第３段階をさらに含む請求項１
記載の半導体素子製造方法。
マ雰囲気を維持しているチャンバーに高周波
（radio frequency）電源を印加してプラズマ状態の不
活性イオンが上記白金膜をたたいて（hitting）上記白
金膜をさらに緻密にする第３段階をさらに含む請求項１
記載の半導体素子製造方法。
【００１７】３．上記不活性ガスがアルゴン気体（Ａ
ｒ）であることを特徴とする請求項１又は２に記載の半
導体素子製造方法。
ｒ）であることを特徴とする請求項１又は２に記載の半
導体素子製造方法。
【００１８】４．上記第２段階は、上記白金膜上に誘電
体層を形成する第４段階と、不活性ガス及び酸素ガスの
プラズマ雰囲気でスパッタリング工程を実施して上記誘
電体層上に第２白金膜を形成する第５段階とを実施し
て、上記第２白金膜内に酸素原子が置換型に形成される
ことを特徴とする請求項１記載の半導体素子製造方法。
体層を形成する第４段階と、不活性ガス及び酸素ガスの
プラズマ雰囲気でスパッタリング工程を実施して上記誘
電体層上に第２白金膜を形成する第５段階とを実施し
て、上記第２白金膜内に酸素原子が置換型に形成される
ことを特徴とする請求項１記載の半導体素子製造方法。
【００１９】５．上記誘電体層が強誘電体層であること
特徴とする請求項４記載の半導体素子製造方法。
特徴とする請求項４記載の半導体素子製造方法。
【００２０】６．上記不活性ガスがアルゴン気体である
ことを特徴とする請求項４記載の半導体素子製造方法。
ことを特徴とする請求項４記載の半導体素子製造方法。
【００２１】７．上記第５段階は、不活性ガスのプラズ
マ雰囲気を維持しているチャンバーに高周波（radio fr
equency）電源を印加してプラズマ状態の不活性イオン
が上記白金膜をたたいて（hitting）上記白金膜をさら
に緻密にする第６段階をさらに含む請求項４記載の半導
体素子製造方法。
マ雰囲気を維持しているチャンバーに高周波（radio fr
equency）電源を印加してプラズマ状態の不活性イオン
が上記白金膜をたたいて（hitting）上記白金膜をさら
に緻密にする第６段階をさらに含む請求項４記載の半導
体素子製造方法。
【００２２】８．上記スパッタリング工程は、温度３０
０ないし６００℃で実施することを特徴とする請求項１
ないし請求項４のいずれかに記載の半導体素子製造方
法。
０ないし６００℃で実施することを特徴とする請求項１
ないし請求項４のいずれかに記載の半導体素子製造方
法。
【００２３】９．上記第１段階は、半導体基板上に絶縁
層を形成する第７段階と、上記絶縁層上にＴｉ接着層を
形成する第８段階とを含むことを特徴とする請求項１記
載の半導体素子製造方法。 １０．上記第２段階は、不活性ガスのプラズマ雰囲気を
維持しているチャンバーに高周波（radio frequency）
電源を印加してプラズマ状態の不活性イオンが上記白金
膜をたたいて（hitting）上記白金膜をさらに緻密にす
る第９段階をさらに含む請求項９記載の半導体素子製造
方法。 １１．上記不活性ガスがアルゴン（argon）であること
を特徴とする請求項１０記載の半導体素子製造方法。 １２．上記第２段階は、上記白金膜上に誘電体層を形成
する第１０段階と、不活性ガス及び酸素ガスのプラズマ
状態でスパッタリング工程を実施して上記誘電体層上に
第２白金膜を形成する第１１段階とを実施して上記第２
白金膜内に酸素原子が置換型に形成されることを特徴と
する請求項１１記載の半導体素子製造方法。 １３．上記不活性ガスは、アルゴン気体であることを特
徴とする請求項１２記載の半導体素子製造方法。 １４．上記誘電体層は、強誘電体層であることを特徴と
する請求項１２記載の半導体素子製造方法。 １５．上記第１１段階は、不活性ガスのプラズマ雰囲気
を維持しているチャンバーに高周波（radio frequenc
y）電源を印加してプラズマ状態の不活性イオンが上記
白金膜をたたいて（hitting）上記白金膜をさらに緻密
にする第１２段階をさらに含む請求項１２記載の半導体
素子製造方法。 １６．上記スパッタリング工程は、温度３００ないし６
００℃で実施されることを特徴とする請求項１２記載の
半導体素子製造方法。
層を形成する第７段階と、上記絶縁層上にＴｉ接着層を
形成する第８段階とを含むことを特徴とする請求項１記
載の半導体素子製造方法。 １０．上記第２段階は、不活性ガスのプラズマ雰囲気を
維持しているチャンバーに高周波（radio frequency）
電源を印加してプラズマ状態の不活性イオンが上記白金
膜をたたいて（hitting）上記白金膜をさらに緻密にす
る第９段階をさらに含む請求項９記載の半導体素子製造
方法。 １１．上記不活性ガスがアルゴン（argon）であること
を特徴とする請求項１０記載の半導体素子製造方法。 １２．上記第２段階は、上記白金膜上に誘電体層を形成
する第１０段階と、不活性ガス及び酸素ガスのプラズマ
状態でスパッタリング工程を実施して上記誘電体層上に
第２白金膜を形成する第１１段階とを実施して上記第２
白金膜内に酸素原子が置換型に形成されることを特徴と
する請求項１１記載の半導体素子製造方法。 １３．上記不活性ガスは、アルゴン気体であることを特
徴とする請求項１２記載の半導体素子製造方法。 １４．上記誘電体層は、強誘電体層であることを特徴と
する請求項１２記載の半導体素子製造方法。 １５．上記第１１段階は、不活性ガスのプラズマ雰囲気
を維持しているチャンバーに高周波（radio frequenc
y）電源を印加してプラズマ状態の不活性イオンが上記
白金膜をたたいて（hitting）上記白金膜をさらに緻密
にする第１２段階をさらに含む請求項１２記載の半導体
素子製造方法。 １６．上記スパッタリング工程は、温度３００ないし６
００℃で実施されることを特徴とする請求項１２記載の
半導体素子製造方法。
【００２４】
【発明の実施の形態】以下、本発明が属する技術分野で
通常の知識を有するものが本発明をより容易に実施でき
るようにするために本発明の望ましい実施例を紹介す
る。
通常の知識を有するものが本発明をより容易に実施でき
るようにするために本発明の望ましい実施例を紹介す
る。
【００２５】図２ないし図４は、本発明の一実施例に係
る強誘電体キャパシター製造工程を示したものであり、
以下これを参照して説明する。
る強誘電体キャパシター製造工程を示したものであり、
以下これを参照して説明する。
【００２６】まず、図２に示したように所定の下部層工
程を終えて、平坦化された層間絶縁酸化膜（２０）が形
成された半導体構造上に接着層のＴｉ膜（２１）を形成
した後、その上部にスパッタリング（sputtering）法を
使用してキャパシター下部電極用白金膜（２２）を蒸着
する。この際、スパッタリングは３００〜６００℃の温
度で行われ、Ａｒ／Ｏ2プラズマ雰囲気でスパッタリン
グを実施することによって白金膜（２２）内に酸素が置
換型に形成されるようにする。図面符号’２３’は、白
金膜（２２）内に置換型に形成された酸素を表す。
程を終えて、平坦化された層間絶縁酸化膜（２０）が形
成された半導体構造上に接着層のＴｉ膜（２１）を形成
した後、その上部にスパッタリング（sputtering）法を
使用してキャパシター下部電極用白金膜（２２）を蒸着
する。この際、スパッタリングは３００〜６００℃の温
度で行われ、Ａｒ／Ｏ2プラズマ雰囲気でスパッタリン
グを実施することによって白金膜（２２）内に酸素が置
換型に形成されるようにする。図面符号’２３’は、白
金膜（２２）内に置換型に形成された酸素を表す。
【００２７】次に、図３に図示したように、白金膜（２
２）をプラズマ処理して膜質をさらに緻密にする。この
際、プラズマ処理は、下部電極用白金膜（２２）を蒸着
したチャンバーで蒸着が終わった後、プラズマ状態のＡ
ｒイオン（Ａｒ+）がウェーハ方向に向けるように高周
波電源（radio frequency power）を供給してウェーハ
に印加される電位を調節することによって、上記下部電
極用白金膜（２２）が再スパッタリング（resputterin
g）されない程度のエネルギーで上記下部電極用白金膜
（２２）をたたいて（hitting）膜質を緻密に作る。も
ちろん、上記プラズマ処理は、他のチャンバーで遂行す
ることもできる。
２）をプラズマ処理して膜質をさらに緻密にする。この
際、プラズマ処理は、下部電極用白金膜（２２）を蒸着
したチャンバーで蒸着が終わった後、プラズマ状態のＡ
ｒイオン（Ａｒ+）がウェーハ方向に向けるように高周
波電源（radio frequency power）を供給してウェーハ
に印加される電位を調節することによって、上記下部電
極用白金膜（２２）が再スパッタリング（resputterin
g）されない程度のエネルギーで上記下部電極用白金膜
（２２）をたたいて（hitting）膜質を緻密に作る。も
ちろん、上記プラズマ処理は、他のチャンバーで遂行す
ることもできる。
【００２８】続いて、図４に示したように、上記下部電
極用白金膜（２２）上に強誘電体膜（２４）を蒸着し
て、強誘電体膜（２４）を結晶化させるための熱処理工
程を実施した後、上記下部電極用白金膜（２２）形成の
時のような工程でキャパシターの上部電極用白金膜（２
５）を形成する。この際、図面符号’２６’は、上記上
部電極用白金膜（２５）内に置換型に形成された酸素原
子を表す。以後、一連のフォトリソグラフィ及び蝕刻工
程を通じてキャパシターをパターンニングし、キャパシ
ター特性を安定化するための熱処理を実施する。図面符
号’２１Ａ’は熱工程のためＴｉ膜（２１）が酸化され
て形成されたＴｉＯx膜を表す。
極用白金膜（２２）上に強誘電体膜（２４）を蒸着し
て、強誘電体膜（２４）を結晶化させるための熱処理工
程を実施した後、上記下部電極用白金膜（２２）形成の
時のような工程でキャパシターの上部電極用白金膜（２
５）を形成する。この際、図面符号’２６’は、上記上
部電極用白金膜（２５）内に置換型に形成された酸素原
子を表す。以後、一連のフォトリソグラフィ及び蝕刻工
程を通じてキャパシターをパターンニングし、キャパシ
ター特性を安定化するための熱処理を実施する。図面符
号’２１Ａ’は熱工程のためＴｉ膜（２１）が酸化され
て形成されたＴｉＯx膜を表す。
【００２９】前述した実施例では強誘電体キャパシター
の電極として白金膜を使用する場合を一例として説明し
たが、本発明は高誘電体キャパシター製造時に白金膜を
キャパシター電極として使用する場合にも適用すること
ができる。
の電極として白金膜を使用する場合を一例として説明し
たが、本発明は高誘電体キャパシター製造時に白金膜を
キャパシター電極として使用する場合にも適用すること
ができる。
【００３０】以上で説明した本発明は前述した実施例及
び添付した図面によって限定されるものではなく、本発
明の技術的思想を超えない範囲内で色々な置換、変形及
び変更が可能であることが本発明が属する技術分野で通
常の知識を有するものにおいて明白である。
び添付した図面によって限定されるものではなく、本発
明の技術的思想を超えない範囲内で色々な置換、変形及
び変更が可能であることが本発明が属する技術分野で通
常の知識を有するものにおいて明白である。
【００３１】
【発明の効果】本発明は、高温熱工程における白金膜の
物理的特性の劣化を防止でき、これによってキャパシタ
ーの特性及び素子の信頼度を向上させる効果を期待する
ことができる。
物理的特性の劣化を防止でき、これによってキャパシタ
ーの特性及び素子の信頼度を向上させる効果を期待する
ことができる。
【図1】従来技術によって形成された強誘電体キャパシ
ターの断面図を示す。
ターの断面図を示す。
【図２】本発明の一実施例に係る強誘電体キャパシター
製造工程図を示す。
製造工程図を示す。
【図３】本発明の一実施例に係る強誘電体キャパシター
製造工程図を示す。
製造工程図を示す。
【図４】本発明の一実施例に係る強誘電体キャパシター
製造工程図を示す。
製造工程図を示す。
２０…絶縁酸化膜 ２１…Ｔｉ膜 ２２…下部電極用白金膜 ２３、２６…白金膜内に侵入型で形成された酸素 ２４…強誘電体膜 ２５…上部電極用白金膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/8242
Claims (16)
- 【請求項１】半導体素子における、白金膜を利用したキ
ャパシター電極形成方法において、 所定の工程を通じてキャパシター形成のための半導体構
造を提供する第１段階と、 不活性ガス及び酸素ガスがプラズマ雰囲気を維持してい
るチャンバー内でスパッタリング工程を実施して上記半
導体構造上に白金膜を蒸着する第２段階とを実施して、
上記白金膜内に酸素原子が置換型に形成されることを特
徴とする半導体素子製造方法。 - 【請求項２】上記第２段階は、 不活性ガスのプラズマ雰囲気を維持しているチャンバー
に高周波（radio frequency）電源を印加してプラズマ
状態の不活性イオンが上記白金膜をたたいて（hittin
g）上記白金膜をさらに緻密にする第３段階をさらに含
む請求項１記載の半導体素子製造方法。 - 【請求項３】上記不活性ガスがアルゴン（Ａｒ）ガスで
あることを特徴とする請求項１又は２に記載の半導体素
子製造方法。 - 【請求項４】上記第２段階は、 上記白金膜上に誘電体層を形成する第４段階と、 不活性ガス及び酸素ガスのプラズマ雰囲気でスパッタリ
ング工程を実施して上記誘電体層上に第２白金膜を形成
する第５段階とを実施して、上記第２白金膜内に酸素原
子が置換型に形成されることを特徴とする請求項１記載
の半導体素子製造方法。 - 【請求項５】上記誘電体層が強誘電体層であること特徴
とする請求項４記載の半導体素子製造方法。 - 【請求項６】上記不活性ガスがアルゴンガスであること
を特徴とする請求項４記載の半導体素子製造方法。 - 【請求項７】上記第５段階は、 不活性ガスのプラズマ雰囲気を維持しているチャンバー
に高周波（radio frequency）電源を印加してプラズマ
状態の不活性イオンが上記白金膜をたたいて（hittin
g）上記白金膜をさらに緻密にする第６段階をさらに含
む請求項４記載の半導体素子製造方法。 - 【請求項８】上記スパッタリング工程は、 温度３００ないし６００℃で実施することを特徴とする
請求項１ないし請求項４のいずれかに記載の半導体素子
製造方法。 - 【請求項９】上記第１段階は、 半導体基板上に絶縁層を形成する第７段階と、 上記絶縁層上にＴｉ接着層を形成する第８段階とを含む
ことを特徴とする請求項１記載の半導体素子製造方法。 - 【請求項１０】上記第２段階は、 不活性ガスのプラズマ雰囲気を維持しているチャンバー
に高周波（radio frequency）電源を印加してプラズマ
状態の不活性イオンが上記白金膜をたたいて（hittin
g）上記白金膜をさらに緻密にする第９段階をさらに含
む請求項９記載の半導体素子製造方法。 - 【請求項１１】上記不活性ガスがアルゴン（argon）で
あることを特徴とする請求項１０記載の半導体素子製造
方法。 - 【請求項１２】上記第２段階は、 上記白金膜上に誘電体層を形成する第１０段階と、 不活性ガス及び酸素ガスのプラズマ状態でスパッタリン
グ工程を実施して上記誘電体層上に第２白金膜を形成す
る第１１段階とを実施して上記第２白金膜内に酸素原子
が置換型に形成されることを特徴とする請求項１１記載
の半導体素子製造方法。 - 【請求項１３】上記不活性ガスは、 アルゴンガスであることを特徴とする請求項１２記載の
半導体素子製造方法。 - 【請求項１４】上記誘電体層は、 強誘電体層であることを特徴とする請求項１２記載の半
導体素子製造方法。 - 【請求項１５】上記第１１段階は、不活性ガスのプラズ
マ雰囲気を維持しているチャンバーに高周波（radio fr
equency）電源を印加してプラズマ状態の不活性イオン
が上記白金膜をたたいて（hitting）上記白金膜をさら
に緻密にする第１２段階をさらに含む請求項１２記載の
半導体素子製造方法。 - 【請求項１６】上記スパッタリング工程は、 温度３００ないし６００℃温度で実施されることを特徴
とする請求項１２記載の半導体素子製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1998-61107 | 1998-12-30 | ||
| KR1019980061107A KR100321694B1 (ko) | 1998-12-30 | 1998-12-30 | 반도체소자의캐패시터전극용백금막형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000208440A true JP2000208440A (ja) | 2000-07-28 |
Family
ID=19567863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11369608A Pending JP2000208440A (ja) | 1998-12-30 | 1999-12-27 | 半導体素子のキャパシタ―電極用白金膜の形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2000208440A (ja) |
| KR (1) | KR100321694B1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002037567A1 (fr) * | 2000-11-01 | 2002-05-10 | Sony Corporation | Element de condensateur et procede de production associe |
| US6677217B2 (en) | 2001-06-26 | 2004-01-13 | Samsung Electronics Co., Ltd. | Methods for manufacturing integrated circuit metal-insulator-metal capacitors including hemispherical grain lumps |
| US6683001B2 (en) | 2001-04-10 | 2004-01-27 | Samsung Electronic Co., Ltd. | Method for manufacturing a semiconductor device whereby degradation of surface morphology of a metal layer from thermal oxidation is suppressed |
| US6762091B2 (en) | 2001-04-10 | 2004-07-13 | Samsung Electronics Co., Ltd. | Methods for manufacturing semiconductor devices having a metal layer |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100719805B1 (ko) * | 2005-12-30 | 2007-05-18 | 주식회사 아이피에스 | 전이금속을 첨가한 커패시터 전극 증착 방법 |
| KR100792152B1 (ko) * | 2006-07-11 | 2008-01-04 | 한국원자력연구원 | 플라즈마 방전을 이용한 전극촉매용 백금계 금속 박막 제조장치 및 이를 이용한 전극촉매용 백금계 금속 박막의 제조방법 |
| KR101663182B1 (ko) * | 2014-10-22 | 2016-10-06 | 유병철 | 교통 안전 표지판의 제어 장치 및 그 방법 |
| KR101597714B1 (ko) | 2014-11-04 | 2016-02-25 | 주식회사 포스코 | 원료 분리기, 이를 구비하는 원료 수용 장치, 및 원료 처리 방법 |
| KR20160134005A (ko) | 2015-05-14 | 2016-11-23 | 경희대학교 산학협력단 | 드론 및 주변차량을 이용한 시야 확보 방법 및 이를 이용한 디스플레이 시스템 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5164808A (en) * | 1991-08-09 | 1992-11-17 | Radiant Technologies | Platinum electrode structure for use in conjunction with ferroelectric materials |
| JPH07263570A (ja) * | 1994-03-17 | 1995-10-13 | Fujitsu Ltd | 誘電体装置の製造方法 |
| JP3534815B2 (ja) * | 1994-03-18 | 2004-06-07 | 富士通株式会社 | 半導体集積回路装置 |
| JPH09162372A (ja) * | 1995-12-13 | 1997-06-20 | Ricoh Co Ltd | 電極材料及びこれを用いた容量素子 |
| KR19980066717A (ko) * | 1997-01-28 | 1998-10-15 | 김광호 | 에프램(fram)셀의 제조방법 |
| KR100244251B1 (ko) * | 1997-06-19 | 2000-02-01 | 김영환 | 반도체 소자의 커패시터 제조 방법 |
-
1998
- 1998-12-30 KR KR1019980061107A patent/KR100321694B1/ko not_active IP Right Cessation
-
1999
- 1999-12-27 JP JP11369608A patent/JP2000208440A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002037567A1 (fr) * | 2000-11-01 | 2002-05-10 | Sony Corporation | Element de condensateur et procede de production associe |
| EP1331668A1 (en) * | 2000-11-01 | 2003-07-30 | Sony Corporation | Capacitor element and production method therefor |
| US7157738B2 (en) | 2000-11-01 | 2007-01-02 | Sony Corporation | Capacitor element and its manufacturing method |
| EP1331668A4 (en) * | 2000-11-01 | 2007-03-21 | Sony Corp | CAPACITOR ELEMENT AND METHOD FOR PRODUCING THE SAME |
| KR100830356B1 (ko) * | 2000-11-01 | 2008-05-20 | 소니 가부시끼 가이샤 | 캐패시터 소자 |
| US6683001B2 (en) | 2001-04-10 | 2004-01-27 | Samsung Electronic Co., Ltd. | Method for manufacturing a semiconductor device whereby degradation of surface morphology of a metal layer from thermal oxidation is suppressed |
| US6762091B2 (en) | 2001-04-10 | 2004-07-13 | Samsung Electronics Co., Ltd. | Methods for manufacturing semiconductor devices having a metal layer |
| US6927166B2 (en) | 2001-04-10 | 2005-08-09 | Samsung Electronics Co., Ltd. | Method for manufacturing semiconductor devices and integrated circuit capacitors whereby degradation of surface morphology of a metal layer from thermal oxidation is suppressed |
| US6677217B2 (en) | 2001-06-26 | 2004-01-13 | Samsung Electronics Co., Ltd. | Methods for manufacturing integrated circuit metal-insulator-metal capacitors including hemispherical grain lumps |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000044608A (ko) | 2000-07-15 |
| KR100321694B1 (ko) | 2002-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5973911A (en) | Ferroelectric thin-film capacitor | |
| JP3159255B2 (ja) | 強誘電体容量で用いる電極のスパッタ成長方法 | |
| JP3188179B2 (ja) | 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法 | |
| JP2877618B2 (ja) | 強誘電体膜の形成方法 | |
| JP2001007299A (ja) | 多層状電極の鉛ゲルマネート強誘電体構造およびその堆積方法 | |
| JPH0817939A (ja) | 半導体装置及びその製造方法 | |
| US6338970B1 (en) | Ferroelectric capacitor of semiconductor device and method for fabricating the same | |
| JP2000208440A (ja) | 半導体素子のキャパシタ―電極用白金膜の形成方法 | |
| KR20010061333A (ko) | 반도체 소자의 강유전체 캐패시터 형성방법 | |
| JP2001217408A (ja) | 半導体装置およびその製造方法 | |
| JPH10321809A (ja) | 半導体記憶素子の製造方法 | |
| JP2000216351A (ja) | 半導体素子の強誘電体キャパシタ製造方法 | |
| JP2003163284A (ja) | 半導体素子のキャパシタ及びその製造方法 | |
| KR100265846B1 (ko) | 반도체소자의강유전체캐패시터제조방법 | |
| KR100671604B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| US6495414B2 (en) | Method for manufacturing capacitor in semiconductor device | |
| JPH11233734A (ja) | 半導体メモリ素子及びその製造方法 | |
| JP2000228507A (ja) | 半導体素子の高誘電体キャパシタ製造方法 | |
| JPH08293580A (ja) | 強誘電体薄膜キャパシタの製造方法 | |
| KR100324587B1 (ko) | 고온 열처리로 인한 전극의 특성 저하를 방지할 수 있는 강유전체 캐패시터 제조 방법 | |
| JPH0621064A (ja) | 半導体装置の製造方法 | |
| US7300805B2 (en) | Method of manufacturing a ferroelectric capacitor | |
| KR20030039893A (ko) | 반도체 소자의 캐패시터 및 그 제조방법 | |
| KR100321690B1 (ko) | 에프램 소자의 캐패시터 제조 방법 | |
| JP2002118236A (ja) | 半導体装置およびその製造方法 |