JPH0621064A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0621064A JPH0621064A JP4177891A JP17789192A JPH0621064A JP H0621064 A JPH0621064 A JP H0621064A JP 4177891 A JP4177891 A JP 4177891A JP 17789192 A JP17789192 A JP 17789192A JP H0621064 A JPH0621064 A JP H0621064A
- Authority
- JP
- Japan
- Prior art keywords
- film
- dielectric film
- semiconductor device
- semiconductor substrate
- electric field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】半導体基板上に積層された誘電体素子について
残留分極特性、あるいは容量密度を向上させる。 【構成】半導体基板上に直接あるいは他の層を介して形
成されたされた誘電体膜のアニール工程において、誘電
体膜に電極を介して直接あるいは間接的に電界を印加し
た状態で熱処理を行なう。前記電界は直流でも交流でも
よく、またアニール降温時にのみ印加してもよい。 【効果】アニール時において誘電体膜に電界を印加する
ことにより、前記誘電体膜が強誘電体の場合には結晶内
の歪を最小にして分極処理を行なうため、従来より大き
な残留分極特性が得られた。また、前記誘電体膜が常誘
電体の場合においても膜質が向上し、容量密度も従来よ
り大きくなった。これにより、半導体装置の微細化に伴
うキャパシタ面積の縮小化も可能となる。
残留分極特性、あるいは容量密度を向上させる。 【構成】半導体基板上に直接あるいは他の層を介して形
成されたされた誘電体膜のアニール工程において、誘電
体膜に電極を介して直接あるいは間接的に電界を印加し
た状態で熱処理を行なう。前記電界は直流でも交流でも
よく、またアニール降温時にのみ印加してもよい。 【効果】アニール時において誘電体膜に電界を印加する
ことにより、前記誘電体膜が強誘電体の場合には結晶内
の歪を最小にして分極処理を行なうため、従来より大き
な残留分極特性が得られた。また、前記誘電体膜が常誘
電体の場合においても膜質が向上し、容量密度も従来よ
り大きくなった。これにより、半導体装置の微細化に伴
うキャパシタ面積の縮小化も可能となる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法、
より詳しくは誘電体素子が能動素子の形成された同一半
導体基板上に集積された半導体装置の製造方法に関す
る。
より詳しくは誘電体素子が能動素子の形成された同一半
導体基板上に集積された半導体装置の製造方法に関す
る。
【０００２】
【従来の技術】半導体基板上に直接あるいは他の層を介
して強誘電体膜を形成する工程と、前記誘電体膜をアニ
ールする工程とを含む半導体装置の製造方法において、
残留分極向上のためには前記強誘電体中における自発分
極の方向を揃えること、すなわち結晶の配向軸を一定の
方向にすることが有効であることが知られている。しか
し従来は強誘電体の結晶化の際に強誘電体に対して電界
を印加することなく、熱処理のみを行っていたおり、結
晶化後に改めて前記強誘電体に電界を加えて分極処理を
行なっていたため、結晶化の際に自発分極の方向が各分
域で揃っていず、後から分極処理を行なうがその時の歪
の影響で、前記強誘電体の強誘電特性はバルク結晶に比
べてかなり劣っていた。その特性は例えばジャーナル・
オブ・アプライド・フィジックス（Ｊｏｕｒｎａｌ ｏ
ｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ）、１９９１年、第
７０巻、第１号、３８２項〜３８８項によれば、前記強
誘電体にＰＺＴ（Ｐｂ（Ｚｒ0.5Ｔｉ0.5）Ｏ3）を用い
た場合、強誘電体膜厚０．５μｍで残留分極Ｐｒは約１
５μＣ／ｃｍ2程度であった。
して強誘電体膜を形成する工程と、前記誘電体膜をアニ
ールする工程とを含む半導体装置の製造方法において、
残留分極向上のためには前記強誘電体中における自発分
極の方向を揃えること、すなわち結晶の配向軸を一定の
方向にすることが有効であることが知られている。しか
し従来は強誘電体の結晶化の際に強誘電体に対して電界
を印加することなく、熱処理のみを行っていたおり、結
晶化後に改めて前記強誘電体に電界を加えて分極処理を
行なっていたため、結晶化の際に自発分極の方向が各分
域で揃っていず、後から分極処理を行なうがその時の歪
の影響で、前記強誘電体の強誘電特性はバルク結晶に比
べてかなり劣っていた。その特性は例えばジャーナル・
オブ・アプライド・フィジックス（Ｊｏｕｒｎａｌ ｏ
ｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ）、１９９１年、第
７０巻、第１号、３８２項〜３８８項によれば、前記強
誘電体にＰＺＴ（Ｐｂ（Ｚｒ0.5Ｔｉ0.5）Ｏ3）を用い
た場合、強誘電体膜厚０．５μｍで残留分極Ｐｒは約１
５μＣ／ｃｍ2程度であった。
【０００３】
【発明が解決しようとする課題】しかしながら、前記強
誘電体の半導体基板への集積など微細加工に伴って強誘
電体素子の面積は必然的に制限されるため、この残留分
極の値では実用上不十分であった。
誘電体の半導体基板への集積など微細加工に伴って強誘
電体素子の面積は必然的に制限されるため、この残留分
極の値では実用上不十分であった。
【０００４】そこで本発明はかかる問題を解決するもの
で、その目的とするところは残留分極特性を向上させる
ことにある。
で、その目的とするところは残留分極特性を向上させる
ことにある。
【０００５】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に直接あるいは他の層を介して
誘電体膜を形成する工程と、前記誘電体膜に電界を印加
した状態でアニールする工程とを含むことを特徴とす
る。前記電界は前記アニール工程の降温時にのみ印加し
てもよく、また印加する電界は交流電界でもよい。さら
に、前記誘電体が２つの電極によって挟まれた構造を有
している場合には前記電界を直接前記電極に印加するこ
とも可能である。また、前記誘電体材料としてＰＺＴ
（Ｐｂ（ＺｒＴｉ）Ｏ3）等の強誘電体を用いてもよ
い。
造方法は、半導体基板上に直接あるいは他の層を介して
誘電体膜を形成する工程と、前記誘電体膜に電界を印加
した状態でアニールする工程とを含むことを特徴とす
る。前記電界は前記アニール工程の降温時にのみ印加し
てもよく、また印加する電界は交流電界でもよい。さら
に、前記誘電体が２つの電極によって挟まれた構造を有
している場合には前記電界を直接前記電極に印加するこ
とも可能である。また、前記誘電体材料としてＰＺＴ
（Ｐｂ（ＺｒＴｉ）Ｏ3）等の強誘電体を用いてもよ
い。
【０００６】
【実施例】以下に本発明に於ける実施例を図に従って説
明する。
明する。
【０００７】図２は本発明の半導体装置の製造方法の第
１の実施例の説明図である。まず、図２（ａ）のように
半導体基板２０１上の第１の層間絶縁膜としてのシリコ
ン酸化膜２０２上に白金（Ｐｔ）をＤＣスパッタ法にて
０．２μｍ成膜し、フォト工程を経てアルゴンイオンを
用いたイオンビームエッチングによりエッチングして下
部電極２０３とする。その後、ＲＦスパッタ法によりＰ
ＺＴ（Ｐｂ（ＺｒＴｉ）Ｏ3）を０．３μｍ形成し、誘
電体膜２０４とする（図２（ｂ））。
１の実施例の説明図である。まず、図２（ａ）のように
半導体基板２０１上の第１の層間絶縁膜としてのシリコ
ン酸化膜２０２上に白金（Ｐｔ）をＤＣスパッタ法にて
０．２μｍ成膜し、フォト工程を経てアルゴンイオンを
用いたイオンビームエッチングによりエッチングして下
部電極２０３とする。その後、ＲＦスパッタ法によりＰ
ＺＴ（Ｐｂ（ＺｒＴｉ）Ｏ3）を０．３μｍ形成し、誘
電体膜２０４とする（図２（ｂ））。
【０００８】次に上記手順で誘電体膜２０４を形成した
前記半導体基板１０３を図１（ａ）に示すような電極間
距離１０ｃｍのメッシュ型の平行平板電極１０１を石英
管ヒーター１０２の内側に設置した加熱炉にて、平行平
板電極間に１００Ｖの直流電圧を印加した状態で酸素雰
囲気中にて６００℃、１時間の熱処理を行なう。
前記半導体基板１０３を図１（ａ）に示すような電極間
距離１０ｃｍのメッシュ型の平行平板電極１０１を石英
管ヒーター１０２の内側に設置した加熱炉にて、平行平
板電極間に１００Ｖの直流電圧を印加した状態で酸素雰
囲気中にて６００℃、１時間の熱処理を行なう。
【０００９】この後、前記半導体基板上前記誘電体膜２
０４上に上部電極２０５としてＰｔ０．２μｍを成膜、
フォト、エッチングした後（図２（ｃ））、気相成長
（ＣＶＤ）法によるシリコン酸化膜からなる第２の層間
絶縁膜２０６の成膜、コンタクトホールの開孔、Ａｌ配
線層２０７の形成、ＣＶＤ法による保護膜２０８として
のシリコン窒化膜の形成を経て、図２（ｄ）に示すよう
な断面形状を持つ半導体装置を作成した。本実施例にお
ける半導体装置における強誘電体キャパシタの残留分極
Ｐｒを測定したところ、誘電体膜厚０．３μｍにおい
て、印加電圧５Ｖで約３０μＣ／ｃｍ2と従来に比べて
大きく向上した。
０４上に上部電極２０５としてＰｔ０．２μｍを成膜、
フォト、エッチングした後（図２（ｃ））、気相成長
（ＣＶＤ）法によるシリコン酸化膜からなる第２の層間
絶縁膜２０６の成膜、コンタクトホールの開孔、Ａｌ配
線層２０７の形成、ＣＶＤ法による保護膜２０８として
のシリコン窒化膜の形成を経て、図２（ｄ）に示すよう
な断面形状を持つ半導体装置を作成した。本実施例にお
ける半導体装置における強誘電体キャパシタの残留分極
Ｐｒを測定したところ、誘電体膜厚０．３μｍにおい
て、印加電圧５Ｖで約３０μＣ／ｃｍ2と従来に比べて
大きく向上した。
【００１０】図３は本発明の半導体装置の製造方法の第
２の実施例の説明図である。半導体基板３０１上の第１
の層間絶縁膜としてのシリコン酸化膜３０２上に白金
（Ｐｔ）をＤＣスパッタ法にて０．２μｍ成膜し、フォ
ト工程を経てアルゴンイオンを用いたイオンビームエッ
チングによりエッチングして下部電極３０３とする（図
３（ａ））。その後、ＲＦスパッタ法によりＰＺＴ（Ｐ
ｂ（ＺｒＴｉ）Ｏ3）を０．３μｍ形成し、フォト工
程、エッチング工程により、誘電体膜３０４を形成する
（図３（ｂ））。しかる後に前記半導体基板上前記誘電
体膜上に上部電極３０５としてＰｔ０．２μｍをＤＣス
パッタ法により成膜し、前記上部電極と同様にフォト、
エッチング工程を経て図３（ｃ）のような構造を得た。
２の実施例の説明図である。半導体基板３０１上の第１
の層間絶縁膜としてのシリコン酸化膜３０２上に白金
（Ｐｔ）をＤＣスパッタ法にて０．２μｍ成膜し、フォ
ト工程を経てアルゴンイオンを用いたイオンビームエッ
チングによりエッチングして下部電極３０３とする（図
３（ａ））。その後、ＲＦスパッタ法によりＰＺＴ（Ｐ
ｂ（ＺｒＴｉ）Ｏ3）を０．３μｍ形成し、フォト工
程、エッチング工程により、誘電体膜３０４を形成する
（図３（ｂ））。しかる後に前記半導体基板上前記誘電
体膜上に上部電極３０５としてＰｔ０．２μｍをＤＣス
パッタ法により成膜し、前記上部電極と同様にフォト、
エッチング工程を経て図３（ｃ）のような構造を得た。
【００１１】次に上記手順で上部電極３０５を形成した
前記半導体基板１０５を図１（ｂ）に示すような加熱炉
にて、前記半導体基板上第１の層間絶縁膜３０２上の２
つの電極間に１Ｖ、５０Ｈｚの交流電圧１０４を印加し
た状態で６００℃、１時間のアニールを行なう。
前記半導体基板１０５を図１（ｂ）に示すような加熱炉
にて、前記半導体基板上第１の層間絶縁膜３０２上の２
つの電極間に１Ｖ、５０Ｈｚの交流電圧１０４を印加し
た状態で６００℃、１時間のアニールを行なう。
【００１２】この後、第２の層間絶縁膜３０６としてシ
リコン酸化膜を気相成長（ＣＶＤ）法で成膜した後、ド
ライエッチングによるコンタクトホールの開孔、スパッ
タリングによるＡｌ配線層３０７の形成、ＣＶＤ法によ
る保護膜３０８としてのシリコン窒化膜の形成を経て、
図３（ｄ）に示すような断面形状を持つ半導体装置を作
成した。
リコン酸化膜を気相成長（ＣＶＤ）法で成膜した後、ド
ライエッチングによるコンタクトホールの開孔、スパッ
タリングによるＡｌ配線層３０７の形成、ＣＶＤ法によ
る保護膜３０８としてのシリコン窒化膜の形成を経て、
図３（ｄ）に示すような断面形状を持つ半導体装置を作
成した。
【００１３】本実施例において作成した半導体装置にお
ける強誘電体キャパシタの残留分極Ｐｒを測定したとこ
ろ、誘電体膜厚０．３μｍにおいて、印加電圧５Ｖで約
３２μＣ／ｃｍ2と従来に比べて大きく向上した。ま
た、容量密度についても約２５ｆＦ／μｍ2程度の値を
得ることができた。
ける強誘電体キャパシタの残留分極Ｐｒを測定したとこ
ろ、誘電体膜厚０．３μｍにおいて、印加電圧５Ｖで約
３２μＣ／ｃｍ2と従来に比べて大きく向上した。ま
た、容量密度についても約２５ｆＦ／μｍ2程度の値を
得ることができた。
【００１４】本実施例においてはアニール時全体に渡っ
て電圧を印加したが、アニール降温時にのみ電圧を印加
してもよく、また交流の周波数は高周波（１３．５６Ｍ
Ｈｚ）でもよく、特に制限するものではない。さらに、
誘電体膜が強誘電体の場合には自発分極を制御し、残留
分極を向上するのにはよいが、ＢａＴｉＯ3、（ＳｒＢ
ａ）ＴｉＯ3等のペロブスカイト結晶構造の常誘電体膜
やＴａＯ5，ＳｉＯ2，ＳｉＮx等の容量蓄積キャパシタ
の常誘電体膜の場合においても膜質が向上し、容量密度
を向上することが可能である。また、本実施例において
はＰＺＴ（Ｐｂ（ＺｒxＴｉ1ーx）Ｏ3）のＺｒ組成比ｘ
を０．５としたが、他の組成でもよい。
て電圧を印加したが、アニール降温時にのみ電圧を印加
してもよく、また交流の周波数は高周波（１３．５６Ｍ
Ｈｚ）でもよく、特に制限するものではない。さらに、
誘電体膜が強誘電体の場合には自発分極を制御し、残留
分極を向上するのにはよいが、ＢａＴｉＯ3、（ＳｒＢ
ａ）ＴｉＯ3等のペロブスカイト結晶構造の常誘電体膜
やＴａＯ5，ＳｉＯ2，ＳｉＮx等の容量蓄積キャパシタ
の常誘電体膜の場合においても膜質が向上し、容量密度
を向上することが可能である。また、本実施例において
はＰＺＴ（Ｐｂ（ＺｒxＴｉ1ーx）Ｏ3）のＺｒ組成比ｘ
を０．５としたが、他の組成でもよい。
【００１５】
【発明の効果】以上述べたように、本発明の半導体装置
の製造方法においてはアニール時において誘電体膜に電
界を印加することにより、前記誘電体膜が強誘電体の場
合には結晶内の歪を最小にして分極処理を行なうため、
従来より大きな残留分極特性が得られた。また、前記誘
電体膜が常誘電体の場合においても膜質が向上し、容量
密度も従来より大きくなった。これにより、半導体装置
の微細化に伴うキャパシタ面積の縮小化においても十分
な残留分極、あるいは容量密度を実現できるものであ
る。
の製造方法においてはアニール時において誘電体膜に電
界を印加することにより、前記誘電体膜が強誘電体の場
合には結晶内の歪を最小にして分極処理を行なうため、
従来より大きな残留分極特性が得られた。また、前記誘
電体膜が常誘電体の場合においても膜質が向上し、容量
密度も従来より大きくなった。これにより、半導体装置
の微細化に伴うキャパシタ面積の縮小化においても十分
な残留分極、あるいは容量密度を実現できるものであ
る。
【図１】本発明における第１及び第２の実施例に於て使
用した加熱炉の模式図。。
用した加熱炉の模式図。。
【図２】本発明における第１の実施例の工程の説明図。
【図３】本発明における第２の実施例の工程の説明図。
半導体基板 ２０１、３０
１ 第１の層間絶縁膜 ２０２、３０
２ 下部電極 ２０３、３０
３ 誘電体膜 ２０４、３０
４ 上部電極 ２０５、３０
５ 第２の層間絶縁膜 ２０６、３０
６ Ａｌ配線層 ２０７、３０
７ 保護膜 ２０８、３０
８ メッシュ型平行平板電極 １０１ 石英管ヒーター １０２ 下部電極及び誘電体膜を含む半導体基板 １０３ 交流電源 １０４ 上下電極及び誘電体膜を含む半導体基板 １０５
１ 第１の層間絶縁膜 ２０２、３０
２ 下部電極 ２０３、３０
３ 誘電体膜 ２０４、３０
４ 上部電極 ２０５、３０
５ 第２の層間絶縁膜 ２０６、３０
６ Ａｌ配線層 ２０７、３０
７ 保護膜 ２０８、３０
８ メッシュ型平行平板電極 １０１ 石英管ヒーター １０２ 下部電極及び誘電体膜を含む半導体基板 １０３ 交流電源 １０４ 上下電極及び誘電体膜を含む半導体基板 １０５
Claims (5)
- 【請求項１】半導体基板上に直接あるいは他の層を介し
て誘電体膜を形成する工程と、前記誘電体膜に電界を印
加した状態でアニールする工程とを含むことを特徴とす
る半導体装置の製造方法。 - 【請求項２】半導体基板上に直接あるいは他の層を介し
て誘電体膜を形成する工程と、前記誘電体膜をアニール
する工程とを含む半導体装置の製造方法において、前記
アニール工程の降温時に前記誘電体膜に電界を印加する
ことを特徴とする半導体装置の製造方法。 - 【請求項３】請求項１及び２記載の半導体装置の製造方
法において、印加する電界が交流電界であることを特徴
とする半導体装置の製造方法。 - 【請求項４】請求項１及び２及び３記載の半導体装置の
製造方法において、前記誘電体が２つの電極によって挟
まれた構造を持ち、前記電界が前記２つの電極間に印加
されていることを特徴とする半導体装置の製造方法。 - 【請求項５】請求項１及び２及び３及び４記載の半導体
装置の製造方法において、前記誘電体がペロブスカイト
結晶構造を有する強誘電体であることを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4177891A JPH0621064A (ja) | 1992-07-06 | 1992-07-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4177891A JPH0621064A (ja) | 1992-07-06 | 1992-07-06 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11190372A Division JP2000031151A (ja) | 1999-07-05 | 1999-07-05 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0621064A true JPH0621064A (ja) | 1994-01-28 |
Family
ID=16038871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4177891A Pending JPH0621064A (ja) | 1992-07-06 | 1992-07-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0621064A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0855966A (ja) * | 1994-08-11 | 1996-02-27 | Nec Corp | 半導体不揮発性メモリ及びその信号読み出し方法 |
| EP1139394A2 (en) * | 2000-03-30 | 2001-10-04 | International Business Machines Corporation | Method and device for electric field assisted anneal |
| WO2011055475A1 (ja) * | 2009-11-05 | 2011-05-12 | パナソニック株式会社 | 固体撮像装置 |
| CN110389607A (zh) * | 2018-04-23 | 2019-10-29 | 东京毅力科创株式会社 | 温度控制方法 |
-
1992
- 1992-07-06 JP JP4177891A patent/JPH0621064A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0855966A (ja) * | 1994-08-11 | 1996-02-27 | Nec Corp | 半導体不揮発性メモリ及びその信号読み出し方法 |
| EP1139394A2 (en) * | 2000-03-30 | 2001-10-04 | International Business Machines Corporation | Method and device for electric field assisted anneal |
| SG100658A1 (en) * | 2000-03-30 | 2003-12-26 | Ibm | Dc or ac electric field business anneal |
| US6822311B2 (en) | 2000-03-30 | 2004-11-23 | International Business Machines Corporation | DC or AC electric field assisted anneal |
| EP1139394A3 (en) * | 2000-03-30 | 2006-02-15 | International Business Machines Corporation | Method and device for electric field assisted anneal |
| WO2011055475A1 (ja) * | 2009-11-05 | 2011-05-12 | パナソニック株式会社 | 固体撮像装置 |
| JP2011100845A (ja) * | 2009-11-05 | 2011-05-19 | Panasonic Corp | 固体撮像装置 |
| US8704321B2 (en) | 2009-11-05 | 2014-04-22 | Panasonic Corporation | Solid-state imaging device |
| CN110389607A (zh) * | 2018-04-23 | 2019-10-29 | 东京毅力科创株式会社 | 温度控制方法 |
| CN110389607B (zh) * | 2018-04-23 | 2022-04-05 | 东京毅力科创株式会社 | 温度控制方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5831299A (en) | Thin ferroelectric film element having a multi-layered thin ferroelectric film and method for manufacturing the same | |
| US5973911A (en) | Ferroelectric thin-film capacitor | |
| JP3188179B2 (ja) | 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法 | |
| JP3171170B2 (ja) | 薄膜キャパシタおよびその製造方法 | |
| JP3480624B2 (ja) | 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子 | |
| JPH08306231A (ja) | 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ | |
| JPH08340085A (ja) | 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子 | |
| JP2003059905A (ja) | エッチング方法、キャパシタの製造方法、および半導体装置 | |
| JPH0563205A (ja) | 半導体装置 | |
| JP3419665B2 (ja) | 半導体装置の製造方法 | |
| JP2924753B2 (ja) | 薄膜キャパシタの製造方法 | |
| JP3594787B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0621064A (ja) | 半導体装置の製造方法 | |
| JPH10200069A (ja) | 薄膜キャパシタ | |
| JP2000208440A (ja) | 半導体素子のキャパシタ―電極用白金膜の形成方法 | |
| JPH104181A (ja) | 強誘電体素子及び半導体装置 | |
| KR100699397B1 (ko) | 박막 커패시터 장치용 개선된 전극 | |
| JPH11233734A (ja) | 半導体メモリ素子及びその製造方法 | |
| JP3924928B2 (ja) | 強誘電体材料及び強誘電体メモリ | |
| JPH0964309A (ja) | 半導体メモリ素子及び該素子の製造方法 | |
| JPH09260516A (ja) | 強誘電体薄膜被覆基板及びそれを用いたキャパシタ構造素子 | |
| JP2000031151A (ja) | 半導体装置 | |
| JPH08340084A (ja) | 誘電体薄膜の製造方法および該製造方法によって作製された誘電体薄膜 | |
| JP3545850B2 (ja) | 強誘電体薄膜素子 | |
| JP4268804B2 (ja) | 超薄膜の上層を有する積層超格子材料の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |