KR100699397B1 - 박막 커패시터 장치용 개선된 전극 - Google Patents

박막 커패시터 장치용 개선된 전극 Download PDF

Info

Publication number
KR100699397B1
KR100699397B1 KR1020047018348A KR20047018348A KR100699397B1 KR 100699397 B1 KR100699397 B1 KR 100699397B1 KR 1020047018348 A KR1020047018348 A KR 1020047018348A KR 20047018348 A KR20047018348 A KR 20047018348A KR 100699397 B1 KR100699397 B1 KR 100699397B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
oxide
platinum
adhesion layer
Prior art date
Application number
KR1020047018348A
Other languages
English (en)
Other versions
KR20040106543A (ko
Inventor
존 제이. 드랩
토마스 케이. 도게티
캐서린에이. 키일
Original Assignee
레이티언 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 레이티언 캄파니 filed Critical 레이티언 캄파니
Publication of KR20040106543A publication Critical patent/KR20040106543A/ko
Application granted granted Critical
Publication of KR100699397B1 publication Critical patent/KR100699397B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/10—Metal-oxide dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

기판 상에 도전체(16)를 형성하는 방법은 기판의 유리층(20) 상에 탄탈륨(22)을 퇴적시키는 단계, 및 도전체를 형성하기 위하여 산화된 탄탈륨 상에 귀금속(24)을 퇴적시키는 단계를 포함한다. 이 방법은 강유전체 커패시터(12) 또는 다른 박막 강유전체 장치를 형성하는데 사용된다. 이 장치는 유리층(20)을 포함하는 기판; 및 유리층에 접속된 전극(16)을 포함할 수 있다. 전극은 Ta2O5를 포함하는 부착층(22)에 의해 유리층(20)에 접속된 귀금속(24)을 포함할 수 있다.
박막 커패시터 장치, 강유전체 커패시터, 전극, 도전체, 탄탈륨, 귀금속

Description

박막 커패시터 장치용 개선된 전극{IMPROVED ELECTRODE FOR THIN FILM CAPACITOR DEVICES}
본 발명은 박막 커패시터 장치 또는 강유전체 장치에 관한 것이며, 보다 구체적으로는 기판의 유리층 상에 전극을 형성하는 방법에 관한 것이다.
본 발명은 미국 공군에 의해 부여된 제F33615-98-2-1357호의 계약하에서 미국 정부의 지원으로 이루어졌다. 미국 정부는 본 발명의 특정 권리를 갖는다.
백금(Pt)은 통상 박막 강유전체 장치용 전극 재료로서 사용된다. 이는 산소(O2)에서 600℃ 이상의 온도, 즉 (BaSr)TiO3(BST), (PbZr)TiO3(PZT), SrBi2Ta2O9(SBT), SrBi2Nb2O9(SBN), SrBi2(TaNb)2O9(SBTN) 등과 같은 재료로부터 양호한 전기적 특성을 얻기 위하여 요구되는 환경에서 산화에 대한 내성에 기인한다. 이들 재료를 이용하는 장치는 종종 기판으로서 산화된 실리콘 웨이퍼를 이용하여 이루어진다.
실리콘 웨이퍼의 산화물에 백금 전극을 부착하는 것은 항상 문제점이 있다. 이러한 문제점은 백금의 고유 특성 및 박막 강유전체 공정의 공격(challendge)에 기인하여 악화된다. 백금은 600℃ 이상의 온도에서 응력(stress)에 의해 가소성의 흐름(plastic flow)의 경향이 있다. 강유전체 박막 퇴적(deposition)은 종종 소결되는 것과 같은 막 수축에 기인하는 매우 높은 신장성의 응력을 갖게 되는 스핀 온 방법을 이용하여 실행된다. 강유전체 재료는 Bi와 같은 금속을 포함할 수 있다. 이들 금속은 백금과 합금할 수 있다.
강유전체 공정은 종종 성능을 향상하기 위하여 상승된 온도에서 O2내에서 긴 어닐(ammeal)과 함께 이루어진다. 백금이 기판에 부착될지라도, 이 공정은 종종 백금 전극의 기판 상에 백금 전극의 힐록(hillock) 또는 범프의 형성을 야기한다. 이들 힐록은 로컬라이즈된 높은 전기장, 높은 누설, 및 초기 브레이크다운을 야기할 수 있다. 보다 심각한 경우에는, 힐록이 상당히 커서 강유전체 장치를 직접 단락시키거나 막 내에서 다른 결함과 결합되어 그 장치를 단락시켜서, 수율을 저하시키거나 사용 불가능한 장치가 될 수 있다.
전통적으로 티타늄(Ti)의 박막은 백금과 실리콘 웨이퍼 산화물 사이에 부가된다. 이 티타늄층은 백금 전극의 두께의 약 10%이며 산화물에 대한 백금의 부착을 크게 향상시킨다. 이 전극의 예는 미국 특허 제5,723,171호에 개시되어 있다. 티타늄 부착층의 사용은 2개의 주요 문제점이 있다. 첫째, 공정 윈도우가 매우 좁다. 어닐 시간 또는 온도의 변화 또는 강유전체의 두께의 변화는 종종 티타늄 및 백금층 두께의 재최적화를 요구한다. 둘째로, 티타늄은 매우 유동적이고 백금을 통해 이동할 수 있어 강유전체층의 성능 저하를 야기한다. 이는 BST, SBT, SBTN 등에 공지된 문제점이며, 티타늄 결합에 기인하는 막 조성의 변화가 막 성능을 저 하시킨다.
부착력을 향상시키는 다른 방법은 Cr, Ta, Vd, Nb, Sr, Ru, Os, Pd와 같은 금속층의 폭넓은 변화에 사용된다(미국 특허 제6,103,400 및 6,054,311 참조). 이들 다른 금속은 조건의 일부 범위에 대하여 작용하지만, 이들 모든 공정은 고온 산소 어닐 동안 산화에 기인하여 좋지못한 부착력 또는 부착층의 부피 팽창을 하여 백금이 불안정하게 형성되고 그 활용성을 한정한다.
본 발명의 한 방법에 따라서, 기판 상의 도전체를 형성하는 방법은, 기판의 유리층 상에 탄탈륨을 퇴적하는 단계; 탄탈륨을 산화하는 단계; 및 산화된 탄탈륨 상에 귀금속을 퇴적하여 도전체를 형성하는 단계를 포함한다.
본 발명의 다른 방법에 따라서, 박막 강유전체 장치는 유리층을 포함하는 기판; 및 유리층에 접속된 전극을 포함한다. 전극은 Ta2O5를 포함하는 부착층에 의해 유리층에 접속된 귀금속을 포함한다.
본 발명의 일 양태에 따라서, 박막 강유전체 장치는 유리층을 포함하는 기판; 및 유리층에 접속된 전극을 포함한다. 전극은 Ta2O5를 포함하는 부착층에 의해 유리층에 접속된 귀금속을 포함한다.
도 1은 본 발명의 컴포넌트 결합 특징의 개략 단면도.
도 2는 전극이 형성되기 전에 도 1에 나타낸 컴포넌트의 개략 단면도.
도 3은 도 1에 나타낸 컴포넌트를 형성하기 위하여 사용되는 단계의 처리 흐름도.
도 4는 도 1에 나타낸 컴포넌트를 형성하기 위하여 사용되는 장치의 일부 도면.
도 5는 본 발명의 강유전체 커패시터 결합 특징의 개략 단면도.
본 발명의 앞서의 양태 및 다른 특징은 첨부된 도면과 관련하여 이하의 상세에서 설명된다.
도 1에서, 본 발명의 서브컴포넌트(10) 결합 특징의 단면도를 나타낸다. 본 발명은 도면에 나타낸 예시의 실시예를 참조하여 설명하지만, 본 발명은 많은 대안적인 실시예의 형태로 구현될 수 있다는 것을 이해하여야 한다. 또한, 임의의 구성요소 또는 재료의 적합한 크기, 형태 또는 종류가 사용될 수 있다.
서브컴포넌트(10)는 일반적으로 박막 강유전체 장치와 같은 큰 전기 컴포넌트를 제조하는데 사용되도록 의도된다. 예를 들어, 컴포넌트(10)는 강유전체 커패시터(12)와 같은 강유전체 장치를 제조하는데 사용될 수 있다(도 5 참조). 서브컴포넌트(10)는 일반적으로 기판(14)과 전극(16)을 포함한다.
기판(14)은 도시된 실시예에서 바람직하게 반도체 웨이퍼이다. 그러나, 대안적인 실시예에서, 임의의 적합한 종류의 기판이 제공될 수 있다. 기판(14)은 일반적으로 베이스(18) 및 상부층(20)을 포함한다. 베이스(18)는 바람직하게 3-15 ohm-cm의 인 도핑된 실리콘 기판을 포함한다. 그러나, 임의의 적합한 종류의 베이 스가 제공될 수 있다. 도시된 실시예에서, 상부층(20)은 유리로 이루어진다. 바람직한 실시예에서, 유리층(20)은 실리콘 이산화물(SiO2)을 포함한다. 예를 들어, 유리층(20)은 5000Å 두께 습식 실리콘 산화물을 포함할 수 있다. 그러나, 대안적인 실시예에서, 기판(14)은 임의의 적합한 종류의 상부층으로 구성될 수 있다.
전극(16)은 도시된 실시예에서 일반적으로 부착층(22) 및 전기 도전체층(24)을 포함한다. 부착층(22)은 바람직하게 탄탈륨 오산화물(Ta2O5)로 이루어진다. 부착층은 탄탈륨 산화물, 티타늄 산화물, 지르코늄 산화물, 하프늄 산화물 및 바나듐 산화물로 이루어지는 그룹 중에서 선택될 수 있다. 전기 도전체층(24)은 귀금속, 바람직하게 백금으로 이루어진다. 귀금속 도전체는 백금, 팔라듐, 금 및 로듐으로 이루어지는 그룹에서 선택된다. 전기 도전체(24)는 부착층(22)에 의해 기판(14)의 상부층(20)에 부착된다.
실리콘 산화물(SiO2)과 같은 유리에 대한 백금(Pt)의 부착은 오래 계속되어온 문제이다. 전통적으로, 부착 문제는 백금과 유리 사이에 얇은 금속 부착층을 포함하는 것으로 다루어지고 있다. 이 층은 전형적으로 Ti, Cr, Ta, Va, Nb, Pd, Ir, Ru로 구성되고 전형적으로 백금층의 두께의 약 10%이다. 약 600℃ 이상의 온도의 산화 분위기에서 백금 전극이 견디도록 하는 경우 이러한 부착층의 사용으로 공정 윈도우가 매우 좁게 된다. 이는 응력에 대응하여 이들 온도에서 가소성 흐름에 대한 백금의 경향과 산소에 대한 장벽으로서 백금의 좋지못한 성능의 결합에 기인한다. 이는 전형적 금속 부착층이 이 환경에서 백금에 대하여 불안정한 표면인 것을 의미한다.
가장 일반적으로 사용되는 부착층인 티타늄(Ti)은 백금 전극을 통해 이동하는 추가의 문제점을 갖는다. 세라믹 박막용 전극에 사용되는 경우에, 이는 화학양론적 변화 및/또는 오염 문제를 야기하여 성능이 저하되게 할 수 있다. 이 저하의 예는 BST에 대한 상대적인 유전율의 감소 및 SBTN 또는 PZT에서 감소된 잔여 분극을 포함한다.
본 발명의 새로운 전극 시스템은 금속층에서 응력을 제어하기 위한 가열 퇴적 및 도전층을 퇴적시키기 전에 부착층의 산화를 결합한다. 도전층의 퇴적 전에 부착층의 산화는 후속 열처리 공정 동안 부피 팽창이 야기되는 것을 방지한다. 이로서 평탄하고 매우 부착력있는 표면이 되어, 후속 공정 동안 평탄하게 남게 된다. 또한, 이들 전극은 백금 또는 부착층의 두께에서의 변화에 낮은 민감도, 퇴적된 재료의 순도에 대한 낮은 민감도, 및 어닐 공정에 대한 낮은 민감도를 나타낸다. 이는 더 두꺼운 전극의 사용을 가능하도록 하고, 이는 많은 응용에서 증가된 전력/전류 처리 또는 감소된 저항성 손실이 요구된다. 본 발명의 이들 전극은 매우 높은 압축력의 응력에 노출되고 산소중에서 725℃에서 10 시간 동안 어닐을 거치는 경우조차 평탄하고 평면으로 남는다. 또한 이들 전극은 SBTN에서 더 높은 잔여 분극(2Pr) 및 BST에서 더 낮은 누설 및 더 높은 브레이크다운 필드를 나타낸다.
도 2 및 도 3에서, 도 2는 전기 도전체층(24)이 그 위에 형성되기 전에 도 1의 서브컴포넌트(10)를 나타낸다. 도 3은 서브컴포넌트(10)를 형성하는데 사용되는 방법 단계의 일부를 나타낸다. 블록 26에 나타낸 바와 같이, 탄탈륨이 상부 유리층(20) 상에 퇴적된다. 탄탈륨이 상부 유리층(20) 상에 퇴적된 후에, 블록 28에 의해 나타낸 바와 같이 산화된다. 이는 도 2에 나타낸 바와 같이 어셈블리를 형성한다. 상부 유리층(20)에 부착된 탄탈륨 산화물(22)로, 귀금속(본 실시예에서)이 블록 30에 의해 나타낸 바와 같이 탄탈륨 산화물 상에 퇴적된다.
또한 도 4에서 바람직한 방법으로, 증발 장치(evaporator)(32)가 웨이퍼 상에 탄탈륨 및 백금의 가열 퇴적에 사용되고 이는 결국 서브컴포넌트(10)를 형성한다. 그러나, 대안적인 실시예에서 탄탈륨 및 백금은 임의의 적합한 방법, 및 아마도 다른 방법에 의해 웨이퍼 상에 퇴적될 수 있다. 증발 장치(32)는 바람직하게 진공에서 웨이퍼(15)를 가열시킬 수 있는 전자선(e-beam) 증발 장치이다. 그러나, 대안적인 실시예에서 임의의 적합한 증발 장치 또는 금속 퇴적 방법이 사용될 수 있다. 탄탈륨을 산화시키기 위하여, 시스템은 급속 열 처리기(RTP)(34)를 포함한다. 그러나, 대안적인 실시예에서 탄탈륨을 산화시키는 임의의 적합한 장치는, 금속 퇴적 시스템내에서 산소를 도입함으로써 인시튜 산화, O2 분위기에서 Ta2O5의 직접 증착(evaporation) 또는 Ta2O5의 리액티브 스퍼터(reactive sputter)를 포함하여 사용될 수 있다. 금속 산화물 부착층은 금속 산화물 타겟의 직접 스퍼터링에 의해, 적합한 프리커서(precusor)의 MOCVD를 이용하는 진공 퇴적에 의해, MOD 또는 졸-겔 프리커서의 스핀온 퇴적 및 소성(firing)에 의해, 또는 금속 산화막을 퇴적하기 위한 임의의 적합한 벙법에 의해 퇴적될 수 있다. 급속 열 처리기는 산소 분위기 대기에서 사전결정된 시간 동안 상승된 온도에 웨이퍼(15)를 노출할 수 있다. 이 공정은 금속 탄탈륨층을 완전히 산화시킨다.
탄탈륨층이 산화되어 탄탈륨 산화물층(22)을 형성한 후, 웨이퍼(15)는 증발 장치(32)로 되돌아가서 진공에서 사전결정된 온도로 가열되어 귀금속(도시된 실시예에서 Pt)층이 퇴적될 수 있다. 바람직한 실시예에서, 사전결정된 온도는 약 섭씨 310도이다. 그러나, 대안적으로 임의의 적합한 온도가 사용될 수 있다. 바람직한 실시예에서, 백금층(24)은 약 2500Å의 두께를 갖는다. 그러나, 대안적인 실시예에서 백금층은 임의의 적합한 두께를 가질 수 있다. 예를 들어, 전기 도전층(24)은 약 1600Å에서 약 3500Å일 수 있다.
또한 이제 도 5에서, 서브컴포넌트(10)는 강유전체 커패시터(12)의 일부로서 나타내어진다. 커패시터(12)는 일반적으로 서브컴포넌트(10), 강유전체층(FE)(42), 상부 전극(TE)(44), 층간 유전체(ILD)(46), 및 상호접속 금속(M3)(48)을 포함한다. 도시된 실시예에서, 전극(16)은 커패시터(12)용 하부 전극을 형성한다. 바람직한 실시예에서, 전극(16)은 약 2500Å이다. 그러나, 대안적인 실시예에서, 전극은 임의의 적합한 두께를 가질 수 있다.
도시된 바람직한 실시예에서, 강유전체층(42)은 약 2000Å이고, 상부 전극(44)은 약 1100Å이고, 층간 유전체(46)은 약 3000Å이고, 상호접속 금속(48)은 약 1850Å이다. 그러나, 대안적인 실시예에서, 이들 컴포넌트는 임의의 적합한 두께를 가질 수 있다. 강유전체 박막층(42)은 바륨 티타네이트, 스트론튬 티타네이트, 바륨 스트론튬 티타네이트, 납 지르코네이트 티타네이트, 바륨 스트론튬 비스무스 탄탈레이트 또는 스트론튬 비스무스 탄탈레이트 니오베이트를 포함할 수 있다. 도시된 바람직한 실시예에서, 상부 전극(44)은 백금으로 이루어진다. 그러나, 대안적인 실시예에서, 상부 전극(44)은 임의의 적합한 종류의 전기 도전체 금속을 포함할 수 있다. 도시된 실시예에서, 층간 유전체(46)는 저압 화학 증착(LPCVD) SiO2로 이루어진다. 그러나, 대안적인 실시예에서, 층간 유전체는 임의의 적합한 종류의 재료로 이루어질 수 있고 임의의 적합한 방법에 의해 형성된다. 도시된 실시예에서, 상호접속 금속(48)은 백금으로 이루어진다. 그러나, 대안적인 실시예에서, 상호접속 금속(48)은 임의의 적합한 종류의 전기 도전체 재료로 구성될 수 있다.
본 발명은 박막 유전체 및 강유전체 장치의 향상된 성능을 제공할 수 있다. 얇은 절연막의 누설 전류 및 브레이크다운 전압은 하부 전극의 모폴로지에 의존한다. 본 발명은 고품질 세라믹 박막을 생성하기 위하여 요구되는 상대적으로 큰 열 공급(thermal budget)을 가질 지라도 안정적이고 평탄하고 고 부착의 전극의 형성을 가능하도록 한다. 전형적인 막은 부착에서 한계가 있고 고온 산화 분위기 및 고 응력에 노출되는 경우 거친 힐록 표면을 형성하는 경향을 갖는다.
이 새로운 부착층은, 예를 들어, 백금(또는 다른 귀금속) 전극의 퇴적 전에 안정한 부착층으로서, 탄탈륨 금속을 증착시키고 이를 급속 열 처리기에서 산화시킴으로써 형성되는 Ta2O5와 같은 금속 산화물을 포함한다. 이는 응력을 제어하기 위하여 백금의 가열 퇴적과 결합되는 경우, 넓은 범위의 어닐 및 공정 조건에 대하여 전극이 평면으로 매우 평탄하게 유지된다. 또한 이 전극은 탄탈륨층의 두께, 탄탈륨 어닐 조건, 백금층의 두께, 및 백금 용해물의 기간(age of the platinum melt)과 같은 공정 변화에 거의 영향을 받지 않는 것으로 보인다.
이 새로운 전극 상에 제조된 강유전체 장치는 종래의 전극 구조와 비교할 때 향상된 수율, 높은 브레이크다운 저항, 및 향상된 전기 특성을 나타낸다. 이 전극 구조의 사용은, 저항 손실을 최소화하기 위한 매우 두거운 전극층 및 폭넓은 튜닝 범위 및 고 전류 밀도를 달성하기 위한 높은 브레이크다운 필드를 요구하는 BST 버랙터(미국 특허 제6,101,102에 개시된 바와 같이) 상의 작용에 중요함이 입증되었다.
바람직한 실시예에서 기판은 5000Å 두께 SiO2 막을 생성하기 위하여 습식 산화되는 실리콘 웨이퍼이다. 이어서 웨이퍼는 전자선 증발 장치에 배치되고 진공에서 250℃의 온도로 가열된다. 이어서 대략 200Å 두께의 탄탈륨층이 가열 기판 상에 증착된다. 이 시스템은 배기되고(vent) 웨이퍼가 냉각시킨다. 증착 동안의 웨이퍼 온도나 탄탈륨층의 두께는 결정적이지 않다. 이후에 웨이퍼는 시스템으로부터 제거되고 탄탈륨 금속이 산소 분위기 대기에서 2분 동안 725℃의 온도에 웨이퍼를 노출시키는 급속 열 처리기(RTP)를 이용하여 산화된다. 또한, 이 공정의 시간이나 온도는 탄탈륨층이 완전히 산화되는 한 결정적이지 않다.
1에서 7분의 어닐 시간에서 양호한 결과가 얻어진다. 725℃가 강유전체막에 이용되는 통상 어닐 온도이기 때문에 725℃의 어닐 온도이 편의상 선택된다. 다른 온도는 조사되지 않았으나, 틀림없이 가능할 수 있다. 이 산화를 실행하기 위하여 RTP를 사용하는 것은 편의 상 초기에 선택된 것이지만, 이 어닐을 실행하기 위하여 RTP를 사용하는 것이 바람직할 것이다. 긴 노관(furnace tube) 어닐로 백금이 잘 부착될 수 없는 큰 그레인 크기로 평탄한 Ta2O5 표면이 된다.
탄탈륨층이 산화된 후에, 웨이퍼는 증발 장치로 되돌아가서 진공에서 310℃의 온도로 가열되는데 여기서 약 2500Å의 두께의 백금층이 퇴적된다. 백금층의 두께는 결정적이지 않다. 테스트에서는, 이 공정에서 1600Å에서 3500Å 이상의 의 범위의 백금층으로 성공되었다. 이 퇴적 동안의 웨이퍼의 온도는 냉각 후의 웨이퍼의 신장성 응력의 영향에 기인하여 중요할 수 있다. 300℃ 또는 그 이상의 온도에서 퇴적은 더 낮은 온도 퇴적과 비교하여 표면 평탄성과 부착에서 향상을 나타내었다. 이는 1000X까지의 확대에서 본질적으로 단조로운 표면이 된다. 공정의 테스트에서, 최대 퇴적 온도는 진공 시스템으로 밀봉된 VITONTM에 의해 한정되므로, 크게 높은 온도 퇴적은 조사되지 않았지만, 가능할 수 있다.
배기 및 냉각 후에, 웨이퍼는 진공 시스템으로부터 제거된다. 이 단계에서, 웨이퍼는 알맞게 부착력이 있고 평탄하다. 필요하다면, 향상된 부착력은 전극 상에서만의 별도의 어닐 또는 후속 퇴적 강유전체층 상의 결정화 어닐과 결합하여, RTP에서 725℃에서 30초와 같은 더 높은 온도에 짧게 노출됨으로써 얻어질 수 있다. 전극 표면은 725℃에서 총 10시간의 어닐을 포함하는 나머지 강유전체 공정을 거쳐 매우 평탄하게 유지될 것이다.
이들 향상된 전극은 강유전체막을 포함하는 Bi(SBT(N)) 및 매우 높은 신장성 응력을 갖는 BST 막을 포함하는 몇몇 강유전체 재료로 테스트되었다. 향상된 전극 으로 이루어진 장치는 향상된 강유전체 성능, 누설 전류, 및 더 큰 전류 처리 능력을 갖는다. 세라믹 박막으로 이용되는 백금 전극에 대한 부착층으로서 Ta2O5와 같은 금속 산화물의 사용은 종래 기술에서 존재하지 않는 것으로 알려져 있다.
커패시터 어레이 공정의 개관으로서, 이 공정은 다음의 단계를 포함할 수 있다.
·5000Å 습식 산화로 개시 웨이퍼 준비
·하부 전극(BE) 퇴적
·스핀 온 강유전체 프리커서 및 소성(FE)
·상부 전극(TE) 퇴적
·커패시터 스택 에치
·양호한 강유전체 특성을 증명하기 위한 테스트 포인트 1
·층간 유전체(ILD) 퇴적
·콘택(CT) 개방
·상호접속 금속(M3) 퇴적
·상호접속 금속 에치
·수율에 대한 스크린을 위한 테스트 포인트 2
·덮개유리 퇴적
·패드(GL) 개방
·최종 파라미터 테스트
본 발명의 향상된 하부 전극 공정의 개관으로서, 이 공정은 다음의 단계를 포함할 수 있다.
·Ta 부착층을 퇴적
˚예를 들어, 250℃에서 웨이퍼로 200Å 증착
·부착층 산화
˚예를 들어, O2내에서 725℃에서 2분간 RTA
·Pt 전극 퇴적
˚예를 들어, 310℃에서 웨이퍼 상에 2500Å 증착]
·RTP FE 결정화 단계가 없는 공정에서 사용되는 경우, 이후 부착 어닐이 바람직할 수 있다.
˚예를 들어, 02내에서 725℃에서 30초 RTA
본 발명의 향상된 전극은 많은 이점을 제공할 수 있다. 이 전극은 강유전체에 대한 향상된 스위칭 특성(2Pr, 2Ec)과 같은 향상된 성능, 및 강유전체에 대한 더 큰 NDRO 신호를 제공할 수 있다. 전극은 FE 소성 전후에 더 평탄한 전극 표면을 포함할 수 있다. 이는 크게 향상된 수율, 낮은 누설 전류, 및 증가된 브레이트다운을 제공할 것이다.
또한 향상된 전극 형성 공정은 더 두꺼운 전극이 사용되로록 할 수 있다. 이는 더 높은 주파수에서 장치 성능을 지배할 수 있는 전극에서 도전성 손실을 감소시킬 수 있다. 향상된 전극 형성 공정은 RTP 산화 시간, Ta 두께, Pt 두께, 및 Pt 순도에 상대적으로 영향을 적게 받는 더 큰 공정 윈도우를 제공할 수 있다. 본 발명은 SBTN, SBT 및 BST와 같은 재료의 변화에 대한 이점을 제공할 수 있다.
앞서의 설명은 본 발명의 예시일 뿐이라는 것을 이해하여야 한다. 본 발명으로부터 벗어나지 않고 본 기술 분야의 숙련된 자에 의해 댜양한 대체 및 수정이 안출될 수 있다. 따라서, 본 발명은 청구항의 범위 내에 있는 모든 이러한 대체, 수정 및 변경을 포함하도록 의도된다.

Claims (15)

  1. 박막 커패시터 장치(12)용 전극(16)에 있어서,
    유리 기판;
    상기 유리 기판 상에 형성된 금속 산화물 부착층(22); 및
    상기 금속 산화물 부착층에 접속된 귀금속 도전체(24)
    를 포함하고,
    상기 부착층(22)은 탄탈륨 산화물, 지르코늄 산화물, 하프늄 산화물 및 바나듐 산화물로 이루어진 그룹으로부터 선택되는 박막 커패시터 장치용 전극.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 박막 커패시터 장치(12)용 전극(16)을 형성하는 방법에 있어서,
    유리 기판(14)의 상부층(20) 상에 금속을 가열 증착시키는(heated deposition) 단계;
    금속 산화물 부착층(22)을 형성하기 위해 상기 증착된 금속층(22)을 산화시키는 단계; 및
    상기 금속 산화물 부착층(22) 상에 귀금속 도전체(24)를 증착시키는 단계
    를 포함하고,
    상기 부착층(22)은 탄탈륨 산화물, 지르코늄 산화물, 하프늄 산화물 및 바나듐 산화물로 이루어진 그룹으로부터 선택되는 박막 커패시터 장치용 전극 형성 방법.
  7. 삭제
  8. 제6항에 있어서,
    상기 산화 단계는 산소를 포함하는 분위기에서의 열처리를 포함하는 박막 커패시터 장치용 전극 형성 방법.
  9. 제6항에 있어서,
    상기 산화 단계는 산소를 포함하는 분위기에서의 급속 열 처리기(rapid thermal processor)에 의한 열처리를 포함하는 박막 커패시터 장치용 전극 형성 방법.
  10. 삭제
  11. 제6항에 있어서,
    상기 금속 산화물 부착층(24)은 탄탈륨 산화물을 포함하는 박막 커패시터 장치용 전극 형성 방법.
  12. 제11항에 있어서,
    상기 귀금속 도전체(24)는 백금을 포함하는 박막 커패시터 장치용 전극 형성 방법.
  13. 제1항에 있어서,
    상기 귀금속 도전체(24)는 백금, 팔라듐, 금 및 로듐으로 이루어진 그룹으로부터 선택되는 박막 커패시터 장치용 전극.
  14. 제1항에 있어서,
    상기 부착층(22)은 탄탈륨 오산화물을 포함하는 박막 커패시터 장치용 전극.
  15. 제1항에 있어서,
    상기 귀금속 도전체(24)는 백금을 포함하는 박막 커패시터 장치용 전극.
KR1020047018348A 2002-05-15 2003-05-12 박막 커패시터 장치용 개선된 전극 KR100699397B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/147,093 US7335552B2 (en) 2002-05-15 2002-05-15 Electrode for thin film capacitor devices
US10/147,093 2002-05-15
PCT/US2003/014934 WO2003098646A1 (en) 2002-05-15 2003-05-12 Improved electrode for thin film capacitor devices

Publications (2)

Publication Number Publication Date
KR20040106543A KR20040106543A (ko) 2004-12-17
KR100699397B1 true KR100699397B1 (ko) 2007-03-27

Family

ID=29418951

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047018348A KR100699397B1 (ko) 2002-05-15 2003-05-12 박막 커패시터 장치용 개선된 전극

Country Status (6)

Country Link
US (2) US7335552B2 (ko)
EP (1) EP1504460B1 (ko)
JP (1) JP5059290B2 (ko)
KR (1) KR100699397B1 (ko)
DE (1) DE60328596D1 (ko)
WO (1) WO2003098646A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100634509B1 (ko) * 2004-08-20 2006-10-13 삼성전자주식회사 3차원 반도체 캐패시터 및 그 제조 방법
US20060065916A1 (en) 2004-09-29 2006-03-30 Xubai Zhang Varactors and methods of manufacture and use
EP1831973A2 (en) * 2004-12-06 2007-09-12 The President and Fellows of Harvard College Nanoscale wire-based data storage
DE102005048774B4 (de) * 2005-10-07 2009-04-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Substrat, das zumindest bereichsweise an einer Oberfläche mit einer Beschichtung eines Metalls versehen ist, sowie dessen Verwendung
US7560392B2 (en) * 2006-05-10 2009-07-14 Micron Technology, Inc. Electrical components for microelectronic devices and methods of forming the same
KR100849187B1 (ko) * 2006-06-30 2008-07-30 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980077149A (ko) * 1997-04-17 1998-11-16 윤종용 다층전극 구조를 갖는 강유전체 메모리의 커패시터 및 그 제조방법
KR100385446B1 (ko) * 1995-07-07 2004-09-08 로무 가부시키가이샤 유전체캐패시터및그제조방법

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US19874A (en) * 1858-04-06 Improvement in cotton-seed planters
DE2513858C3 (de) 1975-03-27 1981-08-06 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Herstellung eines Tantal-Dünnschichtkondensators
JPS5874079A (ja) * 1981-10-28 1983-05-04 Japan Electronic Ind Dev Assoc<Jeida> 薄膜トランジスタ
KR930012120B1 (ko) * 1991-07-03 1993-12-24 삼성전자 주식회사 반도체장치 및 그의 제조방법
US5142438A (en) * 1991-11-15 1992-08-25 Micron Technology, Inc. Dram cell having a stacked capacitor with a tantalum lower plate, a tantalum oxide dielectric layer, and a silicide buried contact
US5390072A (en) * 1992-09-17 1995-02-14 Research Foundation Of State University Of New York Thin film capacitors
US5723171A (en) 1992-10-23 1998-03-03 Symetrix Corporation Integrated circuit electrode structure and process for fabricating same
US5479317A (en) * 1994-10-05 1995-12-26 Bell Communications Research, Inc. Ferroelectric capacitor heterostructure and method of making same
US6204111B1 (en) 1994-12-28 2001-03-20 Matsushita Electronics Corporation Fabrication method of capacitor for integrated circuit
JP3098923B2 (ja) * 1994-12-28 2000-10-16 松下電子工業株式会社 半導体装置およびその製造方法
JP3480624B2 (ja) * 1995-06-09 2003-12-22 シャープ株式会社 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子
GB9512529D0 (en) 1995-06-20 1995-08-23 Bnfl Fluorchem Ltd Cell treatment
KR100234000B1 (ko) * 1996-09-04 1999-12-15 박호군 피제트티 박막 및 그 제조방법
US6054355A (en) * 1997-06-30 2000-04-25 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device which includes forming a dummy gate
JPH11195768A (ja) * 1997-10-22 1999-07-21 Fujitsu Ltd ペロブスカイト型酸化物膜を含む電子装置とその製造方法及び強誘電体キャパシタ
US6180481B1 (en) * 1998-01-09 2001-01-30 Micron Technology, Inc. Barrier layer fabrication methods
JPH11205898A (ja) 1998-01-16 1999-07-30 Mitsubishi Electric Corp 誘電体薄膜素子用電極およびその製造方法とそれを用いた超音波振動子
JP3125922B2 (ja) * 1998-01-20 2001-01-22 ソニー株式会社 誘電体メモリおよびその製造方法
JP3226166B2 (ja) * 1998-02-06 2001-11-05 ソニー株式会社 強誘電体キャパシタおよびその製造方法並びに強誘電体メモリ
KR100324601B1 (ko) * 1998-12-30 2002-04-17 박종섭 계면의 특성 향상을 위한 강유전체 캐패시터 제조 방법
US6483691B1 (en) * 1999-02-04 2002-11-19 Rohm Co., Ltd. Capacitor and method for manufacturing the same
US6101102A (en) 1999-04-28 2000-08-08 Raytheon Company Fixed frequency regulation circuit employing a voltage variable dielectric capacitor
JP2001223345A (ja) * 1999-11-30 2001-08-17 Hitachi Ltd 半導体装置とその製造方法
US6417537B1 (en) * 2000-01-18 2002-07-09 Micron Technology, Inc. Metal oxynitride capacitor barrier layer
US6682772B1 (en) * 2000-04-24 2004-01-27 Ramtron International Corporation High temperature deposition of Pt/TiOx for bottom electrodes
KR100604662B1 (ko) * 2000-06-30 2006-07-25 주식회사 하이닉스반도체 상부전극과 층간절연막 사이의 접착력을 향상시킬 수 있는반도체 메모리 소자 및 그 제조 방법
US6492242B1 (en) * 2000-07-03 2002-12-10 Chartered Semiconductor Manufacturing Ltd. Method of forming of high K metallic dielectric layer
JP2002094018A (ja) * 2000-09-14 2002-03-29 Fujitsu Ltd 電子装置の製造方法
KR100338780B1 (ko) * 2000-09-15 2002-06-01 윤종용 층간절연막의 손상을 방지할 수 있는 반도체 메모리 소자및 그 제조방법
JP2002124647A (ja) * 2000-10-18 2002-04-26 Sharp Corp 半導体装置
KR100506082B1 (ko) * 2000-12-18 2005-08-04 삼성전자주식회사 반구형 잉크 챔버를 가진 잉크 젯 프린트 헤드의 제조 방법
JP2003031806A (ja) * 2001-05-09 2003-01-31 Hitachi Ltd Ｍｏｓトランジスタ及びその製造方法
US6461914B1 (en) * 2001-08-29 2002-10-08 Motorola, Inc. Process for making a MIM capacitor
JP4067079B2 (ja) * 2001-12-26 2008-03-26 松下電器産業株式会社 半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100385446B1 (ko) * 1995-07-07 2004-09-08 로무 가부시키가이샤 유전체캐패시터및그제조방법
KR19980077149A (ko) * 1997-04-17 1998-11-16 윤종용 다층전극 구조를 갖는 강유전체 메모리의 커패시터 및 그 제조방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1003854460000
1019980077149

Also Published As

Publication number Publication date
WO2003098646A1 (en) 2003-11-27
KR20040106543A (ko) 2004-12-17
JP2005526390A (ja) 2005-09-02
EP1504460A1 (en) 2005-02-09
EP1504460B1 (en) 2009-07-29
US20080106846A1 (en) 2008-05-08
US20030216017A1 (en) 2003-11-20
DE60328596D1 (de) 2009-09-10
JP5059290B2 (ja) 2012-10-24
US7335552B2 (en) 2008-02-26
US7545625B2 (en) 2009-06-09

Similar Documents

Publication Publication Date Title
KR100371891B1 (ko) 마이크로 일렉트로닉 구조물 및 이의 형성 방법
US5811851A (en) Pre-oxidizing high-dielectric-constant material electrodes
JP3188179B2 (ja) 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法
US5965942A (en) Semiconductor memory device with amorphous diffusion barrier between capacitor and plug
US6407422B1 (en) Oxygen diffusion blocking semiconductor capacitor
KR100417743B1 (ko) 90 나노미터 이하의 두께를 갖는 강유전성 박막을 지닌강유전성 메모리와 그 제조 방법
KR19990014269A (ko) 복합 금속 산화물로 만들어진 유전체층을 포함하는 메모리 커패시터를 갖는 반도체 장치의 제조 방법
JP4240542B2 (ja) 集積回路の電極構造とその作製方法
US7545625B2 (en) Electrode for thin film capacitor devices
JP3594787B2 (ja) 半導体装置及びその製造方法
KR100214765B1 (ko) 기판상에 (200)방향으로 우선 배향된 백금 박막 형성방법, 그 방법에 의하여 형성된 백금박막을 구비한 기판 및 전자소자
JPH09129827A (ja) 強誘電体キャパシタ
JPH0687490B2 (ja) 薄膜コンデンサおよびその製造方法
JPH0969614A (ja) 強誘電体薄膜、誘電体薄膜及び強誘電体薄膜を含む集積回路の製造方法
JPH11233734A (ja) 半導体メモリ素子及びその製造方法
JP3120568B2 (ja) 薄膜キャパシタ
JP2000091531A (ja) 薄膜キャパシタ及びその製造方法
JPH0621064A (ja) 半導体装置の製造方法
JPH0652775B2 (ja) 薄膜コンデンサおよびその製造方法
JP2776115B2 (ja) 薄膜コンデンサ及びその製造方法
KR100299563B1 (ko) 반도체 소자의 캐패시터 제조방법
JP2002270787A (ja) 半導体装置とその製造方法
KR19980025548A (ko) 강유전체를 이용한 커패시터
JPH10335597A (ja) 容量素子を有する半導体装置およびその製造方法
森戸健太郎 et al. Special Issue Ceramics Integration. Fabrication Technology of High-Dielectric SrTiO3 Thin Film Capacitors for Microwave Circuits.

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130221

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150226

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160218

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170220

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180219

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 14