KR100234000B1 - 피제트티 박막 및 그 제조방법 - Google Patents

피제트티 박막 및 그 제조방법 Download PDF

Info

Publication number
KR100234000B1
KR100234000B1 KR1019960038203A KR19960038203A KR100234000B1 KR 100234000 B1 KR100234000 B1 KR 100234000B1 KR 1019960038203 A KR1019960038203 A KR 1019960038203A KR 19960038203 A KR19960038203 A KR 19960038203A KR 100234000 B1 KR100234000 B1 KR 100234000B1
Authority
KR
South Korea
Prior art keywords
thin film
pzt thin
pbtio
alumina
buffer layer
Prior art date
Application number
KR1019960038203A
Other languages
English (en)
Other versions
KR19980019932A (ko
Inventor
오영제
김승현
정형진
Original Assignee
박호군
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박호군, 한국과학기술연구원 filed Critical 박호군
Priority to KR1019960038203A priority Critical patent/KR100234000B1/ko
Priority to JP09239920A priority patent/JP3118702B2/ja
Publication of KR19980019932A publication Critical patent/KR19980019932A/ko
Application granted granted Critical
Publication of KR100234000B1 publication Critical patent/KR100234000B1/ko

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/85Piezoelectric or electrostrictive active materials
    • H10N30/853Ceramic compositions
    • H10N30/8548Lead-based oxides
    • H10N30/8554Lead-zirconium titanate [PZT] based
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/077Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition
    • H10N30/078Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition by sol-gel deposition
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/09Forming piezoelectric or electrostrictive materials
    • H10N30/093Forming inorganic materials

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Formation Of Insulating Films (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Abstract

본 발명은 피제트티(PZT) 박막 및 그 제조방법에 관한 것으로, 졸-겔 스핀 코팅법으로 백금전극과 PZT 박막 사이에 박막과 같은 페로브스카이트 구조를 갖는 티탄산납(PbTiO3)의 촉진층을 삽입하고 백금전극과 반도체기판 사이에 확산 장벽용 알루미나(Al2O3) 완충층을 삽입함으로서, 저온에서의 페로브스카이트 상형성을 용이하게 하며 고온에서의 물성저하 없이 우수한 유전 및 강유전 특성을 발현하는 비휘발성 메모리용 PZT 박막 및 그 제조방법에 관한 것이다.
본 발명에 의한 PZT 박막은 현재 메모리 반도체 산업에서 가장 커다란 문제점으로 대두되는 저온에서의 페로브스카이트 단일상의 형성과 확산방지 및 피로현산을 개선시킬 수 있기 때문에 장치의 의존성이 적은 졸-겔법이 갖는 경제적인 면 등의 장점을 살릴 수 있음과 동시에 특성형상을 위해 값비싼 단결정 기판 등으로 대체하지 않고 실제 반도체 소자 제조공정에서 사용되는 반도체기판을 아무 문제없이 직접 적용할 수 있으므로 그 응용성을 확대할 수 있다.

Description

피제트티(PZT) 박막 및 그 제조방법
본 발명은 피제트티(PZT) 박막의 제조방법에 관한 것으로, 특히 백금 하부전극과 피제트티(PZT) 박막 사이에 페로브스카이트 구조를 갖는 티탄산납층(PbTiO3)을 삽입하고 하부전극과 반도체기판 사이에 확산 장벽용 알루미나(Al2O3) 완충층을 삽입함으로써, 종래의 650~700℃ 이상에서 얻을 수 있었던 페로브스카이트 단일상을 약 100~150℃ 정도 낮은 온도인 저온에서 얻을 수 있고 물성저하가 문제시 되는 700℃ 이상의 고온에서도 물성저하 없이 우수한 강유전 특성을 이룰 수 있는 데에 적당하도록 한 피제트티(PZT) 박막 및 그 제조방법에 관한 것이다.
강유전성 피제트티(Lead zirconate titanate, 이하 PZT) 박막은 기판의 상태에 상당히 민감한 특성을 나타내며 같은 종류의 기판을 사용했을 때에도 표면상태, 결정구조 및 미세구조에 따라 물성이 좌우된다.
특히 종래에 사용되어 오던 Si/SiO2/Pt 기판에서는 Si나 완충막인 SiO2층이 백금(Pt)과의 접착성이 좋지 않기 때문에 후속 열처리 과정시 증착된 박막이 벗겨지는 필링(Peeling) 현상을 유발하고 또한 PZT 박막내 백금 이온의 확산을 막아주는 완충층으로서의 역할도 효과적으로 수행하지 못했다.
더우기 열처리 온도가 높아짐에 따라 백금이 전극인 백금 계면을 통해 확산되어 기판물질인 실리콘과 반응하고 제2상을 형성시키거나, 외부로 휘발되어 화학양론적인 조성비의 불일치를 가져오거나 강유전성을 발현하는 패로브스카이트 형태가 아닌 백금 부족의 단사정 형태의 PbTi3O7결정구조를 형성시키기도 한다.
또한, 기판물질인 실리콘이 박막내부로 확산되어 박막과 반응함으로써 납-실리케이트등과 같이 강유전 특성에 좋지못한 영향을 미치는 결정구조를 보유케 되며, 페로브스카이트 상의 형성온도가 너무 높고 그 생성온도의 범위 또한 좁기 때문에 실제의 소자 제조공정에는 적용하기가 매우 어려운 점이 있었다.
일반적으로 PZT는 티탄산납(PbTiO3)과 PbZrO3의 고용체로서 아연(Zn)의 함량이 증가 할 수록 페로브스카이트 상의 형성을 위한 핵생성 에너지가 증가하여 상전이 온도도 증가한다. 실질적으로 현재 보고되고 있는 PZT 박막은 제조방법에 관계없이 650℃이상의 고온에서 순수한 페로브스카이트 상이 형성되기는 하지만, 때로는 이 온도에서도 단일상이 형성되지 않기도 한다.
그러나, 이러한 온도는 여러가지 반도체 제조공정에 있어서 금속선이나 불순물의 도핑상태에 영향을 미쳐서 실제 소자의 제조시에 신뢰도를 떨어뜨리게 할 뿐 아니라 백금 이온과 실리콘의 휘발 및 확산에 의한 반응으로 조성변화를 야기시켜 강유전성을 저하시킬 수 있다.
결과적으로, 상기와 같은 종래의 반응들에 의한 기판 및 박막의 불안정성은 미세구조에도 악영향을 미쳐서 전반적인 전기적 물성의 저하와 더불어 크랙(Crack) 등을 유발하는 문제점이 있어 신뢰성 있는 박막의 제조를 위해서는 이의 제어가 반드시 필요한 실정이다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창안된 것으로, 기판과 전극과의 접착력을 증진시키고 박막과 기판물질의 전극계면을 통한 확산 방지에 탁월한 효과가 있는 알루미나 완충막을 기판과 하부전극 사이에 삽입시켜 박막의 안정성을 도모하며, 이러한 완충층의 도움을 받아 안정화되어 PZT 박막보다 상형성 온도가 낮고 입자크기 및 미세구조가 균일한 티탄산납의 상촉진층을 하부전극과 PZT 박막 사이에 도입함으로써, 상형성 온도를 낮추고 제2상의 생성을 방지하여 유전 특성 및 강유전특성을 개선하여 신뢰성 있는 소자를 제조할 수 있도록 한 PZT 박막 및 그 제조방법을 제공함에 본 발명의 목적이 있다.
제1도는 본 발명 PZT 박막의 단면 구조도.
제2도는 X-선 회절분석으로 결정화 거동을 나타낸 그래프로서, (a)는 종래 Si/SiO2/Pt/PZT 박막의 열처리 온도에 따른 X-선 회절분석 특성도 이고, (b)는 본 발명 Si/Al2O3/Pt/PbTiO3/PZT 박막의 열처리 온도에 따른 X-선 회절분석 특성도.
제3도는 AES 분석으로 박막의 조성, 확산 및 계면상태를 측정한 그래프로서, (a)는 종래 Si/SiO2/Pt/PZT 박막의 계면상태를 나타낸 도이고, (b)는 본 발명 Si/ Al2O3/Pt/PbTiO3/PZT 박막의 계면상태를 나타낸 도.
제4도는 열처리 온도에 따른 유전상수 및 유전손실값을 측정한 그래프로서, (a)는 종래 Si/SiO2/Pt/PZT 박막의 특성도이고, (b)는 본 발명 Si/Al2O3/Pt/PbTiO3/PZT 박막의 특성도.
제5도는 박막의 피로현상을 측정한 그래프로서, (a)는 종래 Si/SiO2/Pt/PZT 박막의 특성도이고, (b)는 본 발명 Si/Al2O3/Pt/PbTiO3/PZT 박막의 특성도.
〈도면의 주요부분에 대한 부호의 설명〉
1 : 반도체기판 2 : 알루미나(Al2O3)
3 : 하부전극 4 : 티탄산납(PbTiO3)
5 : 피제트티(PZT) 박막 6 : 상부전극
상기와 같은 목적을 달성하기 위한 본 발명 PZT 박막은 도1에 도시한 바와 같이, 반도체기판(1)과, 상기 반도체기판(1) 상에 증착되는 알루미나(Al2O3) 완충층(2)과, 상기 알루미나(Al2O3) 완충층(2)상에 증착되는 백금전극(3)과, 상기 백금전극(3) 상에 증착되는 티탄산납(PbTiO3) 촉진층(4)과, 상기 티탄산납(PbTiO3) 촉진층(4) 상에 증착되는 PZT 박막(5)을 구비하여 구성된다.
상기와 같은 PZT 박막을 구현하기 위한 본 발명 PZT 박막의 제조방법은, 반도체기판(1) 상에 알루미나(Al2O3) 완충층(2)을 증착하는 공정과, 이후 상기 알루미나(Al2O3) 완충층(2) 상에 백금전극(3)을 증착하는 공정과, 이후 상기 백금전극(3) 상에 티탄산납(PbTiO3)촉진층(4)을 증착하는 공정과, 이후 상기 티탄산납(PbTiO3) 촉진층(4) 상에 PZT 박막(5)을 증착하는 공정으로 이루어지는 것으로, 이와같은 본 발명에 대해 좀 더 상세히 설명하면 다음과 같다.
본 발명은, PZT 박막(5)과 같은 정방정 구조를 갖고 있으며 결정화 온도가 낮은 티탄산납(PbTiO3)의 촉진층(Seed layer)(4)을 PZT 박막(5)과 백금전극(3) 사이에 삽입하여 PZT 박막(5)의 페로브스카이트상의 형성이 이루어지기 전에 충분한 핵형성 자리를 미리 제공하여 줌으로써 별도의 추가적인 핵생성 에너지가 없이도 낮은 에너지만으로 핵성장이 이루어지게 하여 저온에서도 순수한 페로브스카이트상 만을 형성케하고, 또한 반도체기판(1)과 백금전극(3) 사이에는 기판(1)과 PZT 박막(5)과의 반응을 제어할 수 있는 알루미나(Al2O3) 완충층(2)을 졸-겔 스핀코팅법으로 제조함으로써 전기전 물성을 향상시키고 PZT 박막(5)의 결정화 거동이 안정화될 수 있도록 한 것이다.
먼저, 반도체기판(1)과 백금전극(3) 사이의 완충막으로 알루미나(Al2O3)를 선택한 이유을 설명한다.
현재, 반도체기판(1) 위에서의 전극 물질로 널리 사용되고 있는 백금은 고온 공정에서 박막과 기판 물질의 확산을 제어하지 못할 뿐만 아니라 기판과의 접착성도 현저히 떨어뜨리는 문제점으로 인해 Ir2O3및 RuO2와 같은 산화물 전극의 개발에 많은 연구를 하고 있으나, 현재까지 개발된 산화물전극은 기존의 백금전극보다 오히려 누설전류(Leakage current)등의 문제가 훨씬 크게 부각되기 때문에 생산에는 전혀 적용을 하지 못하고 있는 실정이다. 또한, 종래의 확산장벽 및 기판과의 접착력 증진을 위해 사용되고 있는 TiN, Ta2O5, ZrO2, Si3N4, YBa2Cu3O7-X와 같은 완충막들은 고온 열처리시에 확산을 제어하지 못하여 오히려 전극 및 박막의 물성저하를 수반하는 등의 문제점을 드러내 왔다.
특히, 반도체기판(1)과의 계면성질이 좋은 열산화막(SiO2)은 결함밀도와 수율문제의 측면에서 얇은 두께로 제조하는데 어려움이 있으며 열산화막(SiO2)의 두께가 100Å이하 일때는 누설전류가 급격히 증가하므로 안정성 및 신뢰성 문제의 측면에서 초고집적 반도체 메모리 소자로서의 적용에는 한계가 있다.
이와같은 문제점 이외에도 열산화막(SiO2)은, 근본적으로 나트륨 이온(Na+)같은 불순물의 확산에 대해서 보호층으로서의 충분한 역할을 수행하지 못하며 최근의 초고집적 반도체 소자의 공정에 많이 쓰이는 전자빔(Electron beam, EB)이나 반응성이온식각(Reactive ion etching, RIE) 등의 방사(Radiative) 공정에 의해서 소자가 손상되는 단점을 가지고 있다.
그리고, 비활성층(Passivation layer)으로 많이 이용되고 있는 질화막(Si3N4)은 스트레스가 크고 증착반응 중의 방사손상(Radiation damage)에 의한 소자의 신뢰성 저하로 새로운 재료나 별도의 중간층(Intermediate layer)이 요구되는 등의 단점 때문에 사용의 한계성을 갖는다.
또한, Ta2O5완충막은 600℃ 이상의 열처리 시에 확산이 너무 심하게 발생하여 전극의 기능 및 안정성을 현저히 떨어뜨려 사용에 제한이 있다.
따라서, 본 발명에서는 누설전류 특성이 우수한 백금전극과 기판으로서의 범용성이 가장 큰 반도체기판을 활용하기 위하여, 테입테스팅(Tape testing) 및 고온으로 열처리를 한 후의 조성분석 같은 예비실험을 통하여 열적으로 안정하고, 실리콘과 백금사이의 접착력을 증진시킬 수 있으며 졸-겔법으로 손쉽게 제조할 수 있는 알루미나(Al2O3)를 완충막으로 선택하게 되었다.
현재 표면보호용 박막으로 널리 사용되고 있는 알루미나(Al2O3)는 뛰어난 화학적 안정성과 높은 경도 이외에도 방사(Radiation)에 대한 저항성이 우수할 뿐만 아니라, 나트륨이온(Na+) 등의 불순물에 대한 투과성(Permeability)이 낮으며, 유전율이 7.5~8 정도로 열산화막(SiO2) 보다 크다.
또한, 증착층의 미세구조 변화에 따라 식각속도(Etching rate)의 조절이 가능하다는 장점도 가지고 있다.
특히, 알루미나(Al2O3)는 열적 안정성이 우수하며 고온에서의 확산을 효과적으로 제어하고 기판물질인 실리콘과의 접착력이 우수하여 확산장벽용 완충막으로서 가장 적합하다.
그러면, 본 발명에서의 최종의 강유전성 PZT 박막의 제조를 위하여 사용하는 PZT, PbTiO3및 Al2O3코팅용 졸의 제조방법에 대해 설명하고자 한다.
PZT, PbTiO3코팅용 졸을 제조하기 위한 출발물질으로는 Lead acetate trihydrate [C2H4O2)·3H2O], Titanium iso-propoxide[TIP, Ti(OC3H7)4], Zrconium n-butoxide[ZNB, Zr(OC4H9)3]을 사용한다. 용매로는 Iso-propanol [IPA, C3H7OH]을 사용한다.
졸의 안정성을 위하여 착화제로서 Alkanolamine 계열 중 실험을 통해 가장 적절했던 DEA(Diethanolamine)를 선택하고, 촉매로서는 최종적으로 산성촉매인 질산(HNO3)을 사용한다. 본 발명에서 사용한 PZT 졸의 조성은 MPB(Morphotropic phase boundary) 영역으로 알려져 있는 52 : 48(Zr : Ti)의 조성을 선택하였다.
티탄산납(PbTiO3) 졸의 제조를 위해서는 전이금속 알콕사이드인 TIP 1몰에 용매로 사용한 IPA 1몰을 혼합하여 용해시킨 후 가수분해 및 중축합반응의 제어를 위하여 DEA 1몰을 적하시켜 충분히 반응할 수 있도록 2시간 정도 교반시킨다. 여기에 Pb acetate trihydrate를 H2O의 제거없이 상온에서 직접 첨가함으로써 가수분해 및 중축합 반응에 이용한다.
졸이 박막 제조에 적합한 선형구조를 갖도록 하기 위해서 최종적으로 질산(HNO3)을 IPA에 희석시켜 첨가함으로서 티탄산납(PbTiO3) 전구체 졸을 제조하며 IPA를 제조된 전구체 졸과 부피비가 약 3 : 1이 되도록 희석시켜 최종적인 코팅용 졸을 제조한다.
이제 본 발명의 바람직한 실시예에 대해 도1을 참조하여 설명하면 다음과 같다.
본 발명에 사용된 반도체기판(1)은 (100)으로 배향된 P-타입으로 저항이 1.72~2.58Ωㆍcm인 4"웨이퍼이고 이를 2 × 2 ㎠으로 절단한 시편을 코팅에 사용하였으며, 반도체기판(1)의 오염을 피하기 위하여 다음과 같은 공정을 수행한다.
1) 증류수를 이용한 세척 및 건조
2) 유기물 제거를 위해 30분간 TCE(Tetrachloroethylene)에 소우킹(soaking)
3) 아세톤(Acetone)으로 5분간 세척
4) 메탄올(Methanol)을 이용하여 5분간 세척
5) H2O : HF=10 : 1로 3분간 세척
6) 수산화나트륨(NH4OH)로 5분간 세척
7) 증류수로 세척 후 건조단계에 따라 세척과정을 수행한다.
이렇게 반도체기판(1)을 세척 및 건조한 후, 완충막(2)의 제조를 위해서 알루미나(Al2O3) 코팅용 졸을 0.2㎛ 필터로 여과한 다음 반도체기판(1) 위에 일정량을 적하하고 스핀코터를 사용하여 4000rpm의 속도로 30초간 회전시켜 스핀코팅을 한다.
완충막(2)의 건조단계는 용매가 연소되는 80~90℃에서 1차적으로 건조를 하고 유기물의 대부분이 제거되는 450℃로 2차건조를 하며 코팅공정과 건조공정을 2회 반복한후 이것을 2℃/min로 전기로 내에서 산소(O2) 분위기로 600℃로 30분간 열처리하여 최종 완충막(2)을 제조하는데, 이렇게 제조된 알루미나(Al2O3) 완충막(2)의 두께는-step으로 측정한 결과 100Å이하이다.
이후, 하부전극(3)으로서 백금을 스퍼터링하여 1000Å의 두께로 증착하고 600℃로 30분간 열처리하여 이 위에 티탄산납(PbTiO3)(4) 코팅용 졸을 0.2㎛ 필터로 여과하여 상기 알루미나(Al2O3)(2)와 동일한 방법으로 100Å이하의 두께로 코팅한다.
또한, 상기 티탄산납(PbTiO3)(4)의 박막을 80℃의 열판(Hot plate)에서 약 5분간 건조하여 용매를 증발시킨 후 450℃에서 5분간 열처리하여 박막내의 유기물을 제거한다.
이러한 건조단계를 거친 후, 티탄산납(PbTiO3)(4) 박막을 500℃에서 30분간 유지시킴으로서 결정상의 박막으로 전이시키며, 이 위에 PZT 박막(5)을 티탄산납(PbTiO3)(4) 박막의 제조와 동일한 방법으로 코팅, 건조 및 열처리를 함으로써 최종적인 3000Å두께의 PZT 박막(5)을 제조한다.
이후, 상기 PZT 박막(5) 위에 상부전극(6)으로서 백금을 반경 0.5mm의 점전극 형태로 증착하여 형성함으로써 최종적인 시편을 제조한다.
이와같은 본 발명의 모식도를 도1에 도시한다.
도2는 X-선 회절 분석으로 측정한 PZT 박막의 특성 측정 결과를 나타낸 것으로, 종래의 Si/SiO2/Pt/PZT 박막의 경우 700℃에서도 순수한 페로브스카이트 단일상을 얻기 어렵고 단사정 구조의 파이로클로르상과 같은 제2상이 형성됨을 나타낸 (a)에 비하여 본 발명은 (b)에 도시한 바와 같이 550℃의 저온에서 순수한 페로브스카이트 단일상이 형성되며 750℃의 고온에서도 제2상 없이 단일상을 유지한다.
도3은 AES 분석으로 박막의 확산정도와 계면상태를 분석했을 경우를 나타낸 것으로, 종래의 Si/SiO2/Pt/PZT 박막은 다공성인 백금전극을 통하여 기판물질인 실리콘이 PZT 박막의 내부로 확산되고 PZT 박막 내의 납(Pb)이 기판으로 급격히 확산되어 조성의 불일치를 나타낸 (a)에 비해, 본 발명은 (b)에 도시한 바와 같이 확산장벽측인 알루미나(Al2O3) 박막이 이들의 확산을 효과적으로 제어하고 균일한 조성을 나타낸다.
도4는 박막의 열처리 온도에 따른 유전상수 및 유전손실을 나타낸 것으로, 본 발명의 유전특성이 티탄산납의 상촉진층이 없는 종래의 박막에 비해 2배 이상 개선된다.
도5는 박막의 피로(Fatigue)특성을 나타낸 것으로, 본 발명이 5V의 인가전업에서 측정한 피로특성 역시 1011사이클에서도 5% 내외의 물성 저하만을 보이는 안정한 박막임을 나타낸다.
이처럼, 본 발명의 PZT 박막은 강유전성 비휘발 메모리로서 요구되는 저온에서 페로브스카이트 단일상의 형성, 납(Pb)의 휘발에 의한 조성비 불일치 억제, 고온제서의 물성저하의 억제 및 낮은 인가전압에서 전형적인 P-E 이력곡선의 발현과 1011이상에서도 피로현상을 발견할 수 없는 우수한 박막의 특성을 만족한다.
상술한 바와 같이, 본 발명은 기판과 전극과의 접착력을 증진시키고 박막과 기판물질의 전극계면을 통한 확산 방지에 탁월한 효과가 있는 알루미나 완충막을 기판과 하부전극 사이에 삽입시켜 박막의 안정성이 도모되며, 이러한 완충층의 도움을 받아 안정화되어 PZT 박막보다 상형성 온도가 낮고 입자크기 및 미세구조가 균일한 티탄산납의 상촉진층을 하부전극과 PZT 박막 사이에 도입함으로써, 상형성 온도를 낮추고 제2상의 생성을 방지하여 유전 특성 및 강유전특성을 개선하여 신뢰성 있는 소자를 제조할 수 있는 효과가 있다.

Claims (4)

  1. 반도체기판과, 상기 반도체기판 상에 형성되는 알루미나(Al2O3) 완충층과, 상기 알루미나(Al2O3) 완충층 상에 증착되는 백금전극과, 상기 백금전극 상에 증착되는 티탄산납(PbTiO3) 촉진층과, 상기 티탄산납(PbTiO3) 촉진층 상에 증착되는 PZT 박막을 구비하여 구성된 것을 특징으로 하는 피제트티(PZT) 박막.
  2. 반도체기판 상에 알루미나(Al2O3) 완충층을 증착하는 공정과, 이후 상기 알루미나 (Al2O3) 완충층 상에 백금전극을 증착하는 공정과, 이후 상기 백금전극 상에 티탄산납(PbTiO3) 촉진층을 증착하는 공정과, 이후 상기 티탄산납(PbTiO3) 촉진층 상에 PZT박막을 증착하는 공정으로 이루어지는 것을 특징으로 하는 피제트티(PZT) 박막 제조 방법.
  3. 제2항에 있어서, 상기 알루미나(Al2O3) 완충층 및 티탄산납(PbTiO3) 촉진층은 각각 100Å 이하의 두께로 증착하여 제조하는 것을 특징으로 하는 피제트티(PZT) 박막 제조방법.
  4. 제2항에 있어서, 상기 알루미나(Al2O3) 완충층 및 티탄산납(PbTiO3) 촉진층을 증착하는 공정은 알루미나(Al2O3) 및 티탄산납(PbTiO3) 코팅용 졸을 0.2㎛ 필터로 여과한 다음 반도체기판 위에 일정량을 적하하는 단계와, 이후 스핀코터를 사용하여 4000rpm의 속도로 30초간 회전시켜 스핀코팅을 하는 단계와, 이후 용매가 연소되는 80~90℃에서 1차적으로 건조하는 단계와, 이후 450℃에서 2차적으로 건조하는 단계와, 이후 코팅공정과 건조공정을 2번 반복한 다음 이를 2℃/min로 전기로 내에서 산소(O2) 분위기로 600℃로 30분간 열처리하는 단계를 포함하여 최종적으로 알루미나(Al2O3) 완충층 및 티탄산납(PbTiO3) 촉진층을 제조하는 것을 특징으로 하는 피제트티(PZT) 박막 제조방법.
KR1019960038203A 1996-09-04 1996-09-04 피제트티 박막 및 그 제조방법 KR100234000B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019960038203A KR100234000B1 (ko) 1996-09-04 1996-09-04 피제트티 박막 및 그 제조방법
JP09239920A JP3118702B2 (ja) 1996-09-04 1997-09-04 非揮発性メモリ薄膜の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960038203A KR100234000B1 (ko) 1996-09-04 1996-09-04 피제트티 박막 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR19980019932A KR19980019932A (ko) 1998-06-25
KR100234000B1 true KR100234000B1 (ko) 1999-12-15

Family

ID=19472708

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960038203A KR100234000B1 (ko) 1996-09-04 1996-09-04 피제트티 박막 및 그 제조방법

Country Status (2)

Country Link
JP (1) JP3118702B2 (ko)
KR (1) KR100234000B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980082687A (ko) * 1997-05-08 1998-12-05 김영환 다층 구조를 이용한 강유전체 캐패시터 및 그 제조 방법
US6611014B1 (en) 1999-05-14 2003-08-26 Kabushiki Kaisha Toshiba Semiconductor device having ferroelectric capacitor and hydrogen barrier film and manufacturing method thereof
US7335552B2 (en) * 2002-05-15 2008-02-26 Raytheon Company Electrode for thin film capacitor devices
KR100649580B1 (ko) * 2003-12-15 2006-11-28 삼성전기주식회사 스핀코팅에 의한 적층세라믹 커패시터의 제조방법 및적층세라믹 커패시터
KR20090094147A (ko) * 2006-12-20 2009-09-03 가부시키가이샤 알박 다중막 필름 형성 방법 및 다중막 필름 형성 장치
CN108727020B (zh) * 2017-04-24 2021-07-06 大连理工大学 一种锆钛酸铅薄膜及其制备方法

Also Published As

Publication number Publication date
JPH10116965A (ja) 1998-05-06
KR19980019932A (ko) 1998-06-25
JP3118702B2 (ja) 2000-12-18

Similar Documents

Publication Publication Date Title
KR100269025B1 (ko) 층진 초격자 물질의 제조를 위한공정
US5439845A (en) Process for fabricating layered superlattice materials and making electronic devices including same
US5116643A (en) Method for preparing PLZT, PZT and PLT sol-gels and fabricating ferroelectric thin films
EP0766292B1 (en) Method for producing ferroelectric film element, and ferroelectric film element and ferroelectric memory element produced by the method
US5708302A (en) Bottom electrode structure for dielectric capacitors
EP0890980A2 (en) Method of making integrated circuit capacitors
EP0661754A2 (en) A substrate providing a ferroelectric crystal thin film, its production method and a device using said substrate
EP0665981B1 (en) Process for fabricating layered superlattice materials and electronic devices including same
Kim et al. Influence of Al2O3 diffusion barrier and PbTiO3 seed layer on microstructural and ferroelectric characteristics of PZT thin films by sol-gel spin coating method
US7001778B2 (en) Method of making layered superlattice material with improved microstructure
JP2000505238A (ja) 分極互換バッファ層を有する金属絶縁体半導体構造体
US7229662B2 (en) Heterolayered ferroelectric thin films and methods of forming same
JP4017397B2 (ja) 層状超格子材料を作製するための不活性ガスアニール方法および低温前処理を用いる方法
KR100234000B1 (ko) 피제트티 박막 및 그 제조방법
JP3105081B2 (ja) 強誘電体薄膜の製造方法
JP3105080B2 (ja) 強誘電体薄膜の製造方法
Kwok et al. Modified sol-gel process for preparation of lead zjrconate titanate thin films
KR20010074743A (ko) 층형상초격자체를 제조하고 이것을 포함하는전자디바이스를 만드는 저온공정
US20040113186A1 (en) Method of making layered superlattice material with ultra-thin top layer
JPH0585704A (ja) 強誘電体薄膜の製造方法
KR100252744B1 (ko) 과잉의 A사이트와 B사이트 개질제(modifier)를 가진 ABO₃의 박막 및 그 박막을 가진 집적회로의 제조방법
EP0699343B1 (en) Thin film capacitors on gallium arsenide substrate and process for making the same
Lee et al. Preparation and electrical properties of high quality PZT thin films on RuOx electrode
JPH0695443B2 (ja) 強誘電体薄膜の製造方法
Voisard et al. Sol-gel processing of pnzst thin films on TiPt and TacPt metallizations

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040831

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee