JP3105081B2 - 強誘電体薄膜の製造方法 - Google Patents
強誘電体薄膜の製造方法Info
- Publication number
- JP3105081B2 JP3105081B2 JP16270392A JP16270392A JP3105081B2 JP 3105081 B2 JP3105081 B2 JP 3105081B2 JP 16270392 A JP16270392 A JP 16270392A JP 16270392 A JP16270392 A JP 16270392A JP 3105081 B2 JP3105081 B2 JP 3105081B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- firing
- film forming
- ferroelectric thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Compositions Of Oxide Ceramics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、強誘電体薄膜の製造方
法に関し、特にゾル・ゲル法を用いた製造方法に関す
る。
法に関し、特にゾル・ゲル法を用いた製造方法に関す
る。
【０００２】
【従来の技術】近年、残留分極性及び分極反転性を有す
る強誘電体薄膜を用いた半導体装置、主にメモリセルや
コンデンサーが多数報告されている。
る強誘電体薄膜を用いた半導体装置、主にメモリセルや
コンデンサーが多数報告されている。
【０００３】強誘電体薄膜の製造方法として、メモリセ
ルのゲート上に形成される強誘電体薄膜の製造方法につ
いて、メモリセル２の製造工程に即して以下に説明す
る。図３Ａ、Ｂ及び図４Ａ、Ｂにメモリセル２の製造工
程を断面構成図で示す。
ルのゲート上に形成される強誘電体薄膜の製造方法につ
いて、メモリセル２の製造工程に即して以下に説明す
る。図３Ａ、Ｂ及び図４Ａ、Ｂにメモリセル２の製造工
程を断面構成図で示す。
【０００４】図３Ａに示すように、素子分離が施された
Ｐ形シリコン基板１７に、熱酸化によりシリコン酸化薄
膜１９を形成した後、その上面にＣＶＤ（Chemical Vap
ourDeposition）法により白金膜２１を堆積させる。
Ｐ形シリコン基板１７に、熱酸化によりシリコン酸化薄
膜１９を形成した後、その上面にＣＶＤ（Chemical Vap
ourDeposition）法により白金膜２１を堆積させる。
【０００５】なお、白金結晶というのは優先配向性を有
する。優先配向性というのは、下地の結晶性にかかわら
ず配向性を有した結晶が成長する性質をいう。従って、
白金膜２１も配向性に優れた結晶構造を有する。
する。優先配向性というのは、下地の結晶性にかかわら
ず配向性を有した結晶が成長する性質をいう。従って、
白金膜２１も配向性に優れた結晶構造を有する。
【０００６】次に、図３Ｂに示すように、白金膜２１上
面にゾル・ゲル法により強誘電体薄膜であるＰＺＴ薄膜
２３を形成する。なおこの際、この白金膜２１は、上述
のように配向性に優れた下地として働き、配向性に優れ
たＰＺＴ結晶を成長させることができる。
面にゾル・ゲル法により強誘電体薄膜であるＰＺＴ薄膜
２３を形成する。なおこの際、この白金膜２１は、上述
のように配向性に優れた下地として働き、配向性に優れ
たＰＺＴ結晶を成長させることができる。
【０００７】ここで、ゾル・ゲル法について簡単に説明
する。一般に、成膜技術としては真空蒸着法やスパッタ
リング法が一般的によく知られているが、これらの方法
では強誘電体や圧電体のような複雑な系において組成制
御が難しいといわれている。そのような背景から、近年
化学的手法であるゾル・ゲル法が新しい成膜技術として
応用されるようになってきた。
する。一般に、成膜技術としては真空蒸着法やスパッタ
リング法が一般的によく知られているが、これらの方法
では強誘電体や圧電体のような複雑な系において組成制
御が難しいといわれている。そのような背景から、近年
化学的手法であるゾル・ゲル法が新しい成膜技術として
応用されるようになってきた。
【０００８】ゾル・ゲル法による薄膜形成では、ゾル溶
液の塗布・乾燥・焼成という一連の工程を行うことによ
り成膜することができる。また、この一連の工程を繰り
返すことにより希望膜厚の薄膜を得るようにしている。
液の塗布・乾燥・焼成という一連の工程を行うことによ
り成膜することができる。また、この一連の工程を繰り
返すことにより希望膜厚の薄膜を得るようにしている。
【０００９】次に、ゾル・ゲル法を用いたＰＺＴ薄膜の
製造方法について詳しく述べる。まず、ゾル溶液を以下
の様に調整する。Ｐb(ＣＨ3ＣＯ2)・３Ｈ2Ｏ（酢酸鉛三
水和物）を１対５のモル比でメトキシエタノールに７０
℃で溶解した後、１２０℃になるまで加熱し、脱水を行
う。この溶液を９０℃まで冷却した後、ＰbＴiＯ3：Ｐb
ＴiＯ3＝４７：５３のモル比になるように所定量のチタ
ンイソプロポキシドとジルコニウムプロポキシドを攪拌
しながら加える。この溶液を１２５℃まで加熱し続けて
反応副生物を除去する。さらに、この溶液にＰＺＴ濃度
が0.5mol/ｌになるようにメトキシエタノールを加え、
その後ＰＺＴゾル溶液に対して２倍モルの蒸留水を添加
し、部分加水分解を行った液を塗布液とする。
製造方法について詳しく述べる。まず、ゾル溶液を以下
の様に調整する。Ｐb(ＣＨ3ＣＯ2)・３Ｈ2Ｏ（酢酸鉛三
水和物）を１対５のモル比でメトキシエタノールに７０
℃で溶解した後、１２０℃になるまで加熱し、脱水を行
う。この溶液を９０℃まで冷却した後、ＰbＴiＯ3：Ｐb
ＴiＯ3＝４７：５３のモル比になるように所定量のチタ
ンイソプロポキシドとジルコニウムプロポキシドを攪拌
しながら加える。この溶液を１２５℃まで加熱し続けて
反応副生物を除去する。さらに、この溶液にＰＺＴ濃度
が0.5mol/ｌになるようにメトキシエタノールを加え、
その後ＰＺＴゾル溶液に対して２倍モルの蒸留水を添加
し、部分加水分解を行った液を塗布液とする。
【００１０】次に、スピンコート法により5000rpm・20s
ecの条件下で調整済のゾル溶液を塗布し、ホットプレー
ト上で２００〜３００℃で乾燥した後、６５０℃で焼成
する。この一連の焼成工程を複数回繰り返すことによっ
て希望の膜厚とする。このようにして、ペロブスカイト
型結晶のＰＺＴ薄膜２３を形成することができる。
ecの条件下で調整済のゾル溶液を塗布し、ホットプレー
ト上で２００〜３００℃で乾燥した後、６５０℃で焼成
する。この一連の焼成工程を複数回繰り返すことによっ
て希望の膜厚とする。このようにして、ペロブスカイト
型結晶のＰＺＴ薄膜２３を形成することができる。
【００１１】なお、図４Ａに示すように、さらにＰＺＴ
薄膜２３上面にスパッタリング法により白金膜２５を堆
積させた後、レジストパタンをマスクにしてエッチング
することによりシリコン酸化薄膜１９、白金膜２１、Ｐ
ＺＴ薄膜２３、白金膜２５を成形する。次に、図４Ｂに
示すように、成形された白金膜２５をマスクにして、ヒ
素またはリンをイオン注入および熱拡散させて、ｎ+形
ドレイン層２７およびｎ+形ソース層２９を形成する。
薄膜２３上面にスパッタリング法により白金膜２５を堆
積させた後、レジストパタンをマスクにしてエッチング
することによりシリコン酸化薄膜１９、白金膜２１、Ｐ
ＺＴ薄膜２３、白金膜２５を成形する。次に、図４Ｂに
示すように、成形された白金膜２５をマスクにして、ヒ
素またはリンをイオン注入および熱拡散させて、ｎ+形
ドレイン層２７およびｎ+形ソース層２９を形成する。
【００１２】なお、以上のようにして形成されたメモリ
セル２では、シリコン基板１７と制御電極である白金膜
２５間に電界ＶＰを印加することにより、強誘電体薄膜
は電界ＶＰ方向に分極し、電界ＶＰを取り除いても分極
は残留する。一方、電界ＶＰとは反対方向の電界ＶＱを
シリコン基板１７・制御電極２５間に印加することによ
り、強誘電体薄膜の分極は、電界ＶＱ方向に反転し、電
界ＶＱを取り除いても分極は残留する。従って、メモリ
セル２は、強誘電体薄膜の上記のような残留分極及び分
極反転の性質を利用することにより、情報を記憶するこ
とが出来る。
セル２では、シリコン基板１７と制御電極である白金膜
２５間に電界ＶＰを印加することにより、強誘電体薄膜
は電界ＶＰ方向に分極し、電界ＶＰを取り除いても分極
は残留する。一方、電界ＶＰとは反対方向の電界ＶＱを
シリコン基板１７・制御電極２５間に印加することによ
り、強誘電体薄膜の分極は、電界ＶＱ方向に反転し、電
界ＶＱを取り除いても分極は残留する。従って、メモリ
セル２は、強誘電体薄膜の上記のような残留分極及び分
極反転の性質を利用することにより、情報を記憶するこ
とが出来る。
【００１３】
【発明が解決しようとする課題】しかしながら、ゾル・
ゲル法を用いた従来の強誘電体薄膜の製造方法には次の
ような問題点があった。
ゲル法を用いた従来の強誘電体薄膜の製造方法には次の
ような問題点があった。
【００１４】一般に、強誘電体薄膜が上記のような残留
分極性及び分極反転性を示す為には配向性に優れたペロ
ブスカイト型結晶構造を有する必要がある。
分極性及び分極反転性を示す為には配向性に優れたペロ
ブスカイト型結晶構造を有する必要がある。
【００１５】従って、強誘電体薄膜であるＰＺＴ薄膜２
３のゾル・ゲル法による製造において、塗布されたゾル
溶液は無定形（アモルファス）状態であるから、強誘電
体の性質を獲得する為には５００〜７５０℃程度で焼成
することが必要であった。さらに、下地である白金膜２
１の優れた配向性を受継ぐ為には高い温度（７５０℃程
度）で焼成するが要求された。しかし、このような高い
温度（７５０℃）で焼成を行うと、比較的融点の低い組
成の成分が一部失われてしまうという問題があった。
３のゾル・ゲル法による製造において、塗布されたゾル
溶液は無定形（アモルファス）状態であるから、強誘電
体の性質を獲得する為には５００〜７５０℃程度で焼成
することが必要であった。さらに、下地である白金膜２
１の優れた配向性を受継ぐ為には高い温度（７５０℃程
度）で焼成するが要求された。しかし、このような高い
温度（７５０℃）で焼成を行うと、比較的融点の低い組
成の成分が一部失われてしまうという問題があった。
【００１６】失われた成分が結晶構造に必要な場合には
欠陥のあるペロブスカイト型結晶構造となり、強誘電体
薄膜２３の性質が損われることがあった。
欠陥のあるペロブスカイト型結晶構造となり、強誘電体
薄膜２３の性質が損われることがあった。
【００１７】よって、本発明は、上記の問題点を解決
し、下地の優れた配向性を受継いだ結晶を成長させつ
つ、必要な成分を失わない強誘電体薄膜製造方法を提供
することである。
し、下地の優れた配向性を受継いだ結晶を成長させつ
つ、必要な成分を失わない強誘電体薄膜製造方法を提供
することである。
【００１８】
【課題を解決するための手段】請求項１に係る強誘電体
薄膜製造方法においては、結晶性第一膜上面にゾル・ゲ
ル法を用いて強誘電体薄膜を形成する方法であって、ゾ
ル溶液を塗布した後に焼成する成膜工程を複数回行うと
ともに、前記複数回の成膜工程のうち初期の成膜工程で
は、前記結晶性第一膜の配向性を受継ぐことの出来るよ
うな焼成温度で焼成し、前記複数回の成膜工程のうち後
期の成膜工程では、前記初期の成膜工程おける焼成温度
よりも低い温度で焼成することを特徴としている。
薄膜製造方法においては、結晶性第一膜上面にゾル・ゲ
ル法を用いて強誘電体薄膜を形成する方法であって、ゾ
ル溶液を塗布した後に焼成する成膜工程を複数回行うと
ともに、前記複数回の成膜工程のうち初期の成膜工程で
は、前記結晶性第一膜の配向性を受継ぐことの出来るよ
うな焼成温度で焼成し、前記複数回の成膜工程のうち後
期の成膜工程では、前記初期の成膜工程おける焼成温度
よりも低い温度で焼成することを特徴としている。
【００１９】請求項２に係る強誘電体薄膜の製造方法に
おいては、前期後期の成膜工程では前記初期の成膜工程
おける焼成時間よりも長い焼成時間で焼成することを特
徴としている。
おいては、前期後期の成膜工程では前記初期の成膜工程
おける焼成時間よりも長い焼成時間で焼成することを特
徴としている。
【００２０】
【作用】請求項１に係る強誘電体薄膜製造方法では、前
記初期の成膜工程で前記結晶性第一膜の配向性を受継ぐ
ことの出来るような焼成温度で焼成することにより、第
一膜の配向性を受継いだ成膜を形成することができる。
記初期の成膜工程で前記結晶性第一膜の配向性を受継ぐ
ことの出来るような焼成温度で焼成することにより、第
一膜の配向性を受継いだ成膜を形成することができる。
【００２１】また、前記後期の成膜工程で前記初期の成
膜工程おける焼成温度よりも低い温度で焼成することに
より、必要な成分が失われにくい。
膜工程おける焼成温度よりも低い温度で焼成することに
より、必要な成分が失われにくい。
【００２２】請求項２に係る強誘電体薄膜製造方法で
は、後期の製造工程において前記初期の成膜工程おける
焼成時間よりも長い焼成時間で焼成することにより、後
期の製造工程における焼成温度の低下にともなう結晶化
の不完全さを補うことができる。
は、後期の製造工程において前記初期の成膜工程おける
焼成時間よりも長い焼成時間で焼成することにより、後
期の製造工程における焼成温度の低下にともなう結晶化
の不完全さを補うことができる。
【００２３】
【実施例】本発明に係る強誘電体薄膜の製造方法の一実
施例として、強誘電体メモリセルのゲート上に形成され
る強誘電体薄膜の製造方法について、メモリセル１の製
造工程に即して以下に説明する。図１Ａ、Ｂ及び図２
Ａ、Ｂにメモリセルの製造工程を断面構成図で示す。
施例として、強誘電体メモリセルのゲート上に形成され
る強誘電体薄膜の製造方法について、メモリセル１の製
造工程に即して以下に説明する。図１Ａ、Ｂ及び図２
Ａ、Ｂにメモリセルの製造工程を断面構成図で示す。
【００２４】図１Ａに示すように、まずシリコンウエー
ハ３が準備される。次に、熱酸化によりシリコン酸化薄
膜５を形成した後に、その上面にＣＶＤ法により結晶性
第一膜として白金膜７を堆積させる。
ハ３が準備される。次に、熱酸化によりシリコン酸化薄
膜５を形成した後に、その上面にＣＶＤ法により結晶性
第一膜として白金膜７を堆積させる。
【００２５】次に、図１Ｂに示すように、ゾル・ゲル法
により強誘電体薄膜であるＰＺＴ薄膜９が白金膜７上面
に形成される。このゾル・ゲル法によるＰＺＴ薄膜の形
成方法は、以下の様に行う。
により強誘電体薄膜であるＰＺＴ薄膜９が白金膜７上面
に形成される。このゾル・ゲル法によるＰＺＴ薄膜の形
成方法は、以下の様に行う。
【００２６】まず、３種類のゾル溶液Ｑ、Ｒ、Ｔを用意
する。ゾル溶液Ｑは、Pb：Zr：Ti＝１：0.58：0.48のモ
ル比になるように調整される。また、ゾル溶液Ｒは、ゾ
ル溶液ＴのPb濃度だけが５モル％上昇するよう調整され
る。また、ゾル溶液Ｔは、ゾル溶液ＲのPb濃度だけが５
モル％上昇するよう調整される。
する。ゾル溶液Ｑは、Pb：Zr：Ti＝１：0.58：0.48のモ
ル比になるように調整される。また、ゾル溶液Ｒは、ゾ
ル溶液ＴのPb濃度だけが５モル％上昇するよう調整され
る。また、ゾル溶液Ｔは、ゾル溶液ＲのPb濃度だけが５
モル％上昇するよう調整される。
【００２７】この実施例では、上述のようにPb濃度の異
なる３種類のゾル溶液Ｑ、Ｒ、Ｔを用意し、Pbが失われ
やすい後期の成膜工程でPbが高濃度のゾル溶液Ｔを用い
ることによりPbの喪失分を補うようにしている。
なる３種類のゾル溶液Ｑ、Ｒ、Ｔを用意し、Pbが失われ
やすい後期の成膜工程でPbが高濃度のゾル溶液Ｔを用い
ることによりPbの喪失分を補うようにしている。
【００２８】次に、スピンコート法により3000rpmの条
件下で調整済のゾル溶液Ｑを塗布し、１００℃、１５分
の条件で乾燥した後、ＲＴＡ（Rapid Thermal Anneelin
g）装置を使用し、酸素雰囲気中７５０℃、２０秒の条
件で焼結させる。この成膜工程により、白金膜７の優れ
た配向性を受継いだＰＺＴ成膜９ａ（膜厚５０ｎｍ程
度）を形成することができる。また、この成膜工程をも
う一度繰り返すことにより、白金膜７の優れた配向性を
受継いだＰＺＴ成膜９ｂ（膜厚５０ｎｍ程度）を形成す
る。
件下で調整済のゾル溶液Ｑを塗布し、１００℃、１５分
の条件で乾燥した後、ＲＴＡ（Rapid Thermal Anneelin
g）装置を使用し、酸素雰囲気中７５０℃、２０秒の条
件で焼結させる。この成膜工程により、白金膜７の優れ
た配向性を受継いだＰＺＴ成膜９ａ（膜厚５０ｎｍ程
度）を形成することができる。また、この成膜工程をも
う一度繰り返すことにより、白金膜７の優れた配向性を
受継いだＰＺＴ成膜９ｂ（膜厚５０ｎｍ程度）を形成す
る。
【００２９】上述のように、初期の成膜工程としてはじ
めから２回目までの成膜工程において、白金膜の配向性
を受継ぐことの出来るような焼成温度（７５０℃）を設
定している。
めから２回目までの成膜工程において、白金膜の配向性
を受継ぐことの出来るような焼成温度（７５０℃）を設
定している。
【００３０】次に、スピンコート法により3000rpmの条
件下で調整済のゾル溶液Ｒを塗布し、１００℃、１５分
の条件で乾燥した後、ＲＴＡ装置を使用し、酸素雰囲気
中７００℃、２０秒の条件で焼結させる。この成膜工程
を二回を行うことにより、ＰＺＴ成膜９ｃ（５０ｎｍ程
度）及び９ｄ（５０ｎｍ程度）を形成する。
件下で調整済のゾル溶液Ｒを塗布し、１００℃、１５分
の条件で乾燥した後、ＲＴＡ装置を使用し、酸素雰囲気
中７００℃、２０秒の条件で焼結させる。この成膜工程
を二回を行うことにより、ＰＺＴ成膜９ｃ（５０ｎｍ程
度）及び９ｄ（５０ｎｍ程度）を形成する。
【００３１】なお、この成膜工程においては、必要な成
分をなるべく喪失させずに白金膜７及びＰＺＴ成膜９ｂ
の優れた配向性を受継ぐことができる焼成の温度（７０
０℃）及び時間（２０秒）を設定している。
分をなるべく喪失させずに白金膜７及びＰＺＴ成膜９ｂ
の優れた配向性を受継ぐことができる焼成の温度（７０
０℃）及び時間（２０秒）を設定している。
【００３２】次に、スピンコート法により3000rpmの条
件下で調整済のゾル溶液Ｔを塗布し、１００℃、１５分
の条件で乾燥した後、ＲＴＡ装置を使用し、オゾン雰囲
気中６５０℃、３０秒の条件で焼結させる。この工程を
二回行うことにより、ＰＺＴ成膜９ｅ（５０ｎｍ程度）
及び９ｆ（５０ｎｍ程度）を形成する。
件下で調整済のゾル溶液Ｔを塗布し、１００℃、１５分
の条件で乾燥した後、ＲＴＡ装置を使用し、オゾン雰囲
気中６５０℃、３０秒の条件で焼結させる。この工程を
二回行うことにより、ＰＺＴ成膜９ｅ（５０ｎｍ程度）
及び９ｆ（５０ｎｍ程度）を形成する。
【００３３】上記の２回の成膜工程を後期の成膜工程と
して前期の成膜工程の焼成温度（７５０℃）より低い焼
成温度（６５０℃）で焼成することにより、必要な成分
を殆ど失うことなくＰＺＴ成膜９ｅ及び９ｆを形成する
ことができる。
して前期の成膜工程の焼成温度（７５０℃）より低い焼
成温度（６５０℃）で焼成することにより、必要な成分
を殆ど失うことなくＰＺＴ成膜９ｅ及び９ｆを形成する
ことができる。
【００３４】また、この後期の成膜工程では初期の成膜
工程おける焼成時間（２０秒）よりも長い焼成時間（３
０秒）で焼成しているから、後期の成膜工程における焼
成温度の低下による結晶化の不完全さを補うことができ
る。
工程おける焼成時間（２０秒）よりも長い焼成時間（３
０秒）で焼成しているから、後期の成膜工程における焼
成温度の低下による結晶化の不完全さを補うことができ
る。
【００３５】なお、焼成工程、特に後期の焼成工程にお
いて、酸素原子の濃度不足に伴いＰＺＴ薄膜のペロブス
カイト型結晶構造で酸素原子の欠如（酸素のベイ間子と
呼ばれる）が発生することがある。しかしながら、後期
の成膜工程では、この酸素ベイ間子の発生を防止する為
に、酸素雰囲気中の代りにオゾン雰囲気中で焼成してい
る。
いて、酸素原子の濃度不足に伴いＰＺＴ薄膜のペロブス
カイト型結晶構造で酸素原子の欠如（酸素のベイ間子と
呼ばれる）が発生することがある。しかしながら、後期
の成膜工程では、この酸素ベイ間子の発生を防止する為
に、酸素雰囲気中の代りにオゾン雰囲気中で焼成してい
る。
【００３６】以上のようにして、ゾル・ゲル法において
ＰＺＴ薄膜９の製造を複数（６）回の成膜工程にわける
とともに、白金膜７の優れた配向性を受継いだ結晶を成
長させつつ必要な成分を失わない焼成温度及び焼成時間
を設定することにより、形成されたＰＺＴ薄膜９は膜の
深さ方向に対する組成判御性が良好で、ペロブスカイト
型結晶が得られていた。
ＰＺＴ薄膜９の製造を複数（６）回の成膜工程にわける
とともに、白金膜７の優れた配向性を受継いだ結晶を成
長させつつ必要な成分を失わない焼成温度及び焼成時間
を設定することにより、形成されたＰＺＴ薄膜９は膜の
深さ方向に対する組成判御性が良好で、ペロブスカイト
型結晶が得られていた。
【００３７】なお、次に、図２Ａに示すように上部電極
１１をリフトオフ法により形成した後、レジストパタン
をマスクにしてエッチングすることによりシリコン酸化
薄膜５、白金膜７、ＰＺＴ薄膜９、上部電極１１を成形
する。次に、図２Ｂに示すように成形された上部電極１
１ををマスクにして、ヒ素またはリンをイオン注入およ
び熱拡散させて、ｎ+形ドレイン層１３およびｎ+形ソー
ス層１５を形成する。以上のようにして、強誘電体メモ
リセル１が形成される。
１１をリフトオフ法により形成した後、レジストパタン
をマスクにしてエッチングすることによりシリコン酸化
薄膜５、白金膜７、ＰＺＴ薄膜９、上部電極１１を成形
する。次に、図２Ｂに示すように成形された上部電極１
１ををマスクにして、ヒ素またはリンをイオン注入およ
び熱拡散させて、ｎ+形ドレイン層１３およびｎ+形ソー
ス層１５を形成する。以上のようにして、強誘電体メモ
リセル１が形成される。
【００３８】
【発明の効果】請求項１に係る強誘電体薄膜製造方法で
は、前記初期の成膜工程で前記結晶性第一膜の配向性を
受継ぐことの出来るような焼成温度で焼成するようにし
ている。 従って、前記結晶性第一膜の配向性を受継い
だ成膜が形成できる。
は、前記初期の成膜工程で前記結晶性第一膜の配向性を
受継ぐことの出来るような焼成温度で焼成するようにし
ている。 従って、前記結晶性第一膜の配向性を受継い
だ成膜が形成できる。
【００３９】また、前記後期の成膜工程で前記初期の成
膜工程おける焼成温度よりも低い温度で焼成するように
している。
膜工程おける焼成温度よりも低い温度で焼成するように
している。
【００４０】従って、焼成時に必要な成分が失われにく
いから、欠陥のないペロブスカイト型結晶構造の強誘電
体薄膜を得ることができる。
いから、欠陥のないペロブスカイト型結晶構造の強誘電
体薄膜を得ることができる。
【００４１】請求項２に係る強誘電体薄膜製造方法で
は、後期の製造工程において前記初期の成膜工程おける
焼成時間よりも長い焼成時間で焼成するようにしてい
る。
は、後期の製造工程において前記初期の成膜工程おける
焼成時間よりも長い焼成時間で焼成するようにしてい
る。
【００４２】従って、後期の製造工程における焼成温度
の低下にともなう結晶化の不完全さを補うことにより、
後期の製造工程において欠陥のないペロブスカイト型結
晶構造の強誘電体薄膜を得ることができる。
の低下にともなう結晶化の不完全さを補うことにより、
後期の製造工程において欠陥のないペロブスカイト型結
晶構造の強誘電体薄膜を得ることができる。
【図１】本発明の一実施例による結晶性薄膜の製造方法
を示す為の製造工程図である。
を示す為の製造工程図である。
【図２】本発明の一実施例による結晶性薄膜の製造方法
を示す為の製造工程図である。
を示す為の製造工程図である。
【図３】従来の結晶性薄膜を示す為の製造工程図であ
る。
る。
【図４】従来の結晶性薄膜を示す為の製造工程図であ
る。
る。
７・・・白金膜 ９・・・ＰＺＴ薄膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 27/04 27/108
Claims (2)
- 【請求項１】結晶性第一層上面にゾル・ゲル法を用いて
強誘電体薄膜を形成する方法であって、 ゾル溶液を塗布した後に焼成する成膜工程を複数回行う
とともに、 前記複数回の成膜工程のうち初期の成膜工程では、前記
結晶性第一膜の配向性を受継ぐことの出来るような焼成
温度で焼成し、 前記複数回の成膜工程のうち後期の成膜工程では、前記
初期の成膜工程おける焼成温度よりも低い温度で焼成す
ることを特徴とする強誘電体薄膜の製造方法。 - 【請求項２】請求項１に係る強誘電体薄膜製造方法にお
いて、前期後期の成膜工程では前記初期の成膜工程おけ
る焼成時間よりも長い焼成時間で焼成することを特徴と
する強誘電体薄膜の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16270392A JP3105081B2 (ja) | 1992-06-22 | 1992-06-22 | 強誘電体薄膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16270392A JP3105081B2 (ja) | 1992-06-22 | 1992-06-22 | 強誘電体薄膜の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH065948A JPH065948A (ja) | 1994-01-14 |
| JP3105081B2 true JP3105081B2 (ja) | 2000-10-30 |
Family
ID=15759700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16270392A Expired - Fee Related JP3105081B2 (ja) | 1992-06-22 | 1992-06-22 | 強誘電体薄膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3105081B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0867952B8 (en) * | 1997-03-27 | 2003-05-28 | Seiko Epson Corporation | Process of producing a piezoelectric element |
| JP3948089B2 (ja) * | 1998-01-22 | 2007-07-25 | セイコーエプソン株式会社 | 圧電体素子及びそれを用いたインクジェット式記録ヘッド |
| JP5115910B2 (ja) * | 2002-01-22 | 2013-01-09 | セイコーエプソン株式会社 | プリンタ |
| JP4530615B2 (ja) | 2002-01-22 | 2010-08-25 | セイコーエプソン株式会社 | 圧電体素子および液体吐出ヘッド |
| JP4868200B2 (ja) * | 2004-09-22 | 2012-02-01 | ブラザー工業株式会社 | 圧電アクチュエータおよびインクジェットヘッドの製造方法 |
| JP2007287918A (ja) * | 2006-04-17 | 2007-11-01 | Seiko Epson Corp | 圧電体積層体、表面弾性波素子、薄膜圧電共振子および圧電アクチュエータ、ならびに圧電体積層体の製造方法 |
| JPWO2011062050A1 (ja) * | 2009-11-17 | 2013-04-04 | コニカミノルタホールディングス株式会社 | 圧電体薄膜の製造方法、圧電体薄膜及び圧電体素子 |
-
1992
- 1992-06-22 JP JP16270392A patent/JP3105081B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH065948A (ja) | 1994-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100269025B1 (ko) | 층진 초격자 물질의 제조를 위한공정 | |
| JP3188179B2 (ja) | 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法 | |
| US5439845A (en) | Process for fabricating layered superlattice materials and making electronic devices including same | |
| JP3113141B2 (ja) | 強誘電体結晶薄膜被覆基板、その製造方法及び強誘電体結晶薄膜被覆基板を用いた強誘電体薄膜デバイス | |
| JP3476932B2 (ja) | 強誘電体薄膜及び強誘電体薄膜被覆基板並びに強誘電体薄膜の製造方法 | |
| US6072207A (en) | Process for fabricating layered superlattice materials and making electronic devices including same | |
| US5840615A (en) | Method for forming a ferroelectric material film by the sol-gel method, along with a process for a production of a capacitor and its raw material solution | |
| JPH0799252A (ja) | 強誘電体膜の製造方法及びそれを用いた半導体装置 | |
| JPH11502673A (ja) | 積層超格子材料およびそれを含む電子デバイスの低温製造方法 | |
| EP0513478A2 (en) | Method for controlling crystal orientation of ferroelectric thin film | |
| JPH08340085A (ja) | 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子 | |
| JP3105081B2 (ja) | 強誘電体薄膜の製造方法 | |
| JP3105080B2 (ja) | 強誘電体薄膜の製造方法 | |
| JPH0812494A (ja) | 酸化物結晶薄膜の製造方法及び薄膜素子 | |
| JP2753170B2 (ja) | 強誘電体膜の結晶化方法 | |
| JP3118702B2 (ja) | 非揮発性メモリ薄膜の製造方法 | |
| JPH0891841A (ja) | 強誘電体膜の製造方法 | |
| JPH0969614A (ja) | 強誘電体薄膜、誘電体薄膜及び強誘電体薄膜を含む集積回路の製造方法 | |
| JP3363091B2 (ja) | 誘電体メモリの製造方法 | |
| JP3294214B2 (ja) | 薄膜キャパシタ | |
| JP3366212B2 (ja) | 強誘電体薄膜素子の製造方法、強誘電体薄膜素子及び強誘電体メモリ装置 | |
| JPH065947A (ja) | 強誘電体薄膜の製造方法 | |
| JPH0632613A (ja) | 複合酸化物薄膜の製造方法 | |
| JPH08340084A (ja) | 誘電体薄膜の製造方法および該製造方法によって作製された誘電体薄膜 | |
| JP3924928B2 (ja) | 強誘電体材料及び強誘電体メモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |