JPH08340085A - 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子 - Google Patents
強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子Info
- Publication number
- JPH08340085A JPH08340085A JP7168119A JP16811995A JPH08340085A JP H08340085 A JPH08340085 A JP H08340085A JP 7168119 A JP7168119 A JP 7168119A JP 16811995 A JP16811995 A JP 16811995A JP H08340085 A JPH08340085 A JP H08340085A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- ferroelectric
- substrate
- ferroelectric thin
- crystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 230
- 239000000758 substrate Substances 0.000 title claims abstract description 105
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 41
- 239000013078 crystal Substances 0.000 claims abstract description 35
- 239000003990 capacitor Substances 0.000 claims description 21
- 229910002115 bismuth titanate Inorganic materials 0.000 claims description 16
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 239000002245 particle Substances 0.000 claims description 10
- 239000000470 constituent Substances 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 230000010287 polarization Effects 0.000 abstract description 20
- 230000002269 spontaneous effect Effects 0.000 abstract description 12
- 230000008569 process Effects 0.000 abstract description 11
- 239000010408 film Substances 0.000 description 76
- 239000010936 titanium Substances 0.000 description 72
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 30
- 239000010410 layer Substances 0.000 description 19
- 239000000463 material Substances 0.000 description 18
- 229910004298 SiO 2 Inorganic materials 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 239000002994 raw material Substances 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 238000002441 X-ray diffraction Methods 0.000 description 7
- 239000012790 adhesive layer Substances 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 239000000126 substance Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 238000000576 coating method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000005621 ferroelectricity Effects 0.000 description 5
- 229910052697 platinum Inorganic materials 0.000 description 5
- 238000003980 solgel method Methods 0.000 description 5
- 229910052797 bismuth Inorganic materials 0.000 description 4
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 230000001747 exhibiting effect Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000005245 sintering Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910000909 Lead-bismuth eutectic Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- VXUYXOFXAQZZMF-UHFFFAOYSA-N titanium(IV) isopropoxide Chemical compound CC(C)O[Ti](OC(C)C)(OC(C)C)OC(C)C VXUYXOFXAQZZMF-UHFFFAOYSA-N 0.000 description 2
- 229910013641 LiNbO 3 Inorganic materials 0.000 description 1
- 241000700560 Molluscum contagiosum virus Species 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910004356 Ti Raw Inorganic materials 0.000 description 1
- OMOVVBIIQSXZSZ-UHFFFAOYSA-N [6-(4-acetyloxy-5,9a-dimethyl-2,7-dioxo-4,5a,6,9-tetrahydro-3h-pyrano[3,4-b]oxepin-5-yl)-5-formyloxy-3-(furan-3-yl)-3a-methyl-7-methylidene-1a,2,3,4,5,6-hexahydroindeno[1,7a-b]oxiren-4-yl] 2-hydroxy-3-methylpentanoate Chemical compound CC12C(OC(=O)C(O)C(C)CC)C(OC=O)C(C3(C)C(CC(=O)OC4(C)COC(=O)CC43)OC(C)=O)C(=C)C32OC3CC1C=1C=COC=1 OMOVVBIIQSXZSZ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010574 gas phase reaction Methods 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- GZXOHHPYODFEGO-UHFFFAOYSA-N triglycine sulfate Chemical compound NCC(O)=O.NCC(O)=O.NCC(O)=O.OS(O)(=O)=O GZXOHHPYODFEGO-UHFFFAOYSA-N 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Non-Volatile Memory (AREA)
- Inorganic Compounds Of Heavy Metals (AREA)
Abstract
(57)【要約】
【目的】 本発明は、薄膜の表面が緻密で平坦でリーク
電流特性に優れ、かつ十分に大きな残留自発分極を示す
強誘電体薄膜が低温プロセスで作製可能な強誘電薄膜基
板、その製造方法、及び前記強誘電体薄膜被覆基板を用
いたキャパシタ構造素子を提供することを目的としてい
る。 【構成】 基板１上に結晶質薄膜５を介して強誘電体薄
膜６が形成された強誘電体薄膜被覆基板であって、結晶
質薄膜５を構成する結晶粒子の粒径が、強誘電体薄膜６
を構成する結晶粒子の粒径よりも小さい構成としてい
る。
電流特性に優れ、かつ十分に大きな残留自発分極を示す
強誘電体薄膜が低温プロセスで作製可能な強誘電薄膜基
板、その製造方法、及び前記強誘電体薄膜被覆基板を用
いたキャパシタ構造素子を提供することを目的としてい
る。 【構成】 基板１上に結晶質薄膜５を介して強誘電体薄
膜６が形成された強誘電体薄膜被覆基板であって、結晶
質薄膜５を構成する結晶粒子の粒径が、強誘電体薄膜６
を構成する結晶粒子の粒径よりも小さい構成としてい
る。
Description
【０００１】
【産業上の利用分野】本発明は、強誘電体メモリ素子、
焦電センサ素子、圧電素子等に用いられる強誘電体薄膜
被覆基板、その製造方法、及び前記強誘電体薄膜被覆基
板を用いたキャパシタ構造素子に関するものである。
焦電センサ素子、圧電素子等に用いられる強誘電体薄膜
被覆基板、その製造方法、及び前記強誘電体薄膜被覆基
板を用いたキャパシタ構造素子に関するものである。
【０００２】
【従来の技術】強誘電体は、自発分極、高誘電率、電気
光学効果、圧電効果及び焦電効果等の多くの機能をもつ
ことから、コンデンサ、発振器、光変調器あるいは赤外
線センサ等の広範なデバイス開発に応用されている。従
来、これらの応用は、強誘電体材料である硫酸グリシン
（ＴＧＳ）、ＬｉＮｂＯ3、ＬｉＴａＯ3等の単結晶やＢ
ａＴｉＯ3、ＰｂＴｉＯ3、Ｐｂ（Ｚｒ1-XＴｉX）Ｏ3
（ＰＺＴ）、ＰＬＺＴ等の焼結体セラミックスを切断、
研磨により５０μｍ程度の厚さまで加工して用いてい
た。しかし、大型の単結晶は作製が困難で高価であり、
また劈開性のために加工が困難である。また、セラミッ
クスは、一般に脆く、加工工程でのひび割れ等により５
０μｍ以下の厚さまで加工することは困難であるため、
多くの手間を要し、生産コストも高くなる。
光学効果、圧電効果及び焦電効果等の多くの機能をもつ
ことから、コンデンサ、発振器、光変調器あるいは赤外
線センサ等の広範なデバイス開発に応用されている。従
来、これらの応用は、強誘電体材料である硫酸グリシン
（ＴＧＳ）、ＬｉＮｂＯ3、ＬｉＴａＯ3等の単結晶やＢ
ａＴｉＯ3、ＰｂＴｉＯ3、Ｐｂ（Ｚｒ1-XＴｉX）Ｏ3
（ＰＺＴ）、ＰＬＺＴ等の焼結体セラミックスを切断、
研磨により５０μｍ程度の厚さまで加工して用いてい
た。しかし、大型の単結晶は作製が困難で高価であり、
また劈開性のために加工が困難である。また、セラミッ
クスは、一般に脆く、加工工程でのひび割れ等により５
０μｍ以下の厚さまで加工することは困難であるため、
多くの手間を要し、生産コストも高くなる。
【０００３】一方、薄膜形成技術の進展に伴って、現在
これらの強誘電体薄膜の応用分野が広がっている。その
一つとして、高誘電率特性をＤＲＡＭ等の各種半導体素
子のキャパシタに適用することにより、キャパシタ面積
の縮小化による素子高集積化や、信頼性の向上が図られ
ている。また、特に最近では、ＤＲＡＭ等の半導体メモ
リ素子との組み合わせにより、高密度でかつ高速に動作
する強誘電体不揮発性メモリ（ＦＲＡＭ）の開発が盛ん
に行われている。強誘電体不揮発性メモリは、強誘電体
の強誘電特性（ヒステリシス効果）を利用してバックア
ップ電源不要とするものである。このようなデバイス開
発には、残留自発分極（Ｐｒ）が大きくかつ抗電場（Ｅ
ｃ）が小さく、低リーク電流であり、分極反転の繰り返
し耐性が大きい等の特性をもつ材料が必要である。さら
には、動作電圧の低減と半導体微細加工プロセスに適合
するために、膜厚２００ｎｍ以下の薄膜で上記の特性を
実現することが望まれる。
これらの強誘電体薄膜の応用分野が広がっている。その
一つとして、高誘電率特性をＤＲＡＭ等の各種半導体素
子のキャパシタに適用することにより、キャパシタ面積
の縮小化による素子高集積化や、信頼性の向上が図られ
ている。また、特に最近では、ＤＲＡＭ等の半導体メモ
リ素子との組み合わせにより、高密度でかつ高速に動作
する強誘電体不揮発性メモリ（ＦＲＡＭ）の開発が盛ん
に行われている。強誘電体不揮発性メモリは、強誘電体
の強誘電特性（ヒステリシス効果）を利用してバックア
ップ電源不要とするものである。このようなデバイス開
発には、残留自発分極（Ｐｒ）が大きくかつ抗電場（Ｅ
ｃ）が小さく、低リーク電流であり、分極反転の繰り返
し耐性が大きい等の特性をもつ材料が必要である。さら
には、動作電圧の低減と半導体微細加工プロセスに適合
するために、膜厚２００ｎｍ以下の薄膜で上記の特性を
実現することが望まれる。
【０００４】現在、ＦＲＡＭ等への応用を目的として、
ＰｂＴｉＯ3、ＰＺＴ、ＰＬＺＴ等のペロブスカイト構
造を有する酸化物強誘電体の薄膜化が、スパッタリング
法、蒸着法、ゾル−ゲル法、ＭＯＣＶＤ法等の薄膜形成
方法により試みられている。
ＰｂＴｉＯ3、ＰＺＴ、ＰＬＺＴ等のペロブスカイト構
造を有する酸化物強誘電体の薄膜化が、スパッタリング
法、蒸着法、ゾル−ゲル法、ＭＯＣＶＤ法等の薄膜形成
方法により試みられている。
【０００５】上述の強誘電体材料のうち、Ｐｂ（Ｚｒ
1-XＴｉX）Ｏ3 （ＰＺＴ）は、最近最も集中的に研究さ
れているものであり、スパッタリング法やゾル−ゲル法
により強誘電特性の良好な薄膜が得られており、例え
ば、残留自発分極Ｐｒが１０μＣ／ｃｍ2から２６μＣ
／ｃｍ2と大きな値をもつものも得られている。しかし
ながら、ＰＺＴの強誘電特性は、組成ｘに大きく依存す
るにも拘わらず、蒸気圧の高いＰｂを含むため、成膜時
や熱処理時等での膜組成変化が起こり易いことや、ピン
ホールの発生、下地電極ＰｔとＰｂの反応による低誘電
率層の発生等の結果、膜厚の低減（薄膜化）に伴い、リ
ーク電流や分極反転耐性の劣化が起こるという問題点が
ある。この為、強誘電特性、分極反転耐性に優れた他の
材料の開発が望まれている。また、集積デバイスへの応
用を考えた場合、微細加工に対応できるような薄膜の緻
密性も必要となる。
1-XＴｉX）Ｏ3 （ＰＺＴ）は、最近最も集中的に研究さ
れているものであり、スパッタリング法やゾル−ゲル法
により強誘電特性の良好な薄膜が得られており、例え
ば、残留自発分極Ｐｒが１０μＣ／ｃｍ2から２６μＣ
／ｃｍ2と大きな値をもつものも得られている。しかし
ながら、ＰＺＴの強誘電特性は、組成ｘに大きく依存す
るにも拘わらず、蒸気圧の高いＰｂを含むため、成膜時
や熱処理時等での膜組成変化が起こり易いことや、ピン
ホールの発生、下地電極ＰｔとＰｂの反応による低誘電
率層の発生等の結果、膜厚の低減（薄膜化）に伴い、リ
ーク電流や分極反転耐性の劣化が起こるという問題点が
ある。この為、強誘電特性、分極反転耐性に優れた他の
材料の開発が望まれている。また、集積デバイスへの応
用を考えた場合、微細加工に対応できるような薄膜の緻
密性も必要となる。
【０００６】強誘電特性が良好であり、また、分極反転
耐性に優れている材料として、ＳｒＢｉ2Ｔａ2Ｏ9で示
されるＢｉ系の層状酸化物材料が注目を浴びている。こ
のＳｒＢｉ2Ｔａ2Ｏ9の薄膜はＭＯＤ法によって製造さ
れるものである。このＭＯＤ法とは、以下の工程を含む
成膜方法である。すなわち、ゾル−ゲル法と同様に有機
金属原料を所定の膜組成になるように混合し、濃度及び
粘度を調整した塗布用の原料溶液を作製する。これを基
板上にスピンコートし乾燥し、さらに有機成分の除去の
ために仮焼結を行う。これを所定の膜厚になるまで繰り
返し、最後に本焼結による結晶化を行う。したがって、
膜厚の制御は、１回の塗布膜の厚さに制限される。（１
９９４年秋期応用物理学会予稿集２０ｐ−Ｍ−１９参
照） 強誘電体材料としてのＳｒＢｉ2Ｔａ2Ｏ9の最も大きい
問題は、焼結温度が７５０℃から８００℃と極めて高
く、更に１時間以上という長い焼結時間が必要なことで
ある。このように製造工程において、６５０℃以上の温
度で長時間の成膜や熱処理等の工程が行われると、下地
の白金電極と強誘電体間の相互拡散反応や更には下地電
極の下のシリコンや酸化シリコンと電極や強誘電体との
反応が起こり、また強誘電体薄膜からの構成元素の揮発
による膜組成の変化が発生し、実際のデバイス作製プロ
セスへの適用は困難となる。また、現在のところ、表面
モフォロジーが０．３μｍ程度の粒子径の大きい膜しか
得られていないことから、高集積デバイスの開発に必要
なサブミクロンの微細加工に適用できない。さらに、塗
布成膜であるため、段差部の被覆性の悪さ、配線断線等
の問題がある。したがって、ＳｒＢｉ2Ｔａ2Ｏ9は強誘
電特性及び分極反転耐性には優れているものの、強誘電
体薄膜材料としては、なお大きな問題をもっている。
耐性に優れている材料として、ＳｒＢｉ2Ｔａ2Ｏ9で示
されるＢｉ系の層状酸化物材料が注目を浴びている。こ
のＳｒＢｉ2Ｔａ2Ｏ9の薄膜はＭＯＤ法によって製造さ
れるものである。このＭＯＤ法とは、以下の工程を含む
成膜方法である。すなわち、ゾル−ゲル法と同様に有機
金属原料を所定の膜組成になるように混合し、濃度及び
粘度を調整した塗布用の原料溶液を作製する。これを基
板上にスピンコートし乾燥し、さらに有機成分の除去の
ために仮焼結を行う。これを所定の膜厚になるまで繰り
返し、最後に本焼結による結晶化を行う。したがって、
膜厚の制御は、１回の塗布膜の厚さに制限される。（１
９９４年秋期応用物理学会予稿集２０ｐ−Ｍ−１９参
照） 強誘電体材料としてのＳｒＢｉ2Ｔａ2Ｏ9の最も大きい
問題は、焼結温度が７５０℃から８００℃と極めて高
く、更に１時間以上という長い焼結時間が必要なことで
ある。このように製造工程において、６５０℃以上の温
度で長時間の成膜や熱処理等の工程が行われると、下地
の白金電極と強誘電体間の相互拡散反応や更には下地電
極の下のシリコンや酸化シリコンと電極や強誘電体との
反応が起こり、また強誘電体薄膜からの構成元素の揮発
による膜組成の変化が発生し、実際のデバイス作製プロ
セスへの適用は困難となる。また、現在のところ、表面
モフォロジーが０．３μｍ程度の粒子径の大きい膜しか
得られていないことから、高集積デバイスの開発に必要
なサブミクロンの微細加工に適用できない。さらに、塗
布成膜であるため、段差部の被覆性の悪さ、配線断線等
の問題がある。したがって、ＳｒＢｉ2Ｔａ2Ｏ9は強誘
電特性及び分極反転耐性には優れているものの、強誘電
体薄膜材料としては、なお大きな問題をもっている。
【０００７】また、現在、強誘電体不揮発メモリの高集
積化を実現するために、ＭＯＳトランジスタと強誘電体
キャパシタとの間の配線に多結晶シリコンを用いること
が検討されているが、上記ＳｒＢｉ2Ｔａ2Ｏ9のような
長時間の高温プロセスで強誘電体薄膜を作製するもので
は、配線用の多結晶シリコンと強誘電体薄膜の間での相
互拡散による特性劣化が起こるという問題がある。この
ような問題を解消するために各種の拡散バリア層を挿入
した構造が検討されているが、それでも、強誘電体薄膜
の成膜温度は６５０℃までが許容範囲であり、他の熱処
理工程においても短時間であれば７００℃程度が限界と
考えられる。しかしながら、現状では、上記のＳｒＢｉ
2Ｔａ2Ｏ9や他の強誘電体薄膜では、一般的に成膜温度
が高いほど、結晶性と共に強誘電特性も向上するので、
成膜温度を下げると、結晶性や強誘電特性が劣化してし
まい、強誘電体薄膜における強誘電特性の向上と低温成
膜を両立させることは困難である。
積化を実現するために、ＭＯＳトランジスタと強誘電体
キャパシタとの間の配線に多結晶シリコンを用いること
が検討されているが、上記ＳｒＢｉ2Ｔａ2Ｏ9のような
長時間の高温プロセスで強誘電体薄膜を作製するもので
は、配線用の多結晶シリコンと強誘電体薄膜の間での相
互拡散による特性劣化が起こるという問題がある。この
ような問題を解消するために各種の拡散バリア層を挿入
した構造が検討されているが、それでも、強誘電体薄膜
の成膜温度は６５０℃までが許容範囲であり、他の熱処
理工程においても短時間であれば７００℃程度が限界と
考えられる。しかしながら、現状では、上記のＳｒＢｉ
2Ｔａ2Ｏ9や他の強誘電体薄膜では、一般的に成膜温度
が高いほど、結晶性と共に強誘電特性も向上するので、
成膜温度を下げると、結晶性や強誘電特性が劣化してし
まい、強誘電体薄膜における強誘電特性の向上と低温成
膜を両立させることは困難である。
【０００８】他方、リーク電流や分極反転耐性に悪影響
を及ぼすＰｂを含まない酸化物強誘電体として、層状ペ
ロブスカイト構造を有するＢｉ4Ｔｉ3Ｏ12がある。この
Ｂｉ4Ｔｉ3Ｏ12は、異方性の強い層状ペロブスカイト構
造（斜方晶系／格子定数：ａ＝５．４１１Å、ｂ＝５．
４４８Å、ｃ＝３２．８３Å）をもつ強誘電体であり、
その単結晶の強誘電性はａ軸方向に残留自発分極Ｐｒ＝
５０μＣ／ｃｍ2、抗電界Ｅｃ＝５０ｋＶ／ｃｍと、上
記のビスマス系酸化物強誘電体の中でも最も大きい自発
分極をもち、優れた特性を示すものである。したがっ
て、このＢｉ4Ｔｉ3Ｏ12のもつ大きな自発分極を強誘電
体不揮発性メモリ等に応用するためには、基板に垂直方
向に結晶のａ軸成分を多くもつようにすることが望まし
い。
を及ぼすＰｂを含まない酸化物強誘電体として、層状ペ
ロブスカイト構造を有するＢｉ4Ｔｉ3Ｏ12がある。この
Ｂｉ4Ｔｉ3Ｏ12は、異方性の強い層状ペロブスカイト構
造（斜方晶系／格子定数：ａ＝５．４１１Å、ｂ＝５．
４４８Å、ｃ＝３２．８３Å）をもつ強誘電体であり、
その単結晶の強誘電性はａ軸方向に残留自発分極Ｐｒ＝
５０μＣ／ｃｍ2、抗電界Ｅｃ＝５０ｋＶ／ｃｍと、上
記のビスマス系酸化物強誘電体の中でも最も大きい自発
分極をもち、優れた特性を示すものである。したがっ
て、このＢｉ4Ｔｉ3Ｏ12のもつ大きな自発分極を強誘電
体不揮発性メモリ等に応用するためには、基板に垂直方
向に結晶のａ軸成分を多くもつようにすることが望まし
い。
【０００９】Ｂｉ4Ｔｉ3Ｏ12の薄膜化は、これまでに
も、ＭＯＣＶＤ法やゾル−ゲル法により試みられている
が、それらのほとんどが、ａ軸配向膜よりも自発分極が
小さいｃ軸配向膜である。また、従来のゾルーゲル法で
は、良好な強誘電特性を得るために６５０℃以上の熱処
理が必要であり、更に膜表面モフォロジーは０．５μｍ
程度の結晶粒からなるので、微細加工を必要とする高集
積デバイスには適用するのは困難である。一方、ＭＯＣ
ＶＤ法により、ｃ軸配向のＢｉ4Ｔｉ3Ｏ12薄膜が基板温
度６００℃以上で、Ｐｔ／ＳｉＯ2／Ｓｉ基板やＰｔ基
板上に作製されているが、これらの基板は、そのまま実
際のデバイス構造に適用できるものではない。すなわ
ち、Ｐｔ／Ｔｉ／ＳｉＯ2／Ｓｉ基板のように、Ｐｔ電
極層とその下のＳｉＯ2との接着強度を確保するための
Ｔｉ膜等の接着層が必要である。ところが、このような
接着層を設けたＰｔ電極基板上に、Ｂｉ4Ｔｉ3Ｏ12薄膜
をＭＯＣＶＤ法により作製した場合、その膜表面モフォ
ロジーは、粗大結晶粒からなると共に、パイロクロア相
（Ｂｉ2Ｔｉ2Ｏ7）が発生し易くなることが報告されて
いる（Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，３２，１９
９３，ｐｐ．４０８６、及びＪ．Ｃｅｒａｍｉｃ Ｓｏ
ｃ．Ｊａｐａｎ，１０２，１９９４，ｐｐ．５１２参
照）。膜表面モフォロジーが粗大結晶粒からなると、微
細加工を必要とする高集積デバイスには適用できないば
かりか、薄い膜厚ではピンホールの原因となり、リーク
電流の発生をもたらすことになる。したがって、このよ
うな従来技術では、２００ｎｍ以下の薄い膜厚で良好な
強誘電特性を有する強誘電体薄膜を実現することは困難
な状況である。
も、ＭＯＣＶＤ法やゾル−ゲル法により試みられている
が、それらのほとんどが、ａ軸配向膜よりも自発分極が
小さいｃ軸配向膜である。また、従来のゾルーゲル法で
は、良好な強誘電特性を得るために６５０℃以上の熱処
理が必要であり、更に膜表面モフォロジーは０．５μｍ
程度の結晶粒からなるので、微細加工を必要とする高集
積デバイスには適用するのは困難である。一方、ＭＯＣ
ＶＤ法により、ｃ軸配向のＢｉ4Ｔｉ3Ｏ12薄膜が基板温
度６００℃以上で、Ｐｔ／ＳｉＯ2／Ｓｉ基板やＰｔ基
板上に作製されているが、これらの基板は、そのまま実
際のデバイス構造に適用できるものではない。すなわ
ち、Ｐｔ／Ｔｉ／ＳｉＯ2／Ｓｉ基板のように、Ｐｔ電
極層とその下のＳｉＯ2との接着強度を確保するための
Ｔｉ膜等の接着層が必要である。ところが、このような
接着層を設けたＰｔ電極基板上に、Ｂｉ4Ｔｉ3Ｏ12薄膜
をＭＯＣＶＤ法により作製した場合、その膜表面モフォ
ロジーは、粗大結晶粒からなると共に、パイロクロア相
（Ｂｉ2Ｔｉ2Ｏ7）が発生し易くなることが報告されて
いる（Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，３２，１９
９３，ｐｐ．４０８６、及びＪ．Ｃｅｒａｍｉｃ Ｓｏ
ｃ．Ｊａｐａｎ，１０２，１９９４，ｐｐ．５１２参
照）。膜表面モフォロジーが粗大結晶粒からなると、微
細加工を必要とする高集積デバイスには適用できないば
かりか、薄い膜厚ではピンホールの原因となり、リーク
電流の発生をもたらすことになる。したがって、このよ
うな従来技術では、２００ｎｍ以下の薄い膜厚で良好な
強誘電特性を有する強誘電体薄膜を実現することは困難
な状況である。
【００１０】
【発明が解決しようとする課題】以上のように、上記従
来技術では、強誘電体薄膜を高集積デバイスに適用する
のに、微細加工や低リーク電流のために必要な薄膜表面
の緻密性や平坦性、大きな残留自発分極、低温成膜プロ
セス等の様々な条件を十分に満たすものが得られていな
いという課題を有している。
来技術では、強誘電体薄膜を高集積デバイスに適用する
のに、微細加工や低リーク電流のために必要な薄膜表面
の緻密性や平坦性、大きな残留自発分極、低温成膜プロ
セス等の様々な条件を十分に満たすものが得られていな
いという課題を有している。
【００１１】本発明は、上記のような課題を解決するた
めになされたものであって、薄膜の表面が緻密で平坦で
リーク電流特性に優れ、かつ十分に大きな残留自発分極
を示す強誘電体薄膜が低温プロセスで作製可能な強誘電
薄膜被覆基板、その製造方法、及び前記強誘電体薄膜被
覆基板を用いたキャパシタ構造素子を提供することを目
的としている。
めになされたものであって、薄膜の表面が緻密で平坦で
リーク電流特性に優れ、かつ十分に大きな残留自発分極
を示す強誘電体薄膜が低温プロセスで作製可能な強誘電
薄膜被覆基板、その製造方法、及び前記強誘電体薄膜被
覆基板を用いたキャパシタ構造素子を提供することを目
的としている。
【００１２】
【課題を解決するための手段】上記課題を解決するた
め、本発明では、基板上に結晶質薄膜を介して強誘電体
薄膜が形成され、その結晶質薄膜を構成する結晶粒子の
粒径が、その強誘電体薄膜を構成する結晶粒子の粒径よ
りも小さい強誘電体薄膜被覆基板としている。
め、本発明では、基板上に結晶質薄膜を介して強誘電体
薄膜が形成され、その結晶質薄膜を構成する結晶粒子の
粒径が、その強誘電体薄膜を構成する結晶粒子の粒径よ
りも小さい強誘電体薄膜被覆基板としている。
【００１３】さらに、本発明では、上記の強誘電体薄膜
被覆基板において、結晶質薄膜の膜厚を、強誘電体薄膜
の膜厚よりも薄くしている。
被覆基板において、結晶質薄膜の膜厚を、強誘電体薄膜
の膜厚よりも薄くしている。
【００１４】さらに、本発明では、上記の強誘電体薄膜
被覆基板において、結晶質薄膜の構成元素と前記強誘電
体薄膜の構成元素との少なくとも一つが同一であること
としている。
被覆基板において、結晶質薄膜の構成元素と前記強誘電
体薄膜の構成元素との少なくとも一つが同一であること
としている。
【００１５】さらに、本発明では、上記の強誘電体薄膜
被覆基板において、結晶質薄膜がチタン酸ビスマスから
成り、前記強誘電体薄膜がチタン酸ビスマスから成るこ
ととしている。
被覆基板において、結晶質薄膜がチタン酸ビスマスから
成り、前記強誘電体薄膜がチタン酸ビスマスから成るこ
ととしている。
【００１６】また、本発明では、基板温度を結晶が生成
する温度としてＭＯＣＶＤ法により基板上に結晶質薄膜
を形成する工程と、その結晶質薄膜形成時の基板温度よ
り低い基板温度としてＭＯＣＶＤ法によりその結晶質薄
膜上に強誘電体薄膜を形成する工程とから成る強誘電体
薄膜被覆基板の製造方法としている。
する温度としてＭＯＣＶＤ法により基板上に結晶質薄膜
を形成する工程と、その結晶質薄膜形成時の基板温度よ
り低い基板温度としてＭＯＣＶＤ法によりその結晶質薄
膜上に強誘電体薄膜を形成する工程とから成る強誘電体
薄膜被覆基板の製造方法としている。
【００１７】さらに、本発明では、上記の強誘電体薄膜
被覆基板の製造方法において、結晶質薄膜の形成時の基
板温度を４５０℃から６５０℃とし、強誘電体薄膜の形
成時の基板温度を４００℃から５００℃としている。
被覆基板の製造方法において、結晶質薄膜の形成時の基
板温度を４５０℃から６５０℃とし、強誘電体薄膜の形
成時の基板温度を４００℃から５００℃としている。
【００１８】また、本発明では、上記の強誘電体薄膜被
覆基板を用いたキャパシタ構造素子において、基板と結
晶質薄膜との間に導電性材料から成る下部電極を配置
し、強誘電体薄膜上に導電性材料から成る上部電極を配
置して構成している。
覆基板を用いたキャパシタ構造素子において、基板と結
晶質薄膜との間に導電性材料から成る下部電極を配置
し、強誘電体薄膜上に導電性材料から成る上部電極を配
置して構成している。
【００１９】
【作用】本発明の強誘電体薄膜被覆基板では、基板上
に、初期核層として粒径が小さな結晶粒子から成る結晶
質薄膜を介在させて、強誘電体薄膜を配置するようにし
ているので、その優れた結晶性を継承させることによっ
て、結晶質薄膜成膜時の成膜温度（基板温度）よりも低
温の成膜温度（基板温度）で膜厚の厚い第２の強誘電体
薄膜を形成しても、十分な強誘電性を確保することがで
きる。さらに、強誘電体薄膜を低温で形成すると、薄膜
を構成する結晶粒子の粗大化を防止できるので、緻密で
表面平滑な強誘電体薄膜を得ることができる。
に、初期核層として粒径が小さな結晶粒子から成る結晶
質薄膜を介在させて、強誘電体薄膜を配置するようにし
ているので、その優れた結晶性を継承させることによっ
て、結晶質薄膜成膜時の成膜温度（基板温度）よりも低
温の成膜温度（基板温度）で膜厚の厚い第２の強誘電体
薄膜を形成しても、十分な強誘電性を確保することがで
きる。さらに、強誘電体薄膜を低温で形成すると、薄膜
を構成する結晶粒子の粗大化を防止できるので、緻密で
表面平滑な強誘電体薄膜を得ることができる。
【００２０】すなわち、本発明の強誘電体薄膜被覆基板
では、基板上に、粒径が小さな結晶粒子から成る結晶質
薄膜を介して、強誘電性を示すのに必要な膜厚の強誘電
体薄膜を配置した構成とすることによって、十分な強誘
電性を保ち、かつ、薄膜の平滑性・緻密性に優れた強誘
電体薄膜を得ることができるというものである。
では、基板上に、粒径が小さな結晶粒子から成る結晶質
薄膜を介して、強誘電性を示すのに必要な膜厚の強誘電
体薄膜を配置した構成とすることによって、十分な強誘
電性を保ち、かつ、薄膜の平滑性・緻密性に優れた強誘
電体薄膜を得ることができるというものである。
【００２１】さらに、このように本発明の強誘電体薄膜
被覆基板は強誘電体薄膜の平滑性・緻密性に優れている
ので、微細加工が可能になり、様々な高集積デバイスへ
の応用が可能になる。そして、これを用いた本発明のキ
ャパシタ構造素子を初め、様々なデバイスに応用すれ
ば、ピンホールの発生を抑え、リーク電流特性を大きく
改善することができる。
被覆基板は強誘電体薄膜の平滑性・緻密性に優れている
ので、微細加工が可能になり、様々な高集積デバイスへ
の応用が可能になる。そして、これを用いた本発明のキ
ャパシタ構造素子を初め、様々なデバイスに応用すれ
ば、ピンホールの発生を抑え、リーク電流特性を大きく
改善することができる。
【００２２】このような本発明の強誘電体薄膜被覆基板
は、ＭＯＣＶＤ法を用い、基板温度を結晶が生成する温
度としてとして結晶質薄膜を基板上に形成した後、基板
温度を結晶質薄膜形成時より低くして強誘電体薄膜を形
成することにより製造することができる。これは、結晶
質薄膜を初期核層として作用させ、即ち結晶質薄膜を構
成する結晶粒子を核として、強誘電体薄膜を構成する結
晶粒子を成長させるので、十分な強誘電性を保ち、か
つ、薄膜の平滑性・緻密性に優れた強誘電体薄膜を得る
ことができるというものである。
は、ＭＯＣＶＤ法を用い、基板温度を結晶が生成する温
度としてとして結晶質薄膜を基板上に形成した後、基板
温度を結晶質薄膜形成時より低くして強誘電体薄膜を形
成することにより製造することができる。これは、結晶
質薄膜を初期核層として作用させ、即ち結晶質薄膜を構
成する結晶粒子を核として、強誘電体薄膜を構成する結
晶粒子を成長させるので、十分な強誘電性を保ち、か
つ、薄膜の平滑性・緻密性に優れた強誘電体薄膜を得る
ことができるというものである。
【００２３】この本発明の製造方法において、結晶質薄
膜の形成工程の基板温度は若干高いものであるが、従来
のものと比較すれば十分に低温であり、さらに、結晶質
薄膜は薄くても良いので短時間の工程となり、基板温度
の影響はほとんどないものである。
膜の形成工程の基板温度は若干高いものであるが、従来
のものと比較すれば十分に低温であり、さらに、結晶質
薄膜は薄くても良いので短時間の工程となり、基板温度
の影響はほとんどないものである。
【００２４】したがって、本発明の強誘電体薄膜被覆基
板の製造方法によれば、強誘電体薄膜形成工程の大部分
が非常に低温であるので、複数の素子を備えた高集積デ
バイスにおいて、他の素子を損傷することがなく、高集
積デバイスへの応用が可能になるばかりか、設計の自由
度を著しく向上させることができる。
板の製造方法によれば、強誘電体薄膜形成工程の大部分
が非常に低温であるので、複数の素子を備えた高集積デ
バイスにおいて、他の素子を損傷することがなく、高集
積デバイスへの応用が可能になるばかりか、設計の自由
度を著しく向上させることができる。
【００２５】
【実施例】以下、本発明の一実施例について、図面を参
照して説明する。図１は、本発明の第１の実施例である
キャパシタ構造素子の構造を示す図である。図１に示す
ように、このキャパシタ構造素子は、シリコン（Ｓｉ）
基板１上に、酸化シリコン（ＳｉＯ2）層２、接着層
３、下部電極４、結晶質薄膜５、強誘電体薄膜６、上部
電極層７が、それぞれ順次形成されているものである。
照して説明する。図１は、本発明の第１の実施例である
キャパシタ構造素子の構造を示す図である。図１に示す
ように、このキャパシタ構造素子は、シリコン（Ｓｉ）
基板１上に、酸化シリコン（ＳｉＯ2）層２、接着層
３、下部電極４、結晶質薄膜５、強誘電体薄膜６、上部
電極層７が、それぞれ順次形成されているものである。
【００２６】第１の実施例では、シリコン基板１として
はシリコン単結晶ウエハを用い、ＳｉＯ2層２としては
シリコン単結晶ウエハ表面を熱酸化して得られる酸化シ
リコン薄膜を用いていた。また、接着層３としてはタン
タル（Ｔａ）薄膜を、下部電極４としては白金（Ｐｔ）
薄膜を、結晶質薄膜５としてはチタン酸ビスマス薄膜
を、強誘電体薄膜５としてはチタン酸ビスマス薄膜を、
上部電極６としては白金（Ｐｔ）薄膜をそれぞれ用い
た。
はシリコン単結晶ウエハを用い、ＳｉＯ2層２としては
シリコン単結晶ウエハ表面を熱酸化して得られる酸化シ
リコン薄膜を用いていた。また、接着層３としてはタン
タル（Ｔａ）薄膜を、下部電極４としては白金（Ｐｔ）
薄膜を、結晶質薄膜５としてはチタン酸ビスマス薄膜
を、強誘電体薄膜５としてはチタン酸ビスマス薄膜を、
上部電極６としては白金（Ｐｔ）薄膜をそれぞれ用い
た。
【００２７】次に、図１に示した第１の実施例のキャパ
シタ構造素子の製造方法について説明する。まず、Ｐｔ
／Ｔａ／ＳｉＯ2／Ｓｉ基板の作製について説明する。
シリコン基板１であるシリコン単結晶ウエハ（１００）
面の表面を熱酸化することにより、膜厚２００ｎｍのＳ
ｉＯ2層２を形成する。そして、接着層３であるＴａ薄
膜を膜厚３０ｎｍで、そして、下部電極層４であるＰｔ
薄膜を膜厚２００ｎｍで、それぞれスパッタ法により形
成した。
シタ構造素子の製造方法について説明する。まず、Ｐｔ
／Ｔａ／ＳｉＯ2／Ｓｉ基板の作製について説明する。
シリコン基板１であるシリコン単結晶ウエハ（１００）
面の表面を熱酸化することにより、膜厚２００ｎｍのＳ
ｉＯ2層２を形成する。そして、接着層３であるＴａ薄
膜を膜厚３０ｎｍで、そして、下部電極層４であるＰｔ
薄膜を膜厚２００ｎｍで、それぞれスパッタ法により形
成した。
【００２８】なお、ここで、これらの材料や膜厚は、本
実施例に限定されるものではなく、シリコン単結晶基板
の代わりに多結晶シリコン基板やＧａＡｓ基板等を用い
ても良い。また、接着層は、成膜中に基板と下部電極層
との熱膨張率が異なることに起因する膜の剥離を防止す
るものであり、膜厚は膜の剥離を防止できる程度であれ
ば良く、材料についてもＴａ以外にチタン（Ｔｉ）等を
用いることできるが、本実施例の場合、ＴｉとＰｔとの
合金が形成されるのでＴａを用いるのが好ましい。ま
た、絶縁層に用いたＳｉＯ2層は、熱酸化により作製さ
れたものでなくても良く、スパッタ法、真空蒸着法、Ｍ
ＯＣＶＤ法等により形成されたＳｉＯ2膜や窒化シリコ
ン膜等を用いることができ、材料も膜厚も充分に絶縁性
を有するものであれば良い。
実施例に限定されるものではなく、シリコン単結晶基板
の代わりに多結晶シリコン基板やＧａＡｓ基板等を用い
ても良い。また、接着層は、成膜中に基板と下部電極層
との熱膨張率が異なることに起因する膜の剥離を防止す
るものであり、膜厚は膜の剥離を防止できる程度であれ
ば良く、材料についてもＴａ以外にチタン（Ｔｉ）等を
用いることできるが、本実施例の場合、ＴｉとＰｔとの
合金が形成されるのでＴａを用いるのが好ましい。ま
た、絶縁層に用いたＳｉＯ2層は、熱酸化により作製さ
れたものでなくても良く、スパッタ法、真空蒸着法、Ｍ
ＯＣＶＤ法等により形成されたＳｉＯ2膜や窒化シリコ
ン膜等を用いることができ、材料も膜厚も充分に絶縁性
を有するものであれば良い。
【００２９】また、下部電極についても、膜厚は充分に
電極層として機能できる程度あれば良く、材料はＰｔに
限定されるものでなく、通常の電極材料に用いられる導
電性材料で良いが、他の薄膜との関連で適宜選択でき得
るものである。また、成膜方法も、ここまでは、シリコ
ン熱酸化やスパッタ法に限定されるものでなく、真空蒸
着法等の通常の薄膜形成技術を用いて行っても良い。ま
た、基板構造も上記のものに限定されるものではない。
電極層として機能できる程度あれば良く、材料はＰｔに
限定されるものでなく、通常の電極材料に用いられる導
電性材料で良いが、他の薄膜との関連で適宜選択でき得
るものである。また、成膜方法も、ここまでは、シリコ
ン熱酸化やスパッタ法に限定されるものでなく、真空蒸
着法等の通常の薄膜形成技術を用いて行っても良い。ま
た、基板構造も上記のものに限定されるものではない。
【００３０】ここで、このようにして作製したＰｔ／Ｔ
ａ／ＳｉＯ2／Ｓｉ基板を用いて、本実施例で結晶質薄
膜として用いるチタン酸ビスマス薄膜のＭＯＣＶＤ法に
よる形成時の基板温度に対する、その薄膜を構成する結
晶粒子の粒径及びその薄膜の結晶性について検討を行っ
た。
ａ／ＳｉＯ2／Ｓｉ基板を用いて、本実施例で結晶質薄
膜として用いるチタン酸ビスマス薄膜のＭＯＣＶＤ法に
よる形成時の基板温度に対する、その薄膜を構成する結
晶粒子の粒径及びその薄膜の結晶性について検討を行っ
た。
【００３１】上記のＰｔ／Ｔａ／ＳｉＯ2／Ｓｉ基板上
に、基板温度（成膜温度）を、４００℃、４５０℃、５
００℃、５５０℃、６００℃、６５０℃と変化させて、
下記の表１に示す原料の条件で、ＭＯＣＶＤ法により結
晶質薄膜であるチタン酸ビスマス薄膜を膜厚１００ｎｍ
で形成した。
に、基板温度（成膜温度）を、４００℃、４５０℃、５
００℃、５５０℃、６００℃、６５０℃と変化させて、
下記の表１に示す原料の条件で、ＭＯＣＶＤ法により結
晶質薄膜であるチタン酸ビスマス薄膜を膜厚１００ｎｍ
で形成した。
【００３２】
【表１】
【００３３】チタン酸ビスマス薄膜の成膜は、表１に示
すようにビスマス原料としてトリオルトトリルビリルビ
スマス（Ｂｉ（ｏ−ＯＣ7Ｈ7）3）を、チタン原料とし
てチタンイソプロポキサイド（Ｔｉ（ｉ−ＯＣ
3Ｈ7）4）をそれぞれ用いて、これらの原料を表１に示
す原料温度にそれぞれ加熱気化して（ビスマス原料１６
０℃、チタン原料５０℃）、キャリアガスであるアルゴ
ン（Ａｒ）ガスと反応ガスである酸素（Ｏ2）ガスと共
に成膜室内に供給した。ここで、Ａｒガス供給時の流量
はＢｉ原料に対して２００ｓｃｃｍ、Ｔｉ原料に対して
１００ｓｃｃｍとし、Ｏ2ガス供給時の流量は１０００
ｓｃｃｍとした。なお、これらの成膜工程において、成
膜室内の真空度は、１０Ｔｏｒｒ以上であると気相反応
が起こりやすくなるので、５Ｔｏｒｒとした。
すようにビスマス原料としてトリオルトトリルビリルビ
スマス（Ｂｉ（ｏ−ＯＣ7Ｈ7）3）を、チタン原料とし
てチタンイソプロポキサイド（Ｔｉ（ｉ−ＯＣ
3Ｈ7）4）をそれぞれ用いて、これらの原料を表１に示
す原料温度にそれぞれ加熱気化して（ビスマス原料１６
０℃、チタン原料５０℃）、キャリアガスであるアルゴ
ン（Ａｒ）ガスと反応ガスである酸素（Ｏ2）ガスと共
に成膜室内に供給した。ここで、Ａｒガス供給時の流量
はＢｉ原料に対して２００ｓｃｃｍ、Ｔｉ原料に対して
１００ｓｃｃｍとし、Ｏ2ガス供給時の流量は１０００
ｓｃｃｍとした。なお、これらの成膜工程において、成
膜室内の真空度は、１０Ｔｏｒｒ以上であると気相反応
が起こりやすくなるので、５Ｔｏｒｒとした。
【００３４】このようにして形成したチタン酸ビスマス
薄膜について、ＡＦＭ（Atomic Force Microscope：原
子間力顕微鏡）及びＸ線回折により、結晶粒子の粒径と
結晶性を調べた結果を下記表２に示す。なお、結晶粒
（グレイン）の大きさは、ＡＦＭ測定による薄膜表面の
凹凸形状から求めたものである。表２から、成膜温度
（基板温度）が高くなるにつれて、結晶粒子が大きくな
っていることがわかる。
薄膜について、ＡＦＭ（Atomic Force Microscope：原
子間力顕微鏡）及びＸ線回折により、結晶粒子の粒径と
結晶性を調べた結果を下記表２に示す。なお、結晶粒
（グレイン）の大きさは、ＡＦＭ測定による薄膜表面の
凹凸形状から求めたものである。表２から、成膜温度
（基板温度）が高くなるにつれて、結晶粒子が大きくな
っていることがわかる。
【００３５】
【表２】
【００３６】本発明では、結晶質薄膜を強誘電体薄膜の
初期核層として用いる、即ち強誘電体薄膜を構成する結
晶粒子の初期核として、結晶質薄膜を構成する結晶粒子
を用いるものである。このことを考慮すると、表２によ
れば、結晶性を示す基板温度４５０℃以上のものが有効
であることがわかる。そして、この結晶質薄膜上に形成
する強誘電体薄膜において大きな残留分極値を得るに
は、常誘電性を示すパイロクロア相Ｂｉ2Ｔｉ2Ｏ7より
も、強誘電性を示すＢｉ4Ｔｉ3Ｏ12の方が好ましいと考
えられる。さらに、Ｂｉ4Ｔｉ3Ｏ12の中でもｃ軸配向よ
り、大きな残留分極値を示すａ軸配向成分を含んだラン
ダム配向がより好ましいと考えられるので、第１の実施
例では、結晶質薄膜として、基板温度６００℃で形成す
るＢｉ4Ｔｉ3Ｏ12薄膜とした。
初期核層として用いる、即ち強誘電体薄膜を構成する結
晶粒子の初期核として、結晶質薄膜を構成する結晶粒子
を用いるものである。このことを考慮すると、表２によ
れば、結晶性を示す基板温度４５０℃以上のものが有効
であることがわかる。そして、この結晶質薄膜上に形成
する強誘電体薄膜において大きな残留分極値を得るに
は、常誘電性を示すパイロクロア相Ｂｉ2Ｔｉ2Ｏ7より
も、強誘電性を示すＢｉ4Ｔｉ3Ｏ12の方が好ましいと考
えられる。さらに、Ｂｉ4Ｔｉ3Ｏ12の中でもｃ軸配向よ
り、大きな残留分極値を示すａ軸配向成分を含んだラン
ダム配向がより好ましいと考えられるので、第１の実施
例では、結晶質薄膜として、基板温度６００℃で形成す
るＢｉ4Ｔｉ3Ｏ12薄膜とした。
【００３７】また、上記のＰｔ／Ｔａ／ＳｉＯ2／Ｓｉ
基板上に、基板温度６００℃として、上記のようなＭＯ
ＣＶＤ法による成膜条件で、チタン酸ビスマスＢｉ4Ｔ
ｉ3Ｏ12薄膜の膜厚を、５ｎｍ、１０ｎｍ、２５ｎｍ、
５０ｎｍ、１００ｎｍと変化させて、それらの薄膜の表
面平滑性についても検討を行った。
基板上に、基板温度６００℃として、上記のようなＭＯ
ＣＶＤ法による成膜条件で、チタン酸ビスマスＢｉ4Ｔ
ｉ3Ｏ12薄膜の膜厚を、５ｎｍ、１０ｎｍ、２５ｎｍ、
５０ｎｍ、１００ｎｍと変化させて、それらの薄膜の表
面平滑性についても検討を行った。
【００３８】その結果は、下記表３に示すように、膜厚
が厚くなるにつれ、結晶粒の大きさが大きくなった。
が厚くなるにつれ、結晶粒の大きさが大きくなった。
【００３９】
【表３】
【００４０】強誘電体薄膜の平滑性・緻密性を良好にす
るため、本実施例では、最も小さな粒径の５ｎｍを示す
膜厚５ｎｍのものが、結晶質薄膜として好ましいものと
考えられる。
るため、本実施例では、最も小さな粒径の５ｎｍを示す
膜厚５ｎｍのものが、結晶質薄膜として好ましいものと
考えられる。
【００４１】これらの検討結果により、第１の実施例で
は、結晶質薄膜として、ＭＯＣＶＤ法による成膜時の基
板温度を６００℃とした、膜厚５ｎｍのＢｉ4Ｔｉ3Ｏ12
薄膜を用いることにした。
は、結晶質薄膜として、ＭＯＣＶＤ法による成膜時の基
板温度を６００℃とした、膜厚５ｎｍのＢｉ4Ｔｉ3Ｏ12
薄膜を用いることにした。
【００４２】上記のＰｔ／Ｔａ／ＳｉＯ2 ／Ｓｉ基板上
に、上記のようなＭＯＣＶＤ法による成膜条件で、基板
温度を６００℃として、膜厚５ｎｍのＢｉ4Ｔｉ3Ｏ12結
晶質薄膜を形成した後、このＢｉ4Ｔｉ3Ｏ12結晶質薄膜
上に、強誘電体薄膜を形成した。第１の実施例では、強
誘電体薄膜に、結晶質薄膜のチタン酸ビスマスＢｉ4Ｔ
ｉ3Ｏ12薄膜の構成元素と同一の元素から構成されるチ
タン酸ビスマスＢｉ4Ｔｉ3Ｏ12から成る薄膜を用いた。
この強誘電体Ｂｉ4Ｔｉ3Ｏ12薄膜の形成にはＭＯＣＶＤ
法を用い、その成膜条件は基板温度以外を上記のＢｉ4
Ｔｉ3Ｏ12結晶質薄膜の成膜条件と全く同じものとし、
基板温度については、Ｂｉ4Ｔｉ3Ｏ12結晶質薄膜成膜時
の基板温度６００℃よりも低い４００℃として、膜厚９
５ｎｍの強誘電体Ｂｉ4Ｔｉ3Ｏ12薄膜を形成した。した
がって、第１の実施例のＢｉ4Ｔｉ3Ｏ12薄膜の膜厚は、
結晶質薄膜と強誘電体薄膜とで、トータル膜厚１００ｎ
ｍとなる。なお、本実施例において、Ｂｉ4Ｔｉ3Ｏ12結
晶質薄膜の成膜時間は約２分、強誘電体Ｂｉ4Ｔｉ3Ｏ12
薄膜の成膜時間は約１時間であった。
に、上記のようなＭＯＣＶＤ法による成膜条件で、基板
温度を６００℃として、膜厚５ｎｍのＢｉ4Ｔｉ3Ｏ12結
晶質薄膜を形成した後、このＢｉ4Ｔｉ3Ｏ12結晶質薄膜
上に、強誘電体薄膜を形成した。第１の実施例では、強
誘電体薄膜に、結晶質薄膜のチタン酸ビスマスＢｉ4Ｔ
ｉ3Ｏ12薄膜の構成元素と同一の元素から構成されるチ
タン酸ビスマスＢｉ4Ｔｉ3Ｏ12から成る薄膜を用いた。
この強誘電体Ｂｉ4Ｔｉ3Ｏ12薄膜の形成にはＭＯＣＶＤ
法を用い、その成膜条件は基板温度以外を上記のＢｉ4
Ｔｉ3Ｏ12結晶質薄膜の成膜条件と全く同じものとし、
基板温度については、Ｂｉ4Ｔｉ3Ｏ12結晶質薄膜成膜時
の基板温度６００℃よりも低い４００℃として、膜厚９
５ｎｍの強誘電体Ｂｉ4Ｔｉ3Ｏ12薄膜を形成した。した
がって、第１の実施例のＢｉ4Ｔｉ3Ｏ12薄膜の膜厚は、
結晶質薄膜と強誘電体薄膜とで、トータル膜厚１００ｎ
ｍとなる。なお、本実施例において、Ｂｉ4Ｔｉ3Ｏ12結
晶質薄膜の成膜時間は約２分、強誘電体Ｂｉ4Ｔｉ3Ｏ12
薄膜の成膜時間は約１時間であった。
【００４３】次に、上記のようにして形成した強誘電体
Ｂｉ4Ｔｉ3Ｏ12薄膜の表面をＡＦＭを用いて測定したと
ころ、結晶粒の粒径は５０ｎｍであり、結晶質薄膜の結
晶粒の粒径５ｎｍに比較して大きいものであった。比較
のために、基板温度６００℃で、それ以外を本実施例と
同条件としてＭＯＣＶＤ法により、膜厚１００ｎｍのＢ
ｉ4Ｔｉ3Ｏ12薄膜を成膜すると、その薄膜の粒径は３０
０ｎｍとなり、本実施例の強誘電体Ｂｉ4Ｔｉ3Ｏ12薄膜
の粒径の方が、６分の１にも微小なものになっているこ
とがわかる。
Ｂｉ4Ｔｉ3Ｏ12薄膜の表面をＡＦＭを用いて測定したと
ころ、結晶粒の粒径は５０ｎｍであり、結晶質薄膜の結
晶粒の粒径５ｎｍに比較して大きいものであった。比較
のために、基板温度６００℃で、それ以外を本実施例と
同条件としてＭＯＣＶＤ法により、膜厚１００ｎｍのＢ
ｉ4Ｔｉ3Ｏ12薄膜を成膜すると、その薄膜の粒径は３０
０ｎｍとなり、本実施例の強誘電体Ｂｉ4Ｔｉ3Ｏ12薄膜
の粒径の方が、６分の１にも微小なものになっているこ
とがわかる。
【００４４】また、この本実施例の強誘電体Ｂｉ4Ｔｉ3
Ｏ12薄膜表面をＳＥＭ（走査型電子顕微鏡）により観察
した結果は、図２に示すように、上記のＡＦＭ測定の結
果と一致して、緻密で表面平滑な薄膜が得られているこ
とがわかる。
Ｏ12薄膜表面をＳＥＭ（走査型電子顕微鏡）により観察
した結果は、図２に示すように、上記のＡＦＭ測定の結
果と一致して、緻密で表面平滑な薄膜が得られているこ
とがわかる。
【００４５】そして、この本実施例の強誘電体Ｂｉ4Ｔ
ｉ3Ｏ12薄膜の結晶性について、Ｘ線回折により観察し
た結果を図３に示す。
ｉ3Ｏ12薄膜の結晶性について、Ｘ線回折により観察し
た結果を図３に示す。
【００４６】図３において、縦軸はＸ線回折強度であ
り、横軸は回折角度２θ（ｄｅｇ）である。そして、
（００ｎ）（ｎは整数）はＢｉ4Ｔｉ3Ｏ12のｃ軸配向に
よる回折ピークを表し、（２００）はＢｉ4Ｔｉ3Ｏ12の
ａ軸配向による回折ピークを表し、（１１１）、（１１
７）、（２２０）、（２０１４）、（１３７）はいずれ
もＢｉ4Ｔｉ3Ｏ12のａ軸成分を含むランダムな配向によ
る回折ピークを表し、２θ＝４０度（ｄｅｇ）付近のＰ
ｔ（１１１）の回折ピークは下部電極のＰｔによるもの
である。
り、横軸は回折角度２θ（ｄｅｇ）である。そして、
（００ｎ）（ｎは整数）はＢｉ4Ｔｉ3Ｏ12のｃ軸配向に
よる回折ピークを表し、（２００）はＢｉ4Ｔｉ3Ｏ12の
ａ軸配向による回折ピークを表し、（１１１）、（１１
７）、（２２０）、（２０１４）、（１３７）はいずれ
もＢｉ4Ｔｉ3Ｏ12のａ軸成分を含むランダムな配向によ
る回折ピークを表し、２θ＝４０度（ｄｅｇ）付近のＰ
ｔ（１１１）の回折ピークは下部電極のＰｔによるもの
である。
【００４７】図３のＸ線回折パターンによれば、本実施
例の強誘電体薄膜には、ａ軸配向、ｃ軸配向、ランダム
な配向が混在した、即ちランダム配向成分を有するＢｉ
4Ｔｉ3Ｏ12が形成されていることがわかる。これによ
り、第１の実施例では、ランダム配向のＢｉ4Ｔｉ3Ｏ12
結晶質薄膜上に、ランダム配向の強誘電体Ｂｉ4Ｔｉ3Ｏ
12薄膜が形成されたことが確認された。
例の強誘電体薄膜には、ａ軸配向、ｃ軸配向、ランダム
な配向が混在した、即ちランダム配向成分を有するＢｉ
4Ｔｉ3Ｏ12が形成されていることがわかる。これによ
り、第１の実施例では、ランダム配向のＢｉ4Ｔｉ3Ｏ12
結晶質薄膜上に、ランダム配向の強誘電体Ｂｉ4Ｔｉ3Ｏ
12薄膜が形成されたことが確認された。
【００４８】ここで、比較のため、第１の実施例と同様
のＰｔ／Ｔａ／ＳｉＯ2 ／Ｓｉ基板を用いて、そのＰｔ
のすぐ上に、上記の強誘電体Ｂｉ4Ｔｉ3Ｏ12薄膜成膜時
と同条件（基板温度４００℃）で、チタン酸ビスマス薄
膜を形成したところ、このチタン酸ビスマス薄膜は、ア
モルファス構造を示した。即ち、本実施例と異なり、上
記のような結晶質薄膜を形成しなかったものでは、チタ
ン酸ビスマス薄膜が結晶化せずに、アモルファス構造と
なったのである。このことから、本発明の結晶質薄膜と
により、４００℃とういう非常に低温で、通常なら結晶
化しない基板温度において、結晶性を示す強誘電体薄膜
が形成可能なことがわかった。このような、本発明の効
果は、強誘電体薄膜において、薄い膜厚の結晶質薄膜の
結晶状態を継承し、結晶成長が促進されることによるも
のと考えられる。
のＰｔ／Ｔａ／ＳｉＯ2 ／Ｓｉ基板を用いて、そのＰｔ
のすぐ上に、上記の強誘電体Ｂｉ4Ｔｉ3Ｏ12薄膜成膜時
と同条件（基板温度４００℃）で、チタン酸ビスマス薄
膜を形成したところ、このチタン酸ビスマス薄膜は、ア
モルファス構造を示した。即ち、本実施例と異なり、上
記のような結晶質薄膜を形成しなかったものでは、チタ
ン酸ビスマス薄膜が結晶化せずに、アモルファス構造と
なったのである。このことから、本発明の結晶質薄膜と
により、４００℃とういう非常に低温で、通常なら結晶
化しない基板温度において、結晶性を示す強誘電体薄膜
が形成可能なことがわかった。このような、本発明の効
果は、強誘電体薄膜において、薄い膜厚の結晶質薄膜の
結晶状態を継承し、結晶成長が促進されることによるも
のと考えられる。
【００４９】次に、上記のようにして、Ｐｔ／Ｔａ／Ｓ
ｉＯ2 ／Ｓｉ基板上に、Ｂｉ4Ｔｉ3Ｏ12結晶質薄膜、強
誘電体Ｂｉ4Ｔｉ3Ｏ12薄膜が、それぞれ順次形成された
その上に、上部電極７としてＰｔ電極（１００μｍ2）
を真空蒸着法により形成して、図１に示すようなキャパ
シタ構造素子を作製した。
ｉＯ2 ／Ｓｉ基板上に、Ｂｉ4Ｔｉ3Ｏ12結晶質薄膜、強
誘電体Ｂｉ4Ｔｉ3Ｏ12薄膜が、それぞれ順次形成された
その上に、上部電極７としてＰｔ電極（１００μｍ2）
を真空蒸着法により形成して、図１に示すようなキャパ
シタ構造素子を作製した。
【００５０】なお、ここで形成した上部電極７について
も、下部電極２と同様、膜厚は充分に電極として機能で
きる程度であれば良く、材料はＰｔに限定されるもので
なく、通常の電極材料に用いられる導電性材料で良く、
また成膜方法も真空蒸着法の他スパッタ法等を用いるこ
とができる。
も、下部電極２と同様、膜厚は充分に電極として機能で
きる程度であれば良く、材料はＰｔに限定されるもので
なく、通常の電極材料に用いられる導電性材料で良く、
また成膜方法も真空蒸着法の他スパッタ法等を用いるこ
とができる。
【００５１】図１に示した下部電極４と上部電極８との
間に電圧を印加して、本実施例のキャパシタ構造素子の
強誘電特性を評価した結果、図４に示すような強誘電性
ヒステリシス曲線を示した。すなわち、本実施例のキャ
パシタ構造素子では、３Ｖ印加において、残留自発分極
Ｐｒ＝９μＣ／ｃｍ2、抗電場Ｅｃ＝１４０ｋＶ／ｃｍ
という、Ｂｉ4Ｔｉ3Ｏ12薄膜のトータル膜厚が１００ｎ
ｍとうい非常に薄い膜厚にもかかわらず、大きな残留自
発分極を有する特性を示した。このＰｒの値は、Ｂｉ4
Ｔｉ3Ｏ12単結晶（バルク）で報告されているｃ軸方向
におけるＰｒ＝４μＣ／ｃｍ2と比較して、２倍以上の
大きい値が得られている。
間に電圧を印加して、本実施例のキャパシタ構造素子の
強誘電特性を評価した結果、図４に示すような強誘電性
ヒステリシス曲線を示した。すなわち、本実施例のキャ
パシタ構造素子では、３Ｖ印加において、残留自発分極
Ｐｒ＝９μＣ／ｃｍ2、抗電場Ｅｃ＝１４０ｋＶ／ｃｍ
という、Ｂｉ4Ｔｉ3Ｏ12薄膜のトータル膜厚が１００ｎ
ｍとうい非常に薄い膜厚にもかかわらず、大きな残留自
発分極を有する特性を示した。このＰｒの値は、Ｂｉ4
Ｔｉ3Ｏ12単結晶（バルク）で報告されているｃ軸方向
におけるＰｒ＝４μＣ／ｃｍ2と比較して、２倍以上の
大きい値が得られている。
【００５２】この９μＣ／ｃｍ2 という大きな本実施例
のＰｒは、Ｂｉ4Ｔｉ3Ｏ12のａ軸方向のＰｒの値がｃ軸
方向のものより大きいことが知られており、また本実施
例のＸ線回折観察からランダム配向の強誘電体Ｂｉ4Ｔ
ｉ3Ｏ12を示したことから、Ｂｉ4Ｔｉ3Ｏ12強誘電体の
ａ軸配向成分が大きく寄与しているためと考えられる。
のＰｒは、Ｂｉ4Ｔｉ3Ｏ12のａ軸方向のＰｒの値がｃ軸
方向のものより大きいことが知られており、また本実施
例のＸ線回折観察からランダム配向の強誘電体Ｂｉ4Ｔ
ｉ3Ｏ12を示したことから、Ｂｉ4Ｔｉ3Ｏ12強誘電体の
ａ軸配向成分が大きく寄与しているためと考えられる。
【００５３】また、この本実施例のキャパシタ構造素子
において、リーク電流密度Ｉｌを測定した結果、印加電
圧依存性は図５に示すようになり、印加電圧３Ｖで、Ｉ
ｌ＝８×１０-9Ａ／ｃｍ2という、Ｂｉ4Ｔｉ3Ｏ12薄膜
のトータル膜厚が１００ｎｍとうい非常に薄い膜厚にも
かかわらず、非常に小さく良好な値が得られた。これ
は、上述したように、平滑性に優れた緻密な強誘電体Ｂ
ｉ4Ｔｉ3Ｏ12薄膜となっているので、ピンホールの発生
を抑えて、リーク電流特性を大きく改善できたものと考
えられる。
において、リーク電流密度Ｉｌを測定した結果、印加電
圧依存性は図５に示すようになり、印加電圧３Ｖで、Ｉ
ｌ＝８×１０-9Ａ／ｃｍ2という、Ｂｉ4Ｔｉ3Ｏ12薄膜
のトータル膜厚が１００ｎｍとうい非常に薄い膜厚にも
かかわらず、非常に小さく良好な値が得られた。これ
は、上述したように、平滑性に優れた緻密な強誘電体Ｂ
ｉ4Ｔｉ3Ｏ12薄膜となっているので、ピンホールの発生
を抑えて、リーク電流特性を大きく改善できたものと考
えられる。
【００５４】次いで、第２の実施例として、結晶性薄膜
にＢｉ2Ｔｉ2Ｏ7（パイロクロア相）薄膜を用い、強誘
電体薄膜に結晶性薄膜の構成元素と同一の元素から成る
強誘電体Ｂｉ4Ｔｉ3Ｏ12薄膜を用いたものについて説明
する。
にＢｉ2Ｔｉ2Ｏ7（パイロクロア相）薄膜を用い、強誘
電体薄膜に結晶性薄膜の構成元素と同一の元素から成る
強誘電体Ｂｉ4Ｔｉ3Ｏ12薄膜を用いたものについて説明
する。
【００５５】第２の実施例の試料作製については、上記
第１の実施例でＢｉ4Ｔｉ3Ｏ12結晶質薄膜成膜時の基板
温度を６００℃としたのを、基板温度４５０℃と変えた
だけで、その他の条件を全く上記第１の実施例と同様と
して、Ｐｔ／Ｔａ／ＳｉＯ2／Ｓｉ基板上に、ＭＯＣＶ
Ｄ法により、膜厚５ｎｍのＢｉ2Ｔｉ2Ｏ7結晶質薄膜
と、膜厚９５ｎｍの強誘電体Ｂｉ4Ｔｉ3Ｏ12薄膜とを順
次形成したものである。なお、第２の実施例において、
Ｂｉ4Ｔｉ3Ｏ12結晶質薄膜の成膜時間は約４分間であ
り、強誘電体Ｂｉ4Ｔｉ3Ｏ12薄膜の成膜時間は上記第１
の実施例と同様約１時間であった。
第１の実施例でＢｉ4Ｔｉ3Ｏ12結晶質薄膜成膜時の基板
温度を６００℃としたのを、基板温度４５０℃と変えた
だけで、その他の条件を全く上記第１の実施例と同様と
して、Ｐｔ／Ｔａ／ＳｉＯ2／Ｓｉ基板上に、ＭＯＣＶ
Ｄ法により、膜厚５ｎｍのＢｉ2Ｔｉ2Ｏ7結晶質薄膜
と、膜厚９５ｎｍの強誘電体Ｂｉ4Ｔｉ3Ｏ12薄膜とを順
次形成したものである。なお、第２の実施例において、
Ｂｉ4Ｔｉ3Ｏ12結晶質薄膜の成膜時間は約４分間であ
り、強誘電体Ｂｉ4Ｔｉ3Ｏ12薄膜の成膜時間は上記第１
の実施例と同様約１時間であった。
【００５６】第２の実施例の強誘電体Ｂｉ4Ｔｉ3Ｏ12薄
膜の表面をＳＥＭにより観察したところ、上記第１の実
施例と同様に、緻密で表面平滑性に優れた薄膜が得られ
たことが確認できた。また、Ｘ線回折による観察によれ
ば、第２の実施例では、Ｂｉ2Ｔｉ2Ｏ7パイロクロア相
とＢｉ4Ｔｉ3Ｏ12ペロブスカイト相とによる回折パター
ンを示した。これは、Ｂｉ2Ｔｉ2Ｏ7結晶質薄膜（パイ
ロクロア相）が初期核層として作用し、この上に形成し
た強誘電体Ｂｉ4Ｔｉ3Ｏ12薄膜において、Ｂｉ4Ｔｉ3Ｏ
12ペロブスカイト相が成長したものと考えられる。
膜の表面をＳＥＭにより観察したところ、上記第１の実
施例と同様に、緻密で表面平滑性に優れた薄膜が得られ
たことが確認できた。また、Ｘ線回折による観察によれ
ば、第２の実施例では、Ｂｉ2Ｔｉ2Ｏ7パイロクロア相
とＢｉ4Ｔｉ3Ｏ12ペロブスカイト相とによる回折パター
ンを示した。これは、Ｂｉ2Ｔｉ2Ｏ7結晶質薄膜（パイ
ロクロア相）が初期核層として作用し、この上に形成し
た強誘電体Ｂｉ4Ｔｉ3Ｏ12薄膜において、Ｂｉ4Ｔｉ3Ｏ
12ペロブスカイト相が成長したものと考えられる。
【００５７】なお、上記実施例では、ＭＯＣＶＤ法によ
る結晶性薄膜の成膜時の基板温度を６００℃又は４５０
℃とし、強誘電体薄膜の成膜時の基板温度を４００℃と
したが、これに限定されるものではなく、結晶性薄膜の
成膜時の基板温度は４５０℃〜６５０℃の範囲で、また
第２の強誘電体薄膜の成膜時の基板温度は４００℃〜５
００℃の範囲で、結晶質薄膜成膜時の基板温度より強誘
電体薄膜成膜時の基板温度が低い条件のもので、上記実
施例と同様な良好な結果が得られた。
る結晶性薄膜の成膜時の基板温度を６００℃又は４５０
℃とし、強誘電体薄膜の成膜時の基板温度を４００℃と
したが、これに限定されるものではなく、結晶性薄膜の
成膜時の基板温度は４５０℃〜６５０℃の範囲で、また
第２の強誘電体薄膜の成膜時の基板温度は４００℃〜５
００℃の範囲で、結晶質薄膜成膜時の基板温度より強誘
電体薄膜成膜時の基板温度が低い条件のもので、上記実
施例と同様な良好な結果が得られた。
【００５８】なお、上記実施例では、結晶性薄膜の膜厚
を５ｎｍとし、強誘電体薄膜の膜厚を９５ｎｍとした
が、これらに限定されるのもではなく、結晶性薄膜の膜
厚は５ｎｍ〜１０ｎｍの範囲で、強誘電体薄膜の膜厚は
５ｎｍ〜３００ｎｍの範囲で、本発明の効果が十分に得
られるものである。
を５ｎｍとし、強誘電体薄膜の膜厚を９５ｎｍとした
が、これらに限定されるのもではなく、結晶性薄膜の膜
厚は５ｎｍ〜１０ｎｍの範囲で、強誘電体薄膜の膜厚は
５ｎｍ〜３００ｎｍの範囲で、本発明の効果が十分に得
られるものである。
【００５９】なお、上記実施例では強誘電体材料として
Ｂｉ4Ｔｉ3Ｏ12を用いたが、これに限定されるものでは
なく、同様の層状ペロブスカイト構造を有するＢｉ系強
誘電材料であるＳｒＢｉ2Ｎｂ2Ｏ9、ＳｒＢｉ2Ｔａ
2Ｏ9、ＢａＢｉ2Ｎｂ2Ｏ9、ＢａＢｉ2Ｔａ2Ｏ9、Ｐｂ2
Ｂｉ2Ｎｂ2Ｏ9、ＰｂＢｉ2Ｔａ2Ｏ9、ＳｒＢｉ4Ｔｉ4Ｏ
15、ＢａＢｉ4Ｔｉ4Ｏ15、ＰｂＢｉ4Ｔｉ4Ｏ15、Ｎａ
0.5Ｂｉ4.5Ｔｉ4Ｏ15、Ｋ0.5Ｂｉ4.5Ｔｉ4Ｏ15、Ｓｒ2
Ｂｉ4Ｔｉ5Ｏ18、Ｂａ2Ｂｉ4Ｔｉ5Ｏ18、Ｐｂ2Ｂｉ4Ｔ
ｉ5Ｏ18等が、本発明に適用可能と考えられる。また、
本発明は、強誘電体材料として、これら以外に、ＰＺ
Ｔ、ＰＬＺＴ、ＳｒＴｉＯ3（ＳＴＯ）、Ｂａ1-xＳｒx
ＴｉＯ3（ＢＳＴ）も適用可能なものである。
Ｂｉ4Ｔｉ3Ｏ12を用いたが、これに限定されるものでは
なく、同様の層状ペロブスカイト構造を有するＢｉ系強
誘電材料であるＳｒＢｉ2Ｎｂ2Ｏ9、ＳｒＢｉ2Ｔａ
2Ｏ9、ＢａＢｉ2Ｎｂ2Ｏ9、ＢａＢｉ2Ｔａ2Ｏ9、Ｐｂ2
Ｂｉ2Ｎｂ2Ｏ9、ＰｂＢｉ2Ｔａ2Ｏ9、ＳｒＢｉ4Ｔｉ4Ｏ
15、ＢａＢｉ4Ｔｉ4Ｏ15、ＰｂＢｉ4Ｔｉ4Ｏ15、Ｎａ
0.5Ｂｉ4.5Ｔｉ4Ｏ15、Ｋ0.5Ｂｉ4.5Ｔｉ4Ｏ15、Ｓｒ2
Ｂｉ4Ｔｉ5Ｏ18、Ｂａ2Ｂｉ4Ｔｉ5Ｏ18、Ｐｂ2Ｂｉ4Ｔ
ｉ5Ｏ18等が、本発明に適用可能と考えられる。また、
本発明は、強誘電体材料として、これら以外に、ＰＺ
Ｔ、ＰＬＺＴ、ＳｒＴｉＯ3（ＳＴＯ）、Ｂａ1-xＳｒx
ＴｉＯ3（ＢＳＴ）も適用可能なものである。
【００６０】なお、上記実施例では、基板としてＰｔ／
Ｔａ／ＳｉＯ2 ／Ｓｉ基板を用いたキャパシタ構造素子
としたが、これに限定されるものではい。例えば、Ｓｉ
やＧａＡｓ基板に集積回路が形成され、その集積回路の
表面に酸化シリコンや窒化シリコン等の層間絶縁膜が被
覆され、この層間絶縁膜の一部に形成されたコンタクト
ホールを介して、集積回路の要素と電気的に接続された
電極層が層間絶縁膜上に形成され、その電極層上に本発
明の強誘電体薄膜を形成するような構成にしても良い。
即ち、本発明は、上記実施例のキャパシタ構造やトラン
ジスタ構造を初めとした集積回路の要素と電気的に接続
した集積回路素子や、様々な高集積デバイスに適用可能
なものである。
Ｔａ／ＳｉＯ2 ／Ｓｉ基板を用いたキャパシタ構造素子
としたが、これに限定されるものではい。例えば、Ｓｉ
やＧａＡｓ基板に集積回路が形成され、その集積回路の
表面に酸化シリコンや窒化シリコン等の層間絶縁膜が被
覆され、この層間絶縁膜の一部に形成されたコンタクト
ホールを介して、集積回路の要素と電気的に接続された
電極層が層間絶縁膜上に形成され、その電極層上に本発
明の強誘電体薄膜を形成するような構成にしても良い。
即ち、本発明は、上記実施例のキャパシタ構造やトラン
ジスタ構造を初めとした集積回路の要素と電気的に接続
した集積回路素子や、様々な高集積デバイスに適用可能
なものである。
【００６１】
【発明の効果】以上のように、本発明の強誘電体薄膜被
覆基板によれば、実施例で述べたように１００ｎｍとい
う極薄い膜厚においても、十分な強誘電特性を確保し、
かつ平滑性・緻密性に優れた強誘電体薄膜を実現できる
ので、リーク電流特性を大幅に向上させることができ
る。さらに、様々な微細加工プロセスに対応でき、高集
積デバイスに応用するのに有効なものである。
覆基板によれば、実施例で述べたように１００ｎｍとい
う極薄い膜厚においても、十分な強誘電特性を確保し、
かつ平滑性・緻密性に優れた強誘電体薄膜を実現できる
ので、リーク電流特性を大幅に向上させることができ
る。さらに、様々な微細加工プロセスに対応でき、高集
積デバイスに応用するのに有効なものである。
【００６２】また、本発明の強誘電体薄膜の製造方法に
よれば、強誘電体薄膜形成工程の大部分が、実施例で述
べたように４００℃という低温プロセスで結晶性に優れ
た強誘電体薄膜を形成できるので、高集積デバイスに応
用することがことが可能となる。さらに、従来のＭＯＤ
法やゾル−ゲル法等の塗布成膜でなく、ＭＯＣＶＤ法を
用いているので、大面積の薄膜を膜厚制御性良く、高速
に製造することができるので、生産性を著しく向上させ
ることができる。
よれば、強誘電体薄膜形成工程の大部分が、実施例で述
べたように４００℃という低温プロセスで結晶性に優れ
た強誘電体薄膜を形成できるので、高集積デバイスに応
用することがことが可能となる。さらに、従来のＭＯＤ
法やゾル−ゲル法等の塗布成膜でなく、ＭＯＣＶＤ法を
用いているので、大面積の薄膜を膜厚制御性良く、高速
に製造することができるので、生産性を著しく向上させ
ることができる。
【図１】本発明の強誘電体薄膜を用いたキャパシタ構造
素子の構造を示す断面概略図である。
素子の構造を示す断面概略図である。
【図２】第１の実施例の強誘電体Ｂｉ4Ｔｉ3Ｏ12薄膜表
面のＳＥＭによる観察結果を示す写真である。
面のＳＥＭによる観察結果を示す写真である。
【図３】第１の実施例の強誘電体Ｂｉ4Ｔｉ3Ｏ12薄膜の
Ｘ線回折による観察結果を示す図である。
Ｘ線回折による観察結果を示す図である。
【図４】第１の実施例のキャパシタ構造素子の強誘電ヒ
ステリシス曲線を示す図である。
ステリシス曲線を示す図である。
【図５】第１の実施例のキャパシタ構造素子のリーク電
流密度Ｉｌの印加電圧依存性を示す図である。
流密度Ｉｌの印加電圧依存性を示す図である。
１ シリコン基板 ２ 酸化シリコン層 ３ 接着層 ４ 下部電極 ５ 結晶質薄膜 ６ 強誘電体薄膜 ７ 上部電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/31 Ｈ０１Ｌ 21/316 Ｘ 21/316 27/10 ４５１ 27/10 ４５１ 37/02 21/8247 49/02 29/788 29/78 ３７１ 29/792 37/02 49/02 (72)発明者 木場 正義 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内
Claims (7)
- 【請求項１】 基板上に結晶質薄膜を介して強誘電体薄
膜が形成され、前記結晶質薄膜を構成する結晶粒子の粒
径が、前記強誘電体薄膜を構成する結晶粒子の粒径より
も小さいことを特徴とする強誘電体薄膜被覆基板。 - 【請求項２】 前記結晶質薄膜の膜厚が、前記強誘電体
薄膜の膜厚よりも薄いことを特徴とする請求項1に記載
の強誘電体薄膜被覆基板。 - 【請求項３】 前記結晶質薄膜の構成元素と前記強誘電
体薄膜の構成元素との少なくとも一つが同一であること
を特徴とする請求項１又は２に記載の強誘電体薄膜被覆
基板。 - 【請求項４】 前記結晶質薄膜がチタン酸ビスマスから
成り、前記強誘電体薄膜がチタン酸ビスマスから成るこ
とを特徴とする請求項３に記載の強誘電体薄膜。 - 【請求項５】基板温度を結晶が生成する温度としてＭＯ
ＣＶＤ法により基板上に結晶質薄膜を形成する工程と、 該結晶質薄膜形成時の基板温度より低い基板温度として
ＭＯＣＶＤ法により前記結晶質薄膜上に強誘電体薄膜を
形成する工程とから成る強誘電体薄膜被覆基板の製造方
法。 - 【請求項６】前記結晶質薄膜の形成時の基板温度が４５
０℃から６５０℃であり、前記強誘電体薄膜の形成時の
基板温度が４００℃から５００℃であることを特徴とす
る請求項５に記載の強誘電体薄膜被覆基板の製造方法。 - 【請求項７】請求項１から４のいずれか１項の強誘電体
薄膜被覆基板を用いたキャパシタ構造素子であって、前
記基板と前記結晶質薄膜との間に導電性材料から成る下
部電極が配置され、前記強誘電体薄膜上に導電性材料か
ら成る上部電極が配置されて成ることを特徴とするキャ
パシタ構造素子。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07168119A JP3133922B2 (ja) | 1995-06-09 | 1995-06-09 | 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子 |
| DE69633423T DE69633423T2 (de) | 1995-06-09 | 1996-05-02 | Verfahren zur Herstellung eines mit einer dünnen ferroelektrischen Schicht überdeckten Substrats |
| EP96303120A EP0747937B1 (en) | 1995-06-09 | 1996-05-02 | Method of forming a substrate coated with a ferroelectric thin film |
| US08/643,302 US5757061A (en) | 1995-06-09 | 1996-05-08 | Ferroelectric thin film coated substrate, producing method thereof and capacitor structure element using thereof |
| US08/968,938 US6232167B1 (en) | 1995-06-09 | 1997-11-12 | Method of producing a ferroelectric thin film coated substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07168119A JP3133922B2 (ja) | 1995-06-09 | 1995-06-09 | 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08340085A true JPH08340085A (ja) | 1996-12-24 |
| JP3133922B2 JP3133922B2 (ja) | 2001-02-13 |
Family
ID=15862209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07168119A Expired - Fee Related JP3133922B2 (ja) | 1995-06-09 | 1995-06-09 | 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5757061A (ja) |
| EP (1) | EP0747937B1 (ja) |
| JP (1) | JP3133922B2 (ja) |
| DE (1) | DE69633423T2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6287637B1 (en) | 1997-07-18 | 2001-09-11 | Ramtron International Corporation | Multi-layer approach for optimizing ferroelectric film performance |
| US6338970B1 (en) | 1998-12-24 | 2002-01-15 | Hyundai Electronics Industries Co., Ltd, | Ferroelectric capacitor of semiconductor device and method for fabricating the same |
| WO2004079311A1 (ja) * | 2003-03-07 | 2004-09-16 | Fujitsu Limited | 電磁放射線センサ及びその製造方法 |
| KR100434479B1 (ko) * | 1997-07-10 | 2004-09-18 | 삼성전자주식회사 | 고집적 페로일렉트릭 플로팅게이트 램 및 그 제조방법 |
| US6936876B2 (en) | 2000-04-28 | 2005-08-30 | Sharp Kabushiki Kaisha | Semiconductor device having ferroelectric thin film and fabricating method therefor |
| JP2013120908A (ja) * | 2011-12-08 | 2013-06-17 | Seiko Epson Corp | 液体噴射ヘッドの製造方法及び液体噴射装置の製造方法並びに圧電素子の製造方法 |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3480624B2 (ja) * | 1995-06-09 | 2003-12-22 | シャープ株式会社 | 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子 |
| JP3012785B2 (ja) * | 1995-07-14 | 2000-02-28 | 松下電子工業株式会社 | 容量素子 |
| JP3022328B2 (ja) * | 1996-06-19 | 2000-03-21 | 日本電気株式会社 | 薄膜形成方法 |
| US6251720B1 (en) | 1996-09-27 | 2001-06-26 | Randhir P. S. Thakur | High pressure reoxidation/anneal of high dielectric constant materials |
| US6500489B1 (en) | 1996-11-27 | 2002-12-31 | Advanced Technology Materials, Inc. | Low temperature CVD processes for preparing ferroelectric films using Bi alcoxides |
| US6104049A (en) * | 1997-03-03 | 2000-08-15 | Symetrix Corporation | Ferroelectric memory with ferroelectric thin film having thickness of 90 nanometers or less, and method of making same |
| US6177135B1 (en) | 1997-03-31 | 2001-01-23 | Advanced Technology Materials, Inc. | Low temperature CVD processes for preparing ferroelectric films using Bi amides |
| NO309500B1 (no) * | 1997-08-15 | 2001-02-05 | Thin Film Electronics Asa | Ferroelektrisk databehandlingsinnretning, fremgangsmåter til dens fremstilling og utlesing, samt bruk av samme |
| EP1039525A4 (en) * | 1997-11-10 | 2002-02-06 | Hitachi Ltd | DIELECTRIC ELEMENT AND METHOD OF MANUFACTURE |
| US6180420B1 (en) | 1997-12-10 | 2001-01-30 | Advanced Technology Materials, Inc. | Low temperature CVD processes for preparing ferroelectric films using Bi carboxylates |
| KR100275121B1 (ko) | 1997-12-30 | 2001-01-15 | 김영환 | 강유전체 캐패시터 제조방법 |
| KR100436059B1 (ko) * | 1997-12-30 | 2004-12-17 | 주식회사 하이닉스반도체 | 강유전체 캐패시터 형성 방법 |
| JP3183243B2 (ja) * | 1998-02-25 | 2001-07-09 | 日本電気株式会社 | 薄膜キャパシタ及びその製造方法 |
| JP3482883B2 (ja) * | 1998-08-24 | 2004-01-06 | 株式会社村田製作所 | 強誘電体薄膜素子およびその製造方法 |
| US6316797B1 (en) | 1999-02-19 | 2001-11-13 | Advanced Technology Materials, Inc. | Scalable lead zirconium titanate(PZT) thin film material and deposition method, and ferroelectric memory device structures comprising such thin film material |
| US6369452B1 (en) * | 1999-07-27 | 2002-04-09 | International Business Machines Corporation | Cap attach surface modification for improved adhesion |
| TW456027B (en) * | 1999-08-18 | 2001-09-21 | Matsushita Electronics Corp | Method of making ferroelectric thin film, ferroelectric capacitor, ferroelectric memory and method for fabricating ferroelectric memory |
| JP3596416B2 (ja) * | 2000-03-29 | 2004-12-02 | セイコーエプソン株式会社 | セラミックスの製造方法およびその製造装置 |
| US6617206B1 (en) * | 2000-06-07 | 2003-09-09 | Micron Technology, Inc. | Method of forming a capacitor structure |
| JP4257485B2 (ja) * | 2000-06-21 | 2009-04-22 | セイコーエプソン株式会社 | セラミックス膜およびその製造方法ならびに半導体装置および圧電素子 |
| US6705708B2 (en) * | 2001-02-09 | 2004-03-16 | Seiko Espon Corporation | Piezoelectric thin-film element, ink-jet head using the same, and method for manufacture thereof |
| US6562633B2 (en) * | 2001-02-26 | 2003-05-13 | International Business Machines Corporation | Assembling arrays of small particles using an atomic force microscope to define ferroelectric domains |
| JP4182329B2 (ja) | 2001-09-28 | 2008-11-19 | セイコーエプソン株式会社 | 圧電体薄膜素子およびその製造方法、ならびにこれを用いた液体吐出ヘッド及び液体吐出装置 |
| KR20030039893A (ko) | 2001-11-16 | 2003-05-22 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 및 그 제조방법 |
| US6534326B1 (en) * | 2002-03-13 | 2003-03-18 | Sharp Laboratories Of America, Inc. | Method of minimizing leakage current and improving breakdown voltage of polycrystalline memory thin films |
| KR20040070564A (ko) * | 2003-02-04 | 2004-08-11 | 삼성전자주식회사 | 강유전체 커패시터 및 그 제조방법 |
| WO2004109804A1 (ja) | 2003-06-06 | 2004-12-16 | Fujitsu Limited | 半導体装置の製造方法 |
| KR100548247B1 (ko) * | 2003-07-01 | 2006-02-02 | 엘지전자 주식회사 | 지터 대응 플라즈마 디스플레이 패널 소자 |
| KR100649580B1 (ko) * | 2003-12-15 | 2006-11-28 | 삼성전기주식회사 | 스핀코팅에 의한 적층세라믹 커패시터의 제조방법 및적층세라믹 커패시터 |
| US20100221894A1 (en) * | 2006-12-28 | 2010-09-02 | Industry-Academic Cooperation Foundation, Yonsei University | Method for manufacturing nanowires by using a stress-induced growth |
| US7916513B2 (en) * | 2008-11-05 | 2011-03-29 | Seagate Technology Llc | Non-destructive read back for ferroelectric data storage device |
| JP5857344B2 (ja) * | 2010-07-27 | 2016-02-10 | 株式会社ユーテック | プラズマポーリング装置及び圧電体の製造方法 |
| US9853203B2 (en) * | 2012-08-08 | 2017-12-26 | Konica Minolta, Inc. | Piezoelectric element with underlying layer to control crystallinity of a piezoelectric layer, and piezoelectric device, inkjet head, and inkjet printer including such piezoelectric element |
| KR102613029B1 (ko) | 2018-10-17 | 2023-12-12 | 삼성전자주식회사 | 커패시터 구조물 및 이를 구비하는 반도체 소자 |
| KR102180620B1 (ko) * | 2019-01-24 | 2020-11-18 | 구창영 | 비납계 페로브스카이트 압전 박막 및 그 제조 방법 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03108192A (ja) * | 1989-09-22 | 1991-05-08 | Olympus Optical Co Ltd | 強誘電体メモリ |
| JPH03108770A (ja) * | 1989-09-22 | 1991-05-08 | Olympus Optical Co Ltd | 強誘電体メモリ |
| JP3108770B2 (ja) | 1989-11-18 | 2000-11-13 | セイコーエプソン株式会社 | 表示パネルの製造方法及びギャップ材散布装置 |
| US5423285A (en) * | 1991-02-25 | 1995-06-13 | Olympus Optical Co., Ltd. | Process for fabricating materials for ferroelectric, high dielectric constant, and integrated circuit applications |
| FI97472C (fi) | 1991-05-07 | 1996-12-27 | American Home Prod | Menetelmä terapeuttisesti käyttökelpoisten rapamysiinijohdannaisten valmistamiseksi anti-inflammatorisina ja antifungaalisina aineina |
| JP3182909B2 (ja) * | 1991-09-25 | 2001-07-03 | セイコーエプソン株式会社 | 強誘電体キャパシタの製造方法及び強誘電体メモリ装置の製造方法 |
| US5270298A (en) * | 1992-03-05 | 1993-12-14 | Bell Communications Research, Inc. | Cubic metal oxide thin film epitaxially grown on silicon |
| US5390072A (en) * | 1992-09-17 | 1995-02-14 | Research Foundation Of State University Of New York | Thin film capacitors |
| JPH08502628A (ja) * | 1992-10-23 | 1996-03-19 | シメトリックス・コーポレーション | 層状超格子物質を作製し、それを含む電子デバイスを作製する方法 |
| US5514484A (en) * | 1992-11-05 | 1996-05-07 | Fuji Xerox Co., Ltd. | Oriented ferroelectric thin film |
| JPH06334140A (ja) * | 1992-12-16 | 1994-12-02 | Ricoh Co Ltd | 強誘電体材料および該材料を用いた半導体メモリ、光記録媒体ならびに微小変位制御素子 |
| US5548475A (en) * | 1993-11-15 | 1996-08-20 | Sharp Kabushiki Kaisha | Dielectric thin film device |
| JP3113141B2 (ja) * | 1993-12-28 | 2000-11-27 | シャープ株式会社 | 強誘電体結晶薄膜被覆基板、その製造方法及び強誘電体結晶薄膜被覆基板を用いた強誘電体薄膜デバイス |
| US5426075A (en) * | 1994-06-15 | 1995-06-20 | Ramtron International Corporation | Method of manufacturing ferroelectric bismuth layered oxides |
| JP3476932B2 (ja) * | 1994-12-06 | 2003-12-10 | シャープ株式会社 | 強誘電体薄膜及び強誘電体薄膜被覆基板並びに強誘電体薄膜の製造方法 |
-
1995
- 1995-06-09 JP JP07168119A patent/JP3133922B2/ja not_active Expired - Fee Related
-
1996
- 1996-05-02 EP EP96303120A patent/EP0747937B1/en not_active Expired - Lifetime
- 1996-05-02 DE DE69633423T patent/DE69633423T2/de not_active Expired - Lifetime
- 1996-05-08 US US08/643,302 patent/US5757061A/en not_active Expired - Lifetime
-
1997
- 1997-11-12 US US08/968,938 patent/US6232167B1/en not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100434479B1 (ko) * | 1997-07-10 | 2004-09-18 | 삼성전자주식회사 | 고집적 페로일렉트릭 플로팅게이트 램 및 그 제조방법 |
| US6287637B1 (en) | 1997-07-18 | 2001-09-11 | Ramtron International Corporation | Multi-layer approach for optimizing ferroelectric film performance |
| US6338970B1 (en) | 1998-12-24 | 2002-01-15 | Hyundai Electronics Industries Co., Ltd, | Ferroelectric capacitor of semiconductor device and method for fabricating the same |
| KR100324589B1 (ko) * | 1998-12-24 | 2002-04-17 | 박종섭 | 반도체 소자의 강유전체 캐패시터 제조방법 |
| US6936876B2 (en) | 2000-04-28 | 2005-08-30 | Sharp Kabushiki Kaisha | Semiconductor device having ferroelectric thin film and fabricating method therefor |
| WO2004079311A1 (ja) * | 2003-03-07 | 2004-09-16 | Fujitsu Limited | 電磁放射線センサ及びその製造方法 |
| US7365327B2 (en) | 2003-03-07 | 2008-04-29 | Fujitsu Limited | Electromagnetic radiation sensor and method for fabricating the same |
| JP2013120908A (ja) * | 2011-12-08 | 2013-06-17 | Seiko Epson Corp | 液体噴射ヘッドの製造方法及び液体噴射装置の製造方法並びに圧電素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5757061A (en) | 1998-05-26 |
| EP0747937A2 (en) | 1996-12-11 |
| JP3133922B2 (ja) | 2001-02-13 |
| DE69633423D1 (de) | 2004-10-28 |
| EP0747937A3 (en) | 1997-10-15 |
| DE69633423T2 (de) | 2005-09-29 |
| EP0747937B1 (en) | 2004-09-22 |
| US6232167B1 (en) | 2001-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3133922B2 (ja) | 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子 | |
| US5821005A (en) | Ferroelectrics thin-film coated substrate and manufacture method thereof and nonvolatile memory comprising a ferroelectrics thinfilm coated substrate | |
| JP3480624B2 (ja) | 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子 | |
| JP3476932B2 (ja) | 強誘電体薄膜及び強誘電体薄膜被覆基板並びに強誘電体薄膜の製造方法 | |
| JP3188179B2 (ja) | 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法 | |
| US6162293A (en) | Method for manufacturing ferroelectric thin film, substrate covered with ferroelectric thin film, and capacitor | |
| JPH07202295A (ja) | 強誘電体結晶薄膜被覆基板、その製造方法及び強誘電体結晶薄膜被覆基板を用いた強誘電体薄膜デバイス | |
| JP3891603B2 (ja) | 強誘電体薄膜被覆基板、キャパシタ構造素子、及び強誘電体薄膜被覆基板の製造方法 | |
| JPH10313097A (ja) | 強誘電体薄膜、製造方法及び強誘電体薄膜を含んでなる素子 | |
| JP2001007299A (ja) | 多層状電極の鉛ゲルマネート強誘電体構造およびその堆積方法 | |
| JP2000169297A (ja) | 酸化物強誘電体薄膜の製造方法、酸化物強誘電体薄膜及び酸化物強誘電体薄膜素子 | |
| KR100378276B1 (ko) | 절연 재료, 절연막 피복 기판, 그 제조 방법 및 박막 소자 | |
| JP4573009B2 (ja) | 金属酸化物誘電体膜の気相成長方法 | |
| JPH09260516A (ja) | 強誘電体薄膜被覆基板及びそれを用いたキャパシタ構造素子 | |
| JP3277097B2 (ja) | 強誘電体薄膜の製造方法 | |
| JPH09282943A (ja) | 強誘電体結晶薄膜の製造方法及び強誘電体キャパシタ | |
| JPH1012833A (ja) | 強誘電体膜被覆基体及びその用途 | |
| JPH10223847A (ja) | 強誘電体薄膜素子の製造方法、強誘電体薄膜素子及び強誘電体メモリ装置 | |
| JPH088403A (ja) | 強誘電体結晶薄膜被覆基板及び該基板を含む強誘電体薄膜素子及び該強誘電体薄膜素子の製造方法 | |
| JPH09321234A (ja) | 強誘電体薄膜素子の製造方法、強誘電体薄膜素子、及び強誘電体メモリ素子 | |
| JPH10214945A (ja) | 強誘電体薄膜被覆基板、キャパシタ構造素子、及び強誘電体薄膜被覆基板の製造方法 | |
| JPH09239891A (ja) | 誘電体薄膜及びその形成方法 | |
| JPH1197630A (ja) | 強誘電体薄膜の製造方法及び強誘電体メモリ素子 | |
| JP2002299573A (ja) | 強誘電体薄膜素子の製造方法ならびに強誘電体薄膜素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |