JP3366212B2

JP3366212B2 - 強誘電体薄膜素子の製造方法、強誘電体薄膜素子及び強誘電体メモリ装置

Info

Publication number: JP3366212B2
Application number: JP04166997A
Authority: JP
Inventors: 真帆牛久保; 誠一横山; 宏典松永
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1997-02-10
Filing date: 1997-02-10
Publication date: 2003-01-14
Anticipated expiration: 2017-02-10
Also published as: JPH10223847A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は強誘電体薄膜素子の
製造方法、強誘電体薄膜素子及び強誘電体メモリ装置に
関する。

【０００２】

【従来の技術及び発明が解決しようとする課題】強誘電
体薄膜は、自発分極、高誘電率、電気光学効果、圧電効
果および焦電効果等の多くの機能を持つことから、広範
なデバイス開発に応用されている。例えば、その焦電性
を利用して赤外線リニアアレイセンサに、また、その圧
電性を利用して超音波センサに、その電気光学効果を利
用して光変調器に、その高誘電性を利用してＤＲＡＭや
ＭＭＩＣ用キャパシタにと、様々な方面で用いられてい
る。

【０００３】なかでも、近年の薄膜形成技術の進展に伴
って、半導体メモリ技術との組み合わせにより、高密度
でかつ高速に動作する強誘電体不揮発性メモリ（ＦＲＡ
Ｍ）の開発が盛んである。強誘電体薄膜を用いた不揮発
性メモリは、その高速書き込み／読み出し、低電圧動
作、および書き込み／読み出し繰り返し耐性の高さか
ら、従来の不揮発性メモリの置き換えだけでなく、ＳＲ
ＡＭ、ＤＲＡＭの置き換えも可能なメモリとして、実用
化に向けての研究開発が盛んに行われている。

【０００４】この様なデバイス開発には残留分極（Ｐ
ｒ）が大きく、かつ抗電界（Ｅｃ）が小さく、低リーク
電流であり、分極反転の繰り返し耐性の高い強誘電体材
料が必要である。さらには動作電圧の低減と半導体微細
加工プロセスに適合するために膜厚２００ｎｍ以下の薄
膜で上記の特性を実現することが望ましい。そして、こ
れらの用途に用いられる強誘電体材料としては、ＰＺＴ
（チタン酸ジルコン酸鉛、Ｐｂ（Ｔｉ，Ｚｒ）Ｏ₃）に
代表されるペロブスカイト構造の酸化物材料が主流であ
った。

【０００５】ところが、ＰＺＴのように鉛をその構成元
素として含む材料は、鉛やその酸化物の蒸気圧が高いた
め、成膜時に鉛が蒸発してしまい膜中に欠陥を発生させ
たり、ひどい場合にはピンホールを形成する。この結
果、リーク電流が増大したり、分極反転を繰り返すと自
発分極の大きさが減少する疲労減少が起こるなどの欠点
があった。特に、強誘電体不揮発性メモリ（ＦＲＡＭ）
としての使用となると、疲労減少に関しては、１０¹⁵回
の分極反転後も特性の変化がないことを保証しなければ
ならないため、疲労のない強誘電体薄膜の開発が望まれ
ていた。

【０００６】これに対し、近年、ビスマス層状構造化合
物材料の研究開発が行われている。ビスマス状構造化合
物材料は、１９５９年に、Smolenskiiらによって発見さ
れ（G. A. Smolenskii，V. A. IsupovとA. I. Agranovs
kaya、Soviet Phys. Solid State, 1, 149(1959)）、そ
の後、Subbaraoにより詳細な検討がなされた（E. C.Sub
barao, J. Phys. Chem. Solids, 23, 665(1962)）。ま
た最近、Carlos, A. Paz de Araujoらは、このビスマス
層状構造化合物薄膜が強誘電体及び高誘電体集積回路応
用に適していること、特に１０¹²回以上の分極反転後も
特性に変化が見られないという優れた疲労特性を有する
ことを報告している（ＰＣＴ／ＵＳ９２／１０５４２
号）。

【０００７】また、強誘電体薄膜の製造方法には、真空
蒸着法、スパッタリング法、レーザーアブレーション法
等の物理的方法や、有機金属化合物を出発原料とし、こ
れらを熱分解酸化して酸化物強誘電体を得るゾルゲル法
またはＭＯＤ（Metal Organic Decomposition)法、ＭＯ
ＣＶＤ（Metal Organic Chemical Vapor Deposition)法
等の化学的方法が用いられている。

【０００８】上記成膜法の中で、ゾルゲル法またはＭＯ
Ｄ法は、原子レベルの均質な原料溶液の作製が可能であ
ること、組成制御が容易で再現性に優れること、特別な
真空装置が不要であり、常圧で大面積の成膜が可能であ
ること、工業的に低コストである等の利点から広く利用
されている。特に、上記のビスマス層状構造化合物薄膜
の成膜方法としても、下記に示すような工程のＭＯＤ法
が用いられている（ＰＣＴ／ＵＳ９３／１００２１
号）。

【０００９】（１）複合アルコキシド等からなる前駆体
溶液をスピンコート法等で基板上に塗布成膜する工程（２）溶媒や（１）の工程において反応生成したアルコ
ールや残留水分を膜中より離脱除去させるために、１７
０〜２５０℃で５〜１０分間、得られた膜を加熱・乾燥
する工程（３）膜中の有機物成分を熱分解除去するためにＲＴＡ
（Rapid Thermal Annealing)法を用いて酸素雰囲気中で
７００〜７２５℃で３０秒間、加熱処理する工程（４）膜を結晶化させるために、酸素雰囲気中、８００
℃で３０〜９０分間、加熱処理する工程（５）上部電極を形成した後、酸素雰囲気中、８００℃
で３０分間、加熱処理する工程。

【００１０】なお、所望の膜厚を得るためには、（１）
から（３）の工程を繰り返し、最後に（４）、（５）の
工程を行う。しかしながら、上記のような従来のＭＯＤ
法において、上部電極を形成する前に結晶化を行う工程
（工程（４））による強誘電体薄膜は、６５０℃以下の
焼成温度ではほとんど結晶化せず、高い残留分極を得る
ためには、８００℃と極めて高温で、１時間以上もの長
時間加熱処理する必要があった（ＰＣＴ／ＵＳ９３／１
００２１号）。このため、粒子径が２５０〜３５０ｎｍ
程度の大きさの粗な膜になり易く、リーク電流が増大す
ると共に絶縁耐圧も低下し、さらに微細加工が困難にな
ることから、高集積化デバイスには適さなかった。

【００１１】一方、強誘電体不揮発性メモリを高集積化
するためには、選択トランジスタと強誘電体キャパシタ
をコンタクトプラグで接続し、コンタクトプラグ上に強
誘電体キャパシタを形成したスタック型構造を採用する
必要がある（S. Onishi ら，IEEE IEDM Technical Dige
st，p843(1994)）。ところが、強誘電体薄膜を形成する
ための高温酸素雰囲気中での長時間加熱処理は、強誘電
体薄膜と電極界面とにおける相互拡散や、ポリシリコン
等のコンタクトプラグ材料の酸化、コンタクトプラグ材
料と下部電極材料や強誘電体薄膜材料との相互拡散等に
よるコンタクト不良や特性劣化を引き起こすなどの問題
があった。

【００１２】このため、高温に長時間耐える電極材料や
バリアメタル材料を厚く形成する必要があるが、これに
よりキャパシタ部分の段差が大きくなり、素子を高集積
化する場合の障害となっている。よって、キャパシタ全
体の膜厚を薄くして高集積化を図るためには、強誘電体
薄膜は、従来より少しでも低温、短時間の熱処理で良好
な特性が得られることが望ましい。目安としては、強誘
電体薄膜の熱処理温度は６５０℃以下とする必要があ
る。

【００１３】

【課題を解決するための手段】本発明によれば、基板上
に下部電極、強誘電体薄膜及び上部電極を順に備える強
誘電体薄膜素子の製造方法において、(i) 基板上に前記
下部電極を形成し、(ii)該下部電極の表面に、強誘電体
を構成する金属元素を含む前駆体溶液を塗布し、加熱乾
燥し、(iii) 得られた基板に、１気圧より低いガス圧力
雰囲気中にて加熱して強誘電体薄膜を形成する第１熱処
理工程と、該強誘電体薄膜上に上部電極を形成した後に
加熱する第２熱処理工程とを施す強誘電体薄膜素子の製
造方法が提供される。

【００１４】また、上記製造方法において形成され、強
誘電体薄膜が、ＳｒとＢｉとＴａとの酸化物又はＳｒと
ＢｉとＴｉとの酸化物からなるビスマス層状化合物であ
る強誘電体薄膜素子が提供される。さらに、１つのトラ
ンジスタと、該トランジスタ上に絶縁膜を介して形成さ
れ、かつ該トランジスタとコンタクトプラグを介して電
気的に接続された下部電極、強誘電体薄膜及び上部電極
からなる１つの強誘電体キャパシタとからなるメモリセ
ルを有し、前記強誘電体薄膜が、前記下部電極の表面
に、強誘電体を構成する金属元素を含む前駆体溶液を塗
布し、加熱乾燥し、１気圧より低いガス圧力雰囲気中に
て加熱して強誘電体薄膜を形成する第１熱処理工程と、
該強誘電体薄膜上に前記上部電極を形成した後に加熱す
る第２熱処理工程とを施すことにより形成されるビスマ
ス層状化合物からなる強誘電体メモリ装置が提供され
る。

【００１５】本発明における強誘電体薄膜素子の製造方
法において、強誘電体薄膜素子は、通常メモリ素子、焦
電センサ素子、圧電素子などに用いることができる強誘
電体薄膜素子を示すものであり、基板上に下部電極、強
誘電体薄膜及び上部電極が順次形成されて構成されるも
のである。工程(i) において、基板上に下部電極を形成
する。下部電極は、通常電極材料として用いられる導電
材料、例えばＡｌ、Ｃｕ、あるいはＴｉ、Ｔａ、Ｗ等の
高融点金属等種々のものを使用することができるが、下
部電極上には酸化物層を形成するために、酸化されにく
い導電材料、例えばＰｔ、ＲｕＯ₂やＩｒＯ₂等の導電性
酸化物等を使用することが好ましい。この下部電極は、
例えば５０〜２００ｎｍ程度の膜厚で、公知の方法、例
えばスパッタ法、真空蒸着法、電子ビーム蒸着法等によ
り成膜し、公知の方法、例えばフォトリソグラフィ及び
エッチング法により所望の形状にパターニングして形成
することができる。

【００１６】なお、本発明の製造方法においては、基板
上に直接下部電極を形成してもよいし、任意にＳｉ
Ｏ₂、ＳｉＮ等の絶縁膜、トランジスタやキャパシタ等
の所望の素子及びそれらを被覆する層間絶縁膜等を介し
て、基板上に形成してもよい。また、基板上に絶縁膜を
介して下部電極を形成する場合には、絶縁膜と下部電極
との間に、例えばＴａ、Ｔｉ、ＴｉＮ等からなる接着層
等を介在させてもよい。

【００１７】工程(ii)において、形成された下部電極表
面に、強誘電体を構成する金属元素を含む前駆体溶液を
塗布し、加熱乾燥する。強誘電体を構成する金属元素と
しては、例えば、Ｂｉ、Ｓｒ、Ｔａ、Ｎｂ、Ｔｉ、Ｚ
ｒ、Ｃａ、Ｐｂ等を挙げることができ、特に、ＢｉとＳ
ｒとＴａ又はＢｉとＳｒとＴｉとを含むものが好まし
い。これら金属元素を含む前駆体溶液とは、ゾルゲル法
やＭＯＤ法による成膜に用いる溶液であり、これら金属
元素のカルボン酸塩又はアルコキシドを、適当な濃度、
適当な温度、適当な配合割合で、適当な水性媒体又は有
機溶媒に溶解させたものである。使用することができる
有機溶媒としては、例えば、メタノール、エタノール、
プロパノール等の低級アルコール、キシレン、酢酸エス
テル等が挙げられる。前駆体溶液の調製は、例えば、強
誘電体を構成する金属元素の各溶液を、最終的に得よう
とする強誘電体の組成により異なるが、０．１〜１ｍｏ
ｌ／リットル程度で別々に調製し、例えば１５０℃程度
以下で十分加熱するとともに、１〜３時間程度攪拌しな
がら適宜混合し、さらに混合液を１時間〜１昼夜程度攪
拌する方法が挙げられる。なお、前駆体溶液は、任意に
濾過、溶媒の蒸留、濃度の調製等を行うことが好まし
い。

【００１８】得られた前駆体溶液は、下部電極上に、例
えばスピンコータにより一層あたり２０〜２００ｎｍ程
度の膜厚で塗布することができる。ただし、一層あたり
の膜厚が厚いと乾燥工程でクラックを発生しやすいた
め、一層あたりの膜厚は１００ｎｍ程度以下がより好ま
しい。この前駆体溶液の加熱乾燥は、均一の温度で一定
時間行ってもよいが、温度の異ならせて行ってもよい。
例えば、１００〜２６０℃程度の温度で１〜３０分間行
う１段階加熱乾燥でもよいし、例えば１００〜１３０℃
程度、好ましくは１２０℃前後に基板を加熱するか、あ
るいはこの範囲の温度の気体中で１〜３０分間程度基板
保持した後、次いで２３０〜２６０℃程度の、好ましく
は２５０℃前後に基板を加熱するかあるいはこの範囲の
温度の気体中で１〜３０分間程度基板保持する２段階加
熱乾燥でもよいし、１００〜２６０℃程度の温度範囲内
で、徐々に温度を上昇させながら１〜３０分間程度基板
を加熱あるいは保持する加熱乾燥でもよい。

【００１９】上記の前駆体溶液の塗布、加熱乾燥は、１
回行って次工程に移ってもよいし、２回以上の所望の回
数繰り返し行ってもよい。本発明においては、総膜厚が
５０〜２００ｎｍ程度が好ましい。工程(iii) におい
て、上述したように前駆体溶液と塗布、加熱乾燥した基
板に、１気圧より低いガス圧力雰囲気中にて加熱して強
誘電体薄膜を形成する第１熱処理工程と、この強誘電体
薄膜上に上部電極を形成した後に加熱する第２熱処理工
程とを施す。第１熱処理工程は、１〜７６０Ｔｏｒｒの
圧力範囲、好ましくは３〜２０Ｔｏｒｒの圧力範囲、６
００〜６５０℃程度の温度範囲、酸素雰囲気下、３０秒
〜６０分間程度行うことが好ましい。この第１熱処理工
程によって、塗布、加熱乾燥した膜内の有機物を分解除
去することができるとともに、結晶化した強誘電体薄膜
を形成することができる。この際の熱処理は、公知の方
法、例えばＲＴＡ法、熱処理炉を用いた方法等により行
うことができる。ただし、上部電極材料が下部電極材料
と同じである必要はない。

【００２０】次いで、この第１熱処理が施された強誘電
体薄膜上に上部電極を形成する。この上部電極は、下部
電極と同様の材料、同様の方法、同様の膜厚で形成する
ことができる。第２熱処理工程は、大気圧力下、６００
〜６５０℃程度の温度範囲、アルゴンや窒素ガス等の単
一又は混合不活性ガス雰囲気下、３０秒〜６０分間程度
行うことが好ましい。この際の熱処理も、上記と同様の
方法により行うことができる。

【００２１】また、本発明においては、上述の方法によ
り形成した強誘電体素子における強誘電体薄膜は、ＳＢ
Ｔ（ＳｒＢｉ₂Ｔａ₂Ｏ₉）、ＳｒＢｉ₂Ｎｂ₂Ｏ₉、ＳｒＢ
ｉ₂（Ｔａ，Ｎｂ）₂Ｏ₉、Ｂｉ₄Ｔｉ₃Ｏ₁₂、ＳｒＢｉ₄Ｔ
ｉ₄Ｏ₁₅、ＳｒＢｉ₄（Ｔｉ，Ｚｒ）₄Ｏ₁₅、ＣａＢｉ₂Ｔ
ａ₂Ｏ₉、ＢａＢｉ₂Ｔａ₂Ｏ₉、ＢａＢｉ₂Ｎｂ₂Ｏ₉、Ｐｂ
Ｂｉ₂Ｔａ₂Ｏ₉、等のビスマス層状構造化合物であるこ
とが好ましい。

【００２２】さらに、本発明においては、上述の強誘電
体素子をキャパシタとして用い、１つのトランジスタと
１つのキャパシタとを組み合わせて１つのセルを構成す
る強誘電体メモリ装置に適用することが好ましい。

【００２３】

【発明の実施の形態】以下、本発明の強誘電体薄膜素子
の製造方法、強誘電体薄膜素子及び強誘電体メモリ装置
の実施の形態について、図面を参照して説明する。

【００２４】実施の形態１図１は、本発明の強誘電体薄膜素子の製造方法を用いて
作製し、かつ後述の電気特性を評価するための強誘電体
薄膜素子を示している。この強誘電体薄膜素子は、ｎ型
シリコン基板１の表面に、層間絶縁膜として膜厚２００
ｎｍのシリコン熱酸化膜２を形成し、その上に、接着層
として膜厚３０ｎｍのＴａ膜３を形成し、さらに、膜厚
２００ｎｍのＰｔ膜による下部電極４、膜厚２００ｎｍ
のＳｒＢｉ₂Ｔａ₂Ｏ₉薄膜（以、ＳＢＴ薄膜と称す）に
よる強誘電体薄膜５、膜厚１００ｎｍのＰｔ膜による上
部電極６を、それぞれ順次形成した構造である。

【００２５】以下に、図１に示す強誘電体薄膜素子の製
造方法について説明する。まず、ｎ型シリコン基板１の
表面を１０００℃で熱酸化することによって、基板表面
に、膜厚が２００ｎｍのシリコン熱酸化膜２を形成し
た。そして、このシリコン熱酸化膜２上に、膜厚が３０
ｎｍのＴａ膜３をスパッタ法により形成し、さらにこの
上に、厚さが２００ｎｍのＰｔ膜による下部電極を形成
し、これを強誘電体薄膜形成基板として用いた。

【００２６】次いで、この強誘電体薄膜形成基板上に、
強誘電体薄膜５としてＳＢＴ薄膜を形成した。ＳＢＴ薄
膜は、図２に示したように、前駆体溶液の合成及びこの
前駆体溶液を用いて基板上にＳＢＴ薄膜を形成する一連
の工程により形成した。まず、前駆体溶液合成の出発原
料として、タンタルエトキシド（Ｔａ（ＯＣ₂Ｈ₅））を
秤量し（ステップＳ１）、このタンタルエトキシドを２
−エチルヘキサネート中に溶解させ（ステップＳ２）、
反応を促進させるため、１００℃から最高温度１２０℃
まで加熱しながら撹拌し、３０分間反応させた（ステッ
プＳ３）。

【００２７】次いで、１２０℃で反応によって生成した
エタノールと水分を除去する。その溶液に、キシレンに
溶解させたストロンチウム−２−エチルヘキサネート
（Ｓｒ（Ｃ₇Ｈ₁₅ＣＯＯ）₂）を、組成比がＳｒ／Ｔａ
＝０．８／２．０になるように適量加え（ステップＳ
４）、１２５℃から最高温度１４０℃で３０分加熱撹拌
した（ステップＳ５）。

【００２８】その後、この溶液に、キシレンに溶解させ
たビスマス−２−エチルヘキサネート（Ｂｉ（Ｃ₇Ｈ₁₅
ＣＯＯ）₂）を、前駆体溶液組成比がＳｒ／Ｂｉ／Ｔａ
＝０．８／２．２／２．０になるように適量加え（ステ
ップＳ６）、１３０℃から最高温度１５０℃で１０時間
加熱撹拌した（ステップＳ７）。続いて、この溶液から
低分子量のアルコールと水と溶媒として使用したキシレ
ンを除去するために、１３０℃〜１５０℃の温度で５時
間蒸留し、さらに、溶液からダストを除去するために、
０．４５μｍ径のフィルタで濾過した（ステップＳ
８）。その後、溶液のＳｒ_0.8Ｂｉ_2.2Ｔａ_2.0Ｏ_9.1の濃
度を０．１ｍｏｌ／ｌに調整し、これを前駆体溶液とし
た（ステップＳ９）。

【００２９】次いで、上述した下部電極４が形成された
強誘電体薄膜形成基板上に、上記前駆体溶液を滴下し、
２０秒間３０００ｒｐｍでスピン塗布した（ステップＳ
１０）。その後、基板を１２０℃に加熱したホットプレ
ートに載置し、５分間大気中でベークして乾燥させた
（ステップＳ１１）。その際、乾燥を均一に進ませるた
めに温度範囲を１００〜１３０℃とすることが好まし
く、最適な乾燥温度は１２０℃程度である。これは、こ
の温度範囲より高い温度、例えば１５０℃で乾燥を行っ
た場合、後述の塗布乾燥を繰り返す段階で膜応力により
クラックが発生するので、それを防止するためである。
続いて、完全に溶媒を揮発させるため、ウェハを２５０
℃に加熱したホットプレートに載置し、５分間大気中で
焼成する（ステップＳ１２）。この温度は溶媒の沸点以
上であって、工程時間の短縮のため２３０℃〜２６０℃
程度の温度で行うことが好ましい。この成膜工程を３回
繰り返し、膜厚２００ｎｍのＳＢＴ薄膜を成膜した。

【００３０】次に、第１焼成としてＲＴＡを用いて、１
〜７６０Ｔｏｒｒ酸素雰囲気中、６００℃で３０分の熱
処理を行った（ステップＳ１３）。この第１焼成におい
ては、塗布乾燥された薄膜中に含まれる有機物の熱分解
除去と同時に、強誘電体の結晶化が行われる。その後、
ＥＢ（electron beam)蒸着法により、膜厚１００ｎｍの
Ｐｔによる上部電極６をマスク蒸着した（ステップＳ１
４）。本実施の形態では、強誘電体特性評価用に用いる
ため、上部電極６を１００μｍφの電極とした。

【００３１】続いて、第２焼成として、ＲＴＡ法を用
い、大気圧窒素雰囲気中６５０℃で、３０秒間焼成を行
った（ステップＳ１５）。この第２焼成は、結晶化した
ＳＢＴ薄膜のグレイン間の凹部に入り込んだ上部電極材
料を収縮させる等の効果により、リークを抑制するため
に必要である。以上の工程により、強誘電体薄膜素子の
作製を完了した（ステップＳ１６）。

【００３２】上述の工程において、第１焼成後のＳＢＴ
薄膜のＸ線回折パターンを測定した。その回折パターン
を図３に示す。図３において、ａ、ｂ、ｃ、ｄはそれぞ
れ第１焼成圧力が７６０Ｔｏｒｒ、２０Ｔｏｒｒ、３Ｔ
ｏｒｒ、１Ｔｏｒｒのものである。また、図３におい
て、横軸は回折角度２θ（ｄｅｇ．）であり、縦軸は回
折強度（任意強度）であるが、縦軸ではそれぞれの第１
焼成圧力について回折強度０となる位置を移動させて表
示したものである。そして、図３中、ＳＢＴ（００
８）、ＳＢＴ（１０５）、ＳＢＴ（１１０）、ＳＢＴ
（００１０）及びＳＢＴ（２００）はＳｒＢｉ₂Ｔａ₂Ｏ
₉（ＳＢＴ）よる回折ピーク、Ｓｉはシリコン基板によ
る回折ピーク、δ−ＴａＯ（００１）及びδ−ＴａＯ
（００２）はδ相ＴａＯによる回折ピーク、Ｂｉ₂Ｐｔ
はＰｔ電極へのＢｉの拡散で生成したＢｉ₂Ｐｔによる
ピーク、Ｐｔは下部電極による回折ピークを表すもので
ある。

【００３３】図３によれば、７６０ＴｏｒｒではＳＢＴ
ピークが非常にブロードになっており、アモルファスラ
イクな膜になっているものと考えられる。一方、３〜２
０ＴｏｒｒではＳＢＴの多結晶ピーク（ＳＢＴ（００
８）、ＳＢＴ（１０５）、ＳＢＴ（１１０）、ＳＢＴ
（００１０）、ＳＢＴ（２００））が現れている。１Ｔ
ｏｒｒではＳＢＴのピークはなく、ＴａＯとＢｉ₂Ｐｔ
のピークが確認された。よって、この解析結果から、第
１焼成の雰囲気ガス圧力が３〜２０Ｔｏｒｒの範囲の場
合に、結晶化したＳＢＴ薄膜が得られたことがわかる。

【００３４】次に膜の表面モフォロジーをＳＥＭで観察
した。図４は３Ｔｏｒｒで第１焼成を行った膜の表面Ｓ
ＥＭ写真である。全体に粒径５０〜２００ｎｍの結晶粒
が存在する。２０Ｔｏｒｒでアニールした膜は部分的に
結晶粒が存在しており、７６０Ｔｏｒｒのときはほとん
ど構造はなくアモルファスライクになっている。すなわ
ち、大気圧（７６０Ｔｏｒｒ）では、上記従来プロセス
にあるように８００℃程度の高温が結晶化のために必要
であることがわかる。また、１Ｔｏｒｒでの膜は結晶粒
は存在するものの、非常にポーラスであった。以上の結
果により、圧力の低下に伴いアモルファスライクな部分
は減り、結晶化が進行しているのがわかる。

【００３５】図５、図６は上述の製造工程により得られ
た膜の第１焼成圧力に対する強誘電体特性を示すグラフ
である。強誘電特性の測定は、図１に示すタイプのキャ
パシタに対して、公知のソーヤタワー回路を用いて、印
加電圧を３Ｖとして行ったものである。ＳＢＴ薄膜の残
留分極Ｐｒは、第１焼成圧力の低下に伴い増加し、３Ｔ
ｏｒｒで１０．７μＣ／ｃｍ²の値が得られている。ま
た、ＳＢＴ薄膜の抗電界Ｅｃは、第１焼成圧力の低下に
伴い増加し、３Ｔｏｒｒで５２．３ｋＶ／ｃｍの値が得
られている。ただし、１Ｔｏｒｒで第１焼成した膜は、
リーク電流が大きく強誘電性は測定できなかった。ま
た、第１焼成を５５０℃、３Ｔｏｒｒで行った場合に
は、ＳＢＴ薄膜は結晶化していなかった。従って、結晶
化には６００℃以上の温度が必要である。

【００３６】比較例１上記実施の形態１の比較例として、図７に示した一連の
工程により、図１と同様の構造を有する強誘電体薄膜素
子を、その電気特性の評価のため作製した。なお、強誘
電体薄膜形成基板の形成は実施の形態１と同様に行っ
た。また、図７に示した工程のうち、実施の形態１と同
様の工程は同じステップ番号を付した。また、前駆体溶
液の組成は、実施の形態１と同様、Ｓｒ／Ｂｉ／Ｔａ＝
０．８／２．２／２．０である。

【００３７】本比較例における強誘電体薄膜素子の製造
において、前述の実施の形態１と異なる点は、ＳＢＴ薄
膜形成時の第２焼成である。すなわち、前述の第１の実
施の形態では、第２焼成を大気圧窒素雰囲気中で６５０
℃、３０秒間行った（ステップＳ１５）のに対し、比較
例のものでは３Ｔｏｒｒ酸素雰囲気中で６００℃、３０
分間行った（ステップＳ２１）。なお、比較例の第１焼
成は大気圧（７６０Ｔｏｒｒ）酸素雰囲気中で行った。

【００３８】上記比較例における第１焼成後のＳＢＴ薄
膜のＸ線回折パターンを測定し、図８に示した。図８に
よれば、第１焼成後はピークはブロードで、ＳＢＴ薄膜
はアモルファスライクであることを示していた。従っ
て、本比較例ではＳＢＴ薄膜の結晶化は第２焼成によっ
てなされたものであることがわかる。次に、第２焼成後
のＳＢＴ薄膜の表面モフォロジーをＳＥＭで観察し、図
９に示した。全体に粒径１５０〜３００ｎｍの結晶粒が
存在する。これは、第２焼成時間が実施の形態１に比べ
て長く、粒成長が進んだためと思われる。

【００３９】図１０は得られた膜のヒステリシスループ
である。強誘電特性の測定は、上記実施の形態１と同様
に、図１に示すタイプのキャパシタに対して、公知のソ
ーヤタワー回路を用いて、印加電圧を３Ｖとして行った
ものである。このとき、残留分極Ｐｒは１１μＣ／ｃｍ
²、抗電界Ｅｃは４８ｋＶ／ｃｍであり、実施の形態１
において、第１焼成を３Ｔｏｒｒ酸素雰囲気中で行った
場合とほぼ同等の値であった。

【００４０】以上のように、本発明の強誘電体薄膜の製
造方法によれば、従来技術に記載の方法での、前駆体溶
液を塗布乾燥した後、膜中の有機物成分を熱分解除去す
るためのＲＴＡ加熱処理工程（工程（３））を省略し
て、塗布乾燥工程を数回繰り返して所定の膜厚とし、そ
の後、第１の熱処理工程として、１気圧より低いガス圧
力雰囲気中にて加熱を行うことによって膜中の有機物を
熱分解除去すると同時に結晶化ができた。さらに、上部
電極形成後の第２焼成（工程（５））の温度を６５０℃
まで下げると共に、焼成時間を３０秒と大幅に短縮でき
た。すなわち、従来の方法よりもプロセスの簡略化と短
時間化、そして成膜温度の低温化が可能となる。さら
に、焼成時間の短縮により結晶粒子の粗大化を抑制して
緻密になり、微細加工にも適することから、より高密度
デバイスの作製が実現できる。

【００４１】実施の形態２本発明による強誘電体メモリセルを図１１（ｄ）に示
す。この強誘電体メモリセルは、素子分離酸化膜３９を
有する第１導電型シリコン基板５４の上に形成されたゲ
ート酸化膜４０、サイドウォールスペーサ４４を有する
ポリシリコンワード線４２、シリコン基板５４表面に形
成された第２導電型不純物拡散領域４１とからなるトラ
ンジスタと、このトランジスタ上に形成されたＴｉＮに
よるバリアメタル層４６、Ｐｔによる下部電極４７、強
誘電体薄膜４８及びＰｔプレート線４９とからなる強誘
電体キャパシタとから構成されている。トランジスタと
強誘電体キャパシタとの間には、層間絶縁膜４３、Ｔａ
₂Ｏ₅バリア絶縁膜５０及び層間絶縁膜５１が配設されて
おり、トランジスタと強誘電体キャパシタとはコンタク
トプラグ４５を介して接続されている。また、強誘電体
キャパシタ上には層間絶縁膜５２が形成されており、そ
の上に、トランジスタの第２導電型不純物拡散領域４１
に接続されたＡｌビット線５３が形成されている。

【００４２】以下に、上記強誘電体メモリの製造方法に
ついて、図面に基づいて説明する。まず図１１（ａ）に
示したように、第１導電型シリコン基板５４の上にゲー
ト酸化膜４０、サイドウォールスペーサ４４を有するポ
リシリコンワード線４２、第２導電型不純物拡散領域４
１とからなるスイッチ用トランジスタを公知のＭＯＳＦ
ＥＴ形成工程により形成し、層間絶縁膜４３で覆う。そ
の後、不純物拡散領域４１上の所望の領域に、公知のホ
トリソグラフィ法とドライエッチング法を用いてコンタ
クトホールを形成し、このコンタクトホールに不純物拡
散したポリシリコンを埋め込んだ後、公知のＣＭＰ（Ch
emical Metal Polishing）法により、コンタクトプラグ
４５を形成するとともに、層間絶縁膜４３とコンタクト
プラグ４５表面を平坦化する。次に、バリアメタル層４
６としてＴｉＮを公知のスパッタ法により膜厚２００ｎ
ｍ堆積した後、Ｐｔ薄膜を公知のスパッタ法により膜厚
１００ｎｍ堆積して下部電極４７を形成する。この下部
電極４７上に強誘電体薄膜４８としてＳＢＴ薄膜を、実
施の形態１で示した図２のステップＳ１〜ステップＳ１
３と同様の方法により形成する。そして、第１焼成後の
ＳＢＴ薄膜、下部電極４７及びＴｉＮバリアメタル層４
６を公知のホトリソグラフィ法とドライエッチング法を
用いて、３．０μｍ角の大きさにパターニングする。ド
ライエッチングにはＥＣＲエッチャーを用い、使用した
ガス種は、ＳＢＴ薄膜エッチング用にはＡｒ、Ｃｌ₂及
びＣＦ₄の混合ガス、Ｐｔ下部電極エッチング用にはＣ
₂Ｆ₆、ＣＨＦ₃及びＣｌ₂の混合ガス、ＴｉＮバリア
メタルエッチング用にはＣｌ₂ガスであった。この時、
ＳＢＴ薄膜およびＰｔ薄膜は非常に緻密で平坦であるの
で、精密な微細加工が可能であり、ＣＤロスは０．１μ
ｍ以下に抑えることができる。

【００４３】次に、図１１（ｂ）に示したように、ＳＢ
Ｔ薄膜上全面に、膜厚３０ｎｍのＴａ₂Ｏ₅バリア絶縁膜
５０を公知のスパッタ法を用いて堆積し、続いて、層間
絶縁膜５１として膜厚１５０ｎｍのシリコン酸化膜を公
知のＣＶＤ法にて堆積する。そして、ＳＢＴ薄膜上部に
公知のホトリソグラフィ法とドライエッチング法を用い
て、２．０μｍ角のコンタクトホールを形成する。

【００４４】次いで、図１１（ｃ）に示したように、前
述したコンタクトホールを含む領域上に膜厚１００ｎｍ
のＰｔ薄膜を公知のスパッタ法により形成し、公知のホ
トリソグラフィ法とドライエッチング法を用いて加工し
てＰｔプレート線４９とした。そして、得られた基板
を、第２の熱処理として、ＲＴＡ法を用いて大気圧窒素
雰囲気中で６５０℃で３０秒間熱処理した。このＳＢＴ
薄膜は非常に平滑で緻密であり、強誘電体キャパシタの
形状を損ねることはなかった。また、ＳＢＴ薄膜の膜厚
を測定したところ、２００ｎｍであった。

【００４５】その後、公知のＣＶＤ法と平坦化技術を用
いて層間絶縁膜５２を堆積して平坦化を行い、公知のホ
トリソグラフィ法とドライエッチング法を用いてスイッ
チ用トランジスタのもう一方の不純物拡散領域４１への
コンタクトホールを形成し、公知のＡｌ配線技術を用い
てビット線５３を形成し、図１１（ｄ）に示したように
強誘電体メモリセルを完成する。

【００４６】このようにして作製した強誘電体メモリセ
ルの電気特性を公知のソーヤタワー回路を用いて測定し
た。図１２は、印加電圧を３Ｖで測定した時のヒステリ
シスループを示すグラフである。ヒステリシスループの
形状は良好で、残留分極Ｐｒは５μＣ／ｃｍ²、抗電界
Ｅｃは３０ｋＶ／ｃｍ（０．６Ｖ）の値が得られてお
り、強誘電体キャパシタとして十分な動作が確認され
た。なお、実施の形態１に比べて特性が劣っているの
は、エッチング等のプロセスダメージによると考えられ
るが、強誘電体メモリセルとして十分に実用化すること
ができる。また、印加電圧３Ｖでのリーク電流の値は、
５×１０^-8Ａ／ｃｍ²であり、強誘電体キャパシタとし
て十分な特性が確認された。

【００４７】図１３は、電圧３Ｖ、周波数１ＭＨｚのパ
ルスを印加して繰り返し分極反転を行った場合の繰り返
し分極反転回数に対する蓄積電荷量δＱの変化をプロッ
トしたグラフである。２×１０¹¹サイクルの分極反転後
も蓄積電荷量に全く変化は見られず、不揮発性メモリと
して良好な特性を示すものである。

【００４８】

【発明の効果】本発明の強誘電体薄膜の製造方法によれ
ば、従来から行われていた前駆体溶液を塗布乾燥した後
の膜中有機物成分の熱分解除去工程であるＲＴＡ加熱処
理工程を省略し、塗布乾燥工程を数回繰り返して所定の
膜厚とし、その後、第１熱処理工程を１気圧より低いガ
ス圧力雰囲気中にて行うので、強誘電体薄膜中の有機物
の熱分解除去と同時に結晶化を行うことができ、従来行
われていたプロセスを簡略化するとともに、短時間化す
ることができ、さらに、成膜温度の低温化が可能とな
る。また、焼成時間を短縮することにより、強誘電体薄
膜中の結晶粒子の粗大化を抑制して緻密化して微細加工
を可能にすることができることから、より高密度デバイ
スの作製が実現できる。

【００４９】また、本発明の製造方法により形成された
強誘電体薄膜素子及びこの素子を用いた強誘電体メモリ
装置においては、強誘電体薄膜が緻密化するため、リー
ク電流の低減等を図ることができ、非常に優れた強誘電
特性を有する素子及び装置を実現することが可能とな
る。

【図面の簡単な説明】

【図１】本発明の強誘電体薄膜素子の実施例を示す要部
の概略断面図である。

【図２】本発明の強誘電体薄膜素子の製造工程の一部を
示す工程図である。

【図３】図２の製造方法で形成した強誘電体薄膜素子の
ＳＢＴ薄膜の第１焼成の雰囲気ガス圧力（第１焼成圧
力）に対する膜のＸ線回折パターンを示す図である。

【図４】図２の製造方法で第１焼成圧力を３Ｔｏｒｒと
して製造したＳＢＴ薄膜の表面ＳＥＭ写真である。

【図５】図２の製造方法で形成した強誘電体薄膜素子の
第１焼成圧力に対する残留分極Ｐｒの変化を示すグラフ
である。

【図６】図２の製造方法で形成した強誘電体薄膜素子の
第１焼成圧力に対する抗電界Ｅｃの変化を示すグラフで
ある。

【図７】比較例の強誘電体薄膜素子の製造工程の一部を
示す工程図である。

【図８】図７の製造方法で形成したＳＢＴ薄膜のＸ線回
折パターンを示す図である。

【図９】図７の製造方法で製造したＳＢＴ薄膜の表面Ｓ
ＥＭ写真である。

【図１０】比較例の強誘電体素子に３Ｖの電圧を印加し
たときのヒステリシスループを示すグラフである。

【図１１】本発明の強誘電体メモリ装置の製造工程を示
す工程図である。

【図１２】図１１の強誘電体メモリ装置に３Ｖの電圧を
印加したときのヒステリシスループを示すグラフであ
る。

【図１３】図１１の強誘電体メモリ装置の疲労特性を示
すグラフである。

【符号の説明】

１、５４シリコン基板２シリコン熱酸化膜３Ｔａ膜４下部電極５、４８強誘電体薄膜６上部電極３９素子分離酸化膜４０ゲート酸化膜４１不純物拡散領域４２ポリシリコンワード線４３、５１、５２層間絶縁膜４４サイドウォールスペーサ４５コンタクトプラグ４６バリアメタル層４７下部電極４９プレート線５０バリア絶縁膜５３ビット線

フロントページの続き (56)参考文献特開平８−340084（ＪＰ，Ａ) 特開平８−2919（ＪＰ，Ａ) 特開平８−306231（ＪＰ，Ａ) 特開平９−208226（ＪＰ，Ａ) 特開平６−260612（ＪＰ，Ａ) 特開平10−4181（ＪＰ，Ａ) 特開平９−69614（ＪＰ，Ａ) 特開平９−321234（ＪＰ，Ａ) Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．, 1996年，Ｖｏｌ．35，Ｐａｒｔ１，Ｎｏ．９Ｂ，ｐｐ．4925−4929 電気学会論文誌Ｃ，1997年，第117巻, 第３号，ｐｐ．227−232 (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 27/105 H01L 21/822 H01L 27/04 ＪＩＣＳＴファイル（ＪＯＩＳ)

Claims

(57)【特許請求の範囲】

【請求項１】基板上に下部電極、強誘電体薄膜及び上
部電極を順に備える強誘電体薄膜素子の製造方法におい
て、 (i) 基板上に前記下部電極を形成し、 (ii)該下部電極の表面に、強誘電体を構成する金属元素
を含む前駆体溶液を塗布し、加熱乾燥し、 (iii) 得られた基板に、１気圧より低いガス圧力雰囲気
中にて加熱して強誘電体薄膜を形成する第１熱処理工程
と、該強誘電体薄膜上に上部電極を形成した後に加熱す
る第２熱処理工程とを施すことを特徴とする強誘電体薄
膜素子の製造方法。
【請求項２】第１熱処理工程を、２０Ｔｏｒｒ以下の
ガス圧力雰囲気中にて行う請求項１記載の強誘電体薄膜
素子の製造方法。
【請求項３】第１熱処理工程を、６００℃以上６５０
℃以下の雰囲気下で行う請求項１又は２記載の強誘電体
薄膜素子の製造方法。
【請求項４】第２熱処理工程を、不活性ガス雰囲気下
で行う請求項１〜３のいずれかに記載の強誘電体薄膜素
子の製造方法。
【請求項５】前駆体溶液が、強誘電体薄膜を構成する
金属のカルボン酸塩又はアルコキシドからなる請求項１
〜４のいずれかに記載の強誘電体薄膜素子の製造方法。
【請求項６】強誘電体薄膜が、ＳｒとＢｉとＴａとの
酸化物又はＳｒとＢｉとＴｉとの酸化物からなるビスマ
ス層状化合物である請求項１〜５のいずれかに記載の方
法により形成される強誘電体薄膜素子。
【請求項７】１つのトランジスタと、該トランジスタ
上に絶縁膜を介して形成され、かつ該トランジスタとコ
ンタクトプラグを介して電気的に接続された下部電極、
強誘電体薄膜及び上部電極からなる１つの強誘電体キャ
パシタとからなるメモリセルを有し、前記強誘電体薄膜が、前記下部電極の表面に、強誘電体
を構成する金属元素を含む前駆体溶液を塗布し、加熱乾
燥し、１気圧より低いガス圧力雰囲気中にて加熱して強
誘電体薄膜を形成する第１熱処理工程と、該強誘電体薄
膜上に前記上部電極を形成した後に加熱する第２熱処理
工程とを施すことにより形成されるビスマス層状化合物
からなることを特徴とする強誘電体メモリ装置。