JP3118702B2 - 非揮発性メモリ薄膜の製造方法 - Google Patents
非揮発性メモリ薄膜の製造方法Info
- Publication number
- JP3118702B2 JP3118702B2 JP09239920A JP23992097A JP3118702B2 JP 3118702 B2 JP3118702 B2 JP 3118702B2 JP 09239920 A JP09239920 A JP 09239920A JP 23992097 A JP23992097 A JP 23992097A JP 3118702 B2 JP3118702 B2 JP 3118702B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- alumina
- pbtio
- temperature
- lead titanate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/85—Piezoelectric or electrostrictive active materials
- H10N30/853—Ceramic compositions
- H10N30/8548—Lead based oxides
- H10N30/8554—Lead zirconium titanate based
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
- H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
- H10N30/077—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition
- H10N30/078—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition by sol-gel deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/09—Forming piezoelectric or electrostrictive materials
- H10N30/093—Forming inorganic materials
Description
【０００１】
【発明の属する技術分野】本発明は、非揮発性メモリ薄
膜の製造方法に関し、特に、非揮発性メモリの誘電特性
及び信頼性を向上する技術に関する。
膜の製造方法に関し、特に、非揮発性メモリの誘電特性
及び信頼性を向上する技術に関する。
【０００２】
【従来の技術】一般に、強誘電体のＰＺＴ（Lead zirco
nate titanate ）薄膜は、基板の状態に敏感な特性を有
するため、同種類の基板を用いた場合にも、表面状態、
結晶構造、及び微細構造により物性が左右される。
nate titanate ）薄膜は、基板の状態に敏感な特性を有
するため、同種類の基板を用いた場合にも、表面状態、
結晶構造、及び微細構造により物性が左右される。
【０００３】
【発明が解決しようとする課題】特に、従来のＳｉ／Ｓ
ｉＯ2 ／Ｐｔ基板においては、シリコン（Ｓｉ）及び緩
衝膜のシリカ（ＳｉＯ2 ）と白金（Ｐｔ）との接着性が
劣るため、熱処理を施すとき薄膜が剥がれるピーリング
（Peeling ）現象を誘発し、ＰＺＴ薄膜内の白金イオン
の拡散を防止する緩衝層としての役割も不充分であっ
た。
ｉＯ2 ／Ｐｔ基板においては、シリコン（Ｓｉ）及び緩
衝膜のシリカ（ＳｉＯ2 ）と白金（Ｐｔ）との接着性が
劣るため、熱処理を施すとき薄膜が剥がれるピーリング
（Peeling ）現象を誘発し、ＰＺＴ薄膜内の白金イオン
の拡散を防止する緩衝層としての役割も不充分であっ
た。
【０００４】また、熱処理の温度が高くなると、鉛（Ｐ
ｂ）が白金電極の界面を経て拡散され基板物質のシリコ
ンと反応して第２相を形成し、又は外部に揮発されて化
学量論的な組成比の不一致を招来し、非強誘電性ペロブ
スカイト形態の鉛の不足する単斜晶形態としてのＰｂＴ
ｉ3 Ｏ7 結晶構造を形成していた。更に、基板物質のシ
リコンが薄膜の内部に拡散して薄膜と反応するため、鉛
−シリケート等のように強誘電特性に悪い影響を与える
結晶構造を保有し、ペロブスカイト相の形成温度が極め
て高く、生成温度の範囲も縮小され、実際の半導体素子
製造工程には適用し難いという欠点があった。
ｂ）が白金電極の界面を経て拡散され基板物質のシリコ
ンと反応して第２相を形成し、又は外部に揮発されて化
学量論的な組成比の不一致を招来し、非強誘電性ペロブ
スカイト形態の鉛の不足する単斜晶形態としてのＰｂＴ
ｉ3 Ｏ7 結晶構造を形成していた。更に、基板物質のシ
リコンが薄膜の内部に拡散して薄膜と反応するため、鉛
−シリケート等のように強誘電特性に悪い影響を与える
結晶構造を保有し、ペロブスカイト相の形成温度が極め
て高く、生成温度の範囲も縮小され、実際の半導体素子
製造工程には適用し難いという欠点があった。
【０００５】通常、ＰＺＴ薄膜は、チタン酸鉛（ＰｂＴ
ｉＯ3 ）及びジルコニウム酸鉛（ＰｂＺｒＯ3 ）の固溶
体であり、ジルコニウム（Ｚｒ）の含量が増加するとペ
ロブスカイト相を形成するための核生成エネルギーが増
加して、相移転温度も高くなる。実質的に、現在報告さ
れているＰＺＴ薄膜は、製造方法に関係なく６５０℃以
上の高温で純粋なペロブスカイト相が形成されるが、こ
の温度で単一相が形成されないときもある。
ｉＯ3 ）及びジルコニウム酸鉛（ＰｂＺｒＯ3 ）の固溶
体であり、ジルコニウム（Ｚｒ）の含量が増加するとペ
ロブスカイト相を形成するための核生成エネルギーが増
加して、相移転温度も高くなる。実質的に、現在報告さ
れているＰＺＴ薄膜は、製造方法に関係なく６５０℃以
上の高温で純粋なペロブスカイト相が形成されるが、こ
の温度で単一相が形成されないときもある。
【０００６】併し、このような温度（６５０℃）は半導
体の製造工程時に金属線、又は不純物のドーピング状態
に影響を与え、実際に半導体素子を製造する時の信頼度
を低下させると共に、鉛イオンとシリコンイオンとの揮
発及び拡散の反応により、組成変化を起こして強誘電性
を低下させるおそれがあった。然るに、このような従来
の半導体の基板及び薄膜の不安定性は、微細構造にも悪
影響を与え、電気的物性の低下とクラック（Crack ）等
を誘発するため、信頼性のある薄膜を製造することがで
きないという不都合な点があった。
体の製造工程時に金属線、又は不純物のドーピング状態
に影響を与え、実際に半導体素子を製造する時の信頼度
を低下させると共に、鉛イオンとシリコンイオンとの揮
発及び拡散の反応により、組成変化を起こして強誘電性
を低下させるおそれがあった。然るに、このような従来
の半導体の基板及び薄膜の不安定性は、微細構造にも悪
影響を与え、電気的物性の低下とクラック（Crack ）等
を誘発するため、信頼性のある薄膜を製造することがで
きないという不都合な点があった。
【０００７】そこで、本発明は以上のような従来の問題
点に鑑み、アルミナ（Ａｌ2 Ｏ3 ）緩衝層及びチタン酸
鉛（ＰｂＴｉＯ3 ）促進層を形成することで、半導体の
誘電特性及び信頼性を向上した非揮発性メモリ薄膜の製
造方法を提供することを目的とする。
点に鑑み、アルミナ（Ａｌ2 Ｏ3 ）緩衝層及びチタン酸
鉛（ＰｂＴｉＯ3 ）促進層を形成することで、半導体の
誘電特性及び信頼性を向上した非揮発性メモリ薄膜の製
造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】このため、請求項１記載
の発明は、半導体基板上にアルミナ（Ａｌ 2 Ｏ 3 ）緩衝
層を蒸着形成する工程と、該アルミナ（Ａｌ 2 Ｏ 3 ）緩
衝層上に白金電極を蒸着形成する工程と、該白金電極上
にチタン酸鉛（ＰｂＴｉＯ 3 ）促進層を蒸着形成する工
程と、該チタン酸鉛（ＰｂＴｉＯ 3 ）促進層上にＰＺＴ
薄膜を蒸着形成する工程と、を含んで構成される非揮発
性メモリ薄膜の製造方法であって、前記アルミナ（Ａｌ
2 Ｏ 3 ）緩衝層及びチタン酸鉛（ＰｂＴｉＯ 3 ）促進層
を蒸着する工程は、夫々、アルミナ（Ａｌ 2 Ｏ 3 ）及び
チタン酸鉛（ＰｂＴｉＯ 3 ）コーティング用ゾルをフィ
ルターにより濾過して半導体基板上に所定量を滴下する
工程と、スピンコータを用いて約４０００ｒｐｍの回転
速度で約３０秒間回転させスピンコーティングを行う工
程と、８０〜９０℃の温度で溶媒を蒸発しながら１次乾
燥を行う工程と、約４５０℃の温度で２次乾燥を行う工
程と、スピンコーティングを行う工程、１次乾燥及び２
次乾燥を行う工程を２回繰返した後、約２℃／ｍｉｎの
温度変化条件下の電気炉内で酸素（Ｏ 2 ）雰囲気で約６
００℃、約３０分間の熱処理を施す工程と、を含んで構
成されることを特徴とする。
の発明は、半導体基板上にアルミナ（Ａｌ 2 Ｏ 3 ）緩衝
層を蒸着形成する工程と、該アルミナ（Ａｌ 2 Ｏ 3 ）緩
衝層上に白金電極を蒸着形成する工程と、該白金電極上
にチタン酸鉛（ＰｂＴｉＯ 3 ）促進層を蒸着形成する工
程と、該チタン酸鉛（ＰｂＴｉＯ 3 ）促進層上にＰＺＴ
薄膜を蒸着形成する工程と、を含んで構成される非揮発
性メモリ薄膜の製造方法であって、前記アルミナ（Ａｌ
2 Ｏ 3 ）緩衝層及びチタン酸鉛（ＰｂＴｉＯ 3 ）促進層
を蒸着する工程は、夫々、アルミナ（Ａｌ 2 Ｏ 3 ）及び
チタン酸鉛（ＰｂＴｉＯ 3 ）コーティング用ゾルをフィ
ルターにより濾過して半導体基板上に所定量を滴下する
工程と、スピンコータを用いて約４０００ｒｐｍの回転
速度で約３０秒間回転させスピンコーティングを行う工
程と、８０〜９０℃の温度で溶媒を蒸発しながら１次乾
燥を行う工程と、約４５０℃の温度で２次乾燥を行う工
程と、スピンコーティングを行う工程、１次乾燥及び２
次乾燥を行う工程を２回繰返した後、約２℃／ｍｉｎの
温度変化条件下の電気炉内で酸素（Ｏ 2 ）雰囲気で約６
００℃、約３０分間の熱処理を施す工程と、を含んで構
成されることを特徴とする。
【０００９】かかる構成によれば、半導体基板と白金電
極との間に、半導体基板と白金電極との接着力を増大さ
せると共に、半導体基板とＰＺＴ薄膜との反応を抑制す
るアルミナ（Ａｌ 2 Ｏ 3 ）緩衝層を形成することができ
るので、非揮発性メモリ薄膜の電気的特性及びＰＺＴ薄
膜の結晶化が安定し、従来の非揮発性メモリ薄膜よりも
ペロブスカイト相の形成温度が低下する。また、ＰＺＴ
薄膜と白金電極との間に、微細構造が略均一なチタン酸
鉛（ＰｂＴｉＯ 3 ）促進層を形成することができるの
で、ペロブスカイト相の形成温度が低下し、第２相の生
成が防止される。ここで、アルミナ（Ａｌ 2 Ｏ 3 ）緩衝
層及びチタン酸鉛（ＰｂＴｉＯ 3 ）促進層は、コーティ
ング用ゾルを半導体基板上に滴下してスピンコーティン
グを行う工程、及び、１次乾燥及び２次乾燥を行う工程
を２回繰返した後、約２℃／ｍｉｎの温度変化条件下の
電気炉内で酸素（Ｏ 2 ）雰囲気で約６００℃、約３０分
間の熱処理が施されて形成される。
極との間に、半導体基板と白金電極との接着力を増大さ
せると共に、半導体基板とＰＺＴ薄膜との反応を抑制す
るアルミナ（Ａｌ 2 Ｏ 3 ）緩衝層を形成することができ
るので、非揮発性メモリ薄膜の電気的特性及びＰＺＴ薄
膜の結晶化が安定し、従来の非揮発性メモリ薄膜よりも
ペロブスカイト相の形成温度が低下する。また、ＰＺＴ
薄膜と白金電極との間に、微細構造が略均一なチタン酸
鉛（ＰｂＴｉＯ 3 ）促進層を形成することができるの
で、ペロブスカイト相の形成温度が低下し、第２相の生
成が防止される。ここで、アルミナ（Ａｌ 2 Ｏ 3 ）緩衝
層及びチタン酸鉛（ＰｂＴｉＯ 3 ）促進層は、コーティ
ング用ゾルを半導体基板上に滴下してスピンコーティン
グを行う工程、及び、１次乾燥及び２次乾燥を行う工程
を２回繰返した後、約２℃／ｍｉｎの温度変化条件下の
電気炉内で酸素（Ｏ 2 ）雰囲気で約６００℃、約３０分
間の熱処理が施されて形成される。
【００１０】請求項２記載の発明は、前記アルミナ（Ａ
ｌ 2 Ｏ 3 ）緩衝層及びチタン酸鉛（ＰｂＴｉＯ 3 ）促進
層を、夫々１００Å以下の厚さに形成した。
ｌ 2 Ｏ 3 ）緩衝層及びチタン酸鉛（ＰｂＴｉＯ 3 ）促進
層を、夫々１００Å以下の厚さに形成した。
【００１１】かかる構成によれば、アルミナ（Ａｌ 2 Ｏ
3 ）緩衝層及びチタン酸鉛（ＰｂＴｉＯ 3 ）の夫々の作
用が充分に発揮できるように、アルミナ（Ａｌ 2 Ｏ 3 ）
緩衝層及びチタン酸鉛（ＰｂＴｉＯ 3 ）を形成しても、
その合計厚さが２００Å以下となるので、非揮発性メモ
リ薄膜の厚さの増加が極力抑制される。
3 ）緩衝層及びチタン酸鉛（ＰｂＴｉＯ 3 ）の夫々の作
用が充分に発揮できるように、アルミナ（Ａｌ 2 Ｏ 3 ）
緩衝層及びチタン酸鉛（ＰｂＴｉＯ 3 ）を形成しても、
その合計厚さが２００Å以下となるので、非揮発性メモ
リ薄膜の厚さの増加が極力抑制される。
【００１２】
【００１３】
【００１４】
【００１５】
【発明の実施の形態】以下、本発明の実施の形態に対
し、図面を用いて説明する。本発明に係る非揮発性メモ
リ薄膜は、図１に示すように、半導体基板（１）と、該
半導体基板（１）上に蒸着形成されるアルミナ（Ａｌ2
Ｏ3 ）緩衝層（２）と、該アルミナ（Ａｌ2 Ｏ3 ）緩衝
層（２）上に蒸着形成される白金電極（３）と、該白金
電極（３）上に蒸着形成されるチタン酸鉛（ＰｂＴｉＯ
3 ）促進層（４）と、該チタン酸鉛（ＰｂＴｉＯ3 ）促
進層（４）上に蒸着形成されるＰＺＴ薄膜（５）と、を
含んで構成されている。
し、図面を用いて説明する。本発明に係る非揮発性メモ
リ薄膜は、図１に示すように、半導体基板（１）と、該
半導体基板（１）上に蒸着形成されるアルミナ（Ａｌ2
Ｏ3 ）緩衝層（２）と、該アルミナ（Ａｌ2 Ｏ3 ）緩衝
層（２）上に蒸着形成される白金電極（３）と、該白金
電極（３）上に蒸着形成されるチタン酸鉛（ＰｂＴｉＯ
3 ）促進層（４）と、該チタン酸鉛（ＰｂＴｉＯ3 ）促
進層（４）上に蒸着形成されるＰＺＴ薄膜（５）と、を
含んで構成されている。
【００１６】即ち、非揮発性メモリ薄膜は、ＰＺＴ薄膜
（５）のような正方晶構造を有しながらも、結晶化温度
の低いチタン酸鉛（ＰｂＴｉＯ3 ）の促進層（Seed Lay
er）（４）をＰＺＴ薄膜（５）と白金電極（３）間に挿
入し、ＰＺＴ薄膜（５）のペロブスカイト相を形成する
前に予め核を形成する場所を充分に確保して、低い核生
成エネルギーにより核を成長させて低温で純粋なペロブ
スカイト相を形成し、且つ、半導体基板（１）と白金電
極（３）間には、半導体基板（１）とＰＺＴ薄膜（５）
との反応を制御するアルミナ（Ａｌ2 Ｏ3 ）の緩衝層
（２）をゾルーゲルスピンコーティング法により挿入し
て、電気的な物性を向上させ、ＰＺＴ薄膜（５）の結晶
化を安定化したものである。
（５）のような正方晶構造を有しながらも、結晶化温度
の低いチタン酸鉛（ＰｂＴｉＯ3 ）の促進層（Seed Lay
er）（４）をＰＺＴ薄膜（５）と白金電極（３）間に挿
入し、ＰＺＴ薄膜（５）のペロブスカイト相を形成する
前に予め核を形成する場所を充分に確保して、低い核生
成エネルギーにより核を成長させて低温で純粋なペロブ
スカイト相を形成し、且つ、半導体基板（１）と白金電
極（３）間には、半導体基板（１）とＰＺＴ薄膜（５）
との反応を制御するアルミナ（Ａｌ2 Ｏ3 ）の緩衝層
（２）をゾルーゲルスピンコーティング法により挿入し
て、電気的な物性を向上させ、ＰＺＴ薄膜（５）の結晶
化を安定化したものである。
【００１７】ここで、半導体基板（１）と白金電極
（３）間の緩衝膜としてアルミナ（Ａｌ 2 Ｏ3 ）を選ん
だ理由について説明する。現在、半導体基板（１）上の
電極物質として広用されている白金は、高温工程を行う
ときには、薄膜及び基板物質の拡散が制御できず、且
つ、白金と半導体基板との接着性も顕著に低下するた
め、酸化イリジウム（Ｉｒ2 Ｏ3 ）及び酸化ルテニウム
（ＲｕＯ2 ）のような酸化物電極の開発が進行されてい
るが、現在まで開発された酸化物電極は既存の白金電極
より却って漏れ電流（Leakage current）等が多く発生
するため、非揮発性メモリ薄膜の商業的な大量生産には
適用されない状態である。そして、従来の拡散防止及び
基板との接着力増進のため使用していたＴｉＮ，Ｔａ2
Ｏ5 ，ＺｒＯ2 ，Ｓｉ3 Ｎ4 ，ＹＢａ2 Ｃｕ3 Ｏ7-x 等
のような緩衝膜は、高温の熱処理を行うときに拡散が制
御できず、却って電極及び薄膜の物性低下を起こすとい
う問題点があった、また、半導体基板（１）との界面性
質が良好であるため、従来の非揮発性メモリ薄膜を製造
するときに用いられていた熱酸化膜（ＳｉＯ2 ）は、欠
陥密度及び歩止り等が不足して非揮発性メモリ薄膜の厚
さを薄くすることが難しく、例えば、熱酸化膜（ＳｉＯ
2 ）の厚さが１００Å以下であると、漏れ電流が急激に
増加して安定性及び信頼性が低下するので、超高集積の
半導体メモリ素子としては不適であった。
（３）間の緩衝膜としてアルミナ（Ａｌ 2 Ｏ3 ）を選ん
だ理由について説明する。現在、半導体基板（１）上の
電極物質として広用されている白金は、高温工程を行う
ときには、薄膜及び基板物質の拡散が制御できず、且
つ、白金と半導体基板との接着性も顕著に低下するた
め、酸化イリジウム（Ｉｒ2 Ｏ3 ）及び酸化ルテニウム
（ＲｕＯ2 ）のような酸化物電極の開発が進行されてい
るが、現在まで開発された酸化物電極は既存の白金電極
より却って漏れ電流（Leakage current）等が多く発生
するため、非揮発性メモリ薄膜の商業的な大量生産には
適用されない状態である。そして、従来の拡散防止及び
基板との接着力増進のため使用していたＴｉＮ，Ｔａ2
Ｏ5 ，ＺｒＯ2 ，Ｓｉ3 Ｎ4 ，ＹＢａ2 Ｃｕ3 Ｏ7-x 等
のような緩衝膜は、高温の熱処理を行うときに拡散が制
御できず、却って電極及び薄膜の物性低下を起こすとい
う問題点があった、また、半導体基板（１）との界面性
質が良好であるため、従来の非揮発性メモリ薄膜を製造
するときに用いられていた熱酸化膜（ＳｉＯ2 ）は、欠
陥密度及び歩止り等が不足して非揮発性メモリ薄膜の厚
さを薄くすることが難しく、例えば、熱酸化膜（ＳｉＯ
2 ）の厚さが１００Å以下であると、漏れ電流が急激に
増加して安定性及び信頼性が低下するので、超高集積の
半導体メモリ素子としては不適であった。
【００１８】更に、該熱酸化膜（ＳｉＯ2 ）は、根本的
にナトリウムイオン（Ｎａ+ ）のような不純物の拡散に
対し、保護層としての役割を果たすことができず、最近
の超高集積の半導体素子に広用される電子ビーム（Elec
tron beam 、EB）、又は反応性イオンエッチング（Reac
tive ion etching、RIE ）の放射（Radiative ）によ
り、半導体素子が損傷されるという欠点があった。
にナトリウムイオン（Ｎａ+ ）のような不純物の拡散に
対し、保護層としての役割を果たすことができず、最近
の超高集積の半導体素子に広用される電子ビーム（Elec
tron beam 、EB）、又は反応性イオンエッチング（Reac
tive ion etching、RIE ）の放射（Radiative ）によ
り、半導体素子が損傷されるという欠点があった。
【００１９】この他には、非活性層（Passivation laye
r ）として使用される窒化膜（Ｓｉ 3 Ｎ4 ）は、ストレ
スが大きく蒸着反応を行うときの放射損傷（Radiation
damage）により素子の信頼性が低下し、新材料及び別途
の中間層（Intermediate layer）が必要になるので、使
用上限界があった。尚且つ、酸化タンタル（Ｔａ
2 Ｏ5 ）の緩衝膜は、６００℃以上の熱処理を行うとき
拡散が甚だしく発生し、電極の機能及び安定性が低下す
るため、使用上限界があった。
r ）として使用される窒化膜（Ｓｉ 3 Ｎ4 ）は、ストレ
スが大きく蒸着反応を行うときの放射損傷（Radiation
damage）により素子の信頼性が低下し、新材料及び別途
の中間層（Intermediate layer）が必要になるので、使
用上限界があった。尚且つ、酸化タンタル（Ｔａ
2 Ｏ5 ）の緩衝膜は、６００℃以上の熱処理を行うとき
拡散が甚だしく発生し、電極の機能及び安定性が低下す
るため、使用上限界があった。
【００２０】そこで、本発明では、漏れ電流の特性に優
れた白金電極と、汎用性のある半導体基板とを活用する
ために、テープテスティング（Tape testing）と、高温
下で熱処理を施した後の組成分析のような予備実験とを
行った結果、熱的に安定で、シリコンと白金との接着力
を増大させ、且つ、ゾルーゲル法により容易に製造し得
るアルミナ（Ａｌ2 Ｏ3 ）を緩衝膜として選択した。
れた白金電極と、汎用性のある半導体基板とを活用する
ために、テープテスティング（Tape testing）と、高温
下で熱処理を施した後の組成分析のような予備実験とを
行った結果、熱的に安定で、シリコンと白金との接着力
を増大させ、且つ、ゾルーゲル法により容易に製造し得
るアルミナ（Ａｌ2 Ｏ3 ）を緩衝膜として選択した。
【００２１】現在、表面保護用の薄膜として広用されて
いるアルミナ（Ａｌ2 Ｏ3 ）は、優れた化学的安定性及
び高い硬度を有し、放射（Radiation ）に対する抵抗性
が優秀で、ナトリウムイオン（Ｎａ+ ）等の不純物に対
する透過性（Permeability）が低く、誘電率が７．５〜
８であるため熱酸化膜（ＳｉＯ2 ）より大きく、且つ蒸
着層の微細構造の変化により食刻速度（Etching rate）
の調節を行い得る長所を有している。
いるアルミナ（Ａｌ2 Ｏ3 ）は、優れた化学的安定性及
び高い硬度を有し、放射（Radiation ）に対する抵抗性
が優秀で、ナトリウムイオン（Ｎａ+ ）等の不純物に対
する透過性（Permeability）が低く、誘電率が７．５〜
８であるため熱酸化膜（ＳｉＯ2 ）より大きく、且つ蒸
着層の微細構造の変化により食刻速度（Etching rate）
の調節を行い得る長所を有している。
【００２２】特に、アルミナ（Ａｌ2 Ｏ3 ）は熱的安定
性が優秀であるため、高温時の拡散を効果的に制御し、
基板物質であるシリコンとの接着力に優れるため、拡散
防止用の緩衝膜として最適である。次に、本発明に係る
強誘電特性を有する非揮発性メモリ薄膜を製造するとき
に、用いるＰＺＴ，ＰｂＴｉＯ3 及びＡｌ2 Ｏ3 コーテ
ィング用のゾルの製造方法について説明する。
性が優秀であるため、高温時の拡散を効果的に制御し、
基板物質であるシリコンとの接着力に優れるため、拡散
防止用の緩衝膜として最適である。次に、本発明に係る
強誘電特性を有する非揮発性メモリ薄膜を製造するとき
に、用いるＰＺＴ，ＰｂＴｉＯ3 及びＡｌ2 Ｏ3 コーテ
ィング用のゾルの製造方法について説明する。
【００２３】先ず、ＰＺＴ，ＰｂＴｉＯ3 コーティング
用のゾルを製造するための出発物質としては、Lead ace
tate trihydrate［Ｐｂ（Ｃ2 Ｈ4 Ｏ2 ）・３Ｈ
2 Ｏ］、Titanium iso-propoxide［ＴＩＰ，Ｔｉ（ＯＣ
3 Ｈ7 ）4 ］、Zirconium n-butoxide［ＺＮＢ，Ｚｒ
（ＯＣ4 Ｈ9 ）3 ］を使用し、溶媒としては、Iso-prop
anol［ＩＰＡ，Ｃ3 Ｈ7 ＯＨ］を使用する。また、ゾル
の安定化のための錯化剤としては、Alkanolamine系列の
中実験を行った結果、最適のＤＥＡ（Diethanolamine）
を選択し、触媒としては最終的に酸性触媒の窒酸（ＨＮ
Ｏ3 ）を選択した。本実施形態で用いたＰＺＴゾルの組
成は、ＭＰＢ（Morphotropic phase boundary ）領域と
して知られる５２：４８（Ｚｒ：Ｔｉ）の組成を選択し
た。
用のゾルを製造するための出発物質としては、Lead ace
tate trihydrate［Ｐｂ（Ｃ2 Ｈ4 Ｏ2 ）・３Ｈ
2 Ｏ］、Titanium iso-propoxide［ＴＩＰ，Ｔｉ（ＯＣ
3 Ｈ7 ）4 ］、Zirconium n-butoxide［ＺＮＢ，Ｚｒ
（ＯＣ4 Ｈ9 ）3 ］を使用し、溶媒としては、Iso-prop
anol［ＩＰＡ，Ｃ3 Ｈ7 ＯＨ］を使用する。また、ゾル
の安定化のための錯化剤としては、Alkanolamine系列の
中実験を行った結果、最適のＤＥＡ（Diethanolamine）
を選択し、触媒としては最終的に酸性触媒の窒酸（ＨＮ
Ｏ3 ）を選択した。本実施形態で用いたＰＺＴゾルの組
成は、ＭＰＢ（Morphotropic phase boundary ）領域と
して知られる５２：４８（Ｚｒ：Ｔｉ）の組成を選択し
た。
【００２４】又、チタン酸鉛（ＰｂＴｉＯ3 ）ゾルの製
造のために、転移金属アルコクサイドのＴＩＰの１モル
に、溶媒としてのＩＰＡの１モルを混合させて溶解させ
た後、加水分解及び重縮合反応の抑制のためにＤＥＡの
１モルを滴下させ、充分に反応し得るように２時間程度
攪拌させる。ここに、Ｐｂ acetetae trihydrateに含有
されている水分（Ｈ2 Ｏ）を除去せずに常温で直接添加
して、加水分解及び重縮合反応に用いた。
造のために、転移金属アルコクサイドのＴＩＰの１モル
に、溶媒としてのＩＰＡの１モルを混合させて溶解させ
た後、加水分解及び重縮合反応の抑制のためにＤＥＡの
１モルを滴下させ、充分に反応し得るように２時間程度
攪拌させる。ここに、Ｐｂ acetetae trihydrateに含有
されている水分（Ｈ2 Ｏ）を除去せずに常温で直接添加
して、加水分解及び重縮合反応に用いた。
【００２５】次いで、ゾルに薄膜の製造に適合な線形構
造を与えるため、最終的に窒酸（ＨＮＯ3 ）をＩＰＡに
希釈させて添加しチタン酸鉛（ＰｂＴｉＯ3 ）の前駆体
ゾルを製造し、上記ＩＰＡと該製造された前駆体ゾルと
の容積比が約３：１になるように該ＩＰＡを希釈し、コ
ーティング用のゾルを製造する。ここで、本発明に係る
非揮発性メモリ薄膜の製造方法について、図１を参照し
て説明する。
造を与えるため、最終的に窒酸（ＨＮＯ3 ）をＩＰＡに
希釈させて添加しチタン酸鉛（ＰｂＴｉＯ3 ）の前駆体
ゾルを製造し、上記ＩＰＡと該製造された前駆体ゾルと
の容積比が約３：１になるように該ＩＰＡを希釈し、コ
ーティング用のゾルを製造する。ここで、本発明に係る
非揮発性メモリ薄膜の製造方法について、図１を参照し
て説明する。
【００２６】先ず、本実施形態で用いる半導体基板
（１）は、ｐ形のシリコンウエハであって、抵抗が１．
７２〜２．５８Ω・ｃｍの４”ウエハであり、該ウエハ
を２×２ｃｍ2 の大きさに切断した試片をコーティング
用に使用し、半導体基板（１）の汚染を避けるために次
のような工程を順次行う。 １）蒸留水を用いて洗浄及び乾燥する。
（１）は、ｐ形のシリコンウエハであって、抵抗が１．
７２〜２．５８Ω・ｃｍの４”ウエハであり、該ウエハ
を２×２ｃｍ2 の大きさに切断した試片をコーティング
用に使用し、半導体基板（１）の汚染を避けるために次
のような工程を順次行う。 １）蒸留水を用いて洗浄及び乾燥する。
【００２７】２）有機物を除去するため３０分間ＴＣＥ
（Tetrachloroethylene ）にソーキング（soaking ）す
る。 ３）アセトン（Aceton）で５分間洗浄する。 ４）メタノール（Methanol）で５分間洗浄する。 ５）フッ化水素溶液（Ｈ2 Ｏ：ＨＦ＝１０：１）で３分
間洗浄する。
（Tetrachloroethylene ）にソーキング（soaking ）す
る。 ３）アセトン（Aceton）で５分間洗浄する。 ４）メタノール（Methanol）で５分間洗浄する。 ５）フッ化水素溶液（Ｈ2 Ｏ：ＨＦ＝１０：１）で３分
間洗浄する。
【００２８】６）水酸化ナトリウム（ＮＨ4 ＯＨ）で５
分間洗浄する。 ７）蒸留水で洗浄した後、乾燥させる。 上記のように、半導体基板（１）を洗浄及び乾燥した
後、アルミナ（Ａｌ2 Ｏ3 ）の緩衝層（２）を製造する
ため、アルミナ（Ａｌ2 Ｏ3 ）コーティング用のゾルを
０．２μｍフィルターにより濾過した後、半導体基板
（１）上に所定量を滴下しスピンコータを用いて約４０
００ｒｐｍの回転速度で約３０秒間回転させて、スピン
コーティングを施す。
分間洗浄する。 ７）蒸留水で洗浄した後、乾燥させる。 上記のように、半導体基板（１）を洗浄及び乾燥した
後、アルミナ（Ａｌ2 Ｏ3 ）の緩衝層（２）を製造する
ため、アルミナ（Ａｌ2 Ｏ3 ）コーティング用のゾルを
０．２μｍフィルターにより濾過した後、半導体基板
（１）上に所定量を滴下しスピンコータを用いて約４０
００ｒｐｍの回転速度で約３０秒間回転させて、スピン
コーティングを施す。
【００２９】次いで、緩衝層（２）の乾燥段階として
は、溶媒を蒸発しながら８０〜９０℃の温度で１次乾燥
し、殆どの有機物が除去される約４５０℃の温度で２次
乾燥を行って、コーティング工程、１次及び２次乾燥工
程を２回繰返し、約２℃／minの温度変化条件下の電気
炉内で酸素（Ｏ2 ）雰囲気に約６００℃、約３０分間の
熱処理を行って最終緩衝層（２）を形成する。このよう
に製造されたアルミナ（Ａｌ2 Ｏ3 ）の緩衝層（２）の
厚さをα−stepにより測定した結果、１００Å以下であ
った。
は、溶媒を蒸発しながら８０〜９０℃の温度で１次乾燥
し、殆どの有機物が除去される約４５０℃の温度で２次
乾燥を行って、コーティング工程、１次及び２次乾燥工
程を２回繰返し、約２℃／minの温度変化条件下の電気
炉内で酸素（Ｏ2 ）雰囲気に約６００℃、約３０分間の
熱処理を行って最終緩衝層（２）を形成する。このよう
に製造されたアルミナ（Ａｌ2 Ｏ3 ）の緩衝層（２）の
厚さをα−stepにより測定した結果、１００Å以下であ
った。
【００３０】その後、白金電極（３）として白金をスパ
ッタリングし約１００Åの厚さに蒸着して、約６００
℃、約３０分間の熱処理を行った後、チタン酸鉛（Ｐｂ
ＴｉＯ 3 ）（４）のコーティング用のゾルを０．２μｍ
フィルターにより濾過し、上記アルミナ（Ａｌ2 Ｏ3 ）
（２）と同様な方法で１００Å以下の厚さにコーティン
グする。
ッタリングし約１００Åの厚さに蒸着して、約６００
℃、約３０分間の熱処理を行った後、チタン酸鉛（Ｐｂ
ＴｉＯ 3 ）（４）のコーティング用のゾルを０．２μｍ
フィルターにより濾過し、上記アルミナ（Ａｌ2 Ｏ3 ）
（２）と同様な方法で１００Å以下の厚さにコーティン
グする。
【００３１】次いで、上記チタン酸鉛（ＰｂＴｉＯ3 ）
（４）の薄膜を約８０℃の温度の熱板（Hot plate ）で
約５分間乾燥して溶媒を蒸発させた後、約４５０℃の温
度で約５分間の熱処理を行って薄膜内の有機物を除去す
る。その後、このような乾燥段階を経てチタン酸鉛（Ｐ
ｂＴｉＯ3 ）（４）の薄膜を約５００℃で約３０分間維
持させて結晶状の薄膜に転移させ、該結晶状の薄膜の上
にＰＺＴ薄膜（５）をチタン酸鉛（ＰｂＴｉＯ3 ）
（４）薄膜を製造するときと同様な方法でコーティン
グ、乾燥、及び熱処理を施して、最終的に約３０００Å
厚さのＰＺＴ薄膜（５）を製造する。
（４）の薄膜を約８０℃の温度の熱板（Hot plate ）で
約５分間乾燥して溶媒を蒸発させた後、約４５０℃の温
度で約５分間の熱処理を行って薄膜内の有機物を除去す
る。その後、このような乾燥段階を経てチタン酸鉛（Ｐ
ｂＴｉＯ3 ）（４）の薄膜を約５００℃で約３０分間維
持させて結晶状の薄膜に転移させ、該結晶状の薄膜の上
にＰＺＴ薄膜（５）をチタン酸鉛（ＰｂＴｉＯ3 ）
（４）薄膜を製造するときと同様な方法でコーティン
グ、乾燥、及び熱処理を施して、最終的に約３０００Å
厚さのＰＺＴ薄膜（５）を製造する。
【００３２】次いで、上記ＰＺＴ薄膜（５）上に上部電
極（６）として白金を半径約０．５ｍｍの点電極形態に
蒸着形成して、最終試片の製造を終了する。図２及び図
３は、Ｘ−線回折分析で測定した非揮発性メモリ薄膜の
特性測定結果を示したもので、従来のＳｉ／ＳｉＯ2 ／
Ｐｔ／ＰＺＴ薄膜の場合は、図３に示すように、７００
℃の温度でも純粋なペロブスカイト相を得ることが難し
く、単斜晶構造のパイロクロロ相のような第２相が形成
されるが、本発明のＳｉ／Ａｌ2 Ｏ3 ／Ｐｔ／ＰｂＴｉ
Ｏ3 ／ＰＺＴ薄膜においては、図２に示すように、５５
０℃の低温で純粋なペロブスカイト単一相が形成され、
７５０℃の高温でも第２相を形成せずに単一相を維持し
ている。
極（６）として白金を半径約０．５ｍｍの点電極形態に
蒸着形成して、最終試片の製造を終了する。図２及び図
３は、Ｘ−線回折分析で測定した非揮発性メモリ薄膜の
特性測定結果を示したもので、従来のＳｉ／ＳｉＯ2 ／
Ｐｔ／ＰＺＴ薄膜の場合は、図３に示すように、７００
℃の温度でも純粋なペロブスカイト相を得ることが難し
く、単斜晶構造のパイロクロロ相のような第２相が形成
されるが、本発明のＳｉ／Ａｌ2 Ｏ3 ／Ｐｔ／ＰｂＴｉ
Ｏ3 ／ＰＺＴ薄膜においては、図２に示すように、５５
０℃の低温で純粋なペロブスカイト単一相が形成され、
７５０℃の高温でも第２相を形成せずに単一相を維持し
ている。
【００３３】図４及び図５は、ＡＥＳ分析で薄膜の拡散
程度及び界面状態を分析した結果を示したもので、従来
のＳｉ／ＳｉＯ2 ／Ｐｔ／ＰＺＴ薄膜は、図５に示すよ
うに、多孔性の白金電極を経て基板物質のシリコンがＰ
ＺＴ薄膜の内部に拡散され、ＰＺＴ薄膜内の鉛（Ｐｂ）
が基板に急激に拡散されて不均一の組成を示している
が、本発明のＳｉ／Ａｌ2 Ｏ3 ／Ｐｔ／ＰｂＴｉＯ3 ／
ＰＺＴ薄膜においては、図４に示すように、拡散防止層
のアルミナ（Ａｌ2 Ｏ3 ）薄膜が拡散を効果的に制御
し、均一な組成を示している。
程度及び界面状態を分析した結果を示したもので、従来
のＳｉ／ＳｉＯ2 ／Ｐｔ／ＰＺＴ薄膜は、図５に示すよ
うに、多孔性の白金電極を経て基板物質のシリコンがＰ
ＺＴ薄膜の内部に拡散され、ＰＺＴ薄膜内の鉛（Ｐｂ）
が基板に急激に拡散されて不均一の組成を示している
が、本発明のＳｉ／Ａｌ2 Ｏ3 ／Ｐｔ／ＰｂＴｉＯ3 ／
ＰＺＴ薄膜においては、図４に示すように、拡散防止層
のアルミナ（Ａｌ2 Ｏ3 ）薄膜が拡散を効果的に制御
し、均一な組成を示している。
【００３４】図６及び図７は、非揮発性メモリ薄膜の熱
処理温度に応じた誘電常数及び誘電損失を示したグラフ
で、本発明に係る薄膜の誘電特性がチタン酸鉛（ＰｂＴ
ｉＯ 3 ）の相促進層のない従来薄膜に比べて２〜３倍以
上改善されている。図８は、非揮発性メモリ薄膜の疲労
（Fatigue ）特性を示したもので、半導体に５Ｖの電圧
を印加して疲労特性を測定した結果、本発明のＳｉ／Ａ
ｌ2 Ｏ3 ／Ｐｔ／ＰｂＴｉＯ3 ／ＰＺＴ薄膜は、１０11
の疲労サイクルでも約５％程度の物性低下にとどまり、
安定な薄膜であることが分かる。
処理温度に応じた誘電常数及び誘電損失を示したグラフ
で、本発明に係る薄膜の誘電特性がチタン酸鉛（ＰｂＴ
ｉＯ 3 ）の相促進層のない従来薄膜に比べて２〜３倍以
上改善されている。図８は、非揮発性メモリ薄膜の疲労
（Fatigue ）特性を示したもので、半導体に５Ｖの電圧
を印加して疲労特性を測定した結果、本発明のＳｉ／Ａ
ｌ2 Ｏ3 ／Ｐｔ／ＰｂＴｉＯ3 ／ＰＺＴ薄膜は、１０11
の疲労サイクルでも約５％程度の物性低下にとどまり、
安定な薄膜であることが分かる。
【００３５】このように、本発明に係る非揮発性メモリ
薄膜においては、強誘電性及び非揮発性のメモリとして
要求される、低温でペロブスカイト単一相の形成、鉛
（Ｐｂ）の揮発による組成比不一致の抑制、高温で物性
低下の抑制、及び低い印加電圧で典型的なＰ−Ｅ履歴曲
線の発現及び１０11以上の疲労サイクルでも疲労現象が
現れない、等の優秀な薄膜の特性を有している。
薄膜においては、強誘電性及び非揮発性のメモリとして
要求される、低温でペロブスカイト単一相の形成、鉛
（Ｐｂ）の揮発による組成比不一致の抑制、高温で物性
低下の抑制、及び低い印加電圧で典型的なＰ−Ｅ履歴曲
線の発現及び１０11以上の疲労サイクルでも疲労現象が
現れない、等の優秀な薄膜の特性を有している。
【００３６】
【発明の効果】上述したように、請求項１記載の発明に
よると、アルミナ（Ａｌ2 Ｏ3 ）緩衝膜の助けを受け
て、半導体基板と電極間の接着力を増加させると共に、
半導体基板と白金電極間の界面において相互拡散防止に
も優れた効果があり、結果的に非揮発性メモリ用のＰＺ
Ｔ薄膜の安定化を図ることができる。また、チタン酸鉛
（ＰｂＴｉＯ3 ）促進層の形成により、従来のメモリ用
の非揮発性メモリ薄膜よりもペロブスカイト相の形成温
度が大幅に低下し、第２相の生成を防止するため、非揮
発性メモリ素子の誘電特性、疲労特性及び信頼性を大き
く向上させることができる。さらに、アルミナ（Ａｌ 2
Ｏ 3 ）緩衝層及びチタン酸鉛（ＰｂＴｉＯ 3 ）促進層を
形成する際に、約４５０℃の温度で２次乾燥が行われる
ので、コーティング用ゾルに含有されている有機物が効
果的に除去され、純度の高いアルミナ（Ａｌ 2 Ｏ 3 ）緩
衝層及びチタン酸鉛（ＰｂＴｉＯ 3 ）促進層を形成する
ことができる。
よると、アルミナ（Ａｌ2 Ｏ3 ）緩衝膜の助けを受け
て、半導体基板と電極間の接着力を増加させると共に、
半導体基板と白金電極間の界面において相互拡散防止に
も優れた効果があり、結果的に非揮発性メモリ用のＰＺ
Ｔ薄膜の安定化を図ることができる。また、チタン酸鉛
（ＰｂＴｉＯ3 ）促進層の形成により、従来のメモリ用
の非揮発性メモリ薄膜よりもペロブスカイト相の形成温
度が大幅に低下し、第２相の生成を防止するため、非揮
発性メモリ素子の誘電特性、疲労特性及び信頼性を大き
く向上させることができる。さらに、アルミナ（Ａｌ 2
Ｏ 3 ）緩衝層及びチタン酸鉛（ＰｂＴｉＯ 3 ）促進層を
形成する際に、約４５０℃の温度で２次乾燥が行われる
ので、コーティング用ゾルに含有されている有機物が効
果的に除去され、純度の高いアルミナ（Ａｌ 2 Ｏ 3 ）緩
衝層及びチタン酸鉛（ＰｂＴｉＯ 3 ）促進層を形成する
ことができる。
【００３７】請求項２記載の発明によれば、アルミナ
（Ａｌ2 Ｏ3 ）緩衝層及びチタン酸鉛（ＰｂＴｉＯ3 ）
促進層の合計厚さが２００Å以下となるので、非揮発性
メモリ薄膜の厚さの増加を極力抑制することができる。
（Ａｌ2 Ｏ3 ）緩衝層及びチタン酸鉛（ＰｂＴｉＯ3 ）
促進層の合計厚さが２００Å以下となるので、非揮発性
メモリ薄膜の厚さの増加を極力抑制することができる。
【図１】 本発明に係る非揮発性メモリ薄膜の一実施形
態を示す断面構造図
態を示す断面構造図
【図２】 本発明の非揮発性メモリ薄膜の温度に対する
結晶化挙動を示す線図
結晶化挙動を示す線図
【図３】 従来の非揮発性メモリ薄膜の温度に対する結
晶化挙動を示す線図
晶化挙動を示す線図
【図４】 本発明の非揮発性メモリ薄膜の組成、拡散及
び界面状態を示す線図
び界面状態を示す線図
【図５】 従来の非揮発性メモリ薄膜の組成、拡散及び
界面状態を示す線図
界面状態を示す線図
【図６】 本発明の非揮発性メモリ薄膜の熱処理温度に
対する誘電常数及び誘電損失を示す線図
対する誘電常数及び誘電損失を示す線図
【図７】 従来の非揮発性メモリ薄膜の熱処理温度に対
する誘電常数及び誘電損失を示す線図
する誘電常数及び誘電損失を示す線図
【図８】 非揮発性メモリ薄膜の疲労現象を示す線図
１：半導体基板 ２：アルミナ（Ａｌ2 Ｏ3 ）の緩衝層 ３：白金電極 ４：チタン酸鉛（ＰｂＴｉＯ3 ）の促進層 ５：ＰＺＴ薄膜
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 29/788 29/792 (56)参考文献 特開 平８−181289（ＪＰ，Ａ) 特開 平８−236708（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/10 451 G11C 11/22 H01L 21/8242 H01L 21/8247 H01L 27/108 H01L 29/788 H01L 29/792
Claims (2)
- 【請求項１】半導体基板（１）上にアルミナ（Ａｌ 2 Ｏ
3 ）緩衝層（２）を蒸着形成する工程と、該アルミナ
（Ａｌ 2 Ｏ 3 ）緩衝層（２）上に白金電極（３）を蒸着
形成する工程と、該白金電極（３）上にチタン酸鉛（Ｐ
ｂＴｉＯ 3 ）促進層（４）を蒸着形成する工程と、該チ
タン酸鉛（ＰｂＴｉＯ 3 ）促進層（４）上にＰＺＴ薄膜
（５）を蒸着形成する工程と、を含んで構成される非揮
発性メモリ薄膜の製造方法であって、 前記アルミナ（Ａｌ 2 Ｏ 3 ）緩衝層（２）及びチタン酸
鉛（ＰｂＴｉＯ 3 ）促進層（４）を蒸着する工程は、夫
々、アルミナ（Ａｌ 2 Ｏ 3 ）及びチタン酸鉛（ＰｂＴｉ
Ｏ 3 ）コーティング用ゾルをフィルターにより濾過して
半導体基板（１）上に所定量を滴下する工程と、スピン
コータを用いて約４０００ｒｐｍの回転速度で約３０秒
間回転させスピンコーティングを行う工程と、８０〜９
０℃の温度で溶媒を蒸発しながら１次乾燥を行う工程
と、約４５０℃の温度で２次乾燥を行う工程と、スピン
コーティングを行う工程、１次乾燥及び２次乾燥を行う
工程を２回繰返した後、約２℃／ｍｉｎの温度変化条件
下の電気炉内で酸素（Ｏ 2 ）雰囲気で約６００℃、約３
０分間の熱処理を施す工程と、を含んで構成されること
を特徴とする非揮発性メモリ薄膜の製造方法 。 - 【請求項２】前記アルミナ（Ａｌ 2 Ｏ 3 ）緩衝層（２）
及びチタン酸鉛（ＰｂＴｉＯ 3 ）促進層（４）は、夫々
１００Å以下の厚さに形成されることを特徴とする請求
項１記載の非揮発性メモリ薄膜の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR38203/1996 | 1996-09-04 | ||
| KR1019960038203A KR100234000B1 (ko) | 1996-09-04 | 1996-09-04 | 피제트티 박막 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10116965A JPH10116965A (ja) | 1998-05-06 |
| JP3118702B2 true JP3118702B2 (ja) | 2000-12-18 |
Family
ID=19472708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09239920A Expired - Fee Related JP3118702B2 (ja) | 1996-09-04 | 1997-09-04 | 非揮発性メモリ薄膜の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3118702B2 (ja) |
| KR (1) | KR100234000B1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980082687A (ko) * | 1997-05-08 | 1998-12-05 | 김영환 | 다층 구조를 이용한 강유전체 캐패시터 및 그 제조 방법 |
| US6611014B1 (en) | 1999-05-14 | 2003-08-26 | Kabushiki Kaisha Toshiba | Semiconductor device having ferroelectric capacitor and hydrogen barrier film and manufacturing method thereof |
| US7335552B2 (en) * | 2002-05-15 | 2008-02-26 | Raytheon Company | Electrode for thin film capacitor devices |
| KR100649580B1 (ko) * | 2003-12-15 | 2006-11-28 | 삼성전기주식회사 | 스핀코팅에 의한 적층세라믹 커패시터의 제조방법 및적층세라믹 커패시터 |
| JPWO2008075641A1 (ja) * | 2006-12-20 | 2010-04-08 | 株式会社アルバック | 多層膜形成方法及び多層膜形成装置 |
| CN108727020B (zh) * | 2017-04-24 | 2021-07-06 | 大连理工大学 | 一种锆钛酸铅薄膜及其制备方法 |
-
1996
- 1996-09-04 KR KR1019960038203A patent/KR100234000B1/ko not_active IP Right Cessation
-
1997
- 1997-09-04 JP JP09239920A patent/JP3118702B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980019932A (ko) | 1998-06-25 |
| KR100234000B1 (ko) | 1999-12-15 |
| JPH10116965A (ja) | 1998-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0766292B1 (en) | Method for producing ferroelectric film element, and ferroelectric film element and ferroelectric memory element produced by the method | |
| JP3113141B2 (ja) | 強誘電体結晶薄膜被覆基板、その製造方法及び強誘電体結晶薄膜被覆基板を用いた強誘電体薄膜デバイス | |
| JP3162717B2 (ja) | 集積回路の製造方法 | |
| JP3412051B2 (ja) | キャパシタ | |
| KR100308190B1 (ko) | 강유전 결정 물질 형성을 위한 공정 중 발생하는 파이로클로르를 제거하는 방법 | |
| US6528863B1 (en) | Perovskite-containing composite material, method of manufacturing said material, electronic component and module | |
| JP3118702B2 (ja) | 非揮発性メモリ薄膜の製造方法 | |
| JPH0812494A (ja) | 酸化物結晶薄膜の製造方法及び薄膜素子 | |
| JP3105081B2 (ja) | 強誘電体薄膜の製造方法 | |
| JP3105080B2 (ja) | 強誘電体薄膜の製造方法 | |
| JPH104181A (ja) | 強誘電体素子及び半導体装置 | |
| JP4416230B2 (ja) | 電子装置の製造方法 | |
| JP3585406B2 (ja) | 結晶化セラミック膜の製造方法及びそのセラミック膜 | |
| JP3366212B2 (ja) | 強誘電体薄膜素子の製造方法、強誘電体薄膜素子及び強誘電体メモリ装置 | |
| JP3363091B2 (ja) | 誘電体メモリの製造方法 | |
| JP3924928B2 (ja) | 強誘電体材料及び強誘電体メモリ | |
| JP2000031411A (ja) | 強誘電体薄膜の製造方法 | |
| JPH0695443B2 (ja) | 強誘電体薄膜の製造方法 | |
| JPH09321234A (ja) | 強誘電体薄膜素子の製造方法、強誘電体薄膜素子、及び強誘電体メモリ素子 | |
| JPH065947A (ja) | 強誘電体薄膜の製造方法 | |
| EP1195799A1 (en) | High pressure process for the formation of crystallized ceramic films at low temperatures | |
| Voisard et al. | Sol-gel processing of pnzst thin films on TiPt and TacPt metallizations | |
| US6852549B2 (en) | Ferroelectric thin film processing for ferroelectric field-effect transistor | |
| JP3456434B2 (ja) | 強誘電体メモリの製造方法 | |
| JPH10287983A (ja) | チタン含有セラミックス薄膜の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071013 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081013 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |