JP3412051B2 - キャパシタ - Google Patents

キャパシタ

Info

Publication number
JP3412051B2
JP3412051B2 JP13678893A JP13678893A JP3412051B2 JP 3412051 B2 JP3412051 B2 JP 3412051B2 JP 13678893 A JP13678893 A JP 13678893A JP 13678893 A JP13678893 A JP 13678893A JP 3412051 B2 JP3412051 B2 JP 3412051B2
Authority
JP
Japan
Prior art keywords
film
layer
electrode
capacitor
pzt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13678893A
Other languages
English (en)
Other versions
JPH06326270A (ja
Inventor
幸夫 福田
克裕 青木
明俊 西村
乾 沼田
Original Assignee
日本テキサス・インスツルメンツ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本テキサス・インスツルメンツ株式会社 filed Critical 日本テキサス・インスツルメンツ株式会社
Priority to JP13678893A priority Critical patent/JP3412051B2/ja
Priority to US08/242,924 priority patent/US5508953A/en
Publication of JPH06326270A publication Critical patent/JPH06326270A/ja
Application granted granted Critical
Publication of JP3412051B2 publication Critical patent/JP3412051B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、強誘電体層（特にチタ
ン酸ジルコン酸鉛（ＰＺＴ）膜）を有するキャパシタに
関するものである。
【０００２】
【従来の技術】例えばダイナミックＲＡＭのメモリセル
のキャパシタを構成する絶縁膜（誘電体膜）としては、
ＳｉＯ2 とＳｉ3 Ｎ4 とＳｉＯ2 とが順次積層された構
造のＯＮＯ膜が使われている。
【０００３】しかし、このＯＮＯ膜の実効的な比誘電率
は約５程度と小さいため、２５６Ｍｂ以降の大容量メモ
リに適用した場合、面積的な制約下でキャパシタ誘電体
膜の膜厚を薄くしたり、面積を拡張するために複雑な形
状が要求される等、プロセス的に大きな困難を伴う。
【０００４】これに対して、ペロブスカイト結晶構造型
の強誘電体材料は、比誘電率が数１００から数１０００
と極めて大きいことから、将来のダイナミックＲＡＭ用
のキャパシタの絶縁膜材料として注目されている。
【０００５】こうした強誘電体材料のうちＰｂ（Ｚｒ，
Ｔｉ）Ｏ3 で示されるＰＺＴ膜を用いた従来のキャパシ
タは、下記の如くに構成されている。
【０００６】図13は、キャパシタを概略的に示すもので
あり、図中の21は絶縁基板、３は下部配線層（ポリシリ
コン）、13はバリアメタル層、６は下部電極、７はＰＺ
Ｔ膜、８はアルミニウム上部電極を示している。
【０００７】このキャパシタにおいて、ＰＺＴ膜７はＣ
ＶＤ法（化学的気相成長法）、スパッタ法あるいはゾル
ーゲル法等により形成されるが、ＰＺＴが酸化物である
ことから、その形成は酸素雰囲気中で行われる。このた
め、下部電極６としては、耐酸化性の優れた金属材料で
ある白金（Ｐｔ）やパラジウム（Ｐｄ）が用いられてい
る。
【０００８】ところが、従来、ＰｔやＰｄ電極上にＰＺ
Ｔを形成しようとした場合、得られるＰＺＴ膜は、その
基本的元素である鉛（Ｐｂ）とチタン（Ｔｉ）が異常に
不足してしまうという問題があった。このため、得られ
たＰＺＴ膜は、強誘電体材料としての性能指標である残
留分極密度や抗電界強度等の特性が著しく劣化してしま
う。
【０００９】
【発明に至る経過】上記のように、ＰＺＴ膜中でＰｂと
Ｔｉが不足する原因を本発明者が検討したところ、材料
分析の結果、以下のようにその原因が明らかになった。
【００１０】まず、Ｐｂに関しては、従来、Ｐｂの蒸気
圧がＰＺＴの形成温度（焼結温度）で比較的高いことか
ら、膜の表面から蒸発するためと考えられていた。しか
し、分析の結果、ＰＺＴ中のＰｂは下部電極やバリアメ
タル層へ激しく拡散して、これらと金属間化合物を形成
し、さらには下部配線のポリシリコン中にまで拡散して
いることが明らかになった。
【００１１】一方、Ｔｉが不足する原因は、ＰＺＴの形
成温度において、下部電極であるＰｄやＰｔとバリアメ
タルであるＴｉとが相互拡散してこれらの金属間化合物
を形成するためであり、この過程において、金属間化合
物の熱力学的安定相に対して不足する分のＴｉ原子がＰ
ＺＴから供給されるためである。
【００１２】こうした分析結果を図14〜20について詳述
すると、本発明者は、ＰＺＴ薄膜の焼結過程において起
こる現象をＳＩＭＳ法等を用いて以下に述べるように検
討した結果、焼結過程において下地電極（Ｐｔ／Ｔｉ）
とＰＺＴ原料との間で複雑な反応が起き、ＰＺＴの構成
元素であるＰｂとＴｉの組成ずれが起きていることが判
明したのである。
【００１３】分析に際して、次の (1)〜(3) の測定を行
った。 (1) 窒素雰囲気中にて、Ｐｔ（膜厚200nm)／Ｔｉ（膜厚
50nm）／ＳｉＯ2 （膜厚100nm)／Ｓｉ基板に、 400℃、
600℃、 800℃で１時間の熱処理を施し、Ｘ線回折法に
よって生成物質を解析した。
【００１４】(2) Ｐｂ（0.1mol／ｌ）：Ｔｉ(0.05mol／
ｌ）：Ｚｒ(0.05mol／ｌ）及びＤＥＡ（ジエタノールア
ミン）（1.4mol／ｌ）からなるゾルーゲル溶液を 420℃
で熱分解させることによって生成させたＰＺＴアモルフ
ァス粉末を試料として、常温から 900℃の温度範囲にお
ける熱重量測定（ＴＧＡ）を行い、ＰＺＴ粉末からの成
分蒸発量を調べた。
【００１５】(3) Ｓｉ基板上に形成したＳｉＯ2 ／Ｔｉ
／Ｐｔ膜上に上記の溶液をスピンコート法によって塗布
し、 600℃、１時間の焼結処理を施して膜厚2400ÅのＰ
ＺＴ薄膜を形成した。この試料の深さ方向の濃度分布を
ＳＩＭＳ法により調べた。また、基板上に乾燥ゲル膜、
アモルファス膜、及び異なる条件で焼結処理を施して形
成した膜厚1000ÅのＰＺＴ薄膜の鉛の深さ方向濃度分布
を図18に示すようにＸＰＳによって調べた。
【００１６】これらの測定結果をそれぞれ説明する。
【００１７】Ｐｔ／Ｔｉ膜の熱反応について：図14に、
窒素雰囲気にて熱処理を施したＰｔ／Ｔｉ膜のＸ線回折
パターンの温度依存性を示す。熱処理温度の上昇に伴
い、ＴｉＯ2(Rutile) の（101)回折とＰｔの（200)回折
のピーク強度が強くなっている。 400℃で熱処理を施し
た試料では、Ｔｉ5 Ｏ9(Triclinic)の（200)回折が見ら
れ、 800℃で熱処理を施した試料では、ＴｉＯ2(Rutil
e) の（110)回折が見られる。
【００１８】図15に38〜42度のＸ線回折パターンを示
す。未熱処理の試料ではＰｔの（111)回折ピークである
39.68度が見られる。 400℃で熱処理を施した試料で
は、このピークが高角度側の 39.86度にシフトしてい
る。 600℃で熱処理を施した試料では、Ｐｔ−Ｔｉ金属
間反応によって形成されたＰｔ3 Ｔｉの（004)回折と考
えられる 39.96度にシフトしている。さらに、 800℃で
熱処理をした試料もまた同じ回折角 39.96度を示してい
る。
【００１９】以上のように、Ｐｔ／Ｔｉ膜の熱処理時に
おける反応過程は、温度に依存して複雑な挙動を示す。
【００２０】ＰＺＴ粉末の熱重量測定（ＴＧＡ）につい
て：図16に、溶液を 420℃で熱分解することによって形
成させたＰＺＴアモルファス粉末の熱重量測定結果を示
す。室温から 200℃の温度範囲における重量減少は、粒
子表面に吸着した水分やＣＯ2 などの離脱によるものと
考えられる。 700℃までは顕著な重量変化は見られない
が、 700℃以上でわずかな重量減少が見られる。 900℃
において 0.4wt％の重量減少が見られる。ＰｂＺｒ0.5
Ｔｉ0.5 Ｏ3のＰｂの総重量は63.9wt％であることを考
えると、この重量の減少がＰｂの蒸発によるとしても、
ＰＺＴ薄膜のＰｂ濃度変化にはほとんど影響を与えない
ことがわかる。
【００２１】ＳＩＭＳによるＰＺＴ薄膜の組成分析につ
いて：図17に、ＳＩＭＳで分析したＰｂ、Ｚｒ、Ｔｉ、
Ｐｔの深さ方向の二次イオン強度分布を示す。
【００２２】ａ）Ｐｂの二次イオン強度分布：Ｐｂの仕
込組成が 20atm％であるのに対して、膜の深さ中央部で
５〜６ atm％と極めて低い値を示している。さらに基板
側を見ると、ＰｂはＰｔ／Ｔｉ層を通過して下層のＳｉ
Ｏ2 やＳｉ基板にまで達している。
【００２３】ｂ）Ｚｒの二次イオン強度分布：Ｚｒの二
次イオン強度は深さ依存性を示さず、一定である。さら
に、Ｐｔ層への拡散も少なく、分析時のスパッタリング
により発生する界面の不均一さを考慮すると、Ｐｔ層へ
のＺｒの拡散量は無視できると考えられる。
【００２４】ｃ）Ｔｉの二次イオン強度分布：ＴｉとＰ
ｔの二次イオン強度を見ると、Ｐｔ層内にＴｉが侵入し
ていることが判る。さらに、Ｘ線回折法の結果で明らか
になったように、これらの金属間化合物を形成したと考
えられる。
【００２５】ＰＺＴ層のＸＰＳ分析について：図18に、
Ｐｔ／Ｔｉ膜上に形成した乾燥ゲル膜、アモルファス膜
及び異なる条件で形成したＰＺＴ膜の表面近傍における
Ｐｂ濃度のＸＰＳ分析結果を示す。最表面におけるＰｂ
濃度が15〜21 atm％であるのに対して、５nm〜120nm エ
ッチングした後の濃度は成膜条件にかかわらず５〜６ a
tm％まで著しく減少している。これより、Ｐｂ濃度の著
しい不足は、乾燥ゲルの形成過程、すなわち、 170℃の
低温時において既に発生していたことが明らかになっ
た。
【００２６】以上の結果を考察すると、以下の如くであ
る。
【００２７】Ｐｔ／Ｔｉ電極の反応：図19に示したＰｔ
−Ｔｉ系平衡状態図によると、ＰｔとＴｉはＰｔ8 Ｔ
ｉ、Ｐｔ3 Ｔｉ、Ｐｔ5 Ｔｉ3 、ＰｔＴｉ、ＰｔＴｉ3
などの金属間化合物を形成する。
【００２８】ＰＺＴとＰｔ／Ｔｉ膜間の反応：図20に示
したＰｔ−Ｐｂ平衡状態図からＰｂの挙動を考察する。
ＰｔとＰｂは290℃以下でＰｔＰｂ4 、ＰｔＰｂ及びＰ
ｔ3 Ｐｂなどの金属間化合物を形成する。上述したＸＰ
Ｓの分析結果によると、Ｐｂは乾燥ゲルの形成温度であ
る 170℃でＰｔ層に向かって拡散しているが、ＳＩＭＳ
の分析結果ではＰｔ層に蓄積されていない。このこと
は、 600℃ではＰｔＰｂX よりもＰｔＴｉX の方が、熱
力学的に安定であることを示唆している。
【００２９】Ｐｂ濃度が仕込組成より低くなる現象につ
いて、一般には、焼結処理の際にＰＺＴ膜表面からＰｂ
またはＰｂＯとして蒸発していくものと考えられてい
る。しかし、実際にはＰＺＴ膜表面からの蒸発量はわず
かであって、以上の分析結果からみて、そのほとんどが
基板に拡散している。さらに、Ｓｉ中でもＰｂが検出さ
れていることから、Ｐｔ／Ｔｉ層を通過したＰｂはＳｉ
Ｏ2 に固溶し、さらにＳｉ基板へと拡散する。
【００３０】図19に示したＰｔ−Ｔｉ平衡状態図からＴ
ｉの挙動を考察する。上述したように、基板のＰｔとＴ
ｉは、熱処理によって主にＰｔ3 Ｔｉを形成する。Ｐｔ
／Ｔｉ膜上でＰＺＴ薄膜を焼結すると、ＰｔとＴｉが金
属間化合物を形成するのと同時に、ＰＺＴ膜中のＴｉも
Ｐｔ層に吸収されて金属間化合物を形成するものと考え
られる。従って、ＰＺＴ膜中のＴｉ濃度の低減を防止す
るためには、Ｐｔ膜厚は可能な限り薄くすること及びＴ
ｉの目減り量を考慮してゾルーゲル原料の仕込組成を設
定する必要がある。
【００３１】以上、Ｐｔ／Ｔｉ膜上にＰＺＴ薄膜を形成
する過程において起こる反応をＳＩＭＳ、ＸＰＳ、ＸＲ
Ｄを用いて解析した。これをまとめると、特にゾルーゲ
ル法によって形成されるＰＺＴ膜の組成は、熱処理に伴
うＰｂの基板側への拡散とＴｉ−Ｐｔ間の反応に大きく
影響される。特にＰｂの拡散現象は 170℃程度の低温に
おいても著しい。Ｔｉ濃度の減少は、焼結処理時に発生
するＰｔとの合金反応に起因する。また、ＰＺＴ膜中の
ＺｒはＰｔ層に対して極めて安定である。
【００３２】
【発明が解決しようとする課題】本発明の目的は、ＰＺ
Ｔ等の強誘電体膜の組成の変動を抑えてその本来の性能
を維持し、優れた電気的特性を得ることができるキャパ
シタを提供することにある。 本発明の別の目的は、強誘
電体膜の形成に際して製膜の簡略化及び安定化を図れる
キャパシタを提供することにある。 本発明の別の目的
は、強誘電体膜の形成に際して下地層の電気的特性の劣
化を防止するとともに、安定な電極構造が得られるキャ
パシタを提供することにある。
【００３３】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明のキャパシタは、導電層と、上記導電層上
に形成されたバリアメタル層と、上記バリアメタル層上
に形成された拡散バリア層と、上記拡散バリア層上に形
成された第１の電極と、上記第１の電極上に形成された
強誘電体膜と、上記強誘電体膜上に形成された第２の電
極とを有し、上記拡散バリア層が上記強誘電体膜の形成
時における上記強誘電体膜に含有される第１の金属元素
の上記バリアメタル層側への拡散を防止する金属物質に
より構成され、上記第１の電極が上記強誘電体膜に含有
される第２の金属元素と金属間化合物を形成し得る金属
元素と上記第２の金属元素とを含有する金属電極であ
る。
【００３４】本発明のキャパシタにおいては、上記第１
の電極が上記第１の金属元素を含有することが好まし
い。また、上記第１の金属元素が鉛であり、上記第２の
金属元素がチタンであり、上記第３の金属元素が白金で
あり、上記拡散バリア層がタングステンにより構成され
ることが好ましい。更には、上記バリアメタル層がチタ
ンを含有し、上記第２の電極がアルミニウムを含有する
ことが好ましい。
【００３５】更に、本発明のキャパシタにおいては、上
記導電層がポリシリコン層又は半導体基板の主面に形成
された不純物拡散シリコン層であることが好ましい。
【００３６】
【００３７】
【００３８】
【００３９】
【実施例】以下、本発明を実施例について説明する。
【００４０】図１は、ＰＺＴ強誘電体膜を用いた本発明
によるキャパシタの一例を概略的に示すものである。
【００４１】このキャパシタにおいて特徴的な構成は、
図13に示した従来例と比べて、チタン酸ジルコン酸鉛
（ＰＺＴ）からなる強誘電体膜17の下部電極16が白金
（Ｐｔ）とチタン（Ｔｉ）及びその金属間化合物からな
り、かつ、この下部電極16下に鉛（Ｐｂ）に対する拡散
バリアとして機能するタングステン（Ｗ）層18が設けら
れていることである。
【００４２】拡散バリア層18と下部配線層３との間に
は、チタン（Ｔｉ）及び／又はチタン合金（例えば窒化
チタン（ＴｉＮ））からなるバリアメタル層13が設けら
れ、また上部電極８がアルミニウム（又はＴｉ）で形成
されている点は、従来例と同様である。また、下部配線
層３はポリシリコン層からなっていてよいが、図２のよ
うに、例えばＰ- 型シリコン基板１に拡散法で形成され
たＮ+ 型半導体領域３であってもよい（但し、図中の10
は絶縁膜である）。
【００４３】上記の強誘電体膜（ＰＺＴ膜）17は後述の
ゾルーゲル法や、ＣＶＤ法又はスパッタで膜厚 500〜10
0,000 Åに製膜してよい。また、上記の下部電極16の膜
厚は500〜10,000Åがよい。
【００４４】また、上記の拡散バリア層18の膜厚は 100
〜10,000Å、バリアメタル層13の膜厚は 100〜10,000Å
であることが望ましい。また、上部電極８の膜厚は 100
〜100,000 Åとしてよい。これらの各層18、13、８はそ
れぞれ、公知のスパッタリング法や真空蒸着法によって
形成することができる。
【００４５】本例によれば、上記した如く、拡散バリア
層18の存在によって、ＰＺＴ膜17の形成時（膜乾燥時や
酸化焼結時等）においてその基本金属成分であるＰｂが
下部電極16からバリアメタル層13、更には下部配線層３
やシリコン層１へ拡散することを効果的に防止若しくは
減少させることができる。
【００４６】また、下部電極16をＰｔとＴｉとの金属間
化合物で形成しているため、この下部電極の構成金属元
素が既に熱力学的に安定した相をなしていて、Ｔｉ原子
が十分に存在していることになる。この結果、ＰＺＴ膜
17からはもはやＴｉ原子が下部電極16へ供給されること
がなく若しくはその供給量が大幅に減少する。
【００４７】図３には、本例のキャパシタ構造につい
て、図17で述べたと同様にしてＰｂ、Ｚｒ、Ｔｉ、Ｐ
ｔ、更にはＷの深さ方向の二次イオン強度分布の分析結
果を示す。これによれば、次のことが明らかである。
【００４８】ａ）Ｐｂの二次イオン強度分布：ＰｂのＰ
ＺＴ層内での二次イオン強度が図17のそれと比較する
と、強度は高くて減少はみられず、そしてＰｂはＷ層内
で著しく減少しており、下層のＳｉＯ2 やＳｉ基板にま
で達しておらず、Ｗ層のＰｂバリヤー効果が大である。
【００４９】ｂ）Ｚｒの二次イオン強度分布：Ｚｒは深
さ依存性を示さず、一定である。さらに、Ｐｔ−Ｔｉ層
への拡散も少なく、Ｐｔ−Ｔｉ層へのＺｒの拡散量は無
視できると考えられる。
【００５０】ｃ）Ｔｉの二次イオン強度分布：Ｔｉの二
次イオン強度はＰＺＴ層内では図17のそれと比較する
と、強度は殆ど変化がない。
【００５１】以上の分析結果から、本例のキャパシタ及
びその電極構造によって、次の（１）〜（５）に示す顕
著な効果をもたらすことができる。
【００５２】（１）ＰＺＴ膜の膜組成が維持され、化学
量論比の強誘電体薄膜が得られるため、優れた電気的特
性（高残留分極密度、低抗電界強度、低リーク電流密
度、高絶縁耐圧等）が得られる。
【００５３】（２）強誘電体薄膜の形成時にＰｂやＴｉ
を過剰に供給する必要がないことから、製膜法の簡略
化、安定化が図れる。
【００５４】（３）一般に、強誘電体材料の構成元素は
シリコン基板に拡散した場合、電気的特性の劣化要因と
なるが、これを防止できる。
【００５５】（４）下部電極を薄くしても、Ｔｉの拡散
が効果的に防止されるため、下部電極の厚みを極力薄く
でき、このため、貴金属であるＰｔの使用量を軽減でき
る。
【００５６】（５）最も単純でありながら、強誘電体薄
膜の形成に対して安定な電極構造を形成できる。
【００５７】本例によるキャパシタ及びその電極構造
は、上記した顕著な効果を奏することから、半導体メモ
リ装置、例えばダイナミックＲＡＭのメモリセルのキャ
パシタ（例えばスタック型のもの）に用いると極めて有
利である。図４及び図５に、ダイナミックＲＡＭのメモ
リセルの一例を示す。
【００５８】Ｐ- 型シリコン基板１の一主面には、フィ
ールド酸化膜２で区画された素子領域が形成され、ここ
に、ＭＯＳトランジスタからなるトランスファゲートＴ
ＲとキャパシタＣＡＰとからなるメモリセルＭ−ＣＥＬ
が設けられている。
【００５９】トランスファゲートＴＲにおいては、Ｎ+
型ソース領域３とＮ+ 型ドレイン領域４が不純物拡散で
それぞれ形成され、これら両領域間にはゲート酸化膜５
を介してワードラインＷＬが設けられ、ドレイン領域４
にはＳｉＯ2 等の絶縁層９、10のコンタクトホール11を
介してビットラインＢＬが接続されている。
【００６０】キャパシタＣＡＰはスタック型と称される
ものであって、ソース領域３上には絶縁層10のコンタク
トホール12を介してバリアメタル層13、拡散バリア層1
8、下部電極16が接続され、この下部電極上にＰＺＴ強
誘電体膜17及び上部電極８が順次積層されている。
【００６１】キャパシタＣＡＰを構成する強誘電体膜17
は、後述する原料溶液を用い、ゾルーゲル法で形成した
膜厚2400ÅのＰＺＴ、即ちＰｂ（Ｚｒ，Ｔｉ）Ｏ3 膜か
らなっている。また、下部電極16は、例えば膜厚 2,000
ÅのＰｔ、Ｔｉ及びこれらの金属間化合物からなり、拡
散バリア層18は膜厚 1,000ÅのＷ層からなり、バリアメ
タル層13は膜厚 1,000ÅのＴｉ層からなっている。ま
た、強誘電体膜と接する上部電極８は膜厚10,000Åのア
ルミニウム（またはＰｔ）層からなっている。
【００６２】次に、このメモリセルＭ−ＣＥＬの作製方
法を図６〜図12について説明する。
【００６３】まず、図６のように、Ｐ- 型シリコン基板
（ウェハ）１上に選択酸化法によりフィールド酸化膜２
を形成し、熱酸化法によるゲート酸化膜５及び化学的気
相成長法によるポリシリコンワードラインＷＬをそれぞ
れ形成し、更に、Ａｓ等のＮ型不純物の熱拡散でＮ+ 型
ソース領域３及びドレイン領域４をそれぞれ形成する。
【００６４】そして、全面に化学的気相成長法で堆積さ
せたＳｉＯ2 絶縁層10に対し、ソース領域３上にフォト
リソグラフィでコンタクトホール12を形成する。
【００６５】次いで、コンタクトホール12においてソー
ス領域３に接合するように、Ｔｉバリアメタル層13、Ｗ
拡散バリア層18、Ｔｉ／Ｐｔ下部電極層16を順次スパッ
タリングによって全面に形成する。
【００６６】次いで、これらの各層をフォトリソグラフ
ィで図７のように同一パターンにパターニングする。
【００６７】次いで、図８のように、下部電極16を含め
全面にスピンコート法又はディップコート法によって、
ゾルーゲル原料溶液27を塗布する。この原料溶液27は、
構成金属元素の有機金属化合物であるＰｂ（ＣＨ3 ＣＯ
Ｏ）2 ・３Ｈ2 Ｏ（酢酸鉛）を0.10mol/l 、Ｔｉ（ｉ−
ＯＣ3 Ｈ7 ）4 （チタニウムイソプロポキシド）を0.05
mol/l 、Ｚｒ（ｉ−ＯＣ3 Ｈ7 ）4 （ジルコニウムイソ
プロポキシド）を0.05mol/l 、そして安定剤であるＮＨ
（Ｃ2 Ｈ4 ＯＨ）2 （ジエタノールアミン：ＤＥＡ）を
1.4mol/l の配合量で、溶剤であるＣＨ3 ＯＣ2 Ｈ4 Ｏ
Ｈ（メトキシエタノール）で希釈した溶液である。
【００６８】次いで、原料溶液27を塗布したウェハを所
定の温度(100〜300 ℃、特に 130〜200 ℃）で加熱し、
塗布した溶液の乾燥を行い、図９のように、乾燥ゲル膜
37を形成する。
【００６９】次いで、乾燥を完了したウェハをペロブス
カイト結晶が形成する温度で酸化焼結し、図10のよう
に、強誘電体薄膜17を全面に形成する。
【００７０】次いで、図11のように、全面に形成した強
誘電体薄膜17の不要な部分をドライエッチング法などに
よって除去し、下部電極16上にＰＺＴ強誘電体膜17を所
定パターンに形成する。
【００７１】次いで、図12のように、フォトリソグラフ
ィによって、強誘電体薄膜17との接合部に上部電極８を
所定パターンに形成する。上部電極８の形成に際して、
Ｐｔ層、次にＷ拡散バリア層（いずれも図示せず）をＰ
ＺＴ強誘電体膜17上に、その側壁（サイドウォール）部
も覆うようにして形成してから、上部電極となる金属、
例えばアルミニウム（又はＰｔ）をスパッタ法などによ
り形成した後、所定のパターンに形成すると更に好まし
い。
【００７２】以上、本発明の実施例を説明したが、上述
の実施例は本発明の技術的思想に基いて更に変形が可能
である。
【００７３】例えば、上述した拡散バリア層18をＷ以外
にもルテニウム（Ｒｕ）又はこれらの混合物で形成する
ことができる。
【００７４】また、上述した下部電極層16もＰｔ−Ｔｉ
以外にも、強誘電体薄膜の形成温度において熱力学的に
安定なパラジウム（Ｐｄ）とＴｉとの金属間化合物を用
いることができ、或いは、Ｐｔ−Ｐｄ−Ｔｉの三元系と
してもよい。下部電極は更に、Ｐｔ−Ｐｂ、Ｐｄ−Ｐｂ
やＰｔ−Ｐｂ−Ｔｉ等で形成すれば、Ｐｂの拡散を更に
防止できるものと期待される。
【００７５】下部電極層（例えばＰｔ−ＴｉやＰｄ−Ｔ
ｉ金属間化合物）中に、形成しようとする強誘電体材料
の構成元素（例えばＰｂ、Ｓｒ、Ｂａ等）を混合させて
おくのも、これらの拡散を防ぐ上で効果的である。
【００７６】上述したバリアメタル層もＴｉに限らず、
タンタル（Ｔａ）及び／又はタンタル合金、Ｔｉ−Ｔａ
等の他の金属で形成してよい。
【００７７】また、上述した例では拡散バリア層18の下
にバリアメタル層13を設けたが、これを逆にしてバリア
メタル層13の下に拡散バリア層18を設けることもでき
る。また、その他のキャパシタ構成層の材質をはじめ、
キャパシタ自体のパターン、配線若しくは接続構造等も
上述した例に限らず、種々変更可能である。また、キャ
パシタは上述した縦方向への積層構造以外に、その積層
方向は種々に変更してよい。
【００７８】上述した各層の形成方法も様々に変更して
よく、例えば、ＰＺＴ膜17については、上述したゾルー
ゲル原料溶液の成分として、酢酸鉛以外に、２−エチル
ヘキサン酸鉛、ナフテン酸鉛等の脂肪酸鉛や鉛−ジ−ｎ
−ブトキシド、鉛−ジ−ｎ−ペントキシド等の鉛アルコ
キシドが使用可能である。
【００７９】チタニウムイソプロポキシド以外に、チタ
ン−テトラ−ｎ−ブトキシド、チタン−テトラ−ｎ−ペ
ントキシド等のチタニウムアルコキシドや２−エチルヘ
キサン酸チタニウム、ナフテン酸チタニウム等の脂肪酸
のチタン塩が使用可能である。
【００８０】ジルコニウムイソプロポキシド以外に、ジ
ルコニウム−テトラ−ｎ−ブトキシド、ジルコニウム−
テトラ−ｎ−ペントキシド等のジルコニウムアルコキシ
ドや２−エチルヘキサン酸ジルコニウム、ナフテン酸ジ
ルコニウム等の脂肪酸のジルコニウム塩が使用可能であ
る。
【００８１】ＤＥＡ以外にもジプロパノールアミン、ト
リエタノールアミン等のアルカノールアミン又はアセチ
ルアセトン等のβ−ジケトンがそれぞれ単独に或いは併
用して使用可能である。
【００８２】更に、原料溶液の溶媒もメトキシエタノー
ル以外に、イソプロパノール、ｎ−ブタノール等が使用
可能である。
【００８３】ＰＺＴ膜はゾルーゲル法以外にも、スパッ
タリングやＣＶＤ等で形成することができる。他のキャ
パシタ構成層についても種々の方法で製膜可能である。
【００８４】また、ＰＺＴをはじめ、本発明に使用する
強誘電体の組成も種々変更してよい。また、その適用対
象も上述したスタック型キャパシタに限らず、ＳｉＯ2
膜上に上述のスタック型キャパシタを設けてこのキャパ
シタの下部電極を延設してトランスファゲートのソース
領域と接続する構造としてよいし、或いはスタック型で
はなく、いわゆるトレンチ（溝）内にキャパシタを組み
込んだ構造のキャパシタにも適用可能である。その他、
上述した電極構造を半導体メモリの他の箇所に適用する
こともできる。
【００８５】
【発明の効果】以上の説明したように、本発明のキャパ
シタによれば、強誘電体膜と接する電極（第１の電極）
とバリアメタル層との間に、強誘電体膜の形成時におけ
る強誘電体膜の基本的元素（第１の金属元素）のバリア
メタル層側への拡散を防止する拡散バリア層を設けると
共に、第１の電極を強誘電体膜に含まれる第２の金属元
素を含有する金属電極とすることにより、強誘電体膜の
組成の変動を抑えてその本来の性能を維持し、優れた電
気的特性を得ることができる。また、強誘電体膜の形成
に際して、製膜の簡略化や安定化を図り、下地層の電気
的特性の劣化を防止し、安定な電極構造を得ることもで
きる。
【００８６】
【００８７】
【図面の簡単な説明】
【図１】本発明の実施例によるキャパシタの概略断面図
である。
【図２】本発明の他の実施例によるキャパシタの概略断
面図である。
【図３】同実施例による深さ方向の二次イオン強度分布
図である。
【図４】同ＰＺＴ薄膜を用いたキャパシタを組み込んだ
ダイナミックＲＡＭのメモリセルの拡大断面図（図５の
IV−IV線断面図）である。
【図５】同メモリセルの拡大平面図である。
【図６】同メモリセルの製造方法の一工程段階の拡大断
面図である。
【図７】同メモリセルの製造方法の他の一工程段階の拡
大断面図である。
【図８】同メモリセルの製造方法の他の一工程段階の拡
大断面図である。
【図９】同メモリセルの製造方法の他の一工程段階の拡
大断面図である。
【図10】同メモリセルの製造方法の他の一工程段階の拡
大断面図である。
【図11】同メモリセルの製造方法の他の一工程段階の拡
大断面図である。
【図12】同メモリセルの製造方法の更に他の一工程段階
の拡大断面図である。
【図13】従来例によるキャパシタの概略断面図である。
【図14】Ｐｔ／Ｔｉ膜のＸ線回折スペクトル図である。
【図15】Ｐｔ／Ｔｉ膜の別のＸ線回折スペクトル図であ
る。
【図16】ゾルーゲル法によりＰＺＴ薄膜を形成するとき
の乾燥温度による重量変化（ＴＧＡ）を示すグラフであ
る。
【図17】同深さ方向の二次イオン強度分布図である。
【図18】異なる条件下で得られた深さ方向のＰｂ濃度分
布図である。
【図19】Ｐｔ−Ｔｉ平衡状態図である。
【図20】Ｐｔ−Ｐｂ平衡状態図である。
【符号の説明】
１・・・基板 ３・・・Ｎ+ 型ソース領域 ４・・・Ｎ+ 型ドレイン領域 ６、16・・・下部電極 ７、17・・・強誘電体膜（ＰＺＴ薄膜） ８・・・上部電極 13・・・バリアメタル層 18・・・拡散バリア層 21・・・絶縁基板 ＣＡＰ・・・キャパシタ ＴＲ・・・トランスファゲート Ｍ−ＣＥＬ・・・メモリセル
───────────────────────────────────────────────────── フロントページの続き (72)発明者 沼田 乾 茨城県稲敷郡美浦村木原2355番地 日本 テキサス・インスツルメンツ株式会社内 (56)参考文献 特開 平４−181766（ＪＰ，Ａ) 特開 平５−29567（ＪＰ，Ａ) 特開 平５−67792（ＪＰ，Ａ) 特開 平６−13572（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/10 325 J H01L 27/04 C

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 導電層と、 上記導電層上に形成されたバリアメタル層と、 上記バリアメタル層上に形成された拡散バリア層と、 上記拡散バリア層上に形成された第１の電極と、 上記第１の電極上に形成された強誘電体膜と、 上記強誘電体膜上に形成された第２の電極と を有し、 上記拡散バリア層が上記強誘電体膜の形成時における上
    記強誘電体膜に含有される第１の金属元素の上記バリア
    メタル層側への拡散を防止する金属物質により構成さ
    れ、 上記第１の電極が上記強誘電体膜に含有される第２の金
    属元素と金属間化合物を形成し得る第３の金属元素と上
    記第２の金属元素とを含有する金属電極である キャパシ
    タ。
  2. 【請求項２】 上記第１の電極が上記第１の金属元素を
    含有する請求項１に記載のキャパシタ。
  3. 【請求項３】 上記第１の金属元素が鉛であり、上記第
    ２の金属元素がチタンであり、上記第３の金属元素が白
    金であり、上記拡散バリア層がタングステンにより構成
    される請求項１又は請求項２に記載のキャパシタ。
  4. 【請求項４】 上記バリアメタル層がチタンを含有し、
    上記第２の電極がアルミニウムを含有する請求項３に記
    載のキャパシタ。
  5. 【請求項５】 上記導電層がポリシリコン層又は半導体
    基板の主面に形成された不純物拡散シリコン層である請
    求項１、２、３又は４に記載のキャパシタ。
JP13678893A 1993-05-14 1993-05-14 キャパシタ Expired - Fee Related JP3412051B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP13678893A JP3412051B2 (ja) 1993-05-14 1993-05-14 キャパシタ
US08/242,924 US5508953A (en) 1993-05-14 1994-05-16 Capacitor, electrode structure, and semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13678893A JP3412051B2 (ja) 1993-05-14 1993-05-14 キャパシタ

Publications (2)

Publication Number Publication Date
JPH06326270A JPH06326270A (ja) 1994-11-25
JP3412051B2 true JP3412051B2 (ja) 2003-06-03

Family

ID=15183538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13678893A Expired - Fee Related JP3412051B2 (ja) 1993-05-14 1993-05-14 キャパシタ

Country Status (2)

Country Link
US (1) US5508953A (ja)
JP (1) JP3412051B2 (ja)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3505758B2 (ja) * 1993-12-28 2004-03-15 ローム株式会社 不揮発性半導体メモリ
US5802479A (en) * 1994-09-23 1998-09-01 Advanced Safety Concepts, Inc. Motor vehicle occupant sensing systems
CN1075243C (zh) * 1994-12-28 2001-11-21 松下电器产业株式会社 集成电路用电容元件及其制造方法
KR100214267B1 (ko) * 1995-04-07 1999-08-02 김영환 반도체 소자 제조방법
US5825609A (en) * 1996-04-23 1998-10-20 International Business Machines Corporation Compound electrode stack capacitor
KR970076816A (ko) * 1996-05-06 1997-12-12 김광호 누설 전류를 이용한 다진법 강유전체 랜덤 액세서 메모리
US6025205A (en) * 1997-01-07 2000-02-15 Tong Yang Cement Corporation Apparatus and methods of forming preferred orientation-controlled platinum films using nitrogen
US6054331A (en) * 1997-01-15 2000-04-25 Tong Yang Cement Corporation Apparatus and methods of depositing a platinum film with anti-oxidizing function over a substrate
TW378345B (en) * 1997-01-22 2000-01-01 Hitachi Ltd Resin package type semiconductor device and manufacturing method thereof
US6498097B1 (en) 1997-05-06 2002-12-24 Tong Yang Cement Corporation Apparatus and method of forming preferred orientation-controlled platinum film using oxygen
US6162698A (en) * 1997-06-28 2000-12-19 Hyundai Electronics Industries Co., Ltd. Method of manufacturing a capacitor in a semiconductor device
TW396602B (en) * 1997-06-30 2000-07-01 Hyundai Electronics Ind Highly integrated memory cell and method of manufacturing thereof
WO1999000989A1 (en) * 1997-06-30 1999-01-07 Daewoo Electronics Co., Ltd. Thin film actuated mirror including a seeding member and an electrodisplacive member made of materials having the same crystal structure and growth direction
US6392264B2 (en) * 1997-07-08 2002-05-21 Hideki Takeuchi Semiconductor memory device and method of producing the same
US5910880A (en) 1997-08-20 1999-06-08 Micron Technology, Inc. Semiconductor circuit components and capacitors
KR100533991B1 (ko) 1997-12-27 2006-05-16 주식회사 하이닉스반도체 반도체 장치의 고유전체 캐패시터 제조방법
US6191443B1 (en) 1998-02-28 2001-02-20 Micron Technology, Inc. Capacitors, methods of forming capacitors, and DRAM memory cells
US6162744A (en) * 1998-02-28 2000-12-19 Micron Technology, Inc. Method of forming capacitors having high-K oxygen containing capacitor dielectric layers, method of processing high-K oxygen containing dielectric layers, method of forming a DRAM cell having having high-K oxygen containing capacitor dielectric layers
US6730559B2 (en) 1998-04-10 2004-05-04 Micron Technology, Inc. Capacitors and methods of forming capacitors
US6156638A (en) * 1998-04-10 2000-12-05 Micron Technology, Inc. Integrated circuitry and method of restricting diffusion from one material to another
US6165834A (en) * 1998-05-07 2000-12-26 Micron Technology, Inc. Method of forming capacitors, method of processing dielectric layers, method of forming a DRAM cell
US6255186B1 (en) 1998-05-21 2001-07-03 Micron Technology, Inc. Methods of forming integrated circuitry and capacitors having a capacitor electrode having a base and a pair of walls projecting upwardly therefrom
JP3482883B2 (ja) * 1998-08-24 2004-01-06 株式会社村田製作所 強誘電体薄膜素子およびその製造方法
US20030001189A1 (en) * 2000-02-24 2003-01-02 Tetsuo Fujiwara Ferroelectric capacitor and semiconductor device
US6197668B1 (en) * 1998-11-06 2001-03-06 Advanced Micro Devices, Inc. Ferroelectric-enhanced tantalum pentoxide for dielectric material applications in CMOS devices
DE19857039A1 (de) * 1998-12-10 2000-06-21 Siemens Ag Mikroelektronische Struktur
US6323044B1 (en) * 1999-01-12 2001-11-27 Agere Systems Guardian Corp. Method of forming capacitor having the lower metal electrode for preventing undesired defects at the surface of the metal plug
US6255157B1 (en) 1999-01-27 2001-07-03 International Business Machines Corporation Method for forming a ferroelectric capacitor under the bit line
JP2000236075A (ja) 1999-02-12 2000-08-29 Sony Corp 誘電体キャパシタの製造方法および半導体記憶装置の製造方法
US6387748B1 (en) 1999-02-16 2002-05-14 Micron Technology, Inc. Semiconductor circuit constructions, capacitor constructions, and methods of forming semiconductor circuit constructions and capacitor constructions
US6688729B1 (en) 1999-06-04 2004-02-10 Canon Kabushiki Kaisha Liquid discharge head substrate, liquid discharge head, liquid discharge apparatus having these elements, manufacturing method of liquid discharge head, and driving method of the same
KR100360592B1 (ko) * 1999-12-08 2002-11-13 동부전자 주식회사 반도체 장치 및 그 제조 방법
JP2001196547A (ja) * 2000-01-12 2001-07-19 Fujitsu Ltd 半導体装置
US7005695B1 (en) * 2000-02-23 2006-02-28 Micron Technology, Inc. Integrated circuitry including a capacitor with an amorphous and a crystalline high K capacitor dielectric region
US6925001B2 (en) * 2001-06-28 2005-08-02 Sharp Laboratories Of America, Inc. Electrically programmable resistance cross point memory sensing method
US6531371B2 (en) * 2001-06-28 2003-03-11 Sharp Laboratories Of America, Inc. Electrically programmable resistance cross point memory
KR100581257B1 (ko) 2001-12-18 2006-05-22 마쯔시다덴기산교 가부시키가이샤 압전소자, 잉크젯헤드, 각속도센서 및 이들의 제조방법,그리고 잉크젯방식 기록장치
JPWO2004066388A1 (ja) * 2003-01-17 2006-05-18 富士通株式会社 強誘電体キャパシタおよびその製造方法
US7215067B2 (en) * 2003-02-07 2007-05-08 Canon Kabushiki Kaisha Ferroelectric thin film element, piezoelectric actuator and liquid discharge head
US20050212022A1 (en) * 2004-03-24 2005-09-29 Greer Edward C Memory cell having an electric field programmable storage element, and method of operating same
US20050230724A1 (en) * 2004-04-16 2005-10-20 Sharp Laboratories Of America, Inc. 3D cross-point memory array with shared connections
EP1624479A3 (en) 2004-08-05 2008-07-16 Samsung Electronics Co, Ltd Ferroelectric memory and ferroelectric capacitor with Ir-alloy electrode or Ru-alloy electrode and method of manufacturing same
JPWO2007063573A1 (ja) 2005-11-29 2009-05-07 富士通マイクロエレクトロニクス株式会社 半導体装置とその製造方法
JP4946287B2 (ja) * 2006-09-11 2012-06-06 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP5205741B2 (ja) 2006-11-14 2013-06-05 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5347381B2 (ja) 2008-08-28 2013-11-20 富士通セミコンダクター株式会社 半導体装置の製造方法
US8552515B2 (en) 2011-08-12 2013-10-08 Cypress Semiconductor Corporation Method for fabricating a damascene self-aligned ferroelectric random access memory (F-RAM) device structure employing reduced processing steps
US8518791B2 (en) * 2011-08-12 2013-08-27 Cypress Semiconductor Corporation Method for fabricating a damascene self-aligned ferroelectric random access memory (F-RAM) with simultaneous formation of sidewall ferroelectric capacitors
JP7176329B2 (ja) * 2018-09-28 2022-11-22 株式会社リコー 強誘電体薄膜の形成方法ならびに圧電素子および液体吐出ヘッドの製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5046043A (en) * 1987-10-08 1991-09-03 National Semiconductor Corporation Ferroelectric capacitor and memory cell including barrier and isolation layers
US5005102A (en) * 1989-06-20 1991-04-02 Ramtron Corporation Multilayer electrodes for integrated circuit capacitors
JP3144799B2 (ja) * 1990-11-30 2001-03-12 松下電器産業株式会社 半導体装置およびその製造方法
US5335138A (en) * 1993-02-12 1994-08-02 Micron Semiconductor, Inc. High dielectric constant capacitor and method of manufacture

Also Published As

Publication number Publication date
US5508953A (en) 1996-04-16
JPH06326270A (ja) 1994-11-25

Similar Documents

Publication Publication Date Title
JP3412051B2 (ja) キャパシタ
US5656852A (en) High-dielectric-constant material electrodes comprising sidewall spacers
US5851841A (en) Method for producing ferroelectric film element, and ferroelectric film element and ferroelectric memory element produced by the method
US5573979A (en) Sloped storage node for a 3-D dram cell structure
US5554564A (en) Pre-oxidizing high-dielectric-constant material electrodes
US5729054A (en) Conductive noble-metal-insulator-alloy barrier layer for high-dielectric-constant material electrodes
EP0785579B1 (en) Dielectric capacitor and process for preparing the same
US6603169B2 (en) Ferroelectric capacitors for integrated circuit memory devices and methods of manufacturing same
US5965942A (en) Semiconductor memory device with amorphous diffusion barrier between capacitor and plug
US5358889A (en) Formation of ruthenium oxide for integrated circuits
US6285048B1 (en) Barium strontium titanate integrated circuit capacitors and process for making the same
US5793600A (en) Method for forming high dielectric capacitor electrode structure and semiconductor memory devices
KR19990061803A (ko) 강유전체 메모리 장치 및 그 제조 방법
JPH06305713A (ja) ゾルーゲル法による強誘電体膜の形成方法及びキャパシタの製造方法、及びその原料溶液
US20020024074A1 (en) Semiconductor device including ferroelectric capacitor and method of manufacturing the same
US20100102370A1 (en) Non-volatile memory device and method of manufacturing non-volatile memory device
US5776788A (en) Method for forming a strong dielectric film by the sol-gel technique and a method for manufacturing a capacitor
KR100238210B1 (ko) 산화티탄마그네슘 박막을 이용한 fram 및 ffram 소자
JP2001237402A (ja) 構造化された金属酸化物含有層および半導体構造素子の製造方法
JPH09129827A (ja) 強誘電体キャパシタ
KR20000014388A (ko) 강유전체 메모리 커패시터 및 그 제조방법
KR100282459B1 (ko) 강유전성램 캐패시터의 제조방법
JP3294214B2 (ja) 薄膜キャパシタ
JP3363091B2 (ja) 誘電体メモリの製造方法
JP3924928B2 (ja) 強誘電体材料及び強誘電体メモリ

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030225

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090328

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090328

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100328

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100328

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110328

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees