KR100238210B1 - 산화티탄마그네슘 박막을 이용한 fram 및 ffram 소자 - Google Patents

산화티탄마그네슘 박막을 이용한 fram 및 ffram 소자 Download PDF

Info

Publication number
KR100238210B1
KR100238210B1 KR1019960049350A KR19960049350A KR100238210B1 KR 100238210 B1 KR100238210 B1 KR 100238210B1 KR 1019960049350 A KR1019960049350 A KR 1019960049350A KR 19960049350 A KR19960049350 A KR 19960049350A KR 100238210 B1 KR100238210 B1 KR 100238210B1
Authority
KR
South Korea
Prior art keywords
film
pzt
layer
mgtio
ffram
Prior art date
Application number
KR1019960049350A
Other languages
English (en)
Other versions
KR19980030014A (ko
Inventor
황철성
이춘호
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960049350A priority Critical patent/KR100238210B1/ko
Priority to JP29361997A priority patent/JP4009356B2/ja
Priority to US08/951,433 priority patent/US5834804A/en
Publication of KR19980030014A publication Critical patent/KR19980030014A/ko
Application granted granted Critical
Publication of KR100238210B1 publication Critical patent/KR100238210B1/ko

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/516Insulating materials associated therewith with at least one ferroelectric layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)

Abstract

MgTiO3박막을 페로일렉트릭 물질의 확산방지막 또는 버퍼층으로 이용한 FRAM 및 FFRAM 소자에 대하여 개시한다.`
본 발명의 FRAM소자는 유전막으로서 PZT막을 구비한 캐패시터와, 상기 캐패시터의 상부에 형성되며, 그 내부에 Si를 포함하는 절연막, 및 상기 PZT막과 상기 절연막과의 사이에 형성된 MgTiO3막을 포함하여 구성된다.
본 발명의 FFRAM소자는 Si를 포함하는 하부층과, 상기 하부층의 상부에 형성된 PZT막, 및 상기 PZT막과 상기 하부층의 사이에 형성된 제1MgTiO3막을 포함하여 구성된다. 바람직하기로는, 상기 PZT층의 상부에 상부전극이 추가로 형성되어지고, 상기 PZT층과 상기 상부전극으로 이루어진 적층구조물의 전면에 SiO2층이 추가로 형성되어 있되, 상기 구조물과 상기 SiO2층의 사이에는 제2MgTiO3층이 형성되어진다.

Description

산화티탄마그네슘(MgTi03) 박막을 이용한 FRAM 및 FFRAM소자{FRAM and FFRAM device having thin film of MgTi03}
본 발명은 페로일렉트릭 물질을 이용하는 FRAM 및 FFRAM 소자에 대한 것으로, 상세하게는 MgTiO3박막을 페로일렉트릭 물질의 확산방지막 또는 버퍼층으로 이용한 FRAM 및 FFRAM 소자에 대한 것이다.`
Pb(Ti,Zr)O3(PZT)와 같은 강유전체가 갖는 양방향 안정성 자발분극을 이용하여 불활성 메모리 소자를 구현하고자 하는 연구는 오늘날 전세계적으로 가장 활발하게 진행되고 있는 반도체 분야 연구과제 중의 하나이다.
강유전체를 이용하는 메모리 소자는 그 동작 원리에 따라 크게 두 가지로 나뉠 수 있는데, 첫째는 DRAM과 비슷하게 하나의 트랜지스터와 하나의 캐패시터로 구성되는 FRAM(Ferroelectric Random Access Memory) 소자이고, 둘째는 트랜지스터의 게이트에 강유전체를 형성시켜 챈널의 컨덕턴스를 강유전체의 자발분극의 방향에 따라 조절함에 의하여 정보를 저장하는 FFRAM라고 불리는 소자이다. 이와 같은 소자는 불활성, 고속동작, 저전압구동, 고집적화 등의 메모리 소자가 가져야 할 성질을 모두 가질 수 있는 가능성이 있어 차세대 메모리 소자로서 크게 각광을 받고 있다.
현재 강유전체 소자의 핵심인 강유전체로서 가장 널리 이용되는 물질은 PZT이다. PZT를 이용한 소자의 제작에 있어서 공정적 측면에서 가장 어려운 점의 하나가 PZT에 함유되는 Pb의 높은 화학적 반응성 때문에 발생하기 쉬운 주변부와의 반응 및 확산을 막는 일이다. 상기 반응 및 확산은 FRAM 소자제작시에는 PZT 캐패시터 형성 후 패시베이션을 위해 증착하는 SiO2와의 사이에서, FFRAM 소자제작시에는 트랜지스터의 챈널을 형성하는 Si 또는 게이트 산화물과의 사이에서 심각하게 일어난다. 이에 따라 현재 FRAM의 경우에는 SiO2를 증착하기 전에 TiO2를 증착하여 SiO2와 PZT 사이의 확산장벽으로 이용하고 있다.
도1은 TiO2를 확산장벽으로 이용한 FRAM소자의 단면을 간략히 보인 것이다. 구체적으로 상기 FRAM소자는, 기판(1)에 형성된 필드산화막(2)와, 필드 산화막의 상부에 순차적으로 형성된 하부전극(3), PZT막(4), 및 상부전극(5)과, 상기 구조가 형성되어진 기판의 전면을 덮는 것으로서 상기 상부전극(5)과 하부전극(3)의 상부에 콘택홀들을 갖는 SiO2층(6), 및 상기 콘택홀들을 채우는 금속(7)로 구성되어지는데, 이때 상기 PZT막(4)와 SiO2층(6)의 사이에는 확산장벽층인 TiO2막(8)이 형성되어 있다. 상기 상부전극(5)과 하부전극(3)은 통상 백금으로 이루어진다.
FFRAM의 경우에는 Si 표면에 CeO2, Y2O3, 또는 YSZ(Yttria Stabilized Zirconia) 등의 절연체를 증착하고 이를 확산장벽층으로 사용하여 MFIS 구조를, 또는 상기 절연막 상에 Ir/IrO2등의 전극을 증착하여 MFMIS 구조의 소자를 제작한다. 도2는 CeO2, Y2O3, 또는 YSZ 등을 확산장벽층으로 사용한 FFRAM소자의 단면을 간략히 보인 것이다. 구체적으로 상기 FFRAM소자는 실리콘 기판(21)과, 그 상부에 순차형성된 페로일렉트릭 물질(22) 및 상부전극(23)과, 상기 상부전극의 상부 소정위치에 콘택홀을 갖는 SiO2층(24)과, 상기 콘택홀을 채우는 금속(25)로 구성되되, 상기 실리콘 기판(21)과 상기 페로일렉트릭 물질(22)의 사이에는 확산장벽층(26)으로서 CeO2, Y2O3, 또는 YSZ 등의 층이 형성되어 있다. 상기 확산장벽층을 이하에서는 버퍼층이라 칭한다.
그러나 상기 FRAM에 채용된 TiO2의 경우 PZT와 SiO2간의 반응을 막는 메커니즘이 TiO2자체가 PZT로부터 확산해 나오는 Pb와 반응하여 SiO2까지의 도달을 막는 희생장벽(sacrificial barrier)의 역할을 하는 것인 바, 이는 PZT층으로부터 Pb가 외부확산(out diffusion)하는 현상을 근원적으로 막지 못하는 문제가 있다. Pb의 외부확산은 PZT의 조성을 변화시키면서 그 전기적 특성을 열화시킨다.
한편 FFRAM의 경우 절연층의 유전율이 커야 소자의 동작에 유리한데 상기 CeO2, Y2O3, 또는 YSZ 등의 유전체의 경우 상기 유전율이 낮은 문제점이 있다. 나아가 상기한 확산장벽특성도 우수하지 못한 문제점이 있다.
따라서 본 발명에서는 확산장벽특성 및 유전특성이 우수한 유전재료를 이용한 FRAM 및 FFRAM 소자를 제공한다.
도 1은 TiO2를 확산장벽으로 사용한 종래의 FRAM소자의 단면도이다.
도 2는 CeO2, Y2O3, 또는 YSZ 등을 확산장벽층으로 사용한 종래의 FFRAM소자의 단면도이다.
도 3은 Si 기판 상에 MOCVD 방법을 이용하여 증착한 PZT 박막의 XRD(X-ray Diffraction) 패턴을 보인 것이다.
도 4는 MgTiO3가 증착된 Si 기판 상에 증착된 PZT 박막의 XRD 패턴을 보인 것이다.
도5는 Si 기판 상에 증착된 MgTiO3/PZT 이중층의 강유전 성질을 테스트하기 위하여 제작한 테스트 시료의 모식도를 나타낸 단면도이다.
도6은 도5에서 보인 테스트 시료의 Si 기판 상에 증착된 MgTiO3/PZT 이중층의 표면(a) 및 단면(b) SEM 사진이다.
도7은 도5에서 보인 테스트 시료의 전압-전류 특성을 (a) 50 KHz, (b) 1MHz에서 측정하여 플롯한 결과를 나타낸 것이다.
도8은 MgTiO3를 확산 방지막으로 이용한 FRAM 소자의 단면도이다.
도9는 MgTiO3막을 PZT 증착의 버퍼층으로 이용한 FFRAM 소자의 단면도이다.
상기 과제를 달성하기 위한 본 발명의 FRAM소자 및 FFRAM소자는 페로일렉트릭 물질의 확산방지막 또는 버퍼층으로서 MgTiO3막을 이용한다. MgTiO3막은 유기금속화학증착법(MOCVD), 스퍼트링법, 졸-겔법, MOD(Metal Organic Decomposition)법, 증착(evaporation)법, 레이져 어블레이션(laser ablation)법 등의 방법을 통하여 Si 기판 또는 캐패시터 위에 증착되어진다.
본 발명의 FRAM소자는 유전막으로서 PZT막을 구비한 캐패시터와, 상기 캐패시터의 상부에 형성되며, 그 내부에 Si를 포함하는 절연막, 및 상기 PZT막과 상기 절연막과의 사이에 형성된 MgTiO3막을 포함하여 구성된다.
본 발명의 FFRAM소자는 Si를 포함하는 하부층과, 상기 하부층의 상부에 형성된 PZT막, 및 상기 PZT막과 상기 하부층의 사이에 형성된 제1MgTiO3막을 포함하여 구성된다. 바람직하기로는, 상기 PZT층의 상부에 상부전극이 추가로 형성되어지고, 상기 PZT층과 상기 상부전극으로 이루어진 적층구조물의 전면에 SiO2층이 추가로 형성되어 있되, 상기 구조물과 상기 SiO2층의 사이에는 제2MgTiO3층이 형성되어진다.
MgTiO3는 일메나이트(Illmenite) 구조를 갖는 이온성 산화물로서 약 17 정도의 유전율을 갖는다. MgTiO3는 그 화학식이 ABO3형이기는 하나 동일한 ABO3형의 화학식을 갖는 PZT, PbTiO3, 또는 BST 등과는 달리 페롭스카이트 결정구조를 갖지 않는다. 이는 상기 ABO3에서 A 위치에 들어가는 Mg의 이온 반경이 Pb나 Ba보다 크게 작기 때문이다. 이에 따라 MgTiO3는 PZT와는 다른 결정구조를 갖고 고용체를 형성하지도 않는다.
또한 MgTiO3는 TiO2, ZrO2등의 이성분계 화합물과는 달리 삼성분계 화합물이어서 몰당 형성 깊스 프리 에너지(Gibb's free energy of formation)이 PZT 등의 그것과 유사하여 Pb가 확산하여 와도 이와 반응하여 새로운 화합물을 형성하지 않는다. 이와 같이 MgTiO3는 여타의 확산장벽층에 비하여 반응속도론적, 열역학적 우수성을 갖고 있기 때문에 PZT와 같은 강유전체를 사용하는 소자의 제작에 있어 공통적으로 대두되는 확산장벽층에 대한 요구를 잘 충족시켜 줄 수 있는 물질이다.
이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
도3은 Si 기판 상에 MOCVD 방법을 이용하여 증착한 PZT 박막의 XRD(X-ray Diffraction) 패턴으로서, 구체적으로 (a) 500℃와 (b) 550℃에서 Si 기판 위에 직접 증착한 PZT 박막의 XRD 패턴을 보여 준다. 도3에서 알수 있듯이 저온에서는 주로 원하지 않는 파이로클로어(pyrochlore) 상이 형성되고 고온이 되면 기판과의 심한 반응에 의하여 결정질의 박막이 증착되지 않는다.
도4는 (a) 500℃, (b) 550℃, 및 (c) 600℃의 온도에서 MgTiO3가 증착된 Si 기판 상에 증착된 PZT 박막의 XRD 패턴이다. 도4를 통하여 알 수 있듯이 MgTiO3가 증착된 Si 기판 상에서는 PZT 상이 잘 형성되는 것을 알 수 있다. 이는 MgTiO3가 PZT와 Si 사이의 상호확산 및 반응을 잘 막아주고 있기 때문인 것으로 판단된다.
도5는 Si 기판 상에 증착된 MgTiO3/PZT 이중층의 강유전 성질을 테스트하기 위하여 제작한 테스트 시료의 모식도를 나타낸 것이다. 구체적으로 Si 기판(51) 상에 PZT/MgTiO3이중층(52)이 형성되어 있고, 상기 이중층(52)의 상부와 Si 기판(51)의 하부에는 Al(53,54)을 증착하여 MFIS 구조의 시료를 형성한다.
도6은 도5에서와 같이 형성된 시료의 Si 기판 상에 증착된 MgTiO3/PZT 이중층의 표면(a) 및 단면(b) SEM 사진을 보여준다. 이로부터 치밀하게 잘 증착된 박막의 형상을 볼 수 있다.
도7은 도5에서와 같이 형성된 시료의 전압-용량 특성을 (a) 50 KHz, (b) 1MHz에서 측정하여 플롯한 결과를 나타낸 것이다. 도7에서 볼 수 있듯이, 깨끗하게 잘 정의된 히스테리시스 곡선이 얻어진다. 이로부터 증착된 PZT가 좋은 강유전성을 갖고 있음을 알 수 있다. 이는 MgTiO3가 PZT 증착과 확산 방지에 우수한 버퍼층의 역할을 하고 있음을 증명한다. 또한 반도채 소자에 응용시 시그널을 감지할 수 있는 전압 마아진이 4V 정도이어서 안정된 동작을 기대할 수 있음을 알 수 있다.
도8은 MgTiO3를 확산 방지막으로 이용한 FRAM 소자의 단면을 간략히 나타낸 것이다. 구체적으로 상기 FRAM소자는, 기판(81)에 형성된 필드산화막(82)과, 필드 산화막(82)의 상부에 순차적으로 형성된 하부전극(83), PZT막(84), 및 상부전극(85)과, 상기 구조가 형성되어진 기판의 전면을 덮는 것으로서 상기 상부전극(85)과 하부전극(83)의 상부에 콘택홀들을 갖는 SiO2층(86), 및 상기 콘택홀들을 채우는 금속(87)으로 구성되어지는데, 이때 상기 PZT막(84)와 SiO2층(86)의 사이에는 확산장벽층인 MgTiO3막(88)이 형성되어 있다. 상기 상부전극(85)과 하부전극(83)은 통상 백금으로 이루어진다.
상기 FRAM소자의 제조방법은 통상의 FRAM소자 제조방법에 본 발명의 MgTiO3막 형성방법을 응용한 것이다.
구체적으로 본 발명의 FRAM소자 제조방법에서는 우선 실리콘 기판(81) 상에 필드 산화막(82)을 형성한 다음 상기 필드 산화막(82)의 상부에 캐패시터의 하부전극(83)을 형성하기 위하여 백금층을 증착한다. 상기 백금층은 통상의 스퍼트링 방법 등을 이용하여 패터닝되어진다. 상기 패터닝 된 백금층의 상부에는 PZT막(85)이 증착된다. PZT막의 증착은 졸-겔법 또는 진공증착법으로 되어진다.
졸-겔법에서는 PZT물질이 스핀 코우팅 되어 건조되어진 후 약 400℃의 온도에서 경화되어진다. PZT막의 적정한 두께는 상기 과정을 반복함으로써 얻어질 수 있다. 원하는 두께가 얻어진 후에는 600℃ 이상에서의 어닐링을 산소분위기에서 수행한다.
진공증착법에서는 PbO 분말과 ZrO2/TiO2펠렛을 PZT막 형성의 원료물질로 사용한다. PbO의 증기압이 ZrO2/TiO2보다 낮기 때문에 상기 원료물질을 가열하면 PbO가 증착되어진다. ZrO2/TiO2는 일렉트론 빔으로 증착한다.
상기 PZT막(84)의 상부에 백금으로 이루어진 상부전극(85)를 형성함으로써 캐패시터를 형성한다.
다음 단계는 상기 캐패시터(82+83+84)의 측면 및 상부에 MgTiO3막(88)를 증착하는 공정인 바, 상기 MgTiO3막(88)의 형성은 유기금속 화학증착법, 스퍼터링법, 졸-겔법, MOD법, 증착(evaporation)법, 또는 레이져 어블레이션법에 의해 되어진다.
도9는 MgTiO3막을 PZT 증착의 버퍼층으로 이용한 FFRAM 소자의 단면을 간략히 나타낸 것이다. 구체적으로 상기 FFRAM소자는 실리콘 기판(91)과, 그 상부에 순차형성된 페로일렉트릭 물질(92) 및 상부전극(93)과, 상기 상부전극(93)의 상부에 콘택홀을 갖는 SiO2층(94)과, 상기 콘택홀을 채우는 금속(95)로 구성되되, 상기 실리콘 기판과 상기 페로일렉트릭 물질의 사이에는 버퍼층으로서 제1MgTiO3막(96)이 형성되어 있고, 상기 페로일렉트릭 물질 및 상부전극으로 이루어진 구조(92+93)와 상기 SiO2층(94) 사이에는 제2MgTiO3막(97)이 형성되어 있다. 이때 상기 실리콘 기판(91)의 상부에는, Si을 함유하는 하부층 예컨데 게이트 산화막이 추가로 형성되어 있을 수 있다.
상기 FFRAM소자의 제조방법은 통상의 FFRAM소자 제조방법에 본 발명의 MgTiO3층 형성방법을 응용한 것이다.
구체적으로, 본 발명의 FFRAM소자 제조방법에서는 먼저 Si을 포함하는 하부층(91)의 소정부분 위에 제1MgTiO3막(96)을 형성한다. 이때 상기 하부층(91)은 실리콘 기판일 수도 있고 게이트 산화막일수도 있다. 다음, 상기 제1MgTiO3막(96) 상에 PZT막(92) 및 상부전극(93)을 순차로 형성한다. 상기 PZT막의 형성방법은 이미 기술한 FRAM소자 제조시의 방법과 동일하다. 상기 상부전극(93)은 스퍼터링 등의 방법을 이용하여 백금층으로 형성한다. 다음, 제1MgTiO3층, PZT층, 및 상부전극이 순차로 형성되어진 구조(96+92+93)의 전면에 제2MgTiO3막(97)을 증착하여, 상기 PZT막(92)과 상기 상부전극(93)을 상기 제1MgTiO3막(96) 및 제2MgTiO3막(97)로 포위하도록 한다. 다음, 상기 결과물 구조의 전면에 SiO2층(94)를 형성한다. 상기 SiO2층(94)에는 금속(95)을 채울 수 있는 콘택홀이 구비되어 상부전극(93)과 금속(95)가 서로 연결되어지도록 한다.
이때, 상기 제1 및 제2MgTiO3층의 형성은 유기금속 화학증착법, 스퍼터링법, 졸-겔법, MOD법, 증착(evaporation)법, 또는 레이져 어블레이션법에 의해 되어진다.
상기한 바와 같은 본 발명에 의하면 FRAM소자의 확산장벽층이 우수한 확산방지효과를 보이며 FFRAM소자의 버퍼층이 우수한 확산장벽특성과 유전율을 보인다.

Claims (8)

  1. 유전막으로서 PZT막을 구비한 캐패시터와;
    상기 캐패시터의 상부에 형성되며, 그 내부에 Si를 포함하는 절연막; 및
    상기 PZT막과 상기 절연막과의 사이에 형성된 MgTiO3막을 포함하여 구성된 것을 특징으로 하는 FRAM소자.
  2. 제1항에 있어서, 상기 절연막은 SiO2로 이루어진 것을 특징으로 하는 FRAM소자.
  3. 제1항에 있어서, 상기 캐패시터의 하부에 순차 형성된 기판 및 필드산화막이 추가로 구비되어 있는 것을 특징으로 하는 FRAM 소자.
  4. 제1항에 있어서, 상기 MgTiO3막은 유기금속 화학증착법, 스퍼터링법, 졸-겔법, MOD법, 증착(evaporation)법, 또는 레이져 어블레이션법에 의해 형성되어지는 것을 특징으로 하는 FRAM소자.
  5. Si를 포함하는 하부층과;
    상기 하부층의 상부에 형성된 PZT막; 및
    상기 PZT막과 상기 하부층의 사이에 형성된 제1MgTiO3막을 포함하여 구성된 것을 특징으로 하는 FFRAM 소자.
  6. 제5항에 있어서, 상기 하부층은 Si 기판 또는 게이트 산화막인 것을 특징으로 하는 FFRAM소자.
  7. 제5항에 있어서, 상기 PZT층의 상부에는 상부전극이 추가로 형성되어지고, 상기 PZT층과 상기 상부전극으로 이루어진 적층구조물의 전면에는 SiO2층이 추가로 형성되어 있되, 상기 구조물과 상기 SiO2층의 사이에는 제2MgTiO3층이 형성되어 있는 것을 특징으로 하는 FFRAM소자.
  8. 제5항 또는 제7항에 있어서, 제1 및 제2MgTiO3층의 형성은 유기금속 화학증착법, 스퍼터링법, 졸-겔법, MOD법, 증착(evaporation)법, 또는 레이져 어블레이션법에 의해 되어지는 것을 특징으로 하는 FFRAM소자.
KR1019960049350A 1996-10-28 1996-10-28 산화티탄마그네슘 박막을 이용한 fram 및 ffram 소자 KR100238210B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960049350A KR100238210B1 (ko) 1996-10-28 1996-10-28 산화티탄마그네슘 박막을 이용한 fram 및 ffram 소자
JP29361997A JP4009356B2 (ja) 1996-10-28 1997-10-09 MgTiO3 薄膜を備えたFRAM素子及びFFRAM素子並びにその製造方法
US08/951,433 US5834804A (en) 1996-10-28 1997-10-16 Ferroelectric structure including MgTiO3 passivation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960049350A KR100238210B1 (ko) 1996-10-28 1996-10-28 산화티탄마그네슘 박막을 이용한 fram 및 ffram 소자

Publications (2)

Publication Number Publication Date
KR19980030014A KR19980030014A (ko) 1998-07-25
KR100238210B1 true KR100238210B1 (ko) 2000-01-15

Family

ID=19479386

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960049350A KR100238210B1 (ko) 1996-10-28 1996-10-28 산화티탄마그네슘 박막을 이용한 fram 및 ffram 소자

Country Status (3)

Country Link
US (1) US5834804A (ko)
JP (1) JP4009356B2 (ko)
KR (1) KR100238210B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6350643B1 (en) * 1997-12-18 2002-02-26 Advanced Technology Materials, Inc. Reduced degradation of metal oxide ceramic due to diffusion of a mobile specie therefrom
KR100261221B1 (ko) * 1997-12-31 2000-07-01 윤종용 단일 트랜지스터 셀 및 이를 제조하는 방법 및 이 소자로 구성된 메모리 회로와 이를 구동하는 방법
WO2000070674A1 (de) * 1999-05-12 2000-11-23 Infineon Technologies Ag Kondensator für halbleiteranordnung und verfahren zum herstellen einer dielektrischen schicht für denselben
JP4938921B2 (ja) * 2000-03-16 2012-05-23 康夫 垂井 トランジスタ型強誘電体不揮発性記憶素子
US6602720B2 (en) * 2001-03-28 2003-08-05 Sharp Laboratories Of America, Inc. Single transistor ferroelectric transistor structure with high-K insulator and method of fabricating same
KR100479687B1 (ko) * 2002-05-30 2005-03-30 한국과학기술연구원 캔틸레버 센서 및 그 제조 방법
JP4851740B2 (ja) * 2005-06-30 2012-01-11 株式会社東芝 半導体装置およびその製造方法
JP2009266967A (ja) * 2008-04-23 2009-11-12 Tohoku Univ 強誘電体膜、強誘電体膜を有する半導体装置、及びそれらの製造方法
US9249082B2 (en) 2010-02-09 2016-02-02 King Abdulaziz City for Science and Technology (KACST) Synthesis of dimethyl carbonate from carbon dioxide and methanol

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6015134A (ja) * 1983-07-07 1985-01-25 Unitika Ltd 圧電性,焦電性フイルムの製造方法
US5140498A (en) * 1991-04-19 1992-08-18 Westinghouse Electric Corp. Method of producing a wound thin film capacitor
US5623724A (en) * 1994-08-09 1997-04-22 Northrop Grumman Corporation High power capacitor

Also Published As

Publication number Publication date
JPH10135420A (ja) 1998-05-22
KR19980030014A (ko) 1998-07-25
US5834804A (en) 1998-11-10
JP4009356B2 (ja) 2007-11-14

Similar Documents

Publication Publication Date Title
JP3188179B2 (ja) 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法
JP3412051B2 (ja) キャパシタ
KR100296236B1 (ko) 하이브리드전극을사용한다결정강유전캐패시터헤테로구조물
US7443649B2 (en) Ferroelectric capacitor
US5965942A (en) Semiconductor memory device with amorphous diffusion barrier between capacitor and plug
KR19980063403A (ko) 강유전체 커패시터 및 다른 커패시터 구조체를 위한 고온전극-배리어
KR20010014838A (ko) 실리콘상의 비결정성 유전체 커패시터
KR19990013720A (ko) 강유전체 캐패시터와 그 제조 방법 및 그 캐패시터를이용한 메모리셀
US5293075A (en) Semiconductor device with PZT/PLZT film and lead-containing electrode
KR100238210B1 (ko) 산화티탄마그네슘 박막을 이용한 fram 및 ffram 소자
KR100308190B1 (ko) 강유전 결정 물질 형성을 위한 공정 중 발생하는 파이로클로르를 제거하는 방법
US20080123243A1 (en) Ferroelectric capacitor
KR100379245B1 (ko) 산화지르코늄타이타늄 박막을 이용한 전계형 트랜지스터및 그 제조방법
JPH09129827A (ja) 強誘電体キャパシタ
US6855973B2 (en) Semiconductor memory device including a capacitor an upper electrode of which being resistant of exfoliation
JPH104181A (ja) 強誘電体素子及び半導体装置
KR100362169B1 (ko) 비파괴독출형 전계효과트랜지스터 및 그 제조방법
KR100282459B1 (ko) 강유전성램 캐패시터의 제조방법
KR100335494B1 (ko) Bst 유전막에 구리를 함유한 커패시터 및 그 제조방법
JPH09312381A (ja) 半導体装置およびその製造方法
US20010023951A1 (en) Method of manufacturing a ferroelectric capacitor
JPH09321234A (ja) 強誘電体薄膜素子の製造方法、強誘電体薄膜素子、及び強誘電体メモリ素子
KR100490174B1 (ko) Pzt박막의 강유전 특성이 향상된 반도체 소자와 그 제조방법
JPH10152398A (ja) 強誘電体薄膜の形成方法
KR100463723B1 (ko) 강유전체 커패시터 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee