JP4009356B2 - MgTiO3 薄膜を備えたFRAM素子及びFFRAM素子並びにその製造方法 - Google Patents
MgTiO3 薄膜を備えたFRAM素子及びFFRAM素子並びにその製造方法 Download PDFInfo
- Publication number
- JP4009356B2 JP4009356B2 JP29361997A JP29361997A JP4009356B2 JP 4009356 B2 JP4009356 B2 JP 4009356B2 JP 29361997 A JP29361997 A JP 29361997A JP 29361997 A JP29361997 A JP 29361997A JP 4009356 B2 JP4009356 B2 JP 4009356B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- mgtio
- pzt
- ffram
- vapor deposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000010409 thin film Substances 0.000 title description 9
- 229910017676 MgTiO3 Inorganic materials 0.000 title 1
- 239000000758 substrate Substances 0.000 claims description 33
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 239000003990 capacitor Substances 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 14
- 238000004544 sputter deposition Methods 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- 238000000608 laser ablation Methods 0.000 claims description 8
- 238000007740 vapor deposition Methods 0.000 claims description 8
- 238000003980 solgel method Methods 0.000 claims description 6
- 239000010408 film Substances 0.000 description 72
- 238000009792 diffusion process Methods 0.000 description 22
- 230000004888 barrier function Effects 0.000 description 20
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 14
- 229910010413 TiO 2 Inorganic materials 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052697 platinum Inorganic materials 0.000 description 7
- 238000002441 X-ray diffraction Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000012360 testing method Methods 0.000 description 6
- 229910001233 yttria-stabilized zirconia Inorganic materials 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000011049 filling Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 230000002269 spontaneous effect Effects 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000005621 ferroelectricity Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000003405 preventing effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Non-Volatile Memory (AREA)
Description
【発明の属する技術分野】
本発明は半導体装置に係り、特に強誘電性膜を備えるFRAM素子及びFFRAM素子に関する。
【0002】
【従来の技術】
現在、半導体分野において、Pb(Ti,Zr)O3 (以下、PZTという)のような強誘電体が有する双安定自発分極(bi-stable spontaneous polarization)を用いて不活性メモリ素子を具現しようとする研究が全世界的に活発に行われつつある。
【0003】
強誘電体を用いるメモリ素子は動作原理に応じて二つに分けられる。一つは、DRAMと類似に一つのトランジスタと一つのキャパシターから構成されるFRAM(Ferroelectric Random Access Memory)素子である。もう一つは、トランジスタのゲートに強誘電体を形成させてチャンネルのコンダクタンスを強誘電体の自発分極の方向に応じて調節することにより情報を格納するFFRAM(Ferroelectric Floating Gate Random Access Memory)素子である。このような素子は不活性、高速動作、低電圧駆動、高集積化等のメモリ素子が有するべき特性をすべて備えており、次世代のメモリ素子として脚光を浴びている。
【0004】
現在、強誘電体素子の核心の強誘電体として多用されている物質はPZTである。ところが、PZTを用いて半導体装置を制作する時、工程上の問題が発生するということは周知のことである。具体的に、PZTに含まれるPbは化学的反応性が高いため、その周辺部と容易に反応したり周辺部に拡散したりする。Pbの周辺部との反応又は周辺部への拡散は、FRAM素子の制作時にPZTキャパシターの形成後にパッシベーションのために蒸着するSiO2 との間で、FFRAM素子の制作時にはトランジスタのチャンネルを形成するSi又はゲート酸化物との間で深刻に発生する。従って、現在FRAMの場合にはSiO2 を蒸着する前にTiO2 を蒸着してSiO2 とPZTの間の拡散障壁として用いている。
【0005】
図1はTiO2 を拡散障壁として用いた従来のFRAM素子の断面を概略的に示した図面である。具体的に、前記FRAM素子は基板1に形成されたフィールド酸化膜2を含む。前記フィールド酸化膜2の上部にはキャパシターが形成される。具体的に、前記フィールド酸化膜2の上部に下部電極3、PZT膜4、上部電極5が順次に形成される。かつ、前記キャパシターの形成された基板の全面にはSiO2 層6が形成される。前記SiO2 層6は前記上部電極5と下部電極3の上部にコンタクトホールを備える。前記コンタクトホールには金属7が埋め立てられる。この際、前記PZT膜4とSiO2 層6の間には拡散障壁層のTiO2 膜8が備えられる。前記上部電極5と下部電極3は通常白金からなる。
【0006】
FFRAM素子の場合には、Siの表面にCeO2 、Y2 O3 又はYSZ(Yttria Stabilized Zirconia)等の絶縁体を蒸着し、これを拡散障壁層として用いてMIFS(Metal-Ferroelectric-Insulator-Semiconductor) 構造を具現する。あるいは、前記絶縁膜上にIr/IrO2 等の電極を蒸着してMFMIS(Metal-Ferroelectric-Metal-Insulator-Semiconductor) 構造の素子を具現する。
【0007】
図2はCeO2 、Y2 O3 又はYSZ等を拡散障壁層として用いた従来のFFRAM素子の断面を概略に示した図面である。具体的に、前記FFRAM素子はシリコン基板21と、その上部に順次形成された強誘電性膜22及び上部電極23を含む。前記上部電極23の上部の所定位置にコンタクトホールを有するSiO2 層24と、前記コンタクトホールを埋め立てる金属25が備えられる。前記シリコン基板21と前記強誘電性膜22の間には拡散障壁層26としてCeO2 、Y2 O3 又はYSZ等の層が備えられる。以下、前記拡散障壁層をバッファー層と称する。
【0008】
前記FRAM素子に採用されたTiO2 膜は犠牲障壁の役割を果たす。具体的に、TiO2 事体がPZTから拡散されるPbと反応してSiO2 までの到達を防ぐ犠牲障壁の役割を果たす。その結果、PZTとSiO2 との反応が抑制される。しかしながら、これにはPZT膜からPbが外部拡散する現象を根本的に防止できないという限界がある。Pbが外部拡散するとPZTの組成が変化してその電気的特性が劣化する問題点がある。
【0009】
一方、FFRAM素子の場合には、絶縁膜の誘電率が大きいと素子の動作に有利であるが、前記CeO2 、Y2 O3 又はYSZ等の誘電体の場合には前記誘電率が低い問題点がある。更に、前述した拡散障壁特性に優れない問題点がある。
【0010】
【発明が解決しようとする課題】
本発明は前述した問題点を解決するために案出されたものであり、拡散障壁特性及び誘電特性に優れた誘電材料を用いたFRAM素子及びFFRAM素子を提供するにその目的がある。
【0011】
【課題を解決するための手段】
前記目的を達成するために本発明のFRAM及びFFRAM素子は、強誘電性物質の拡散防止膜又はバッファー層としてMgTiO3 膜を用いる。前記MgTiO3 膜は有機金属化学蒸着法(MOCVD)、スパッタ法、ゾル−ゲル法、MOD(Metal Organic Decomposition) 法、蒸着法又はレーザーアブレーション法等の方法を通してSi基板又はキャパシター上に蒸着される。
【0012】
本発明のFRAM素子は誘電膜としてPZT膜を備えたキャパシターと、前記キャパシターの上部に形成され、その内部にSiを含む絶縁膜と、前記PZT膜と前記絶縁膜の間に形成されたMgTiO3 膜とを含んで構成される。
本発明のFFRAM素子は、Siを含む下部層と、前記下部層の上部に形成されたPZT膜と、前記PZT膜と前記下部層の間に形成された第1MgTiO3 膜とを含んで構成される。かつ、前記PZT膜の上部に上部電極が更に形成され、前記PZT膜と前記上部電極から構成された積層構造物の全面にSiO2 層が更に形成されており、前記積層構造物と前記SiO2 層の間に第2MgTiO3 膜が形成されることが望ましい。
【0013】
MgTiO3 はイルメナイト(illmenite) 構造を有するイオン性の酸化物であり、約17程度の誘電率を有する。MgTiO3 はABO3 型の化学式を有するが、同一なABO3 型の化学式を有するPZT、PbTiO3 又はBST等とは異なり、ぺロブスカイト結晶構造を有しない。何故ならば、前記ABO3 でA位置に入るMgのイオン半径がPbやBaより非常に小さいからである。よって、MgTiO3 はPZTとは異なる結晶構造を有し、固溶体も形成しない。
【0014】
かつ、MgTiO3 はTIO2 、Zr等の二成分系化合物とは異なり三成分系化合物なので、形成ギブスフリーエネルギーがPZT等のものと類似なため、Pbが拡散してきてもこれと反応して新たな化合物を形成したりしない。このようにMgTiO3 は他の拡散障壁層に比べて反応速度論的かつ熱力学的に優れているため、PZTのような強誘電体を用いる素子の制作において拡散障壁層に対する要求を充足させることができる物質である。
【0015】
【発明の実施の形態】
以下、本発明の実施例を添付した図面に基づき更に詳細に説明する。
図3はSi基板上にMOCVD方法にて蒸着したPZT薄膜のXRD(X-ray Diffraction) パターンであり、具体的には(a) 500℃及び(b) 550℃でSi基板上に直接蒸着したPZT薄膜のXRDパターンを示したものである。図3から分かるように、低温では主に望ましくないパイロクロール相が形成され、高温では蒸着物質と基板との激しい反応により結晶質の薄膜が蒸着されない。
【0016】
図4は(a) 500℃、(b) 550℃、(c) 600℃でMgTiO3 が蒸着されたSi基板上に蒸着されたPZT薄膜のXRDパターンを示した図面である。図4から分かるように、MgTiO3 がPZTとSiの間の相互拡散及び反応を防止するために、MgTiO3 の蒸着されたSi基板上ではPZT相が容易に形成される。
【0017】
図5はSi基板上に蒸着されたMgTiO3 /PZT二重層の強誘電性質をテストするために制作したテスト試料の模式図である。具体的に、Si基板51上にPZT/MgTiO3 二重層52が形成されており、前記二重層52の上部とSi基板51の下部にはAl(53,54)を蒸着してMFIS構造の試料を形成する。
【0018】
図6は図5に示された試料のSi基板上に蒸着されたMgTiO3 /PZT二重層の表面(a) 及び断面(b) の組織を示すSEM写真を示した図である。前記図6から細かく蒸着された薄膜の形状を見ることができる。
図7は図5に示された試料の電圧−容量特性を50KHz、1MHzで測定した結果を示した図面である。図7から分かるように、よく定義されたヒステリシス曲線が得られる。前記曲線から、蒸着されたPZTが優れた強誘電性を有していることが分かる。これはMgTiO3 がPZT蒸着及び拡散防止に優れたバッファー層の役割を果たしていることを証明する。かつ、半導体素子に応用する際、信号を感知できる電圧マージンが4V程度なので、安定した動作が期待できる。
【0019】
図8はMgTiO3 を拡散防止膜として用いたFRAM素子の断面を概略的に示した図面である。具体的に、前記FRAM素子は、半導体基板81に形成されたフィールド酸化膜82と、フィールド酸化膜82の上部に順次に形成された下部電極83と、PZT膜84と、上部電極85と、前記構造が形成された基板の全面を覆うものであり、前記上部電極85と下部電極83の上部にコンタクトホールを有するSiO2 層86と、前記コンタクトホールを埋め立てる金属87とから構成される。この際、前記PZT膜84とSiO2 層86の間には拡散障壁層のMgTiO3 膜88が形成されている。前記上部電極85と下部電極83は通常白金からなる。
【0020】
前記FRAM素子の製造方法は通常のFRAM素子製造方法に本発明のMgTiO3 膜形成方法を応用したものである。
具体的に、本発明のFRAM素子製造方法では、まず半導体基板81上にフィールド酸化膜82を形成した後、前記フィールド酸化膜82の上部にキャパシターの下部電極83を形成するために白金層を蒸着する。前記白金層は通常のスパッタ方法等を用いてパタニングされる。前記パタニングされた白金層の上部にはPZT膜84が蒸着される。PZT膜の蒸着はゾル−ゲル法又は真空蒸着法により行われる。
【0021】
ゾル−ゲル法では、PZT物質がスピンコーティングされ乾燥された後、約400℃の温度で硬化される。PZT膜の適宜な厚みは前記過程を繰り返すことにより得られる。所望の厚みが得られた後、600℃以上でアニーリングを酸素雰囲気で行う。
真空蒸着法では、PbO粉末及びZrO2 /TiO2 ペレットがPZT膜を形成するための原料物質として用いられる。PbOの蒸気圧がZrO2 /TiO2 より低いため、前記原料物質を加熱するとPbOが蒸着される。ZrO2 /TiO2 は電子ビームにて蒸着される。
【0022】
前記PZT膜84の上部に白金からなる上部電極85を形成することによりキャパシターを形成する。
次の段階では、前記キャパシター83+84+85の側面及び上部にMgTiO3 膜88を蒸着する。前記MgTiO3 膜88は有機金属化学蒸着法、スパッタ法、ゾル−ゲル法、MOD法、蒸着法又はレーザーアブレーション法により形成される。
【0023】
図9はMgTiO3 膜をPZT蒸着のバッファー層として用いたFFRAM素子の断面を概略的に示した図面である。具体的に、前記FFRAM素子は、シリコンからなる半導体基板91と、その上部に順次形成された強誘電性膜92及び上部電極93と、前記上部電極93の上部にコンタクトホールを有するSiO2 層94と、前記コンタクトホールを埋め立てる金属95とから構成され、前記シリコン基板と前記強誘電性膜との間にはバッファー層として第1MgTiO3 膜96が形成されており、前記強誘電性膜及び上部電極からなる構造92+93と前記SiO2 層94との間には第2MgTiO3 膜97が形成されている。この際、前記シリコン基板91の上部には、Siを含む下部層、例えばゲート酸化膜が更に形成されることもできる。
【0024】
前記FFRAM素子の製造方法は通常のFFRAM素子の製造方法に本発明のMgTiO3 膜の形成方法を応用したものである。
具体的に、本発明のFFRAM素子製造方法では、まずSiを含む下部層91の所定部分上に第1MgTiO3 膜96を形成する。この際、前記下部層91はシリコン基板であるかゲート酸化膜である。次に、前記第1MgTiO3 膜96上にPZT膜92及び上部電極93を順次に形成する。前記PZT膜の形成方法は前述したFRAM素子の製造方法と同一である。前記上部電極93はスパッタ法等により白金層を形成する。次に、第1MgTiO3 膜、PZT膜、上部電極が順次に形成された構造96+92+93の全面に第2MgTiO3 膜97を蒸着し、前記PZT膜92と前記上部電極93を前記第1MgTiO3 膜96及び第2MgTiO3 膜97にて取り囲む。次に、前段階の結果物構造の全面にSiO2 層94を形成する。前記SiO2 層94には金属95が埋め立てられたコンタクトホールが備えられ、上部電極93と金属95とを相互連結させる。
【0025】
この際、前記第1及び第2MgTiO3 膜は有機金属化学蒸着法、スパッタ法、ゾル−ゲル法、MOD法、蒸着法又はレーザーアブレーション法により形成される。
【0026】
【発明の効果】
以上、本発明によると、FRAM素子の拡散障壁層は優れた拡散防止効果を有し、FFRAM素子のバッファー層は優れた拡散障壁特性と誘電率を有する。
【図面の簡単な説明】
【図1】TiO2 を拡散障壁として用いた従来のFRAM素子の断面図である。
【図2】CeO2 、Y2 O3 又はYSZ等を拡散障壁層として用いた従来のFFRAM素子の断面図である。
【図3】本発明実施例におけるSi基板上にMOCVD方法を用いて蒸着したPZT薄膜のXRDパターンを示す図である。
【図4】本発明実施例におけるMgTiO3 の蒸着されたSi基板上に蒸着されたPZT薄膜のXRDパターンを示す図である。
【図5】本発明実施例におけるSi基板上に蒸着されたMgTiO3 /PZT二重層の強誘電性質をテストするために制作したテスト試料の模式図を示す断面図である。
【図6】図5に示されたテスト試料のSi基板上に蒸着されたMgTiO3 /PZT二重層の表面組織を示す図面代用写真である。
【図7】図5に示されたテスト試料の電圧−電流特性を測定した結果を示す特性図である。
【図8】本発明実施例におけるMgTiO3 を拡散防止膜として用いたFRAM素子の断面図である。
【図9】本発明実施例におけるMgTiO3 膜をPZT蒸着のバッファー層として用いたFFRAM素子の断面図である。
【符号の説明】
81 半導体基板
82 フィールド酸化膜
83 下部電極
84 PZT膜
85 上部電極
86 SiO2 層
87 金属
88 MgTiO3 膜
91 半導体基板(シリコン基板、下部層)
92 強誘電性膜(PZT膜)
93 上部電極
94 SiO2 層
95 金属
96 第1MgTiO3 膜
97 第2MgTiO3 膜
97 金属
Claims (13)
- 誘電膜としてPZT膜を備えたキャパシターと、
前記キャパシターの上部に形成されたSiを含む絶縁膜と、
前記PZT膜と前記絶縁膜との間に形成されたMgTiO3膜とを含んで構成されたことを特徴とするFRAM素子。 - 前記絶縁膜はSiO2からなることを特徴とする請求項1に記載のFRAM素子。
- 前記キャパシターは、半導体基板上に形成されたフィールド酸化膜上に設けられていることを特徴とする請求項1に記載のFRAM素子。
- 前記MgTiO3膜は有機金属化学蒸着法、スパッタ法、ゾル−ゲル法、MOD法、蒸着法又はレーザーアブレーション法のいずれかにより形成されることを特徴とする請求項1に記載のFRAM素子。
- Siを含む下部層と、
前記下部層の上部に形成されたPZT膜と、
前記PZT膜と前記下部層との間に形成された第1MgTiO3膜とを含んで構成されたことを特徴とするFFRAM素子。 - 前記下部層はSi基板又はゲート酸化膜であることを特徴とする請求項5に記載のFFRAM素子。
- 前記PZT膜の上部には上部電極が更に形成され、前記PZT膜と前記上部電極から形成された積層構造物の全面にはSiO2層が更に形成されており、前記積層構造物と前記SiO2層との間には第2MgTiO3膜が形成されていることを特徴とする請求項5に記載のFFRAM素子。
- 前記第1MgTiO3膜は有機金属化学蒸着法、スパッタ法、ゾル−ゲル法、MOD法、蒸着法又はレーザーアブレーション法のいずれかにより形成されることを特徴とする請求項5に記載のFFRAM素子。
- 前記第1及び第2MgTiO3膜は有機金属化学蒸着法、スパッタ法、ゾル−ゲル法、MOD法、蒸着法又はレーザーアブレーション法のいずれかにより形成されることを特徴とする請求項7に記載のFFRAM素子。
- 半導体基板上にフィールド酸化膜と誘電膜としてPZT膜を備えたキャパシターを順次形成する段階と、
前記キャパシターの側面及び上部にMgTiO3膜を形成する段階と、
前記MgTiO 3 膜の形成段階後、SiO 2 からなる絶縁膜を形成する段階とを含むことを特徴とするFRAM素子の製造方法。 - 前記MgTiO3膜は有機金属化学蒸着法、スパッタ法、ゾル−ゲル法、MOD法、蒸着法又はレーザーアブレーション法のいずれかにより形成されることを特徴とする請求項10に記載のFRAM素子の製造方法。
- シリコンを含む下部層の上部に第1MgTiO3膜を形成する段階と、
前記第1MgTiO3膜の上部にPZT膜及び上部電極を順次形成する段階と、
前段階の結果物の全面に第2MgTiO3膜を形成して前記第1MgTiO3膜及び前記第2MgTiO3膜が前記PZT膜と前記上部電極を取り囲む段階と、
前記第1MgTiO 3 膜及び前記第2MgTiO 3 膜が前記PZT膜と前記上部電極を取り囲む段階の後、前段階の結果物構造の全面にSiO 2 からなる絶縁膜を形成する段階とを含むことを特徴とするFFRAM素子の製造方法。 - 前記第1及び第2MgTiO3膜は有機金属化学蒸着法、スパッタ法、ゾル−ゲル法、MOD法、蒸着法又はレーザーアブレーション法のいずれかにより形成されることを特徴とする請求項12に記載のFFRAM素子の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960049350A KR100238210B1 (ko) | 1996-10-28 | 1996-10-28 | 산화티탄마그네슘 박막을 이용한 fram 및 ffram 소자 |
KR1996P49350 | 1996-10-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10135420A JPH10135420A (ja) | 1998-05-22 |
JP4009356B2 true JP4009356B2 (ja) | 2007-11-14 |
Family
ID=19479386
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29361997A Expired - Fee Related JP4009356B2 (ja) | 1996-10-28 | 1997-10-09 | MgTiO3 薄膜を備えたFRAM素子及びFFRAM素子並びにその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5834804A (ja) |
JP (1) | JP4009356B2 (ja) |
KR (1) | KR100238210B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9249082B2 (en) | 2010-02-09 | 2016-02-02 | King Abdulaziz City for Science and Technology (KACST) | Synthesis of dimethyl carbonate from carbon dioxide and methanol |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6350643B1 (en) * | 1997-12-18 | 2002-02-26 | Advanced Technology Materials, Inc. | Reduced degradation of metal oxide ceramic due to diffusion of a mobile specie therefrom |
KR100261221B1 (ko) * | 1997-12-31 | 2000-07-01 | 윤종용 | 단일 트랜지스터 셀 및 이를 제조하는 방법 및 이 소자로 구성된 메모리 회로와 이를 구동하는 방법 |
WO2000070674A1 (de) * | 1999-05-12 | 2000-11-23 | Infineon Technologies Ag | Kondensator für halbleiteranordnung und verfahren zum herstellen einer dielektrischen schicht für denselben |
JP4938921B2 (ja) * | 2000-03-16 | 2012-05-23 | 康夫 垂井 | トランジスタ型強誘電体不揮発性記憶素子 |
US6602720B2 (en) * | 2001-03-28 | 2003-08-05 | Sharp Laboratories Of America, Inc. | Single transistor ferroelectric transistor structure with high-K insulator and method of fabricating same |
KR100479687B1 (ko) * | 2002-05-30 | 2005-03-30 | 한국과학기술연구원 | 캔틸레버 센서 및 그 제조 방법 |
JP4851740B2 (ja) * | 2005-06-30 | 2012-01-11 | 株式会社東芝 | 半導体装置およびその製造方法 |
JP2009266967A (ja) * | 2008-04-23 | 2009-11-12 | Tohoku Univ | 強誘電体膜、強誘電体膜を有する半導体装置、及びそれらの製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6015134A (ja) * | 1983-07-07 | 1985-01-25 | Unitika Ltd | 圧電性,焦電性フイルムの製造方法 |
US5140498A (en) * | 1991-04-19 | 1992-08-18 | Westinghouse Electric Corp. | Method of producing a wound thin film capacitor |
US5623724A (en) * | 1994-08-09 | 1997-04-22 | Northrop Grumman Corporation | High power capacitor |
-
1996
- 1996-10-28 KR KR1019960049350A patent/KR100238210B1/ko not_active IP Right Cessation
-
1997
- 1997-10-09 JP JP29361997A patent/JP4009356B2/ja not_active Expired - Fee Related
- 1997-10-16 US US08/951,433 patent/US5834804A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9249082B2 (en) | 2010-02-09 | 2016-02-02 | King Abdulaziz City for Science and Technology (KACST) | Synthesis of dimethyl carbonate from carbon dioxide and methanol |
Also Published As
Publication number | Publication date |
---|---|
JPH10135420A (ja) | 1998-05-22 |
KR100238210B1 (ko) | 2000-01-15 |
KR19980030014A (ko) | 1998-07-25 |
US5834804A (en) | 1998-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3188179B2 (ja) | 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法 | |
JP3412051B2 (ja) | キャパシタ | |
KR100296236B1 (ko) | 하이브리드전극을사용한다결정강유전캐패시터헤테로구조물 | |
KR100288025B1 (ko) | 반도체기억장치및그의제조방법 | |
JP3319994B2 (ja) | 半導体記憶素子 | |
US5965942A (en) | Semiconductor memory device with amorphous diffusion barrier between capacitor and plug | |
US5719416A (en) | Integrated circuit with layered superlattice material compound | |
JPH11204746A (ja) | 強誘電体メモリ装置及びその製造方法 | |
JP4009356B2 (ja) | MgTiO3 薄膜を備えたFRAM素子及びFFRAM素子並びにその製造方法 | |
JP2007115733A (ja) | 強誘電体キャパシタ、強誘電体メモリ、及びそれらの製造方法 | |
US20080123243A1 (en) | Ferroelectric capacitor | |
WO1997033316A1 (fr) | Composant a semi-conducteur et sa fabrication | |
KR100405146B1 (ko) | 구조화된 금속 산화물 함유 층의 제조 방법 | |
KR100453793B1 (ko) | 마이크로일렉트로닉 부품의 제조 방법 및마이크로일렉트로닉 부품 | |
JPH06305714A (ja) | ゾルーゲル法による強誘電体膜の形成方法及びキャパシタの製造方法 | |
JPH09129827A (ja) | 強誘電体キャパシタ | |
JPH104181A (ja) | 強誘電体素子及び半導体装置 | |
US6855973B2 (en) | Semiconductor memory device including a capacitor an upper electrode of which being resistant of exfoliation | |
JP2002151654A (ja) | 誘電体キャパシタ素子及びその製造方法 | |
KR100362169B1 (ko) | 비파괴독출형 전계효과트랜지스터 및 그 제조방법 | |
JP3294214B2 (ja) | 薄膜キャパシタ | |
KR100490174B1 (ko) | Pzt박막의 강유전 특성이 향상된 반도체 소자와 그 제조방법 | |
KR100335494B1 (ko) | Bst 유전막에 구리를 함유한 커패시터 및 그 제조방법 | |
JP2001338834A (ja) | 誘電体キャパシタの製造方法 | |
KR20000025706A (ko) | 강유전성램 캐패시터의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060403 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070426 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070725 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070814 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070903 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130907 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |