JPH11204746A - 強誘電体メモリ装置及びその製造方法 - Google Patents
強誘電体メモリ装置及びその製造方法Info
- Publication number
- JPH11204746A JPH11204746A JP10255527A JP25552798A JPH11204746A JP H11204746 A JPH11204746 A JP H11204746A JP 10255527 A JP10255527 A JP 10255527A JP 25552798 A JP25552798 A JP 25552798A JP H11204746 A JPH11204746 A JP H11204746A
- Authority
- JP
- Japan
- Prior art keywords
- film
- ferroelectric
- forming
- seed
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 238000000034 method Methods 0.000 claims abstract description 35
- 239000003990 capacitor Substances 0.000 claims abstract description 31
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims description 35
- 239000002184 metal Substances 0.000 claims description 35
- 239000000463 material Substances 0.000 claims description 26
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical group [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 24
- 238000002425 crystallisation Methods 0.000 claims description 8
- 230000008025 crystallization Effects 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 3
- 239000011229 interlayer Substances 0.000 abstract description 8
- 239000005380 borophosphosilicate glass Substances 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 abstract 1
- 230000008859 change Effects 0.000 description 14
- 230000010287 polarization Effects 0.000 description 13
- 230000002269 spontaneous effect Effects 0.000 description 10
- 238000010438 heat treatment Methods 0.000 description 9
- 239000010936 titanium Substances 0.000 description 9
- 239000010410 layer Substances 0.000 description 7
- 239000000203 mixture Substances 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- VXUYXOFXAQZZMF-UHFFFAOYSA-N titanium(IV) isopropoxide Chemical compound CC(C)O[Ti](OC(C)C)(OC(C)C)OC(C)C VXUYXOFXAQZZMF-UHFFFAOYSA-N 0.000 description 6
- 239000000126 substance Substances 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- MRMOZBOQVYRSEM-UHFFFAOYSA-N tetraethyllead Chemical compound CC[Pb](CC)(CC)CC MRMOZBOQVYRSEM-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000005621 ferroelectricity Effects 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- 238000003980 solgel method Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- BSDOQSMQCZQLDV-UHFFFAOYSA-N butan-1-olate;zirconium(4+) Chemical compound [Zr+4].CCCC[O-].CCCC[O-].CCCC[O-].CCCC[O-] BSDOQSMQCZQLDV-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052703 rhodium Inorganic materials 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229940046892 lead acetate Drugs 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- -1 platinum group metals Chemical class 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
- H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Optics & Photonics (AREA)
- Semiconductor Memories (AREA)
Abstract
する。 【解決手段】 強誘電体膜の上下部に各々シード膜を具
備する。上下部シード膜は、強誘電体膜の上下界面特性
を同一にするために形成する。これにより強誘電体膜の
上下界面特性が同一になるため、奥付けのような現状の
発生が効果的に防止できる。
Description
びその製造方法に係り、特に強誘電体メモリ装置(ferro
electric random access memory:FRAM)及びその製造方
法に関する。
る。強誘電性とは、強誘電体内に配列された電気双極子
に外部電圧が印加されると自発分極が発生され、その自
発分極は外部電界が除去された後にもある程度の残留分
極を保有する性質をいう。強誘電体の残留分極をデータ
の貯蔵に利用すると、外部の電圧がなくてもデータの貯
蔵が可能になる。また自発分極の方向は外部電界の方向
を変化させて変えられる。
大別されるが、強誘電体キャパシタに蓄積された電荷量
の変化を検出する方式と、強誘電体の自発分極による半
導体の抵抗変化を検出する方式がある。
出する方式には“一つのキャパシタと一つのトランジス
タ”で単位セルを形成する構造が代表的である。この方
式はDRAMで広く使われていることであって、相補型
モス(CMOS)構造上に厚い層間絶縁膜を形成し、そ
の上に強誘電体キャパシタを形成する構造である。
化を検出する方式としては、MFMIS FET(Metal
-Ferroelectric-Metal-Insulator-Semiconductor FET)
構造が代表的である。この方式は“一つのトランジス
タ”で単位セルを形成する構造である。
出する方式や強誘電体の自発分極による半導体の抵抗変
化を検出する方式の全てが、下部金属膜−強誘電体膜−
上部金属膜が積層して形成された強誘電体キャパシタ構
造を含む。
強誘電体膜としてPZT(Pb(Zrx Ti1-X )
O3 )を使用する。強誘電体膜としてPZT(Pb(Z
rx Ti1-X )O3 )が使用される理由は、キュリー
(Curie)温度が230−490℃で比較的高い
し、Zr/Ti組成及び温度に従って色々な相異なる結
晶相を有し、誘電率が高いからである。
部金属膜構造のキャパシタでは、ヒステリシスが電界軸
を追って正方向あるいは負方向に移動する奥付け現状が
発生する問題点がある。奥付けが発生すると、正の抗電
圧と負の抗電圧の絶対値が変わって対称性が破壊され、
残留分極(Pr)値も減少する。
は、PZT膜の熱処理工程によってPZT膜の上下界面
特性が変わることに起因する。即ち、下部金属膜上にP
ZT膜を蒸着した後、PZT膜を結晶化するために熱処
理する場合、PZT膜内のPbが下部金属膜との界面に
移動して下部金属膜とPZT膜の界面を変化させる。反
面、上部金属膜は既に熱処理が完了したPZT膜上に形
成されるため、下部金属膜のような変化がない。従って
PZT膜の上下界面が変わって奥付けが発生する。
する技術的課題は、上下界面特性が同じ強誘電体膜を含
んで、奥付けのような問題点が発生しない強誘電体メモ
リ装置を提供することである。
は、上下界面特性が同じ強誘電体膜を含む、強誘電体メ
モリ装置の製造に適合した製造方法を提供することであ
る。
するための本発明による強誘電体メモリ装置は、強誘電
体膜の上下部に各々シード膜を具備する強誘電体キャパ
シタを具備する。即ち、本発明による強誘電体メモリ装
置は下部電極、下部シード膜、強誘電体膜、上部シード
膜及び上部電極が順々に積層された強誘電体キャパシタ
を具備する。
明による強誘電体メモリ装置の製造方法によると、まず
下部電極、下部シード膜、強誘電体膜、上部シード膜を
順々に形成する。次に、上部シード膜が形成された結果
物を熱処理して前記強誘電体膜を安定したぺロブスカイ
ト結晶構造に作り、前記強誘電体膜の上下界面を同一に
させた後、上部電極を形成する。
膜を使用して形成し、前記上下部シード膜を形成する段
階は前記強誘電体膜の上下界面特性を同一にさせうる物
質、例えば前記強誘電体膜を構成する物質より結晶化温
度が低くて前記強誘電体膜を構成する物質と、格子定数
が類似した強誘電体を使用して形成する。従ってPbT
iO3 、TiO3 または前記強誘電体膜を構成するPZ
TよりPbの含量が多いか、Ti/Zrの値が大きいP
ZTが使用できる。
電性酸化物膜または白金族金属膜−導電性酸化物膜の二
重膜を使って下部電極を形成し、前記上部電極を形成す
る段階は白金族金属膜、導電性酸化物膜または白金族金
属膜−導電性酸化物膜の二重膜を使って形成する。
誘電体膜の上下界面特性が同一になるので、下部シード
膜−強誘電体膜−上部シード膜構造を含む強誘電体メモ
リ装置では奥付けのような現状の発生が効果的に防止さ
れる。
発明の望ましい実施例に対して詳細に説明する。しかし
本発明は以下に開示される実施例に限らず多様な形態に
具現でき、単に本実施例は本発明の開示が完全にし、通
常の知識を有する者に発明の範疇を完全に知らせるため
に提供されることである。添付された図面で色々な膜と
領域の厚さは明瞭性のために強調された。またいずれか
一つの膜が他の膜または基板上に存在することと指称さ
れるとき、他の膜または基板の真上にあることもでき、
層間膜が存在することもできる。なお、図面の同一参照
符号は同一部材を示す。
を検出する方式を使用する本発明の第1実施例による強
誘電体メモリ装置の断面図が示されている。
を介在して形成されたゲート104とソース領域106
及びドレイン領域107よりなるトランジスタが形成さ
れている。トランジスタが形成された基板100の全面
にPSG(phosphosilicate glass)、BPSG(borophos
phosilicate glass)、TEOS(tetraethylorthosilica
te glass)及びUSG(undoped silicate glass)の内、
選択された何れか一つよりなる層間絶縁膜108が積層
されているし、層間絶縁膜内に形成されたコンタクトプ
ラグ110がトランジスタのソース領域106と接触し
ている。コンタクトプラグ110上に下部電極112が
形成されている。下部電極112上には下部シード膜1
14、強誘電体膜116及び上部シード膜118よりな
る誘電体膜Dが積層されているし、上部シード膜118
上に上部電極120が形成されて強誘電体キャパシタを
完成している。
ード膜114、118は強誘電体膜の上下部の界面特性
を同一にして強誘電体キャパシタから奥付け現状が発生
することを防止する。強誘電体膜116の上下部に形成
されたシード膜114、118は強誘電体膜116より
結晶化温度が低い物質より形成されることが望ましい。
その理由は強誘電体膜116を安定したペロブスカイト
構造に結晶化させるための熱処理工程時、上下部シード
膜114、118がまず結晶化されて強誘電体膜116
が上、下表面で中心方向に結晶化させることによって、
強誘電体膜116の上下部界面特性を同一にさせうるか
らである。また上下部シード膜114、118は強誘電
体膜116と格子定数が類似した強誘電性を有する物質
より形成されることがさらに望ましい。
して形成する場合、シード膜114、118はPbTi
O3 またはTiO3 を使用して形成することが望まし
い。また、強誘電体膜116を構成するPZTよりPb
の含量が豊かでTiの組成比が高いPZTもシード膜と
して使われうる。他の構成要素に比べてPbの含量が1
20%以上になるとか、Ti/Zrの値が48/52よ
り大きい場合、即ち、Tiの組成比が高い場合結晶化が
よく起こるからである。従ってPZT膜116の上下部
に形成されたシード膜114、118はPZT膜116
の熱処理工程時PZT膜116より先に結晶化されるた
め、PZT膜が上、下から中心方向に結晶化され、Pb
のような元素が上下部電極膜に広がることが防止され
る。従ってPZT膜の上下部界面が同一に形成される。
膜116との界面で障壁が高い特徴を有し、強誘電体と
の反応性がない安定した物質より形成されることが望ま
しい。従ってPt、Ir、RuまたはRhのような白金
族金属が電極物質として使われる。上下部電極120、
112はまた、IrO2 、RuO2 、RhO2 またはL
aSrCoO3 などの導電性酸化物膜より形成して疲労
特性を改善できる。
を検出する方式を使用する本発明の第2実施例による強
誘電体メモリ装置の断面図が示されている。本発明の第
2実施例による強誘電体メモリ装置が第1実施例による
強誘電体メモリ装置と違う点は、下部電極は白金族金属
膜112及び導電性酸化物膜113の二重膜より構成さ
れ、上部電極は導電性酸化物膜119及び白金族金属膜
120の二重膜より構成される点において差がある。導
電性酸化物膜113、119を上下部電極の構成要素と
してさらに形成する理由は、白金族金属膜だけで上下部
電極を形成する場合、キャパシタで疲労のような現象が
発生するからである。従って上下部シード膜と上下部白
金族金属膜との間に、各々導電性酸化物膜をさらに形成
することによってキャパシタの疲労特性を改善する。最
終的に得られるキャパシタは下部白金族金属膜−下部導
電性酸化物膜−下部シード膜−強誘電体膜−上部シード
膜−上部導電性酸化物膜−上部白金族金属膜よりなり、
強誘電体膜を基準として対称構造を形成する。従って本
発明の第2実施例による強誘電体メモリ装置にでも奥付
け現状が防止される。
物質としてはIrO2 、RuO2 、RhO2 またはLa
SrCoO3 などが使われることが望ましい。
よる半導体の抵抗変化を検出する方式を使用する強誘電
体メモリ装置の断面図である。
が形成され、ゲート絶縁膜303上に下部電極304、
下部シード膜306、強誘電体膜308、上部シード膜
310及び上部電極312が順々に形成されている。ま
た、前記ゲート絶縁膜303の縁部に隣接した半導体基
板300の表面にソース及びドレイン領域301、30
2が形成されている。一般的に、ソース及びドレイン領
域301、302は上部電極312まで形成した後形成
される。
強誘電体キャパシタが有する極性方向によってゲート絶
縁膜303下の半導体基板300の表面にチャンネルの
誘起可否が決定される。例えばチャンネルが導通状態で
あれば1、非導通状態であれば0と認識する。
モリセルが一つのトランジスタより形成される点におい
てメモリセルが一つのトランジスタと一つのキャパシタ
より構成された第1実施例の強誘電体メモリ装置と違い
差があり、下部電極−下部シード膜−強誘電体膜−上部
シード膜−上部電極の構造を成すキャパシタを採用して
いる点においては同一である。従って各構成要素に対す
る説明は省略する。
による半導体の抵抗変化を検出する方式を使用する強誘
電体メモリ装置の断面図が示されている。第4実施例は
上下部シード膜306、310と上下部電極304、3
12との間に各々導電性酸化物膜305、311をさら
に具備する点だけが第3実施例と異なる。導電性酸化物
膜305、311を形成する理由は第2実施例で説明し
た通りである。
の第1実施例による強誘電体メモリ装置の製造方法を図
5乃至図7を参照して説明する。
ゲート絶縁膜102、ゲート電極104、ソース領域1
06及びドレイン領域107を具備するトランジスタを
通常の方法を使用して形成する。次いで、結果物全面に
PSG、BPSG、TEOS及びUSGの内、選択され
た何れか一つの絶縁物質を蒸着した後平坦化して層間絶
縁膜108を形成する。次に、層間絶縁膜108を部分
的に蝕刻してソース領域106を露出させるコンタクト
ホールを形成した後、コンタクトホールを導電物質で満
たすことによって、トランジスタのソースとキャパシタ
の下部電極を連結する導電性プラグ110を形成する。
果物上にキャパシタの下部電極を形成するための物質を
蒸着した後、通常の写真蝕刻工程を使用してパタニング
することによってキャパシタの下部電極112を形成す
る。この際、キャパシタの下部電極112は、Pt、I
r、RuまたはRhのような白金族金属、またはIrO
2 、RuO2 、RhO2 またはLaSrCoO3 などの
導電性酸化物または白金族金属膜−導電性酸化物膜の二
重膜より形成する。
された結果物全面に下部シード膜114、強誘電体膜1
16及び上部シード膜118を順々に形成する。上部シ
ード膜118まで形成した後、結果物全面を熱処理して
強誘電体膜116のぺロブスカイト構造を結晶化させる
と同時に安定化させる。
ド膜118は熱処理工程時強誘電体膜116が膜全体に
亙って均等であり、安定したぺロブスカイト構造に結晶
化させて、強誘電体膜116の上下部界面特性を同一に
形成すべきである。従って上下部シード膜114、11
8は強誘電体膜116より結晶化温度が低い物質より形
成されることが望ましい。また、強誘電体膜116と格
子定数が類似した物質より形成されることが望ましい。
その理由は、熱処理工程時強誘電体膜116より上下部
のシード膜114、118がまず結晶化されると、強誘
電体膜116の上、下から中心方向に結晶化が起こって
強誘電体膜116の上下部界面が同一に形成されるから
である。また、シード膜114、118はキャパシタの
キャパシタンスを考える時強誘電性を有する物質より形
成されることがより望ましい。
成する場合、シード膜114、118はPbTiO3 、
TiO2 または強誘電体膜116を構成するPZT膜よ
りPbの含量が豊かでTiの組成比が高いPZTを使っ
て形成する。例えば、PZT膜で他の構成要素に比べて
Pbの含量が120%以上になったりTi/Zrの値が
48/52より大きい場合、即ち、Tiの組成比が高い
場合結晶化がよく起こる。
して形成する場合、スパッタリング方法、金属有機化学
気相蒸着(MOCVD)法またはゾル−ゲル方法を利用
して形成できる。MOCVD方法を使用する場合、CV
Dソースとしてテトラエチル鉛及びチタニウムイソプロ
プオキシド(titanium isopropoxide)を使用する。ゾル
−ゲル方法を使用する場合には、酢酸鉛(lead acetate)
及びチタンイソプロプオキシドの混合溶液を回転コーテ
ィングして半導体基板100上に蒸着した後、500〜
700℃範囲で熱処理して形成する。下部シード膜11
4は200Å以下の厚さに形成することが望ましい。
金属有機化学気相蒸着方法またはゾル−ゲル方法で形成
する。強誘電体膜116はぺロブスカイト構造の酸化
物、例えばPZTを利用して形成する。
場合、PZTターゲット(例:Pb(Zr0.6 T
i0.4 )O3 +PbO(20モル%)の組成を有するタ
ーゲット)を、基板温度を450〜650℃とし、チャ
ンバ圧力は1〜10mTorrに維持しながらアルゴン
と酸素が含まれた雰囲気でスパッタリングして蒸着す
る。
着する場合には、CVDソースとしてテトラエチル鉛、
チタンイソプロプオキシド及びジルコニウムブドキシド
(zirconium n-butoxide)を主成分として使用し、酸化ガ
スとしては酸素に二窒化酸素(N2 O)が10〜50%
程度含まれたソースを運搬ガスのアルゴンに載せて基板
温度450〜800℃、チャンバ圧力0.1〜10To
rrに維持されたチャンバの中に流すことによって蒸着
する。上部シード膜118は下部シード膜114と同じ
方法で形成する。
物質を使用して上部シード膜118上に上部電極120
を形成する。下部電極112と同じ物質を使用する理由
は、強誘電体膜116を基準として上下部構成要素を対
称にさせることが奥付け防止に、即ち、強誘電体膜11
6の上下部界面特性を同一にするのに助けになるからで
ある。
極120、上部シード膜118、強誘電体膜116及び
下部シード膜114をセル単位でパタニングしてキャパ
シタセルユニットを完成する。
施例が記述され、特定用語が使われたが、これは請求範
囲に開示されている発明の範疇であって、これを制限す
る目的でなく技術的な概念で使われたことである。従っ
て本発明は前記実施例に限らず当業者の水準でその変形
及び改良が可能である。
強誘電体膜の上下部にシード膜を具備する。強誘電体膜
の上下部に形成されたシード膜は、強誘電体膜の上下部
の界面特性を同一にして強誘電体キャパシタから奥付け
現状が発生することを防止する。即ち、上、下シード膜
は強誘電体膜の熱処理工程時強誘電体膜より先に結晶化
されて、強誘電体膜を上、下から中心方向に結晶化させ
る。従って強誘電体膜の上下部界面特性が同一になって
強誘電体キャパシタの特性が向上する。
化を検出する方式を使用する本発明の第1実施例による
強誘電体メモリ装置の断面図である。
化を検出する方式を使用する本発明の第2実施例による
強誘電体メモリ装置の断面図である。
を検出する方式を使用する本発明の第3実施例による強
誘電体メモリ装置の断面図である。
を検出する方式を使用する本発明の第4実施例による強
誘電体メモリ装置の断面図である。
る強誘電体メモリ装置の製造方法を説明するための工程
中間段階構造物の断面図である。
る強誘電体メモリ装置の製造方法を説明するための工程
中間段階構造物の断面図である。
る強誘電体メモリ装置の製造方法を説明するための工程
中間段階構造物の断面図である。
絶縁膜 104 ゲート 106 ソース
領域 107 ドレイン領域 108 層間絶
縁膜 110 コンタクトプラグ 112 下部電
極 114 下部シード膜 116 強誘電
体膜 118 上部シード膜 120 上部電
極
Claims (18)
- 【請求項1】 下部電極と、 前記下部電極上に形成された下部シード膜と、 前記下部シード膜上に形成された強誘電体膜と、 前記強誘電体膜上に形成された上部シード膜と、 前記上部シード膜上に形成された上部電極よりなる強誘
電体キャパシタとを具備することを特徴とする強誘電体
メモリ装置。 - 【請求項2】 前記強誘電体膜は、PZT膜であること
を特徴とする請求項1に記載の誘電体メモリ装置。 - 【請求項3】 前記上下部シード膜は、前記強誘電体膜
の上下界面特性を同一にするために形成された膜である
ことを特徴とする請求項1に記載の強誘電体メモリ装
置。 - 【請求項4】 前記上下部シード膜を形成する物質は、
前記強誘電体膜を構成する物質より結晶化温度が低い物
質であることを特徴とする請求項3に記載の強誘電体メ
モリ装置。 - 【請求項5】 前記上下部シード膜を形成する物質は、
前記強誘電体膜を構成する物質と格子定数が類似した強
誘電体であることを特徴とする請求項4に記載の強誘電
体メモリ装置。 - 【請求項6】 前記上下部シード膜を形成する物質は、
各々PbTiO3 、TiO3 または強誘電体膜を構成す
るPZTよりPbの含量が多いか、Ti/Zrの値が大
きいPZTであることを特徴とする請求項3に記載の強
誘電体メモリ装置。 - 【請求項7】 前記上下部電極は、各々白金族金属膜、
導電性酸化物膜または白金族金属膜−導電性酸化物膜の
二重膜よりなることを特徴とする請求項1に記載の強誘
電体メモリ装置。 - 【請求項8】 前記下部電極と電気的に連結されたスイ
ッチング素子をさらに具備することを特徴とする請求項
1に記載の強誘電体メモリ装置。 - 【請求項9】 前記下部電極の下のゲート絶縁膜と、 前記ゲート絶縁膜の下の半導体基板と、 前記ゲート絶縁膜の縁部に隣接した前記半導体基板の一
部領域にソース及びドレイン領域をさらに具備すること
を特徴とする請求項1に記載の強誘電体メモリ装置。 - 【請求項10】 白金族金属膜、導電性酸化物膜または
白金族金属膜−導電性酸化物膜の二重膜よりなった下部
電極と、 前記下部電極上にPbTiO3 、TiO3 またはPZT
よりなる下部シード膜であって、前記PZTは前記下部
シード膜上に形成される強誘電体膜用PZTよりPbの
含量が多いか、Ti/Zrの値が大きいPZTの下部シ
ード膜と、 前記下部シード膜上に形成されたPZT強誘電体膜と、 前記PZT膜上に形成され、前記下部シード膜と同一物
質よりなる上部シード膜と、 前記上部シード膜に形成され、白金族金属膜、導電性酸
化物膜または導電性酸化物膜−白金族金属膜の二重膜よ
り形成された上部電極を具備することを特徴とする強誘
電体メモリ装置。 - 【請求項11】 半導体基板上に下部電極を形成する段
階と、 前記下部電極上に下部シード膜を形成する段階と、 前記下部シード膜上に強誘電体膜を形成する段階と、 前記強誘電体膜上に上部シード膜を形成する段階と、 前記上部シード膜が形成された結果物を熱処理して前記
強誘電体膜を安定したぺロブスカイト結晶構造を作り、
前記強誘電体膜の上下界面を同一にさせる段階と、 前記上部シード膜上に上部電極を形成する段階とを具備
することを特徴とする強誘電体メモリ装置の製造方法。 - 【請求項12】 前記強誘電体膜を形成する段階は、P
ZT膜を使用して強誘電体膜を形成することを特徴とす
る請求項11に記載の強誘電体メモリ装置の製造方法。 - 【請求項13】 前記下部シード膜を形成する段階及び
前記上部シード膜を形成する段階は、前記強誘電体膜を
構成する物質より結晶化温度が低い物質を使用して前記
上下部シード膜を形成することを特徴とする請求項11
に記載の強誘電体メモリ装置の製造方法。 - 【請求項14】 前記下部シード膜を形成する段階及び
前記上部シード膜を形成する段階は、前記強誘電体膜を
構成する物質と格子定数が類似した強誘電体を使用して
前記上下部シード膜を形成することを特徴とする請求項
11に記載の強誘電体メモリ装置の製造方法。 - 【請求項15】 前記下部シード膜を形成する段階及び
前記上部シード膜を形成する段階は、各々PbTi
O3 、TiO3 または前記強誘電体膜を構成するPZT
よりPbの含量が多いか、Ti/Zrの値が大きいPZ
Tを使用して前記上下部シード膜を形成することを特徴
とする請求項13に記載の強誘電体メモリ装置。 - 【請求項16】 前記下部電極を形成する段階は、白金
族金属膜、導電性酸化物膜または白金族金属膜−導電性
酸化物膜の二重膜を使って下部電極を形成し、 前記の上部電極を形成する段階は、白金族金属膜、導電
性酸化物膜または導電性酸化物膜−白金族金属膜の二重
膜を使って上部電極を形成することを特徴とする請求項
11に記載の強誘電体メモリ装置の製造方法。 - 【請求項17】 前記下部電極を形成する段階前に、 前記下部電極と電気的に連結されたスイッチング素子を
形成する段階をさらに具備することを特徴とする請求項
11に記載の強誘電体メモリ装置の製造方法。 - 【請求項18】 前記下部電極を形成する段階前に、半
導体基板を提供する段階と、 前記半導体基板上にゲート絶縁膜を形成する段階をさら
に具備し、 前記上部電極を形成する段階後に前記ゲート絶縁膜の縁
部に隣接した前記半導体基板の一部領域にソース及びド
レイン領域を形成する段階をさらに具備することを特徴
とする請求項11に記載の強誘電体メモリ装置の製造方
法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970082093A KR100275726B1 (ko) | 1997-12-31 | 1997-12-31 | 강유전체 메모리 장치 및 그 제조 방법 |
KR97P82093 | 1997-12-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11204746A true JPH11204746A (ja) | 1999-07-30 |
JP4024397B2 JP4024397B2 (ja) | 2007-12-19 |
Family
ID=19530742
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25552798A Expired - Fee Related JP4024397B2 (ja) | 1997-12-31 | 1998-09-09 | 強誘電体メモリ装置及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US6229166B1 (ja) |
JP (1) | JP4024397B2 (ja) |
KR (1) | KR100275726B1 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001024265A1 (fr) | 1999-09-30 | 2001-04-05 | Rohm, Co., Ltd. | Memoire non volatile |
JP2002531943A (ja) * | 1998-11-30 | 2002-09-24 | アンテルユニヴェルシテール・ミクロ−エレクトロニカ・サントリュム・ヴェー・ゼッド・ドゥブルヴェ | 強誘電コンデンサの作成方法および基板上にpzt層を成長させる方法 |
US6531362B1 (en) | 1999-06-28 | 2003-03-11 | Hyundai Electronics Industries Co. Ltd. | Method for manufacturing a semiconductor device |
US7527982B1 (en) | 2000-07-14 | 2009-05-05 | Kabushiki Kaisha Toshiba | Manufacturing method of a semiconductor device including a crystalline insulation film made of perovskite type oxide |
KR20210131209A (ko) * | 2020-04-22 | 2021-11-02 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 시드층을 가지는 강유전성 랜덤 액세스 메모리 소자 |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3385889B2 (ja) * | 1996-12-25 | 2003-03-10 | 株式会社日立製作所 | 強誘電体メモリ素子及びその製造方法 |
US6333066B1 (en) * | 1997-11-21 | 2001-12-25 | Samsung Electronics Co., Ltd. | Method for forming PZT thin film using seed layer |
US6541806B2 (en) * | 1999-01-14 | 2003-04-01 | Symetrix Corporation | Ferroelectric device with capping layer and method of making same |
US6316797B1 (en) * | 1999-02-19 | 2001-11-13 | Advanced Technology Materials, Inc. | Scalable lead zirconium titanate(PZT) thin film material and deposition method, and ferroelectric memory device structures comprising such thin film material |
US6590243B2 (en) * | 1999-04-28 | 2003-07-08 | Sharp Laboratories Of America, Inc. | Ferroelastic lead germanate thin film and deposition method |
JP3427795B2 (ja) * | 1999-08-31 | 2003-07-22 | 日本電気株式会社 | 薄膜の製造方法及びそれを用いた薄膜キャパシタの製造方法 |
JP3800294B2 (ja) * | 1999-10-25 | 2006-07-26 | 日本電気株式会社 | 半導体装置およびその製造方法 |
JP2001237395A (ja) * | 2000-02-22 | 2001-08-31 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
US6627930B1 (en) * | 2000-03-14 | 2003-09-30 | Fujitsu Limited | Ferroelectric thin film capacitors having multi-layered crystallographic textures |
JP2002170938A (ja) * | 2000-04-28 | 2002-06-14 | Sharp Corp | 半導体装置およびその製造方法 |
KR100472731B1 (ko) * | 2000-06-30 | 2005-03-08 | 주식회사 하이닉스반도체 | 씨드층 제거 공정을 생략할 수 있는 반도체 메모리 소자제조 방법 |
KR100382719B1 (ko) * | 2000-08-25 | 2003-05-09 | 삼성전자주식회사 | 강유전체 커패시터를 포함하는 반도체 장치 및 그 제조방법 |
JP3627640B2 (ja) * | 2000-09-22 | 2005-03-09 | 松下電器産業株式会社 | 半導体メモリ素子 |
JP3833887B2 (ja) * | 2000-10-30 | 2006-10-18 | 株式会社東芝 | 強誘電体メモリ及びその製造方法 |
KR20020078307A (ko) * | 2001-04-09 | 2002-10-18 | 주식회사 하이닉스반도체 | 반도체 소자의 커패시터 제조 방법 |
US6507060B2 (en) * | 2001-05-23 | 2003-01-14 | Winbond Electronics Corp. | Silicon-based PT/PZT/PT sandwich structure and method for manufacturing the same |
KR100408410B1 (ko) * | 2001-05-31 | 2003-12-06 | 삼성전자주식회사 | 엠아이엠(mim) 커패시터를 갖는 반도체 소자 및 그제조 방법 |
KR100420121B1 (ko) * | 2001-06-21 | 2004-03-02 | 삼성전자주식회사 | 강유전막을 평탄화막으로 이용하는 강유전체 메모리 장치 및 그 제조방법 |
US6475813B1 (en) * | 2001-08-13 | 2002-11-05 | Sharp Laboratories Of America, Inc. | MOCVD and annealing processes for C-axis oriented ferroelectric thin films |
JP3971598B2 (ja) | 2001-11-01 | 2007-09-05 | 富士通株式会社 | 強誘電体キャパシタおよび半導体装置 |
US6664116B2 (en) * | 2001-12-12 | 2003-12-16 | Sharp Laboratories Of America, Inc. | Seed layer processes for MOCVD of ferroelectric thin films on high-k gate oxides |
JP4331442B2 (ja) * | 2002-06-14 | 2009-09-16 | 富士通マイクロエレクトロニクス株式会社 | 強誘電体キャパシタ及びその製造方法並びに強誘電体メモリ |
KR100846368B1 (ko) * | 2002-06-29 | 2008-07-15 | 주식회사 하이닉스반도체 | 메모리 소자 및 그 제조 방법 |
KR100481853B1 (ko) * | 2002-07-26 | 2005-04-11 | 삼성전자주식회사 | 확장된 플레이트 라인을 갖는 강유전체 메모리소자 및 그제조방법 |
US20040023416A1 (en) * | 2002-08-05 | 2004-02-05 | Gilbert Stephen R. | Method for forming a paraelectric semiconductor device |
US7031138B2 (en) * | 2002-12-09 | 2006-04-18 | Infineon Technologies Ag | Ferroelectric capacitor and process for its manufacture |
US20040152214A1 (en) * | 2003-01-30 | 2004-08-05 | Sanjeev Aggarwal | Method of making a haze free, lead rich PZT film |
KR20040070564A (ko) * | 2003-02-04 | 2004-08-11 | 삼성전자주식회사 | 강유전체 커패시터 및 그 제조방법 |
US6794198B1 (en) * | 2003-06-25 | 2004-09-21 | Sharp Laboratories Of America, Inc. | MOCVD selective deposition of c-axis oriented Pb5Ge3O11 thin films on high-k gate oxides |
US7183121B2 (en) * | 2003-09-26 | 2007-02-27 | Infineon Technologies Ag | Process for fabrication of a ferrocapacitor |
JP2005251843A (ja) * | 2004-03-02 | 2005-09-15 | Nec Electronics Corp | 半導体装置、その製造方法及び記憶装置 |
JP4679270B2 (ja) * | 2005-06-30 | 2011-04-27 | 株式会社東芝 | 半導体装置およびその製造方法 |
KR100655691B1 (ko) * | 2005-09-21 | 2006-12-08 | 삼성전자주식회사 | 커패시터 및 이의 제조 방법. |
TW200730042A (en) * | 2005-10-14 | 2007-08-01 | Ibiden Co Ltd | Method for manufacturing high-dielectric sheet |
US8385047B2 (en) * | 2006-03-31 | 2013-02-26 | University Of Florida Research Foundation, Inc. | Integrated power passives |
JP4699408B2 (ja) * | 2006-08-24 | 2011-06-08 | 富士通株式会社 | 電子デバイス及びその製造方法 |
KR20090017758A (ko) * | 2007-08-16 | 2009-02-19 | 삼성전자주식회사 | 강유전체 커패시터의 형성 방법 및 이를 이용한 반도체장치의 제조 방법 |
KR20110044489A (ko) * | 2009-10-23 | 2011-04-29 | 삼성전자주식회사 | 유전층을 포함하는 반도체 구조물, 이를 이용하는 커패시터 및 반도체 구조물의 형성 방법 |
CN102487124B (zh) * | 2011-09-19 | 2014-07-23 | 中国科学院物理研究所 | 纳米多层膜、场效应管、传感器、随机存储器及制备方法 |
KR20180131118A (ko) * | 2017-05-31 | 2018-12-10 | 에스케이하이닉스 주식회사 | 강유전층을 구비하는 반도체 장치 및 그 제조 방법 |
KR102433290B1 (ko) | 2018-02-08 | 2022-08-17 | 에스케이하이닉스 주식회사 | 강유전성 소자의 제조 방법 |
US11114564B2 (en) * | 2018-08-21 | 2021-09-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Ferroelectric MFM inductor and related circuits |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5119154A (en) * | 1990-12-03 | 1992-06-02 | Micron Technology, Inc. | Ferroelectric capacitor and method for forming local interconnect |
US5206788A (en) * | 1991-12-12 | 1993-04-27 | Ramtron Corporation | Series ferroelectric capacitor structure for monolithic integrated circuits and method |
EP0568064B1 (en) * | 1992-05-01 | 1999-07-14 | Texas Instruments Incorporated | Pb/Bi-containing high-dielectric constant oxides using a non-Pb/Bi-containing perovskite as a buffer layer |
KR950009813B1 (ko) * | 1993-01-27 | 1995-08-28 | 삼성전자주식회사 | 반도체장치 및 그 제조방법 |
US5471364A (en) * | 1993-03-31 | 1995-11-28 | Texas Instruments Incorporated | Electrode interface for high-dielectric-constant materials |
JPH0799252A (ja) * | 1993-06-22 | 1995-04-11 | Sharp Corp | 強誘電体膜の製造方法及びそれを用いた半導体装置 |
US5566045A (en) * | 1994-08-01 | 1996-10-15 | Texas Instruments, Inc. | High-dielectric-constant material electrodes comprising thin platinum layers |
KR100360468B1 (ko) * | 1995-03-20 | 2003-01-24 | 삼성전자 주식회사 | 강유전성박막제조방법및이를적용한캐패시터및그제조방법 |
US5978207A (en) * | 1996-10-30 | 1999-11-02 | The Research Foundation Of The State University Of New York | Thin film capacitor |
US5719417A (en) * | 1996-11-27 | 1998-02-17 | Advanced Technology Materials, Inc. | Ferroelectric integrated circuit structure |
US6048738A (en) * | 1997-03-07 | 2000-04-11 | Sharp Laboratories Of America, Inc. | Method of making ferroelectric memory cell for VLSI RAM array |
-
1997
- 1997-12-31 KR KR1019970082093A patent/KR100275726B1/ko not_active IP Right Cessation
-
1998
- 1998-09-09 JP JP25552798A patent/JP4024397B2/ja not_active Expired - Fee Related
- 1998-11-24 US US09/198,374 patent/US6229166B1/en not_active Expired - Lifetime
-
2001
- 2001-03-08 US US09/800,904 patent/US6929956B2/en not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002531943A (ja) * | 1998-11-30 | 2002-09-24 | アンテルユニヴェルシテール・ミクロ−エレクトロニカ・サントリュム・ヴェー・ゼッド・ドゥブルヴェ | 強誘電コンデンサの作成方法および基板上にpzt層を成長させる方法 |
JP4772188B2 (ja) * | 1998-11-30 | 2011-09-14 | アイメック | 強誘電コンデンサの作成方法および基板上にpzt層を成長させる方法 |
US6531362B1 (en) | 1999-06-28 | 2003-03-11 | Hyundai Electronics Industries Co. Ltd. | Method for manufacturing a semiconductor device |
WO2001024265A1 (fr) | 1999-09-30 | 2001-04-05 | Rohm, Co., Ltd. | Memoire non volatile |
US6674109B1 (en) | 1999-09-30 | 2004-01-06 | Rohm Co., Ltd. | Nonvolatile memory |
KR100747369B1 (ko) | 1999-09-30 | 2007-08-07 | 로무 가부시키가이샤 | 불휘발성 메모리 |
US7527982B1 (en) | 2000-07-14 | 2009-05-05 | Kabushiki Kaisha Toshiba | Manufacturing method of a semiconductor device including a crystalline insulation film made of perovskite type oxide |
KR20210131209A (ko) * | 2020-04-22 | 2021-11-02 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 시드층을 가지는 강유전성 랜덤 액세스 메모리 소자 |
Also Published As
Publication number | Publication date |
---|---|
KR19990061803A (ko) | 1999-07-26 |
US6229166B1 (en) | 2001-05-08 |
US20010007366A1 (en) | 2001-07-12 |
US6929956B2 (en) | 2005-08-16 |
JP4024397B2 (ja) | 2007-12-19 |
KR100275726B1 (ko) | 2000-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4024397B2 (ja) | 強誘電体メモリ装置及びその製造方法 | |
JP3452763B2 (ja) | 半導体記憶装置および半導体記憶装置の製造方法 | |
JP3319994B2 (ja) | 半導体記憶素子 | |
JP4428500B2 (ja) | 容量素子及びその製造方法 | |
KR100450669B1 (ko) | 산소 침투 경로 및 캡슐화 장벽막을 구비하는 강유전체메모리 소자 및 그 제조 방법 | |
US20060258113A1 (en) | Capacitor structure | |
JPH1154718A (ja) | 低温処理により安定化される金属酸化膜からなる緩衝膜を具備した集積回路装置及びその製造方法 | |
KR20020064135A (ko) | 용량 소자 및 그 제조 방법, 및 반도체 장치 | |
KR20080098680A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2002176149A (ja) | 半導体記憶素子およびその製造方法 | |
US20020055191A1 (en) | Dielectric element including oxide-based dielectric film and method of fabricating the same | |
JP2000164815A (ja) | 集積回路及びその製造方法 | |
JP4421814B2 (ja) | 容量素子の製造方法 | |
US6919593B2 (en) | Semiconductor memory device and method of fabricating the same | |
US6855973B2 (en) | Semiconductor memory device including a capacitor an upper electrode of which being resistant of exfoliation | |
JPH10135420A (ja) | MgTiO3 薄膜を備えたFRAM素子及びFFRAM素子並びにその製造方法 | |
JPH09129827A (ja) | 強誘電体キャパシタ | |
US7049650B1 (en) | Semiconductor device | |
WO2000046856A1 (fr) | Condensateur et son procede de fabrication | |
US6441415B1 (en) | Ferroelectric and paraelectric thin film devices using dopants which eliminate ferroelectricity | |
JP3294214B2 (ja) | 薄膜キャパシタ | |
JP3419974B2 (ja) | 強誘電体キャパシタの製造方法 | |
KR20010004369A (ko) | 강유전체 메모리 소자의 캐패시터 및 그 제조 방법 | |
JP2002329845A (ja) | 強誘電体メモリ素子の製造方法および強誘電体メモリ装置 | |
JPH1022463A (ja) | 積層構造及びその製造方法、キャパシタ構造並びに不揮発性メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050412 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061101 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070424 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070710 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070831 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070925 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071003 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131012 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |