JP2000164815A - 集積回路及びその製造方法 - Google Patents

集積回路及びその製造方法

Info

Publication number
JP2000164815A
JP2000164815A JP11188545A JP18854599A JP2000164815A JP 2000164815 A JP2000164815 A JP 2000164815A JP 11188545 A JP11188545 A JP 11188545A JP 18854599 A JP18854599 A JP 18854599A JP 2000164815 A JP2000164815 A JP 2000164815A
Authority
JP
Japan
Prior art keywords
layer
barrier
integrated circuit
ferroelectric
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11188545A
Other languages
English (en)
Inventor
Yoichi Miyasaka
洋一 宮坂
Akira Furuya
晃 古谷
Joseph Cuchiaro
クチアロ ジョセフ
Carlos Araujo
アロージョ カルロス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Symetrix Corp
Original Assignee
NEC Corp
Symetrix Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Symetrix Corp filed Critical NEC Corp
Publication of JP2000164815A publication Critical patent/JP2000164815A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】 【課題】 水素が金属酸化物の方向に拡散することを防
止する。 【解決手段】 集積回路において、それぞれ、下部電
極、金属酸化物の薄膜、上部電極、下層のバリア付着
層、水素バリア層及び上層のバリア付着層を有する薄膜
の積層は、自己整合された水素バリア層で覆われたメモ
リーコンデンサーを形成するためにパターンニングされ
る。好ましくは、上部及び下部電極はプラチナを有し、
金属酸化物材料は強誘電体層状超格子材料を有し、上部
及び下部バリア付着層はチタンを有し、水素バリア層は
窒化チタンを有する。水素バリア層は水素の拡散を防止
し、これにより、金属酸化物の水素劣化を防止する。上
部のバリア付着層の一部分は、層の電気導電性を増加す
るために除去される。メモリーコンデンサーは、強誘電
体不揮発性メモリーであるのが好ましい。層状超格子材
料は、ストロンチウム・ビスマス・タンタル酸塩あるい
はストロンチウム・ビスマス・タンタル・ニオブ酸塩を
含むのが好ましい。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、強誘電体あるいは
高誘電率金属酸化物材料を有する回路素子を保護するた
めに水素バリア層を有する集積回路及びその製造方法に
関する。
【0002】
【従来の技術】強誘電体化合物は、アメリカ特許番号.
5,046,043号(ミラー)に記載されているよう
に、不揮発性の集積回路メモリの使用に当たって、好ま
しい特性を有する。コンデンサーのような強誘電体デバ
イスは、高残留分極、適度な抗電界、高疲労耐性、それ
に低漏洩電流のような所望の電気的特性を有するとき、
不揮発性メモリとして有用である。
【0003】PZT(ジルコン酸チタン酸鉛)、PLZT
(ランタン添加ジルコン酸チタン酸鉛)のような鉛含有
ABO型強誘電体酸化物が、集積回路における実用化
のために研究されている。
【0004】一方、層状超格子酸化物材料についても、
アメリカ特許番号5,434,102号(ミラー)に記
載されているように、集積回路における実用化のために
研究が行われている。層状超格子材料化合物は、PZT
やPLZT化合物の特性よりも優れた強誘電性メモリー
特性を示している。
【0005】現在、強誘電体素子を有する集積回路デバ
イスが、製造されている。それにもかかわらず、製造過
程の間に生じる水素劣化に関する永続的な問題が、所望
の電子特性を有する層状超格子材料化合物を使用する強
誘電体メモリー及び他のICの経済的生産を商業的数量
の点で妨げている。
【0006】
【発明が解決しようとする課題】集積回路における典型
的な強誘電体メモリーデバイスは、半導体基板と金属酸
化物電界効果トランジスター(MOSFET)を含んでいる。こ
のトランジスターは、通常は、強誘電体コンデンサーの
ような強誘電体デバイスと電気的に接続されている。
【0007】この強誘電体コンデンサーは、典型的に
は、第1の下部電極と第2の上部電極との間に位置する
強誘電体薄膜を含み、これらの電極は、通常は、プラチ
ナを含んでいる。
【0008】回路の製造中には、MOSFETは、シリ
コン基板中に欠陥を生じさせるような条件下に置かれて
いる。例えば、CMOS/MOSFETの製造プロセス
は、普通は、イオンミリング・エッチングやプラズマ・
エッチングのような高エネルギー工程を含んでいる。こ
のような欠陥は、比較的高い温度(多くは、500℃−
900℃の範囲内)で強誘電体薄膜を結晶化する熱処理
の間にも生じる。
【0009】この結果、多くの欠陥が、半導体シリコン
基板の単結晶構造中に発生する。これは、MOSFET
の電子特性の悪化につながる。MOSFET/CMOS
のシリコン特性を回復するために、通常は、製造工程中
に水素アニール工程が実施される。このアニール工程に
おいて、ダングリングボンドのような欠陥は、水素の還
元特性を利用することにより消失する。
【0010】ここで、フォーミングガス・アニール(F
GA)のような水素アニールを実現するために、種々の
技術が開発されている。
【0011】一般的に、従来から、FGA処理は、H
−Nガス混合体の雰囲気条件の下、350℃から55
0℃の間、典型的には、450℃近辺で、約30分間行
われている。さらに、集積回路製造プロセスは、他の製
造工程、つまり、集積回路をしばしば高温で水素に曝す
工程を必要とする。この工程は、金属や誘電体を堆積す
るための豊富な水素を有するCVDプロセスや、シラン
あるいはTEOS源からの酸化シリコンの成長や、水素
や水素プラズマを使用したエッチング処理などである。
【0012】水素を含むプロセスの間、水素は、主に上
部電極を通って強誘電体薄膜まで拡散し、強誘電体材料
に含まれている酸化物を還元する。また、この吸収され
た水素は、金属酸化物と還元することによって、強誘電
体薄膜の表面を金属化する。これらの効果の結果とし
て、コンデンサーの電子特性は劣化する。
【0013】また、上部電極への強誘電体薄膜の付着力
は、界面で生じる化学変化によって弱められる。あるい
は、上部電極は、酸素ガス、水、酸化還元反応による他
の生成物によって、押し上げられる。このようにして、
上部電極と強誘電性薄膜との間の界面で、「剥がれ」が
生じ易くなる。さらに、水素は、下部電極にも達し、容
量を基板から剥がすような内部応力をも生じさせる。
【0014】これらの問題は、層状超格子材料化合物を
含む強誘電体メモリーにおいて深刻である。なぜなら、
こられの酸化化合物は、特に複雑であり、かつ、水素還
元による性能低下を生じやすいからである。フォーミン
グガス・アニール(FGA)後の強誘電体特性の残留磁
化は大変低く、もはや情報を記憶するのに適さない。ま
た、漏れ電流の増加も生じさせる。
【0015】強誘電体酸化物材料における所望の電子特
性の水素劣化を防止しあるいは修復させるために、従来
技術において、様々な方法が報告されている。
【0016】高温(800℃)で約一時間の酸素アニー
ルは、事実上、水素処理により劣化した強誘電体特性を
完全に回復させる。しかし、高温酸素アニール自体は、
シリコン結晶構造において、欠陥を発生させる可能性が
ある。これにより、以前に実施されたCMOS特性上の
フォーミングガス・アニールの積極的な効果が幾分相殺
される。また、高温酸素アニールは、アルミニウムの金
属化に先行してのみ実施されるかもしれない。
【0017】さらに、水素ダメージが、下層あるいは上
層からコンデンサー層の剥がれのような構造上のダメー
ジを既に生じさせているのならば、そのようなダメージ
は、酸素回復アニールによっては修復されることは不可
能である。
【0018】水素の有害な効果を減少させて金属酸化物
要素を保護するために、従来技術では、強誘電体あるい
は誘電体金属酸化物材料への水素の拡散を防止するため
に、水素バリア層を付着あるいは接着することが提案さ
れている。この水素バリア層は、通常は、金属酸化物要
素の上側に付着されるが、その要素の下側または側面に
付着されることもある。水素バリア層の利用は、製造プ
ロセスをさらに複雑にすると共に、コストの増加を招
く。さらに、集積回路基板上に水素バリア層を形成する
のに、余分な堆積工程が必要となる。
【0019】また、水素バリア層は、余分なパターンニ
ング工程を必要とする。そのバリア層を形成するために
使用される材料が、導電性の低い導電体ならば、電気信
号との干渉を避けるために、さらに他の処理工程でその
バリア層を除去する必要があるかもしれない。逆に、そ
の材料が、導電性を有するならば、電気配線及び回路パ
スのショートを生じさせる可能性もある。さらに、水素
バリア層のいくつかの公知の組成は、プラチナやアルミ
ニウムのような集積回路で共通に使用される金属とはう
まく付着しない。
【0020】水素劣化は、集積回路における、非強誘電
体、高誘電率の応用で使用される複雑な金属酸化物にお
ける問題でもある。水素反応は、強誘電体酸化物に対し
て上述したような構造上のダメージを生じさせ、誘電体
特性の劣化を引き起こす。
【0021】水素劣化に曝される金属酸化物は、例え
ば、バリウム・ストロンチウム・チタン酸塩(BS
T)、バリウム・ストロンチウム・ニオブ酸塩(BS
N)、ABO 型ペロブスカイト及び層状超格子材料を
含む。それゆえに、水素バリア層は、非強誘電体、高誘
電率金属酸化物を保護するためにも使用される。
【0022】そこで、本発明は、上記従来技術の問題点
を解決するためになされたものであり、その目的とする
ところは、強誘電体あるいは非強誘電体の高誘率酸化物
材料を保護するに当たって、水素バリア層を有する集積
回路及び水素バリア層の利点を備えた回路を製造する方
法を提供することにある。特に、強誘電体層状超格子材
料を水素劣化から保護し、一方で、集積回路及びその製
造方法の複雑化を最小限にすることを目的とする。
【0023】
【課題を解決するための手段】上記目的を達成するため
に、本発明の一実施形態によれば、強誘電体集積回路を
製造する方法において、金属酸化物材料の薄膜を含む集
積回路部分を形成し、金属酸化物材料の薄膜の直接上に
第1のバリア付着層を形成し、第1のバリア付着層上に
水素バリア層を形成し、水素バリア層上に頂部表面を有
する第2のバリア付着層を形成する。
【0024】さらに、上記製造方法は、前記第1のバリ
ア付着層、前記水素バリア層及び前記第2のバリア付着
層を一緒にパターンニングする工程を有する。
【0025】さらに、上記製造方法は、前記頂部表面に
配線溝を形成するために、前記第2のバリア付着層の一
部分を除去する工程を有する。
【0026】ここで、前記第1のバリア付着層はチタン
を含み、前記水素バリア層は窒化チタンを含み、さら
に、前記第2のバリア付着層はチタンを含むのが好まし
い。
【0027】また、前記第2のバリア付着層は、酸化チ
タンを含むのが望ましい。
【0028】前記金属酸化物材料は、ABO型ペロブ
スカイトを有することが好ましい。
【0029】また、前記金属酸化材料は、強誘電体層状
超格子材料を有するのが望ましい。
【0030】ここで、前記強誘電体層状超格子材料は、
ストロンチウム・ビスマス・タンタル酸塩を含む。
【0031】また、前記強誘電体層状超格子材料は、ス
トロンチウム・ビスマス・タンタル・ニオブ酸塩を含ん
でも良い。
【0032】さらに、前記集積回路部分を形成するため
の工程は、基板を用意し、前記基板の上に下部電極層を
形成し、前記下部電極層上に、前記金属酸化物材料の薄
膜を形成し、前記金属酸化物材料の薄膜上に、上部電極
層を形成する工程を有し、前記金属酸化物材料の薄膜の
直接上に第1のバリア付着層を形成する工程は、前記上
部電極層上に前記第1のバリア付着層を形成することを
含む。
【0033】さらに、上記製造方法は、前記上部電極
層、第1のバリア付着層、前記水素バリア層及び前記第
2のバリア付着層を一緒にパターンニングする工程を有
する。
【0034】前記下部電極層及び前記上部電極層は、プ
ラチナを含むことが好ましい。
【0035】
【発明の実施の形態】本発明は、自己整合的な水素バリ
ア層を有する集積回路と、そのような集積回路を製造す
る方法を提供することによって、上記問題を解決する。
【0036】本発明による水素バリア層は、水素が金属
酸化物の方向に拡散することを防止することによって金
属酸化物材料を保護し、これにより、金属酸化物材料の
好ましい強誘電体あるいは高誘電率特性を保持する。
【0037】本発明の特徴の一つは、金属酸化物材料の
薄膜の直接上に付着層を形成することにある。この付着
層により、水素バリア層が下層の回路層に良好に付着す
る。この付着層は、下層の第1のバリア付着層に関す
る。それから、水素バリア層が、第1のバリア付着層上
に形成され、続いて、上層の第2のバリア付着層が、こ
の水素バリア層上に形成される。
【0038】金属酸化物材料は、強誘電体材料でもよい
し、非強誘電体の高誘電率材料でも良い。強誘電体材料
の薄膜の組成は、特に限定はされないが、チタン酸塩
(例えば、BaTiO,SrTiO,PbTiO3
(PT),PbZrTiO(PZT))のようなAB
型ペロブスカイトや、ニオブ酸塩(例えば、KNb
)、好ましくは、層状超格子材料を含む、好ましい
強誘電体酸化物材料のグループから選ばれる。
【0039】代わりに、非強誘電体の高誘率材料の薄膜
は、特に限定されないが、バリウム・ストロンチウム・
チタン酸塩(BST)、バリウム・ストロンチウム・ニ
オブ酸塩(BSN)、ABO型ペロブスカイトや層状
超格子材料を含むグループから選ばれるかもしれない。
【0040】金属酸化物材料は、強誘電体層状超格子材
料を含むのが好ましい。第1のバリア付着層はチタンを
含み、水素バリア層は窒化チタンを含み、上層の第2の
バリア付着層はチタンと酸化チタンを含むのが望まし
い。
【0041】本発明の目的は、金属酸化物材料の薄膜を
含むメモリー・コンデンサーの直接上に水素バリア層を
形成することである。このメモリー・コンデンサーは、
下部電極層を堆積し、それから、下部電極層上に金属酸
化物材料の薄膜を形成し、最後に、金属酸化物薄膜上に
上部電極層を堆積することによって形成される。
【0042】それから、下層の第1のバリア付着層が、
金属酸化物材料の薄膜上の直接上に形成された上部電極
上に形成され、続いて、第1のバリア付着層の上に水素
バリア層が形成され、最後に、水素バリア層上に、上層
の第2のバリア付着層が形成される。
【0043】メモリー・コンデンサーは、強誘電体の不
揮発性メモリー・コンデンサーであるのが好ましい。ま
た、金属酸化物材料は、強誘電体層状超格子材料を有す
るのが望ましい。さらに、コンデンサー電極は、プラチ
ナを含むのが好ましい。
【0044】本発明の好ましい方法では、薄膜層の積層
を形成する下部電極、金属酸化物薄膜、上部電極、第1
のバリア付着層、水素バリア層及び第2のバリア付着層
が、集積回路中で自己整合層を形成するために、最小数
のパターンニング工程を使用してパターンニングされ得
る。
【0045】本発明の特徴は、第2のバリア付着層の頂
部表面の近くの酸化チタンが、水素と反応して、水素が
金属酸化物薄膜に向かって拡散するのを防止する。第2
のバリア付着層の頂部半分の酸化チタンの量は、ゼロか
ら約50パーセントとの間である。酸化チタンは、上層
の第2のバリア付着層の頂部半分のスパッター堆積処理
の間に、スパッター雰囲気中でゼロから約10体積パー
セント含有させることらよって形成される。
【0046】本発明の他の目的は、層の頂部に配線溝を
形成するために、第2のバリア付着層の一部分を除去す
ることである。これは、下層の回路層を介して、全体の
電気的導電性を改善するためである。
【0047】本発明の好ましい実施例では、強誘電体層
状超格子材料は、ストロンチウム・ビスマス・タンタル
・ニオブ酸塩あるいはストロンチウム・ビスマス・タン
タル酸塩を含有する。
【0048】本発明は、金属酸化物材料の薄膜、金属酸
化物薄膜の直接上に設けられた第1のバリア付着層、第
1のバリア付着層上に設けられ、かつ金属酸化物材料の
薄膜の直接上に設けられた水素バリア層、さらに、水素
バリア層上に設けられ、かつ頂部表面を持つ第2のバリ
ア付着層を有する集積回路デバイスを提供する。
【0049】好ましくは、金属酸化物材料は、強誘電体
層状超格子材料を有する。また、第1及び第2のバリア
付着層は、チタンを含むのが好ましい。さらに、水素バ
リア層は、窒化チタンを含むのが望ましい。
【0050】好ましくは、強誘電体層状超格子材料の薄
膜、第1のバリア付着層、水素バリア層、それに第2の
バリア付着層は、自己整合されている。望ましくは、そ
の頂分表面における第2のバリア付着層の一部分は、そ
の層を介しての電気的導電性を増加させるために除去さ
れる。強誘電体層状超格子材料は、ストロンチウム・ビ
スマス・タンタル酸塩あるいはストロンチウム・ビスマ
ス・タンタル・ニオブ酸塩を含有するのが好ましい。
【0051】好適な実施例では、集積回路は、半導体基
板上に形成された積層コンデンサーを含み、かつ下部電
極、下部電極上に設けられた金属酸化物材料の薄膜、金
属酸化物薄膜上に設けられた上部電極、さらに、上部電
極上に設けられた第1のバリア付着層とを有する。好ま
しくは、金属酸化物薄膜、上部電極、第1のバリア付着
層、水素バリア層、それに第2のバリア付着層は、自己
整合されている。
【0052】本発明の多くの他の特徴、目的それに利点
は、添付図面を参照しつつ、以下の記載から明らかにな
るであろう。
【0053】
【実施例】まず、最初に、理解すべきことは,集積回路
デバイスの製造工程を示す図1−6は、実際の集積回路
デバイスの平面あるいは断面には必ずしも対応していな
いことである。つまり、実際のデバイスでは、層は規則
的ではないだろうし、その厚さも、異なる比率を有する
かもしれない。実際のデバイスにおいては、種々の層
は、多くの場合曲がっていたり、オーバーラップする端
部を有する。
【0054】代わりに、図面は、本発明の構造と方法が
より明瞭にかつ十分に記載された理想的な代表例を示し
ている。また、図面は、本発明の方法を使用して製造さ
れ得る強誘電体デバイスの多数のバリエーションの中の
一つを示しているに過ぎないことにも注意すべきであ
る。
【0055】図6は、強誘電体コンデンサーと電気的に
接続される電界効果トランジスター型のスイッチを含む
強誘電体メモリーを示している。
【0056】しかし、本発明の水素バリア層は、強誘電
体素子がスイッチ素子に取り込まれた強誘電体FETメ
モリーにも使用可能である。このような強誘電体FET
は、アメリカ特許番号5,523,964号(McMi
llan)に開示されている。同様に、本発明の方法を
使用して製造された他の集積回路は、他の構成素子およ
び材料組成を有することも可能である。例えば、本発明
の記載は、強誘電体不揮発性メモリーを保護するために
使用される水素バリア層に焦点を絞っているけれでも、
本発明は、水素ダメージに対する非強誘電体の金属酸化
物材料を含む集積回路を保護するためにも有益である。
【0057】図1を参照すると、本発明の方法によって
製造され得る典型的な不揮発性強誘電体メモリーセルの
製造における中間段階の断面図が示されている。
【0058】MOSFETと強誘電体コンデンサー素子
を含む集積回路を製造するための一般的な製造工程は、
アメリカ特許番号5,466,629(Mihara)
とアメリカ特許番号5,468,684(Yoshim
ori)に記載されており、他の製造方法についても、
他の参考文献に記載されているので、図1の集積回路の
構成要素については、ここでは、簡単に説明するにとど
めておく。
【0059】図1において、フィールド酸化領域104
が、シリコン基板102の表面に形成されている。ソー
ス領域106及びドレイン領域108が、シリコン基板
102内に、互いに分離された状態で形成されている。
また、ゲート絶縁層110が、シリコン基板102上で
あって、かつソース及びドレイン領域106,108の
間に形成されている。さらに、ゲート電極112が、ゲ
ート絶縁層110上に形成されている。これらのソース
領域106、ドレイン領域108、ゲート絶縁層11
0、それにゲート電極112によって、MOSFET1
14が構成される。
【0060】さらに、BPSG(ボロンドープド・ホス
ホ・シリケイトガラス)によって形成された第1の層間
誘電体層(ILD)116が、基板102上であって、
かつフィールド酸化領域104の上に形成されている。
さらに、付着層118がILD116の上に形成されて
いる。付着層118は、例えば、チタンから成り、通常
は、200Åの厚さを有する。チタン薄膜のような付着
層は、回路の隣接する下地層あるいは下部層への電極の
付着を強化する。
【0061】図1に記載されているように、プラチナか
ら成り、好ましくは、2000Åの厚さを有する下部電
極層122が、付着層118の上に堆積されている。そ
れから、層状超格子材料の強誘電体薄膜124が、下部
電極層122の上に形成されている。プラチナから成
り、かつこのましくは、2000Åの厚さを有する上部
電極が126が、強誘電体薄膜124の上に形成されて
いる。強誘電体薄膜124の組成については、以下に、
より詳細に説明される。
【0062】チタンを含み、200−500Åの範囲内
の厚さを有する第1のバリア付着層128が、上部電極
層126の上に堆積される。それから、窒化チタンを含
み、500−2000Åの範囲内の厚さを有する水素バ
リア層130が、バリア付着層128の上に形成されて
いる。
【0063】それから、頂部表面を有する第2のバリア
付着層132が、バリア層130の上に形成される。第
2のバリア付着層132は、好ましくは、チタンを含
み、かつ、200−500Åの範囲内の厚さを有する。
この上部の第2のバリア付着層132は、チタンの代わ
りに、窒化シリコンを含んでも良い。
【0064】それから、図1に記載された薄膜層の結果
積層物は、自己整合された水素バリアによって覆われた
積層メモリーコンデンサーを形成するために、二度のパ
ターンニング処理という少ない処理で、パターンニング
される。
【0065】図2に示されているように、層124,1
26,128,130それに132の部分は、層122
の表面まで、エッチングにより取り去られる。それか
ら、図3に示すように、層122と層118の部分は、
層116の表面まで、エッチングにより取り去られる。
【0066】図3に示すように、これらのパターンニン
グ処理によって、自己整合された水素バリア層130及
び自己整合されたバリア付着層128と132により覆
われた積層強誘電体コンデンサー120が形成される。
【0067】第1のバリア付着層128中のチタンは、
上部電極126への水素バリア層130の付着を強化す
る。なぜなら、層128からの束縛のないチタン原子
が、プラチナの電極層126に拡散するからである。
【0068】図4に示されているように、NSG(ノン
ドープド・シリケイトガラス)から成る第2の層間誘電
体層(ILD)136が、強誘電体コンデンサー120
及び水素バリア層130を覆うように、ILD層116
の上に形成されている。PSG(ホスホ・シリケートガ
ラス)膜あるいはBPSG(ボロン・ホスホ・シリケー
トガラス)膜が、層136においても使用され得る。
【0069】図5に示されているように、ILD136
は、MOSFET114及び強誘電体コンデンサー12
0との電気的接触のための配線穴を形成するためにパタ
ーンニングされる。配線穴142が、ソース領域106
を露出するように、ILD136及びILD116を介
して選択的に開口され、さらに、配線穴144が、ドレ
イン領域108を露出するように、ILD136及びI
LD116を介して選択的に開口される。また、配線穴
146が、下部電極122の一部分を露出するように、
ILD136を介して選択的に開口される。さらに、配
線穴148が、第2のバリア付着層132を露出するよ
うに、ILD136とその頂部表面における第2のバリ
ア付着層132の上部を介して選択的に開口される。こ
れにより、層132の中に、配線溝149が形成され
る。配線溝149の垂直方向の深さは、好ましくは、第
2のバリア付着層132の厚さの約半分である。
【0070】図6に示されているように、ソース電極配
線152及びドレイン電極配線154が、配線穴142
と144をそれぞれ埋めることにより形成される。下部
電極配線156は、配線穴146を埋めることにより形
成され、上部電極配線158は、配線穴148と配線溝
149とを埋めることにより形成される。ドレイン電極
配線154は、下部電極配線156と電気的に接続され
ており、同じ配線要素であるのが好ましい。これらの配
線152,154,156それに158は、約3000
Åの厚さで、Al−Si−Cuの標準的な相互配線金属
から成るのが好ましい。
【0071】第2のバリア付着層132中のチタンは、
配線層158の水素バリア層130への付着を強化す
る。なぜなら、束縛のないチタン原子がアルミ配線中に
拡散するからである。
【0072】配線層158は、水素バリア層130上に
直接形成されないようにするのが好ましい。なぜなら、
アルミニウムは、バリア層130の窒化チタンを破壊
し、これにより、水素の拡散を防止するためのバリア層
130の効果を減ずる恐れがあるからである。
【0073】第2のバリア付着層132は、集積回路の
種々の製造工程の間に酸化条件に曝されるので、酸化物
が、層132の頂部表面における第2のバリア付着層1
32中に形成され易い。一方、チタン酸化物は、後の水
素アニール中に、水素のゲッターとして好ましく作用す
る。その一方で、処理により第2のバリア付着層132
の表面あるいは表面近くに存在するチタン酸化物は、層
132の全体的な電気的導電性を減少させ、これによ
り、強誘電体コンデンサー120への電気的接触を妨げ
る。
【0074】このため、配線溝149が、図5に示され
たパターンニング工程中に、第2のバリア付着層132
の頂部の一部分を除去することにより形成される。この
結果、層132の電気的導電性が全体において増加す
る。
【0075】強誘電体素子、例えば、図6中のコンデン
サーの製造は、従来から、スイッチ114や集積回路中
の他の素子を損傷させる恐れのある酸化条件を有する工
程を含む。強誘電体素子が形成された後に、通常は、回
路の水素熱処理が、スイッチの酸素ダメージを回復する
ために実施される。
【0076】水素処理、典型的には、FGA処理の間、
さらには、還元条件を引き起こす他の高エネルギー工程
の間に、強誘電体薄膜124の強誘電体特性は、劣化す
る傾向にある。なぜなら、水素がコンデンサーの上部を
通って拡散し、強誘電体薄膜124中の層状超格子材料
の酸化物と反応する恐れがあるからである。しかし、強
誘電体薄膜124の直接上に設けられた水素バリア層1
30により、水素が上部電極126を通って強誘電体薄
膜124に垂直に拡散するのを効果的に防止する。
【0077】また、少量の水素が、通常は、コンデンサ
ー120の側端から強誘電体薄膜124に横方向に拡散
し、コンデンサーの漏洩性能に悪影響を与える。
【0078】このため、強誘電体薄膜124の層状超格
子材料を形成するのに必要な化学的に均質な量を超過し
て、薄膜124中に金属部分を含有させることにより、
過剰の金属酸化物を強誘電体薄膜124中に意図的に形
成しいも良い。この過剰の酸化物が、強誘電体薄膜12
4の側端で水素と反応し、強誘電体薄膜124の内部へ
の水素の拡散を防止する。このように、過剰の酸化物
は、水素ゲッターとして作用し、強誘電体薄膜124の
内部を保護する。
【0079】同様に、少量の酸素を、上部の第2のバリ
ア付着層132の形成中に、チタン酸化物を形成するた
めに、スパッター・ガス雰囲気に添加しても良い。チタ
ン層132のチタン酸化物もまた、水素のゲッターとし
て作用し、これにより、強誘電体薄膜124の水素劣化
をさらに保護する。
【0080】ここで、“基板”とは、集積回路が形成さ
れる下地ウエハー102だけでなく、BPSG層116
のような薄膜が堆積される対象物をも意味する。本明細
書では、“基板”とは、関係する層が適用される対象を
意味する。例えば、122のような下部電極を例に取る
と、基板は、下部電極層122だけでなく、電極122
がその上に形成される層118及び116をも意味す
る。
【0081】ここでは、“上”、“上部”、“頂部”と
いう表現は、シリコン基板102に対する相対的な意味
で使用している。すなわち、第2の要素が第1の要素の
“上”にあるならば、それは、基板102からより離れ
ていることを意味する。“下”、“下部”、“底”、
“下層”のような反対の意味での対応する表現は、それ
が他の要素よりも基板102により近いことを意味す
る。
【0082】基板102の長寸法は、ここでは、水平面
とみなされる平面と定義され、この面に直角方向は垂直
であるとみなされる。
【0083】強誘電体素子は、典型的には、強誘電体材
料の相対的に平坦な薄膜を含む。“横”、“横に”とい
う表現は、薄膜の平坦面の方向に関係する。図1−6に
おいて、横方向は水平方向である。
【0084】本明細書は、一つの層が他の層の“直接上
に”あることを、様々に言及している。例えば、水素バ
リア層は、金属酸化物材料の薄膜の直接上にある。“直
接上に”は、一つの層が、他の層の少なくとも一部の上
にあることを意味するが、その層のすべての上にある必
要はない。水素バリア層は、図1−6において、垂直方
向において、金属酸化物薄膜の少なくとも一部の直接上
にある。
【0085】たとえば、図6において、水素バリア層1
30は、配線層156と接触している下部電極122の
一部分の直接上には存在しないけれども、水素バリア層
130は、強誘電体薄膜124の直接上に存在し、か
つ、下部電極122の直接上にも存在する。“直接上
に”という表現は、層がお互いに直接接触していること
を意味するものではない。水素バリア層が、金属酸化物
層の一部分上に直接存在しさえすれば、それは、水素の
拡散からその部分を保護する。
【0086】金属酸化物要素は、水平及び垂直に関連し
た変化する方向で製造されることは明らかである。例え
ば、強誘電体薄膜が、垂直平面にあるのならば、“横”
という言葉は、垂直方向に関係し、“直接上に”は、薄
膜の垂直平面に垂直な方向に関係するだろう。
【0087】“上”、“上に”という用語が、他の下地
層あるいは基板に関連した集積回路層の位置あるいは形
成に言及するときに、明細書中でしばしば使用される。
“直接上に”とは対照的に、“上”、“上に”という用
語は、通常、直接接触を意味している。このことは、そ
の用語が使われている種々の内容から明らかにされるで
あろう。
【0088】“薄膜”という用語は、集積回路分野で使
われているような意味でここでも使用される。普通は、
厚さにおいて、ミクロン以下の膜を意味する。ここで開
示されている薄膜は、すべての場合において、厚さにお
いて、0.5ミクロン以下である。強誘電体薄膜124
の場合には、1000Åから3000Åの厚さが好まし
く、もっとも好ましいのは、1200Åから2500Å
の厚さである。集積回路技術のこれらの薄膜は、集積回
路技術と関係しないまったく異なるプロセスで形成され
る巨視的コンデンサーのような積層型コンデンサーと混
同されるべきではない。
【0089】ここで、“自己整合”とは、一つ以上の他
の層と自動的に整合するような態様で形成され、かつパ
ターンニングされた一つ以上の層に関連するように使用
される。例えば、上部電極126、バリア付着層128
及び132、それに水素バリア層130が、同じフォト
マスク及びエッチング・パターンニング処理において一
緒にパターンニングされれば、それらは自己整合される
ことになる。
【0090】強誘電体薄膜124の組成は、特に限定は
されないが、好ましい強誘電体酸化物材料のグループか
ら選択されることが可能である。例えば、強誘電体材料
は、チタン酸塩(BaTiO,SrTiO,PbT
iO(PT),PbZrTiO(PZT)など),
ニオブ酸塩(KNbOなど)のようなABO型金属酸
化物ペログスカイト構造のもの、さらには、層状超格子
材料によって形成される。
【0091】好ましくは、薄膜層124は、限定はされ
ないが、ストロンチウム・ビスマス・タンタル酸塩(S
rBiTaO)及びストロンチウム・ビスマス・タ
ンタル・ニオブ酸塩(SrBiTa2−XNi
)を含む強誘電体層状超格子材料を有する。
【0092】より好ましくは、薄膜層124は、式Sr
Bi2.18Ta1.44Nb0. 56によって表
わされる組成を持つ層状超格子材料を有する。代わり
に、薄膜124は、DRAMセルで使用される高誘電率
材料のような非強誘電体金属酸化物を有しても良い。こ
の非強誘電体金属酸化物は、限定はされないが、バリウ
ム・ストロンチウム・チタン酸塩(BST),バリウム
・ストロンチウム・ニオブ酸塩(BSN)、ABO型金
属酸化物ペログスカイト構造及び層状超格子材料を含む
グループから選ばれる。
【0093】使用されている“化合物”という用語は、
正確には、等しい分子がすべて、同じ化学元素及び構造
を要する均質な物質に関する。“材料”という用語は、
異なった組成の原子を有しても良い。例えば、層状超格
子材料であるストロンチウム・ビスマス・タンタル・ニ
オブ酸塩は、二つの異なった種類の原子(タンタル及び
ニオブ)が結晶構造のB−サイト位置を様々に占める相
互接続された結晶格子を有する。
【0094】それにもかわらず、“層状超格子材料”、
“層状超格子化合物”、及び“層状超格子材料化合物”
という表現は、本明細書において、事実上交互に使用さ
れており、それらの意味は、文脈から明らかにされる。
【0095】1996,5月21日に発行されたアメリ
カ特許番号5,519,234号には、ストロンチウム
・ビスマス・タンタル酸塩のような層状超格子化合物
が、従来の最良の材料に比べて強誘電体分野において優
れた特性を有すること、さらに、高誘電率および低漏洩
電流を有することが開示されている。
【0096】1995,7月18日に発行されたアメリ
カ特許番号5,434,102号及び1995,11月
21日に発行されたアメリカ特許番号5,468,68
4号には、実際の集積回路にこれらの材料を集積化する
ためのプロセスを開示している。この層状超格子材料
は、一般的には、下記の化学式(1)の下に要約され
る。
【0097】
【化1】 ここで、A1,A2...Ajは、プロブスカイト状構
造においてA−サイト元素を表わす。このA−サイト元
素は、ストロンチウム、カルシウム、バリウム、ビスマ
ス、鉛、その他の元素であっても良い。
【0098】S1,S2...Skは、超格子生成元素
を表わす。ここで、超格子生成元素は、通常は、ビスマ
スであるが、イットリウム、スカンジウム、ランタン、
アンチモン、クロム、タリウムであっても良い。
【0099】ここで、B1,B2...Blは、ペロブ
スカイト状構造においてB−サイト元素を表わす。この
B−サイト元素は、チタン、タンタル、ハフニウム、タ
ングステン、ニオブ、ジルコニウム、さらに他の元素で
あっても良い。
【0100】Qは、アニオン(陰イオン)をあらわす。
アニオンは、一般的には、酸素であるが、フッ素、塩
素、オキシフルーオライド、オキシクロライドのような
これらの元素の複合物のような他の要素であっても良
い。化学式(1)の上付文字は、それぞれの元素の原子
価を示し、下付文字は、化合物の1モルにおける材料の
モル数を示しており、単位セルとの関係で、平均として
の単位セル中の元素の原子数を示している。
【0101】ここで、下付文字は、整数あるいは分数を
取る。すなわち、化学式(1)は、単位セルが、材料
(平均すると、Sr.75Ba.25BiTa
など)を通して変化する場合を含んでいる。この例の場
合は、A−サイトの75%は、ストロンチウム原子によ
って占有されており、A−サイトの25%は、バリウム
原子によって占有されている。
【0102】化合物において、一つのA−サイトのみが
存在するのならば、それは、A1元素とすべてゼロに等
しいw2...wjによって表わせる。一方、化合物中
に、一つのB−サイト元素のみが存在するのならば、そ
れは、B1元素とすべてゼロに等しいy2...ylと
によって表わされ、超格子生成元素と同様に表わせる。
【0103】化学式(1)は、より一般的な形式で記載
されているけれども、通常ケースは、一つのA−サイト
元素と、一つの超格子生成元素と、一つまたは二つのB
−サイト元素が存在する。というのは、本発明は、上記
サイトのいずれかと超格子発生体とが複合要素を有する
場合を含むように意図されているからである。
【0104】zの値は、次式から求められる。
【0105】(2)(a1w1+a2w2...ajw
j)+(s1x1+s2x2...+skxk)+(b
1yi+b2y2...+blyl)=2z 化学式(1)は、1996,5月21日に発行されたア
メリカ特許番号5,519,234号において議論され
ているすべての三つのスモレンスキ型化合物を含んでい
る。層状超格子材料は、公式(1)に合致する材料を全
て含むわけではなく、明瞭に区別し得る交互層を有する
結晶構造を自然に形成できる材料のみを含む。
【0106】ここでは、“化学量論的”とは、層状超格
子材料のような材料の固相膜、材料を形成するための前
駆体の両方に適用される。それが、固相膜に適用される
とき、最後の固相薄膜の各元素の実際の相対量を示す式
に関係する。前駆体に適用されるときには、前駆体にお
いて、金属のモル比を示す。“つり合った”化学量論的
式は、占められた結晶格子のすべてのサイトで、各元素
が材料の完全な結晶構造を形成するようにすべてサイト
を占有するに十分な元素が存在する状態である。しか
し、現実には、室温で、必ず格子欠陥は存在するであろ
う。
【0107】例えば、SrBiTaNbOとSrB
Ta1.44Nb0.56は、つり合った化学
量論的式である。対照的に、ストロンチウム、ビスマ
ス、タンタル、ニオブのモル比が、それぞれ、1,2.
18,0.56であるストロンチウム、ビスマス、タン
タル、ニオブ酸塩の前駆体は、不均一な化学量論的式S
rBi2.18Ta1.44Nb0.56によっ
て表わされる。これは、完全なる結晶材料を形成するた
めに必要とされるものを超える過剰のビスマスを含んで
いるからである。
【0108】本明細書では、金属元素の過剰量とは、す
べての原子サイトが占有されかつ金属が全く残らない状
態で、所望の材料を形成するために存在する他の金属と
結合するのに必要な量より多い量を意味する。
【0109】1995年、6月18日に発行されたアメ
リカ特許5,434,102(ワタナベ)と関連技術に
基づいて、当業者にとって好ましい層状超格子材料を形
成するための前駆体は、化学量論的式SrBi2.18
Ta1.44Nb0.56 を現時点では有する。こ
の式の前駆体は、均一化された化学量論的式SrBi
Ta1.44Nb0.56を有する最終の固相スト
ロンチウム・タンタル・ニオブ酸塩を生成すると信じて
よい。すなわち、最終の薄膜は、過剰のビスマスを含ま
ない。これは、前駆体における過剰のビスマスは、製造
プロセスにおいて、ビスマス酸化ガスとして排除される
からである。
【0110】前駆体溶液は、化学量論的比率SrBi
2.18Ta1.44Nb0.56 に対応した化
学前駆体の内容量を含む。この化学量論的式は、本明細
書において、標準的なニオブとタンタルの比率を有する
標準組成として扱う。この標準化学量論的式を有する前
駆体は、約9%の過剰ビスマスを含有する。すなわち、
標準の化学量論的式は、結晶のすべての原子サイトが占
有されて、層状超格子化合物を形成するために、ストロ
ンチウム・タンタル・ニオブと結合するのに必要とされ
る量を超えるビスマスの含有量を有する。
【0111】本発明の特徴の一つは、ビスマス、ニオブ
などのうち少なくとも一つの元素の含有量が、標準式に
示されたものに比べて過剰の量を有する最終の層状超格
子化合物が、標準式を有する前駆体から形成された材料
よりも水素による性能低下に対するより大きな耐性を有
しているということである。関連する特徴は、層状超格
子材料において、ニオブのようなB−サイト元素の過剰
含有量が、水素に曝されることによる電気的特性の低下
を防止するのに効果的であるということである。
【0112】図7の図表は、強誘電体メモリー160を
作成するために、本発明において使用される製造工程の
フローチャートである。
【0113】強誘電体メモリー160は、好ましくは、
シリコン、ガリウム砒素、または、他の半導体、あるい
は、マグネシウム酸化物(MgO)のような絶縁物であ
る従来のウエハー上に形成される。
【0114】ステップ212において、スイッチ114
がステップ214でその上に形成されている半導体基板
102(図1)が準備される。このスイッチ114は、
通常は、MOSFETである。ステップ216で、第1
の層間誘電体層116が、スイッチング素子を形成され
るべき強誘電体素子から分離するために形成される。ス
テップ218では、下部電極122が形成される。好ま
しくは、この電極層122は、プラチナで形成され、か
つ約2000Åの厚さを有する層を形成するようにスパ
ッタリングで堆積される。
【0115】好適な方法では、約200Åのチタンまた
は窒化チタンで形成された付着層118が、本ステップ
で、電極を堆積する前に、好ましくはスパッタリングに
よって形成される。ステップ220において、所望の強
誘電体薄膜を形成する層状超格子化合物の化学的前駆体
が準備される。
【0116】ステップ222において、この強誘電体薄
膜124が、下部電極層122に付着される。MOCV
D法が、薄膜を形成するのに最も好ましい方法である。
強誘電体薄膜124は、アメリカ特許番号5,546,
945に記載されているように、スピンコーティングあ
るいは噴霧堆積方法のような液体堆積技術を使って付着
され得る。
【0117】通常は、最終の前駆体溶液は、化学的前駆
体化合物を含有する商業的に入手可能な溶液から準備さ
れる。好ましくは、商業的に市販されている溶液中の種
々の前駆体の濃度は、特別な製造条件あるいは動作条件
に適合するように、ステップ220において調整され
る。例えば、層状超格子薄膜に対する典型的な市販され
ている溶液の種々の元素の化学量論的含有量は、SrB
2.18Ta1.44Nb0.56であるかもし
れない。
【0118】しかし、還元条件中にの水素の劣化から強
誘電体化合物を保護するための余分の酸化物を生成させ
るためには、この溶液中に過剰なニオブあるいはビスマ
スを添加するのが好ましいことが多い。
【0119】付着ステップ222に続いて、液体堆積技
術のためのドライ工程と、酸素炉アニールや急速熱プロ
セス(RTP)のような高温での結晶化ステップを含む
処理ステップ224が行われるのが好ましい。処理ステ
ップ224は、付着ステップ222の間あるいは後に、
紫外線照射を伴った処理を含んでも良い。
【0120】ステップ222とステップ224は、所望
の厚さの膜を形成するために、必要により繰り返されて
も良い。例えば、典型的なスピン・オン処理では、前駆
体の層が堆積されて乾燥される。それから、もう一つ前
駆体の層が付着されて乾燥されるであろう。それから、
処理された層は、ステップ226において、結果物たる
強誘電体薄膜124を形成するために、酸素中でアニー
ルされる。
【0121】ステップ222−226に続いて、上部電
極層126が、ステップ228で形成される。上部電極
層126はプラチナで形成されるのが望ましく、好まし
くは、約2000Åの厚さを有する層を形成するために
スパッターにより堆積される。
【0122】ステップ230において、第1のバリア付
着層128、水素バリア層130それに、第2のバリア
付着層132が、この順番で、上部電極層126上に形
成される。
【0123】ステップ230において、下部の第1のバ
リア付着層130が、上部電極層126上に、スパッタ
リング処理により堆積されるのが好ましい。この第1の
バリア付着層は、チタンを含むと共に、300Åの好適
な厚さを有する。
【0124】次に、窒化チタンを含みかつ、1200Å
の好適な厚さを有する水素バリア層130が、好ましく
は、スパッタリング処理によって堆積される。
【0125】最後に、チタンを含むと共に、300Åの
好適な厚さを有する第2のバリア付着層132が、好ま
しくは、スパッタリング処理により、水素バリア層13
0上に堆積される。
【0126】層132のスパッター堆積の後半部分の間
に、スパッター雰囲気中に少量の酸素ガス(O−ガ
ス)を含ませることによって、第2のバリア付着層13
2の頂部表面の近くに、チタン酸化物を堆積するのが望
ましい。第2のバリア付着層132中に形成された結果
物である酸化物は、種々の製造処理工程で存在し得る水
素と反応することによって、メモリーデバイス中の強誘
電体化合物を保護する。
【0127】ゼロと約10体積パーセントとの間で酸素
ガスが、第2のバリア付着層の上半分の堆積中にスパッ
ター雰囲気に添加され、この量は第2のバリア付着層の
上半分に堆積されたチタン原子をゼロと50%との間で
酸化するのに十分である。
【0128】好ましくは、上半分に約50%のチタン
が、チタン酸化物の形で存在する。バリア層形成ステッ
プ230に続いて、パターンニングステップ232が行
われるのが好ましい。このパターニングステップ232
では、積層された層118,122,124,126,
128,130、それに132が、自己整合の水素バリ
ア層130とバリア付着層128と132によって覆わ
れた強誘電体コンデンサー120を形成するためにパタ
ーンニングされる。好ましくは、二つのエッチング処理
のみが、ステップ232のパターンニングを完成させる
ために必要とされる。
【0129】ここで、従来のイオン・ミリング処理が、
ステップ232において使用されるのが望ましい。それ
から、ステップ234において、第2のILD層136
が、水素バリア層130とバリア付着層128及び13
2とを含んで、ILD116とコンデンサー120を覆
うように堆積される。
【0130】ステップ236において、図5に記載され
ているように、配線穴142,144,146及び14
8が、スイッチ114(典型的には、MOSFETのソ
ース及びドレイン領域)に、下部電極122に、それに
第2の付着層132に、ILD層116と136を介し
て、それぞれ形成されている。
【0131】また、ステップ236において、配線溝1
49が、第2の付着層132からエッチングされる。こ
の配線溝149の垂直方向の深さは、好ましくは、第2
のバリア付着層132の厚さの約半分である。ステップ
236は、標準的なイオン・ミリング処理を使用して実
施されるのが好ましい。
【0132】ステップ238において、配線152,1
54,156及び158が、好ましくは、スパッタリン
グ処理を使用して堆積される。しかし、CVD処理も、
伴う還元条件にかかわらず使用し得る。なぜなら、水素
バリア層130が、薄膜の強誘電体酸化物を保護してく
れるからである。
【0133】回路は、典型的にパッシベーション層の堆
積を含むステップ240において完成する。
【0134】最後に、ステップ242において、水素ア
ニールが、欠陥を修復すると共にスイッチ(MOSFE
T)114における所望の半導体特性を回復するために
実施される。集積回路の水素アニールは、FGA処理で
あるのが好ましい。この処理は、好ましくは、1から1
0パーセント(1−10%)HとH−N(フォー
ミング・ガス)ガスとの混合体中での雰囲気圧力で、か
つ、10分から40分の時間中に200℃と400℃の
間の温度で実施される。
【0135】実験によると、強誘電体薄膜を介しての水
素の横方向の拡散、すなわち、強誘電体薄膜の平面に平
行な方向での拡散が、強誘電体膜の平面に垂直の方向で
の拡散に比べて遅いことがわかった。それゆえに、強誘
電体層124の側端における強誘電体材料中の余分の酸
化物が、横方向に侵入する可能性のある水素に対するゲ
ッターとして効果的に作用し、かつその材料の残部を水
素から保護する。
【0136】通常は、窒化チタン水素バリア層130と
チタンバリア付着層132の頂部表面のチタン酸化物と
の組み合せ、それに強誘電体薄膜124中の過剰な酸化
物とが、従来のIC製造プロセスによる重大な水素劣化
から強誘電体薄膜124を充分に保護する。
【0137】以上述べてきたように、本発明の特徴は、
強誘電体層状超格子材料薄膜を覆う水素バリア層を提供
することである。また、過剰のビスマスそれに過剰のニ
オブのような過剰金属を有する前駆体を使用することに
よって、優れた強誘電体特性が保持し得る。
【0138】さらに、上部のバリア付着層中のような、
強誘電体層に続いて存在する集積回路層中の余分の酸素
の存在が、本発明の水素バリア層との組み合せにおいて
効果的に使用され得る。ここで、酸化物は、後の水素処
理の間に、水素に対するゲッターとして作用する。この
ように、本発明は、集積回路の他の部分を生成しかつ完
全にするのに必要な製造工程の間に、水素に曝された強
誘電体素子の劣化を効果的に防止する方法と構造を提供
する。
【0139】本明細書には、水素劣化から集積回路中の
強誘電体及び非強誘電体、高誘電率金属酸化物材料を保
護するための新規な構造及び組成が記載されている。
【0140】特に、本明細書には、水素に露呈すること
を許容し、さらに、優れた電気的特性につながる強誘電
体集積回路を製造するための方法及び構造が示されてい
る。
【0141】図示されかつ本明細書に記載された実施例
は単なる例示であり、上記の「特許請求の範囲」に記載
された本発明を、上記実施例に限定するように解釈して
はならない。
【0142】さらに、当業者ならば、本発明の思想から
逸脱しない範囲で、記載された実施例から数多くの使用
例および修正例を作成できることは明らかである。
【0143】また、記載された工程が、多くの場合、異
なった順序で実施されるかもしれないし、あるいは、等
価的な構造あるいはプロセスが、記載された種々の構造
およびプロセスに取って代わるかもしれないことも明ら
かである。
【0144】この結果、本発明は、それぞれの新規な特
徴、あるいは製造プロセス、電子的デバイス、電子デバ
イス製造方法中に存在する特徴の新規な組み合わせ含む
ように解釈されるべきである。
【0145】
【発明の効果】本発明にれば、水素バリア層により、水
素が金属酸化物の方向に拡散することを防止することが
できる。これによって、金属酸化物材料を保護し、金属
酸化物材料の好ましい強誘電体あるいは高誘電体率特性
を保持することができる。
【図面の簡単な説明】
【図1】本発明の方法によって実施された集積回路の製
造の中間段階の断面図であり、MOSFET及びパター
ンニング前の積層された薄膜層を示す。
【図2】本発明の方法によって実施された集積回路の製
造のさらなる中間段階の断面図であり、初期パターンニ
ング後の図1の自己整合された薄膜層を示す。
【図3】本発明の方法によって実施された集積回路の製
造のさらなる中間段階の断面図であり、水素バリア層と
第1及び第2のバリア付着層により覆われた強誘電体コ
ンデンサーを形成するための第2のパターンニング処理
後の自己整合された薄膜層を示す。
【図4】本発明の方法によって実施された集積回路の製
造のさらなる中間段階の断面図であり、MOSFETを
覆うために形成されたILD層及び図3の自己整合され
た薄膜層を示す。
【図5】本発明の方法によって実施された集積回路の製
造のさらなる中間段階の断面図であり、ILD層中及び
第2のバリア付着層の頂部表面中の配線溝中に形成され
た配線穴を示す。
【図6】本発明の方法によって実施された集積回路の製
造のさらなる中間段階の断面図であり、配線穴に形成さ
れた配線層を示す。
【図7】本発明による不揮発体強誘電体メモリーデバイ
スを製造するための方法の好適な実施例を示すフローチ
ャートである。
【符号の説明】
102 シリコン基板 104 フィールド酸化領域 106 ソース領域 108 ドレイン領域 110 ゲート絶縁層 114 MOSFET 116 第1の層間誘電体層 118 付着層 120 強誘電体コンデンサー 122 下部電極 124 強誘電体薄膜 126 上部電極 128 第1バリア付着層 130 水素バリア層 132 第2バリア付着層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/8247 29/788 29/792 (72)発明者 古谷 晃 東京都港区芝五丁目7番1号 日本電気株 式会社内 (72)発明者 ジョセフ クチアロ アメリカ合衆国,コロラド 80918,コロ ラド スプリングス,ロスミア ストリー ト 2545 (72)発明者 カルロス アロージョ アメリカ合衆国,コロラド 80919,コロ ラド スプリングス,ダブリュ.サンバー ド クリフス レーン 317 Fターム(参考) 5F001 AA94 5F038 AC05 AC15 AC17 AC18 CD18 EZ14 EZ16 EZ17 EZ20 5F083 FR02 GA25 JA13 JA14 JA15 JA16 JA17 JA36 JA37 JA38 JA40 PR13 PR18 PR21 PR22 PR23 PR34

Claims (24)

    【特許請求の範囲】
  1. 【請求項1】 強誘電体集積回路を製造する方法におい
    て、 金属酸化物材料の薄膜を含む集積回路部分を形成し、 前記金属酸化物材料の薄膜の直接上に、第1のバリア付
    着層を形成し、 前記第1のバリア付着層上に、水素バリア層を形成し、 前記水素バリア層上に、頂部表面を有する第2のバリア
    付着層を形成することを特徴とする強誘電体集積回路の
    製造方法。
  2. 【請求項2】 請求項1において、さらに、前記第1の
    バリア付着層、前記水素バリア層及び前記第2のバリア
    付着層を一緒にパターンニングする工程を有することを
    特徴とする強誘電体集積回路の製造方法。
  3. 【請求項3】 請求項1において、さらに、前記頂部表
    面に配線溝を形成するために、前記第2のバリア付着層
    の一部分を除去する工程を有することを特徴とする強誘
    電体集積回路の製造方法。
  4. 【請求項4】 請求項1において、前記第1のバリア付
    着層はチタンを含み、前記水素バリア層は窒化チタンを
    含み、さらに、前記第2のバリア付着層はチタンを含む
    ことを特徴とする強誘電体集積回路の製造方法。
  5. 【請求項5】 請求項4において、前記第2のバリア付
    着層は、酸化チタンを含むことを特徴とする強誘電体集
    積回路の製造方法。
  6. 【請求項6】 請求項1において、前記金属酸化物材料
    は、ABO型ペロブスカイトを有することを特徴とす
    る強誘電体集積回路の製造方法。
  7. 【請求項7】 請求項1において、前記金属酸化材料
    は、強誘電体層状超格子材料を有することを特徴とする
    強誘電体集積回路の製造方法。
  8. 【請求項8】 請求項7において、前記強誘電体層状超
    格子材料は、ストロンチウム・ビスマス・タンタル酸塩
    を含むことを特徴とする強誘電体集積回路の製造方法。
  9. 【請求項9】 請求項7において、前記強誘電体層状超
    格子材料は、ストロンチウム・ビスマス・タンタル・ニ
    オブ酸塩を含むことを特徴とする強誘電体集積回路の製
    造方法。
  10. 【請求項10】 請求項1において、前記集積回路部分
    を形成するための工程は、基板を用意し、前記基板の上
    に下部電極層を形成し、前記下部電極層上に、前記金属
    酸化物材料の薄膜を形成し、前記金属酸化物材料の薄膜
    上に、上部電極層を形成する工程を有し、 前記金属酸化物材料の薄膜の直接上に第1のバリア付着
    層を形成する工程は、前記上部電極層上に前記第1のバ
    リア付着層を形成することを含むことを特徴とする強誘
    電体集積回路の製造方法。
  11. 【請求項11】 請求項10において、さらに、前記上
    部電極層、第1のバリア付着層、前記水素バリア層及び
    前記第2のバリア付着層を一緒にパターンニングする工
    程を有することを特徴とする強誘電体集積回路の製造方
    法。
  12. 【請求項12】 請求項10において、前記下部電極層
    及び前記上部電極層は、プラチナを含むことを特徴とす
    る強誘電体集積回路の製造方法。
  13. 【請求項13】 集積回路において、 金属酸化物材料の薄膜を含む集積回路部分と、 前記金属酸化物材料の薄膜の上直接上に形成された第1
    のバリア付着層と、 前記第1のバリア付着層の上であって、かつ前記金属酸
    化物材料の薄膜の直接上に形成された水素バリア層と、 前記水素バリア層上に形成され、かつ、頂部表面を有す
    る第2のバリア付着層とを有することを特徴とする集積
    回路。
  14. 【請求項14】 請求項13において、前記第1のバリ
    ア付着層、前記水素バリア層及び前記第2のバリア付着
    層は、自己整合されていることを特徴とする集積回路。
  15. 【請求項15】 請求項13において、前記第2のバリ
    ア付着層の一部分は、前記頂部表面に配線溝を有するこ
    とを特徴とする集積回路。
  16. 【請求項16】 請求項13において、前記第1のバリ
    ア付着層はチタンを含み、前記水素バリア層は窒化チタ
    ンを含み、さらに、前記第2のバリア付着層はチタンを
    含むことを特徴とする集積回路。
  17. 【請求項17】 請求項13において、前記第2のバリ
    ア付着層は、酸化チタンを含むことを特徴とする集積回
    路。
  18. 【請求項18】 請求項13において、前記金属酸化物
    材料は、ABO型ペロブスカイトを有することを特徴
    とする集積回路。
  19. 【請求項19】 請求項13において、前記金属酸化材
    料は、強誘電体層状超格子材料を有することを特徴とす
    る集積回路。
  20. 【請求項20】 請求項19において、前記強誘電体層
    状超格子材料は、ストロンチウム・ビスマス・タンタル
    酸塩を含むことを特徴とする集積回路。
  21. 【請求項21】 請求項19において、前記強誘電体層
    状超格子材料は、ストロンチウム・ビスマス・タンタル
    ・ニオブ酸塩を含むことを特徴とする集積回路。
  22. 【請求項22】 請求項13において、前記集積回路部
    分は、 基板と、前記基板上に設けられた下部電極層と、前記下
    部電極層上に設けられた前記金属酸化物材料の薄膜と、
    前記金属酸化物材料の薄膜上に設けられた上部電極層と
    を有し、 前記金属酸化物材料の薄膜の直接上に設けられた第1の
    バリア付着層は、前記上部電極層上に位置することを特
    徴とする集積回路。
  23. 【請求項23】 請求項22において、前記上部電極
    層、前記第1のバリア付着層、前記水素バリア層及び前
    記第2のバリア付着層は、自己整合されていることを特
    徴とする集積回路。
  24. 【請求項24】 請求項22において、前記下部電極層
    及び前記上部電極層は、プラチナを含むことを特徴とす
    る集積回路。
JP11188545A 1998-11-20 1999-07-02 集積回路及びその製造方法 Withdrawn JP2000164815A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/197,385 US6512256B1 (en) 1998-11-20 1998-11-20 Integrated circuit having self-aligned hydrogen barrier layer and method for fabricating same
US09/197385 1998-11-20

Publications (1)

Publication Number Publication Date
JP2000164815A true JP2000164815A (ja) 2000-06-16

Family

ID=22729190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11188545A Withdrawn JP2000164815A (ja) 1998-11-20 1999-07-02 集積回路及びその製造方法

Country Status (5)

Country Link
US (1) US6512256B1 (ja)
EP (1) EP1003208A3 (ja)
JP (1) JP2000164815A (ja)
KR (1) KR20000035034A (ja)
CN (1) CN1130765C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6440815B1 (en) 2001-05-22 2002-08-27 Oki Electric Industry Co., Ltd. Dielectric capacitor and its manufacturing method
JP2002314047A (ja) * 2001-04-17 2002-10-25 Oki Electric Ind Co Ltd 半導体装置及びその製造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19854418C2 (de) * 1998-11-25 2002-04-25 Infineon Technologies Ag Halbleiterbauelement mit zumindest einem Kondensator sowie Verfahren zu dessen Herstellung
JP3553413B2 (ja) * 1999-04-26 2004-08-11 富士通株式会社 半導体装置の製造方法
IT1318279B1 (it) * 2000-07-28 2003-07-28 Getters Spa Dispositivo capacitivo integrato con strato dielettrico degradabiledall'idrogeno protetto da strato getter.
JP3836052B2 (ja) * 2002-06-25 2006-10-18 沖電気工業株式会社 半導体素子及びその製造方法
US6982448B2 (en) * 2004-03-18 2006-01-03 Texas Instruments Incorporated Ferroelectric capacitor hydrogen barriers and methods for fabricating the same
US7180141B2 (en) * 2004-12-03 2007-02-20 Texas Instruments Incorporated Ferroelectric capacitor with parallel resistance for ferroelectric memory
WO2006089068A2 (en) * 2005-02-17 2006-08-24 Saes Getters S.P.A. Flexible multi-layered getter
JP4827653B2 (ja) * 2006-08-10 2011-11-30 富士通セミコンダクター株式会社 半導体装置とその製造方法
US8093698B2 (en) * 2006-12-05 2012-01-10 Spansion Llc Gettering/stop layer for prevention of reduction of insulating oxide in metal-insulator-metal device
US9425153B2 (en) 2013-04-04 2016-08-23 Monolith Semiconductor Inc. Semiconductor devices comprising getter layers and methods of making and using the same
US8994118B2 (en) 2013-04-04 2015-03-31 Monolith Semiconductor, Inc. Semiconductor devices comprising getter layers and methods of making and using the same
US9035395B2 (en) 2013-04-04 2015-05-19 Monolith Semiconductor, Inc. Semiconductor devices comprising getter layers and methods of making and using the same
KR20190008047A (ko) * 2017-07-14 2019-01-23 에스케이하이닉스 주식회사 강유전성 메모리 소자
US11063131B2 (en) * 2019-06-13 2021-07-13 Intel Corporation Ferroelectric or anti-ferroelectric trench capacitor with spacers for sidewall strain engineering
US11322580B2 (en) * 2019-08-05 2022-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Titanium layer as getter layer for hydrogen in a MIM device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5046043A (en) 1987-10-08 1991-09-03 National Semiconductor Corporation Ferroelectric capacitor and memory cell including barrier and isolation layers
US5456945A (en) 1988-12-27 1995-10-10 Symetrix Corporation Method and apparatus for material deposition
US5519234A (en) 1991-02-25 1996-05-21 Symetrix Corporation Ferroelectric dielectric memory cell can switch at least giga cycles and has low fatigue - has high dielectric constant and low leakage current
JP3131982B2 (ja) 1990-08-21 2001-02-05 セイコーエプソン株式会社 半導体装置、半導体メモリ及び半導体装置の製造方法
US5434102A (en) 1991-02-25 1995-07-18 Symetrix Corporation Process for fabricating layered superlattice materials and making electronic devices including same
US5468679A (en) * 1991-02-25 1995-11-21 Symetrix Corporation Process for fabricating materials for ferroelectric, high dielectric constant, and integrated circuit applications
US5514822A (en) * 1991-12-13 1996-05-07 Symetrix Corporation Precursors and processes for making metal oxides
US5468684A (en) 1991-12-13 1995-11-21 Symetrix Corporation Integrated circuit with layered superlattice material and method of fabricating same
JP3407204B2 (ja) 1992-07-23 2003-05-19 オリンパス光学工業株式会社 強誘電体集積回路及びその製造方法
US5523964A (en) 1994-04-07 1996-06-04 Symetrix Corporation Ferroelectric non-volatile memory unit
JPH07111318A (ja) 1993-10-12 1995-04-25 Olympus Optical Co Ltd 強誘電体メモリ
JP3113173B2 (ja) * 1995-06-05 2000-11-27 シャープ株式会社 不揮発性ランダムアクセスメモリ及びその製造方法
US5716875A (en) * 1996-03-01 1998-02-10 Motorola, Inc. Method for making a ferroelectric device
JPH1079481A (ja) 1996-09-05 1998-03-24 Mitsubishi Electric Corp 導電層接続構造およびその製造方法
US6207465B1 (en) * 1998-04-17 2001-03-27 Symetrix Corporation Method of fabricating ferroelectric integrated circuit using dry and wet etching
US6225156B1 (en) * 1998-04-17 2001-05-01 Symetrix Corporation Ferroelectric integrated circuit having low sensitivity to hydrogen exposure and method for fabricating same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314047A (ja) * 2001-04-17 2002-10-25 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US6440815B1 (en) 2001-05-22 2002-08-27 Oki Electric Industry Co., Ltd. Dielectric capacitor and its manufacturing method

Also Published As

Publication number Publication date
EP1003208A3 (en) 2003-06-11
KR20000035034A (ko) 2000-06-26
EP1003208A2 (en) 2000-05-24
CN1130765C (zh) 2003-12-10
CN1254950A (zh) 2000-05-31
US6512256B1 (en) 2003-01-28

Similar Documents

Publication Publication Date Title
JP3970477B2 (ja) 強誘電体集積回路及びその製造方法
JP3636900B2 (ja) 強誘電体集積回路の製造方法
US7064374B2 (en) Barrier layers for protecting metal oxides from hydrogen degradation
US6365927B1 (en) Ferroelectric integrated circuit having hydrogen barrier layer
JP3190896B2 (ja) 強誘電体集積回路の製造方法
JP3245564B2 (ja) 強誘電体集積回路の製造方法
US6322849B2 (en) Recovery of electronic properties in hydrogen-damaged ferroelectrics by low-temperature annealing in an inert gas
JP2000164815A (ja) 集積回路及びその製造方法
KR100334354B1 (ko) 강유전체집적회로의 제조방법
KR20010093316A (ko) 커패시터 및 그 제조방법
JP2007042871A (ja) 強誘電体キャパシタおよびその製造方法、ならびに強誘電体メモリ装置
JPH11307733A (ja) 強誘電体集積回路の製造方法
JP2003282826A (ja) 強誘電体薄膜メモリ及び強誘電体薄膜メモリの製造方法

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20040220