KR20000035034A - 자체정렬된 수소배리어층을 갖는 집적회로 및 그의 제조방법 - Google Patents

자체정렬된 수소배리어층을 갖는 집적회로 및 그의 제조방법 Download PDF

Info

Publication number
KR20000035034A
KR20000035034A KR1019990044966A KR19990044966A KR20000035034A KR 20000035034 A KR20000035034 A KR 20000035034A KR 1019990044966 A KR1019990044966 A KR 1019990044966A KR 19990044966 A KR19990044966 A KR 19990044966A KR 20000035034 A KR20000035034 A KR 20000035034A
Authority
KR
South Korea
Prior art keywords
layer
barrier
integrated circuit
ferroelectric
thin film
Prior art date
Application number
KR1019990044966A
Other languages
English (en)
Inventor
조셉 디. 쿠치아로
야키라 후루야
드 아라우조 칼로스 에이. 파즈
요이치 미야사카
Original Assignee
래리 디. 맥밀란
시메트릭스 주식회사
쿄모토 나오키
엔이씨 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 래리 디. 맥밀란, 시메트릭스 주식회사, 쿄모토 나오키, 엔이씨 주식회사 filed Critical 래리 디. 맥밀란
Publication of KR20000035034A publication Critical patent/KR20000035034A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)

Abstract

집적회로에서, 기부전극 122와, 금속산화물로 구성된 박막 124와, 최상부전극 126과, 하부의 배리어점착층 128과, 수소배리어층 130, 및 상부의 배리어점착층 132를 각각 포함하는 박막 124층들의 적층체가 패턴됨으로써 자체정렬된 수소배리어층 130으로 덮여진 메모리 커패시터 120을 형성한다. 바람직하게는, 최상부 및 기부전극들은 백금을 포함하고, 상기 금속산화물재료는 강유전체 층형성 초격자 재료를 포함하며, 상부 및 하부의 배리어점착층들은 티타늄을 포함하며, 수소배리어층 130은 티타늄 니트라이드를 포함한다. 상기 수소배리어층 130은 수소의 확산을 억제하여, 이에 의해 금속산화물의 수소열화를 방지한다. 층에 있어서 전기적 전도성을 증가하기 위하여 상부의 배리어점착층 132의 일부는 제거된다. 바람직하게는, 메모리 커패시터는 강유전체 비휘발성 메모리인 것이 좋다. 바람직하게는, 층형성 초격자 재료는 스트론튬 비스무스 탄탈레이트 또는 스트론튬 비스무스 탄탈 니오베이트를 포함하는 것이 좋다.

Description

자체정렬된 수소배리어층을 갖는 집적회로 및 그의 제조방법{Integrated circuit having self-aligned hydrogen barrier layer and method for fabricating same}
본 발명은 강유전성의 또는 고유전율의 금속산화물재료를 함유하는 회로소자를 보호하기 위한 수소배리어층을 갖는 집적회로, 및 이런 회로의 제조방법에 관한 것이다.
강유전체 화합물은 비휘발성 집적회로메모리에 사용하는 데 적합한 특성을 지닌다. 예를 들어 밀러의 미국특허공보 제 5,046,043호를 참조하면, 커패시터 등의 강유전체 장치는 높은 잔류극성, 양호한 보자계, 높은 내피로성 및 낮은 누설전류 등의 바람직한 전자특성을 지닐 경우 비휘발성 메모리로서 유용하다는 것이 개시되어 있다. PZT(lead titanate zirconia) 및 PLZT(lanthanum lead titanate zirconia) 등의 납함유 ABO3형 강유전체 금속산화물은 실제로 집적회로에 이용하는 것이 연구되어 왔다. 또한, 층형성 초격자 재료 산화물을 집적회로에 사용하기 위하여 연구하였다. 예를 들어 와타나베의 미국특허공보 제 5,434,102호를 참조하면, 층형상 초격자재료화합물은 강유전체 화합물에 있어서 PZT 및 PLZT보다도 우수한 크기의 차수의 특성을 발휘하는 것이 개시되어 있다. 강유전체 소자를 포함하는 집적회로장치가 현제 제조되고 있다. 그럼에도 불고하고, 상기 제조공정중에 수소열화의 불변의 문제로 인해, 소망의 전자적 특성을 갖는 층형성 초격자 재료 화합물을 사용하여 강유전체 메모리 및 다른 IC장치의 상업적 품질에 있어서 경제적 생산을 방해한다.
집적회로에 있어서의 전형적인 메모리장치는 반도체기판과, 강유전체 장치, 통상 강유전체 커패시터와 전기적으로 접촉하는 금속산화물반도체 전계효과 트랜지스터(MOSFET)를 포함한다. 강유전체 커패시터는 전형적으로 제 1전극, 하부전극 및 제 2전극, 상부전극사이에 위치하는 강유전체 박막을 포함하고, 이들 전극은 전형적으로 백금을 함유한다. 회로의 제조중에, MOSFET는 실리콘기판에 결함을 초래하는 조건에 놓이게 된다. 예를 들면, CMOS/MOSFET 제조방법은 통상 이온-밀에칭 및 플라즈마에칭 등의 고에너지공정을 포함하고, 비교적 고온, 종종 500 내지 900℃범위내에서 강유전체박막의 결정화를 위해 열처리를 하는 동안에도 결함이 일어난다. 그 결과, 반도체실리콘기판의 단결정구조에 다수의 결함이 발생되어, MOSFET의 전자특성의 열화를 초래한다.
MOSFET/CMOS의 실리콘특성을 회복하기 위해, 상기 제조방법은 전형적으로 수소어닐링공정을 포함하는데, 여기에서는, 수소의 환원성을 이용해서 댕글링경합 등의 결합을 제거하고 있다. 형성가스어닐링("FGA": forming gas aneal) 등의 수소어닐링을 실시하기 위해 각종 수법이 개발되어 왔다. 종래, FGA처리는 350℃ 내지 550℃, 대표적으로는 400 내지 450℃근방에서 H2-N2가스혼합물중의 분위기조건하에 약 30분간 행한다. 또한, 집적회로 제조방법은, 금속 및 유전체를 퇴적하고, 실란 또는 TEOS원으로부터 이산화규소의 성장을 행하는 풍부한 수소플라즈마CVD법이나 수소 및 수소플라즈마를 이용한 에칭법 등의 승온하에 집적회로를 수소에 노출하는 다른 제조공정을 필요로 할 경우도 있다. 수소를 포함하는 프로세스중에, 수소는 기본적으로 전극의 상부를 통해 강유전체박막으로 확산하여, 강유전체재료에 함유된 산화물을 환원시킨다. 흡수된 수소도 금속산화물을 환원함으로써 강유전체박금의 표면을 금속화한다. 이들 효과의 결과, 커패시터의 전자특성이 열화한다. 또한, 강유전체박막의 상부전극에의 부착성은 계면에서 일어나는 화학적 변화에 의해 낮아진다. 또는, 상부전극은, 산화-환원반응으로 발생하는 산소가스, 물 등의 생성물에 의해 밀려 올라간다. 그러므로, 최상부전극과 강유전체박막사이의 계면에서 박리되기 쉬워진다. 또한, 수소도 하부전극에 도달해, 커패시터표면의 박리를 일으키는 내부응력을 초래한다. 이들 문제점은, 이들 산화물화합물이 특히 복잡하고 또 수소환원에 의해 열화되기 쉽기 때문에 층형상 초격자재료화합물을 함유하는 강유전체메모리에서 심각하다. 형성가스어닐링(FGA)후, 강유전체의 잔류분극이 매우 낮아 더이상 정보를 저장하는 데 적합하지 않게 되고, 누설전류의 증가도 초래된다.
종래 강유전체산화물재료에 있어 소망의 전자특성의 수소저감을 억제하거나 역전시키기 위한 몇몇 방법이 보고되어 있다. 약 1시간동안 고온(800℃)에서의 산소회복어닐링에 의해서, 실제로 수소처리에 의해 열화된 강유전체특성이 완전히 회복된다. 그러나, 고온산소어닐링자체는 실리콘결정구조에 결함으로 발생함으로써, CMOS특성에 종래의 형성가스어닐링의 긍정적인 효과를 다소 제공한다. 또, 고온산소어닐링은 단지 알루미늄금속화전에 행할 수 있다. 또한, 수소처리가 박리 등의 강유전체장치에 구조적 손상을 일으키면, 회복어닐링은 그 손상을 효과적으로 역전시킬 수 없게 된다.
수소열처리의 유해한 효과를 저감하고 강유전체금속산화물요소를 보호하기 위해, 종래, 수소배리어층을 도포하여 강유전체 또는 유전체재료에 수소의 확산을 억제하는 것도 교시되어 있다. 배리어층은 전형적으로 강유전체요소위에 도포하지만, 해당 요소의 하부 및 측면에 도포하는 것도 가능하다.
수소배리어층의 이용은, 제조공정의 추가된 복잡성 및 비용에 있어서 대응하는 증가를 초래한다. 여분의 적층공정은 집적회로기판위에 배리어층을 형성하는데 반드시 필요하다. 수소배리어층은 또한 여분의 패턴공정을 요구한다. 층을 형성하는데 사용된 재료가 열악한 전기적 전도성을 갖는 경우, 그렇다면 이것은 전기적 신호와의 간섭을 방지하기 위한 또 다른 공정단계에서 이것을 제거하는데 반드시 필요할 수 있다. 반대로, 상기 재료가 수행되는 경우, 이것은 전기적 배선 및 회로통로의 짧음을 유도할 수 있다. 게다가, 수소배리어층의 몇몇 공지된 구성은, 예를 들어, 백금 및 알루미늄 등의 집적회로에 공통적으로 사용되는 금속에 잘 부착하지 않는다.
수소열화는 또한 집적회로에서 비강유전체, 고유전율 적용에 사용된 복잡한 금속 산화물에서의 문제점이다. 수소반응에 의해, 강유전체 산화물에 대한 상슐한 바와 같은 구조적 손상을 야기하며, 또 유전체 특성의 열화를 야기한다. 수소열화에 실시한 금속 산화물의 예들은, 바륨 스트론튬 티타네이트("BST"), 바륨 스트론튬 니오베이트("BSN"), 어떤 ABO3-형 페로브스카이트, 및 어떤 층형성 초격자 재료를 포함한다. 그러므로, 수소배리어층들은 비강유전체, 고유전율금속산화물을 보호하는데 또한 사용된다.
그러므로, 수소배리어층을 갖는 집적회로, 및 강유전체 및 비강유전체 고유전율 금속산화물 재료, 특히 수소열화로부터 강유전체 층형성 초격자 재료를 보호하는데 있어서, 수소배리어층의 이점을 제공하는 이런 회로를 제조하기 위한 방법을 취하며, 반면에 집적회로 및 이것의 제조방법의 복잡성을 최소화하는데 유용하다.
본 발명은 자체정렬하는 수소배리어층을 갖는 집적회로와 이런 집적회로를 제조하는 방법을 제공함으로써 상기 문제점을 해결한다. 본 발명에 따른 수소배리어층은 금속산화물을 향하여 수소의 확산을 금지함으로써 금속산화물재료를 보호하며, 이에 의해 상기 금속산화물재료의 고유전율 특성 또는 유리한 강유전체를 유지한다.
도1은 패턴하기 이전에 박막층들로 구성된 적층체 및 MOSFET를 보여주는 본 발명의 방법에 의해 수행될 수 있는 집적회로의 제조에 있어서 중간단계를 보여주는 단면도이다.
도2는 초기패턴공정이후에 도1의 자체정렬된 박막층들을 보여주는 본 발명의 방법에 의해 수행될 수 있는 집적회로의 제조에 있어서 또 하나의 중간단계를 보여주는 단면도이다.
도3은, 수소배리어층과 하나의 배리어점착층 및 또 하나의 배리어점착층에 의해 덮여진 강유전체 커패시터를 형성하는 또 하나의 패턴공정 이후에 자체정렬된 박막층들을 보여주는 본 발명의 방법에 의해 수행될 수 있는 집적회로의 제조에서 또 하나의 중간단계를 보여주는 단면도이다.
도4는 도3의 상기 자체정렬박막층들과 상기 MOSFET를 덮기 위하여 형성된 ILD층을 보여주는 본 발명의 방법에 의해 수행될 수 있는 집적회로의 제조에서 또 하나의 중간단계를 보여주는 단면도이다.
도5는 ILD층들에 형성된 배선홀들 및 상기 또 하나의 배리어점착층의 최상부 표면에 있는 배선홈을 보여주는 본 발명의 방법에 의해 수행될 수 있는 집적회로의 제조에서 또 하나의 중간단계를 보여주는 단면도이다.
도6은 상기 배선홀들에 형성된 배선층들을 보여주는 본 발명의 방법에 의해 형성될 수 있는 집적회로의 제조에서 또 하나의 중간단계를 보여주는 단면도이다.
도7은 본 발명에 따른 비휘발성 강유전체 메모리 장치를 제조하는 방법에 관한 바람직한 구현예를 보여주는 순서도이다.
본 발명의 한가지 특징은, 금속산화물재료의 박막 바로 위에 점착층의 형성이다. 이 점착층이 제공됨으로써, 밑에 있는 회로층에 수소배리어층의 양호한 점착을 보장한다. 이 점착층은 하부의 하나의 배리어점착층으로 간주된다. 그런 다음, 수소배리어층이 상기 하나의 배리어점착층 위에 형성되며, 계속하여 상기 수소배리어층 위에 상부의 또 하나의 배리어점착층을 형성한다.
상기 금속산화물재료는 강유전체재료일 수 있으며, 또는 이것은 비강유전체, 고유전율재료일 수 있다. 상기 강유전체 재료의 박막의 구성은, 이들에 한정되지 않지만, 예를 들어 티타네이트(예를 들면, BaTiO3, SrTiO3, PbTiO3(PT), PbZrTiO3(PZT)), 니오베이트(예를 들면, KNbO3) 등의 ABO3-형 페로브스카이트를 포함하는 적절한 강유전체 산화물 재료로 이루어진 군으로부터 선택될 수 있으며, 바람직하게는 층형성 초격자 재료로 구성되는 것이 좋다. 대안으로, 비강유전체, 고유전율재료로 구성된 박막은, 이들에 한정되지는 않지만 바륨 스트론튬 티타네이트("BST"), 바륨 스트론튬 니오베이트("BSN"), 어떤 ABO3-형 페로브스카이트, 및 어떤 층형성 초격자 재료를 포함하는 군으로부터 선택될 수 있다.
바람직하게는, 상기 금속산화물재료는, 강유전체 층형성 초격자 재료를 포함하는 것이 좋다. 바람직하게는, 상기 하나의 배리어점착층은 티타늄을 포함하고, 상기 수소배리어층은 티타늄 니트라이드를 포함하며, 상기 상부의, 또 하나의 배리어점착층은 티타늄 및 티타늄 니트라이드를 포함하는 것이 좋다.
본 발명의 목적은, 금속산화물재료로 구성된 박막을 포함하는 메모리 커패시터 바로 위에 수소배리어층의 형성이다. 메모리 커패시터는 기부전극층을 적층함으로써 형성되며, 그런 다음 상기 기부전극 위에 상기 금속산화물재료로 구성된 박막을 형성하며, 마직막으로 상기 금속산화물박막 위에 최상부전극층을 형성함으로써 형성된다. 그런 다음, 하부의, 하나의 배리어점착층은 상기 금속산화물재료로 구성된 박막 바로 위에 최상부 전극 위에 형성되며, 계속하여 상기 금속산화물재료로 구성된 박막 바로 위에 상기 하나의 배리어점착층 위에 상기 수소배리어층을 형성하며, 마직막으로 상기 수소배리어층 위에 상기 상부의, 또 하나의 배리어점착층을 형성한다. 바람직하게는, 상기 메모리 커패시터는 강유전체, 비휘발성 메모리 커패시터인 것이 좋다. 바람직하게는, 상기 금속산화물재료는 강유전체 층형성 초격자 재료를 포함하는 것이 좋다. 바람직하게는, 상기 커패시터 전극들은 백금을 포함하는 것이 좋다.
본 발명의 바람직한 방법에 있어서, 상기 기부전극과, 상기 금속산화물박막과, 상기 최상부 전극과, 상기 하나의 배리어점착층과, 상기 수소배리어층, 및 상기 또 하나의 배리어점착층은, 박막층들의 적층체를 형성한다. 상기 박막층들의 적층체는, 최소의 수의 패턴단계를 이용하여 패턴됨으로써 집적회로내에 자체정렬층들을 형성할 수 있다.
본 발명의 특징은, 상기 또 하나의 배리어점착층의 최상부 표면 부근의 티타늄 산화물이 수소와 반응하며, 또 금속산화물박막을 향하여 수소의 확산을 금지하는 것이다. 상기 또 하나의 배리어점착층의 최상부 절반에서의 티타늄 산화물의 함량은, 0과 약 50%와의 사이이다. 상기 티타늄 산화물은, 상기 상부의, 또 하나의 배리어점착층의 최상부 절반의 스퓨터증착법중에 스퓨터 분위기에 0과 약 10V%의 산소기체를 포함함으로써 형성된다.
본 발명의 또 하나의 목적은 상기 또 하나의 배리어점착층의 일부를 제거함으로써 상기 층의 최상부에 배선홈을 형성하는 것이며, 이는 아래에 있는 상기 회로층들에 상기 층을 통하여 전체 전기전도성을 증가하기 위함이다.
본 발명의 바람직한 구현예들에서는, 상기 강유전체 층형성 초격자 재료로 구성된 박막은, 스트론튬 비스무스 탄탈 니오베이트 또는 스트론튬 비스무스 탄탈레이트를 포함한다.
본 발명은, 금속산화물재료로 구성된 박막과, 상기 금속산화물박막 바로 위에서 표면에서 떨어져서 위쪽에 있는 하나의 배리어점착층과, 상기 금속산화물재료로 구성된 박막 바로 위에서 상기 하나의 배리어점착층위에 있는 수소배리어층, 및 상기 수소배리어층 위에서 최상부 표면을 갖는 또 하나의 배리어점착층을 포함하는 집적회로장치를 제공한다. 바람직하게는, 상기 금속산화물재료는, 강유전체 층형성 초격자 재료를 포함하는 것이 좋다. 바람직하게는, 상기 하나의 배리어점착층과 상기 또 하나의 배리어점착층은 티타늄을 포함하는 것이 좋다. 바람직하게는, 상기 수소배리어층은 티타늄 니트라이드를 포함하는 것이 좋다. 바람직하게는, 상기 강유전체 층형성 초격자 재료로 구성된 박막과, 상기 하나의 배리어점착층과, 상기 수소배리어층, 및 상기 또 하나의 배리어점착층은, 자체정렬되는 것이 좋다. 바람직하게는, 최상부 표면에서의 상기 또 하나의 배리어점착층의 일부가 제거됨으로써, 상기 층을 통하여 전기 전도성을 증가하는 것이 좋다. 바람직하게는, 상기 강유전체 층형성 초격자 재료는 스트론튬 비스무스 탄탈레이트 또는 스트론튬 비스무스 탄탈 니오베이트를 포함하는 것이 좋다.
본 발명의 바람직한 구현예에서, 상기 집적회로는, 기부전극과, 상기 기부전극위의 금속산화물재료로 구성된 박막과, 상기 금속산화물박막위의 최상부전극과, 상기 최상부전극위의 상기 하나의 배리어점착층을 포함하는, 반도체 기판위에 형성된 적층 커패시터를 포함한다. 바람직하게는, 상기 금속산화물박막과, 상기 최상부 전극과, 상기 하나의 배리어점착층과, 상기 수소배리어층, 및 상기 또 하나의 배리어점착층은 자체정렬되는 것이 좋다.
본 발명의 수 많은 다른 특징들과, 목적들 및 이점들은 첨부한 도면과 관련하여 하기의 상세한 설명으로부터 명백해질 것이다.
집적회로장치의 제조단계를 나타내는 도1~도6은 실제의 집적회로장치의 임의의 특정부의 실제평면도 또는 단면도를 의미하지 않는다는 것으로 이해될 필요가 있다. 실제의 장치에서, 층은 규칙적이지 않고 두께는 상이한 비율을 가질 수 있다. 실제장치에 있어서의 각종 층은 굴곡되어 있을 경우가 있고, 또 중첩하는 에지부를 지닐 수도 있다. 대신에 이들 도면은 본 발명의 공정과 구조를 가능한 다른 것보다 더욱 명확하고 상세히 나타내도록 이용되는 이상적인 설명을 표시하고 있다. 또한, 이들 도면은 본 발명의 방법을 사용하여 제조될 수 있는 강유전체장치의 무수한 변형예 중 하나만을 나타내고 있다. 도6은 강유전체커패시터와 전기적으로 접속하는 전계효과트랜지스터의 형태에서 스위치를 포함하는 강유전체메모리를 나타낸다. 그러나, 본 발명의 수소배리어층은, 스위치소자내에 강유전체소자가 내장되어 있는 강유전체 FET메모리에 사용될 수 있다. 이러한 강유전체 FET는 맥밀란의 미국특허공보 제 5,523,964호에 개시되어 있다. 마찬가지로, 본 발명의 방법을 이용하여 제조된 다른 집적회로는 재료에 있어서 다른 성분과 조성을 포함할 수 있다. 예를 들면, 본 발명의 상세한 설명은 강유전체 비휘발성 메모리를 보호하는데 이용된 수소배리어층에 촛점을 맞추고 있지만, 본 발명은 수소손상에 대항하여 비강유전체 금속산화물재료를 포함하는 집적회로장치를 보호하는데도 유용하다.
도 1에 바로 주목하면, 본 발명에 따라 제조될 수 있는 일례의 비휘발성 강유전체메모리셀의 제조에 있어서 그 중간단계의 단면도가 표시되어 있다. MOSFET와 강유전체커패시터소자를 포함하는 집적회로를 제조하는 통상의 제조공정은, Mihara의 미국특허공보 제5,466,629호 및 Yoshimori의 미국특허공보 제5,468,684호에 기재되어 있다. 통상의 제조방법은 다른 문헌에도 개시되어 있다.
도1에서, 전계산화물영역 104는 실리콘기판 102의 표면위에 형성된다. 소스영역 106 및 드레인영역 108은 실리콘기판 102내에서 서로 개별적으로 형성된다. 게이트절연층 110은 상기 소스영역 106과 상기 드레인영역 108과의 사이에서 상기 실리콘기판 104위에 형성된다. 게다가, 게이트전극 112는 상기 게이트절연층 110위에 형성된다. 이들 소스영역 106, 드레인영역 108, 게이트절연층 110 및 게이트전극 112는 함께 MOSFET 114를 형성한다.
BPSG(붕소로 도프된 포스포실리케이트 유리)로 구성된 하나의 층간유전체층(ILD) 116은 기판 102 및 전계산화물영역 104 위에 형성된다. 점착층 118은 ILD 116위에 형성된다. 상기 점착층 118은 예를 들어, 티타늄으로 구성되며, 일반적으로 20㎚의 두께를 갖는다. 예를 들어, 티타늄박막 등의 점착층은 상기 회로들의 밑에 있는 또는 얹어지는 이웃층들에 상기 전극들을 점착하는 것을 향상시킨다.
도1에 나타낸 바와 같이, 백금으로 구성되며 바람직하게는 200㎚의 두께를 갖는 기부전극층 122는 점착층 118위에 적층된다. 그런 다음, 층형성 초격자 재료로 구성된 강유전체박막 124는 기부전극층 122위에 형성된다. 백금으로 구성되며 바람직하게는 2000Å의 두께를 갖는 최상부전극층 126은 상기 강유전체박막 124 위에 형성된다. 상기 강유전체박막 124의 구성은 하기에서 더욱 상세하게 설명하겠다.
티타늄을 포함하며 20~50㎚의 범위의 두께를 갖는 하나의 배리어점착층 128은 최상부전극층 126위에 적층된다. 그런다음, 티타늄 니트라이드를 포함하며 50~200㎚의 두께를 갖는 수소배리어층 130은 배리어점착층 128위에 형성된다. 그런 다음, 최상부 표면을 갖는 또 하나의 배리어점착층 132는 배리어층 130 위에 형성된다. 바람직하게는, 또 하나의 배리어점착층 132가 티타늄을 포함하며, 또 20~50㎚의 범위의 두께를 갖는 것이 좋다. 이것의 상부의, 또 하나의 배리어점착층 132는 티타늄 대신에 실리콘 니트라이드를 포함할 수도 있다. 그런 다음, 도1에 나타낸 상기에서 얻은 박막층 적층체는 단지 두 개의 패턴공정에서 패턴됨으로써, 자체 정렬된 수소배리어에 의해 도포된 적층된 메모리 커패시터를 형성한다.
도2에 나타낸 바와 같이, 층 124, 126, 128, 130, 132 부분들은 층 122의 표면을 향하여 아래쪽으로 멀리 에칭된다. 그런 다음, 도3에 나타낸 바와 같이, 층들 122 및 118 부분은 층 116의 표면을 향하여 아래쪽으로 멀리 에칭된다. 도3에 나타낸 바와 같이, 이들 패턴공정은 자체정렬된 수소배리어층 130과 자체정렬된 수소점착층 128 및 132에 의해 덮여진 적층된 강유전체 커패시터 120의 형성을 초래한다. 상기 하나의 배리어점착층 128의 티타늄은, 수소배리어층 130을 최상부전극 126에 점착하는 것을 향상시키는데, 왜냐하면 층 128로부터의 프리 티타늄 원자가 백금전극층 126으로 확산하기 때문이다.
도4에 나타낸 바와 같이, NSG(도프되지 않은 실리케이트 유리)로 구성된 또 하나의 층간유전체층(ILD) 136은 수소배리어층 130과 강유전체 커패시터 120을 덮으면서 ILD 116위에 형성된다. 또한, PSG(포스포-실리케이트 유리)막 또는 BPSG(붕소 포스포-실리케이트 유리)막은 층 136에 사용될 수 있다.
도5에 나타낸 바와 같이, ILD 136이 패턴되어, MOSFET 114 및 강유전체 커패시터 120에 전기적으로 접촉하기 위한 배선홀을 형성한다. 배선홀 142는 ILD 136 및 ILD 116을 통하여 선택적으로 개방되어, 소스영역 106에 노출되며, 또 배선홀 144는 ILD 136 및 ILD 116을 통하여 선택적으로 개방되어 상기 게이트영역 108을 노출한다. 배선홀 146은 상기 ILD 136을 통하여 선택적으로 개방되어, 상기 기부전극 122 부분을 노출한다. 배선홀 148은 최상부 표면에서의 또 하나의 배리어점착층 132의 최상부 부분 및 상기 ILD 136을 통하여 선택적으로 개방되어, 또 하나의 배리어점착층 132를 노출하며, 이에 의해 층 132에서의 배선홈 149를 형성한다. 바람직하게는 배선홈 149의 수직깊이는 또 하나의 배리어점착층 132의 두께의 약 1/2인 것이 좋다.
도6에 나타낸 바와 같이, 소스전극배선 152 및 드레인전극배선 154가 형성되어, 배선홀 142 및 144를 각각 충전한다. 기부전극배선 156이 형성되어, 배선홀 146을 충전하며, 또 최상부전극배선 158이 형성됨으로써 배선홀 148 및 배선홈 149를 충전한다. 상기 드레인전극배선 154는 기부전극배선 156에 전기적으로 접속되며, 바람직하게는 동일한 배선소자인 것이 좋다. 바람직하게는, 각각의 이들 배선들 152, 154, 156, 158이 약 3000Å의 두께를 갖는 Al-Si-Cu 규격 인터커넥트 금속으로 구성되는 것이 좋다. 또 하나의 배리어점착층 132에서의 상기 티타늄은, 수소배리어층 130에 배선층 158을 점착하는 것을 향상시키는데, 왜냐하면 프리 티타늄 원자가 알루미늄 배선으로 확산하기 때문이다. 바람직하게는, 배선층 158이 수소배리어층 130 바로 위에 형성되지 않는 것이 좋으며, 이는 상기 알루미늄이 배리어층 130의 티타늄 니트라이드를 파괴하여 이에 의해 배리어층 130의 유효성을 감소함으로써 수소의 확산을 막을 수 있기 때문이다. 상기 또 하나의 점착배리어층 132는 상기 집적회로의 다양한 제조공정중에 산화상태로 하였기 때문에, 산화물들이 층 132의 최상부 표면에서의 또 하나의 배리어점착층 132에서 형성하기 쉽다. 한편, 티타늄산화물은 연속적인 수소 어닐링중에 수소의 게터로서 유리하게 작용한다. 한편, 가공에 의해 또 하나의 배리어점착층 132의 표면에 그리고 부근에 존재하는 티타늄산화물은, 층 132의 전체 전기적 전도성을 감소하며, 이에 의해 강유전체 커패시터 120에 전기적 접촉을 방해한다. 이런 이유로, 배선홈 149는 도5에서 설명된 패턴단계에서 또 하나의 배리어점착층 132의 최상부 부분을 제거함으로써 형성된다. 이것은 층 132의 전기전도성의 전체적 증가를 초래한다.
강유전체 소자, 예를 들어, 도6의 커패시터의 제조는, 종래 집적회로 상기 스위치 114 및 다른 소자들을 손상할 수 있는 산화상태를 갖는 공정을 포함한다. 상기 강유전체 소자가 형성된 이후에, 상기 회로의 수소가열처리가 보통 상기 스위치의 산화 손상을 복구하기 위해 수행된다. 이 수소처리, 대개는 FGA공정중에, 이외에도 환원상태를 유발하는 다른 고에너지 공정들중에, 상기 강유전체박막 124의 강유전체 특성이 저하되기 쉽다. 이는, 상기 커패시터의 최상부를 통하여 수소가 확산하며, 또 강유전체박막 124의 층형성 초격자 재료의 산화물과 반응할 수 있기 때문이다. 그러나, 상기 강유전체박막 124 바로 위에 위치된 수소배리어층 130에 의해, 최상부전극 126을 통하여 강유전체박막으로 수소가 수직적으로 확산하는 것이 효과적으로 방지된다. 또한, 몇몇 소량의 수소는 전형적으로 커패시터 120의 측면 에지부로부터 강유전체박막 124로 측면적으로 확산하며, 불리하게도 커패시터 누설성능에 영향을 미친다. 이런 이유로, 상기 강유전체박막 124의 층형성 초격자 재료를 형성하는데 필요한 화학양론적으로 균등량을 초과하여 박막 124의 금속 일부분을 포함함으로써, 과잉금속산화물이 상기 강유전체박막 124에 의도적으로 형성될 수 있다. 상기 과잉의 산화물은 상기 강유전체박막의 측면 에지부에서 수소와 결합하며, 또 강유전체박막 124의 내부로 이것의 확산을 억제한다. 그러므로, 상기 과잉 산화물은 수소 "게터"로서 작용하며, 또 강유전체박막 124의 내부를 보호한다.
유사하게, 소량이 산소가 상부의 또 하나의 배리어점착층 132의 형성중에 스퓨터 가스 분위기에 첨가됨으로써 티타늄산화물을 형성할 수 있다. 상기 티타늄층 132에서의 티타늄산화물은 또한 수소의 게터로서 작용하며, 이에 의해 상기 강유전체박막 124의 수소퇴폐에 대항하여 추가적인 보호를 제공한다.
"기판"이라는 용어는, 집적회로가 형성되어 있는 밑에 있는 웨이퍼 102를 의미할 수 있으며, 이외에도 예를 들어 BPSG층 116 등의 박막층이 적층되어 있는 어느 물체를 의미할 수 있다. 이 기재에 있어서, "기판"은 관심의 대상이 되는 층이 적용된 물체를 의미할 것이다. 예를 들어, 우리가 층 122와 같이 기부전극에 대하여 이야기할 경우, 상기 기판은, 전극 122가 형성되어 있는 층들 118 및 116 이외에도 기부전극층 122를 포함한다.
"위쪽에", "상부의", 및 "최상부"라는 용어는, 여기에서는 실리콘기판 102와 관련되어 있는 것으로 파악된다. 즉, 또 하나의 소자가 "위쪽에" 하나의 소자인 경우, 이것은 이것이 상기 기판 102로부터 더 멀리 떨어져 있는 것을 의미한다. 예를 들어, "아래에", "하부의", "기부" 및 "밑에 있는"과 같이 대응하는 반대의 용어는, 이것이 다른 소자보다 상기 기판 102에 더 가까이 있는 것을 의미한다. 기판 102의 긴 치수는, 여기에서는 "수평의" 평면으로 간주되는 평면으로 정의되며, 이 평면에 직각인 방향은 "수직"으로 간주된다.
강유전체소자는 보통 강유전체 재료의 비교적 평평한 박막을 포함한다. "측면의" 또는 "측면적으로"라는 용어는, 상기 박막의 평평한 평면의 방향에 대하여 언급하는 것이다. 도1~도6에서, 상기 측면 방향은 수평방향일 것이다.
이 명세서는 하나의 층 "바로 위에" 있는 또 하나의 층을 다양하게 언급하고 있다; 예를 들면, 금속산화물재료로 구성된 박막 바로 위에 형성되어 있는 수소배리어층. "바로 위에"라는 용어는, 상기 한 층이 적어도 또 하나의 일부분 위로 있다는 것을 의미하지, 이것이 반드시 상기 층의 전체 위에 있다는 것이 아니다. 상기 수소배리어층은 도1~도6의 수직방향으로 금속산화물박막의 적어도 일부분 바로 위에 있다. 예를 들어, 도6에서 상기 수소배리어층 130은 강유전체박막 124 바로 위에 있고, 또한 이것은 기부전극 122 바로 위에 있으며, 비록 이것이 배선층 156에 접촉하여 기부전극 122의 일부분 바로 위에 있지 않은 경우에도 말이다. "바로 위에"라는 용어는, 상기 층들이 서로 직접 접촉하고 있다는 것을 의미하지 않는다. 수소배리어층이 금속산화물층의 일부분 바로 위에 있는 한, 이것은 수소 확산으로부터 그 부분을 보호할 것이다. 명백하게도, 금속산화물소자들은 수평 및 수직과 관련하여 다양한 방위로 제작될 수 있다. 예를 들면, 상기 강유전체박막이 상기 수직평면으로 있는 경우, 그렇다면 "측면의"라는 용어는 수직방향을 말하는 것이며, "바로 위에"는 상기 박막의 수직평면에 직교하는 배향을 말하는 것이다. "위에" 및 "위로"라는 용어는, 또 하나의, 밑에 있는 층 또는 기판에 대하여 집적회로층의 위치 또는 형성에 대하여 설명하는 경우에 명세서에서 흔히 사용된다. "바로 위에"와 대조를 이루어, "위에" 및 "위로"라는 용어는, 일반적으로 이들이 사용되는 다양한 정황으로 미루어서 직접적인 접촉을 의미한다.
상기 "박막"이라는 용어는, 집적회로기술에서 사용되는 바와 같이 여기에서도 사용된다. 일반적으로, 이것은 두께에 있어서 1미크론(micron) 미만의 막을 의미한다. 여기에 기재된 상기 박막은 두께에 있어서 0.5미크론 미만의 모든 사례에 있어서이다. 바람직하게는, 상기 강유전체박막들 124가 100㎚~300㎚ 두께인 것이 좋으며, 가장 바람직하게는 120㎚~250㎚의 두께인 것이 좋다. 이들 집적회로기술의 박막들을 상기 집적회로기술과 양립할 수 있는 전적으로 다른 공정에 의해 형성된 거시적인 커패시터 기술의 층형성 커패시터들과 혼동해서는 안 된다.
"자체정렬된"이라는 용어는, 한개 이상의 다른 층들과 자동적으로 정렬되는 방식으로 형성되고 패턴된 한개 이상의 층들에 대하여 설명하는경우에 사용된다. 예를 들면, 상기 최상부전극 126, 배리어점착층들 128 및 132, 및 수소배리어층 130이 동일한 포토마스크 및 에칭패턴공정에서 함께 패턴되는 경우, 이들은 자체정렬될 것이다.
상기 강유전체박막 124의 조성은, 이들로 한정되지는 않지만 예를 들어 티타네이트(예를 들어, BaTiO3, SrTiO3, PbTiO3(PT), PbZrTiO3(PZT)), 니오베이트(예를 들어, KNbO3) 등의 ABO3-형 페로브스카이트를 포함하는 적절한 강유전체 산화물 재료로 이루어진 군으로부터 선택될 수 있으며, 또 층형성 초격자 재료일 수 있다. 바람직하게는, 박막층 124는, 이들에 한정되지는 않지만 스트론튬 비스무스 탄탈레이트(SrBi2Ta2O9) 및 스트론튬 비스무스 탄탈 니오베이트(SrBi2Ta2-XNiXO9)을 포함하는 강유전체 층형성 초격자 재료를 포함하는 것이 좋다. 가장 바람직하게는, 박막 124는 상기 화학식 SrBi2.18Ta1.44Nb0.56O9에 의해 표시된 조성을 갖는 층형성 초격자 재료를 포함하는 것이 좋다. 대안으로, 상기 박막 124는, 이들에 한정되지는 않지만 바륨 스트론튬 티타네이트("BST"), 바륨 스트론튬 니오베이트("BSN"), 어떤 ABO3-형 페로브스카이트, 및 어떤 층형성 초격자 재료를 포함하는 군으로부터 선택된, DRAM셀에 사용된 고유전율재료와 같은 비강유전체 금속산화물을 포함할 수 있다.
사용된 "화합물"이라는 용어는 정확하게 말하면, 동일한 분자 모두가 동일한 화학원소 및 구조를 포함하는 동종의 물질이다. "재료"라는 용어는 다른 조성의 분자를 포함할 수 있다. 예를 들어, 층형성 초격자 재료 스트론튬 비스무스 탄탈 니오베이트는, 두 개의 다른 종류의 원소, 탄탈 및 니오븀이 상기 결정구조의 B 사이트 위치를 다양하게 점령하는 인터커넥트 결정격자를 포함한다. 그럼에도 불구하고, "층형성 초격자 재료", "층형성 초격자 화합물" 및 "층형성 초격자 재료 화합물"이라는 용어는, 본 명세서에서 사실상 교환가능하게 사용되며, 이들의 의미는 상기 정황으로부터 명백하다.
또, 1996년 5월 21일에 발행된 미국특허공보 제 5,519,234호에는, 스트론튬 비스무스 탄탈레이트 등의 층형상 초격자 화합물이 종래의 최상의 재료에 비해서 강유전체 적용에 우수한 성질을 지니고 고유전율 및 저누설전류를 지니는 것이 개시되어 있다. 1995년 7월 18일에 발행된 미국특허공보 제 5,434,102호와 1995년 11월 21일에 발행된 미국특허공보 제 5,468,684호에는 이들 재료를 실제의 집적회로내에 집적시키는 공정이 개시되어 있다.
층형상 초격자재료는 일반적으로 이하의 식1:
A1w1 +a1A2w2 +a2···Ajwj +ajS1x1 +s1S2x2 +skB1y1 +b1B2y2 +b2···Skxk +skB1y1 +b2B1wl +blQz -2
으로 요약될 수 있다. 식중에서, A1, A2…Aj는 페로브스카이트형 구조의 A사이트 원소를 나타내며, 이것은 스트론튬, 칼슘, 바륨, 비스무스, 납 등의 원소일 수 있다. S1, S2,…Sk는 초격자발생기원소를 나타내고, 이것은 통상 비스무트이지만, 그러나 이트륨, 스칸듐, 란탄, 안티몬, 크롬, 탈륨 등의 재료일 수 있다. B1, B2…Bl은 페로브스카이트형 구조의 B사이트 원소들을 나타내며, 이것은 티타늄, 탄탈, 하프늄, 텅스텐, 니오븀, 지르코늄 등의 원소들 및 그외 다른 원소들일 수 있다. Q는 통상 산소 등의 음이온을 나타내나, 불소, 염소 등의 다른 원소 및 산불소, 산염소 등의 이들 원소의 혼성물일 수도 있다. 상기 식1의 위첨자는 각 원소의 원자가를 나타내고, 아래첨자는 1몰의 화합물내의 재료의 몰수, 또는 단위셀로 환산해서, 단위셀내의 원소의 평균원자수를 나타낸다. 상기 아래첨자는 정수 또는 분수일 수 있다. 즉, 식1은 예를 들면 Sr.75Ba.25Bi2Ta2O9등의 평균 A사이트원소의 75%는 스트론튬원자가 점유하고 A사이트원소의 25%는 바륨원자가 점유하는 재료를 통하여 단위셀이 변화하는 경우를 포함한다. 화합물내에 단 1종의 A사이트원소만이 있으면, 이것을 "A1"원소로 표현하고 w2…wj는 모두 0이다. 화합물내에 단 1종의 B사이트원소만이 있으면, 이것은 "B1"원소로 표현되고, y2…yl은 모두 0이고, 초격자발생기원소에 대해서도 마찬가지이다. 양쪽 위치중 어느 한쪽과 초격자발생기가 복수의 원소를 가질 수 있는 경우를 본 발명이 포함하도록 의도되므로, 식1이 더욱 일반적인 형태로 쓰여졌으나, 보통의 경우는, 1종의 A사이트원소, 1종의 초격자발생기원소 및 1종 또는 2종의 B사이트원소가 있는 경우이다. z의 값은 식:
로부터 구해진다. 식1은 1996년 5월 21일에 발행된 미국특허공보 제 5,519,234호에 개시된 3가지의 스몰렌스키형(smolenskii) 화합물을 모두 포함한다. 층형상 초격자재료로는 식1에 들어맞는 모든 재료를 포함하지는 않고, 이들이 뚜렷한 교호층을 가지는 결정구조로 자발적으로 형성되는 재료만을 포함한다.
여기서 용어 "화학량론"은 층형상 초격자재료 등의 재료의 고체막 또는 재료를 형성하는 전구체 양쪽에 적용될 수 있다. 고체박막에 적용되는 경우, 최종의 고체박막내의 각 원소의 실제의 상대적인 량을 나타내는 식을 칭한다. 전구체에 적용되는 경우, 전구체 내의 금속의 몰비를 나타낸다. "평형을 이룬" 화학량론식은, 실제의 용도에서는 실온에서 항상 결정내에 몇몇 결함을 지니지만, 결정격자의 모든 사이트가 점유되어 재료의 완전한 결정구조를 형성하는 각 원소를 충분히 지니는 것이다. 예를 들면, SrBi2TaNbO9및 SrBi2Ta1.44Nb0.56O9양쪽은 평형을 이룬 화학량론식이다. 이에 반하여, 스트론튬, 비스무트, 탄탈 및 니오븀의 몰비가 각각 1, 2.18, 1.44 및 0.56인 스트론튬 비스무트 탄탈 니오베이트용의 전구체는, 완전한 결정재료를 형성하는데 필요한 양을 넘어서 과잉의 비스무트를 함유하므로, 여기서 평형을 이루지 않은 "화학량론"식 SrBi2.18Ta1.44Nb0.56O9로 표시된다. 본 명세서에서 금속성 원소의 "과잉"량은, 모든 원자사이트가 점유되어 남은 금속의 양은 없는 상태로 소망하는 재료를 형성하기 위해 존재하는 다른 금속과 결합하는데 요구되는 것보다 많은 양을 의미한다.
와타나베 등의 1995년 7월 18일에 발행된 미국특허공보 제 5,434,102 및 그와 관련된 연구에 의거해서, 현재 당업자에게 있어 바람직한 층형상 초격자재료를 제조하기 위한 전구체는 화학량론식 SrBi2.18Ta1.44Nb0.56O9를 지닌다. 이 식을 지닌 전구체는 평형을 이룬 화학량론식 SrBi2Ta1.44Nb0.56O9를 지닌 최종의 고체의 스트론튬 비스무트 탄탈 니오베이트박막을 초래하는 것으로 추정된다. 즉, 전구체속의 과잉의 비스무트는 제조과정중에 비스무트 산화물기체로서 빠져나가므로 최종박막에는 과잉의 비스무트가 함유되어 있지 않게 된다. 이 전구체용액은 화학량론비 SrBi2.18Ta1.44Nb0.56O9에 상당하는 화학적 전구체의 양을 함유한다. 이 화학량론식은 여기서는 탄탈에 대한 니오븀의 "표준"비를 지닌 "표준"식으로 칭한다. 표준화학량론식을 지닌 전구체는 비스무트를 9%정도 과잉으로 함유한다. 즉, 표준화학량론식은 전구체속의 스트론튬, 탄탈 및 니오븀 모두와 결합해서 결정중의 모든 원자사이트가 점유된 층형상 초격자화합물을 형성하는 데 필요한 양이상으로 비스무트를 함유한다. 본 발명의 한가지 특징은, 과잉의 금속, 즉 비스무트 및 니오븀 등의 적어도 1종의 금속의 양이 표준식으로 표시된 것 이상으로 첨가된 최종의 층형상 초격자화합물이, 표준식을 지닌 전구체로 이루어진 재료보다도 수소에 의한 열화에 대한 내성이 더욱 있는 점에 있다. 관계된 특징은 층형상 초격자재료속의 니오븀 등의 B사이트 원소의 과잉량은 수소에의 노출에 의한 전자적 특성의 열화를 방지하는데 효과적이라는 점이다.
도7의 선도는 강유전체메모리 160를 제조하기 위해 본 발명에서 사용되는 제조공정의 순서도이다. 강유전체메모리 160은, 실리콘, 갈륨 비화물 등의 반도체 또는 유리 혹은 산화마그네슘(MgO) 등의 절연체일 수 있는 종래의 웨이퍼위에 형성되는 것이 바람직하다. 단계 212에서는 반도체기판 102(도 1참조)을 준비하고, 스텝 214에서는 이 반도체기판위에 스위치 114를 형성한다. 스위치는 전형적으로 MOSFET이다. 단계 216에서는, 하나의 층간유전체층 116을 형성하여, 스위칭소자를 형성될 강유전체소자로부터 분리한다. 단계 218에서는, 하부전극층 122을 형성한다. 바람직하게는, 상기 전극층 122은 백금으로 이루어지고, 스퍼터적층을 행하여 약 200nm의 두께를 갖는 층을 형성한다. 상기 바람직한 방법에 있어서는, 전극을 적층시키기 전에 이 스텝에서 약 20nm의 티탄 또는 티탄 니트라이드로 이루어진 점착층을 형성한다. 스텝 220에서는, 소망의 강유전체박막을 형성하게 될 층형성 초격자 화합물의 화학적 전구체를 준비한다. 단계 222에서는 하부전극층 122에 강유전체박막 124을 도포한다. MOCVD법은 박막을 형성하는 가장 바람직한 방법이다. 강유전체박막은 미국특허공보 제 5,456,945호에 개시된 스핀코팅이나 연무퇴적방법 등의 액체퇴적법을 사용하여 도포될 수 있다. 보통, 최종의 전구체용액은 화학적 전구체화합물을 함유하는 시판용액으로부터 제조한다. 바람직하게는, 단계 220에서, 특정한 제조 또는 작업조건을 수용하도록 시판용액으로 공급되는 다양한 전구체의 농도를 조절한다. 예를들면, 층형상 초격자박막용의 대표적인 시판용액중의 다양한 원소의 화학량론량은 SrBi2.18Ta1.44Nb0.56O9일 수 있다. 그러나, 이 용액에 여분의 니오븀 또는 비스무트를 첨가하여 환원조건동안 수소저감으로부터 강유전체화합물을 보호할 여분의 산화물을 생성하는 것이 바람직할 경우도 있다. 도포스텝 222이후에는, 바람직하게는 처리스텝 224를 행하며, 이 처리스텝 224는 건조스텝과, 산소로어닐링 및 급속열처리(RTP)어닐링 등의 승온하의 결정화 서브스텝을 포함하고; 또한, 처리스텝 224는 도포스텝 222동안이나 후의 자외선조사에 의한 처리를 포함해도 된다. 스텝 222 및 224는 소망의 두께의 막을 형성하는 데 필요한 만큼 반복하면 된다. 예를 들면, 전형적인 스핀온공정에서, 전구체의 피막을 도포하고 건조해도 된다. 다음에, 또다른 전구체 피막을 도포하고 건조해도 된다. 이어서, 스텝 226에서는 처리된 막을 산소중에 어닐링하여 강유전체박막(124)을 형성한다. 스텝 222 내지 226에 이어서, 스텝 228에서는 상부전극층 126을 형성한다. 바람직하게는, 상부전극층 126은 백금으로 이루어젼 있고, 스퍼터퇴적을 행하여 두께 약 200nm의 층을 형성한다. 하나의 배리어점착층 128과, 수소배리어층 130 및 또 하나의 배리어점착층 132는, 최상부전극층 126 위로 단계 230에서 그 순서대로 형성된다. 단계 230에서, 티타늄을 포함하며 30㎚의 바람직한 두께를 갖는 하부의, 하나의 배리어점착층 130은 최상부전극층 126 위로 바람직하게는 스퓨터링법에 의해 적층된다. 그런 다음, 티타늄 니트라이드를 포함하며 120㎚의 바람직한 두께를 갖는 수소배리어층 130이, 바람직하게는 스퓨터링법에 의해 적층된다. 마지막으로, 티타늄을 포함하며 30㎚의 바람직한 두께를 갖는 또 하나의 배리어점착층 130이 수소배리어층 130 위로 바람직하게는 스퓨터링법에 의해 적층된다. 층 132의 스퍼터링퇴적의 후반부에 스퍼터 분위기중에서 소량의 O2가스를 내포함으로써 또 하나의 배리어점착층 132의 최상부 표면 부근에 티타늄산화물을 적층하는 것이 바람직할 수 있다. 상기 또 하나의 배리어점착층 132에서 형성하는 얻은 산화물은 각종 제조법에서 존재할 수 있는 수소와 반응함으로써 메모리 장치중의 강유전체화합물을 보호한다. 0과 약 10V%와의 사이에, 상기 또 하나의 배리어점착층의 최상부 절반의 퇴적중에 O2가스가 스퍼터분위기에 첨가되며, 이 함량은 상기 또 하나의 배리어점착층의 최상부 절반에 퇴적된 티타늄 원자의 0과 50%와의 사이에 산화시키기에 충분하다. 바람직하게는, 최상부 절반의 티타늄의 약 50%가 티타늄산화물로 존재하는 것이 좋다. 바람직하게는 배리어층형성단계 230이후에는 패턴 단계 232가 수행되며, 상기 패턴단계 232에서는, 적층된 층들 118, 122, 124, 126, 128, 130 및 132가 패턴되어 수소배리어층 130과 배리어점착층 128, 132를 자체정렬함으로써 덮여진 강유전체 커패시터 120을 형성한다. 바람직하게는, 단지 두 개의 에칭공정이 패턴공정 232를 완전하게 하는데 요구되는 것이 좋다. 바람직하게는, 종래 이온밀링법은 단계 232에서 이용되는 것이 좋다. 또 하나의 ILD층 136은 그런 다음 단계 234에서 적층되어, 수소배리어층 130과 배리어점착층 128, 132를 포함하는 커패시터 120과 ILD 116을 덮는다. 단계 236에서, 배선홀 142, 144, 146, 148은 도 5에 나타낸 바와 같이 ILD층 116, 136을 통하여 스위치114(MOSFET의 소스 및 드레인 영역에 전형적으로)에, 기부전극 122에, 또 또 하나의 배리어점착층 132에 각각 스위치 114에까지 형성된다. 또한, 단계 236에서, 배선홈 149는 또 하나의 배리어점착층 132 밖으로 에칭된다. 바람직하게는 배선홈 149의 수직깊이는 또 하나의 배리어점착층 132의 두께의 약 1/2인 것이 좋다. 바람직하겐느, 단계 236은 표순이온밀링법을 이용하여 수행된다. 단계 238에서, 배선 152, 154, 156, 158은 바람직하게는 스퍼터링법을 이용하여 퇴적된다. 그러나, CVD법이 이들의 수반하는 환원상태에도 불구하고 또한 사용될 수 있다. 이는 수소배리어층 130이 박막 124의 강유전체 산화물을 보호하기 때문이다. 상기 회로는 단계 240에서 완성된다. 이것은 전형적으로 패시베이션 층의 퇴적을 포함한다. 마직막으로, 수소어닐링은 단계 242에서 수행되어, 스위치(MOSFET) 114에서 소망의 반도체 특성을 복구하고 결점을 수정한다. 바람직하겐느, 집적회로의 수소 어닐링은 FGA법인 것이 좋으며, 일에서 십퍼센트(1~10%)H2의 H2-N2(형성가스)가스 혼합물의 대기압에서, 10~40분동안의 시간동안 200과 400℃와의 사이의 온도에서 수행되는 것이 바람직하다. 각 실험으로부터, 강유전체박막을 통하여 수소의 측면적 확산, 즉, 강유전체박막의 평면에 평행한 방향으로의 확산은, 강유전체막의 평면에 직각인 방향으로의 확산과 비교하여 느리다는 것을 알 수 있다. 그러므로, 강유전체층 124의 측면 에지부에서 강유전체 재료에서의 여분의 산화물은, 측면방향으로 침투할 수 있으며, 또 수소로부터 나머지 재료를 보호할 수 있는 임의의 수소의 게터로서 효과적으로 작용한다. 일반적으로, 티타늄 배리어점착층 132의 최상부 표면에서의 티타늄산화물과 강유전체박막 124에서의 과잉의 산화물과 함께 티타늄 니트라이드 수소배리어층 130의 합성은, 종래 IC제조법에 의해 상당한 수소열화로부터 강유전체박막 124를 보호하기에 충분하다.
상술한 바와 같이, 본 발명의 특징은 강유전체 층형성 초격자 재료 박막을 덮는 수소배리어층을 제공하는 것에 있다. 또한, 양호한 강유전체 특성은 예를 들어 광잉의 비스무스 및/또는 광잉의 니오븀 등의 과잉의 금속과 전극체를 상요함으로써 보호될 수 있다. 게다가, 연소적인 수소처리중에 산소가 수소를 위한 게터로서 작용하는, 예를 들어 상부, 배리어점착층 등의 강유전체층에 연속하여 놓여진 집적회로층의 추가적인 산소의 존재는, 본 발명의 수소배리어층과 혼합하여 효과적으로 사용될 수 있다. 이 방법으로, 본 발명은 집적회로의 다른 부분을 생성하고 보호하는데 필요한 제조공정주에 수소에 노출된 강유전체 소자의 열화를 효과적으로 금지하는 방법 및 구조를 제공한다.
수소열화에 대항하여 집적회로의 강유전체 및 비강유전체, 고유전율 금속산화물재료 모두를 보호하기 위한 수소배리어층의 신규한 구조 및 조성을 기재하고 있다. 특히, 수소에 대한 노출을 허용하며 또 양호한 전자적 특성을 갖는 장치를 초래하는 강유전체 집적회로의 제조를 위한 방법 및 구조가 기재되어 있다. 본 명에서 내에서 기재되며 도면에 도시된 특정한 구현예들은, 실시예를 위한 것이며 하기의 청구항에 기재될 본 발명을 제한하는데 해석되어서는 안된다. 게다가, 당업자들에게는 명백한 것이다. 또한, 본 발명의 개념으로부터 벗어남이 없이, 당업자가 상기 설명된 특정한 실시예의 무수한 이용과 변형을 행할 수 있음은 명백하다. 또한, 몇몇 예에서 재이용되는 스텝은 상이한 순서로 행해질 수 있음은 명백하다. 또는, 상기 설명한 다양한 구조 및 공정 대신에 등가의 구조 및 공정을 이용할 수도 있다. 따라서, 본 발명은, 상기 설명된 제조방법, 전자장치 및 전자장치제조방법에 존재하거나 보유되는 각각의 또한 모든 새로운 특징과, 이들 특징의 새로운 조합도 포함하는 것으로서 해석될 수 있다.

Claims (22)

  1. 금속산화물재료로 구성된 박막(124)를 포함하는 집적회로부를 형성하는 단계를 구비한 강유전체 집적회로의 제조방법에 있어서,
    상기 금속산화물재료로 구성된 상기 박막(124) 바로 위에 하나의 배리어점착층(128)을 형성하는 단계;
    상기 하나의 배리어점착층(128) 위에 수소배리어층(130)을 형성하는 단계; 및
    상기 수소배리어층(130) 위에 최상부 표면을 갖는 또 하나의 배리어점착층(132)를 형성하는 단계;
    를 포함하는 것을 특징으로 하는 방법.
  2. 제1항에 있어서, 상기 방법은 상기 하나의 배리어점착층(128)과, 상기 수소배리어층(130), 및 상기 또 하나의 배리어점착층(132)를 함께 패턴하는 단계를 포함하는 것을 특징으로 하는 강유전성체집적회로의 제조방법.
  3. 제1항에 있어서, 상기 방법은, 상기 또 하나의 배리어점착층(132)의 일부분을 제거함으로써 상기 최상부 표면에서의 배선홈(149)을 형성하는 단계를 포함하는 것을 특징으로 하는 강유전체집적회로의 제조방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 하나의 배리어점착층(128)은 티타늄을 포함하고, 상기 수소배리어층(130)은 티타늄 니트라이드를 포함하며, 상기 또 하나의 배리어점착층(132)는 티타늄을 포함하는 것을 특징으로 하는 강유전체집적회로의 제조방법.
  5. 제4항에 있어서, 상기 또 하나의 배리어점착층(132)은 티타늄 산화물을 포함하는 것을 특징으로 하는 강유전체집적회로의 제조방법.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 금속산화물재료는 ABO3-형 페로브스카이트를 포함하는 것을 특징으로 하는 강유전체집적회로의 제조방법.
  7. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 금속산화물재료는 강유전체 층형성 초격자 재료를 포함하는 것을 특징으로 하는 강유전체 집적회로의 제조방법.
  8. 제7항에 있어서, 상기 강유전체 층형성 초격자 재료는 스트론튬 비스무스 탄탈레이트 및 스트론튬 비스무스 탄탈 니오베이트로 이루어지는 군으로부터 선택된 재료를 포함하는 것을 특징으로 하는 강유전체집적회로의 제조방법.
  9. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 집적회로부를 형성하는 단계는,
    기판을 제공하는 단계;
    상기 기판 위에 기부전극층(122)를 형성하는 단계;
    상기 기부전극층(122) 위에 상기 금속산화물재료로 구성된 박막(124)을 형성하는 단계; 및
    상기 금속산화물재료로 구성된 박막(124) 위에 최상부전극층(126)을 형성하는 단계;
    를 포함하며,
    상기 금속산화물재료로 구성된 박막(124) 바로 위에 상기 하나의 배리어점착층(128)을 형성하는 단계는, 상기 최상부전극층(126) 위에 상기 하나의 배리어점착층(128)을 형성하는 것을 포함하는 것을 특징으로 하는 강유전체집적회로의 제조방법.
  10. 제9항에 있어서, 상기 방법은, 상기 최상부전극층(126), 상기 하나의 배리어점착층(128), 상기 수소배리어층(130), 및 상기 또 하나의 배리어점착층(132)를 함께 패턴하는 단계를 포함하는 것을 특징으로 하는 강유전체집적회로의 제조방법.
  11. 제9항에 있어서, 상기 기부전극층(122) 및 상기 최상부전극층(126)은 백금을 포함하는 것을 특징으로 하는 강유전체집적회로의 제조방법.
  12. 금속산화물재료로 구성된 박막(124)을 포함하는 집적회로부를 포함하는 집적회로에 있어서, 상기 집적회로는,
    상기 금속산화물재료로 구성된 박막(124) 바로 위의 하나의 배리어점착층(128);
    상기 금속산화물재료로 구성된 박막(124) 바로 위에서 상기 하나의 배리어점착층(128) 위의 수소배리어층(130); 및
    상기 수소배리어층(130) 위에 최상부 표면을 갖는 또 하나의 배리어점착층(132);
    을 포함하는 것을 특징으로 하는 집적회로.
  13. 제12항에 있어서, 상기 하나의 배리어점착층(128), 상기 수소배리어층(130), 및 상기 또 하나의 배리어점착층(132)는 자체정렬되는 것을 특징으로 하는 집적회로.
  14. 제12항에 있어서, 상기 또 하나의 배리어점착층(132)의 일부분은 상기 최상부 표면에서 배선홈(149)를 갖는 것을 특징으로 하는 집적회로.
  15. 제12항 내지 제14항 중 어느 한 항에 있어서, 상기 하나의 배리어점착층(128)은 티타늄을 포함하고, 상기 수소배리어층(130)은 티타늄 니트라이드를 포함하며, 상기 또 하나의 배리어점착층(132)는 티타늄을 포함하는 것을 특징으로 하는 집적회로.
  16. 제12항 내지 제14항 중 어느 한 항에 있어서, 상기 또 하나의 배리어점착층(132)은 티타늄 산화물을 포함하는 것을 특징으로 하는 집적회로.
  17. 제12항 내지 제14항 중 어느 한 항에 있어서, 상기 금속산화물재료는 ABO3-형 페로브스카이트를 포함하는 것을 특징으로 하는 집적회로.
  18. 제12항 내지 제14항 중 어느 한 항에 있어서, 상기 금속산화물재료가 강유전체 층형성 초격자 재료를 포함하는 것을 특징으로 하는 집적회로.
  19. 제18항에 있어서, 상기 강유전체 층형성 초격자 재료는 스트론튬 비스무스 탄탈레이트 및 스트론튬 비스무스 탄탈 니오베이트로 이루어진 군으로부터 선택된 재료를 포함하는 것을 특징으로 하는 집적회로.
  20. 제12항 내지 제14항 중 어느 한 항에 있어서, 상기 집적회로부는,
    기판;
    상기 기판 위의 기부전극층(122);
    상기 기부전극층(122) 위에 위치된 상기 금속산화물재료로 구성된 박막(124); 및
    상기 금속산화물재료로 구성된 박막(124) 위의 최상부전극층(126);
    을 포함하며,
    상기 금속산화물재료로 구성된 박막(124) 바로 위의 상기 하나의 배리어점착층(128)은, 상기 최상부전극층(126) 위에 위치되는 것을 특징으로 하는 집적회로.
  21. 제20항에 있어서, 상기 최상부전극층(126), 상기 하나의 배리어점착층(128), 상기 수소배리어층(130), 및 상기 또 하나의 배리어점착층(132)는 자체정렬되는 것을 특징으로 하는 집적회로.
  22. 제20항에 있어서, 상기 기부전극층(122) 및 상기 최상부전극층(126)은 백금을 포함하는 것을 특징으로 하는 집적회로.
KR1019990044966A 1998-11-20 1999-10-16 자체정렬된 수소배리어층을 갖는 집적회로 및 그의 제조방법 KR20000035034A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US9197385 1998-11-20
US09/197,385 US6512256B1 (en) 1998-11-20 1998-11-20 Integrated circuit having self-aligned hydrogen barrier layer and method for fabricating same

Publications (1)

Publication Number Publication Date
KR20000035034A true KR20000035034A (ko) 2000-06-26

Family

ID=22729190

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990044966A KR20000035034A (ko) 1998-11-20 1999-10-16 자체정렬된 수소배리어층을 갖는 집적회로 및 그의 제조방법

Country Status (5)

Country Link
US (1) US6512256B1 (ko)
EP (1) EP1003208A3 (ko)
JP (1) JP2000164815A (ko)
KR (1) KR20000035034A (ko)
CN (1) CN1130765C (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19854418C2 (de) * 1998-11-25 2002-04-25 Infineon Technologies Ag Halbleiterbauelement mit zumindest einem Kondensator sowie Verfahren zu dessen Herstellung
JP3553413B2 (ja) * 1999-04-26 2004-08-11 富士通株式会社 半導体装置の製造方法
IT1318279B1 (it) * 2000-07-28 2003-07-28 Getters Spa Dispositivo capacitivo integrato con strato dielettrico degradabiledall'idrogeno protetto da strato getter.
JP2002314047A (ja) * 2001-04-17 2002-10-25 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2002353414A (ja) 2001-05-22 2002-12-06 Oki Electric Ind Co Ltd 誘電体キャパシタおよびその製造方法
JP3836052B2 (ja) * 2002-06-25 2006-10-18 沖電気工業株式会社 半導体素子及びその製造方法
US6982448B2 (en) * 2004-03-18 2006-01-03 Texas Instruments Incorporated Ferroelectric capacitor hydrogen barriers and methods for fabricating the same
US7180141B2 (en) * 2004-12-03 2007-02-20 Texas Instruments Incorporated Ferroelectric capacitor with parallel resistance for ferroelectric memory
WO2006089068A2 (en) * 2005-02-17 2006-08-24 Saes Getters S.P.A. Flexible multi-layered getter
JP4827653B2 (ja) * 2006-08-10 2011-11-30 富士通セミコンダクター株式会社 半導体装置とその製造方法
US8093698B2 (en) * 2006-12-05 2012-01-10 Spansion Llc Gettering/stop layer for prevention of reduction of insulating oxide in metal-insulator-metal device
US9425153B2 (en) 2013-04-04 2016-08-23 Monolith Semiconductor Inc. Semiconductor devices comprising getter layers and methods of making and using the same
US8994118B2 (en) 2013-04-04 2015-03-31 Monolith Semiconductor, Inc. Semiconductor devices comprising getter layers and methods of making and using the same
US9035395B2 (en) 2013-04-04 2015-05-19 Monolith Semiconductor, Inc. Semiconductor devices comprising getter layers and methods of making and using the same
KR20190008047A (ko) * 2017-07-14 2019-01-23 에스케이하이닉스 주식회사 강유전성 메모리 소자
US11063131B2 (en) * 2019-06-13 2021-07-13 Intel Corporation Ferroelectric or anti-ferroelectric trench capacitor with spacers for sidewall strain engineering
US11322580B2 (en) * 2019-08-05 2022-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Titanium layer as getter layer for hydrogen in a MIM device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5046043A (en) 1987-10-08 1991-09-03 National Semiconductor Corporation Ferroelectric capacitor and memory cell including barrier and isolation layers
US5456945A (en) 1988-12-27 1995-10-10 Symetrix Corporation Method and apparatus for material deposition
US5519234A (en) 1991-02-25 1996-05-21 Symetrix Corporation Ferroelectric dielectric memory cell can switch at least giga cycles and has low fatigue - has high dielectric constant and low leakage current
JP3131982B2 (ja) 1990-08-21 2001-02-05 セイコーエプソン株式会社 半導体装置、半導体メモリ及び半導体装置の製造方法
US5434102A (en) 1991-02-25 1995-07-18 Symetrix Corporation Process for fabricating layered superlattice materials and making electronic devices including same
US5468679A (en) * 1991-02-25 1995-11-21 Symetrix Corporation Process for fabricating materials for ferroelectric, high dielectric constant, and integrated circuit applications
US5514822A (en) * 1991-12-13 1996-05-07 Symetrix Corporation Precursors and processes for making metal oxides
US5468684A (en) 1991-12-13 1995-11-21 Symetrix Corporation Integrated circuit with layered superlattice material and method of fabricating same
JP3407204B2 (ja) 1992-07-23 2003-05-19 オリンパス光学工業株式会社 強誘電体集積回路及びその製造方法
US5523964A (en) 1994-04-07 1996-06-04 Symetrix Corporation Ferroelectric non-volatile memory unit
JPH07111318A (ja) 1993-10-12 1995-04-25 Olympus Optical Co Ltd 強誘電体メモリ
JP3113173B2 (ja) * 1995-06-05 2000-11-27 シャープ株式会社 不揮発性ランダムアクセスメモリ及びその製造方法
US5716875A (en) * 1996-03-01 1998-02-10 Motorola, Inc. Method for making a ferroelectric device
JPH1079481A (ja) 1996-09-05 1998-03-24 Mitsubishi Electric Corp 導電層接続構造およびその製造方法
US6207465B1 (en) * 1998-04-17 2001-03-27 Symetrix Corporation Method of fabricating ferroelectric integrated circuit using dry and wet etching
US6225156B1 (en) * 1998-04-17 2001-05-01 Symetrix Corporation Ferroelectric integrated circuit having low sensitivity to hydrogen exposure and method for fabricating same

Also Published As

Publication number Publication date
EP1003208A3 (en) 2003-06-11
EP1003208A2 (en) 2000-05-24
CN1130765C (zh) 2003-12-10
CN1254950A (zh) 2000-05-31
JP2000164815A (ja) 2000-06-16
US6512256B1 (en) 2003-01-28

Similar Documents

Publication Publication Date Title
KR100351025B1 (ko) 산소함유보호층을 지닌 강유전체집적회로 및 그의 제조방법
US6365927B1 (en) Ferroelectric integrated circuit having hydrogen barrier layer
US6570202B2 (en) Ferroelectric integrated circuit having low sensitivity to hydrogen exposure and method for fabricating same
US7064374B2 (en) Barrier layers for protecting metal oxides from hydrogen degradation
KR100334353B1 (ko) 수소의 저감을 억제하고 회복하기 위해 산소를 사용한 강유전체집적회로의 제조방법
US6322849B2 (en) Recovery of electronic properties in hydrogen-damaged ferroelectrics by low-temperature annealing in an inert gas
US6512256B1 (en) Integrated circuit having self-aligned hydrogen barrier layer and method for fabricating same
US6743643B2 (en) Stacked memory cell having diffusion barriers
KR100334354B1 (ko) 강유전체집적회로의 제조방법
KR20020035620A (ko) 배리어층을 갖는 집적회로와 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application