KR100362169B1 - 비파괴독출형 전계효과트랜지스터 및 그 제조방법 - Google Patents

비파괴독출형 전계효과트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR100362169B1
KR100362169B1 KR1019990044998A KR19990044998A KR100362169B1 KR 100362169 B1 KR100362169 B1 KR 100362169B1 KR 1019990044998 A KR1019990044998 A KR 1019990044998A KR 19990044998 A KR19990044998 A KR 19990044998A KR 100362169 B1 KR100362169 B1 KR 100362169B1
Authority
KR
South Korea
Prior art keywords
thin film
strontium
barium
sbn
field effect
Prior art date
Application number
KR1019990044998A
Other languages
English (en)
Other versions
KR20010037449A (ko
Inventor
조채룡
이원재
유병곤
유인규
김보우
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1019990044998A priority Critical patent/KR100362169B1/ko
Publication of KR20010037449A publication Critical patent/KR20010037449A/ko
Application granted granted Critical
Publication of KR100362169B1 publication Critical patent/KR100362169B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 비파괴독출형(Non-destructive read-out type, NDRO) 전계효과 트랜지스터 및 그 제조방법에 관한 것으로, 특히 텅스텐 브론즈 타입(Tungsten bronze-type)의 스트론튬-바륨-나이오븀 산화물계 ("SBN") (SrxBa1-xNb2O6)의 강유체전 박막을 유기금속열분해(Metal Organic Decomposition)에 의해 형성하는 방법과 이러한 방법으로 제조된 SBN 박막을 게이트 유전체로서 적용한 NDRO형 전계효과트랜지스터 및 그 제조방법에 관한 것이다. 본 발명은 SBN 박막의 물성적인 측면에서 고온 안정성과 피로특성을 향상시킬 수 있는 유기금속 열분해(MOD : Metal Organic Decomposition) 법에 의한 SBN 박막 제조 방법을 제공하는데 그 목적이 있고, 또한 본 발명의 다른 목적은 게이트 유전체에 MOD법으로 제조된 SBN 박막을 적용하고, 산화물 전극을 졸-겔 법(Sol-gel method)에 의해 형성하여, 강유전성(ferroelectricity)이 향상된 비파괴독출형(Non-destructive readout-type) 전계효과트랜지스터를 제공하는데 있다.

Description

비파괴독출형 전계효과트랜지스터 및 그 제조방법{Non-destructive read-out (NDRO) type Field Effect Transistor (FET) and Method for Fabricating The Same}
본 발명은 비파괴독출형(Non-destructive read-out type : 이하 "NDRO형" 이라 칭함) 전계효과트랜지스터(field effect transistor, FET) 및 그 제조방법에 관한 것으로, 특히 텅스텐 브론즈 타입(Tungsten bronze-type)의 스트론튬-바륨-나이오븀 산화물(SrxBa1-xNb2O6)(이하 "SBN"이라 칭함) 계의 강유체전 박막을 유기금속열분해(Metal Organic Decomposition, "MOD")에 의한 형성하는 방법과 그러한 방법으로 제조된 SBN 박막을 게이트 유전체로서 적용한 NDRO형 전계효과트랜지스터 및 그 제조방법에 관한 것이다.
최근, 불휘발성 메모리 소자로서, 강유전체 박막(ferroelectric thin film)을 게이트 유전막(gate dielectric layer)로 사용한 불휘발성 강유전체 메모리 트랜지스터(non-volatile ferroelectric memory transistor)에 대한 연구가 활발히 진행되고 있다. 이러한 불휘발성 강유전체 메모리 소자는 강유전체 박막의 자발분극(spontaneous polarization)의 방향에 따른 전계효과트랜지스터의 소오스/드레인간의 저항 변화를 이용하는 것으로서, 일반적인 불휘발성 메모리 소자에 비하여 비파괴읽기(NDRO; Non-Destructive Read-Out)가 가능하고, 하나의 메모리 셀 당 소요 면적이 작은 장점이 있다.
한편, 전계효과트랜지스터의 소오스/드레인 형성을 위해서는 첨가물(dopant) 활성화(activation)가 필요한데, 현재 일반적인 공정에서는 약 850℃ 이상의 고온 열처리가 필요하기 때문에 고온에서 휘발하는 원소를 갖고 있는 강유전체 박막을 게이트 유전막으로 채택하기가 불가능하다. 또한, 강유전체 박막으로 알려진 대부분은 PbTiO3, Pb(ZrxTi1-x)O3(이하 "PZT"), SrBa2Ta2O9(이하 "SBT"), KNbO3등의 페롭스카이트(perovskite) 형태의 산화물인데, 이것들을 바로 게이트 유전막으로 이용하면 규소 계면에 자연 산화물이 형성되므로 실리콘기판 위에서는 우수한 특성의 강유전성을 얻기가 어렵다.
따라서 최근에는 강유전체와 실리콘기판 사이에 절연층(insulator layer)을끼워 상호 간에 반응과 내부확산(inter-diffusion)을 막는 구조들이 등장하였고, 현재에는 이러한 MFIS(metal-ferroelectrics-insulator-silicon) 구조와, 강유전체 박막 상 또는/및 하에 접하도록 산화물금속 전극을 형성한 구조의 MFMIS (metal ferroelectrics-metal-insulator silicon) 구조가 응용 가능성이 높다고 알려져 있다.
강유전체의 주요 특성으로는, 첫째 고온 공정에서도 강유전 특성이 유지되어야 하고, 둘째 강유전 박막과 실리콘 계면(interface) 사이에 위치한 절연층의 유전율과 비슷하게 낮아야 하며, 셋째 소자의 온도변화에 따른 안정한 동작특성을 얻기 위해 상전이 온도(강유전상-상유전상)(phase transition temperature: ferroelectric phase-paraelectric phase)가 높아야 한다.
현재 응용되고 있는 층상구조(layered structure)의 스트론튬-비스무스-탄탈륨 산화물(SrBi2Ta2O9) (이하 "SBT") 물질은 읽기(read), 쓰기(write) 횟수에 있어서는 우수하나, 박막의 치밀도(density)와 누설전류(leakage current) 특성은 우수하지 않은 것으로 알려져 있다. 또한, 단일 트랜지스터형 강유전체 소자응용에 있어 박막의 무-피로(fatigue-free) 특성은 Bi-계 층상구조 물질 이외에는 알려지지 않고 있다.
또한, 자기정렬(self-align) 법으로 트랜지스터를 구성하는 경우 고온 열처리과정이 필요하며, 재료물질로 비스무스(Bi)와 납(Pb)을 함유하는 화합물은 고온열처리시 Bi와 Pb의 석출(segregation)이 예상되어 불안정한 반면, SBN(SrxBa1-xNb2O6) 등의 텅스텐 브론즈 타입 강유전체 물질은 고온 열처리에 안정하며, 낮은 유전율(low dielectric constant)과 높은 자발분극(high spontaneous polarization)의 최적 특성을 가지고 있다. 하부와 상부전극으로 실리콘과 산화물 금속을 사용한 경우, 읽기, 쓰기 횟수 및 절연성이 증가하며, 고온 열처리에도 안정하다.
한편, 강유전체 물질로서 고려되고 있는 SBN 박막의 연구 동향은 전기-광학(electro-optic) 목적으로 많이 응용되고 있으며, 단결정(single crystal) 위에 물리적인 방법(physical method) [RF 스퍼터링 법(RF sputtering), 레이저 증발법(laser ablation) 등]으로 제조하고 있다. 화학적인 방법(chemical method)으로는 졸-겔 법이 주로 사용되어 왔다.
본 발명은 SBN 박막의 물성적인 측면에서 고온 안정성과 피로특성을 향상시킬 수 있는 유기금속 열분해(MOD : metal organic decomposition) 법에 의한 SBN 박막 제조 방법을 제공하는데 그 목적이 있다.
또한 본 발명의 다른 목적은 게이트 유전체에 유기금속 열분해(MOD : metal organic decomposition) 법으로 제조된 SBN 박막을 적용하고, 산화물 전극을 졸-겔 법(sol-gel method)에 의해 형성하여, 강유전성(ferroelectricity)이 향상된 비파괴독출형(Non-destructive readout-type) 전계효과트랜지스터 및 그 제조방법을 제공하는데 있다.
도1은 본 발명의 바람직한 실시예에 따라 SBN(SrxBa1-xNb2O6) 강유전체 박막을 유기금속 분해법으로 형성하는 과정을 나타내는 흐름도.
도2a는 SBN 분말의 온도에 따른 열중량(thermal gravity)을 나타내는 도면.
도2b는 도1의 방법으로 제조된 SBN(SrxBa1-xNb2O6, x=0.25) 박막의 XRD(X-ray diffraction) 분석도.
도3은 도1의 방법으로 제조된 SBN 박막의 표면 및 단면에 대한 SEM 사진.
도4a 및 도4b는 본 실시예에 따른 SBN 박막의 강유전 이력특성을 나타낸 도면.
도5a 및 도5b는 박막의 피로특성 측정 결과를 나태낸 도면.
도6은 SBN 박막을 게이트 유전체에 적용한 MFIS 구조의 전계효과트랜지스터를 나타내는 단면도.
도7은 산화물 전극으로서, LaNiO3를 적용할 경우 이를 졸-겔 방법으로 형성하는 과정을 보여주는 흐름도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 실리콘기판 (silicon substrate)
2 : 활성영역 (active region)
3 : 격리영역 (isolation region)
4, 5 : 소오스/드레인 확산층 (source/drain diffusion layer)
6 : 절연층 (insulator)
7 : SBN 박막 (ferroelectric thin film)
8 : 산화물전극 (metallic oxide electrode)
9 : 금속전극 (metal gate electrode)
10 : 보호막 (protecting layer)
상기 목적을 달성하기 위한 본 발명은, 바륨(Ba)-스트론튬(Sr)-나이오븀(Nb) 산화물계(SrxBa1-xNb2O6) 강유전체 박막을 형성하기 위한 방법에 있어서, 바륨과 스트론튬 및 나이오븀의 각 소스물질인 유기금속을 용매와 합성하여 선구물질을 만드는 제1단계; 상기 선구물질을 기판에 스핀 코팅하는 제2단계; 상기 스핀 코팅된 선구물질을 150℃ 근처의 온도에서 제1건조시키는 제3단계; 450℃ 근처의 온도에서 제2건조시키는 제4단계; 및 850℃ 근처의온도에서 결정화를 위한 어닐링을 실시하는 제5단계를 포함하여 이루어짐을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도1은 본 발명의 바람직한 실시예에 따라 SBN(SrxBa1-xNb2O6) 강유전체 박막을 유기금속 분해법으로 형성하는 과정을 나타내는 흐름도이다.
도1을 참조하면, 먼저, 바륨(Ba)과 스트론튬(Sr) 소스로서 바륨 2-에틸헥사노에이트(Ba 2-ethylhexanoate),( Ba[CH3(CH2)3CH(C2H5)CO2]2)와 스트론튬 2-에틸헥사노에이트(Sr 2-ethylhexanoate),( Sr[CH3(CH2)3CH(C2H5)CO2]2)를 자일렌(xylene),( C6H4(CH3)2) 용매에 녹이고, 나이오븀(Nb) 소스로서 나이오븀 에톡사이드(Nb-ethoxide),( Nb(OC2H5)5)를 2-메톡시에탄올(2-methoxyethanol),( CH3OCH2CH2OH )에 녹여 선구 용액(precursor solution)을 만든다.
이어서, 약 3000rpm(Rotation Per Minute)의 스핀코팅(Spin-coating)으로 박막을 증착하고, 건조(drying)를 두 번에 걸쳐 수행한다. 첫번째 건조는 약 150℃의 비교적 저온에서 약 5분 동안 수행하고, 두 번째 건조는 약 450℃에서 약 5분 동안 행한다. 스핀 코팅에서 두 번째 건조를 반복 실시하여 원하는 SBN 박막의 두께를 얻는 것이 바람직하다.
이어서, 최종 결정화를 위한 어닐링(Annealing)를 실시하는 바, 약 850℃의 온도의 산소 및 공기 분위기에서 30분 내지 1시간 동안 실시한다.
도2a는 SBN 분말의 온도에 따른 열중량(thermal gravity)을 나타내는 것이다.
도2a를 참조하면, 출발 용액을 다른 용매 및 용액의 첨가없이 100℃의 오븐(oven)에서 24 시간동안 건조하여 분말을 제조한 다음, 이 분말을 10℃/min의 승온율(heating rate)로 측정한 것이다. 본 실험에서 SBN 분말의 Sr/Ba의 비율은 25/75인 경우이다. 즉 SrxBa1-xNb2O6에서 x=0.25인 경우이다. 유기금속열분해(MOD)법에 의한 분말은 400℃까지는 열중량 감소가 졸-겔(S-G) 법에 의한 것보다 크게 나타났으며, 이는 유기 금속의 열분해가 주로 200-400℃에서 일어나기 때문인 것으로 사료된다. 이에 반해 졸-겔 법에 의한 겔 분말은 물과 질산, 에틸렌 글리콜(EG, HOCH2CH2OH)을 첨가하여 용액을 겔화하고, 100℃ 오븐에서 24시간동안 건조하여 만들었는데, 용매로 사용한 2-메톡시에탄올 등의 증발 온도가 150℃ 이하이며 열중량 감소가 크게 나타나지 않았다. 특히 SBN의 경우는 Pb과 Bi 화합물과는 다르게 700℃ 부근에서 열중량의 급격한 감소가 확인되었으며, 이는 박막의 균일도(uniformity)와 균열(crack)에 큰 영향을 끼침을 확인하였다.
결국, 도2a의 실험결과에 따르면, MOD 법에 의해 SBN 박막을 제조할 때 코팅후의 건조 온도를 400℃ 이하로 해야만 균열없는 균일한 박막을 얻을 수 있음을 의미한다.
참고적으로 졸-겔 법에 의한 분말 제조는 에탄올(ethanol)을 용매로 하여 출발물질을 금속 알콕사이드(Ba-, Sr-, Nb-ethoxide)를 사용하였다. 이 경우 용액을 섞어 반응하는 동안 Ba-Sr-Nb 알콕사이드 형태의 단일 고분자화가 진행되며, 박막으로 기판 위에 코팅하기 전이나 분말을 만들 경우 출발 용액에 H2O(용액의 고분자화용)와 HNO3(치밀화 향상용), EG(균열 방지용)을 첨가하게 된다. 따라서 이러한 일련의 과정 중 H2O의 역할이 분말이나 박막의 고분자화를 가속시키는 졸-겔 법의 대표적인 과정이라 볼 수 있다. 그러나 졸-겔 법은 용액의 고분자화 정도를 쉽게 조절하기가 어렵기 때문에 용액의 불안정성, 장기간 보관의 어려움, 용액 사용시 촉매의 첨가 등의 번거로움이 있다. 따라서 이와는 별도로 MOD 법은 출발물질을 유기금속 용액을 사용하며, 반응이 쉽고, 부수적인 촉매의 첨가가 없으며, 고분자화 과정이 없어 장기간의 용액의 안정성을 확보할 수 있다는 장점이 있다.
도2b는 도1의 방법으로 제조된 SBN(SrxBa1-xNb2O6, x=0.25) 박막의 XRD(X-ray diffraction) 분석자료로서 열처리 온도, 두께 및 기판 의존성을 측정한 것으로, 보고된 분말의 결정구조(crystal structure)와 일치하였음을 보여준다.
도3은 도1의 방법으로 제조된 SBN 박막의 표면 및 단면에 대한 SEM 사진으로서, SBN 박막은 850℃에서 1시간 열처리 된 것이고, 박막의 표면은 배율에 따라 그레인 사이즈(grain size)를 관찰한 것이다. 도3 에서 바 사이즈(bar size)가 각각 3.0 ㎛, 10 ㎛와 0.3 ㎛이었으며, 평균 그레인 크기는 약 0.4 ㎛였다. 박막의 단면 구조에 대한 사진에서 SBN 박막의 두께는 약 0.2 ㎛ 였으며, Pt(100nm)/Ti(30nm)/SiO2(100nm)/Si(100)의 기판을 사용한 것이다.
도4a 및 도4b는 본 실시예에 따른 SBN 박막의 강유전 이력특성(ferroelectric hysteresis characteristics)을 나타낸 것으로, 도4a는 5V와 10V에 대한 예이고, 도4b는 850℃에서 어닐링하여 SBN 박막을 제조하고 그 위에 증착된 상부전극(Pt)의 열처리(약 650℃) 전후의 SBN 박막의 강유전성의 변화를 나타낸 것이다. 도4b를 참조하면 상부전극을 열처리한 경우가 강유전성 증가에 큰 기여를 하고 있음을 알 수 있다. 그리고, 100 kV/cm의 인가전기장에서 약 3.5μC/cm2의 잔류분극(remanent polarization)과 35 kV/cm의 항전기장(coercive field)을 나타내었다.
도5a는 박막의 피로특성 측정 결과로서, 5V의 인가전압으로, 상부전극은 열처리되지 않은 시료의 측정 결과이다. 약 107횟수 까지는 피로(fatigue)가 일어나지 않았으며 이는 PZT 강유전체의 경우보다 102증가한 것이고, 산화물 전극을 사용한 경우 1010까지 연장이 가능하다. 또한 상부전극의 열처리 시 101정도 피로특성이 향상된다. 도5b는 도5a의 각 첨자에 대한 이해를 돕기 위해 도시된 이력 곡선이다.
도6은 앞서 상술한 바와 같은 방법으로 제조된 SBN 박막을 게이트 유전체에 적용한 MFIS(Metal-Ferroelectric-Insulator-Silicon) 구조의 전계효과 트랜지스터를 나타내는 단면도이다.
도6을 참조하면, 소자격리 산화막(3)에 의해 트랜지스터의 활성영역(2)이 정의된 실리콘기판(1) 상에 MFIS 구조의 게이트 구비된다. 상기 게이트는 하부로부터 절연층(6), MOD 법에 의한 SBN 박막(7), 전도성 전극(8, 9)이 차례로 적층되며 그 표면은 보호막(10)으로 덮혀있는 구조를 갖는다.
바람직하게, 절연층은 실리콘과의 접합이 우수하고 고온공정에서 실리콘과 강유전체 박막의 반응을 막을 수 있도록 실리콘 산화물(SiO2) 또는/및 실리콘 질화물(Si3N4)이나, CeO2, Ta2O3, Al2O3또는 ZrO2와 같은 일련의 유전체 절연막(dielectric insulator layer)을 사용하고, 전도성 전극(8, 9)은 백금(Pt)과 같은 금속전극(9)과 LaNiO3또는 IrO2와 같은 산화물 전극(8)으로 구성된 이중층의 전도성 박막으로 구성되는 것이 바람직한 바, 산화물 전극(8)은 강유전체 막의 피로특성을 향상 시키기 위한 것이다. 미설명 도면부호 4 및 5는 소오스/드레인 확산층을 나타낸다.
도6의 구조를 갖는 전계효과트랜지스터를 제조하기 위한 방법을 구체적으로 살펴본다.
실리콘기판(1)에 채널스탑 이온주입, 필드 산화 등의 세부 공정은 그 서술을 생략한다. 박막 형성 단계로서 우선 실리콘기판(1) 상에 5 - 8 nm 두께의 절연층(6)을 증착한다. 절연층(6)으로서 실리콘 산화막(SiO2)을 적용할 경우는 열 산화(thermal oxidation) 공정으로, 실리콘 질화막(Si3N4)을 적용할 경우는 LPCVD(low pressure chemical vapor deposition) 법으로 제조한다.
이어서, 절연층(6) 상에 SBN 박막(7)을 도1에서 설명한 유기금속 열분해(MOD) 방법으로 형성하고, 그 위에 산화물 전극(8)을 졸-겔 법에 의해 형성한 다음, 금속 전극(9)을 스퍼터링으로 증착한다. 다음으로 이 적층된 박막들을 반응성이온식각(RIE : reactive ion etch) 방법으로 식각(etching)한 후, 보호막(10)을 형성하기 위하여 화학기상증착(CVD) 법으로 실리콘산화막(또는 실리콘질화막)을 증착 한다. 그리고, 소스/드레인(4,5)을 형성한다.
도7은 산화물 전극(8)으로서, LaNiO3를 적용할 경우 이를 졸-겔 방법으로 형성하는 과정을 보여주는 흐름도이다.
원료물질(starting materials)로 란탄 금속(Lanthanum-metal)과 니켈(Ni) 아세테이트(acetate)를 2-메톡시에탄올에 녹여 금속 알콕사이드를 용액을 합성한 후, 박막 제조를 위해 촉매를 첨가하여 예비 가수분해(pre- hydrolyze)된 용액을 만든다. 박막을 스핀 코팅한 후 건조과정과 열분해(pyrolysis) 과정을 거친 후 최종 열처리에 의해 박막을 제조한다. 두께는 코팅 횟수를 반복하여 조절한다.
본 발명의 MOD 법에 의한 SBN 박막 제조 방법은 도6의 구조에서 절연층(6)상에 전도성 박막(예컨대 백금와 같은 금속박막과 LaNiO3, IrO2등과 같은 산화물 전극박막)을 형성하고 그 위에 SBN 박막(6)과 전도성 전극(8, 9)을 갖는 MFMIS 구조의 전계효과트랜지스터에 응용이 가능한 바, 이렇듯, 본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명은 유기금속 열분해 방법으로 SBN 박막을 제조하여 졸-겔 법에 비해 장기간 용액을 보관할 수 있어 안정성이 향상된 박막을 얻을 수 있고, 산화물 전극을 졸-겔 법으로 제조함으로써, 화학적인 방법으로 단일공정이 가능하였고, 단일트랜지스터 강유전체 메모리 소자(single transistor ferroelectric memory device)의 이력특성과 피로(fatigue) 특성을 향상시킬 수 있다.

Claims (7)

  1. 삭제
  2. 바륨(Ba)-스트론튬(Sr)-나이오븀(Nb) 산화물계(SrxBa1-xNb2O6) 강유전체 박막을 형성하기 위한 방법에 있어서,
    바륨과 스트론튬 및 나이오븀의 각 소스물질인 유기금속을 용매와 합성하여 선구물질을 만드는 제1단계;
    상기 선구물질을 기판에 스핀 코팅하는 제2단계;
    상기 스핀 코팅된 선구물질을 150℃ 근처의 온도에서 제1건조시키는 제3단계;
    450℃ 근처의 온도에서 제2건조시키는 제4단계; 및
    850℃ 근처의 온도에서 결정화를 위한 어닐링을 실시하는 제5단계를 포함하며,
    상기 선구물질을 만드는 제1단계는,
    바륨 2-에틸헥사노에이트 및 스트론튬 2-에틸헥사노에이트를 각각 자일렌 용매에 녹이고, 나이오븀 에톡사이드를 2-메톡시에탄올에 녹인 다음, 이들을 합성하는 것에 의해 이루어지는 것
    을 특징으로 하는 유기금속 열분해법에 의한 바륨-스트론튬-나이오븀 산화물계 강유전체 박막 제조 방법.
  3. 삭제
  4. 제2항에 있어서,
    상기 제4단계 이전에 상기 스핀 코팅 및 상기 건조를 원하는 두께가 되도록 다수번 반복 실시하는 것을 특징으로 하는 유기금속 열분해법에 의한 바륨-스트론튬-나이오븀 산화물계 강유전체 박막 제조 방법.
  5. 제2항에 있어서,
    상기 선구물질 제조시 스트론튬 대 바륨의 비율이 0.25 - 0.75가 되도록 하는 것을 특징으로 하는 유기금속 열분해법에 의한 바륨-스트론튬-나이오븀 산화물계 강유전체 박막 제조 방법.
  6. 상기 제2항, 제4항 및 제5항 중 어느한 항의 방법으로 제조된 바륨-스트론튬-나이오븀 산화물계 강유전체 박막을 게이트 유전체로서 갖는 비파괴독출형 전계효과트랜지스터.
  7. 제6항에 있어서,
    상기 바륨-스트론튬-나이오븀 산화물계 강유전체 박막에 접하는 산화물 금속을 더 포함하는 비파괴독출형 전계효과트랜지스터.
KR1019990044998A 1999-10-18 1999-10-18 비파괴독출형 전계효과트랜지스터 및 그 제조방법 KR100362169B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990044998A KR100362169B1 (ko) 1999-10-18 1999-10-18 비파괴독출형 전계효과트랜지스터 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990044998A KR100362169B1 (ko) 1999-10-18 1999-10-18 비파괴독출형 전계효과트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20010037449A KR20010037449A (ko) 2001-05-07
KR100362169B1 true KR100362169B1 (ko) 2002-11-23

Family

ID=19615679

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990044998A KR100362169B1 (ko) 1999-10-18 1999-10-18 비파괴독출형 전계효과트랜지스터 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100362169B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480587B1 (ko) * 1998-07-09 2005-06-08 삼성전자주식회사 란탄스트론튬코발트 산화막 형성방법
US6531324B2 (en) * 2001-03-28 2003-03-11 Sharp Laboratories Of America, Inc. MFOS memory transistor & method of fabricating same
KR20030007024A (ko) * 2001-07-11 2003-01-23 조진한 회전 코팅을 이용한 단층/다층 초박막의 제조방법
JP4506951B2 (ja) 2004-04-23 2010-07-21 セイコーエプソン株式会社 Ｍｆｓ型電界効果トランジスタ、強誘電体メモリならびに半導体装置
KR100866314B1 (ko) * 2006-12-13 2008-11-03 서울시립대학교 산학협력단 엠에프엠에스형 전계효과 트랜지스터 및 강유전체 메모리장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07169862A (ja) * 1993-12-14 1995-07-04 Toshiba Corp 半導体記憶装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07169862A (ja) * 1993-12-14 1995-07-04 Toshiba Corp 半導体記憶装置

Also Published As

Publication number Publication date
KR20010037449A (ko) 2001-05-07

Similar Documents

Publication Publication Date Title
JP3188179B2 (ja) 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法
JP3162717B2 (ja) 集積回路の製造方法
US7443649B2 (en) Ferroelectric capacitor
US5821005A (en) Ferroelectrics thin-film coated substrate and manufacture method thereof and nonvolatile memory comprising a ferroelectrics thinfilm coated substrate
JPH06305713A (ja) ゾルーゲル法による強誘電体膜の形成方法及びキャパシタの製造方法、及びその原料溶液
JP2003510839A (ja) バリア層を有する集積回路およびその製造方法
KR100378276B1 (ko) 절연 재료, 절연막 피복 기판, 그 제조 방법 및 박막 소자
KR100362169B1 (ko) 비파괴독출형 전계효과트랜지스터 및 그 제조방법
JP4009356B2 (ja) ＭｇＴｉＯ３ 薄膜を備えたＦＲＡＭ素子及びＦＦＲＡＭ素子並びにその製造方法
JPH06305714A (ja) ゾルーゲル法による強誘電体膜の形成方法及びキャパシタの製造方法
JPH104181A (ja) 強誘電体素子及び半導体装置
JP3292795B2 (ja) 半導体メモリ素子の製造方法
JP5059290B2 (ja) 薄膜キャパシタ装置の電極および薄膜キャパシタ装置の電極形成方法
KR100379245B1 (ko) 산화지르코늄타이타늄 박막을 이용한 전계형 트랜지스터및 그 제조방법
JPH0969614A (ja) 強誘電体薄膜、誘電体薄膜及び強誘電体薄膜を含む集積回路の製造方法
JP3366212B2 (ja) 強誘電体薄膜素子の製造方法、強誘電体薄膜素子及び強誘電体メモリ装置
JP3924928B2 (ja) 強誘電体材料及び強誘電体メモリ
JP3363091B2 (ja) 誘電体メモリの製造方法
KR20000014361A (ko) 강유전체로서 바륨-스트론튬-나이오븀-산화물을 사용한 강유전체 트랜지스터 및 그 제조방법
JPH08340084A (ja) 誘電体薄膜の製造方法および該製造方法によって作製された誘電体薄膜
KR20000025935A (ko) 강유전체 전계효과 트랜지스터 및 그의 제조방법
EP1077478A2 (en) Method of making ferroelectric thin film, ferroelectric capacitor, ferroelectric memory and method for fabricating ferroelectric memory
JPH09321234A (ja) 強誘電体薄膜素子の製造方法、強誘電体薄膜素子、及び強誘電体メモリ素子
KR100363393B1 (ko) 비파괴판독형 불휘발성 기억소자의 메모리 셀 소자 및 그제조 방법
KR100490174B1 (ko) Pzt박막의 강유전 특성이 향상된 반도체 소자와 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081104

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee