KR100490174B1

KR100490174B1 - Pzt박막의 강유전 특성이 향상된 반도체 소자와 그 제조방법

Info

Publication number: KR100490174B1
Application number: KR10-2003-0036639A
Authority: KR
Inventors: 윤순길; 류성남
Original assignee: 충남대학교산학협력단
Priority date: 2003-06-07
Filing date: 2003-06-07
Publication date: 2005-05-17
Also published as: KR20040105381A

Abstract

본 발명은 백금층이 형성된 실리콘 계열의 기재 표면에 레드루테늄옥사이드를 형성함으로써, 높은 잔류분극 값과 낮은 항전계 값을 갖는 강유전체 PZT 박막을 얻을 수 있고 백금(Pt)과 PZT의 상호반응을 억제함으로써 PZT의 화학양론을 유지할 수 있으며 온도변화에도 안정된 계면상태를 유지할 수 있는 반도체 소자와 그 제조방법에 관한 것이다.

본 발명에 의한 반도체 소자는, 표면에 백금층이 형성된 기재(substrate)와; 백금층 위에 형성된 PRO층과; PRO층 위에 형성된 PZT 박막을 포함하며, 필요에 따라, PZT 박막 위에 PRO층 및 또는 백금층이 추가로 형성될 수도 있다.

Description

PZT박막의 강유전 특성이 향상된 반도체 소자와 그 제조방법{PRO conductive interfacial layer for improvement of ferroelectric properties of PZT thin films for use memory capacity and preparing method thereof}

본 발명은 반도체 소자의 구조에 관한 것이다.

더욱 구체적으로는, 미소 두께의 백금층이 형성된 실리콘 계열의 기재 표면에 PbRu₂O_7-x (레드루테늄옥사이드, 이하 PRO라고 함)를 형성함으로써 높은 잔류분극값과 낮은 항전계 값을 갖는 강유전체 PZT 박막을 얻을 수 있고, 백금(Pt)과 PZT의 상호반응을 억제함으로써 PZT의 화학양론을 유지할 수 있으며, 온도 변화에도 안정된 계면상태를 유지할 수 있는 반도체 소자와 그의 제조방법에 관한 것이다.

반도체 산업의 급속한 성장을 이끌어 온 DRAM은 높은 집적도와 빠른 동작속도를 가지는 장점이 있는 반면, 데이터 저장을 하기 위한 계속적인 리플래쉬가 요구되는 단점이 있다. 반면, SRAM/EEPROM/플래쉬메모리 등은 리플래쉬(reflash)가 필요 없어 데이터 저장측면에서 사용이 편리한 점이 있지만 동작전압이 높고 동작속도가 느리며 고집적이 어려운 단점이 있다.

한편, 비휘발성 FRAM(Ferroelectric Random Access Memory)은, DRAM의 고용량데이터저장특성과 SRAM의 고속동작특성 및 플래시메모리의 비휘발성(전원이 꺼져도 정보가 사라지지 않는 성질) 등의 장점을 두루 갖춘 차세대 메모리로, 범세계적으로 상용화를 위한 개발 경쟁이 불붙고 있다.

그리고, 이러한 비휘발성 FRAM의 커패시터로는, 물질 자체 내에 자발분극이 형성되고 외부 전장에 의해 분극 방향을 반전시킬 수 있는 강유전체가 사용되는데, 일반적으로 레드지르코늄타이타네이트(PbZr_xTi_1-xO₃ : 납-지르코늄-티탄 산화물, PZT라고 함)가 이 용도로 사용되고 있다.

하지만, 비휘발성 FRAM은 (1) 데이터를 입력하고 지우는 과정에서 도메인의 회전이 요구되며, 반복적인 전계의 인가 후에 피로현상이 발생되는 문제가 있다.

피로 원인에 대해서는 아직 이렇다할 이론이 없지만, PZT 박막과 백금층(전극) 사이의 계면에 내재되어 있는 결함들이 도메인(domain)의 움직임을 방해함으로써 발생된다고 보는 시각이 많다.

이러한 피로 현상을 제거하기 위하여, La_1-xSr_xCoO₃(LSCO), YBa₂Cu ₃O_7-x(YBCO), IrO₂, RuO₂ 등의 전도성 산화물전극을 사용하는 방안이 연구되어 왔으며, 그 결과 피로현상에 따른 문제가 상당 부분 해결되었다. 하지만, 현재까지 알려진 전도성 산화물을 사용할 시 강유전체의 고유 특성인 잔류분극(remanent polarization)이 감소하고 항전계(coercive field)가 증가하는 문제가 있다.

(2) 또한, 비휘발성 FRAM에서 전극구성물질로 사용되는 백금(Pt)과 PZT 박막중의 산화납(PbO)이 반응하여 PZT 박막 중의 Pb량 감소가 초래되어 PZT 박막의 화학량론을 유지하기 어려운 문제가 있다.

본 발명은 이러한 종래의 문제점을 개선하기 위해 안출된 것으로서, 비휘발성 FRAM의 커패시터에 PZT 박막을 적용함에 있어 (1) 피로현상을 완화하고 (2) 잔류 분극 값을 증가시키며 (3) 항전계 값을 감소시킬 수 있는, PZT 박막의 강유전 특성이 향상된 반도체 소자와 그의 제조방법을 제공함에 목적이 있다.

본 발명은 백금층이 코팅된 실리콘 계열의 기판(Platinum coated silicon substrate)표면에, 레드루테늄옥사이드(Pb₂Ru₂O_7-x : PRO)를 나노미터 두께로 성막하여 메모리 커패시터용 레드지르코늄타이타네이트(PbZr_xTi_1-xO₃ : PZT) 박막의 강유전 특성을 향상시킴으로써, PZT 박막의 피로현상을 완화하고 잔류분극 값을 증가시키며 항전계 값이 감소되게 한 신규의 반도체 소자와 이를 유효하게 제조할 수 있는 방법에 관한 것이다.

이러한 목적을 달성하기 위한 본 발명의 반도체 소자는, 반도체 소자의 백금층(전극) 위에 PZT 박막을 형성함에 있어서, 상기 PZT 박막과 백금층 사이에 PRO층을 개재하거나, 상기 PZT 박막의 하부에 형성된 PRO층과 별도로 PZT 박막 위에 PRO 층 또는/및 백금층을 형성한 구조로 이루어져 있다.

즉, 본 발명에 의한 반도체 (기억)소자는 백금(Pt)이 코팅된 실리콘 계열의 기재와; 상기 기재의 상면에 증착/형성된 PRO층과; 상기 PRO층의 상면에 증착/형성된 PZT 박막을 포함한다.

여기서, 상기 PRO층은 실온(room temperature : 15～30℃)에서 증착하는 것이 바람직하며, 산소(O₂)와 아르곤(Ar)의 유량(flow rate)은 각각 5 sccm～20 sccm(standard cc/min)이고, 증착압력은 10^-3～10^-2Torr, 증착두께는 20～50nm이하인 것이 바람직하다. (PRO증착단계)

또한, 기판 표면에 증착/형성된 PRO층은 산소분위기에서 400℃ 내지 600℃로 5～15분간 열처리 (annealing)함이 바람직하다. (PRO열처리단계)

이후, 상기 PRO열처리단계를 거쳐 나온 기재 표면(PRO층 위)에 화학적 액상 증착법에 따라 두께 100～150nm의 PZT 박막을 증착하고(PZT증착단계), 상기 PZT증착단계에서 PZT층이 증착된 기재를 수 분 동안 270～330℃의 온도에서 구운 다음(베이킹단계), 베이킹단계를 통과한 기재를 500～600℃ 온도에서 20～40분간 열처리함으로써(PZT열처리단계) 완료된다.

실시예

이하 첨부도면에 의거하여 본 발명의 바람직한 실시예를 설명한다.

본 실시예에서는, PRO층의 증착 시 r.f magnetron 스퍼터링법을 이용하였으며, 3인치 직경의 루테늄(Ru) 타겟(target)과 납(Pb) 펠릿(pellet)을 이용하였다.

스퍼터 챔버는 10^-6Torr 이하의 진공도를 유지한 후, 산소와 아르곤 가스를 각각 10sccm의 유량으로 유입하여 증착 시의 압력이 10^-2 Torr로 유지되게 하였다.

증착 시의 r.f power는 120W로 하였고, 타겟과 기판 사이의 거리는 6cm를 유지하였다. 또한, 증착 온도는 실온으로 하였고, PRO층의 증착이 끝난 후, 산소분위기에서 약 10분간 400℃～600℃로 열처리하였다.

상기 PRO층이 증착/형성된 후, 그 상측에 증착/형성되는 PZT 박막은 화학적 액상 증착법(chemical solution deposition)에 의해 증착/형성 하였으며, 300℃에서 5분간 굽기(baking)를 행하고, 최종 열처리(final annealing)는 550℃에서 30분간 진행하였으며 PZT 박막의 두께는 135nm로 하였다.

이어서, 본 발명의 방법에 따라 만들어진 반도체 소자의 각종 실험결과를 설명한다.

도1은 본 발명에 따라 제조된 반도체 소자의 상층부(전극부분) 구조를 나타낸 것으로서, 백금이 코팅된 실리콘 계열의 기재(1)와, 상기 기재의 상측(면)에 증착/형성된 PRO층(2)과, PRO층의 상측(면)에 증착된 PZT 박막(3) 및 이 PZT 박막 위에 형성된 백금층(4)으로 구성된 것을 알 수 있다.

도2는 본 발명에 따라 제조된 반도체 소자의 PRO층을 400℃～600℃로 열처리후 측정한 XRD(x-ray diffraction) 회절패턴이다.

도면에서 보듯이, 상기 PRO층(2)의 두께가 두꺼워질수록 열처리온도는 증가한다. 도2에 나타낸 것은, 75nm 두께의 PRO층에 대한 XRD 회절패턴으로서, 400℃인 경우의 패턴이 500℃ 또는 600℃인 경우의 패턴보다 좀 더 좌측으로 이동되어 있음을 알 수 있다.

이는 400℃에서 PRO층의 완전한 결정화가 진행되지 않았음을 의미하며 75nm 두께의 경우 500℃이상에서 완전한 결정화가 이루어짐을 나타낸다.

도3은 본 발명에 의해 제조된 75nm두께의 PRO층을 400℃～600℃로 열처리 한후 측정한 SEM(scanning electron microscopy) 표면 및 단면 사진이다.

열처리 온도에도 불구하고 PRO층의 표면 상태와 두께에 변화가 없는 것으로 보아 PRO층의 열적 안정성(thermal stability)을 확인할 수 있다.

도4는 본 발명에 의해 제조된 PRO층을 400℃～600℃로 열처리 한 다음 측정한 비저항(resistivity) 및 표면 거칠기(rms roughness)를 나타낸 그래프로서 열처리 온도의 증가에도 불구하고 표면 거칠기는 거의 일정한 값을 유지하였고, 비저항은 온도가 증가할 때 다소 감소하는 경향을 나타내고 있다.

반면, PRO층이 형성되지 않은 기재(기판)는 열처리 온도의 증가에 따라, 특히 600℃에서 열처리하였을 시, 표면 거칠기가 크게 증가하는 것으로 나타났다.

도5는 본 발명의 PRO층 상측(면)에 형성된 PZT 박막에 대한 XRD 회절패턴으로서, PRO층의 두께가 55nm인 경우 (110)방향의 피크(pick)가 강하게 나타나고 있는데, 이것이 PZT박막의 강유전 특성을 약화시키는 것으로 판단된다.

도6은 도5에서 언급된 PZT 박막의 AFM(atomic force microscopy) 사진으로 (b)는 35nm PRO층, (c)는 50nm PRO층, (d)는 55nm PRO층을 가지는 경우이며 (a)는 PRO층을 갖지 않은 경우이다.

도면에서 보는 바와 같이, PRO층이 두꺼워질수록 PZT 박막의 그레인(grain)이 성장한다.

도7은 도5의 PRO층 상에 증착?형성된 PZT 박막의 P-E 이력곡선으로서, (b)는 35nm PRO층, (c)는 50nm PRO층, (d)는 55nm PRO층을 하부에 가지고 있는 경우이고, (e)는 35nm PRO층을 상부와 하부에 모두 가지고 있는 경우이며, (a)는 PRO층을 전혀 갖고 있지 않은 경우이다.

도면에서 보듯이, PRO층을 가진 경우가 그렇지 않은 경우 보다 잔류분극 값이 증가하였으며, PRO층의 두께가 55nm 인 경우는 다른 것에 비해 비정상적인 모형으로 나타났다.

도8은 도7의 결과를 바탕으로 도시한 인계전압(applied voltage)에 대한 잔류분극 값(2Pr)과 항전계(항전기장) 값(2Ec)의 변화이다.

인계전압 5V에서의 잔류분극 값(2Pr)과 항전계 값(2Ec)은, PRO층을 갖지 않는 PZT 박막에서는 52 μC/㎠ 와 224 kV/cm, 35nm PRO층을 하부에 갖는 경우에 67μC/㎠ 와 218 kV/cm, 50nm PRO층을 하부에 갖는 경우에 74 μC/㎠ 와 230 kV/cm, 55nm PRO층을 하부에 갖는 경우 76 μC/㎠ 와 207 kV/cm, 35nm PRO층을 상부와 하부에 가진 경우에는 75 μC/㎠와 217 kV/cm로 각각 나타났다.

도9는 도5에서 언급된 PZT 박막에 대한 분극감소율을 측정한 그래프이다.

도면에서, (b)는 35nm PRO층을 하부에 가진 경우이고, (c)는 35nm PRO층을 상·하부에 가진 경우이며, (a)는 PRO층을 갖지 않은 경우이다.

실온에서 10년 동안의 분극감소율은 (a)가 38%, (b)와 (c)가 5%로 나타났으며, 100℃에서 10년 동안의 분극감소율은 (a)가 82%, (b)가 22%, (c)가 10%로 각각 나타났다.

이상과 같이, 본 발명에 의한 반도체 (기억)소자와 그 제조 방법에 따르면, (1) 높은 잔류분극 값과 적은 항전기장 값을 갖는 강유전체 PZT 박막을 얻을 수 있으며, (2) PZT 와 Pt의 상호반응을 억제함으로써 PZT의 화학량론을 유지할 수 있을 뿐만 아니라, (3) 온도 변화에도 안정한 계면상태를 유지할 수 있다.

이러한 이유에서, 본 발명이 제시하는 반도체 소자는 탁월한 신뢰성을 가진 반도체 (기억)소자로 활용될 수 있는데, 특히 강유전체 전계효과 기억소자로서 뛰어난 기능을 가지는 효과가 있다.

도1은 본 발명에 따라 제작된 2종류의 반도체 소자 구조를 나타낸 단면도.

도2는 본 발명의 반도체 소자를 구성하는 PRO층의 XRD 회절패턴.

도3은 본 발명에 따라 형성된 PRO층의 SEM 표면 및 단면 사진.

도4는 본 발명에 따라 형성된 PRO층의 비저항 및 표면 거칠기 그래프.

도5는 본 발명에 따라 PRO층 위에 형성된 PZT 박막의 XRD 회절패턴.

도6은 도5의 PZT 박막에 대한 AFM 사진.

도7은 도5의 PZT 박막에 대한 P-E 이력곡선.

도8은 도5의 PZT 박막에 대한 잔류분극 값과 항전계 값을 나타낸 그래프.

도9는 도5의 PZT 박막에 대한 분극 감소율을 도시한 그래프.

* 도면의 주요 부분에 대한 부호의 설명

1...기재, 2...PRO층,

3...PZT 박막, 4...백금층,

Claims

표면에 백금층이 형성된 기재(substrate)와;

상기 백금층 위에 형성된 PRO층과;

상기 PRO층 위에 형성된 PZT 박막; 을 포함하는 PZT박막의 강유전 특성이 향상된 반도체 소자.
제1항에 있어서,

상기 PZT 박막 위에 백금층이 형성된 것을 특징으로 하는 PZT박막의 강유전 특성이 향상된 반도체 소자.
제1항 또는 제2항에 있어서,

상기 PZT 박막 위에 PRO층이 형성된 것을 특징으로 하는 PZT박막의 강유전 특성이 향상된 반도체 소자.
제3항에 있어서,

상기 PRO층은 두께가 20～50nm인 것을 특징으로 하는 PZT박막의 강유전 특성이 향상된 반도체 소자.
메모리 커패시터용 PZT 박막을 갖는 반도체 소자의 제조방법에 있어서,

(a) 루테늄(Ru) 타겟과 납(Pb) 펠릿이 설치된 스퍼터 챔버 내에 기재를 설치한 후, 상기 스퍼터 챔버 내에 산소와 아르곤 가스를 5～20sccm의 유량으로 주입하고, 상기 기재 표면의 백금층 위에 두께 20～50nm의 PRO층이 형성되도록 증착압력 10^-3～10^-2 Torr/증착온도 15～30℃ 범위에서 스퍼터링하는 PRO증착단계와;

(b) 상기 PRO증착단계의 이후 단계로서, 백금층 위에 PRO층이 증착된 기재를 산소분위기/400～600℃ 온도에서 5～15분간 어닐링(annealing)하는 PRO열처리단계와;

(c) 상기 PRO열처리단계를 거쳐 나온 기재 표면의 PRO층 위에, 화학적 액상증착법에 따라, 두께 100～150nm의 PZT 박막을 증착하는 PZT증착단계와;

(d) 상기 PZT증착단계에서 PZT층이 증착된 기재를 수 분 동안 270～330℃의 온도에서 굽는 베이킹단계와;

(e) 상기 베이킹단계를 통과한 기재를 500～600℃ 온도에서 20～40분간 열처리하는 PZT열처리단계;를 포함하는 PZT박막의 강유전 특성이 향상된 반도체 소자의 제조방법.