JPH1050960A - 強誘電体キャパシタ及び強誘電体メモリ装置と、これらの製造方法 - Google Patents

強誘電体キャパシタ及び強誘電体メモリ装置と、これらの製造方法

Info

Publication number
JPH1050960A
JPH1050960A JP8215467A JP21546796A JPH1050960A JP H1050960 A JPH1050960 A JP H1050960A JP 8215467 A JP8215467 A JP 8215467A JP 21546796 A JP21546796 A JP 21546796A JP H1050960 A JPH1050960 A JP H1050960A
Authority
JP
Japan
Prior art keywords
electrode
ferroelectric
crystal grain
pzt
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8215467A
Other languages
English (en)
Inventor
Yukio Fukuda
幸夫 福田
Katsuhiro Aoki
克裕 青木
Ken Numata
乾 沼田
Akitoshi Nishimura
明俊 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Japan Ltd
Original Assignee
Texas Instruments Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Japan Ltd filed Critical Texas Instruments Japan Ltd
Priority to JP8215467A priority Critical patent/JPH1050960A/ja
Priority to SG9702649A priority patent/SG88732A1/en
Priority to EP97305657A priority patent/EP0821415A3/en
Publication of JPH1050960A publication Critical patent/JPH1050960A/ja
Priority to TW086110691A priority patent/TW440994B/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Abstract

(57)【要約】 （修正有） 【課題】 リーク電流や酸素の拡散に起因する抵抗率変
化を生じず、安定動作が可能であり、強誘電体キャパシ
タが繰り返しの反転によっても分極疲労し難く、長寿命
で高信頼性を保持できる強誘電体キャパシタ及び強誘電
体メモリ装置と、これらの製造方法を提供する。 【解決手段】 Ｉｒ下部電極13とＰＺＴ薄膜14とＩｒ上
部電極15とを有し、結晶粒界51ａ、51ｂ、51ｃを介して
結晶粒50ａ、50ｂ、50ｃが集合してなる結晶粒層14ａ、
14ｂ、14ｃがＩｒ電極13の面に沿う結晶粒界52Ａ、52Ｂ
を介して積層されて、強誘電体膜14が形成されたキャパ
シタである。Ｉｒ等の最適な電極物質の選定、ＴｉＯX
核付け及び過剰Ｐｂによる結晶成長方向の制御、及び表
面析出物が消失する最適アニール温度等の条件を全て満
足し、チタン酸化物を堆積させた上に鉛を過剰に含む強
誘電体膜材料層を形成し、析出物の消失温度で熱処理を
繰り返してＰＺＴの各結晶粒層を積層する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、強誘電体キャパシ
タ（特に、ジルコン酸チタン酸鉛（ＰＺＴ）膜を有する
強誘電体キャパシタ）及び強誘電体メモリ装置（特にＰ
ＺＴ膜を有する強誘電体キャパシタを用いた不揮発性半
導体メモリ）と、これらの製造方法に関するものであ
る。
【０００２】
【従来の技術】強誘電体物質であるＰＺＴを誘電体膜と
して用いてキャパシタを形成することにより、その残留
分極特性を用いた簡単な構造の不揮発性記憶素子、即
ち、ＦＲＡＭと称される不揮発性メモリである強誘電体
ＲＡＭ（Ferroelectric Random Access Memory）を作製
することができる。
【０００３】このようなＦＲＡＭは、既に一部実用化さ
れており、そのＰＺＴキャパシタは図22に示す如くに構
成され、またその強誘電体メモリセルは図28に示す如く
に構成されている。このメモリセルは、ＣＵＢ(Cell un
der Bitline)タイプのものである。
【０００４】図21に示す従来のＰＺＴキャパシタＣａｐ
においては、スタック型のセルキャパシタとして、一般
には、下部電極43としてＴｉ接着層43Ｂ上にＰｔ層43Ａ
を積層したＰｔ／Ｔｉ構造が用いられており、その上に
ゾルーゲル法、スパッタリング法又はＣＶＤ(Chemical
Vapor Deposition）法によってＰＺＴ薄膜44が形成さ
れ、更に、上部電極45としてＰｔが用いられている。な
お、下部電極43下にはＴｉＮ等のバリヤ層40が設けら
れ、絶縁層１（１Ａと１Ｂの積層体）のコンタクトホー
ル19に被着されたポリシリコン層（プラグ）20を介して
シリコン基板側に接続されている。
【０００５】図22について、上記のＰＺＴキャパシタＣ
ａｐを有するＦＲＡＭのメモリセルを説明すると、例え
ばＰ- 型シリコン基板17の一主面には、フィールド酸化
膜７で区画された素子領域が形成され、ここに、ＭＯＳ
トランジスタからなるトランスファゲートＴＲとキャパ
シタＣａｐとからなるメモリセルＭ−ｃｅｌが設けられ
ている。
【０００６】トランスファゲートＴＲにおいては、例え
ばＮ+ 型ソース領域10とＮ+ 型ドレイン領域８が不純物
拡散で夫々形成され、これら両領域間にはゲート酸化膜
11を介してワードライン９（ＷＬ）が設けられ、ドレイ
ン領域８にはＳｉＯ2 等の絶縁層１のコンタクトホール
18を介しビットライン16（ＢＬ）が接続されている。
【０００７】キャパシタＣａｐはスタック型と称される
ものであって、ソース領域10に絶縁層１Ａのコンタクト
ホール19を介してポリシリコン層20が接続され、更にこ
の上に、上記したバリヤ層40及び下部電極43が積層さ
れ、この下部電極上にＰＺＴ強誘電体膜44及び上部電極
45が順次積層されている。
【０００８】なお、キャパシタＣａｐを構成する強誘電
体膜44は、原料溶液を用いてゾルーゲル法で形成したＰ
ＺＴ、即ちＰｂ（Ｚｒ，Ｔｉ）Ｏ3 膜からなっている。
また、下部電極43は、Ｔｉ層43Ｂ上にＰｔ層43Ａを付着
したものからなっており、強誘電体膜44と接する上部電
極45はＰｔからなっている。
【０００９】しかしながら、上記した従来のＦＲＡＭに
おいて、キャパシタを構成する誘電体膜として用いるＰ
ＺＴ薄膜は一般に多結晶からなっているので、現状のＬ
ＳＩ（大規模集積回路装置）で用いている非晶質のＳｉ
Ｏ2 （シリコン酸化物）やＳｉＮ（シリコン窒化物）に
比べて、結晶粒間の結晶粒界（グレインバウンダリ）を
介してリーク電流や酸素空孔の拡散が生じ易く、これに
起因して生じると思われる抵抗率の劣化又は抵抗の減少
が問題となる。
【００１０】また、上記した従来のＦＲＡＭにおいて
は、ＰＺＴキャパシタＣａｐの動作時に反転（即ち、デ
ータの書き込み及び読み出し動作のたびに行われる分極
反転）を繰り返すことによって、分極特性が著しく低下
する“分極疲労”と呼ばれる現象を生じ易い。これは、
実デバイスを開発する上で問題となる現象であり、残留
分極密度が 106回程度の反転によって劣化し、初期値の
２分の１以下に減少してしまうことがある。このため
に、繰り返しの読み書きに関して信頼性の高いデバイス
を開発することが困難であった。
【００１１】
【発明が解決しようとする課題】本発明の目的は、リー
ク電流及び酸素の拡散に起因すると思われる抵抗率変化
を生じず、安定した動作が可能であり、また、強誘電体
キャパシタが繰り返しの反転によっても分極疲労を生じ
難く、長寿命で高信頼性を保持することのできる強誘電
体キャパシタ及び強誘電体メモリ装置と、これらの製造
方法を提供することにある。
【００１２】
【課題を解決するための手段】即ち、本発明は、酸化さ
れ易い金属からなる第１の電極（例えばイリジウム電
極：以下、同様）と、この第１の電極上の強誘電体膜
（特にＰＺＴ薄膜：以下、同様）と、この強誘電体膜上
の第２の電極（例えばイリジウム電極：以下、同様）と
を有し、結晶粒界を介して結晶粒が集合してなる結晶粒
層の複数個が前記第１の電極の面に沿う結晶粒界を介し
て積層されることによって、前記強誘電体膜が形成され
ている強誘電体キャパシタに係るものである。
【００１３】本発明の強誘電体キャパシタによれば、上
記の結晶粒層が結晶粒界を介した結晶粒の集合体である
にも拘らず、複数の結晶粒層間には結晶粒界が第１の電
極の面に沿って（望ましくはほぼ平行に）存在している
ために、後者の結晶粒界がリーク電流の原因である伝導
電子や抵抗率劣化の原因と考えられる酸素空孔の拡散に
対して障壁となるため、下層の結晶粒層の結晶粒界から
の伝導電子や酸素空孔が上層の結晶粒層の結晶粒界へ侵
入することを効果的に抑制できることになる。従って、
リーク電流や抵抗率変化を十二分に防止することがで
き、それらの特性が飛躍的に向上する。
【００１４】本発明はまた、酸化され易いイリジウム等
の金属からなる第１の電極と、この第１の電極上のＰＺ
Ｔ薄膜等の強誘電体膜と、この強誘電体膜上のイリジウ
ム電極等の第２の電極とを有し、結晶粒界を介して結晶
粒が集合してなる結晶粒層の複数個が前記第１の電極の
面に沿う結晶粒界を介して積層されることによって、前
記強誘電体膜が形成されている強誘電体キャパシタを作
製するに際し、前記第１の電極を形成する第１工程と、
この第１の電極上に、前記強誘電体膜の構成元素のうち
の少なくとも１種の元素の酸化物（特にチタン酸化物：
以下、同様）を堆積させる第２工程と、この酸化物が堆
積した前記第１の電極上に、前記強誘電体膜の特定構成
元素（特に鉛：以下、同様）を過剰に含有する強誘電体
膜材料層を形成する第３工程と、前記特定構成元素を主
体とする表面析出物（特に後述する構造遷移層）が実質
的に消失する温度で加熱処理して、下層の前記結晶粒層
を形成する第４工程と、この下層の結晶粒層上に、前記
強誘電体膜の構成元素のうちの少なくとも１種の元素の
酸化物を堆積させる第５工程と、この酸化物が堆積した
前記下層の結晶粒層上に、前記強誘電体膜の特定構成元
素を過剰に含有する強誘電体膜材料層を形成する第６工
程と、前記特定構成元素を主体とする表面析出物が実質
的に消失する温度で加熱処理して、上層の前記結晶粒層
を形成する第７工程とを有する、強誘電体キャパシタの
製造方法も提供するものである。
【００１５】本発明者は、上記した分極疲労の問題を解
決するために、特にＰＺＴキャパシタの新規な製造方法
について種々検討を加えた結果、ゾルーゲル法によって
ＰＺＴ薄膜を形成するに際し、（１）最適な電極物質の
選定（上記の第１工程に対応）、（２）結晶成長方向
（ＰＺＴ結晶構造）の制御（上記の第２工程、第３工
程、第５工程、第６工程に対応）、及び（３）最適なア
ニール温度（上記の第４工程、第７工程に対応）の３項
目が重要であり、これらの条件を全て満足した場合にの
み、分極疲労しないＰＺＴキャパシタの製造が可能にな
ることを見出し、更に、それらの３項目の条件を満たし
た工程の組み合わせによって、独得の膜構造を有しかつ
リーク電流等を生じ難い本発明の強誘電体キャパシタを
製造できることを見出し、本発明の強誘電体キャパシタ
の製造方法に到達したものである。
【００１６】また、本発明は上記又は下記の強誘電体キ
ャパシタとその製造方法によって、メモリセルに強誘電
体キャパシタを作製する、強誘電体メモリ装置及びその
製造方法も提供するものである。
【００１７】
【発明の実施の形態】本発明の強誘電体キャパシタ及び
強誘電体メモリ装置においては、具体的には、前記した
複数の結晶粒層のそれぞれにおいて第１の電極側から第
２の電極側に延びる結晶粒界が前記複数の結晶粒層間で
異なる位置に存在し、前記複数の結晶粒層間の結晶粒界
が前記第１の電極の面に沿って連続して存在しているこ
とが望ましい。
【００１８】また、前記第１の電極及び前記第２の電極
が共にイリジウム等の酸化され易い金属からなり、強誘
電体膜がジルコン酸チタン酸鉛からなるのがよい。
【００１９】本発明の強誘電体キャパシタ及び強誘電体
メモリ装置の製造方法においては、前記した第５工程、
第６工程及び第７工程に相当する各工程を必要数だけ更
に付加する（若しくは繰り返す）こと、即ち、前記結晶
粒層を２層以上（例えば３層）積層することができる。
【００２０】また、具体的には、第１の電極及び第２の
電極がそれぞれイリジウム等の酸化され易い金属からな
り、強誘電体膜がジルコン酸チタン酸鉛からなる強誘電
体キャパシタを製造するに際し、前記した第２工程及び
第５工程において、チタン酸化物をそれぞれ堆積させ、
前記した第３工程及び第６工程において、鉛を過剰に含
有するジルコン酸チタン酸鉛の非晶質層をそれぞれ形成
し、前記した第４工程及び第７工程において、過剰な鉛
を主体とする表面析出物が実質的に消失する温度で、ジ
ルコン酸チタン酸鉛の結晶層を形成するためのアニール
をそれぞれ行うか、又は／及び、前記結晶層のポストア
ニールをそれぞれ行い、この結晶層上に前記第２の電極
を形成する。
【００２１】この場合、ジルコン酸チタン酸鉛の非晶質
層の鉛含有量をジルコニウムとチタンとの合計量に対し
て原子数比で（1.02〜1.50）倍とし、アニール又はポス
トアニールを 625℃以上で行うことが望ましい。
【００２２】また、ゾルーゲル法に基づいて、前記チタ
ン酸化物を堆積させた前記下部電極上に、鉛を過剰に含
有するジルコン酸チタン酸鉛の前駆体溶液を塗布し、こ
の塗布された前駆体溶液を加熱処理してジルコン酸チタ
ン酸鉛の非晶質層を形成し、更にこの非晶質層をアニー
ルして結晶化するのがよい。
【００２３】上記の酸化物（特にチタン酸化物）は膜厚
0.01〜10nmで堆積させるのがよい。
【００２４】
【実施例】以下、本発明を実施例について説明する。
【００２５】まず、図13及び図14について、本発明に基
づく方法によって作製されたＰＺＴ強誘電体キャパシタ
ＣＡＰと、これを組み込んだ半導体デバイス（例えば、
不揮発性記憶素子であるＦＲＡＭ）のＣＵＢタイプのメ
モリセルを説明する。
【００２６】本実施例のＰＺＴキャパシタＣＡＰは、ス
タック型のセルキャパシタとして、下部電極としてのイ
リジウム（Ｉｒ）層13と、その上にチタン酸化物の堆積
層31Ａ、31Ｂをそれぞれ介してゾルーゲル法、スパッタ
リング法又はＣＶＤ(Chemical Vapor Deposition）法に
よって形成された結晶粒子の集合体としてのＰＺＴ薄膜
14ａ、14ｂの積層体からなるＰＺＴ薄膜14と、更にこの
上に上部電極として設けられたイリジウム（Ｉｒ）層15
とによって構成されている。なお、下部電極13下にはＴ
ｉＮ、ＲｕＯ2 等のバリヤ層30が設けられ、絶縁層１の
コンタクトホール19に被着されたポリシリコン層（プラ
グ）20を介してシリコン基板側と接続されている。
【００２７】従って、このキャパシタＣＡＰは、上下の
両電極ともにイリジウム金属を用いていることに、第１
の特徴がある。これらの電極３及び５はそれぞれ、電子
線加熱方式の真空蒸着法によって50〜300nm(例えば 100
nm）の膜厚に形成されてよい。
【００２８】また、ＰＺＴ薄膜14ａ、14ｂは、ＴｉＯX
（酸化チタン）層31Ａ、31Ｂを0.01〜10nm（例えば３n
m）の厚みでいわば核付けしたイリジウム下部電極13及
び下層ＰＺＴ薄膜14ａ上にゾルーゲル法でそれぞれ厚さ
150nm程度に（ＰＺＴ薄膜14は全体として 300nm厚）形
成され、かつ、ゾル状態（又は非晶質）での組成がＰｂ
過剰であってＰｂ含有量がＺｒとＴｉとの合計量に対し
て原子数比で（1.02〜1.50）倍であることが、第２の特
徴である。例えば、ＰＺＴ薄膜14は、Ｐｂ：Ｚｒ：Ｔｉ
＝1.1 ：0.5 ：0.5 の組成で 300nmの膜厚に形成されて
よい。
【００２９】そして、これらのＰＺＴ薄膜14ａ、14ｂ
は、その結晶化時のアニール又は／及び結晶化後のポス
トアニールの加熱温度を 625℃以上（望ましくは 650℃
以上、750℃以下）として形成されることにより、表面
に析出するＰｂを主体とする構造遷移層が消失している
ことが、第３の特徴である。
【００３０】更に、これらのＰＺＴ薄膜は、図１に模式
的に示すように（但し、この図では、各ＰＺＴ薄膜は３
層14ａ、14ｂ、14ｃの積層体として示しているが、図14
の２層の場合或いは３層以上の場合も同様である。）、
柱状のＰＺＴ結晶粒50ａ、50ｂ、50ｃが結晶粒界（グレ
インバウンダリ）51ａ、51ｂ、51ｃを介して集合した多
結晶からなっており、かつ、各ＰＺＴ薄膜14ａ−14ｂ間
及び14ｂ−14ｃ間では上記の結晶粒界51ａ、51ｂ、51ｃ
の位置が互いにずれており、また各ＰＺＴ薄膜14ａ−14
ｂ間及び14ｂ−14ｃ間にはＩｒ下部電極13とほぼ平行に
連続した結晶粒界52Ａ、52Ｂが存在していることが、第
４の特徴である。
【００３１】上記の各ＰＺＴ薄膜における結晶粒のグレ
インサイズは20〜100nm であり、また各膜厚は 100〜15
0nm としてよい。なお、各界面での上記したＴｉＯ
X （酸化チタン）層はごく薄く、ＰＺＴ結晶化時に消失
し易いので、図１では図示していない。
【００３２】こうしたＰＺＴキャパシタＣＡＰを有する
ＦＲＡＭのメモリセルにおいては、図14に示すように、
例えばＰ- 型シリコン基板17の一主面には、フィールド
酸化膜７で区画された素子領域が形成され、ここに、Ｍ
ＯＳトランジスタからなるトランスファゲートＴＲとキ
ャパシタＣＡＰとからなるメモリセルＭ−ＣＥＬが設け
られている。
【００３３】トランスファゲートＴＲにおいては、例え
ばＮ+ 型ソース領域10とＮ+ 型ドレイン領域８が不純物
拡散でそれぞれ形成され、これら両領域間にはゲート酸
化膜11を介してワードライン９（ＷＬ）が設けられ、ソ
ース領域10にはＳｉＯ2 等の絶縁層１のコンタクトホー
ル18を介してビットライン16（ＢＬ）が接続されてい
る。
【００３４】次に、上記の強誘電体キャパシタＣＡＰの
基本的な作製方法を図２について説明する。
【００３５】まず、工程１において、上記したバリヤ層
上に、酸化性金属からなる酸化性下部電極、例えばＩｒ
（イリジウム）薄膜13（下部電極）をスパッタリング又
は電子線加熱方式の蒸着法によって厚さ 100nmに形成す
る。そしてこの下部電極13上に、ＴｉＯ2 ターゲットを
用いたＲＦスパッタリング法により膜厚３nm相当のＴｉ
ＯX 31Ａを堆積させる。このＴｉＯX 31ＡがＰＺＴ結晶
の核として働く。
【００３６】次いで、工程２において、膜厚 150nmの非
晶質状態のＰＺＴ薄膜32ａをゾルーゲル法により形成す
る。この非晶質薄膜の形成温度は 480℃（10分間、空気
中）であった。このゾルーゲル法の原料（ＰＺＴ前駆
体）溶液は、Ｐｂ（ＣＨ3 ＣＯＯ)2・３Ｈ2 Ｏ、Ｔｉ
｛（ＣＨ3)2 ＣＨＯ｝4 、Ｚｒ｛ＣＨ3(ＣＨ2)2 ＣＨ2
Ｏ｝4 及びＮＨ（ＣＨ2 ＣＨ2 ＯＨ)2のＣＨ3 ＯＣ2 Ｈ
4 ＯＨ溶液であってよく、これを塗布、乾燥する。この
原料溶液（又は非晶質薄膜）の組成は、Ｐｂ過剰であっ
て原子数比でＰｂ：Ｚｒ：Ｔｉ＝1.1 ：0.5 ：0.5 であ
ってよい。
【００３７】次いで、工程３において、工程２で形成し
た非晶質ＰＺＴ薄膜32ａを含酸素雰囲気中又は大気中で
625℃〜750 ℃（特に 650℃以上）で10分間、アニール
（焼結）する。この焼結処理によってＰＺＴは結晶化
し、厚さ 150nmのペロブスカイト構造のＰＺＴ強誘電体
薄膜14ａになる。この結晶化の際に、非晶質ＰＺＴ32ａ
とＩｒ13との界面のＴｉＯX 31ＡがＰＺＴの核密度を増
加させ、緻密な構造の薄膜14ａを形成させる。
【００３８】そして、このＰＺＴ薄膜14ａは、図５で後
述するようにして、柱状の結晶粒50ａが結晶粒界51ａを
介して集合した多結晶層として成長し（図１参照）、か
つ、上記のアニール温度によってＰＺＴ薄膜14ａの表面
上に析出する構造遷移層（上記の過剰ＰｂによるＰｂを
主体とする析出物）は消失する。なお、この時点では、
上記のＴｉＯX 層31ＡはＰＺＴ薄膜14ａ中に包含される
ため、以降の工程では図示しない。
【００３９】次いで、工程４において、ＰＺＴ薄膜14ａ
上に、ＴｉＯ2 ターゲットを用いたＲＦスパッタリング
法により膜厚３nm相当のＴｉＯX 31Ｂを堆積させる。こ
のＴｉＯX 31ＢもＰＺＴ結晶の核として働く。
【００４０】次いで、工程５において、膜厚 150nmの非
晶質状態のＰＺＴ薄膜32ｂをゾルーゲル法により形成す
る。この非晶質薄膜の形成温度は 480℃（10分間、空気
中）であった。このゾルーゲル法の原料（ＰＺＴ前駆
体）溶液は、Ｐｂ（ＣＨ3 ＣＯＯ)2・３Ｈ2 Ｏ、Ｔｉ
｛（ＣＨ3)2 ＣＨＯ｝4 、Ｚｒ｛ＣＨ3(ＣＨ2)2 ＣＨ2
Ｏ｝4 及びＮＨ（ＣＨ2 ＣＨ2 ＯＨ)2のＣＨ3 ＯＣ2 Ｈ
4 ＯＨ溶液であってよく、これを塗布、乾燥する。この
原料溶液（又は非晶質薄膜）の組成は、Ｐｂ過剰であっ
て原子数比でＰｂ：Ｚｒ：Ｔｉ＝1.1 ：0.5 ：0.5 であ
ってよい。
【００４１】次いで、工程６において、工程５で形成し
た非晶質ＰＺＴ薄膜32ｂを含酸素雰囲気中又は大気中で
625℃〜750 ℃ （特に 650℃以上）で10分間、アニー
ル（焼結）する。この焼結処理によってＰＺＴは結晶化
し、厚さ 150nmのペロブスカイト構造のＰＺＴ強誘電体
薄膜14ｂになる。この結晶化の際に、非晶質ＰＺＴ32ｂ
とＰＺＴ結晶14ａとの界面のＴｉＯX 31ＢがＰＺＴの核
密度を増加させ、緻密な構造の薄膜14ｂを形成させる。
【００４２】そして、このＰＺＴ薄膜14ｂは、上記のＰ
ＺＴ薄膜14ａと同様に、柱状の結晶粒50ｂが結晶粒界51
ｂを介して集合した多結晶層として成長し、かつ、上記
のアニール温度によってＰＺＴ薄膜14ｂの表面上に析出
する構造遷移層（上記の過剰ＰｂによるＰｂを主体とす
る析出物）は消失する。なお、この時点では、上記のＴ
ｉＯX 層31ＢはＰＺＴ薄膜14ｂ中に包含されるため、以
降の工程では図示しない。
【００４３】次いで、工程７において、工程６で形成し
たペロブスカイト結晶のＰＺＴ薄膜14ｂ上に、酸化性金
属からなる酸化性上部電極例えばＩｒ（イリジウム）上
部電極15をスパッタリング又は電子線加熱方式の蒸着法
により厚さ 100nmに形成する。これにより、ＰＺＴキャ
パシタＣＡＰを作製する。
【００４４】上記のようにしてＰＺＴキャパシタＣＡＰ
を作製する際に、主として上述した４つの特徴点を有す
ることがキャパシタ性能（特に分極疲労の防止及び抵抗
率の安定化）にとって極めて重要である。
【００４５】（１）．まず、電極物質について述べる。
一般に、ＰＺＴキャパシタの電極にはＰｔ（但し、上部
電極のみにＡｕが使用される場合もある。）などの酸化
されない物質が用いられる。これに対して、本発明者
は、酸化され易い金属、例えば金属Ｉｒを下部と上部の
両方の電極13、15に用いることによって分極疲労を緩和
することに成功したのである。
【００４６】図３には、下部電極がＩｒからなるＡｕ／
ＰＺＴ／Ｉｒ、Ｐｔ／ＰＺＴ／Ｉｒ及びＩｒ／ＰＺＴ／
Ｉｒ構造の各ＰＺＴキャパシタの分極疲労特性の比較を
示す。なお、図４には、ＰＺＴ薄膜についての残留分極
密度のヒステリシス曲線を示す。
【００４７】図３から、上部電極にＡｕを用いたキャパ
シタにおいては、 106回以上の反転によって残留分極密
度がほとんどゼロまで減少しており、また、上部電極に
Ｐｔを用いたキャパシタにおいては疲労特性が僅かに向
上しているが、２×106 回以上の反転において急激な分
極特性の低下が観測される。しかし、上部電極にＩｒを
用いた場合、２×109 回まで分極特性の減少が見られな
い。
【００４８】このように、分極疲労特性は電極物質にも
強く依存し、上下の両電極13、15をＩｒとした本実施例
のキャパシタは、他のものに比べて分極反転時の残留分
極密度（Ｐｒ）が安定し、非常に優れていることが明ら
かである。これは、Ｉｒ金属の耐酸化性等に寄因するも
のと思われる。
【００４９】（２）．次に、ＰＺＴの結晶化方向の制御
について述べる。上記したようにチタン酸化物31Ａ、31
Ｂを堆積させた（Ｔｉ−seeding)Ｉｒ下部電極13、ＰＺ
Ｔ層14ａ上に非晶質ＰＺＴ32ａ、32ｂを堆積させて、結
晶化温度以上に加熱すると、両層32ａ−13、32ｂ−14ａ
の界面のチタン酸化物31Ａ、31Ｂの近傍でＰＺＴ結晶化
の核形成が起き、厚み方向に結晶化が進行する。この結
晶化過程によって図５（Ｃ）のように柱状の粒子構造50
ａ、50ｂが形成され、過剰な鉛などが表面に押し出さ
れ、例えばＰＺＴ層14ａについて示すと（ＰＺＴ層14ｂ
も同様）、その表面にＰｂを主体とする構造遷移層33を
形成する。
【００５０】しかし、このような不均一核生成による結
晶化が起きるのは、過剰な鉛を含むＰＺＴ前駆体溶液を
用いた場合のみである。ここで用いた溶液組成は原子数
比でＰｂ：Ｚｒ：Ｔｉ＝1.0 ：0.5 ：0.5 、1.1 ：0.5
：0.5 及び1.2 ：0.5 ：0.5の３種類である。ＴｉＯX
核付け層を設け、Ｔｉ−seeding したＩｒ下部電極13上
に形成したＰＺＴ薄膜の微細構造を透過型電子顕微鏡Ｔ
ＥＭのスケッチとして図５に示す（但し、ＴｉＯX 核付
け層は簡略化のために図示省略した。）が、上記組成に
対応してそれぞれ塊状、柱状、柱状の粒子構造が得られ
る。
【００５１】即ち、前駆体溶液（又は非晶質ＰＺＴ）の
Ｐｂ濃度が低い場合（Ｐｂ＝1.0 ）は、図５（Ａ）のよ
うに塊状の粒子14Ｂの集合体でしかＰＺＴ薄膜14ａ’が
形成されないが、同じ焼結温度(650℃）で同Ｐｂ濃度が
過剰であると（Ｐｂ＞1.0 、特にＰｂ≧1.02を満たすＰ
ｂ＝1.1 又はＰｂ＝1.2 ）、柱状の粒子構造50ａが得ら
れる。
【００５２】好適なＰＺＴ前駆体溶液の組成は、Ｐｂ＝
1.02〜1.50（Ｚｒ＋Ｔｉ＝1.0 に対して）とする（但
し、Ｔｉ／Ｚｒ比は任意の割合とする）。Ｐｂ濃度が低
すぎると、上述した柱状構造（ＰＺＴ結晶化方向の制
御）が実現し難く、逆にＰｂ濃度が高すぎると、上述し
た構造遷移層の表面析出量が多くなり、消失し難くな
る。
【００５３】また、低い焼結温度(600℃）では図５
（Ｃ）のように構造遷移層33が生じ易いのに対し、焼結
温度を制御して 625℃以上、例えば 650℃にすることに
よって構造遷移層33が消失する。但し、あまり焼結温度
が高いと、ＰＺＴ結晶が生成し難いので、 750℃以下と
するのがよい。
【００５４】なお、図６には、酸化チタンを核付けした
Ｉｒ下部電極上に形成したＰＺＴ薄膜14ａ（14ｂも同
様）の表面のＳＥＭ（走査型電子顕微鏡）像を示すが、
ＰＺＴは粒径 100nm以下の微細な粒子であって緻密であ
ることが分かる。
【００５５】図７には、上記した各Ｐｂ濃度の原料から
得られたＰＺＴ薄膜上に、Ｉｒ上部電極を蒸着して作製
した各ＰＺＴキャパシタの分極疲労特性の組成依存性を
示す。
【００５６】これによれば、Ｐｂ＝1.0 のＰＺＴキャパ
シタの残留分極密度は、 107回の反転によって、ほとん
どゼロまで減少している。これに対して、Ｐｂ＝1.1 、
1.2のＰＺＴキャパシタにおいては、 108回の反転にお
いても残留分極密度の減少が見られない。
【００５７】このように、Ｔｉ−seeding と過剰Ｐｂを
含む前駆体溶液を用いて一方向に結晶成長させることに
よっても、疲労特性が大幅に向上する。
【００５８】次に、上記のように、ＴｉＯX を核付けし
たＩｒ下部電極上に形成したＰＺＴ薄膜と、ＴｉＯX を
核付けしないＰｔ／ＴｉＮ電極上に形成したＰＺＴ薄膜
とについて、電気特性を比較する。
【００５９】図８にＩ−Ｖ特性を示すが、このデータに
よれば、Ｐｔ／ＴｉＮ下部電極上に形成したＰＺＴ薄膜
の漏れ電流値は印加電圧の増加に伴って著しい増加を示
すが、ＴｉＯX を核付けしたＩｒ下部電極を使用した場
合、漏れ電流値が約１×10-7Ａ/cm2であり、優れたＩ−
Ｖ特性を示すことが分かる。
【００６０】（３）．次に、ＰＺＴの焼結（アニール）
温度について述べる。ＰＺＴのアニール温度と分極疲労
特性との関係を図９に示す。
【００６１】これによれば、 600℃で形成したＰＺＴ
は、 108回の分極反転で残留分極密度がほとんどゼロま
で減少する。しかし、 625℃で形成したキャパシタの分
極特性は、著しく向上し、また、 625℃から700 ℃で形
成した試料においては、 108回の反転においても残留分
極密度の減少が殆ど見られない。この理由は、 625℃以
上で表面に形成された過剰Ｐｂの構造遷移層33が消失す
るために、疲労特性が向上したものと考えられる。
【００６２】（４）．更に、ＰＺＴ結晶粒層の積層につ
いて述べる。上記したことから明らかなように、（１）
電極物質にＩｒを用いる、（２）Ｔｉ−seeding 法と過
剰Ｐｂの溶液を用いる、（３）表面の構造遷移層が消失
する温度以上でＰＺＴの結晶化を行うことによって、分
極疲労しないＰＺＴキャパシタの形成が可能である。
【００６３】図12には、上記の（１）〜（３）に基づい
てＰＺＴ結晶粒層を単一層として形成したＰＺＴキャパ
シタＣＡＰ’の断面構造を模式的に示すものである。こ
のキャパシタＣＡＰ’では、上記した理由から、柱状の
ＰＺＴ結晶粒50’が結晶粒界51’を介して集合した厚さ
300nmのＰＺＴ薄膜14’が上下のＩｒ電極13−15間に形
成される。
【００６４】従って、分極疲労は示さないが、結晶粒界
51’が薄膜14’の厚み方向に貫通して存在し、柱状構造
の結晶粒層には電極13に平行な結晶粒界が存在しないた
めに、厚み方向に延びる結晶粒界51’に沿って電流が流
れ易く、リーク電流が増えると共に、結晶粒界51’に沿
う酸素空孔の拡散に起因して発生するものと思われる抵
抗率劣化が生じ易い。例えば、10-4μＡ/cm2以上のリー
ク電流が確認されている。
【００６５】これに対し、本発明に基づくＰＺＴキャパ
シタＣＡＰは、図１に示した如く、ＰＺＴ薄膜14が上記
した（１）〜（３）に基づいて形成された各膜厚が 100
nm程度の複数のＰＺＴ結晶粒層14ａ、14ｂ、14ｃの積層
体によって構成され、各結晶粒層では、グレインサイズ
が20〜100nm の柱状のＰＺＴ結晶粒50ａ、50ｂ、50ｃが
結晶粒界（グレインバウンダリ）51ａ、51ｂ、51ｃを介
して集合し、各ＰＺＴ薄膜14ａ−14ｂ間及び14ｂ−14ｃ
間では上記の結晶粒界51ａ、51ｂ、51ｃの位置が互いに
ずれており、また各ＰＺＴ薄膜14ａ−14ｂ間及び14ｂ−
14ｃ間にはＩｒ下部電極13とほぼ平行に連続した結晶粒
界52Ａ、52Ｂが存在している。
【００６６】従って、このキャパシタＣＡＰは、各ＰＺ
Ｔ薄膜14ａ、14ｂ、14ｃのＰＺＴの結晶粒50ａ、50ｂ、
50ｃが柱状構造であって厚み方向に結晶粒界51ａ、51
ｂ、51ｃが存在していながら、電極13に平行な任意の場
所に人為的に結晶粒界52Ａ、52Ｂが導入されているの
で、これらの結晶粒界52Ａ、52Ｂはリーク電流の原因で
ある伝導電子や抵抗率劣化の原因である酸素空孔の拡散
に対して障壁となる。即ち、各ＰＺＴ薄膜の厚み方向に
おいて結晶粒界51ａ等に沿って移動若しくは拡散してく
る電子や酸素空孔は、電極13に平行な結晶粒界52Ａ、52
Ｂによって遮断されるので、もはやその移動や拡散は進
行することはない。
【００６７】こうして、キャパシタＣＡＰにおいては、
分極疲労のみならず、リーク電流及び抵抗率劣化が生じ
なくなる（或いは著しく少なくなる）。
【００６８】図10には、本発明に基づくＰＺＴキャパシ
タ（但し、ＰＺＴ結晶粒層の積層数は２とした：２ステ
ップ法）のＰＺＴ薄膜のＸＲＤ（Ｘ線回折スペクトル）
を示す。これによれば、ペロブスカイト結晶に固有の
（１０１）等の回折ピークが見られ、ペロブスカイト構
造の結晶からなるＰＺＴ薄膜が形成されていることが分
かる。これは、ＰＺＴ結晶粒層を３層とした図１のＰＺ
Ｔ薄膜でも同様である。
【００６９】また、図11には、同じく２ステップ法で形
成したＰＺＴ薄膜のリーク電流特性（Ａ）と電流−電圧
特性（Ｂ）の測定結果を示す。これによれば、本発明に
基づいて形成されたＰＺＴ薄膜は、リーク電流が10-8Ａ
/cm2以下であって著しく減少し、またＩ−Ｖ特性もリー
ク電流が非常に少なく、安定していることが分かる。
【００７０】次に、本実施例によるＰＺＴキャパシタを
組み込んだ半導体デバイス、例えば不揮発性メモリであ
るＦＲＡＭのメモリセル（例えばスタック型のもの）の
製造方法を図15〜図20について説明する。
【００７１】まず、図15のように、Ｐ- 型シリコン基板
（ウエハ）１上に選択酸化法によりフィールド酸化膜７
を形成し、熱酸化法によるゲート酸化膜11及び化学的気
相成長法によるポリシリコンワードライン９（ＷＬ）を
それぞれ形成し、更にＡｓ等のＮ型不純物の熱拡散でＮ
+ 型ソース領域10及びドレイン領域８をそれぞれ形成す
る。
【００７２】そして、全面に化学的気相成長法で堆積さ
せたＳｉＯ2 絶縁層１Ａに対し、ソース領域10上にフォ
トリソグラフィでコンタクトホール19を形成する。
【００７３】次いで、図16のように、コンタクトホール
19においてソース領域10に接触するようにポリシリコン
層20を被着し、この上にＴｉＮバリヤ層30、Ｉｒ下部電
極13を形成し、更にＴｉＯX 層31Ａをスパッタで形成す
る。これは、全面に被着したポリＳｉ層、ＴｉＮ層、Ｉ
ｒ層及びＴｉＯX 層をフォトリソグラフィでパターニン
グすることにより形成可能である。
【００７４】次いで、図17のように、下部電極13及びＴ
ｉＯX 層31を含め全面にスピンコート法又はディップコ
ート法によって、上述したＰｂ過剰のゾルーゲル原料溶
液32ａ’を塗布する。
【００７５】次いで、原料溶液32ａ’を塗布したウェハ
を所定の温度(100〜300 ℃、例えば170℃）で例えば３
分間加熱し、塗布した溶液の乾燥を行い、乾燥ゲル膜を
形成する。
【００７６】次いで、乾燥を完了したウエハを 480℃で
処理して、図18のように非晶質化32ａした。そして、大
気中でペロブスカイト結晶の上述した柱状構造を生成
し、かつ表面の構造遷移層33が消失する温度(625℃以
上、例えば 650℃）で例えば10分間焼結（酸化焼結）
し、図19のように、強誘電体膜14ａを全面に形成する。
【００７７】次いで、図16〜図19の工程を繰り返して、
強誘電体膜14ａ上に、上記と同様のＴｉＯx 層31Ｂ、Ｐ
ｂ過剰のゾルーゲル原料溶液から形成されたペロブスカ
イト結晶で柱状構造の強誘電体膜14ｂを形成し、これら
の強誘電体薄膜14の不要な部分をドライエッチング法な
どによって除去し、図20のように、下部電極13上にＰＺ
Ｔ強誘電体膜14を所定パターンに形成する。
【００７８】次いで、スパッタリングによってイリジウ
ムを被着し、フォトリソグラフィによって、強誘電体薄
膜14との接合部にイリジウムからなる上部電極15を所定
パターンに形成する。
【００７９】更に、公知の方法で図14に示した層間絶縁
膜１Ｂ、コンタクトホール18、ビットライン16（ＢＬ）
をそれぞれ形成し、図14に示した如きメモリセルＭ−Ｃ
ＥＬを作製する。
【００８０】以上、本発明の実施例を説明したが、上述
の実施例は本発明の技術的思想に基いて更に変形が可能
である。
【００８１】例えば、電極材料としては、下部電極及び
上部電極はＩｒ以外にも、Ｐｄ、Ｒｕ、Ｗ、Ｔｉ、Ｃ
ｒ、Ｎｉの如き材料が代替可能である。これらはいずれ
も、酸化され易い（酸化物となり易い）ものである。こ
れらの金属は、単独又は複数種使用してよいし、或いは
他の金属と混合してもよい。
【００８２】また、下部電極又はＰＺＴ結晶粒層の表面
に堆積させる核付け物質としては、ＴｉＯ2 等のＴｉＯ
X を用いたが、常温下で酸化物となり易い金属であれ
ば、Ｔｉをはじめ、Ｔｉ以外のＺｒ、Ｐｂ、Ｌａ、Ｚ
ｎ、Ｎｂ、Ｆｅの元素のうちの１種又は１種以上の酸化
物を電極上に堆積させることができる。
【００８３】ここで使用可能な上記金属のうち、Ｌａ、
Ｚｎ、Ｎｂ及びＦｅは強誘電体膜に添加可能な元素であ
る。Ｔｉ、Ｚｒ及びＰｂはＰＺＴの主成分である。
【００８４】上記金属の酸化物を形成するには、スパッ
タ法だけでなく、高真空中での電子線加熱方式の蒸着法
などにより、Ｔｉ、Ｚｒ、Ｐｂ、Ｓｒ、Ｂａ、Ｌａ、Ｚ
ｎ、Ｎｂ、Ｆｅを堆積させた後、含酸素環境（例えば、
大気中）で自然酸化させる方法も可能である。
【００８５】この場合、中でもＴｉは極めて活性な物質
であるため、電子線加熱方式の蒸着法で形成される堆積
物は蒸着室中の残留酸素により酸化されるので、強いて
酸化処理を行う必要がない。ＴｉＯX の膜厚は0.01nmか
ら10nm、特に１nmから５nmが好ましい。酸化物の堆積方
法はスパッタ法、ＣＶＤ法、蒸着法が挙げられる。
【００８６】非晶質ＰＺＴの形成方法として、上述の実
施例においてはゾルーゲル法を用いている。しかし、ス
パッタリング法やＣＶＤ法においても、基板温度を 500
℃以下に設定することによって、やはり非晶質ＰＺＴの
形成が可能である。従って、これらの手法によってＰｂ
過剰な非晶質ＰＺＴ薄膜を形成し、上述した工程を実施
すれば、上述したと同様の効果が得られる。
【００８７】また、上述した表面の構造遷移層を消失さ
せるには、ＰＺＴの結晶化温度を 625℃以上とするのが
よいが、このような温度条件は、ＰＺＴ結晶化後のポス
トアニール時に採用してもよい。即ち、ポストアニール
温度を 625℃以上としても、上述の構造遷移層を消失さ
せることができる。
【００８８】使用可能な強誘電体膜の材質は、上記のＰ
ＺＴ以外にも、ＰＺＴにＮｂ、Ｚｒ、Ｆｅ等を添加した
ＰＺＴ、ＰＬＴ（（Ｐｂ，Ｌａ）X （Ｔｉ，Ｚｒ）1-X
Ｏ3）等であってよい。
【００８９】また、上述した核付け、非晶質ＰＺＴの形
成、ＰＺＴ結晶化及びこれらの繰り返しの工程はスパッ
タ装置やＣＶＤ装置を用いて一括して連続処理すること
も可能である。ＰＺＴ結晶粒層の積層数は成膜性及び生
産性を損なわない範囲で変化させてよく、２層、３層、
それ以上が可能である。
【００９０】本発明に基づく強誘電体膜は、例えば図１
に示したＩｒ／ＰＺＴ／Ｉｒ／バリヤ層／ポリ−Ｓｉ構
造のキャパシタ（スタック型キャパシタ）を有するデバ
イスに適用可能であるが、これに限らず、ＳｉＯ2 膜上
に上述のスタック型キャパシタを設けてこのキャパシタ
の下部電極を延設してトランスファゲートのソース領域
と接続する構造としてよいし、或いはスタック型ではな
く、いわゆるトレンチ（溝）内にキャパシタを組み込ん
だ構造のキャパシタにも適用可能である。また、ＦＲＡ
Ｍ以外の用途にも適用できる。また、ＣＯＢ（Cell ove
r Bitline ）タイプのメモリセルにも適用可能である。
【００９１】
【発明の作用効果】本発明の強誘電体キャパシタによれ
ば、上述した如く、イリジウム等の酸化され易い金属か
らなる第１の電極と、この第１の電極上のＰＺＴ薄膜等
の強誘電体膜と、この強誘電体膜上のイリジウム電極等
の第２の電極とを有し、結晶粒界を介して結晶粒が集合
してなる結晶粒層の複数個が前記第１の電極の面に沿う
結晶粒界を介して積層されることによって、前記強誘電
体膜が形成されているので、前記結晶粒層が結晶粒界を
介した結晶粒の集合体であるにも拘らず、複数の結晶粒
層間に結晶粒界が第１の電極の面に沿って（望ましくは
ほぼ平行に）存在する結晶粒界がリーク電流の原因であ
る伝導電子や抵抗率劣化の原因と考えられる酸素空孔の
拡散に対して障壁となるため、下層の結晶粒層の結晶粒
界からの伝導電子や酸素空孔が上層の結晶粒層の結晶粒
界へ侵入することを効果的に抑制できることになる。従
って、リーク電流や抵抗率変化を十二分に防止すること
ができ、それらの特性が飛躍的に向上する。
【００９２】本発明はまた、本発明の強誘電体キャパシ
タを製造するに際し、前記第１の電極を形成する第１工
程と、この第１の電極上に、前記強誘電体膜の構成元素
のうちの少なくとも１種の元素の酸化物（特にチタン酸
化物）を堆積させる第２工程と、この酸化物が堆積した
前記第１の電極上に、前記強誘電体膜の特定構成元素
（特に鉛）を過剰に含有する強誘電体膜材料層を形成す
る第３工程と、前記特定構成元素を主体とする表面析出
物が実質的に消失する温度で加熱処理して、下層の前記
結晶粒層を形成する第４工程と、この下層の結晶粒層上
に、前記強誘電体膜の構成元素のうちの少なくとも１種
の元素の酸化物を堆積させる第５工程と、この酸化物が
堆積した前記下層の結晶粒層上に、前記強誘電体膜の特
定構成元素を過剰に含有する強誘電体膜材料層を形成す
る第６工程と、前記特定構成元素を主体とする表面析出
物が実質的に消失する温度で加熱処理して、上層の前記
結晶粒層を形成する第７工程とを実施しているので、
（１）最適な電極物質の選定、（２）結晶成長方向の制
御、及び（３）最適なアニール温度の条件を全て満足す
ることによって、分極疲労せず、独得の膜構造を有し、
かつリーク電流等を生じ難い強誘電体キャパシタを製造
することができる。
【図面の簡単な説明】
【図１】本発明の実施例によるＰＺＴキャパシタを模式
的に示す概略断面図（Ａ）及びその平面図（Ｂ）（但
し、上部電極は省略）である。
【図２】同ＰＺＴキャパシタの作製フローを示す概略断
面図である。
【図３】電極材質によるＰＺＴキャパシタの残留分極密
度と分極反転回数との関係（バイポーラパルス電圧±５
Ｖ）を比較して示すグラフである。
【図４】同ＰＺＴ薄膜の分極値のヒステリシス曲線図で
ある。
【図５】同ＰＺＴキャパシタのＰｂ濃度とアニール温度
による構造を比較して示す概略断面図である。
【図６】ＴｉＯX を核付けしたＩｒ電極上に形成したＰ
ＺＴ薄膜のＳＥＭ像のスケッチ図である。
【図７】同ＰＺＴキャパシタのＰｂ濃度による残留分極
密度と分極反転回数との関係を示すグラフである。
【図８】各種電極上に形成したＰＺＴ薄膜のＩ−Ｖ特性
図である。
【図９】同ＰＺＴキャパシタのアニール温度による残留
分極密度と分極反転回数との関係を比較して示すグラフ
である。
【図10】同ＰＺＴキャパシタのＰＺＴ薄膜のＸ線回折ス
ペクトル図である。
【図11】同ＰＺＴキャパシタの電流−時間特性図（Ａ）
及び電流−電圧特性図（Ｂ）である。
【図12】比較のＰＺＴキャパシタを模式的に示す概略断
面図である。
【図13】同ＰＺＴキャパシタを組み込んだ半導体デバイ
ス（ＦＲＡＭ）の概略断面図である。
【図14】同ＰＺＴキャパシタを組み込んだダイナミック
ＲＡＭのメモリセルを示す概略断面図である。
【図15】同メモリセルの製造方法の一工程段階を示す拡
大断面図である。
【図16】同メモリセルの製造方法の他の一工程段階を示
す拡大断面図である。
【図17】同メモリセルの製造方法の他の一工程段階を示
す拡大断面図である。
【図18】同メモリセルの製造方法の他の一工程段階を示
す拡大断面図である。
【図19】同メモリセルの製造方法の他の一工程段階を示
す拡大断面図である。
【図20】同メモリセルの製造方法の更に他の一工程段階
を示す拡大断面図である。
【図21】従来例によるＰＺＴキャパシタの概略断面図で
ある。
【図22】従来例によるＰＺＴキャパシタを組み込んだ半
導体デバイス（ＦＲＡＭ）の概略断面図である。
【符号の説明】
８・・・Ｎ+ 型ドレイン領域 ９（ＷＬ）・・・ワードライン 10・・・Ｎ+ 型ソース領域 13・・・Ｉｒ下部電極 14・・・強誘電体膜（ＰＺＴ薄膜） 14ａ、14ｂ、14ｃ・・・ＰＺＴ薄膜（結晶粒層） 15・・・Ｉｒ上部電極 16（ＢＬ）・・・ビットライン 17・・・シリコン基板 20・・・ポリシリコン層 30・・・バリヤ層 31Ａ、31Ｂ・・・ＴｉＯX 核付け層 32ａ・・・非晶質ＰＺＴ層 50ａ、50ｂ、50ｃ・・・結晶粒 51ａ、51ｂ、51ｃ、52Ａ、52Ｂ・・・結晶粒界 ＣＡＰ・・・強誘電体キャパシタ ＴＲ・・・トランスファゲート Ｍ−ＣＥＬ・・・メモリセル
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/822 Ｈ０１Ｌ 29/78 ３７１ 27/10 ４５１ 21/8247 29/788 29/792 (72)発明者 沼田 乾 茨城県稲敷郡美浦村木原2355番地 日本テ キサス・インスツルメンツ株式会社内 (72)発明者 西村 明俊 茨城県稲敷郡美浦村木原2355番地 日本テ キサス・インスツルメンツ株式会社内

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 酸化され易い金属からなる第１の電極
    と、この第１の電極上の強誘電体膜と、この強誘電体膜
    上の第２の電極とを有し、結晶粒界を介して結晶粒が集
    合してなる結晶粒層の複数個が前記第１の電極の面に沿
    う結晶粒界を介して積層されることによって、前記強誘
    電体膜が形成されている強誘電体キャパシタ。
  2. 【請求項２】 複数の結晶粒層のそれぞれにおいて第１
    の電極側から第２の電極側に延びる結晶粒界が前記複数
    の結晶粒層間で異なる位置に存在し、前記複数の結晶粒
    層間の結晶粒界が前記第１の電極の面に沿って連続して
    存在している、請求項１に記載した強誘電体キャパシ
    タ。
  3. 【請求項３】 第１の電極及び第２の電極が共にイリジ
    ウム等の酸化され易い金属からなり、強誘電体膜がジル
    コン酸チタン酸鉛からなる、請求項１又は２に記載した
    強誘電体キャパシタ。
  4. 【請求項４】 請求項１〜３のいずれか１項に記載した
    強誘電体キャパシタをメモリセルに有する強誘電体メモ
    リ装置。
  5. 【請求項５】 酸化され易い金属からなる第１の電極
    と、この第１の電極上の強誘電体膜と、この強誘電体膜
    上の第２の電極とを有し、結晶粒界を介して結晶粒が集
    合してなる結晶粒層の複数個が前記第１の電極の面に沿
    う結晶粒界を介して積層されることによって、前記強誘
    電体膜が形成されている強誘電体キャパシタを作製する
    に際し、 前記第１の電極を形成する第１工程と、 この第１の電極上に、前記強誘電体膜の構成元素のうち
    の少なくとも１種の元素の酸化物を堆積させる第２工程
    と、 この酸化物が堆積した前記第１の電極上に、前記強誘電
    体膜の特定構成元素を過剰に含有する強誘電体膜材料層
    を形成する第３工程と、 前記特定構成元素を主体とする表面析出物が実質的に消
    失する温度で加熱処理して、下層の前記結晶粒層を形成
    する第４工程と、 この下層の結晶粒層上に、前記強誘電体膜の構成元素の
    うちの少なくとも１種の元素の酸化物を堆積させる第５
    工程と、 この酸化物が堆積した前記下層の結晶粒層上に、前記強
    誘電体膜の特定構成元素を過剰に含有する強誘電体膜材
    料層を形成する第６工程と、 前記特定構成元素を主体とする表面析出物が実質的に消
    失する温度で加熱処理して、上層の前記結晶粒層を形成
    する第７工程とを有する、強誘電体キャパシタの製造方
    法。
  6. 【請求項６】 第５工程、第６工程及び第７工程に相当
    する各工程を必要数だけ更に付加する、請求項５に記載
    した製造方法。
  7. 【請求項７】 第１の電極及び第２の電極がそれぞれ酸
    化され易い金属からなり、強誘電体膜がジルコン酸チタ
    ン酸鉛からなる強誘電体キャパシタを製造するに際し、 第２工程及び第５工程において、チタン酸化物をそれぞ
    れ堆積させ、 第３工程及び第６工程において、鉛を過剰に含有するジ
    ルコン酸チタン酸鉛の非晶質層をそれぞれ形成し、 第４工程及び第７工程において、過剰な鉛を主体とする
    表面析出物が実質的に消失する温度で、ジルコン酸チタ
    ン酸鉛の結晶層を形成するためのアニールをそれぞれ行
    うか、又は／及び、前記結晶層のポストアニールをそれ
    ぞれ行う、請求項５又は６に記載した製造方法。
  8. 【請求項８】 ジルコン酸チタン酸鉛の非晶質層の鉛含
    有量をジルコニウムとチタンとの合計量に対して原子数
    比で（1.02〜1.50）倍とし、アニール又はポストアニー
    ルを 625℃以上で行う、請求項７に記載した製造方法。
  9. 【請求項９】 ゾルーゲル法に基づいて、チタン酸化物
    を堆積させた下部電極上に、鉛を過剰に含有するジルコ
    ン酸チタン酸鉛の前駆体溶液を塗布し、この塗布された
    前駆体溶液を加熱処理してジルコン酸チタン酸鉛の非晶
    質層を形成し、更にこの非晶質層をアニールして結晶化
    する、請求項７又は８に記載した製造方法。
  10. 【請求項10】 酸化物を膜厚0.01〜10nmで堆積させる、
    請求項５〜９のいずれか１項に記載した製造方法。
  11. 【請求項11】 請求項５〜10のいずれか１項に記載した
    製造方法によって、メモリセルに強誘電体キャパシタを
    作製する、強誘電体メモリ装置の製造方法。
JP8215467A 1996-07-26 1996-07-26 強誘電体キャパシタ及び強誘電体メモリ装置と、これらの製造方法 Withdrawn JPH1050960A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP8215467A JPH1050960A (ja) 1996-07-26 1996-07-26 強誘電体キャパシタ及び強誘電体メモリ装置と、これらの製造方法
SG9702649A SG88732A1 (en) 1996-07-26 1997-07-26 Ferroelectric capacitor, ferroelectric memory device, and their manufacturing method
EP97305657A EP0821415A3 (en) 1996-07-26 1997-07-28 A capacitor and method of manufacture thereof
TW086110691A TW440994B (en) 1996-07-26 1998-02-26 Ferroelectric capacitor, ferroelectric memory device, and their manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8215467A JPH1050960A (ja) 1996-07-26 1996-07-26 強誘電体キャパシタ及び強誘電体メモリ装置と、これらの製造方法

Publications (1)

Publication Number Publication Date
JPH1050960A true JPH1050960A (ja) 1998-02-20

Family

ID=16672866

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8215467A Withdrawn JPH1050960A (ja) 1996-07-26 1996-07-26 強誘電体キャパシタ及び強誘電体メモリ装置と、これらの製造方法

Country Status (4)

Country Link
EP (1) EP0821415A3 (ja)
JP (1) JPH1050960A (ja)
SG (1) SG88732A1 (ja)
TW (1) TW440994B (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184044B1 (en) 1997-12-10 2001-02-06 Nec Corporation Thin film capacitor including perovskite-type oxide layers having columnar structure and granular structure
US6287637B1 (en) 1997-07-18 2001-09-11 Ramtron International Corporation Multi-layer approach for optimizing ferroelectric film performance
US6376090B1 (en) 1998-09-25 2002-04-23 Sharp Kabushiki Kaisha Method for manufacturing a substrate with an oxide ferroelectric thin film formed thereon and a substrate with an oxide ferroelectric thin film formed thereon
JP2002521846A (ja) * 1998-07-28 2002-07-16 アプライド マテリアルズ インコーポレイテッド 高ｋ誘電体キャパシタ及び関連電極のステップカバレッジと境界制御性を高める方法及び装置
US6586790B2 (en) 1998-07-24 2003-07-01 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US6936876B2 (en) 2000-04-28 2005-08-30 Sharp Kabushiki Kaisha Semiconductor device having ferroelectric thin film and fabricating method therefor
JP2006351827A (ja) * 2005-06-16 2006-12-28 Tokyo Electron Ltd 成膜方法
US7328490B2 (en) 2002-01-22 2008-02-12 Seiko Epson Corporation Method for manufacturing a liquid jetting head
US7473565B2 (en) 2002-05-28 2009-01-06 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP2010212346A (ja) * 2009-03-09 2010-09-24 Tdk Corp 誘電体素子及び誘電体素子の製造方法
JP2010226121A (ja) * 2002-01-22 2010-10-07 Seiko Epson Corp 圧電体素子の製造方法
JP2016042505A (ja) * 2014-08-14 2016-03-31 株式会社ユーテック 強誘電体セラミックス及びその製造方法
US11518165B2 (en) 2020-02-17 2022-12-06 Ricoh Company, Ltd. Actuator, liquid discharge head, liquid discharge apparatus, and method of manufacturing actuator

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW421886B (en) * 1998-06-10 2001-02-11 Siemens Ag Memory-capacitor for a DRAM
US6184550B1 (en) 1998-08-28 2001-02-06 Advanced Technology Materials, Inc. Ternary nitride-carbide barrier layers
JP3517876B2 (ja) 1998-10-14 2004-04-12 セイコーエプソン株式会社 強誘電体薄膜素子の製造方法、インクジェット式記録ヘッド及びインクジェットプリンタ
KR100363081B1 (ko) * 1999-09-16 2002-11-30 삼성전자 주식회사 박막 형성장치
US6964873B2 (en) * 1999-10-29 2005-11-15 Fujitsu Limited Semiconductor device having a ferroelectric capacitor and a fabrication process thereof
US6207584B1 (en) * 2000-01-05 2001-03-27 International Business Machines Corp. High dielectric constant material deposition to achieve high capacitance
WO2001050510A2 (en) * 2000-01-06 2001-07-12 Applied Materials, Inc. Low thermal budget metal oxide deposition for capacitor structures
US6887716B2 (en) * 2000-12-20 2005-05-03 Fujitsu Limited Process for producing high quality PZT films for ferroelectric memory integrated circuits
US6787831B2 (en) 2002-01-15 2004-09-07 Infineon Technologies Aktiengesellschaft Barrier stack with improved barrier properties
US6534326B1 (en) * 2002-03-13 2003-03-18 Sharp Laboratories Of America, Inc. Method of minimizing leakage current and improving breakdown voltage of polycrystalline memory thin films
US7169658B2 (en) * 2004-01-29 2007-01-30 Infineon Technologies Ag Method for formation of an ultra-thin film and semiconductor device containing such a film
JP4782413B2 (ja) * 2004-12-24 2011-09-28 日本碍子株式会社 圧電／電歪体、圧電／電歪積層体、及び圧電／電歪膜型アクチュエータ
JP4782412B2 (ja) * 2004-12-24 2011-09-28 日本碍子株式会社 圧電／電歪体、圧電／電歪積層体、及び圧電／電歪膜型アクチュエータ
CN102265395B (zh) 2008-12-29 2013-10-16 Nxp股份有限公司 用于物理不可复制功能的物理结构
CN113130498A (zh) * 2021-04-09 2021-07-16 无锡拍字节科技有限公司 一种铁电存储器的结构及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5206788A (en) * 1991-12-12 1993-04-27 Ramtron Corporation Series ferroelectric capacitor structure for monolithic integrated circuits and method
US5434742A (en) * 1991-12-25 1995-07-18 Hitachi, Ltd. Capacitor for semiconductor integrated circuit and method of manufacturing the same
EP0571949A1 (en) * 1992-05-29 1993-12-01 Texas Instruments Incorporated Pb rich perovskites for thin film dielectrics
JP3206105B2 (ja) * 1992-06-09 2001-09-04 セイコーエプソン株式会社 誘電体素子の製造方法及び半導体記憶装置
JP3254750B2 (ja) * 1992-09-28 2002-02-12 セイコーエプソン株式会社 強誘電体薄膜素子、インクジェット記録装置および強誘電体薄膜素子の製造方法
JPH06228736A (ja) * 1993-02-03 1994-08-16 Tdk Corp 強誘電体薄膜の形成方法
US6331325B1 (en) * 1994-09-30 2001-12-18 Texas Instruments Incorporated Barium strontium titanate (BST) thin films using boron

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6287637B1 (en) 1997-07-18 2001-09-11 Ramtron International Corporation Multi-layer approach for optimizing ferroelectric film performance
US6184044B1 (en) 1997-12-10 2001-02-06 Nec Corporation Thin film capacitor including perovskite-type oxide layers having columnar structure and granular structure
US6586790B2 (en) 1998-07-24 2003-07-01 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US6982444B2 (en) 1998-07-24 2006-01-03 Kabushiki Kaisha Toshiba Ferroelectric memory device having a hydrogen barrier film
JP2002521846A (ja) * 1998-07-28 2002-07-16 アプライド マテリアルズ インコーポレイテッド 高ｋ誘電体キャパシタ及び関連電極のステップカバレッジと境界制御性を高める方法及び装置
US6376090B1 (en) 1998-09-25 2002-04-23 Sharp Kabushiki Kaisha Method for manufacturing a substrate with an oxide ferroelectric thin film formed thereon and a substrate with an oxide ferroelectric thin film formed thereon
US6936876B2 (en) 2000-04-28 2005-08-30 Sharp Kabushiki Kaisha Semiconductor device having ferroelectric thin film and fabricating method therefor
US7328490B2 (en) 2002-01-22 2008-02-12 Seiko Epson Corporation Method for manufacturing a liquid jetting head
JP2010226121A (ja) * 2002-01-22 2010-10-07 Seiko Epson Corp 圧電体素子の製造方法
US7473565B2 (en) 2002-05-28 2009-01-06 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP2006351827A (ja) * 2005-06-16 2006-12-28 Tokyo Electron Ltd 成膜方法
JP4536607B2 (ja) * 2005-06-16 2010-09-01 東京エレクトロン株式会社 成膜方法およびコンピュータ記憶媒体
JP2010212346A (ja) * 2009-03-09 2010-09-24 Tdk Corp 誘電体素子及び誘電体素子の製造方法
JP2016042505A (ja) * 2014-08-14 2016-03-31 株式会社ユーテック 強誘電体セラミックス及びその製造方法
US11518165B2 (en) 2020-02-17 2022-12-06 Ricoh Company, Ltd. Actuator, liquid discharge head, liquid discharge apparatus, and method of manufacturing actuator

Also Published As

Publication number Publication date
SG88732A1 (en) 2002-05-21
TW440994B (en) 2001-06-16
EP0821415A2 (en) 1998-01-28
EP0821415A3 (en) 1998-02-04

Similar Documents

Publication Publication Date Title
JPH1050960A (ja) 強誘電体キャパシタ及び強誘電体メモリ装置と、これらの製造方法
KR100329533B1 (ko) 페로브스카이트형산화물막을포함한전자장치와그제조방법및강유전체커패시터
JP3373525B2 (ja) シリコン上に集積された多層強誘電体セルおよびペロブスカイト電子へテロ構造
JP3249496B2 (ja) 半導体装置及び半導体装置の製造方法
US8357585B2 (en) Semiconductor device and method of manufacturing the same
US6545856B1 (en) Method of fabrication of a ferro-electric capacitor and method of growing a PZT layer on a substrate
KR19990013720A (ko) 강유전체 캐패시터와 그 제조 방법 및 그 캐패시터를이용한 메모리셀
JP2001007299A (ja) 多層状電極の鉛ゲルマネート強誘電体構造およびその堆積方法
JPH1012832A (ja) 強誘電体キャパシタの作製方法及び強誘電体メモリ装置の製造方法
US6297085B1 (en) Method for manufacturing ferroelectric capacitor and method for manufacturing ferroelectric memory
JP2000349245A (ja) 誘電体キャパシタおよびメモリならびにそれらの製造方法
US6472229B1 (en) Method for manufacturing a ferroelectric capacitor having improved polarization characteristics and a method for manufacturing a ferroelectric memory device incorporating such capacitor
JPH10173140A (ja) 強誘電体キャパシタの製造方法及び強誘電体メモリ装置の製造方法
JPH08222711A (ja) 強誘電体キャパシタと、強誘電体キャパシタ及び強誘電体膜の形成方法
JP2001326337A (ja) 誘電体膜の製造方法、キャパシタの製造方法および半導体装置の製造方法
JP2001085642A (ja) 半導体装置およびその製造方法
JP3294214B2 (ja) 薄膜キャパシタ
JPH06177347A (ja) 半導体装置および半導体装置の製造方法
JPH08340084A (ja) 誘電体薄膜の製造方法および該製造方法によって作製された誘電体薄膜
JP4315676B2 (ja) 半導体記憶装置およびその製造方法
US20070158715A1 (en) Ferroelectric capacitor and method for fabricating the same
JP2008166486A (ja) 半導体記憶素子
KR100490174B1 (ko) Pzt박막의 강유전 특성이 향상된 반도체 소자와 그 제조방법
JP3720270B2 (ja) 酸化物結晶質膜の製造方法
JPH10242308A (ja) 誘電体素子、誘電体素子の製造方法、半導体メモリ、半導体メモリの製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20031007