JP2000349245A - 誘電体キャパシタおよびメモリならびにそれらの製造方法 - Google Patents

誘電体キャパシタおよびメモリならびにそれらの製造方法

Info

Publication number
JP2000349245A
JP2000349245A JP11155391A JP15539199A JP2000349245A JP 2000349245 A JP2000349245 A JP 2000349245A JP 11155391 A JP11155391 A JP 11155391A JP 15539199 A JP15539199 A JP 15539199A JP 2000349245 A JP2000349245 A JP 2000349245A
Authority
JP
Japan
Prior art keywords
electrode
layer
oxygen
dielectric
metal element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11155391A
Other languages
English (en)
Inventor
Kenji Katori
健二 香取
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP11155391A priority Critical patent/JP2000349245A/ja
Priority to US09/584,140 priority patent/US6307731B1/en
Priority to TW089110698A priority patent/TW452966B/zh
Priority to KR1020000030457A priority patent/KR20010020948A/ko
Publication of JP2000349245A publication Critical patent/JP2000349245A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】 【課題】 微細加工が容易な誘電体キャパシタおよびメ
モリならびにそれらの製造方法を提供する。 【解決手段】 下地部１１の上に下部電極１２，誘電体
膜１３および上部電極１４を順次備える。下部電極１２
は下地部１１の側から順にＩｒＨｆを含む密着層１２
ｃ，Ｉｒを含む貴金属層１２ｄ，ＩｒＨｆＯを含む酸素
含有層１２ａ，Ｉｒを含む貴金属層１２ｂを有する。上
部電極１４は誘電体膜１３の側から順にＩｒを含む貴金
属層１４ｂ，ＩｒＨｆＯを含む酸素含有層１４ａを有す
る。上部電極１４，下部電極１２に白金を用いていない
ので微細加工が容易となっている。また、誘電体膜１３
の結晶化あるいは結晶成長を行う前に上部電極１４につ
いて成膜を行い、エッチング加工で成形することができ
る。よって、表面が滑らかな状態で加工することもで
き、微細加工がより容易となる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、下地部により支持
されると共に、下地部の側から第１の電極，誘電体膜お
よび第２の電極が順に形成された誘電体キャパシタおよ
びメモリならびにそれらの製造方法に関する。
【０００２】
【従来の技術】強誘電体メモリは強誘電体膜の高速な分
極反転とその残留分極を利用する高速書き換えが可能な
不揮発メモリである。従来、この強誘電体メモリとして
は、例えば、誘電体キャパシタとトランジスタとが基板
面方向に対して平行に配列されたものが知られている。
例えば、このような強誘電体メモリにおいて誘電体キャ
パシタは、基板の上に絶縁膜を介して、チタン（Ｔｉ）
よりなる密着層，白金（Ｐｔ）よりなる下部電極層，ビ
スマス（Ｂｉ）含有層状構造酸化物またはＰｂＴｉＯ3
とＰｂＺｒＯ3 との固溶体であるＰＺＴよりなる強誘電
体膜および白金よりなる上部電極層が順次積層された構
造を有している。
【０００３】また、情報記録密度を増加させる場合に
は、トランジスタと強誘電体キャパシタとが基板上に積
層して配置されるいわゆるスタック型キャパシタが知ら
れている。この強誘電体メモリでは、例えば、トランジ
スタと強誘電体キャパシタの下部電極とがシリコン（Ｓ
ｉ）よりなるプラグ層により電気的に接続されると共
に、強誘電体キャパシタの下部電極に元素の拡散を防止
する拡散防止層が設けられる。この拡散防止層というの
は、強誘電体膜を形成する際に行われる６００℃〜８０
０℃程度の高温での熱処理により、プラグ層からシリコ
ンが下部電極に拡散してその上層部において酸化され下
部電極の導電性が失われたり、更にシリコンが強誘電体
膜に拡散してキャパシタ特性が著しく劣化してしまうこ
とを防止するためのものである。例えば、このような強
誘電体メモリとしては、従来、イリジウム（Ｉｒ）とハ
フニウム（Ｈｆ）と酸素（Ｏ）とを含む拡散防止層を下
部電極に形成したものが報告されている（特開平１０−
２４２４０９号公報参照）。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
強誘電体キャパシタでは電極材料に白金が用いられてい
たので、微細加工が難しいという問題があった。そこ
で、加工の容易な他の電極材料を用いることが求められ
るが、特に上部電極は、基板の上に下部電極、強誘電体
膜、上部電極と積層して形成するので、製造工程上、下
部電極および誘電体膜に与える影響が大きく、それらと
の関係から電極材料についても求められる条件があり、
従来の材料では不十分であった。
【０００５】例えば、下部電極に拡散防止層を含め白金
または金（Ａｕ）以外の貴金属を用いる場合には、トラ
ンジスタの機能を回復させるための水素熱処理（フォー
ミングガスアニール）により強誘電体膜の特性が劣化し
てしまうが、これは強誘電体膜を形成する際に生じた貴
金属酸化物が水素熱処理により還元されることが影響し
ていると考えられ、そのような劣化を防止するには、強
誘電体膜の形成の際に生じた貴金属酸化物を水素熱処理
の前に還元することが有効であると考えられる。そのた
め、上部電極を構成する材料としても、不活性ガス雰囲
気中における熱処理により良好な特性が得られるものが
望ましい。
【０００６】また、従来は、強誘電体膜の結晶を十分に
成長させてから上部電極を成膜し、エッチングにより成
形して強誘電体キャパシタを形成しているが、上部電極
も強誘電体膜も純粋な反応性イオンエッチング（Reacti
ve Ion Etching；ＲＩＥ）法が不可能な場合が多く、エ
ッチング加工にはスパッタエッチングの要素も導入され
ることになる。その場合、表面粗さが大きいと下地にま
でその表面粗さが転写されてしまうので、エッチングは
強誘電体膜の結晶を成長させる前の表面状態が良好な段
階で行うことが望ましく、上部電極の材料としては、強
誘電体膜の結晶を成長させる前に上部電極を成膜して結
晶を成長させても良好な特性が得られるものが求められ
る。なお、従来の電極材料のなかでは白金のみが強誘電
体膜の結晶化度の低い状態で上部電極を成膜し結晶成長
させることができるが、この方法で製造した強誘電体キ
ャパシタは、トランジスタの機能を回復させるための水
素熱処理により完全にショートしてしまうので実際への
応用は難しい。
【０００７】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、容易に微細加工をすることができる
誘電体キャパシタおよびメモリならびにそれらの製造方
法を提供することにある。
【０００８】
【課題を解決するための手段】本発明による誘電体キャ
パシタは、下地部により支持されると共に、下地部の側
から第１の電極，誘電体膜および第２の電極が順に形成
されたものであって、第２の電極は、白金，イリジウ
ム，ルテニウム，ロジウムおよびパラジウムからなる貴
金属元素群のうちの少なくとも１種と、ハフニウム，タ
ンタル，ジルコニウム，ニオブ，バナジウム，モリブデ
ン，タングステンおよび希土類元素からなる遷移金属元
素群のうちの少なくとも１種と、酸素とからなる酸素含
有材料を含む第２電極酸素含有層を備えると共に、この
酸素含有材料の組成式は貴金属元素群の元素をＭI とし
遷移金属元素群の元素をＭIIとするとＭIaＭIIb Ｏc で
表され、その組成範囲は原子％で９０≧ａ≧４，１５≧
ｂ≧２，ｃ≧４，ａ＋ｂ＋ｃ＝１００であるものであ
る。
【０００９】本発明によるメモリは、下地部により支持
され、かつ下地部の側から第１の電極，誘電体膜および
第２の電極が順に形成された誘電体キャパシタを有する
ものであって、第２の電極は、白金，イリジウム，ルテ
ニウム，ロジウムおよびパラジウムからなる貴金属元素
群のうちの少なくとも１種と、ハフニウム，タンタル，
ジルコニウム，ニオブ，バナジウム，モリブデン，タン
グステンおよび希土類元素からなる遷移金属元素群のう
ちの少なくとも１種と、酸素とからなる酸素含有材料を
含む第２電極酸素含有層を備えると共に、この酸素含有
材料の組成式は貴金属元素群の元素をＭI とし遷移金属
元素群の元素をＭIIとするとＭIaＭIIbＯc で表され、
その組成範囲は原子％で９０≧ａ≧４，１５≧ｂ≧２，
ｃ≧４，ａ＋ｂ＋ｃ＝１００であるものである。
【００１０】本発明による誘電体キャパシタの製造方法
は、下地部により支持されると共に、下地部の側から第
１の電極，誘電体膜および第２の電極が順に形成された
誘電体キャパシタを製造するものであって、第２の電極
を形成する工程として、白金，イリジウム，ルテニウ
ム，ロジウムおよびパラジウムからなる貴金属元素群の
うちの少なくとも１種と、ハフニウム，タンタル，ジル
コニウム，ニオブ，バナジウム，モリブデン，タングス
テンおよび希土類元素からなる遷移金属元素群のうちの
少なくとも１種と、酸素とからなり、組成式が貴金属元
素群の元素をＭIとし遷移金属元素群の元素をＭIIとす
るとＭIaＭIIb Ｏc で表され、その組成範囲は原子％で
９０≧ａ≧４，１５≧ｂ≧２，ｃ≧４，ａ＋ｂ＋ｃ＝１
００である酸素含有材料を用いて第２電極用の第１層を
成膜する工程を含むものである。
【００１１】本発明によるメモリの製造方法は、下地部
により支持され、かつ下地部の側から第１の電極，誘電
体膜および第２の電極が順に形成された誘電体キャパシ
タを有するメモリを製造するものであって、第２の電極
を形成する工程として、白金，イリジウム，ルテニウ
ム，ロジウムおよびパラジウムからなる貴金属元素群の
うちの少なくとも１種と、ハフニウム，タンタル，ジル
コニウム，ニオブ，バナジウム，モリブデン，タングス
テンおよび希土類元素からなる遷移金属元素群のうちの
少なくとも１種と、酸素とからなり、組成式が貴金属元
素群の元素をＭIとし遷移金属元素群の元素をＭIIとす
るとＭIaＭIIb Ｏc で表され、その組成範囲は原子％で
９０≧ａ≧４，１５≧ｂ≧２，ｃ≧４，ａ＋ｂ＋ｃ＝１
００である酸素含有材料を用いて第２電極用の第１層を
成膜する工程を含むものである。
【００１２】本発明による誘電体キャパシタでは、第２
の電極の構成材料として酸素含有材料ＭIaＭIIb Ｏc を
用いているので、精密加工が容易となっている。
【００１３】本発明によるメモリは、本発明の誘電体キ
ャパシタを備えたものである。
【００１４】本発明による誘電体キャパシタの製造方法
では、第２の電極を形成する工程において、酸素含有材
料ＭIaＭIIb Ｏc を用いて第２電極用の第１層が形成さ
れる。
【００１５】本発明によるメモリの製造方法は、本発明
の誘電体キャパシタの製造方法を含むものである。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
【００１７】（第１の実施の形態）図１は本発明の第１
の実施の形態に係る誘電体キャパシタ１０の構成を表す
ものである。この誘電体キャパシタ１０は、例えば、シ
リコンよりなるまたは二酸化ケイ素（ＳｉＯ2 ）などの
絶縁材料よりなる下地部１１の一面に、第１の電極であ
る下部電極１２と、誘電体膜１３と、第２の電極である
上部電極１４とが下地部１１の側からこの順に積層され
た構造を有している。すなわち、この誘電体キャパシタ
１０は、下地部１１により支持されており、誘電体膜１
３に下部電極１２と上部電極１４とがそれぞれ接続され
たものである。
【００１８】下部電極１２は、例えば、厚さ２００ｎｍ
の貴金属層１２ａと、この貴金属層１２ａと下地部１１
との間に設けられた厚さ２０ｎｍの密着層１２ｂとを有
している。貴金属層１２ａは、例えば、白金，イリジウ
ム，ルテニウム（Ｒｕ），ロジウム（Ｒｈ）およびパラ
ジウム（Ｐｄ）からなる貴金属元素群のうちの少なくと
も１種を主として含んでいる。なお、これら貴金属元素
群に含まれる元素を表１に元素記号で示す。
【００１９】
【表１】
【００２０】密着層１２ｂは、下地部１１との密着性を
高めるためのものであり、例えば、チタン，ジルコニウ
ム，ハフニウム，タンタル，ニオブ，クロム（Ｃｒ），
モリブデンおよびタングステンからなる密着層構成元素
群のうちの少なくとも１種を主として含んでいる。
【００２１】誘電体膜１３は、例えば、厚さが約１７０
ｎｍであり、ビスマスを含有する層状構造酸化物を主と
して含む強誘電体により構成されている。層状構造酸化
物の含有率は８５体積％以上であることが好ましい。こ
れよりも含有率が低いと良好な強誘電体特性を得ること
ができないからである。この層状構造酸化物としては、
例えば、ビスマスと、第１の元素としてのストロンチウ
ム（Ｓｒ），カルシウム（Ｃａ）およびバリウム（Ｂ
ａ）からなる群のうちの少なくとも１種と、第２の元素
としてのタンタル（Ｔａ）およびニオブ（Ｎｂ）からな
る群のうち少なくとも１種と、酸素とからなり、化１に
示した組成式で表されるものが好ましい。また、その組
成範囲はモル比で２．５０≧ｘ≧１．７０，１．２０≧
ｙ≧０．６０，−１．００≧ｚ≧１．００であることが
好ましい。
【００２２】
【化１】Ｂｉx （Ｓｒ，Ｃａ，Ｂａ）y （Ｔａ，Ｎｂ）
2 Ｏ９＋ｚ
【００２３】このような層状構造酸化物について、良好
な強誘電体特性を得ることができるからである。なお、
この層状構造酸化物の結晶構造は、化学量論的な組成に
おいて説明すると、［Ｂｉ２ Ｏ2 ］2+に該当する層
と、［（Ｓｒ，Ｃａ，Ｂａ）1 （Ｔａ，Ｎｂ）2 Ｏ7 ］
2-に該当する層とが交互に積層されたペロブスカイト型
となっている。
【００２４】上部電極１４は、例えば、第２電極酸素含
有層である厚さ約２００ｎｍの酸素含有層１４ａと、こ
の酸素含有層１４ａと誘電体膜１３との間に設けられた
第２電極貴金属層である厚さ約２０ｎｍの貴金属層１４
ｂとを有している。酸素含有層１４ａは、例えば、表１
に示した貴金属元素群のうちの少なくとも１種と、ハフ
ニウム，タンタル，ジルコニウム（Ｚｒ），ニオブ，バ
ナジウム（Ｖ），モリブデン（Ｍｏ），タングステン
（Ｗ）および希土類元素からなる遷移金属元素群のうち
の少なくとも１種と、酸素とからなる酸素含有材料を主
として含んでいる。なお、遷移金属元素群に含まれる元
素を元素記号で表１に合わせて示す。
【００２５】この酸素含有材料の組成式は、貴金属元素
群の元素をＭI とし遷移金属元素群の元素をＭIIとする
と化２に示したように表され、その組成範囲は、原子％
で９０≧ａ≧４，１５≧ｂ≧２，ｃ≧４，ａ＋ｂ＋ｃ＝
１００であることが好ましい。この範囲よりも貴金属元
素ＭI が多い場合には安定な微結晶状態を得ることがで
きず、少ない場合には電気抵抗が大きくなり、しかも結
晶状態が不安定となるからである。また、遷移金属元素
ＭIIおよび酸素の組成がこの範囲の場合において安定な
微結晶状態が得られるからである。
【００２６】
【化２】ＭIaＭIIb Ｏc ＭI ；貴金属元素群の元素 ＭII；遷移金属元素群の元素
【００２７】貴金属層１４ｂは、例えば、表１に示した
貴金属元素群のうちの少なくとも１種を主として含んで
いる。なお、この貴金属層１４ｂは必須の構成要素では
ないが、この貴金属層１４ｂを備えることにより更に安
定した特性を得ることができるので、備えていた方が好
ましい。また、この貴金属層１４ｂは、貴金属元素群の
うち酸素含有層１４ａと異なる貴金属元素を含んでいて
もよいが、酸素含有層１４ａと同一の貴金属元素を含む
ように構成されることが好ましい。製造装置を簡素化す
ることができ、生産性を向上させることができるからで
ある。
【００２８】この誘電体キャパシタ１０は、次のように
して製造することができる。
【００２９】図２はその製造工程を表すものである。ま
ず、下地部１１の上に、例えば、第１の電極を形成する
工程として、スパッタリング法により、上述した密着層
構成元素群のうちの少なくとも１種を用いて下部電極用
の第１層を約２０ｎｍの厚さで成膜し、この第１層の上
に、上述した貴金属元素群のうちの少なくとも１種を用
いて下部電極用の第２層を約２００ｎｍの厚さで成膜す
る（ステップＳ１０１）。なお、これら第１層は密着層
１２ｂを構成することとなるものであり、第２層は貴金
属層１２ａを構成することとなるものである。
【００３０】次いで、下部電極用の第２層の上に、誘電
体膜１３を形成する工程として、例えば、ゾル・ゲル法
により、上述した層状構造酸化物を含む非晶質状あるい
は微結晶状の誘電体前駆体膜を成膜する（ステップＳ１
０２）。具体的には、例えば、ビスマスと上述した第１
の元素および第２の元素とを含むゾルゲル溶液をスピン
コート法により第２の層の上に塗布したのち、酸素含有
雰囲気において急速熱処理（ＲＴＡ；Rapid Thermal An
nealing ）を行う。続いて、同じく誘電体膜１３を形成
する工程として、例えば、酸素含有雰囲気中において７
５０℃程度の温度で加熱処理を行い誘電体前駆体膜を結
晶化あるいは結晶成長させる（ステップＳ１０３）。
【００３１】誘電体前駆体膜を結晶化あるいは結晶成長
させたのち、その上に、例えば、スパッタリング法によ
り、上述した貴金属元素群のうちの少なくとも１種を用
いて上部電極用の第２層を約２０ｎｍの厚さで成膜し、
この第１層の上に、上述した酸素含有材料ＭIaＭIIb Ｏ
c を用いて酸素を含む上部電極用の第１層を約２００ｎ
ｍの厚さで成膜する（ステップＳ１０４）。なお、これ
ら第２層は貴金属層１４ｂを構成することとなるもので
あり、第１層は酸素含有層１４ａを構成することとなる
ものである。
【００３２】上部電極用の第２層および第１層をそれぞ
れ成膜したのち、不活性ガス雰囲気中において熱処理を
行う（ステップＳ１０５）。不活性ガスとしては、窒素
ガス（Ｎ2 ）、またはアルゴン（Ａｒ）ガスあるいはヘ
リウム（Ｈｅ）ガスなどの希ガス、またはそれらのうち
の２種以上を混合した混合ガスのいずれを用いてもよ
い。そののち、上部電極用の第１層，第２層、誘電体前
駆体膜および下部電極用の第２層，第１層をエッチング
によりそれぞれ所定の形状に成形する（ステップＳ１０
６）。なお、ここでは、上部電極用の第１層を酸素含有
材料ＭIaＭIIb Ｏc により形成しているので、微細加工
が容易となっている。これにより、図１に示した誘電体
キャパシタ１０が形成される。
【００３３】この誘電体キャパシタ１０は、また、次の
ようにしても製造することができる。
【００３４】図３は他の製造工程を表すものである。ま
ず、例えば、先の製造方法と同様にして、下地部１１の
上に下部電極用の第１の層および第２の層を順次積層し
て成膜したのち（ステップＳ１０１）、その上に非晶質
状あるいは微結晶状の誘電体前駆体膜を成膜する（ステ
ップＳ１０２）。
【００３５】次いで、例えば、誘電体前駆体膜の上に、
先の製造方法と同様にして、上部電極用の第２層および
第１層を順次積層して成膜する（ステップＳ１１１）。
そののち、例えば、上部電極用の第１層，第２層、誘電
体前駆体膜および下部電極用の第２層，第１層をエッチ
ングによりそれぞれ所定の形状に成形する（ステップＳ
１１２）。エッチングにより成形したのち、例えば、先
の製造方法と同様にして、誘電体前駆体膜を結晶化ある
いは結晶成長させる（ステップＳ１１３）。これによ
り、図１に示した誘電体キャパシタ１０が形成される。
【００３６】すなわち、誘電体前駆体膜を結晶化あるい
は結晶成長させる前に、上部電極用の第２層および第１
層をそれぞれ成膜し、エッチングして成形するようにし
てもよい。これにより、誘電体前駆体膜を結晶化あるい
は結晶成長させてからエッチングする場合に比べて、上
部電極用の第１層の表面が滑らかな状態となり、エッチ
ングにより露出される下地部１１の表面も良好な状態と
なる。
【００３７】この誘電体キャパシタ１０は次のように作
用する。
【００３８】この誘電体キャパシタ１０では、上部電極
１４と下部電極１２との間に電圧が印加されると、誘電
体膜１３において分極が起こる。ここでは、上部電極１
４が酸素含有材料ＭIaＭIIb Ｏc を用いて構成されてい
るので、上部電極用の第２層および第１層をそれぞれ成
膜したのちに不活性ガス雰囲気中において熱処理を行っ
ても、良好な特性を示す。また、誘電体前駆体膜を結晶
化あるいは結晶成長させる前に上部電極用の第２層およ
び第１層を成膜しても、良好な特性を示す。
【００３９】このように本実施の形態によれば、酸素含
有材料ＭIaＭIIb Ｏc を用いて上部電極１４を形成する
ようにしたので、上部電極１４の微細加工が容易とな
り、素子の微細化を図ることができる。また、誘電体前
駆体膜を結晶化あるいは結晶成長させる前に上部電極用
の第１層を成膜するようにしても、良好な特性を得るこ
とができる。よって、成形時のエッチングで露出させる
下地部１１の表面を滑らかにすることができ、微細加工
が容易となる。
【００４０】また、酸素含有層１４ａと誘電体膜１３と
の間に貴金属層１４ｂを設けるようにすれば、ばらつき
の少ない安定した特性を得ることができる。
【００４１】なお、この誘電体キャパシタ１０は、例え
ば、メモリの一部として次のようにして用いられる。
【００４２】図４は誘電体キャパシタを用いたメモリの
一例を表したものである。このメモリは、本実施の形態
に係る誘電体キャパシタ１０と、スイッチング用のトラ
ンジスタ２０とから構成されている。トランジスタ２０
は、例えばｐ型シリコンよりなる基板２１の表面に間隔
を開けて形成されたｎ+ 層よりなるソース領域２２とｎ
+ 層よりなるドレイン領域２３とを有している。ソース
領域２２とドレイン領域２３との間の基板２１の表面に
は、間隔を開けて形成されたｎ- 層よりなるＬＤＤ領域
２４，２５がソース領域２２およびドレイン領域２３に
それぞれ隣接されて形成されている。ソース領域２２と
ドレイン領域２３との間の基板１１の表面上には、ゲー
ト絶縁膜２６を介してワード線としてのゲート電極２７
が形成されている。ゲート電極２７の側面部には絶縁材
料よりなるゲート側壁２８が形成されている。なお、ト
ランジスタ２０の周りには、基板２１の表面に素子分離
用のフィールド酸化膜３１が形成されている。
【００４３】トランジスタ２０の上には、層間絶縁膜３
２を介して誘電体キャパシタ１０が形成されている。す
なわち、層間絶縁膜３２を介して下部電極１２，誘電体
膜１３および上部電極１４が順次積層されている。トラ
ンジスタ２０のソース領域２２と誘電体キャパシタ１０
の下部電極１２（具体的には密着層１２ｃ）とは、層間
絶縁膜３２に設けられたコンタクトホール３２ａを介し
て電気的に接続されている。コンタクトホール３２ａに
は、多結晶シリコンまたはタングステンなどよりなるプ
ラグ層３３が埋め込まれている。すなわち、ここでは、
層間絶縁膜３２およびプラグ層３３が下地部１１に該当
している。なお、誘電体キャパシタ１０の上には、絶縁
膜３４が形成されている。
【００４４】このメモリは、次のようにして製造するこ
とができる。
【００４５】まず、基板２１の表面に適宜な方法により
トランジスタ２０を形成したのち、その上に、ＣＶＤ
（Chemical Vapor Deposition ）法などにより層間絶縁
膜３２を形成する。次いで、この層間絶縁膜３２を選択
的にエッチングしてコンタクトホール３２ａを形成し、
トランジスタ２０のソース領域２２を露出させる。続い
て、このコンタクトホール３２ａにプラグ層３３を埋め
込み、プラグ層３３をソース領域２１に接続させる。そ
ののち、プラグ層３３の上に、誘電体キャパシタ１０を
上述したようにして形成し、下部電極１２をプラグ層３
３に接続させる。誘電体キャパシタ１０を形成したの
ち、水素含有雰囲気中において水素熱処理（フォーミン
グガスアニール）を行い、トランジスタ２０の機能を回
復させる。ここでは、上述したように、上部電極１４を
酸素含有材料ＭIaＭIIb Ｏc を用いて形成しているの
で、上部電極用の第１層を成膜してから誘電体前駆体膜
を結晶化あるいは結晶成長させるようにしても、この水
素熱処理により誘電体キャパシタ１０の機能が失われる
ことはない。そののち、表面に、ＣＶＤ法などにより絶
縁膜３４を形成する。これにより、図４に示したメモリ
が形成される。
【００４６】このメモリは、次のように作用する。
【００４７】このメモリでは、トランジスタ２０のゲー
ト電極２７に電圧が加えられると、例えば、トランジス
タ２０のスイッチが“オン”となり、ソース領域２２と
ドレイン領域２３との間に電流が流れる。これにより、
プラグ層３３を介して誘電体キャパシタ１０に電流が流
れ、上部電極１４と下部電極１２との間に電圧が加えら
れる。誘電体キャパシタ１０では、電圧が印加されると
誘電体膜１３において分極がおこる。これにより“１”
または“０”のデータの記憶あるいは読み出しが行われ
る。
【００４８】このようにこのメモリおよびその製造方法
によれば、本実施の形態に係る誘電体キャパシタ１０を
用いるようにしたので、良好な特性を得ることができる
と共に、微細加工が容易となり、素子の微細化を図るこ
とができる。
【００４９】（第２の実施の形態）図５は本実施の形態
に係る誘電体キャパシタ４０の構成を表すものである。
この誘電体キャパシタ４０は、下部電極４２の構成が異
なることを除き、第１の実施の形態と同一の構成を有し
ている。よって、ここでは、同一の構成要素には同一の
符号を付し、その詳細な説明は省略する。
【００５０】下部電極４２は、例えば、下地部１１と誘
電体膜１３との間に設けられた厚さ約１００ｎｍの第１
電極酸素含有層である酸素含有層４２ａと、この酸素含
有層４２ａと下地部１１との間に設けられた厚さ約２０
ｎｍの第１電極貴金属層である貴金属層４２ｂと、この
貴金属層４２ｂと下地部１１との間に設けられた厚さ約
２０ｎｍの密着層４２ｃとを有している。また、この下
部電極４２は、例えば、酸素含有層４２ａと誘電体膜１
３との間に設けられた厚さ約２０ｎｍの他の第１電極貴
金属層である貴金属層４２ｄを有している。
【００５１】酸素含有層４２ａは、下地部１１または誘
電体膜１３との間において元素が拡散するのを防止する
機能を備えており、例えば、表１に示した貴金属元素群
のうちの少なくとも１種と、表１に示した遷移金属元素
群のうちの少なくとも１種と、酸素とからなる酸素含有
材料を主として含んでいる。この酸素含有材料の組成式
は、貴金属元素群の元素をＭIII とし遷移金属元素群の
元素をＭIVとすると化３に示したように表され、その組
成範囲は、上部電極１４の酸素含有層１４ａと同様に、
原子％で９０≧ｄ≧４，１５≧ｅ≧２，ｆ≧４，ｄ＋ｅ
＋ｆ＝１００であることが好ましい。なお、この組成
は、酸素含有層１４ａと同一であってもよいが、異なっ
ていてもよい。
【００５２】
【化３】ＭIIIdＭIVe Ｏf ＭIII ；貴金属元素群の元素 ＭIV ；遷移金属元素群の元素
【００５３】貴金属層４２ｂは、密着層４２ｃの変質を
防止して密着性を確保する機能を備えており、例えば、
表１に示した貴金属元素群のうちの少なくとも１種を主
として含んでいる。なお、この貴金属層４２ｂは、貴金
属元素群のうち酸素含有層４２ａと異なる貴金属元素を
含んでいてもよいが、酸素含有層４２ａと同一の貴金属
元素を含むように構成されることが好ましい。製造装置
を簡素化することができ、生産性を向上させることがで
きるからである。
【００５４】密着層４２ｃは、例えば、第１の実施の形
態において説明した密着層構成元素群のうちの少なくと
も１種を主として含んでいてもよいが、表１に示した貴
金属元素群のうちの少なくとも１種と、表１に示した遷
移金属元素群のうちの少なくとも１種とからなる合金を
主として含むように構成されていてもよい。このような
合金を主として含むように構成するようにすれば、下部
電極４２の他の層と構成元素に共通性を持たせることが
できるので、生産性を向上させることができるからであ
る。
【００５５】この合金の組成式は、貴金属元素群の元素
をＭV とし遷移金属元素群の元素をＭVIとすると化４に
示したように表され、その組成範囲は、原子％で９７≧
ｇ≧９０，１０≧ｈ≧３，ｇ＋ｈ＝１００であることが
好ましい。この範囲よりも貴金属元素ＭV が多い場合に
は十分な密着性を得ることができず、遷移金属元素ＭVI
が多い場合には遷移金属元素ＭVIの選択酸化により表面
性の劣化および密着性の低下が見られるからである。
【００５６】
【化４】ＭVgＭVIh ＭV ；貴金属元素群の元素 ＭVI；遷移金属元素群の元素
【００５７】また、この合金の更に好ましい組成範囲
は、原子％で９５≧ｄ≧９１，９≧ｅ≧５，ｄ＋ｅ＝１
００であり、この範囲において更に良好な表面性および
密着性を得ることができる。なお、この合金は結晶質と
なっている。ちなみに、この合金は、酸素含有層４２ａ
または貴金属層４２ｂと異なる貴金属元素ＭV を含んで
いてもよく、酸素含有層４２ａと異なる遷移金属元素Ｍ
VIを含んでいてもよいが、上述したように、生産性の面
からはそれらと同一の元素を含むように構成されること
が好ましい。
【００５８】貴金属層４２ｄは、例えば、表１に示した
貴金属元素群のうちの少なくとも１種を主として含んで
いる。この貴金属層４２ｄは、酸素含有層４２ａよりも
元素の拡散が起こりやすくなっており、誘電体膜１３を
形成する際に結晶が良好に成長するように補助する機能
を備えている。なお、この貴金属層４２ｄは備えていな
くてもよいが、備えていた方が誘電体膜１３の結晶状態
を良好とすることができ、特性を向上させることができ
るので好ましい。ちなみに、この貴金属層４２ｄは、貴
金属元素群のうち酸素含有層４２ａ，貴金属層４２ｂお
よび密着層４２ｃと異なる貴金属元素を含んでいてもよ
いが、生産性の面からはそれらと同一の貴金属元素を含
むように構成されることが好ましい。
【００５９】このような構成を有する誘電体キャパシタ
４０は、次のようにして製造することができる。
【００６０】図６はその製造工程を表すものである。ま
ず、下地部１１の上に、例えば、第１の電極を形成する
工程として、スパッタリング法により、上述した合金Ｍ
VgＭVIh を用いて下部電極用の第１層を約２０ｎｍの厚
さで成膜し、この第１層の上に、上述した貴金属元素群
のうちの少なくとも１種を用いて下部電極用の第２層を
約２０ｎｍの厚さで成膜し、この第２層の上に、上述し
た酸素含有材料ＭIIIdＭIVe Ｏf を用いて酸素を含む下
部電極用の第３層を約１００ｎｍの厚さで成膜し、この
第３層の上に、上述した貴金属元素群のうちの少なくと
も１種を用いて下部電極用の第４層を約２０ｎｍの厚さ
で成膜する（ステップＳ２０１）。なお、下部電極用の
第１層は密着層４２ｃを構成することとなるものであ
り、下部電極用の第２層は貴金属層４２ｂを構成するこ
ととなるものであり、下部電極用の第３層は酸素含有層
４２ａを構成することとなるものであり、下部電極用の
第４層は貴金属層４２ｄを構成することとなるものであ
る。
【００６１】次いで、第４層の上に、誘電体膜１３を形
成する工程として、第１の実施の形態と同様にして、非
晶質状あるいは微結晶状の誘電体前駆体膜を成膜する
（ステップＳ２０２）。すなわち、第４層の上にゾルゲ
ル溶液を塗布し、酸素含有雰囲気において急速熱処理を
行う。なお、この酸素熱処理により、下部電極用の第１
層，第２層，第３層および第４層のうちの一部が酸化さ
れる。
【００６２】続いて、同じく誘電体膜１３を形成する工
程として、例えば、不活性ガス雰囲気中において加熱処
理を行い誘電体前駆体膜を結晶化あるいは結晶成長させ
る（ステップＳ２０３）。これにより、この工程の後で
水素熱処理を行っても誘電体膜１３の特性劣化は防止さ
れる。ステップＳ２０２の酸素熱処理において下部電極
用の第１層，第２層，第３層および第４層のうちの一部
に生成した酸化物がこの不活性ガス熱処理により還元さ
れ、水素熱処理では還元されないと考えられるからであ
る。なお、誘電体膜１３の特性劣化を十分に防止するに
は、不活性ガス熱処理をステップＳ２０２における酸素
熱処理時以上の温度で行うことが好ましい。また、ここ
では、第１層と第３層との間に上述した貴金属元素群の
うちの少なくとも１種を用いた第２層を形成しているの
で、この不活性ガス熱処理を行っても第１層の変質が防
止され密着性が確保される。
【００６３】不活性ガス熱処理を行ったのち、誘電体前
駆体膜の上に、例えば、第１の実施の形態と同様にし
て、上部電極用の第２層および第１層を順次積層して成
膜し（ステップＳ２０４）、不活性ガス雰囲気中におい
て熱処理を行う（ステップＳ２０５）。そののち、第１
の実施の形態と同様にして、上部電極用の第１層，第２
層、誘電体前駆体膜および下部電極用の第４層，第３
層，第２層，第１層をエッチングによりそれぞれ所定の
形状に成形する（ステップＳ２０６）。なお、ここで
は、上部電極用の第１層に加えて下部電極用の第３層も
酸素含有材料ＭIIIdＭ IVe Ｏf により形成しているの
で、微細加工が更に容易となっている。これにより、図
５に示した誘電体キャパシタ４０が形成される。
【００６４】この誘電体キャパシタ１０は、また、次の
ようにしても製造することができる。
【００６５】図７は他の製造工程を表すものである。ま
ず、例えば、先の製造方法と同様にして、下地部１１の
上に下部電極用の第１層，第２層，第３層および第４層
を順次積層して成膜する（ステップＳ２０１）。次い
で、この第４層の上に、誘電体膜１３を形成する工程と
して、先の製造方法と同様にして誘電体前駆体膜を成膜
する（ステップＳ２０２）。その際の酸素熱処理によ
り、下部電極用の第１層，第２層，第３層および第４層
のうちの一部が酸化される。
【００６６】続いて、同じく誘電体膜１３を形成する工
程として、例えば、水素ガス（Ｈ2），一酸化炭素ガス
（ＣＯ）またはメタンガス（ＣＨ4 ）などを含む還元性
ガス雰囲気中において還元熱処理を行う（ステップＳ２
１１）。これにより、ステップＳ２０２の酸素熱処理に
おいて下部電極用の第１層，第２層，第３層および第４
層のうちの一部に生成した酸化物が還元され、この工程
の後で水素熱処理を行っても誘電体膜１３の特性劣化が
防止される。なお、この還元熱処理は、先の製造方法に
おける不活性ガス熱処理（ステップＳ２０３）よりも低
温で行うことができるので、先の製造方法よりも安定し
た特性が得られ、生産性も向上する。
【００６７】還元熱処理を行ったのち、同じく誘電体膜
１３を形成する工程として、必要に応じ、還元熱処理に
おいて還元された物質が酸化を起こす温度よりも低い温
度で酸素含有雰囲気中により他の酸素熱処理を行う（ス
テップＳ２１２）。これにより、誘電体前駆体膜に酸素
が補充され、誘電体膜１３の特性が改善される。なお、
この酸素熱処理は行わなくてもよい。
【００６８】必要に応じて酸素熱処理を行ったのち、同
じく誘電体膜１３を形成する工程として、例えば、不活
性ガス雰囲気中において加熱処理を行い誘電体前駆体膜
を結晶化あるいは結晶成長させる（ステップＳ２１
３）。この熱処理を酸素含有雰囲気中ではなく不活性ガ
ス雰囲気中において行うのは、この工程において下部電
極用の第１層，第２層，第３層および第４層のうちの一
部が再び酸化されないようにするためである。なお、不
活性ガス熱処理の温度は、先の製造方法と異なり、ステ
ップＳ２０２における酸素熱処理時以上の温度で行う必
要はない。下部電極用の第１層，第２層，第３層および
第４層のうちの一部に生成した酸化物はステップＳ２１
３の還元熱処理により既に還元されているからである。
【００６９】また、ここでも、下部電極用の第１層と第
３層との間に上述した貴金属元素群のうちの少なくとも
１種により第２層を形成しているので、還元熱処理およ
び不活性ガス熱処理を行っても第１層の変質が防止され
密着性が確保される。
【００７０】不活性ガス熱処理を行ったのち、先の製造
方法と同様に、誘電体前駆体膜の上に上部電極用の第２
層および第１層を順次積層して成膜し（ステップＳ２０
４）、不活性ガス雰囲気中において熱処理を行う（ステ
ップＳ２０５）。そののち、先の製造方法と同様に、上
部電極用の第１層，第２層、誘電体前駆体膜および下部
電極用の第４層，第３層，第２層，第１層をエッチング
によりそれぞれ所定の形状に成形する（ステップＳ２０
６）。これにより、図５に示した誘電体キャパシタ４０
が形成される。
【００７１】なお、本実施の形態においても第１の実施
の形態と同様に、誘電体前駆体膜を結晶化あるいは結晶
成長させる前に、上部電極用の第２層および第１層をそ
れぞれ成膜し、エッチングして成形するようにしてもよ
い。
【００７２】図８はその製造工程を表すものである。す
なわち、まず、先の製造方法と同様にして下地部１１の
上に下部電極用の第１層，第２層，第３層および第４層
を順次積層して成膜し（ステップＳ２０１）、その上に
非晶質状あるいは微結晶状の誘電体前駆体膜を成膜する
（ステップＳ２０２）。次いで、この誘電体前駆体膜の
上に、例えば、先の製造方法と同様にして上部電極用の
第２層および第１層を順次積層して成膜し（ステップＳ
２２１）、上部電極用の第１層，第２層、誘電体前駆体
膜および下部電極用の第４層，第３層，第２層，第１層
をエッチングによりそれぞれ所定の形状に成形する（ス
テップＳ２２２）。続いて、例えば、酸素熱処理時以上
の温度で不活性ガス雰囲気中において不活性ガス熱処理
を行い、誘電体前駆体膜を結晶化あるいは結晶成長させ
る（ステップＳ２２３）。これにより、図５に示した誘
電体キャパシタ４０が形成される。
【００７３】また、図９はその他の製造工程を表すもの
である。すなわち、まず、先の製造方法と同様にして下
地部１１の上に下部電極用の第１層，第２層，第３層お
よび第４層を順次積層して成膜し（ステップＳ２０
１）、その上に非晶質状あるいは微結晶状の誘電体前駆
体膜を成膜したのち（ステップＳ２０２）、例えば、必
要に応じて還元性ガス雰囲気中において還元熱処理を行
う（ステップＳ２３１）。なお、この還元熱処理は、誘
電体前駆体膜を複数層に分けて成膜する場合には、１層
を成膜する度に行うようにしてもよい。これは、非晶質
状の誘電体前駆体膜を成膜する場合において特に有効で
ある。
【００７４】次いで、必要に応じて酸素含有雰囲気中に
おいて酸素熱処理を行い、誘電体前駆体膜に酸素を補充
する（ステップＳ２３２）。続いて、誘電体前駆体膜の
上に、例えば、先の製造方法と同様にして上部電極用の
第２層および第１層を順次積層して成膜し（ステップＳ
２３３）、上部電極用の第１層，第２層、誘電体前駆体
膜および下部電極用の第４層，第３層，第２層，第１層
をエッチングによりそれぞれ所定の形状に成形する（ス
テップＳ２３４）。そののち、例えば、不活性ガス雰囲
気中において予備熱処理を行い、誘電体前駆体膜を少し
結晶化させ、あるいは少し結晶成長させる（ステップＳ
２３５）。これは、後続の還元熱処理を誘電体前駆体膜
の結晶化がある程度進んだ状態で行う方が好ましいから
である。予備熱処理を行ったのち、例えば、先の製造方
法と同様にして、還元熱処理を行い（ステップＳ２３
６）、不活性ガス熱処理を行って誘電体前駆体膜を結晶
化あるいは結晶成長させる（ステップＳ２３７）。これ
により、図５に示した誘電体キャパシタ４０が形成され
る。
【００７５】このような誘電体キャパシタ４０は、第１
の実施の形態と同様に作用し、第１の実施の形態と同様
にしてメモリに用いられる。
【００７６】このように本実施の形態によれば、酸素含
有材料ＭIaＭIIb Ｏc を用いて上部電極１４を形成する
ようにしたので、上第１の実施の形態において説明した
効果に加えて、上部電極用の第２層および第１層をそれ
ぞれ成膜したのちに、不活性ガス雰囲気中において熱処
理を行うようにしても、良好な特性を得ることができ
る。よって、誘電体前駆体膜を成膜したのちに不活性ガ
ス熱処理または還元熱処理を行い、トランジスタの機能
を回復するための水素熱処理による特性の劣化を防止す
ることができる。
【００７７】また、酸素含有材料ＭIIIdＭIVe Ｏf を用
いて下部電極４２を形成するようにしたので、下地部１
１および誘電体膜１３との間における元素の拡散を防止
することができ、特性を改善することができると共に、
下部電極４２の微細加工も容易とすることができる。更
に、酸素含有層４２ａと密着層４２ｃとの間に貴金属層
４２ｂを設けるようにしたので、水素熱処理による特性
の劣化を防止するための不活性ガス熱処理または還元熱
処理を行っても、下部電極４２の密着性を確保すること
ができる。加えて、密着層４２ｃが合金ＭVgＭVIh を含
むようにすれば、酸素含有層４２ａおよび貴金属層４２
ｂ，４２ｄと構成元素に共通性を持たせることができ、
生産性を向上させることができる。更にまた、酸素含有
層４２ａと誘電体膜１３との間に貴金属層４２ｄを設け
るようにすれば、誘電体膜１３の特性を向上させること
ができる。
【００７８】
【実施例】更に、本発明の具体的な実施例について図１
乃至図９を参照して詳細に説明する。
【００７９】（第１の実施例）まず、下地部１１をシリ
コンの基板の上に形成された厚さ３０ｎｍの二酸化ケイ
素膜とし、その上に、スパッタリング法により、チタン
を用いた厚さ２０ｎｍの下部電極用の第１層と、白金を
用いた厚さ２００ｎｍの下部電極用の第２層とを順次積
層して成膜した（ステップＳ１０１；図２参照）。
【００８０】次いで、ストロンチウムとビスマスとタン
タルとをＳｒ：Ｂｉ：Ｔａ＝０．８：２．２：２．０の
モル比で含むゾルゲル溶液を用意し、このゾルゲル溶液
を下部電極用の第２層の上にスピンコート法により塗布
したのち、大気中において２５０℃で７分間の加熱を行
い有機溶媒成分を除去し、下記の条件でＲＴＡを行っ
た。
【００８１】これにより、ストロンチウムとビスマスと
タンタルとを含有する層状構造酸化物（以下、ＳＢＴと
言う）が得られた。このＳＢＴは微結晶状であった。そ
ののち、このゾルゲル溶液の塗布からＲＴＡを３回繰り
返して行い、ＳＢＴを主として含む厚さ１７０ｎｍの誘
電体前駆体膜を成膜した（ステップＳ１０２；図２参
照）。
【００８２】続いて、酸素雰囲気中において７５０℃で
１時間の酸素熱処理を行った（ステップＳ１０３；図２
参照）。この酸素熱処理を行ったのち、誘電体前駆体膜
の上に、スパッタリング法により、Ｉｒa Ｈｆb Ｏc を
用いて厚さ２００ｎｍの上部電極用の第１層を成膜し
（ステップＳ１０４；図２参照）、窒素雰囲気中におい
て７５０℃で３０分間の熱処理を行った（ステップＳ１
０５；図２参照）。そののち、エッチングにより成形を
行い（ステップＳ１０６；図２参照）、誘電体キャパシ
タ１０を得た。
【００８３】作製した誘電体キャパシタ１０について強
誘電体特性を測定した。誘電体キャパシタ１０の製造条
件および測定結果を表２にそれぞれ示す。このように、
誘電分極値２Ｐｒは１９μＣ／ｃｍ2 、抗電圧２Ｖｃは
１．８ＶとＳＢＴを用いた誘電体キャパシタとしては良
好な値が得られた。すなわち、Ｉｒa Ｈｆb Ｏc を用い
て上部電極を形成すれば、成膜後の熱処理を不活性ガス
雰囲気中において行っても良好な特性が得られることが
分かった。
【００８４】
【表２】
【００８５】（第２の実施例）上部電極用の第１層を成
膜する前に、誘電体前駆体膜の上に、スパッタリング法
により、イリジウムを用いて厚さ２０ｎｍの上部電極用
の第２層を成膜し、この第２層の上に上部電極用の第１
層を成膜した（ステップＳ１０４；図２参照）ことを除
き、第１の実施例と同一の条件で誘電体キャパシタ１０
を作製した。この誘電体キャパシタ１０についても、第
１の実施例と同様にしてその強誘電体特性を調べた。誘
電体キャパシタ１０の製造条件および測定結果を表２に
それぞれ示す。このように、誘電分極値２Ｐｒは１９μ
Ｃ／ｃｍ2 、抗電圧２Ｖｃは１．８Ｖと良好な値が得ら
れた。なお、本実施例の方が第１の実施例に比べて特性
のばらつきが少なかった。すなわち、上部電極１４の酸
素含有層１４ａと誘電体膜１３との間に貴金属層１４ｂ
を設けることにより、特性のばらつきを改善できること
が分かった。
【００８６】（第３の実施例）まず、下地部１１として
シリコンの基板と、シリコンの基板の上に形成した厚さ
３００ｎｍの二酸化ケイ素膜との２種類を用意し、それ
ぞれの上に、スパッタリング法により、Ｉｒ92Ｈｆ
8 （原子％）を用いた厚さ２０ｎｍの下部電極用の第１
層と、イリジウムを用いた厚さ２０ｎｍの下部電極用の
第２層と、Ｉｒd Ｈｆe Ｏf を用いた厚さ１００ｎｍの
下部電極用の第３層と、イリジウムを用いた厚さ２０ｎ
ｍの下部電極用の第４層とを順次積層して成膜した（ス
テップＳ２０１；図７参照）。
【００８７】次いで、ストロンチウムとビスマスとタン
タルとニオブとをＳｒ：Ｂｉ：Ｔａ：Ｎｂ＝０．８：
２．２：１．７５：０．２５のモル比で含むゾルゲル溶
液を用意し、第１の実施例と同様にして、ストロンチウ
ムとビスマスとタンタルとニオブとを含有する層状構造
酸化物（以下、ＳＢＴＮと言う）を主として含む厚さ１
７０ｎｍの誘電体前駆体膜をそれぞれ成膜した（ステッ
プＳ２０２；図７参照）。なお、ＲＴＡは下記の条件で
行った。
【００８８】続いて、下記の条件で還元熱処理をそれぞ
れ行った（ステップＳ２１１；図７参照）。
【００８９】還元熱処理を行ったのち、窒素雰囲気中に
おいて７５０℃で１時間の不活性ガス熱処理をそれぞれ
行った（ステップＳ２１３；図７参照）。不活性ガス熱
処理を行ったのち、スパッタリング法により、イリジウ
ムを用いた厚さ２０ｎｍの上部電極用の第２層と、Ｉｒ
a Ｈｆb Ｏc を用いた厚さ２００ｎｍの上部電極用の第
１層とを順次積層してそれぞれ成膜した（ステップＳ２
０４；図７参照）。そののち、第１の実施例と同様にし
て、それぞれ窒素雰囲気中において熱処理を行い（ステ
ップＳ２０５；図７参照）、エッチングにより成形した
（ステップＳ２０６；図７参照）。これにより、誘電体
キャパシタ４０をそれぞれ得た。
【００９０】これらの誘電体キャパシタ４０について
も、第１の実施例と同様にしてその強誘電体特性をそれ
ぞれ調べた。誘電体キャパシタ４０の製造条件および測
定結果を表２にそれぞれ示す。下地部１１をシリコンの
基板とした場合も、二酸化ケイ素膜とした場合も共に、
誘電分極値２Ｐｒが１８μＣ／ｃｍ2 、抗電圧２Ｖｃが
２．０ＶとＳＢＴＮを用いた誘電体キャパシタとしては
良好な値が得られた。
【００９１】また、これらの誘電体キャパシタ４０につ
いて下記の条件で水素熱処理をそれぞれ行い、更に、窒
素雰囲気中において４５０℃で３０分間の回復熱処理を
それぞれ行った。
【００９２】そののち、水素熱処理を行った誘電体キャ
パシタ４０について強誘電体特性の測定をそれぞれ行っ
た。それらの結果を同じく表２に示す。下地部１１をシ
リコンの基板とした場合も、二酸化ケイ素膜とした場合
も共に、誘電分極値２Ｐｒが１８μＣ／ｃｍ2 、抗電圧
２Ｖｃが２．０Ｖと水素熱処理前と同一の値が得られ、
水素熱処理を行っても特性が劣化しないことが分かっ
た。すなわち、Ｉｒa Ｈｆb Ｏc を用いて上部電極を形
成すれば、トランジスタの機能を回復するための水素熱
処理を行っても特性の劣化しない誘電体キャパシタを得
られることが分かった。
【００９３】（第４の実施例）まず、下地部１１として
シリコンの基板と、シリコンの基板の上に形成した厚さ
３００ｎｍの二酸化ケイ素膜との２種類を用意し、それ
ぞれの上に、スパッタリング法により、チタンを用いた
厚さ２０ｎｍの下部電極用の第１層と、イリジウムを用
いた厚さ２０ｎｍの下部電極用の第２層と、Ｉｒd Ｈｆ
e Ｏf を用いた厚さ１００ｎｍの下部電極用の第３層
と、イリジウムを用いた厚さ２０ｎｍの下部電極用の第
４層とを順次積層して成膜した（ステップＳ２０１；図
９参照）。
【００９４】次いで、ストロンチウムとビスマスとタン
タルとニオブとをＳｒ：Ｂｉ：Ｔａ：Ｎｂ＝０．８：
２．２：１．７５：０．２５のモル比で含むゾルゲル溶
液を用意し、第１の実施例と同様にして、ＳＢＴＮを主
として含む誘電体前駆体膜をそれぞれ成膜した（ステッ
プＳ２０２；図９参照）。なお、ＲＴＡは下記の条件で
行った。
【００９５】ここで、誘電体前駆体膜の表面状態を走査
電子顕微鏡（ＳＥＭ；Scanning Electron Microscope）
により観察したところ、粒径が約２０ｎｍの細かい結晶
粒の集まりが見られ、表面性は良好であった。また、Ｘ
線回折により同定分析を行ったところ、酸化イリジウム
（ＩｒＯ2 ）の存在が認められた。すなわち、下部電極
用の第２層，第３層および第４層のうちの一部は酸素熱
処理により酸化されていた。
【００９６】続いて、この誘電体前駆体膜の上に、スパ
ッタリング法によりＩｒa Ｈｆb Ｏc を用いた厚さ２０
０ｎｍの上部電極用の第１層をそれぞれ成膜した（ステ
ップＳ２３３；図９参照）。そののち、窒素雰囲気中に
おいて７５０℃で３０分間の予備熱処理をそれぞれ行い
（ステップＳ２３５；図９参照）、下記の条件で還元熱
処理をそれぞれ行った（ステップＳ２３６；図９参
照）。ここで再びＸ線回折により同定分析を行ったとこ
ろ、酸化イリジウムの存在は認められなかった。すなわ
ち、酸素熱処理において下部電極用の第２層，第３層お
よび第４層のうちの一部に生成した酸化物は還元熱処理
により還元されていた。
【００９７】還元熱処理を行ったのち、窒素雰囲気中に
おいて７５０℃で１時間の不活性ガス熱処理をそれぞれ
行った（ステップＳ２３７；図９参照）。ここで再びＳ
ＥＭによる観察を行ったところ、誘電体前駆体膜の結晶
粒は粒径が１００ｎｍ程度まで成長していた。そのの
ち、エッチングによりそれぞれ成形して誘電体キャパシ
タ４０をそれぞれ得た。
【００９８】これらの誘電体キャパシタ４０について
も、第１の実施例と同様にして、強誘電体特性の測定を
それぞれ行った。また、第３の実施例と同様に、水素熱
処理後の強誘電体特性についてもそれぞれ測定した。誘
電体キャパシタ４０の製造条件およびそれらの測定結果
を表２にそれぞれ示す。下地部１１をシリコンの基板と
した場合も、二酸化ケイ素膜とした場合も共に、水素熱
処理前の誘電分極値２Ｐｒが１７μＣ／ｃｍ2 、抗電圧
２Ｖｃが２．０Ｖであり、水素熱処理後の誘電分極値２
Ｐｒが１６μＣ／ｃｍ2 、抗電圧２Ｖｃが２．０Ｖと良
好な値が得られ、ほとんど水素熱処理による劣化は見ら
れなかった。なお、水素熱処理と回復熱処理を数回繰り
返すことにより、劣化の改善が見られた。
【００９９】また、第４の実施例に対する比較例（比較
例１）として、イリジウムを用いて上部電極を形成した
ことを除き、第４の実施例と同一の条件で誘電体キャパ
シタを作製した。この誘電体キャパシタについても、同
様にして強誘電体特性の測定を行った。誘電体キャパシ
タの製造条件および測定結果を表３にそれぞれ示す。こ
の誘電体キャパシタは、水素熱処理後には完全にショー
トしており、特性を測定することができなかった。
【０１００】
【表３】
【０１０１】これにより、Ｉｒa Ｈｆb Ｏc を用いて上
部電極を形成すれば、誘電体前駆体膜の結晶を成長させ
る前に上部電極用の第１層を成膜しても、良好な誘電体
キャパシタを得られることが分かった。
【０１０２】（第５の実施例）上部電極用の第１層を成
膜する前に、誘電体前駆体膜の上に、スパッタリング法
により、イリジウムを用いて厚さ２０ｎｍの上部電極用
の第２層を成膜し、この第２層の上に上部電極用の第１
層を成膜した（ステップＳ２３３；図９参照）ことを除
き、第４の実施例と同一の条件で誘電体キャパシタ４０
をそれぞれ作製した。これらの誘電体キャパシタ４０に
ついても、同様にして強誘電体特性をそれぞれ調べた。
誘電体キャパシタ４０の製造条件およびそれらの測定結
果を表２にそれぞれ示す。このように、下地部１１をシ
リコンの基板とした場合も、二酸化ケイ素膜とした場合
も共に、水素熱処理前も後も誘電分極値２Ｐｒが１８μ
Ｃ／ｃｍ2 、抗電圧２Ｖｃが２．０Ｖと良好な値が得ら
れ、水素熱処理による劣化は認められなかった。
【０１０３】（第６の実施例）まず、下地部１１として
シリコンの基板を用意し、その上に、スパッタリング法
により、Ｉｒ92Ｈｆ8 （原子％）を用いた厚さ２０ｎｍ
の下部電極用の第１層と、イリジウムを用いた厚さ２０
ｎｍの下部電極用の第２層と、Ｉｒd Ｈｆe Ｏf を用い
た厚さ１００ｎｍの下部電極用の第３層と、イリジウム
を用いた厚さ２０ｎｍの下部電極用の第４層とを順次積
層して成膜した（ステップＳ２０１；図９参照）。
【０１０４】次いで、第１の実施例と同様にして、ＳＢ
Ｔを主として含む誘電体前駆体膜を成膜した（ステップ
Ｓ２０２；図９参照）。なお、ＲＴＡは下記の条件で行
った。
【０１０５】また、ここでは、ＲＴＡ後毎に下記の条件
で還元熱処理をそれぞれ行い、酸素熱処理により下部電
極用の第１層，第２層，第３層および第４層のうちの一
部に生成していると思われる酸化物を還元するようにし
た（ステップＳ２３２；図９参照）。このようにして誘
電体前駆体膜を成膜したのち、その表面状態をＳＥＭに
より観察したところ、誘電体前駆体膜は非晶質状であ
り、表面性は良好であった。更に、Ｘ線回折により同定
分析を行ったところ、酸化イリジウム（ＩｒＯ2）の存
在は認められなかった。
【０１０６】続いて、酸素雰囲気中において４５０℃で
３０分間の酸素熱処理を行い、誘電体前駆体膜に酸素を
補充した（ステップＳ２３２；図９参照）。この酸素熱
処理を行ったのち、誘電体前駆体膜の上に、スパッタリ
ング法により、イリジウムを用いた厚さ２０ｎｍの上部
電極用の第２層と、Ｉｒa Ｈｆb Ｏc を用いた厚さ２０
０ｎｍの上部電極用の第１層とを積層して成膜した（ス
テップＳ２３３；図９参照）。
【０１０７】そののち、窒素雰囲気中において７５０℃
で３０分間の予備熱処理を行い（ステップＳ２３５；図
９参照）、更に、先の還元熱処理と同一の条件で再度還
元熱処理を行った（ステップＳ２３６；図９参照）。還
元熱処理を行ったのち、窒素雰囲気中において７５０℃
で１時間の不活性ガス熱処理を行った（ステップＳ２３
７；図９参照）。ここで再びＳＥＭによる観察を行った
ところ、誘電体前駆体膜の結晶粒は粒径が１００ｎｍ程
度まで成長していた。そののち、エッチングにより成形
して誘電体キャパシタ４０を得た。
【０１０８】この誘電体キャパシタ４０についても、第
１の実施例と同様にして、強誘電体特性の測定を行っ
た。また、第３の実施例と同様に、水素熱処理後の強誘
電体特性についても測定した。誘電体キャパシタ４０の
製造条件およびそれらの測定結果を表２にそれぞれ示
す。水素熱処理前も後も誘電分極値２Ｐｒが１８μＣ／
ｃｍ2 、抗電圧２Ｖｃが２．０Ｖと良好な値が得られ、
水素熱処理による劣化は認められなかった。
【０１０９】なお、第５の実施例に対する比較例（比較
例２）として、白金を用いて上部電極を形成したことを
除き、第５の実施例と同一の条件で誘電体キャパシタを
作製した。しかし、白金を用いて上部電極用の層を成膜
したのち予備熱処理を行い還元熱処理を行った段階で、
白金の層の表面に気泡およびふくれが生じてしまい、良
好な誘電体キャパシタを得ることができなかった。
【０１１０】（第７の実施例）上部電極用の第２層およ
び第１層をそれぞれ成膜したのち、予備熱処理を行う前
にエッチングにより成形を行った（ステップＳ２３４；
図９参照）ことを除き、第６の実施の形態と同一の条件
で誘電体キャパシタ４０を作製した。その結果、第６の
実施の形態と同様の良好な誘電体キャパシタ４０が得ら
れた。
【０１１１】なお、以上の実施例では具体的に例を挙げ
て説明したが、本発明の誘電体キャパシタ１０，４０で
あれば上記実施例と同様の結果を得ることができる。例
えば、上部電極１４を酸素含有材料ＭIaＭIIb Ｏc を用
いて形成するようにすれば、成膜後の熱処理を不活性ガ
ス雰囲気中としても良好な特性を得ることができ、水素
熱処理により特性が劣化しない誘電体キャパシタを得る
ことができると共に、誘電体前駆体膜を結晶化あるいは
結晶成長させる前に成膜してエッチングによる成形をす
ることができ、微細加工が可能となる。
【０１１２】以上、実施の形態および実施例を挙げて本
発明を説明したが、本発明はこれらの実施の形態および
実施例に限定されるものではなく、種々変形可能であ
る。例えば、上記実施の形態および実施例においては、
上部電極１４を酸素含有層１４ａにより、または酸素含
有層１４ａと貴金属層１４ｂとにより構成するようにし
たが、他の層を含んでいてもよい。
【０１１３】また、上記実施の形態および実施例におい
ては、下部電極１２，４２の構成について具体的に例を
挙げて説明したが、本発明は、下部電極が他の構成を有
する場合についても適用される。
【０１１４】更に、上記実施の形態および実施例におい
ては、誘電体膜１３をビスマスを含有する層状構造酸化
物を含む強誘電体により構成する場合について説明した
が、本発明は、ＰＺＴなどを含む他の強誘電体により誘
電体膜を構成する場合についても同様に適用され、同様
の効果を得ることができる。
【０１１５】加えて、高誘電体により誘電体膜を構成す
る場合についても同様に適用され、同様の効果を得るこ
とができる。高誘電体としては、例えば、ＩＩａ族元素
のマグネシウム（Ｍｇ），カルシウム，ストロンチウム
およびバリウムと、ＩＶａ族元素のチタンおよびジルコ
ニウムと、Ｖａ族元素のニオブおよびタンタルと、ＩＶ
ｂ族元素の鉛（Ｐｂ）およびスズ（Ｓｎ）と、Ｖｂ族元
素のビスマスとからなる群より選ばれた２以上の元素
と、酸素とからなる酸化物を含むものがある。特に、こ
の酸化物では、ＩＩａ族元素のマグネシウム，カルシウ
ム，ストロンチウムおよびバリウムとＩＶｂ族元素の鉛
とからなる群より選ばれた少なくとも１種の第１の元素
Ａと、ＩＶａ族元素のチタンおよびジルコニウムとＩＶ
ｂ族元素の錫とからなる群より選ばれた少なくとも１種
の第２の元素Ｂと、酸素とからなり、組成式がＡＢＯ3
により表されるものが優れた特性を得ることができ好ま
しい。
【０１１６】更にまた、上記実施の形態および実施例に
おいては、誘電体膜をゾルゲル法により形成するように
したが、ＭＯＣＶＤ（Metal Organic Chemical Vapor D
eposition ）法，レーザーアブレーション法，ＭＯＤ
（Metal Organic Decomposition ）法やあるいはパッタ
リング法などの他の方法により形成するようにしてもよ
い。
【０１１７】加えてまた、上記実施の形態および実施例
においては、誘電体膜１３の形成に際し、酸素熱処理を
行ったのちこの酸素熱処理時以上の温度で不活性ガス熱
処理を行い誘電体膜１３の特性を改善する場合に、不活
性ガス熱処理により誘電体前駆体膜の結晶も成長させる
ようにしたが、この不活性ガス熱処理は結晶成長のため
の熱処理である必要はない。また、酸素熱処理を行った
のち還元熱処理を行い誘電体膜１３の特性を改善する場
合に、還元熱処理を誘電体前駆体膜の結晶成長の前に行
うようにしたが、結晶を成長させた後に行うようにして
もよい。
【０１１８】更にまた、上記実施の形態においては、基
板２１に対して垂直方向に誘電体キャパシタ１０，４０
とトランジスタ２０とが形成されているメモリについて
説明したが、本発明は、基板２１に対して平行方向に誘
電体キャパシタ１０，４０とトランジスタ２０とが並べ
て形成されるメモリについても適用することができる。
【０１１９】加えてまた、上記実施の形態においては、
誘電体キャパシタ１０，４０を１つのメモリに用いた場
合について説明したが、本発明は、複数のメモリを集積
したＬＳＩ（Large Scale Integrated Circuit）メモリ
についても同様に適用することができる。
【０１２０】
【発明の効果】以上説明したように請求項１乃至請求項
１０のいずれか１に記載の誘電体キャパシタによれば、
第２の電極に酸素含有材料ＭIaＭIIb Ｏc を含む第２電
極酸素含有層を備えるようにしたので、第２の電極の微
細加工が容易となり、素子の微細化を図ることができる
という効果を奏する。また、第２の電極を形成する際に
不活性ガス雰囲気中において熱処理を行うようにして
も、良好な特性を得ることができる。よって、不活性ガ
ス熱処理または還元熱処理を行うことにより、トランジ
スタの機能を回復するための水素熱処理による特性の劣
化を防止することができるという効果も奏する。更に、
誘電体膜について結晶化あるいは結晶成長させる前に第
２の電極を成膜しても、良好な特性を得ることができ
る。よって、成形時のエッチングについて微細加工が容
易となるという効果も奏する。
【０１２１】特に、請求項２記載の誘電体キャパシタに
よれば、第２電極酸素含有層と誘電体膜との間に第２電
極貴金属層を備えるようにしたので、ばらつきの少ない
安定した特性を得ることができるという効果を奏する。
【０１２２】また、請求項３乃至請求項７のいずれか１
に記載の誘電体キャパシタによれば、第１の電極に酸素
含有材料ＭIIIdＭIVe Ｏf を含む第１電極酸素含有層を
備えるようにしたので、下地部および誘電体膜との間に
おける元素の拡散を防止することができ、特性を改善す
ることができると共に、第１の電極の微細加工も容易と
することができるという効果を奏する。
【０１２３】更に、請求項４乃至請求項６のいずれか１
に記載の誘電体キャパシタによれば、第１電極酸素含有
層と密着層との間に第１電極貴金属層を備えるようにし
たので、誘電体膜の特性を改善するために不活性ガス熱
処理または還元熱処理を行っても、第１の電極の密着性
を確保することができるという効果を奏する。
【０１２４】加えて、請求項５記載の誘電体キャパシタ
によれば、密着層が合金ＭVgＭVIhを含むようにしたの
で、第１電極酸素含有層および第１電極貴金属層と構成
元素に共通性を持たせることができ、生産性を向上させ
ることができるという効果を奏する。
【０１２５】更にまた、請求項７記載の誘電体キャパシ
タによれば、第１電極酸素含有層と誘電体膜との間に他
の第１電極貴金属層を備えるようにしたので、誘電体膜
の特性を向上させることができるという効果を奏する。
【０１２６】加えてまた、請求項１１または請求項１２
に記載のメモリによれば、請求項１乃至請求項１０のい
ずれか１に記載の誘電体キャパシタを備えるようにした
ので、良好な特性を得ることができると共に、微細加工
が容易となり、素子の微細化を図ることができるという
効果を奏する。
【０１２７】更にまた、請求項１３乃至請求項２１のい
ずれか１に記載の誘電体キャパシタの製造方法によれ
ば、酸素含有材料ＭIaＭIIb Ｏc を用いて第２電極用の
第１層を成膜するようにしたので、第２の電極の微細加
工が容易となり、素子の微細化を図ることができるとい
う効果を奏する。
【０１２８】特に、請求項１６乃至請求項１９記載の誘
電体キャパシタの製造方法によれば、誘電体膜を形成す
るに際し、酸素熱処理を行ったのち、この酸素熱処理時
以上の温度で不活性ガス熱処理を行うようにしたので、
またはこの酸素熱処理において第１電極用の第１の層，
第２の層および第３の層のうちの一部に生成した酸化物
を還元するようにしたので、水素熱処理による誘電体膜
の特性劣化を防止することができるという効果を奏す
る。
【０１２９】また、請求項２０または請求項２１記載の
誘電体キャパシタの製造方法によれば、誘電体前駆体膜
を成膜したのち、誘電体前駆体膜を結晶化あるいは結晶
成長させる前に、第２電極用の第１層を成膜するように
したので、表面が滑らかな状態で第２電極用の第１層を
成膜することができ、第２電極用の第１層および誘電体
前駆体膜をエッチングにより成形することができる。よ
って、微細加工が更に容易となるという効果を奏する。
【０１３０】更に、請求項２２乃至請求項２５のいずれ
か１に記載のメモリの製造方法によれば、本発明の誘電
体キャパシタの製造方法を含んでいるので、微細加工が
容易となり、素子の微細化を図ることができるという効
果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る誘電体キャパ
シタの構成を表す断面図である。
【図２】図１に示した誘電体キャパシタの製造方法を表
す流れ図である。
【図３】図１に示した誘電体キャパシタの他の製造方法
を表す流れ図である。
【図４】図１に示した誘電体キャパシタを用いたメモリ
の構成を表す断面図である。
【図５】本発明の第２の実施の形態に係る誘電体キャパ
シタの構成を表す断面図である。
【図６】図５に示した誘電体キャパシタの製造方法を表
す流れ図である。
【図７】図５に示した誘電体キャパシタの他の製造方法
を表す流れ図である。
【図８】図５に示した誘電体キャパシタの更に他の製造
方法を表す流れ図である。
【図９】図５に示した誘電体キャパシタの更に他の製造
方法を表す流れ図である。
【符号の説明】
１０，４０…誘電体キャパシタ、１１…下地部、１２，
４２…下部電極（第１の電極）、１２ａ…貴金属層、１
２ｂ，４２ｃ…密着層、１３…誘電体膜、１４…上部電
極（第２の電極）、１４ａ…酸素含有層（第２電極酸素
含有層）、１４ｂ…貴金属層（第２電極貴金属層）、２
０…トランジスタ、２１…基板、２２…ソース領域、２
３…ドレイン領域、２４，２５…ＬＤＤ領域、２６…ゲ
ート酸化膜、２７…ゲート電極、２８…ゲート側壁、３
１…フィールド酸化膜、３２…層間絶縁膜、３２ａ…コ
ンタクトホール、３３…プラグ層、３４…絶縁膜、４２
ａ…酸素含有層（第１電極酸素含有層）、４２ｂ，４２
ｄ…貴金属層（第１電極貴金属層）
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/8247 29/788 29/792

Claims (25)

    【特許請求の範囲】
  1. 【請求項１】 下地部により支持されると共に、下地部
    の側から第１の電極，誘電体膜および第２の電極が順に
    形成された誘電体キャパシタであって、 前記第２の電極は、白金（Ｐｔ），イリジウム（Ｉ
    ｒ），ルテニウム（Ｒｕ），ロジウム（Ｒｈ）およびパ
    ラジウム（Ｐｄ）からなる貴金属元素群のうちの少なく
    とも１種と、ハフニウム（Ｈｆ），タンタル（Ｔａ），
    ジルコニウム（Ｚｒ），ニオブ（Ｎｂ），バナジウム
    （Ｖ），モリブデン（Ｍｏ），タングステン（Ｗ）およ
    び希土類元素からなる遷移金属元素群のうちの少なくと
    も１種と、酸素（Ｏ）とからなる酸素含有材料を含む第
    ２電極酸素含有層を備えると共に、この酸素含有材料の
    組成式は前記貴金属元素群の元素をＭI とし前記遷移金
    属元素群の元素をＭIIとするとＭIaＭIIb Ｏc で表さ
    れ、その組成範囲は原子％で９０≧ａ≧４，１５≧ｂ≧
    ２，ｃ≧４，ａ＋ｂ＋ｃ＝１００であることを特徴とす
    る誘電体キャパシタ。
  2. 【請求項２】 前記第２の電極は、更に、前記第２電極
    酸素含有層と前記誘電体膜との間に設けられ、前記貴金
    属元素群のうちの少なくとも１種を含む第２電極貴金属
    層を備えたことを特徴とする請求項１記載の誘電体キャ
    パシタ。
  3. 【請求項３】 前記第１の電極は、前記貴金属元素群の
    うちの少なくとも１種と、前記遷移金属元素群のうちの
    少なくとも１種と、酸素とからなる酸素含有材料を含む
    第１電極酸素含有層を備えると共に、この酸素含有材料
    の組成式は前記貴金属元素群の元素をＭIII とし前記遷
    移金属元素群の元素をＭIVとするとＭIIIdＭIVe Ｏf で
    表され、その組成範囲は原子％で９０≧ｄ≧４，１５≧
    ｅ≧２，ｆ≧４，ｄ＋ｅ＋ｆ＝１００であることを特徴
    とする請求項１記載の誘電体キャパシタ。
  4. 【請求項４】 前記第１の電極は、更に、 前記第１電極酸素含有層と前記下地部との間に設けら
    れ、前記貴金属元素群のうちの少なくとも１種を含む第
    １電極貴金属層とこの第１電極貴金属層と前記下地部と
    の間に設けられた密着層とを備えたことを特徴とする請
    求項３記載の誘電体キャパシタ。
  5. 【請求項５】 前記密着層は、前記貴金属元素群のうち
    の少なくとも１種と、前記遷移金属元素群のうちの少な
    くとも１種とからなる合金を含むと共に、この合金の組
    成式は前記貴金属元素群の元素をＭV とし前記遷移金属
    元素群の元素をＭVIとするとＭVgＭVIh で表され、その
    組成範囲は原子％で９７≧ｇ≧９０，１０≧ｈ≧３，ｇ
    ＋ｈ＝１００であることを特徴とする請求項４記載の誘
    電体キャパシタ。
  6. 【請求項６】 前記密着層は、チタン（Ｔｉ），ジルコ
    ニウム，ハフニウム，タンタル，ニオブ，クロム（Ｃ
    ｒ），モリブデンおよびタングステンからなる群のうち
    の少なくとも１種を含むことを特徴とする請求項４記載
    の誘電体キャパシタ。
  7. 【請求項７】 前記第１の電極は、更に、前記誘電体膜
    と前記第１電極酸素含有層との間に設けられ、前記貴金
    属元素群のうちの少なくとも１種を含む他の第１電極貴
    金属層を備えたことを特徴とする請求項３記載の誘電体
    キャパシタ。
  8. 【請求項８】 前記誘電体膜は、ビスマス（Ｂｉ）を含
    有する層状構造酸化物を含む強誘電体よりなることを特
    徴とする請求項１記載の誘電体キャパシタ。
  9. 【請求項９】 前記誘電体膜は、ビスマスと、ストロン
    チウム（Ｓｒ），カルシウム（Ｃａ）およびバリウム
    （Ｂａ）からなる群のうちの少なくとも１種と、タンタ
    ルおよびニオブからなる群のうちの少なくとも１種と、
    酸素とからなる層状構造酸化物を含むと共に、この層状
    構造酸化物の組成式はＢｉx （Ｓｒ，Ｃａ，Ｂａ）
    y （Ｔａ，Ｎｂ）2 Ｏ9+z で表され、その組成範囲はモ
    ル比で２．５０≧ｘ≧１．７０，１．２０≧ｙ≧０．６
    ０，−１．００≧ｚ≧１．００であることを特徴とする
    請求項１記載の誘電体キャパシタ。
  10. 【請求項１０】 前記層状構造酸化物は、Ｂｉx Ｓｒy
    Ｔａ2 Ｏ9+z の組成式で表され、その組成範囲がモル比
    で２．５０≧ｘ≧１．７０，１．２０≧ｙ≧０．６０，
    −１．００≧ｚ≧１．００であることを特徴とする請求
    項９記載の誘電体キャパシタ。
  11. 【請求項１１】 下地部により支持され、かつ下地部の
    側から第１の電極，誘電体膜および第２の電極が順に形
    成された誘電体キャパシタを有するメモリであって、 前記第２の電極は、白金（Ｐｔ），イリジウム（Ｉ
    ｒ），ルテニウム（Ｒｕ），ロジウム（Ｒｈ）およびパ
    ラジウム（Ｐｄ）からなる貴金属元素群のうちの少なく
    とも１種と、ハフニウム（Ｈｆ），タンタル（Ｔａ），
    ジルコニウム（Ｚｒ），ニオブ（Ｎｂ），バナジウム
    （Ｖ），モリブデン（Ｍｏ），タングステン（Ｗ）およ
    び希土類元素からなる遷移金属元素群のうちの少なくと
    も１種と、酸素（Ｏ）とからなる酸素含有材料を含む第
    ２電極酸素含有層を備えると共に、この酸素含有材料の
    組成式は前記貴金属元素群の元素をＭI とし前記遷移金
    属元素群の元素をＭIIとするとＭIaＭIIb Ｏc で表さ
    れ、その組成範囲は原子％で９０≧ａ≧４，１５≧ｂ≧
    ２，ｃ≧４，ａ＋ｂ＋ｃ＝１００であることを特徴とす
    るメモリ。
  12. 【請求項１２】 更に、前記下地部の少なくとも一部を
    構成するプラグ層を介して前記第１の電極に接続された
    トランジスタを備えたことを特徴とする請求項１１記載
    のメモリ。
  13. 【請求項１３】 下地部により支持されると共に、下地
    部の側から第１の電極，誘電体膜および第２の電極が順
    に形成された誘電体キャパシタの製造方法であって、第
    ２の電極を形成する工程として、 白金（Ｐｔ），イリジウム（Ｉｒ），ルテニウム（Ｒ
    ｕ），ロジウム（Ｒｈ）およびパラジウム（Ｐｄ）から
    なる貴金属元素群のうちの少なくとも１種と、ハフニウ
    ム（Ｈｆ），タンタル（Ｔａ），ジルコニウム（Ｚ
    ｒ），ニオブ（Ｎｂ），バナジウム（Ｖ），モリブデン
    （Ｍｏ），タングステン（Ｗ）および希土類元素からな
    る遷移金属元素群のうちの少なくとも１種と、酸素
    （Ｏ）とからなり、組成式が前記貴金属元素群の元素を
    ＭI とし前記遷移金属元素群の元素をＭIIとするとＭIa
    ＭIIb Ｏc で表され、その組成範囲は原子％で９０≧ａ
    ≧４，１５≧ｂ≧２，ｃ≧４，ａ＋ｂ＋ｃ＝１００であ
    る酸素含有材料を用いて第２電極用の第１層を成膜する
    工程を含むことを特徴とする誘電体キャパシタの製造方
    法。
  14. 【請求項１４】 第２の電極を形成する工程として、更
    に、前記第２電極用の第１層を成膜する前に、前記貴金
    属元素群のうちの少なくとも１種を用いて第２電極用の
    第２層を成膜する工程を含み、この第２電極用の第２層
    の上に第２電極用の第１層を成膜することを特徴とする
    請求項１３記載の誘電体キャパシタの製造方法。
  15. 【請求項１５】 第１の電極に密着層を含む誘電体キャ
    パシタの製造方法であって、第１の電極を形成する工程
    として、 下地部の上に、密着層を構成することとなる第１電極用
    の第１層を成膜する工程と、 この第１電極用の第１層の上に、前記貴金属元素群のう
    ちの少なくとも１種を用いて第１電極用の第２層を成膜
    する工程と、 この第１電極用の第２層の上に、前記貴金属元素群のう
    ちの少なくとも１種と、前記遷移金属元素群のうちの少
    なくとも１種と、酸素とからなり、組成式が前記貴金属
    元素群の元素をＭIII とし前記遷移金属元素群の元素を
    ＭIVとするとＭIIIdＭIVe Ｏf で表され、その組成範囲
    は原子％で９０≧ｄ≧４，１５≧ｅ≧２，ｆ≧４，ｄ＋
    ｅ＋ｆ＝１００である酸素含有材料を用いて第１電極用
    の第３層を成膜する工程とを含むことを特徴とする請求
    項１３記載の誘電体膜の製造方法。
  16. 【請求項１６】 誘電体膜を形成する工程として、 酸素含有雰囲気中において酸素熱処理を行う工程と、 この酸素熱処理を行ったのち、不活性ガス雰囲気中にお
    いて前記酸素熱処理時以上の温度で不活性ガス熱処理を
    行う工程とを含むことを特徴とする請求項１５記載の誘
    電体キャパシタの製造方法。
  17. 【請求項１７】 誘電体膜を形成する工程として、 酸素含有雰囲気中において酸素熱処理を行う工程と、 この酸素熱処理を行ったのち、前記酸素熱処理において
    第１電極用の第１層，第２層および第３層のうちの一部
    に生成した酸化物を還元する工程とを含むことを特徴と
    する請求項１５記載の誘電体キャパシタの製造方法。
  18. 【請求項１８】 誘電体膜を形成工程として、更に、前
    記還元を行ったのち、不活性ガス雰囲気中において不活
    性ガス熱処理を行う工程を含むことを特徴とする請求項
    １７記載の誘電体キャパシタの製造方法。
  19. 【請求項１９】 誘電体膜を形成する工程として、更
    に、前記還元を行ったのち、前記不活性ガス熱処理を行
    う前に、前記還元工程において還元された物質が酸化を
    起こす温度よりも低い温度で酸素含有雰囲気中により他
    の酸素熱処理を行う工程を含むことを特徴とする請求項
    １８記載の誘電体キャパシタの製造方法。
  20. 【請求項２０】 誘電体膜を形成する工程として、非晶
    質状あるいは微結晶状の誘電体前駆体膜を成膜したの
    ち、誘電体前駆体膜を結晶化あるいは結晶成長させる工
    程を含むと共に、誘電体前駆体膜を成膜したのち、誘電
    体前駆体膜を結晶化あるいは結晶成長させる前に、第２
    電極用の第１層を誘電体前駆体膜の上に成膜することを
    特徴とする請求項１３記載の誘電体キャパシタの製造方
    法。
  21. 【請求項２１】 第２電極用の第１層を成膜したのち、
    誘電体前駆体膜を結晶化あるいは結晶成長させる前に、
    第２電極用の第１層および誘電体前駆体膜をエッチング
    により成形することを特徴とする請求項２０記載の誘電
    体キャパシタの製造方法。
  22. 【請求項２２】 下地部により支持され、かつ下地部の
    側から第１の電極，誘電体膜および第２の電極が順に形
    成された誘電体キャパシタを有するメモリの製造方法で
    あって、第２の電極を形成する工程として、 白金（Ｐｔ），イリジウム（Ｉｒ），ルテニウム（Ｒ
    ｕ），ロジウム（Ｒｈ）およびパラジウム（Ｐｄ）から
    なる貴金属元素群のうちの少なくとも１種と、ハフニウ
    ム（Ｈｆ），タンタル（Ｔａ），ジルコニウム（Ｚ
    ｒ），ニオブ（Ｎｂ），バナジウム（Ｖ），モリブデン
    （Ｍｏ），タングステン（Ｗ）および希土類元素からな
    る遷移金属元素群のうちの少なくとも１種と、酸素
    （Ｏ）とからなり、組成式が前記貴金属元素群の元素を
    ＭI とし前記遷移金属元素群の元素をＭIIとするとＭIa
    ＭIIb Ｏc で表され、その組成範囲は原子％で９０≧ａ
    ≧４，１５≧ｂ≧２，ｃ≧４，ａ＋ｂ＋ｃ＝１００であ
    る酸素含有材料を用いて第２電極用の第１層を成膜する
    工程を含むことを特徴とするメモリの製造方法。
  23. 【請求項２３】 第１の電極に密着層を含むと共に、下
    地部の少なくとも一部を構成するプラグ層を介して誘電
    体キャパシタにトランジスタが接続されたメモリの製造
    方法であって、 第１の電極を形成する工程として、下地部の上に密着層
    を構成することとなる第１電極用の第１層を成膜し、こ
    の第１電極用の第１層の上に前記貴金属元素群のうちの
    少なくとも１種を用いて第１電極用の第２層を成膜し、
    この第１電極用の第２層の上に、前記貴金属元素群のう
    ちの少なくとも１種と、前記遷移金属元素群のうちの少
    なくとも１種と、酸素とからなり、組成式が前記貴金属
    元素群の元素をＭIII とし前記遷移金属元素群の元素を
    ＭIVとするとＭIIIdＭIVe Ｏf で表され、その組成範囲
    は原子％で９０≧ｄ≧４，１５≧ｅ≧２，ｆ≧４，ｄ＋
    ｅ＋ｆ＝１００である酸素含有材料を用いて第１電極用
    の第３層を成膜する工程と、 誘電体膜を形成する工程として、酸素含有雰囲気中にお
    いて酸素熱処理を行ったのち、不活性ガス雰囲気中にお
    いて前記酸素熱処理時以上の温度で不活性ガス熱処理を
    行う工程と、 この不活性ガス熱処理を行ったのち、トランジスタの機
    能を回復するための水素含有雰囲気中における水素熱処
    理を行う工程とを含むことを特徴とする請求項２２記載
    のメモリの製造方法。
  24. 【請求項２４】 第１の電極に密着層を含むと共に、下
    地部の少なくとも一部を構成するプラグ層を介して誘電
    体キャパシタにトランジスタが接続されたメモリの製造
    方法であって、 第１の電極を形成する工程として、下地部の上に密着層
    を構成することとなる第１電極用の第１層を成膜し、こ
    の第１電極用の第１層の上に前記貴金属元素群のうちの
    少なくとも１種を用いて第１電極用の第２層を成膜し、
    この第１電極用の第２層の上に、前記貴金属元素群のう
    ちの少なくとも１種と、前記遷移金属元素群のうちの少
    なくとも１種と、酸素とからなり、組成式が前記貴金属
    元素群の元素をＭIII とし前記遷移金属元素群の元素を
    ＭIVとするとＭIIIdＭIVe Ｏf で表され、その組成範囲
    は原子％で９０≧ｄ≧４，１５≧ｅ≧２，ｆ≧４，ｄ＋
    ｅ＋ｆ＝１００である酸素含有材料を用いて第１電極用
    の第３層を成膜する工程と、 誘電体膜を形成する工程として、酸素含有雰囲気中にお
    いて酸素熱処理を行ったのち、前記酸素熱処理において
    第１電極用の第１層，第２層および第３層のうちの一部
    に生成した酸化物を還元する工程と、 この還元を行ったのち、トランジスタの機能を回復する
    ための水素含有雰囲気中における水素熱処理を行う工程
    とを含むことを特徴とする請求項２２記載のメモリの製
    造方法。
  25. 【請求項２５】 誘電体膜を形成する工程として、非晶
    質状あるいは微結晶状の誘電体前駆体膜を形成したの
    ち、熱処理を行って誘電体前駆体膜を結晶化あるいは結
    晶成長させる工程を含むと共に、誘電体前駆体膜を成膜
    したのち、誘電体前駆体膜を結晶化あるいは結晶成長さ
    せる前に、第２電極用の第１層を誘電体前駆体膜の上に
    成膜することを特徴とする請求項２２記載のメモリの製
    造方法。
JP11155391A 1999-06-02 1999-06-02 誘電体キャパシタおよびメモリならびにそれらの製造方法 Pending JP2000349245A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP11155391A JP2000349245A (ja) 1999-06-02 1999-06-02 誘電体キャパシタおよびメモリならびにそれらの製造方法
US09/584,140 US6307731B1 (en) 1999-06-02 2000-05-31 Dielectric capacitor and memory and method of manufacturing the same
TW089110698A TW452966B (en) 1999-06-02 2000-06-01 Dielectric capacitor and memory and method of manufacturing the same
KR1020000030457A KR20010020948A (ko) 1999-06-02 2000-06-02 유전체 커패시터와 메모리 및 그들의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11155391A JP2000349245A (ja) 1999-06-02 1999-06-02 誘電体キャパシタおよびメモリならびにそれらの製造方法

Publications (1)

Publication Number Publication Date
JP2000349245A true JP2000349245A (ja) 2000-12-15

Family

ID=15604937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11155391A Pending JP2000349245A (ja) 1999-06-02 1999-06-02 誘電体キャパシタおよびメモリならびにそれらの製造方法

Country Status (4)

Country Link
US (1) US6307731B1 (ja)
JP (1) JP2000349245A (ja)
KR (1) KR20010020948A (ja)
TW (1) TW452966B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1246231A3 (en) * 2001-03-26 2004-12-15 Sharp Kabushiki Kaisha Electrode materials with improved hydrogen degradation resistance and fabrication method
KR100524935B1 (ko) * 2002-11-04 2005-10-31 삼성전자주식회사 반도체 메모리 소자의 제조방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349254A (ja) * 1999-06-02 2000-12-15 Sony Corp 誘電体キャパシタおよびメモリならびにそれらの製造方法
JP2001131673A (ja) * 1999-11-05 2001-05-15 Sony Corp 電子薄膜材料、誘電体キャパシタおよび不揮発性メモリ
JP4303389B2 (ja) * 2000-02-24 2009-07-29 ローム株式会社 強誘電体メモリ装置の製造方法
US6617206B1 (en) * 2000-06-07 2003-09-09 Micron Technology, Inc. Method of forming a capacitor structure
US6887716B2 (en) * 2000-12-20 2005-05-03 Fujitsu Limited Process for producing high quality PZT films for ferroelectric memory integrated circuits
KR100732748B1 (ko) * 2001-12-20 2007-06-27 주식회사 하이닉스반도체 반도체소자의 커패시터 제조방법
JP3986859B2 (ja) * 2002-03-25 2007-10-03 富士通株式会社 薄膜キャパシタ及びその製造方法
KR100729231B1 (ko) * 2005-08-03 2007-06-15 삼성전자주식회사 강유전체 구조물, 강유전체 구조물의 형성 방법, 강유전체구조물을 구비하는 반도체 장치 및 그 제조 방법
KR20090093660A (ko) * 2008-02-29 2009-09-02 삼성전자주식회사 강유전체 기록매체 및 그의 제조방법
US10600808B2 (en) * 2017-09-05 2020-03-24 Namlab Ggmbh Ferroelectric memory cell for an integrated circuit
KR102623543B1 (ko) * 2018-05-18 2024-01-10 삼성전자주식회사 유전막을 가지는 집적회로 소자 및 그 제조 방법과 집적회로 소자 제조 장치
KR102681791B1 (ko) 2019-06-18 2024-07-03 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US12035537B2 (en) * 2021-05-12 2024-07-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interface film to mitigate size effect of memory device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6011284A (en) * 1996-12-26 2000-01-04 Sony Corporation Electronic material, its manufacturing method, dielectric capacitor, nonvolatile memory and semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1246231A3 (en) * 2001-03-26 2004-12-15 Sharp Kabushiki Kaisha Electrode materials with improved hydrogen degradation resistance and fabrication method
KR100524935B1 (ko) * 2002-11-04 2005-10-31 삼성전자주식회사 반도체 메모리 소자의 제조방법

Also Published As

Publication number Publication date
TW452966B (en) 2001-09-01
US6307731B1 (en) 2001-10-23
KR20010020948A (ko) 2001-03-15

Similar Documents

Publication Publication Date Title
JP4535076B2 (ja) 強誘電体キャパシタとその製造方法
JP3319994B2 (ja) 半導体記憶素子
JP3103916B2 (ja) 強誘電体キャパシタおよびその製造方法並びにそれを用いたメモリセル
EP1624479A2 (en) Ferroelectric memory and ferroelectric capacitor with Ir-alloy electrode or Ru-alloy electrode and method of manufacturing same
EP0821415A2 (en) A capacitor and method of manufacture thereof
JPH11502376A (ja) シリコン上に集積された強誘電体キャパシタのための障壁層
JP2000349245A (ja) 誘電体キャパシタおよびメモリならびにそれらの製造方法
KR100671874B1 (ko) 유전체 커패시터 및 메모리 및 그들의 제조 방법
JP2008010634A (ja) キャパシタを含む半導体装置及びその製造方法
JPH11220095A (ja) 誘電体キャパシタの製造方法
KR101084408B1 (ko) 반도체 장치 및 그 제조방법
JPH1012832A (ja) 強誘電体キャパシタの作製方法及び強誘電体メモリ装置の製造方法
US6893912B2 (en) Ferroelectric capacitor memory device fabrication method
JPH10341010A (ja) 強誘電体キャパシタの作製方法及び強誘電体メモリ装置の製造方法
JP4996113B2 (ja) 強誘電体キャパシタ及び強誘電体メモリ
JP2002151654A (ja) 誘電体キャパシタ素子及びその製造方法
KR20010051466A (ko) 전자 박막 재료, 유전체 캐패시터, 및 비휘발성 메모리
JP2001028426A (ja) 半導体装置およびその製造方法
JP2004311868A (ja) 半導体装置
JP2004023041A (ja) 半導体装置および半導体装置の製造方法
JP2008135620A (ja) 強誘電体メモリ装置の製造方法
JPH11204734A (ja) 電極、キャパシタおよびメモリならびにそれらの製造方法
JPH11251523A (ja) 半導体装置及びその製造方法
JPH10341003A (ja) 誘電体素子およびその製造方法
JP4156074B2 (ja) 半導体集積回路用キャパシタ及びその製造方法