JP2001131673A - 電子薄膜材料、誘電体キャパシタおよび不揮発性メモリ - Google Patents

電子薄膜材料、誘電体キャパシタおよび不揮発性メモリ

Info

Publication number
JP2001131673A
JP2001131673A JP31499899A JP31499899A JP2001131673A JP 2001131673 A JP2001131673 A JP 2001131673A JP 31499899 A JP31499899 A JP 31499899A JP 31499899 A JP31499899 A JP 31499899A JP 2001131673 A JP2001131673 A JP 2001131673A
Authority
JP
Japan
Prior art keywords
film
lower electrode
ferroelectric
capacitor
dielectric capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31499899A
Other languages
English (en)
Inventor
Kenji Katori
健二 香取
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP31499899A priority Critical patent/JP2001131673A/ja
Priority to TW089123097A priority patent/TW479346B/zh
Priority to KR1020000065545A priority patent/KR20010051466A/ko
Priority to US09/707,215 priority patent/US6381119B1/en
Publication of JP2001131673A publication Critical patent/JP2001131673A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/75Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 強誘電体キャパシタの拡散防止層材料して好
適な電子薄膜材料、この電子薄膜材料による拡散防止層
を有する強誘電体キャパシタおよび、この強誘電体キャ
パシタを備えた不揮発性メモリを提供する。 【解決手段】 Si基板1上に拡散防止層としてCr−
Ta膜2と、Pt膜3からなる下部電極と、PZTから
なる強誘電体膜4と、Pt膜5からなる上部電極とをこ
の順に積層して強誘電体キャパシタ10を構成する。C
r−Ta膜2は、Cr90原子%とTa10原子%とか
らなる合金膜であり、スパッタにより成膜することがで
きる。強誘電体キャパシタ10をCr−Ta膜2を設け
て構成することで、誘電体膜材料として、高温の熱処理
が必要なPZTを用いることが可能となる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は電子薄膜材料、誘電
体キャパシタおよび不揮発性メモリに関する。
【0002】
【従来の技術】強誘電体メモリは、強誘電体膜の高速な
分極反転とその残留分極とを利用する高速書き換え可能
な不揮発性メモリである。図6に、トランジスタとキャ
パシタとを横方向に配置した従来の強誘電体メモリの一
例を示す。
【0003】図6に示すように、この従来の強誘電体メ
モリにおいては、p型Si基板101の表面にフィール
ド絶縁膜102が選択的に設けられ、これによって素子
分離が行われている。このフィールド絶縁膜102に囲
まれた部分における活性領域の表面にはゲート絶縁膜1
03が設けられている。符号WLはワード線を示す。こ
のワード線WLの両側の部分におけるp型Si基板10
1中にはn+ 型のソース領域104およびドレイン領域
105が設けられている。これらのワード線WL、ソー
ス領域104およびドレイン領域105によりトランジ
スタQが構成されている。
【0004】符号106は層間絶縁膜を示す。フィール
ド絶縁膜102の上方の部分における層間絶縁膜106
上には、接合層としての例えば膜厚30nm程度のTi
膜107を介して、下部電極としての例えば膜厚200
nm程度のPt膜108、例えば膜厚200nm程度の
Pb(Zr,Ti)O3 (PZT)膜やSrBi2 Ta
29 (SBT)膜などの強誘電体膜109および上部
電極としての例えば膜厚200nm程度のPt膜110
が順次積層され、これらのPt膜108、強誘電体膜1
09およびPt膜110によりキャパシタCが構成され
ている。トランジスタQとこのキャパシタCとにより、
1個のメモリセルが構成されている。
【0005】符号111は層間絶縁膜を示す。ソース領
域104の上の部分における層間絶縁膜106および層
間絶縁膜111にはコンタクトホール112が設けられ
ている。また、Pt膜108の一端部の上の部分におけ
る層間絶縁膜111にはコンタクトホール113が設け
られている。さらに、Pt膜110の上の部分における
層間絶縁膜111にはコンタクトホール114が設けら
れている。そして、コンタクトホール112およびコン
タクトホール113を通じて、トランジスタQのソース
領域104とキャパシタCの下部電極であるPt膜10
8とが配線115により接続されている。また、コンタ
クトホール114を通じて、キャパシタCの上部電極で
あるPt膜110に配線116が接続されている。符号
117はパッシベーション膜を示す。
【0006】この図6に示す従来の強誘電体メモリにお
いては、トランジスタQとキャパシタCとが横方向(基
板面に平行な方向)に並べて配置されているが、強誘電
体メモリの情報記録密度を増加させるためには、トラン
ジスタQとキャパシタCとを縦方向(基板面に垂直な方
向)に並べて配置した構造とする必要がある(スタック
型キャパシタ)。その一例を図7に示す。ここで、図7
においては、図6と同一の部分には同一の符号を付す。
【0007】図7において、符号WL1〜WL4はワー
ド線、118は層間絶縁膜を示す。ドレイン領域105
の上の部分における層間絶縁膜118にはコンタクトホ
ール119が設けられ、このコンタクトホール119を
通じてビット線BLがトランジスタQのドレイン領域1
05に接続されている。符号120,121は層間絶縁
膜を示す。ソース領域104の上の部分における層間絶
縁膜121にはコンタクトホール122が設けられ、こ
のコンタクトホール122内に多結晶Siプラグ123
が埋め込まれている。そして、この多結晶Siプラグ1
23を介して、トランジスタQのソース領域104とキ
ャパシタCの下部電極であるPt膜108とが電気的に
接続されている。
【0008】さて、強誘電体膜109を形成する際には
通常、その結晶化のために550〜800℃の高温にお
いて酸化雰囲気中で熱処理を行う必要があるが、このと
き、多結晶Siプラグ123のSiがキャパシタCの下
部電極であるPt膜108に熱拡散し、そのSiがPt
膜108の上層で酸化されることによりこのPt膜10
8の導電性が失われたり、Siがさらに強誘電体膜10
9に拡散し、キャパシタCの特性が著しく劣化したりす
るという問題がある。
【0009】強誘電体膜109の材料がPZTである場
合、その焼成温度は550〜600℃程度であるため、
Siの拡散防止層(バリア層)としてTiNなどの窒化
物系の膜を使用することができるとの報告がある(応用
物理学会講演予稿集、1996年秋、7p−F−10:
「強誘電体キャパシタ用バリア層TiN膜の耐酸化性評
価」など)。しかしながら、窒化物系の膜は、高温、酸
化雰囲気中の熱処理で酸化され、導電性を失うことか
ら、強誘電体膜109の強誘電体特性をより改善するた
めに、熱処理の雰囲気に十分な酸素を導入し、より高温
で熱処理を施した場合には、酸化による表面荒れや電気
抵抗の上昇が見られる。また強誘電体は通常、大きな膜
ストレスを生じるが、窒化物系膜では膜密着性が十分で
はなく、膜剥がれが起きてしまうという問題がある。
【0010】
【発明が解決しようとする課題】図7に示す従来の強誘
電体メモリのようにトランジスタQとキャパシタCとを
縦方向に並べて配置し、キャパシタCの下部電極、すな
わちPt膜108を多結晶Siプラグ123あるいはW
(タングステン)プラグによりトランジスタQのソース
領域104と接続する場合、キャパシタCの強誘電体膜
109の材料として、高温の熱処理が必要なPZTなど
を用いることは困難であった。
【0011】したがって、本発明の目的は、高集積可能
なスタック型キャパシタを簡単な構成により提供するこ
とにある。すなわち本発明は、トランジスタと誘電体キ
ャパシタとを縦方向に並べて配置し、誘電体キャパシタ
の下部電極を多結晶SiまたはWからなるプラグにより
トランジスタの拡散層と接続する場合、そのプラグから
のSiまたはWの下部電極への拡散を防止するための拡
散防止層、場合によっては下部電極の材料として用いて
好適な電子材料、上記拡散防止層を有することにより誘
電体キャパシタの誘電体膜の材料としてPZTを用いる
ことができる誘電体キャパシタおよび、このような誘電
体キャパシタを用いた不揮発性メモリを提供することに
ある。
【0012】本発明者は既に、特開平10−24240
9号公報等において、強誘電体薄膜を用いた場合にもス
タック構造が実現できることを報告しているが、更に鋭
意検討した結果、より簡単な構成で上記スタック構造が
実現できることを確認したものである。
【0013】
【課題を解決するための手段】すなわち、上記目的達成
のため、第1発明に係る電子薄膜材料は、組成式Cra
Mb(ただし、a,bは原子%で表した組成、MはTa
(タンタル)、Nb(ニオブ)、Zr(ジルコニウ
ム)、Hf(ハフニウム)、W(タングステン)および
Mo(モリブデン)からなる群より選ばれた少なくとも
一種の遷移金属を表す。)で表され、その組成範囲が9
5≧a≧60、40≧b≧5、a+b=100であるこ
とを特徴とする。なお、Crはクロムである。
【0014】また、第2発明に係る誘電体キャパシタ
は、組成式CraMb(ただし、a,bは原子%で表し
た組成、MはTa,Nb,Zr,Hf,WおよびMoか
らなる群より選ばれた少なくとも一種の遷移金属を表
す。)で表され、その組成範囲が95≧a≧60、40
≧b≧5、a+b=100である電子材料からなる拡散
防止層(バッファー層)と、該拡散防止層上に下部電極
と、該下部電極上に強誘電体膜(または高誘電率を有す
る誘電体からなる薄膜、以下同じ)と、該強誘電体膜上
に上部電極とを有することを特徴とする。
【0015】上記第2発明の誘電体キャパシタでは、下
部電極として、電気抵抗が低く耐熱性のある導電体から
なるものを用いることが望ましい。また、この誘電体キ
ャパシタでは、上記下部電極を白金、イリジウム、ルテ
ニウム、パラジウムまたはロジウムで形成することが好
ましい。
【0016】さらに、第3発明に係る不揮発性メモリ
は、トランジスタと誘電体キャパシタとからなるメモリ
セルを有する不揮発性メモリにおいて、前記誘電体キャ
パシタが、組成式CraMb(ただし、a,bは原子%
で表した組成、MはTa,Nb,Zr,Hf,Wおよび
Moからなる群より選ばれた少なくとも一種の遷移金属
を表す。)で表され、その組成範囲が95≧a≧60、
40≧b≧5、a+b=100である電子材料からなる
拡散防止層(バッファー層)と、該拡散防止層上に下部
電極と、該下部電極上に強誘電体膜と、該強誘電体膜上
に上部電極とを有することを特徴とする。
【0017】上記第3発明に係る不揮発性メモリを構成
する誘電体キャパシタでは、下部電極として、電気抵抗
が低く耐熱性のある導電体からなるものを用いることが
好ましい。また、下部電極が、トランジスタ上に形成さ
れた多結晶SiプラグまたはWプラグ上に配置されてい
ることが望ましい。
【0018】
【発明の実施の形態】つぎに、本発明の実施の形態につ
いて図面をもとに説明する。図1の断面図に示すよう
に、強誘電体キャパシタ10は、Si基板(シリコン基
板)1上に拡散防止層(バッファー層)としてのCr−
Ta膜2と、Pt膜3からなる下部電極と、PZTから
なる強誘電体膜4と、Pt膜5からなる上部電極とをこ
の順に積層した5層構造となっている。上記各層の膜厚
の一例を挙げると、Cr−Ta膜2は50nm,Pt膜
3は200nm,PZT膜4は250nm,Pt膜5は
200nmである。また、上記Cr−Ta膜2は、上記
組成式CraMbにおいてMをTaとするとともに、T
aの原子%を10%としたものである。
【0019】上記上部電極あるいは下部電極の材料とし
ては白金、イリジウム、ルテニウム、パラジウムまたは
ロジウムが好ましい。
【0020】上記のように、本発明に係る誘電体キャパ
シタおよび不揮発性メモリは、上記組成式CraMbで
表される薄膜材料からなる拡散防止層を用いる点に特徴
がある。この薄膜材料は多くの実験により開発されたも
ので、この材料を用いることによりSiプラグからのS
iの拡散を防止しつつ、良好な強誘電体電気特性を得る
ことができる。つまり、拡散防止層に要求される機能
は、Siの拡散を防止しつつ導電性を確保し、Siの酸
化を防止することである。Cr金属のみでは、Siの拡
散を防止することはできず、Crが容易にシリサイド化
してしまう。
【0021】本発明者は、CrにTa,Nb,Zr,H
f,WおよびMoのうち少なくとも一種を導入すること
で、上記欠点が補えることを確認したものである。すな
わち、Crに高融点元素を添加することにより、自己拡
散が生じる再結晶温度が上昇する。
【0022】CraMb膜の安定性を検討するために、
複数枚のSi基板上に個別にCr膜、Ta膜およびCr
−Ta膜の薄膜をスパッタにより成膜して試料とし、こ
れらを下記の酸化性雰囲気中でアニールし、アニール前
後の各試料の様子をX線回折で調べた。アニール条件
は、良好なPZT強誘電体特性が得られる熱処理条件で
ある580℃・Ar+10%O2 雰囲気・1時間を採用
した。
【0023】図2はCr膜のアニール前後のX線回折ピ
ークの変化の様子を示しており、横軸は2θ(回折
角)、縦軸は回折線の強度である。そして、図2(a)
は成膜直後(as depo)のもの、図2(b)は上
記酸化性雰囲気中アニール後のものである。
【0024】Crそれ自体は酸化に対して比較的耐酸化
性があるため、上記熱処理条件では酸化されないが、C
r膜をSi基板上に形成したときには、Siとの反応が
生じやすくなり、図2(b)で明らかなように酸化性雰
囲気中アニール後にはCrのピークが消失してしまう。
真空中アニールにおいても、同様の結果が得られた(図
略)。
【0025】図3はTa膜のアニール前後のX線回折ピ
ークの変化の様子を示している。図3(a)は成膜直後
のもの、図3(b)は真空中アニール後、図3(c)は
酸化性雰囲気中アニール後のものである。Taは融点が
2996℃と高温であり、酸化性雰囲気中でないかぎり
安定である。図3から明らかなように、真空中アニール
ではSiとの反応も生じず、ほぼ成膜時の結晶構造を維
持していることが判る。しかしながら、Taは高温耐酸
化性が充分ではなく、図3(c)に示すように酸化性雰
囲気中アニール後にはTaのピークがほぼ消失する。
【0026】以上のCr膜、Ta膜に比べて、Cr90
原子%とTa10原子%とからなるCr−Ta合金膜で
は、図4(a)と図4(b)とを対比して明らかなよう
に、酸化性雰囲気中アニールを行ってもSiとの反応が
生じないうえ、この膜が酸化されることもなく、極めて
安定であることが判る。
【0027】本発明者の検討によれば、Taに代えてN
b,Zr,Hf,WまたはMoを採用した場合、例えば
Cr−Zr2元合金の薄膜を設けたときにも、同様の優
れた結果が得られている。さらに、Cr−Ta−Zr等
の3元合金の薄膜の場合にも、同様の結果が確認されて
いる。
【0028】本発明に係るCraMbでは、Crに対す
る高融点金属M(上記Taなど)の添加量、すなわち上
記Mbの「b」の値(原子%)は、5〜40(上記Cr
aの「a」の値は95〜60)とすることが望ましい。
添加量が5原子%より少ないとCrとSiの反応が生じ
やすくなること、また、添加量が40原子%より多い場
合には、この合金薄膜が酸化されやすくなることが判明
している。
【0029】このように、本発明者の検討によって、上
記CraMb合金は、強誘電体スタック型キャパシタの
下部電極の下地層材料(下部電極下地材料)として有効
であることが判明した。このCraMb合金薄膜はSi
との反応が生じないため、トランジスタ上に形成された
シリコンプラグ上に設けることができる。
【0030】
【実施例】実施例1 図1に示す積層構造の強誘電体キャパシタを作製した。
Si基板を希フッ酸で処理して表面のSiO2 を除去し
た後、このSi基板上に以下の条件でCr−Taの拡散
防止層をスパッタ成膜した。 ・DC2極マグネトロンスパッタを使用 ・ターゲット:Cr金属 100mm径 Ta金属チップ 10mm×10mmを4個配置 ・スパッタガス:Ar30scccm 全圧 0.2Pa ・投入電力:0.4A×550V ・成膜時間:3分 ・膜圧:50nm 上記Cr−Ta膜の組成をEPMA分析(電子プローブ
微小分析法)で調べたところCr=90原子%、Ta=
10原子%であった。
【0031】上記Cr−Ta拡散防止層上に下部電極と
して厚さ200nmのPt膜を、さらにこの上に厚さ2
50nmのPZT膜をそれぞれスパッタにより成膜し
た。つぎに、PZTを結晶化させるために上記Cr−T
a拡散防止層、Pt膜およびPZT膜を積層形成したS
i基板を580℃×1時間、Ar+10%酸素雰囲気中
で熱処理した。さらに、PZT膜上に上部電極として厚
さ200nmのPt膜を、メタルマスクを用いて成膜し
た。さらに、このSi基板を450℃×1時間、酸素雰
囲気中で熱処理することにより強誘電体キャパシタを得
た。
【0032】この強誘電体キャパシタのSi基板と上部
電極(Pt電極)との間に電圧を印加して蓄積電荷量
(強誘電体ヒステリシス)を測定した。結果は図5に示
すとおりで、強誘電体メモリにとって重要な良好な残留
分極値が、電気的にSiを通した測定で得られ、PZT
強誘電体特性を測定することができた。また、Cr−T
a拡散防止層とSi基板との密着性、Cr−Ta拡散防
止層とPt膜(下部電極)との密着性のいずれも良好
で、膜剥がれは全く生じていないことが確認された。上
部電極あるいは下部電極をIr,Ru,Rh,Pdで形
成した場合にも、同様にSi基板−上部電極間で強誘電
体ヒステリシス曲線が測定可能であった。
【0033】なお、Cr−Ta合金を電極として、この
上に直接PZT等の強誘電体または高誘電体を成膜した
場合には、良好な強誘電体特性または高誘電体特性は得
られない。これは仕事関数の相違、あるいはPZTの結
晶化に関連したものと推察されるが、詳細は今のところ
不明である。
【0034】比較例1 実施例1のCr−Ta合金に代えてCr薄膜を厚さ50
nmで成膜し、これ以外の条件は実施例1と同様にして
強誘電体キャパシタを作製した。しかしながら、この強
誘電体キャパシタの場合、電気的にSi基板を通した測
定では、強誘電体ヒステリシス曲線は全く得ることがで
きなかった。
【0035】比較例2 実施例1のCr−Ta合金に代えてTa薄膜を厚さ50
nmで成膜し、これ以外の条件は実施例1と同様にして
強誘電体キャパシタを作製した。しかしながら、この強
誘電体キャパシタの場合、比較例1と同じく、電気的に
Si基板を通した測定では、強誘電体ヒステリシス曲線
は全く得ることができなかった。
【0036】実施例2 図7に示したような構造を有する強誘電体メモリにおい
て、誘電体キャパシタCとして、前記実施例1で作製し
たものを用いた以外は、図7と同様の構造の強誘電体メ
モリ(不揮発性メモリ)を常法により作製した。得られ
た不揮発性メモリは、良好な初期特性が得られ、かつそ
の特性が長期間維持され、信頼性が向上した。
【0037】
【発明の効果】以上の説明で明らかなように、本発明に
よれば以下の効果が得られる。 (1)電子薄膜材料に係る第1発明による効果 所定の組成式CraMbおよび所定の組成範囲を有し、
耐熱性および耐酸化性のある電子材料とすることによ
り、強誘電体キャパシタの拡散防止層として有効な電子
材料を提供することができる。すなわち、上記電子材料
からなる拡散防止層は、PZTの結晶化に必要な580
℃の高温熱処理(アニール)においてもSiとの反応を
生じないため強誘電体または高誘電体を用いた場合で
も、スタック構造のキャパシタを構成することが可能で
ある。
【0038】(2)誘電体キャパシタに係る第2発明に
よる効果 第1発明に係る電子材料からなる拡散防止層と、該拡散
防止層上に下部電極と、該下部電極上に強誘電体膜と、
該強誘電体膜上に上部電極とをこの順に、Si基板上に
積層形成して誘電体キャパシタを構成することで、高性
能なスタック型キャパシタを簡単に構築することができ
る。このため、誘電体膜の材料としてPZTはもちろ
ん、結晶化させるために酸素雰囲気中での高温の熱処理
が必要なSBTなどを用いることができるという利点が
ある。
【0039】(3)不揮発性メモリに係る第3発明によ
る効果 トランジスタと誘電体キャパシタとからなるメモリセル
を有する不揮発性メモリにおいて、上記誘電体キャパシ
タとして第2発明の構成を有するものを設けることで、
高性能なスタック型キャパシタを備えた不揮発性メモリ
を提供することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態に係る強誘電体キャパシタ
の構造を示す断面図である。
【図2】Si基板上に成膜したCr膜のアニール前後の
X線回折結果を示すグラフである。
【図3】Si基板上に成膜したTa膜のアニール前後の
X線回折結果を示すグラフである。
【図4】Si基板上に成膜したCr−Ta膜のアニール
前後のX線回折結果を示すグラフである。
【図5】本発明に係る強誘電体キャパシタの蓄積電荷量
を測定した結果を示すグラフである。
【図6】トランジスタとキャパシタとを横方向に配置し
た従来の強誘電体メモリの構造を示す断面図である。
【図7】トランジスタとキャパシタとを縦方向に配置し
た従来の強誘電体メモリの構造を示す断面図である。
【符号の説明】 1…シリコン基板(Si基板)、2…Cr−Ta膜、3
…Pt膜、4…PZT膜、5…Pt膜、10…強誘電体
キャパシタ、101…p型Si基板、102…フィール
ド酸化膜、103…ゲート絶縁膜、104…ソース領
域、105…ドレイン領域、106…層間絶縁膜、10
7…Ti膜、108…Pt膜、109…強誘電体膜、1
10…Pt膜、123…多結晶Siプラグ、C…キャパ
シタ、Q…トランジスタ、WL…ワード線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 27/108 21/8242

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 組成式CraMb(ただし、a,bは原
    子%で表した組成、MはTa,Nb,Zr,Hf,Wお
    よびMoからなる群より選ばれた少なくとも一種の遷移
    金属を表す。)で表され、その組成範囲が95≧a≧6
    0、40≧b≧5、a+b=100であることを特徴と
    する電子薄膜材料。
  2. 【請求項2】 組成式CraMb(ただし、a,bは原
    子%で表した組成、MはTa,Nb,Zr,Hf,Wお
    よびMoからなる群より選ばれた少なくとも一種の遷移
    金属を表す。)で表され、その組成範囲が95≧a≧6
    0、40≧b≧5、a+b=100である電子材料から
    なる拡散防止層と、該拡散防止層上に下部電極と、該下
    部電極上に強誘電体膜あるいは高誘電体膜と、該強誘電
    体膜あるいは高誘電体膜上に上部電極とを有することを
    特徴とする誘電体キャパシタ。
  3. 【請求項3】 前記上部電極あるいは下部電極が白金か
    らなることを特徴とする請求項2に記載の誘電体キャパ
    シタ。
  4. 【請求項4】 前記上部電極あるいは下部電極がイリジ
    ウムからなることを特徴とする請求項2に記載の誘電体
    キャパシタ。
  5. 【請求項5】 前記上部電極あるいは下部電極がルテニ
    ウムからなることを特徴とする請求項2に記載の誘電体
    キャパシタ。
  6. 【請求項6】 前記上部電極あるいは下部電極がパラジ
    ウムからなることを特徴とする請求項2に記載の誘電体
    キャパシタ。
  7. 【請求項7】 前記上部電極あるいは下部電極がロジウ
    ムからなることを特徴とする請求項2に記載の誘電体キ
    ャパシタ。
  8. 【請求項8】 トランジスタと誘電体キャパシタとから
    なるメモリセルを有する不揮発性メモリにおいて、前記
    誘電体キャパシタが、組成式CraMb(ただし、a,
    bは原子%で表した組成、MはTa,Nb,Zr,H
    f,WおよびMoからなる群より選ばれた少なくとも一
    種の遷移金属を表す。)で表され、その組成範囲が95
    ≧a≧60、40≧b≧5、a+b=100である電子
    材料からなる拡散防止層と、該拡散防止層上に下部電極
    と、該下部電極上に強誘電体膜と、該強誘電体膜上に上
    部電極とを有することを特徴とする不揮発性メモリ。
  9. 【請求項9】 前記下部電極が、トランジスタ上に形成
    された多結晶SiプラグまたはWプラグ上に配置されて
    いることを特徴とする請求項8に記載の不揮発性メモ
    リ。
JP31499899A 1999-11-05 1999-11-05 電子薄膜材料、誘電体キャパシタおよび不揮発性メモリ Pending JP2001131673A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP31499899A JP2001131673A (ja) 1999-11-05 1999-11-05 電子薄膜材料、誘電体キャパシタおよび不揮発性メモリ
TW089123097A TW479346B (en) 1999-11-05 2000-11-02 Electronic thin-film material, dielectric capacitor, and nonvolatile memory
KR1020000065545A KR20010051466A (ko) 1999-11-05 2000-11-06 전자 박막 재료, 유전체 캐패시터, 및 비휘발성 메모리
US09/707,215 US6381119B1 (en) 1999-11-05 2000-11-06 Electronic thin film material, dielectric capacitor, and nonvolatile memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31499899A JP2001131673A (ja) 1999-11-05 1999-11-05 電子薄膜材料、誘電体キャパシタおよび不揮発性メモリ

Publications (1)

Publication Number Publication Date
JP2001131673A true JP2001131673A (ja) 2001-05-15

Family

ID=18060190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31499899A Pending JP2001131673A (ja) 1999-11-05 1999-11-05 電子薄膜材料、誘電体キャパシタおよび不揮発性メモリ

Country Status (4)

Country Link
US (1) US6381119B1 (ja)
JP (1) JP2001131673A (ja)
KR (1) KR20010051466A (ja)
TW (1) TW479346B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2825718A1 (fr) * 2001-06-11 2002-12-13 Gen Electric Couches barriere anti-diffusion, pieces comportant de telles couches et procedes ou l'on emploie de telles couches
JP2003109952A (ja) * 2001-09-28 2003-04-11 Ulvac Japan Ltd 誘電体膜及びキャパシタ絶縁膜、並びにこれらの膜の作製方法
JP2003197874A (ja) * 2001-12-28 2003-07-11 Fujitsu Ltd 半導体装置の製造方法
WO2019159856A1 (ja) * 2018-02-19 2019-08-22 山陽特殊製鋼株式会社 スパッタリングターゲット材

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3792129B2 (ja) * 2001-03-01 2006-07-05 新光電気工業株式会社 キャパシタ、キャパシタ内蔵回路基板及びそれらの製造方法
JP3986859B2 (ja) * 2002-03-25 2007-10-03 富士通株式会社 薄膜キャパシタ及びその製造方法
US7960774B2 (en) * 2005-12-05 2011-06-14 Electronics And Telecommunications Research Institute Memory devices including dielectric thin film and method of manufacturing the same
KR100913395B1 (ko) * 2006-12-04 2009-08-21 한국전자통신연구원 메모리 소자 및 그 제조방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6298503A (ja) * 1985-10-25 1987-05-08 株式会社住友金属セラミックス マイクロ波用誘電体磁器組成物
US4900702A (en) * 1987-10-27 1990-02-13 Nippon Ferrite, Ltd. Dielectric ceramic composition
US5264403A (en) * 1991-09-27 1993-11-23 Ngk Insulators, Ltd. Dielectric ceramic composition containing ZnO-B2 O3 -SiO2 glass
US5449652A (en) * 1993-06-04 1995-09-12 Battelle Memorial Institute Ceramic compositions for BZN dielectric resonators
JPH0793969A (ja) * 1993-09-22 1995-04-07 Olympus Optical Co Ltd 強誘電体容量素子
JPH0855967A (ja) * 1994-07-29 1996-02-27 Texas Instr Inc <Ti> 強誘電体薄膜キャパシタの製造方法
JP3302594B2 (ja) * 1997-02-10 2002-07-15 太陽誘電株式会社 積層電子部品及びその製造方法
KR100241812B1 (ko) * 1997-09-11 2000-02-01 윤덕용 마이크로파 유전체 자기조성물
JP2000349245A (ja) * 1999-06-02 2000-12-15 Sony Corp 誘電体キャパシタおよびメモリならびにそれらの製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2825718A1 (fr) * 2001-06-11 2002-12-13 Gen Electric Couches barriere anti-diffusion, pieces comportant de telles couches et procedes ou l'on emploie de telles couches
JP2003109952A (ja) * 2001-09-28 2003-04-11 Ulvac Japan Ltd 誘電体膜及びキャパシタ絶縁膜、並びにこれらの膜の作製方法
JP2003197874A (ja) * 2001-12-28 2003-07-11 Fujitsu Ltd 半導体装置の製造方法
JP4657545B2 (ja) * 2001-12-28 2011-03-23 富士通セミコンダクター株式会社 半導体装置の製造方法
WO2019159856A1 (ja) * 2018-02-19 2019-08-22 山陽特殊製鋼株式会社 スパッタリングターゲット材

Also Published As

Publication number Publication date
KR20010051466A (ko) 2001-06-25
US6381119B1 (en) 2002-04-30
TW479346B (en) 2002-03-11

Similar Documents

Publication Publication Date Title
JP3319994B2 (ja) 半導体記憶素子
KR100504318B1 (ko) 전자재료,그제조방법,유전체커패시터,불휘발성메모리및반도체장치
JP3114710B2 (ja) 強誘電体メモリ及びその製造方法
JP4539844B2 (ja) 誘電体キャパシタおよびその製造方法ならびに半導体装置
JPH11220095A (ja) 誘電体キャパシタの製造方法
JP3570153B2 (ja) 電子材料、その製造方法、誘電体キャパシタ、不揮発性メモリおよび半導体装置
US6787831B2 (en) Barrier stack with improved barrier properties
US6281536B1 (en) Ferroelectric memory device with improved ferroelectric capacity characteristic
JP4214553B2 (ja) 誘電体キャパシタおよび不揮発性メモリ
US6727156B2 (en) Semiconductor device including ferroelectric capacitor and method of manufacturing the same
JP3055494B2 (ja) 強誘電体メモリ及びその製造方法
JP2001131673A (ja) 電子薄膜材料、誘電体キャパシタおよび不揮発性メモリ
JP4996113B2 (ja) 強誘電体キャパシタ及び強誘電体メモリ
JPH10242408A (ja) 誘電体キャパシタ、不揮発性メモリおよび半導体装置
WO2000046856A1 (fr) Condensateur et son procede de fabrication
JPH10189886A (ja) 誘電体キャパシタおよび強誘電体メモリ
JP2002329845A (ja) 強誘電体メモリ素子の製造方法および強誘電体メモリ装置
JP4225300B2 (ja) 半導体装置
KR100384847B1 (ko) 캐패시터의 제조 방법
JPH11168193A (ja) 強誘電体記憶装置及びその製造方法
JPH08236719A (ja) 白金薄膜、半導体装置及びそれらの製造方法
JP2003163328A (ja) 半導体装置
JP2004304015A (ja) 誘電体キャパシタ及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040217

A521 Written amendment

Effective date: 20040419

Free format text: JAPANESE INTERMEDIATE CODE: A523

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050627

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060627

A61 First payment of annual fees (during grant procedure)

Effective date: 20060710

Free format text: JAPANESE INTERMEDIATE CODE: A61

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090728

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100728

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20110728

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110728

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120728

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20120728

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130728

Year of fee payment: 7