JPH11168193A - 強誘電体記憶装置及びその製造方法 - Google Patents
強誘電体記憶装置及びその製造方法Info
- Publication number
- JPH11168193A JPH11168193A JP9333291A JP33329197A JPH11168193A JP H11168193 A JPH11168193 A JP H11168193A JP 9333291 A JP9333291 A JP 9333291A JP 33329197 A JP33329197 A JP 33329197A JP H11168193 A JPH11168193 A JP H11168193A
- Authority
- JP
- Japan
- Prior art keywords
- ferroelectric
- oxide
- upper electrode
- noble metal
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003860 storage Methods 0.000 title claims abstract description 8
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims abstract description 59
- 239000003990 capacitor Substances 0.000 claims abstract description 44
- 229910000510 noble metal Inorganic materials 0.000 claims abstract description 32
- 229910021472 group 8 element Inorganic materials 0.000 claims abstract description 29
- 239000000956 alloy Substances 0.000 claims abstract description 28
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910000457 iridium oxide Inorganic materials 0.000 claims abstract description 25
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 15
- 229910052697 platinum Inorganic materials 0.000 claims abstract description 12
- 229910000487 osmium oxide Inorganic materials 0.000 claims abstract description 5
- JIWAALDUIFCBLV-UHFFFAOYSA-N oxoosmium Chemical compound [Os]=O JIWAALDUIFCBLV-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910003445 palladium oxide Inorganic materials 0.000 claims abstract description 5
- JQPTYAILLJKUCY-UHFFFAOYSA-N palladium(ii) oxide Chemical compound [O-2].[Pd+2] JQPTYAILLJKUCY-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910001925 ruthenium oxide Inorganic materials 0.000 claims abstract description 5
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 claims abstract description 5
- 238000009792 diffusion process Methods 0.000 claims description 27
- 239000004065 semiconductor Substances 0.000 claims description 20
- 239000010936 titanium Substances 0.000 claims description 12
- 229910052760 oxygen Inorganic materials 0.000 claims description 11
- 238000004544 sputter deposition Methods 0.000 claims description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 10
- 239000001301 oxygen Substances 0.000 claims description 10
- 239000007789 gas Substances 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- 229910020684 PbZr Inorganic materials 0.000 claims description 4
- 239000000919 ceramic Substances 0.000 claims description 4
- 239000011261 inert gas Substances 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 2
- 230000005669 field effect Effects 0.000 abstract description 28
- 230000001681 protective effect Effects 0.000 abstract description 12
- 239000011229 interlayer Substances 0.000 abstract description 9
- 239000000463 material Substances 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 24
- 238000010438 heat treatment Methods 0.000 description 17
- 230000006866 deterioration Effects 0.000 description 11
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 9
- 229910052741 iridium Inorganic materials 0.000 description 8
- 229910003446 platinum oxide Inorganic materials 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 229910052762 osmium Inorganic materials 0.000 description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- 229910052763 palladium Inorganic materials 0.000 description 6
- 229910052707 ruthenium Inorganic materials 0.000 description 6
- 229910002064 alloy oxide Inorganic materials 0.000 description 5
- 230000001590 oxidative effect Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 241001279686 Allium moly Species 0.000 description 1
- 229910001260 Pt alloy Inorganic materials 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 239000004063 acid-resistant material Substances 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- SYQBFIAQOQZEGI-UHFFFAOYSA-N osmium atom Chemical compound [Os] SYQBFIAQOQZEGI-UHFFFAOYSA-N 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【課題】 配線形成後の加熱による強誘電体容量素子の
劣化を抑制することにより、強誘電体記憶装置のデータ
書き換え寿命、記憶保持特性の信頼性が向上した強誘電
体記憶装置及びその製造方法を提供する。 【解決手段】 半導体基板１上に半導体素子４を形成
し、半導体素子４上に絶縁膜７を形成し、絶縁膜７上
に、下部電極２３、強誘電体膜１２、上部電極２４を有
する容量素子２１を形成し、上部電極２４を、貴金属と
ＶＩＩＩ族元素酸化物とを含む合金としたことを特徴と
する。
劣化を抑制することにより、強誘電体記憶装置のデータ
書き換え寿命、記憶保持特性の信頼性が向上した強誘電
体記憶装置及びその製造方法を提供する。 【解決手段】 半導体基板１上に半導体素子４を形成
し、半導体素子４上に絶縁膜７を形成し、絶縁膜７上
に、下部電極２３、強誘電体膜１２、上部電極２４を有
する容量素子２１を形成し、上部電極２４を、貴金属と
ＶＩＩＩ族元素酸化物とを含む合金としたことを特徴と
する。
Description
【０００１】
【発明の属する技術分野】本発明は、強誘電体記憶装置
及びその製造方法に関し、特に、半導体基板上に記憶を
保持するための強誘電体容量素子とメモリセルトランジ
スタ（半導体素子）とを形成した強誘電体記憶装置及び
その製造方法に関するものである。
及びその製造方法に関し、特に、半導体基板上に記憶を
保持するための強誘電体容量素子とメモリセルトランジ
スタ（半導体素子）とを形成した強誘電体記憶装置及び
その製造方法に関するものである。
【０００２】
【従来の技術】半導体基板上に形成された強誘電体容量
素子の分極現象を利用することにより情報を記憶するこ
とを特徴とした強誘電体記憶装置（以下、強誘電体メモ
リとも称する）が知られている。図３は、この種の強誘
電体メモリを構成する単位メモリセルを示す断面図であ
り、ｐ型Ｓｉ（シリコン）基板１の表面領域内に、ソー
ス・ドレインｎ+拡散層（以下、単に拡散層とも称す
る）２、２が形成され、ｐ型Ｓｉ基板１上にゲート絶縁
膜を介してゲート電極３が形成され、これにより、メモ
リセルトランジスタである電界効果トランジスタ（ＦＥ
Ｔ）４が構成されている。なお、５はこの単位メモリセ
ルを他の素子と分離するためのフィールドＳｉＯ2であ
る。
素子の分極現象を利用することにより情報を記憶するこ
とを特徴とした強誘電体記憶装置（以下、強誘電体メモ
リとも称する）が知られている。図３は、この種の強誘
電体メモリを構成する単位メモリセルを示す断面図であ
り、ｐ型Ｓｉ（シリコン）基板１の表面領域内に、ソー
ス・ドレインｎ+拡散層（以下、単に拡散層とも称す
る）２、２が形成され、ｐ型Ｓｉ基板１上にゲート絶縁
膜を介してゲート電極３が形成され、これにより、メモ
リセルトランジスタである電界効果トランジスタ（ＦＥ
Ｔ）４が構成されている。なお、５はこの単位メモリセ
ルを他の素子と分離するためのフィールドＳｉＯ2であ
る。
【０００３】一方、電界効果トランジスタ４の一方の拡
散層２に接続されているビット線６は多層構造で、下層
から順にＴｉ、ＴｉＮ、Ａ１、ＴｉＮの４層により構成
されている。また、電界効果トランジスタ４上には、Ｓ
ｉＯ2からなる層間絶縁膜７をはさんで、下部電極１
１、強誘電体膜１２、上部電極１３により構成される強
誘電体容量素子１４が形成され、上部電極１３は配線１
５により電界効果トランジスタ４の他方の拡散層２に接
続されている。前記強誘電体膜１２は、ＰＺＴ（ＰｂＺ
ｒxＴｉ1-xＯ3）、ＳＢＴ（ＳｒＢｉ2Ｔａ2Ｏ9）等の材
料により形成されている。
散層２に接続されているビット線６は多層構造で、下層
から順にＴｉ、ＴｉＮ、Ａ１、ＴｉＮの４層により構成
されている。また、電界効果トランジスタ４上には、Ｓ
ｉＯ2からなる層間絶縁膜７をはさんで、下部電極１
１、強誘電体膜１２、上部電極１３により構成される強
誘電体容量素子１４が形成され、上部電極１３は配線１
５により電界効果トランジスタ４の他方の拡散層２に接
続されている。前記強誘電体膜１２は、ＰＺＴ（ＰｂＺ
ｒxＴｉ1-xＯ3）、ＳＢＴ（ＳｒＢｉ2Ｔａ2Ｏ9）等の材
料により形成されている。
【０００４】強誘電体容量素子１４を形成した後、強誘
電体膜１２を安定化するために酸化雰囲気下におけるア
ニールが必要となることが多いため、下部電極１１及び
上部電極１３としては、耐酸化性を有する貴金属（たと
えばＰｔ）、あるいは導電性酸化物（たとえばＲｕ
Ｏ2）が用いられる。また、配線１５用材料としては、
微細加工の容易さや、耐腐食性、低抵抗率であること等
が求められ、Ａ１がしばしば用いられる。
電体膜１２を安定化するために酸化雰囲気下におけるア
ニールが必要となることが多いため、下部電極１１及び
上部電極１３としては、耐酸化性を有する貴金属（たと
えばＰｔ）、あるいは導電性酸化物（たとえばＲｕ
Ｏ2）が用いられる。また、配線１５用材料としては、
微細加工の容易さや、耐腐食性、低抵抗率であること等
が求められ、Ａ１がしばしば用いられる。
【０００５】しかしながら、このＡｌが拡散層２におい
てＳｉと接触していると、熱処理時にＳｉがＡｌ中に拡
散し、拡散層２とｐ型Ｓｉ基板１とのｐｎ接合が破壊さ
れるおそれがあることから、下層から順にＴｉ、Ｔｉ
Ｎ、Ａｌを積層した多層膜がしばしば用いられる。Ｔｉ
ＮはＡｌとＳｉの相互拡散を防ぐためのバリア膜で、Ｔ
ｉはＳｉと配線１５との密着牲を改善するための膜であ
る。なお、配線１５に用いられる材料としては、このほ
かにＷＳｉ2やＴｉＳｉ2が用いられることもある。
てＳｉと接触していると、熱処理時にＳｉがＡｌ中に拡
散し、拡散層２とｐ型Ｓｉ基板１とのｐｎ接合が破壊さ
れるおそれがあることから、下層から順にＴｉ、Ｔｉ
Ｎ、Ａｌを積層した多層膜がしばしば用いられる。Ｔｉ
ＮはＡｌとＳｉの相互拡散を防ぐためのバリア膜で、Ｔ
ｉはＳｉと配線１５との密着牲を改善するための膜であ
る。なお、配線１５に用いられる材料としては、このほ
かにＷＳｉ2やＴｉＳｉ2が用いられることもある。
【０００６】図４は、この強誘電体メモリを構成する単
位メモリセルの等価回路を示す回路図であり、電界効果
トランジスタＴｒと強誘電体容量素子Ｃｆとの直列接続
によりメモリセルＭＣが構成されている。電界効果トラ
ンジスタＴｒのゲート電極Ｇはワード線ＷＬに、ソース
・ドレインＳＤの一方はビット線ＢＬに、ソース・ドレ
インＳＤの他方は強誘電体容量素子Ｃｆの一方の電極に
接続されている。強誘電体容量素子Ｃｆの他方の電極は
プレート線ＰＬに接続されている。
位メモリセルの等価回路を示す回路図であり、電界効果
トランジスタＴｒと強誘電体容量素子Ｃｆとの直列接続
によりメモリセルＭＣが構成されている。電界効果トラ
ンジスタＴｒのゲート電極Ｇはワード線ＷＬに、ソース
・ドレインＳＤの一方はビット線ＢＬに、ソース・ドレ
インＳＤの他方は強誘電体容量素子Ｃｆの一方の電極に
接続されている。強誘電体容量素子Ｃｆの他方の電極は
プレート線ＰＬに接続されている。
【０００７】なお、通常、ワード線ＷＬは図３に示す電
界効果トランジスタ４のゲート電極３を兼ねており、プ
レート線ＰＬは、強誘電体容量素子１４の下部電極１１
を兼ねている。このメモリセルＭＣはマトリックス状に
配列され、大規模不揮発性メモリを構成している。
界効果トランジスタ４のゲート電極３を兼ねており、プ
レート線ＰＬは、強誘電体容量素子１４の下部電極１１
を兼ねている。このメモリセルＭＣはマトリックス状に
配列され、大規模不揮発性メモリを構成している。
【０００８】次に、このメモリセルの製造方法について
図５に基づき説明する。まず、図５（ａ）に示すよう
に、ｐ型Ｓｉ基板１上に、メモリセルトランジスタであ
る電界効果トランジスタ４等の半導体集積回路を埋め込
み、このｐ型Ｓｉ基板１上に層間絶縁膜７を形成し、こ
の層間絶縁膜７上に下部電極１１、強誘電体膜１２及び
上部電極１３を順次積層して強誘電体容量素子１４を形
成し、この上に保護膜１６を形成する。
図５に基づき説明する。まず、図５（ａ）に示すよう
に、ｐ型Ｓｉ基板１上に、メモリセルトランジスタであ
る電界効果トランジスタ４等の半導体集積回路を埋め込
み、このｐ型Ｓｉ基板１上に層間絶縁膜７を形成し、こ
の層間絶縁膜７上に下部電極１１、強誘電体膜１２及び
上部電極１３を順次積層して強誘電体容量素子１４を形
成し、この上に保護膜１６を形成する。
【０００９】次いで、同図（ｂ）に示すように、強誘電
体容量素子１４の上部電極１３及び電界効果トランジス
タ４の拡散層２、２に通じるコンタクトホール１７、１
７、…を形成する。次いで、同図（ｃ）に示すように、
電界効果トランジスタ４の一方の拡散層２に電気的に接
続するためのビット線６、及び電界効果トランジスタ４
の他方の拡散層２と強誘電体容量素子１４の上部電極１
３を電気的に接続するための配線１５を形成する。
体容量素子１４の上部電極１３及び電界効果トランジス
タ４の拡散層２、２に通じるコンタクトホール１７、１
７、…を形成する。次いで、同図（ｃ）に示すように、
電界効果トランジスタ４の一方の拡散層２に電気的に接
続するためのビット線６、及び電界効果トランジスタ４
の他方の拡散層２と強誘電体容量素子１４の上部電極１
３を電気的に接続するための配線１５を形成する。
【００１０】その後、３００℃を超える温度で熱処理を
行う。この熱処理は、電界効果トランジスタ４のコンタ
クト抵抗の低減およびしきい値電圧の安定化を図るた
め、及び強誘電体容量素子１４に対するプロセスダメー
ジの除去等のために必須のプロセスである。
行う。この熱処理は、電界効果トランジスタ４のコンタ
クト抵抗の低減およびしきい値電圧の安定化を図るた
め、及び強誘電体容量素子１４に対するプロセスダメー
ジの除去等のために必須のプロセスである。
【００１１】
【発明が解決しようとする課題】ところで、従来のメモ
リセルでは、３００℃を超える温度で熱処理を行うと、
強誘電体容量素子１４において強誘電体膜１２の残留分
極値が著しく減少し、不揮発性メモリとしての記憶保持
特性、データ書き換え寿命を著しく劣化させるという問
題点があった。これらの劣化の原因は、配線１５を構成
する物質が強誘電体容量素子１４の上部電極１３中をそ
の多結晶の粒界に沿って拡散し、強誘電体膜１２と化学
的に反応するためである。
リセルでは、３００℃を超える温度で熱処理を行うと、
強誘電体容量素子１４において強誘電体膜１２の残留分
極値が著しく減少し、不揮発性メモリとしての記憶保持
特性、データ書き換え寿命を著しく劣化させるという問
題点があった。これらの劣化の原因は、配線１５を構成
する物質が強誘電体容量素子１４の上部電極１３中をそ
の多結晶の粒界に沿って拡散し、強誘電体膜１２と化学
的に反応するためである。
【００１２】また、このメモリセルの上に保護膜を形成
する際にも同様の問題点が生ずる。すなわち、従来行わ
れているように、ｐ型Ｓｉ基板１の温度を３００℃から
４００℃程度としプラズマＣＶＤ法により窒化珪素膜
（Ｓｉ3Ｎ4）等の保護膜を形成する際に、強誘電体容量
素子１４に劣化が生じ、強誘電体メモリとしての信頼性
が著しく低下するという問題点がある。
する際にも同様の問題点が生ずる。すなわち、従来行わ
れているように、ｐ型Ｓｉ基板１の温度を３００℃から
４００℃程度としプラズマＣＶＤ法により窒化珪素膜
（Ｓｉ3Ｎ4）等の保護膜を形成する際に、強誘電体容量
素子１４に劣化が生じ、強誘電体メモリとしての信頼性
が著しく低下するという問題点がある。
【００１３】本発明は、上記の事情に鑑みてなされたも
のであって、配線形成後の加熱による強誘電体容量素子
の劣化を抑制することにより、強誘電体記憶装置のデー
タ書き換え寿命、記憶保持特性の信頼性が向上した強誘
電体記憶装置及びその製造方法を提供することを目的と
する。
のであって、配線形成後の加熱による強誘電体容量素子
の劣化を抑制することにより、強誘電体記憶装置のデー
タ書き換え寿命、記憶保持特性の信頼性が向上した強誘
電体記憶装置及びその製造方法を提供することを目的と
する。
【００１４】
【課題を解決するための手段】上記課題を解決するため
に、本発明は次の様な強誘電体記憶装置及びその製造方
法を提供する。すなわち、本発明の強誘電体記憶装置
は、半導体基板上に半導体素子を形成し、該半導体素子
上に絶縁膜を形成し、該絶縁膜上に、下部電極、強誘電
体膜、上部電極を有する容量素子を形成し、前記上部電
極を、貴金属とＶＩＩＩ族元素酸化物とを含む合金とし
たものである。
に、本発明は次の様な強誘電体記憶装置及びその製造方
法を提供する。すなわち、本発明の強誘電体記憶装置
は、半導体基板上に半導体素子を形成し、該半導体素子
上に絶縁膜を形成し、該絶縁膜上に、下部電極、強誘電
体膜、上部電極を有する容量素子を形成し、前記上部電
極を、貴金属とＶＩＩＩ族元素酸化物とを含む合金とし
たものである。
【００１５】前記下部電極を、貴金属とＶＩＩＩ族元素
酸化物とを含む合金としてもよい。また、前記貴金属を
白金とし、前記ＶＩＩＩ族元素酸化物を、イリジウム酸
化物、パラジウム酸化物、ルテニウム酸化物、オスミウ
ム酸化物から選択された１種または２種以上としてもよ
い。
酸化物とを含む合金としてもよい。また、前記貴金属を
白金とし、前記ＶＩＩＩ族元素酸化物を、イリジウム酸
化物、パラジウム酸化物、ルテニウム酸化物、オスミウ
ム酸化物から選択された１種または２種以上としてもよ
い。
【００１６】また、前記強誘電体膜を、強誘電体セラミ
ックスとしてもよい。また、前記強誘電体セラミックス
を、ＰｂＺｒxＴｉ1-xＯ3またはＳｒＢｉ2Ｔａ2Ｏ9のい
ずれか１種としてもよい。前記半導体素子の一方の拡散
層と前記上部電極とを、チタン、窒化チタン、アルミニ
ウム、ケイ化タングステン、ケイ化チタンから選択され
た１種または２種以上からなる配線により電気的に接続
してもよい。
ックスとしてもよい。また、前記強誘電体セラミックス
を、ＰｂＺｒxＴｉ1-xＯ3またはＳｒＢｉ2Ｔａ2Ｏ9のい
ずれか１種としてもよい。前記半導体素子の一方の拡散
層と前記上部電極とを、チタン、窒化チタン、アルミニ
ウム、ケイ化タングステン、ケイ化チタンから選択され
た１種または２種以上からなる配線により電気的に接続
してもよい。
【００１７】本発明の強誘電体記憶装置の製造方法は、
半導体基板上に半導体素子を形成する工程と、該半導体
素子上に絶縁膜を形成する工程と、該絶縁膜上に、下部
電極、強誘電体膜、上部電極を有する容量素子を形成す
る工程とを備え、前記容量素子を形成する工程を、上部
電極および／または下部電極を形成する際に、酸素と不
活性ガスを含む混合ガスにより生成したプラズマによ
り、貴金属とＶＩＩＩ族元素のそれぞれのターゲットを
同時にスパッタし、このスパッタの際に酸素プラズマが
ＶＩＩＩ族元素を酸化し、このＶＩＩＩ族元素酸化物と
貴金属との合金を堆積する方法である。
半導体基板上に半導体素子を形成する工程と、該半導体
素子上に絶縁膜を形成する工程と、該絶縁膜上に、下部
電極、強誘電体膜、上部電極を有する容量素子を形成す
る工程とを備え、前記容量素子を形成する工程を、上部
電極および／または下部電極を形成する際に、酸素と不
活性ガスを含む混合ガスにより生成したプラズマによ
り、貴金属とＶＩＩＩ族元素のそれぞれのターゲットを
同時にスパッタし、このスパッタの際に酸素プラズマが
ＶＩＩＩ族元素を酸化し、このＶＩＩＩ族元素酸化物と
貴金属との合金を堆積する方法である。
【００１８】前記容量素子を形成する工程は、更に具体
的には、上部電極および／または下部電極を形成する際
に、前記ＶＩＩＩ族元素としてイリジウム（Ｉｒ）、パ
ラジウム（Ｐｄ）、ルテニウム（Ｒｕ）、オスミウム
（Ｏｓ）から選ばれた１種を用い、この１種と白金（Ｐ
ｔ）の２種類のターゲットを、アルゴン（Ａｒ）と酸素
（Ｏ2）の混合ガスによって生成したプラズマによって
同時にスパッタし、スパッタ時に酸素プラズマが、Ｉ
ｒ、Ｐｄ、Ｒｕ、Ｏｓから選ばれた１種を酸化し、この
酸化物とＰｔを合金化させて前記半導体基板上に堆積さ
せる工程を含む。
的には、上部電極および／または下部電極を形成する際
に、前記ＶＩＩＩ族元素としてイリジウム（Ｉｒ）、パ
ラジウム（Ｐｄ）、ルテニウム（Ｒｕ）、オスミウム
（Ｏｓ）から選ばれた１種を用い、この１種と白金（Ｐ
ｔ）の２種類のターゲットを、アルゴン（Ａｒ）と酸素
（Ｏ2）の混合ガスによって生成したプラズマによって
同時にスパッタし、スパッタ時に酸素プラズマが、Ｉ
ｒ、Ｐｄ、Ｒｕ、Ｏｓから選ばれた１種を酸化し、この
酸化物とＰｔを合金化させて前記半導体基板上に堆積さ
せる工程を含む。
【００１９】この場合、前記合金の、Ｉｒ、Ｐｄ、Ｒ
ｕ、Ｏｓから選ばれた１種とＰｔとの組成は、それぞれ
のターゲットに供給するＤＣ電力の大きさで制御する。
Ｉｒ、Ｐｄ、Ｒｕ、Ｏｓから選ばれた１種のＰｔに対す
る組成はモル（ｍｏｌ）％で３ｍｏｌ％から５５ｍｏｌ
％程度が望ましい。その理由は、３ｍｏｌ％より小さい
と、配線に対する十分な拡散抑制効果が得られず、ま
た、５５ｍｏｌ％より大きいと、上部電極と接した配線
が熱処理時に酸化され、上部電極と前記配線の間で電気
的に導通不良が生じるためである。
ｕ、Ｏｓから選ばれた１種とＰｔとの組成は、それぞれ
のターゲットに供給するＤＣ電力の大きさで制御する。
Ｉｒ、Ｐｄ、Ｒｕ、Ｏｓから選ばれた１種のＰｔに対す
る組成はモル（ｍｏｌ）％で３ｍｏｌ％から５５ｍｏｌ
％程度が望ましい。その理由は、３ｍｏｌ％より小さい
と、配線に対する十分な拡散抑制効果が得られず、ま
た、５５ｍｏｌ％より大きいと、上部電極と接した配線
が熱処理時に酸化され、上部電極と前記配線の間で電気
的に導通不良が生じるためである。
【００２０】本発明の強誘電体記憶装置では、前記容量
素子の上部電極を、貴金属とＶＩＩＩ族元素酸化物とを
含む合金としたことにより、ＶＩＩＩ族元素酸化物が配
線の成分の高速拡散経路となる貴金属多結晶の粒界を埋
めるだけでなく、該配線の成分が貴金属多結晶の粒界を
拡散するうちに該粒界に析出したＶＩＩＩ族元素酸化物
を還元して、配線自体が酸化され、該配線の貴金属多結
晶の粒界中の拡散速度が著しく低下するため、配線を形
成した後の熱処理時に該配線の成分が上部電極中を拡散
するのを防止する。これにより、強誘電体容量素子の劣
化を抑制することが可能になる。
素子の上部電極を、貴金属とＶＩＩＩ族元素酸化物とを
含む合金としたことにより、ＶＩＩＩ族元素酸化物が配
線の成分の高速拡散経路となる貴金属多結晶の粒界を埋
めるだけでなく、該配線の成分が貴金属多結晶の粒界を
拡散するうちに該粒界に析出したＶＩＩＩ族元素酸化物
を還元して、配線自体が酸化され、該配線の貴金属多結
晶の粒界中の拡散速度が著しく低下するため、配線を形
成した後の熱処理時に該配線の成分が上部電極中を拡散
するのを防止する。これにより、強誘電体容量素子の劣
化を抑制することが可能になる。
【００２１】また、ＶＩＩＩ族元素酸化物の組成比を適
当な値とすることにより、配線形成後の熱処理時に上部
電極と接する配線の酸化が抑制され、上部電極と配線と
の間の導通不良を引き起こさなくすることが可能にな
る。
当な値とすることにより、配線形成後の熱処理時に上部
電極と接する配線の酸化が抑制され、上部電極と配線と
の間の導通不良を引き起こさなくすることが可能にな
る。
【００２２】本発明の強誘電体記憶装置の製造方法で
は、前記容量素子を形成する工程を、上部電極および／
または下部電極を形成する際に、酸素と不活性ガスを含
む混合ガスにより生成したプラズマにより、貴金属とＶ
ＩＩＩ族元素のそれぞれのターゲットを同時にスパッタ
し、このスパッタの際に酸素プラズマがＶＩＩＩ族元素
を酸化し、このＶＩＩＩ族元素酸化物と貴金属との合金
を堆積することにより、貴金属とＶＩＩＩ族元素酸化物
との合金からなる前記容量素子の上部電極および／また
は下部電極を形成する。これにより、強誘電体容量素子
の劣化が抑制された強誘電体記憶装置を製造する事が可
能になる。
は、前記容量素子を形成する工程を、上部電極および／
または下部電極を形成する際に、酸素と不活性ガスを含
む混合ガスにより生成したプラズマにより、貴金属とＶ
ＩＩＩ族元素のそれぞれのターゲットを同時にスパッタ
し、このスパッタの際に酸素プラズマがＶＩＩＩ族元素
を酸化し、このＶＩＩＩ族元素酸化物と貴金属との合金
を堆積することにより、貴金属とＶＩＩＩ族元素酸化物
との合金からなる前記容量素子の上部電極および／また
は下部電極を形成する。これにより、強誘電体容量素子
の劣化が抑制された強誘電体記憶装置を製造する事が可
能になる。
【００２３】ここで、本発明者が本発明に至った経緯に
ついて説明する。本発明者が鋭意研究した結果、前記課
題は、前記容量素子の上部電極を、貴金属とＶＩＩＩ族
元素酸化物との合金、より具体的には、白金とイリジウ
ム酸化物（ＩｒＯx、ｘ＝２が代表的）の合金、白金と
パラジウム酸化物（ＰｄＯx、ｘ＝１が代表的）の合
金、白金とルテニウム酸化物（ＲｕＯx、ｘ＝２が代表
的）の合金、白金とオスミウム酸化物（ＯｓＯx、ｘ＝
４が代表的）の合金から選択された１種または２種以上
の材料によって構成することで解決できることが明かと
なった。
ついて説明する。本発明者が鋭意研究した結果、前記課
題は、前記容量素子の上部電極を、貴金属とＶＩＩＩ族
元素酸化物との合金、より具体的には、白金とイリジウ
ム酸化物（ＩｒＯx、ｘ＝２が代表的）の合金、白金と
パラジウム酸化物（ＰｄＯx、ｘ＝１が代表的）の合
金、白金とルテニウム酸化物（ＲｕＯx、ｘ＝２が代表
的）の合金、白金とオスミウム酸化物（ＯｓＯx、ｘ＝
４が代表的）の合金から選択された１種または２種以上
の材料によって構成することで解決できることが明かと
なった。
【００２４】配線形成後の熱処理による強誘電体容量素
子の劣化は、配線の成分が上部電極を構成する金属材料
の多結晶粒界を拡散して強誘電体膜と化学反応を起こす
ためである。従来、しばしば強誘電体容量素子の電極材
料として利用されるＰｔを上部電極とした場合、熱処理
時にＰｔの多結晶の粒界が高速拡散経路となり、配線の
成分（例えば、Ｔｉ）がＰｔ中を拡散する。強誘電体容
量素子の劣化を抑制するためには、配線の成分が上部電
極中に拡散するのを防止することが必要となる。
子の劣化は、配線の成分が上部電極を構成する金属材料
の多結晶粒界を拡散して強誘電体膜と化学反応を起こす
ためである。従来、しばしば強誘電体容量素子の電極材
料として利用されるＰｔを上部電極とした場合、熱処理
時にＰｔの多結晶の粒界が高速拡散経路となり、配線の
成分（例えば、Ｔｉ）がＰｔ中を拡散する。強誘電体容
量素子の劣化を抑制するためには、配線の成分が上部電
極中に拡散するのを防止することが必要となる。
【００２５】配線の成分が上部電極中に拡散するのを防
止するためには、例えば、特開平７−２４５２３７号公
報に開示されているように、ＩｒＯ2等の導電性酸化物
を上部電極とすることで回避することができる。これ
は、配線の成分がＩｒＯ2中を拡散するうちに酸化され
るためと考えられる。しかし、上部電極をＩｒＯ2等の
導電性酸化物により構成し、この上部電極と配線を接触
させると、配線形成後の熱処理時に上部電極と接する部
分の配線が酸化され、上部電極と配線との接続部で電気
的に導通不良となる問題が生じる。
止するためには、例えば、特開平７−２４５２３７号公
報に開示されているように、ＩｒＯ2等の導電性酸化物
を上部電極とすることで回避することができる。これ
は、配線の成分がＩｒＯ2中を拡散するうちに酸化され
るためと考えられる。しかし、上部電極をＩｒＯ2等の
導電性酸化物により構成し、この上部電極と配線を接触
させると、配線形成後の熱処理時に上部電極と接する部
分の配線が酸化され、上部電極と配線との接続部で電気
的に導通不良となる問題が生じる。
【００２６】そこで、これを回避するために、上部電極
を、ＩｒＯ2等の導電性酸化物の上に例えばＰｔ等の貴
金属を積層した構造とすれば、熱処理による配線と上部
電極との間の導通不良は生じなくなる。しかし、ＩｒＯ
2等の導電性酸化物は非常に還元されやすく、例えば、
上部電極上に形成された保護膜に該上部電極に通じるコ
ンタクトホールを形成するプロセス等により容易に還元
され、導電性酸化物とＰｔ等の貴金属との界面でＨ2０
が発生し、これにより、Ｐｔ等の貴金属が導電性酸化物
から剥離するという問題が生じる。
を、ＩｒＯ2等の導電性酸化物の上に例えばＰｔ等の貴
金属を積層した構造とすれば、熱処理による配線と上部
電極との間の導通不良は生じなくなる。しかし、ＩｒＯ
2等の導電性酸化物は非常に還元されやすく、例えば、
上部電極上に形成された保護膜に該上部電極に通じるコ
ンタクトホールを形成するプロセス等により容易に還元
され、導電性酸化物とＰｔ等の貴金属との界面でＨ2０
が発生し、これにより、Ｐｔ等の貴金属が導電性酸化物
から剥離するという問題が生じる。
【００２７】そこで、ＰｔにＩｒＯxを添加してみる
と、ＩｒＯxがＰｔ多結晶の粒界を埋める効果があるこ
とが認められた。また、ＰｔにＰｄＯx、ＲｕＯx、Ｏｓ
Ｏx等を添加した場合においても同様の効果があること
が認められた。さらに、ＩｒＯxを添加したＰｔを強誘
電体容量素子の上部電極に用いたところ、配線形成後の
熱処理時に配線の成分元素が上部電極中を拡散すること
を防止することができることがわかった。
と、ＩｒＯxがＰｔ多結晶の粒界を埋める効果があるこ
とが認められた。また、ＰｔにＰｄＯx、ＲｕＯx、Ｏｓ
Ｏx等を添加した場合においても同様の効果があること
が認められた。さらに、ＩｒＯxを添加したＰｔを強誘
電体容量素子の上部電極に用いたところ、配線形成後の
熱処理時に配線の成分元素が上部電極中を拡散すること
を防止することができることがわかった。
【００２８】この理由は、配線の成分の高速拡散経路と
なるＰｔ多結晶の粒界をＩｒＯxが埋めるためだけでな
く、配線の成分がＰｔ多結晶の粒界を拡散するうちにＰ
ｔ多結晶の粒界に析出したＩｒＯxを還元するととも
に、配線自体が酸化され、拡散速度が著しく低下するた
めと考えられる。したがって、強誘電体容量素子の劣化
を抑制することが可能になる。また、ＰｔとＩｒＯx、
ＰｄＯx、ＲｕＯxまたはＯｓＯxの組成比を適当な値に
取ることにより、上部電極と接した配線が酸化されるこ
とによる上部電極と配線との間の導通不良を、引き起こ
さないようにすることが可能になる。
なるＰｔ多結晶の粒界をＩｒＯxが埋めるためだけでな
く、配線の成分がＰｔ多結晶の粒界を拡散するうちにＰ
ｔ多結晶の粒界に析出したＩｒＯxを還元するととも
に、配線自体が酸化され、拡散速度が著しく低下するた
めと考えられる。したがって、強誘電体容量素子の劣化
を抑制することが可能になる。また、ＰｔとＩｒＯx、
ＰｄＯx、ＲｕＯxまたはＯｓＯxの組成比を適当な値に
取ることにより、上部電極と接した配線が酸化されるこ
とによる上部電極と配線との間の導通不良を、引き起こ
さないようにすることが可能になる。
【００２９】
【発明の実施の形態】本発明の強誘電体記憶装置及びそ
の製造方法の一実施形態について図面に基づき説明す
る。図１は本発明の一実施形態の強誘電体メモリ（強誘
電体記憶装置）を示す断面図である。
の製造方法の一実施形態について図面に基づき説明す
る。図１は本発明の一実施形態の強誘電体メモリ（強誘
電体記憶装置）を示す断面図である。
【００３０】この強誘電体メモリは、メモリセルトラン
ジスタである１つの電界効果トランジスタ４に強誘電体
容量素子２１を接続した構造を単位メモリセルとしたも
ので、ｐ型Ｓｉ基板（半導体基板）１と、該ｐ型Ｓｉ基
板１上に形成された電界効果トランジスタ４と、電界効
果トランジスタ４上に形成された層間絶縁膜７と、層間
絶縁膜７上に形成された強誘電体容量素子２１と、強誘
電体容量素子２１上に設けられた保護膜２２とにより構
成されている。
ジスタである１つの電界効果トランジスタ４に強誘電体
容量素子２１を接続した構造を単位メモリセルとしたも
ので、ｐ型Ｓｉ基板（半導体基板）１と、該ｐ型Ｓｉ基
板１上に形成された電界効果トランジスタ４と、電界効
果トランジスタ４上に形成された層間絶縁膜７と、層間
絶縁膜７上に形成された強誘電体容量素子２１と、強誘
電体容量素子２１上に設けられた保護膜２２とにより構
成されている。
【００３１】電界効果トランジスタ４は、ｐ型Ｓｉ基板
１の表面領域内に、ソース・ドレインｎ+拡散層２、２
が形成され、ｐ型Ｓｉ基板１上にゲート絶縁膜を介して
多結晶Ｓｉからなるゲート電極３が形成されている。強
誘電体容量素子２１は、下部電極２３、上部電極２４お
よびこれらに挟まれた強誘電体膜１２を含む構成であ
る。
１の表面領域内に、ソース・ドレインｎ+拡散層２、２
が形成され、ｐ型Ｓｉ基板１上にゲート絶縁膜を介して
多結晶Ｓｉからなるゲート電極３が形成されている。強
誘電体容量素子２１は、下部電極２３、上部電極２４お
よびこれらに挟まれた強誘電体膜１２を含む構成であ
る。
【００３２】保護膜２２には、強誘電体容量素子２１の
上部電極２４上及び電界効果トランジスタ４の一方の拡
散層２上それぞれにコンタクトホール１７が形成され、
これらのコンタクトホール１７、１７に埋め込まれた配
線１５を介して強誘電体容量素子２１の上部電極２４と
電界効果トランジスタ４の一方の拡散層２とが電気的に
接続されている。
上部電極２４上及び電界効果トランジスタ４の一方の拡
散層２上それぞれにコンタクトホール１７が形成され、
これらのコンタクトホール１７、１７に埋め込まれた配
線１５を介して強誘電体容量素子２１の上部電極２４と
電界効果トランジスタ４の一方の拡散層２とが電気的に
接続されている。
【００３３】上部電極２４は、貴金属とＶＩＩＩ族元素
酸化物とを含む合金、より具体的には、白金とイリジウ
ム酸化物（ＩｒＯx、ｘ＝２が代表的）の合金、白金と
パラジウム酸化物（ＰｄＯx、ｘ＝１が代表的）の合
金、白金とルテニウム酸化物（ＲｕＯx、ｘ＝２が代表
的）の合金、白金とオスミウム酸化物（ＯｓＯx、ｘ＝
４が代表的）の合金から選ばれた１種または２種以上の
材料により構成されている。
酸化物とを含む合金、より具体的には、白金とイリジウ
ム酸化物（ＩｒＯx、ｘ＝２が代表的）の合金、白金と
パラジウム酸化物（ＰｄＯx、ｘ＝１が代表的）の合
金、白金とルテニウム酸化物（ＲｕＯx、ｘ＝２が代表
的）の合金、白金とオスミウム酸化物（ＯｓＯx、ｘ＝
４が代表的）の合金から選ばれた１種または２種以上の
材料により構成されている。
【００３４】上部電極２４をこれらの材料で構成するこ
とにより、配線１５を構成する物質が強誘電体膜１２に
拡散することを効果的に防止することが可能である。ま
た、下部電極２３も上部電極２４と同じ材料で構成する
ことが望ましい。その理由は、上部電極２４と下部電極
２３の材料を同一にすることにより、上部電極２４及び
下部電極２３のエッチング加工を同一の装置でかつ同一
のエッチング条件で行なうことができ、その結果、製造
コストを低減することができるからである。
とにより、配線１５を構成する物質が強誘電体膜１２に
拡散することを効果的に防止することが可能である。ま
た、下部電極２３も上部電極２４と同じ材料で構成する
ことが望ましい。その理由は、上部電極２４と下部電極
２３の材料を同一にすることにより、上部電極２４及び
下部電極２３のエッチング加工を同一の装置でかつ同一
のエッチング条件で行なうことができ、その結果、製造
コストを低減することができるからである。
【００３５】また、強誘電体膜１２は、ＰＺＴ（ＰｂＺ
ｒxＴｉ1-xＯ3）またはＳＢＴ（ＳｒＢｉ2Ｔａ2Ｏ9）の
いずれかが好適に用いられる。その理由は、強誘電体メ
モリに応用する上で望ましいヒステリシスカーブが得ら
れるためである。この強誘電体容量素子２１では、下部
電極２３としてＩｒＯxをＰｔに対して２０ｍｏｌ％添
加したＰｔＩｒ0.2Ｏx、強誘電体膜１２としてＰＺＴ
（ＰｂＺｒ xＴｉ1-xＯ3）、上部電極２４としてＩｒＯx
をＰｔに対して２０ｍｏｌ％添加したＰｔＩｒ0.2Ｏxを
それぞれ用いている。
ｒxＴｉ1-xＯ3）またはＳＢＴ（ＳｒＢｉ2Ｔａ2Ｏ9）の
いずれかが好適に用いられる。その理由は、強誘電体メ
モリに応用する上で望ましいヒステリシスカーブが得ら
れるためである。この強誘電体容量素子２１では、下部
電極２３としてＩｒＯxをＰｔに対して２０ｍｏｌ％添
加したＰｔＩｒ0.2Ｏx、強誘電体膜１２としてＰＺＴ
（ＰｂＺｒ xＴｉ1-xＯ3）、上部電極２４としてＩｒＯx
をＰｔに対して２０ｍｏｌ％添加したＰｔＩｒ0.2Ｏxを
それぞれ用いている。
【００３６】強誘電体容量素子２１の上部電極２４は、
配線１５により電界効果トランジスタ４の一方の拡散層
２に接続されている。配線１５は、低抵抗率であるこ
と、耐腐食性に優れること等から、Ａｌを用いることが
望ましい。しかしＡｌを電界効果トランジスタ４の拡散
層２と接触させると、拡散層２を構成するＳｉがＡｌ中
に拡散し、拡散層２とｐ型Ｓｉ基板１との間で形成され
るｐｎ接合を破壊する虞があることから、下層からＴ
ｉ、ＴｉＮ、Ａｌを積層した構造とすることが望まし
い。ＴｉＮはＡｌとＳｉの相互拡散を防ぐバリア膜で、
ＴｉはＳｉやＳｉＯ2との密着性を改善するための膜で
ある。配線１５としては、Ａｌの他に、ＷＳｉ 2、Ｔｉ
Ｓｉ2を用いることもできる。
配線１５により電界効果トランジスタ４の一方の拡散層
２に接続されている。配線１５は、低抵抗率であるこ
と、耐腐食性に優れること等から、Ａｌを用いることが
望ましい。しかしＡｌを電界効果トランジスタ４の拡散
層２と接触させると、拡散層２を構成するＳｉがＡｌ中
に拡散し、拡散層２とｐ型Ｓｉ基板１との間で形成され
るｐｎ接合を破壊する虞があることから、下層からＴ
ｉ、ＴｉＮ、Ａｌを積層した構造とすることが望まし
い。ＴｉＮはＡｌとＳｉの相互拡散を防ぐバリア膜で、
ＴｉはＳｉやＳｉＯ2との密着性を改善するための膜で
ある。配線１５としては、Ａｌの他に、ＷＳｉ 2、Ｔｉ
Ｓｉ2を用いることもできる。
【００３７】次に、この強誘電体メモリの製造方法につ
いて図２に基づき説明する。まず、図２（ａ）に示すよ
うに、ｐ型Ｓｉ基板１上の電界効果トランジスタ４上に
形成された層間絶縁膜７の上に、強誘電体容量素子２１
の下部電極２３として白金とイリジウム酸化物（ＩｒＯ
x）の合金、例えば、ＩｒＯxをＰｔに対して２０ｍｏｌ
％添加したＰｔＩｒ0.2Ｏxを形成する。
いて図２に基づき説明する。まず、図２（ａ）に示すよ
うに、ｐ型Ｓｉ基板１上の電界効果トランジスタ４上に
形成された層間絶縁膜７の上に、強誘電体容量素子２１
の下部電極２３として白金とイリジウム酸化物（ＩｒＯ
x）の合金、例えば、ＩｒＯxをＰｔに対して２０ｍｏｌ
％添加したＰｔＩｒ0.2Ｏxを形成する。
【００３８】このＰｔＩｒ0.2Ｏxは、Ｐｔ、Ｉｒのそれ
ぞれをターゲットとし、スパッタガスをＡｒと０2の混
合ガス（本実施形態ではモル比でＡｒ：０2＝１：１）
とし、マルチターゲットＤＣスパッタ装置でＰｔとＩｒ
を同時にスパッタすることにより堆積される。スパッタ
中のガス圧力は２０ｍＴｏｒｒとする。ＰｔとＩｒの組
成はそれぞれのターゲットに供給するＤＣ電力で制御す
る。
ぞれをターゲットとし、スパッタガスをＡｒと０2の混
合ガス（本実施形態ではモル比でＡｒ：０2＝１：１）
とし、マルチターゲットＤＣスパッタ装置でＰｔとＩｒ
を同時にスパッタすることにより堆積される。スパッタ
中のガス圧力は２０ｍＴｏｒｒとする。ＰｔとＩｒの組
成はそれぞれのターゲットに供給するＤＣ電力で制御す
る。
【００３９】具体的には、Ｐｔターゲットに供給するＤ
Ｃ電力を１．０ｋＷ、Ｉｒターゲットに供給するＤＣ電
力を０．４５ｋＷとする。Ｉｒはスパッタ時に０2プラ
ズマにより酸化されてＩｒＯxとなり、このＩｒＯxとＰ
ｔが合金化して堆積する。なお、Ｉｒの代わりにＰｄ、
Ｒｕ、Ｏｓのいずれかを用い、スパッタ時に０2プラズ
マにより酸化されたＰｄＯx、ＲｕＯx、ＯｓＯxのいず
れかとＰｔとを合金化させて堆積させてもよい。
Ｃ電力を１．０ｋＷ、Ｉｒターゲットに供給するＤＣ電
力を０．４５ｋＷとする。Ｉｒはスパッタ時に０2プラ
ズマにより酸化されてＩｒＯxとなり、このＩｒＯxとＰ
ｔが合金化して堆積する。なお、Ｉｒの代わりにＰｄ、
Ｒｕ、Ｏｓのいずれかを用い、スパッタ時に０2プラズ
マにより酸化されたＰｄＯx、ＲｕＯx、ＯｓＯxのいず
れかとＰｔとを合金化させて堆積させてもよい。
【００４０】次いで、下部電極２３として堆積したＰｔ
Ｉｒ0.2Ｏx上に、ゾルゲル法により強誘電体膜１２とし
てＰＺＴ（本実施形態では、ＰｂＺｒ0.53Ｔｉ
0.47０3）を成膜する。続いて、レジストをマスクと
し、Ａｒイオンを用いたイオンミリング法で強誘電体膜
１２と下部電極２３を所定の形状に加工する。
Ｉｒ0.2Ｏx上に、ゾルゲル法により強誘電体膜１２とし
てＰＺＴ（本実施形態では、ＰｂＺｒ0.53Ｔｉ
0.47０3）を成膜する。続いて、レジストをマスクと
し、Ａｒイオンを用いたイオンミリング法で強誘電体膜
１２と下部電極２３を所定の形状に加工する。
【００４１】次いで、同図（ｂ）に示すように、下部電
極２３のＰｔＩｒ0.2Ｏxを形成するプロセスと同様のプ
ロセスを用いて、上部電極２４としてＰｔＩｒ0.2Ｏxを
堆積させる。このＰｔＩｒ0.2Ｏxを堆積した後、レジス
トをマスクとしてＡｒイオンミリングによりこのＰｔＩ
ｒ0.2Ｏxをエッチング加工することにより上部電極２４
とする。以上のプロセスにより、層間絶縁膜７上に強誘
電体容量素子２１が形成される。
極２３のＰｔＩｒ0.2Ｏxを形成するプロセスと同様のプ
ロセスを用いて、上部電極２４としてＰｔＩｒ0.2Ｏxを
堆積させる。このＰｔＩｒ0.2Ｏxを堆積した後、レジス
トをマスクとしてＡｒイオンミリングによりこのＰｔＩ
ｒ0.2Ｏxをエッチング加工することにより上部電極２４
とする。以上のプロセスにより、層間絶縁膜７上に強誘
電体容量素子２１が形成される。
【００４２】次いで、同図（ｃ）に示すように、強誘電
体容量素子２１上に保護膜２２としてＳｉＯ2膜を形成
した後、この保護膜２２に、強誘電体容量素子２１の上
部電極２４、電解効果トランジスタ４の拡散層２、２そ
れぞれに通じるコンタクトホール１７を形成する。
体容量素子２１上に保護膜２２としてＳｉＯ2膜を形成
した後、この保護膜２２に、強誘電体容量素子２１の上
部電極２４、電解効果トランジスタ４の拡散層２、２そ
れぞれに通じるコンタクトホール１７を形成する。
【００４３】次いで、同図（ｄ）に示すように、コンタ
クトホール１７、１７、…が形成された保護膜２２上
に、配線層３１として、下層から順に、Ｔｉ、ＴｉＮ、
Ａｌ、ＴｉＮを堆積させた後、レジストをマスクとして
この配線層３１を加工し、配線１５及びビット線６を形
成する。
クトホール１７、１７、…が形成された保護膜２２上
に、配線層３１として、下層から順に、Ｔｉ、ＴｉＮ、
Ａｌ、ＴｉＮを堆積させた後、レジストをマスクとして
この配線層３１を加工し、配線１５及びビット線６を形
成する。
【００４４】以上説明したように、本実施形態の強誘電
体メモリによれば、配線１５を形成した後、電界効果ト
ランジスタ４のしきい値のばらつきを低減するために行
う熱処理や、保護膜２２形成のための加熱工程で、配線
１５の成分が上部電極２４中へ拡散するのが抑制される
ことにより、強誘電体膜１２と化学反応することにより
引き起こされる強誘電体容量素子２１の残留分極値の低
下を抑制することができ、強誘電体メモリのデータ書き
換え寿命や記憶保持特性の信頼性を向上させることがで
きる。
体メモリによれば、配線１５を形成した後、電界効果ト
ランジスタ４のしきい値のばらつきを低減するために行
う熱処理や、保護膜２２形成のための加熱工程で、配線
１５の成分が上部電極２４中へ拡散するのが抑制される
ことにより、強誘電体膜１２と化学反応することにより
引き起こされる強誘電体容量素子２１の残留分極値の低
下を抑制することができ、強誘電体メモリのデータ書き
換え寿命や記憶保持特性の信頼性を向上させることがで
きる。
【００４５】また、本実施形態の強誘電体メモリの製造
方法によれば、上部電極２４および下部電極２３を形成
する際に、Ｉｒ、Ｐｄ、Ｒｕ、Ｏｓのいずれかを用い、
これとＰｔの２種類のターゲットを同時にスパッタし、
スパッタ時に酸素プラズマが、用いられたＩｒ、Ｐｄ、
ＲｕまたはＯｓを酸化し、この酸化物とＰｔを合金化さ
せて堆積させるので、強誘電体容量素子２１の劣化を抑
制することのできる強誘電体メモリを製造する事ができ
る。
方法によれば、上部電極２４および下部電極２３を形成
する際に、Ｉｒ、Ｐｄ、Ｒｕ、Ｏｓのいずれかを用い、
これとＰｔの２種類のターゲットを同時にスパッタし、
スパッタ時に酸素プラズマが、用いられたＩｒ、Ｐｄ、
ＲｕまたはＯｓを酸化し、この酸化物とＰｔを合金化さ
せて堆積させるので、強誘電体容量素子２１の劣化を抑
制することのできる強誘電体メモリを製造する事ができ
る。
【００４６】なお、本実施形態では、メモリセルトラン
ジスタである１つの電界効果トランジスタ４に強誘電体
容量素子２１を接続した構造を単位メモリセルとした
が、電界効果トランジスタと強誘電体容量素子を複数個
ずつ組み合わせたものを単位メモリセルとしてもよい。
ジスタである１つの電界効果トランジスタ４に強誘電体
容量素子２１を接続した構造を単位メモリセルとした
が、電界効果トランジスタと強誘電体容量素子を複数個
ずつ組み合わせたものを単位メモリセルとしてもよい。
【００４７】
【発明の効果】以上説明した様に、本発明の強誘電体記
憶装置によれば、前記容量素子の上部電極を、貴金属と
ＶＩＩＩ族元素酸化物とを含む合金としたので、ＶＩＩ
Ｉ族元素酸化物が配線の成分の高速拡散経路となる貴金
属多結晶の粒界を埋めるだけでなく、配線の成分が貴金
属多結晶の粒界に析出したＶＩＩＩ族元素酸化物を還元
することにより該配線の成分の貴金属多結晶の粒界中の
拡散速度を著しく低下させることができ、配線形成後の
熱処理時に配線の成分が上部電極中を拡散するのを防止
することができる。したがって、強誘電体容量素子の劣
化を抑制することができる。
憶装置によれば、前記容量素子の上部電極を、貴金属と
ＶＩＩＩ族元素酸化物とを含む合金としたので、ＶＩＩ
Ｉ族元素酸化物が配線の成分の高速拡散経路となる貴金
属多結晶の粒界を埋めるだけでなく、配線の成分が貴金
属多結晶の粒界に析出したＶＩＩＩ族元素酸化物を還元
することにより該配線の成分の貴金属多結晶の粒界中の
拡散速度を著しく低下させることができ、配線形成後の
熱処理時に配線の成分が上部電極中を拡散するのを防止
することができる。したがって、強誘電体容量素子の劣
化を抑制することができる。
【００４８】また、ＶＩＩＩ族元素酸化物の組成比を適
当な値とすることで、配線を形成した後の熱処理時に上
部電極と接する配線の酸化を抑制することができ、上部
電極と配線との間の導通不良を防止することができる。
当な値とすることで、配線を形成した後の熱処理時に上
部電極と接する配線の酸化を抑制することができ、上部
電極と配線との間の導通不良を防止することができる。
【００４９】本発明の強誘電体記憶装置の製造方法によ
れば、前記容量素子を形成する工程を、上部電極および
／または下部電極を形成する際に、酸素と不活性ガスを
含む混合ガスにより生成したプラズマにより、貴金属と
ＶＩＩＩ族元素のそれぞれのターゲットを同時にスパッ
タし、このスパッタの際に酸素プラズマがＶＩＩＩ族元
素を酸化し、このＶＩＩＩ族元素酸化物と貴金属との合
金を堆積するので、前記容量素子の上部電極および／ま
たは下部電極を、貴金属とＶＩＩＩ族元素酸化物との合
金により形成することができ、強誘電体容量素子の劣化
を抑制することのできる強誘電体記憶装置を製造する事
ができる。
れば、前記容量素子を形成する工程を、上部電極および
／または下部電極を形成する際に、酸素と不活性ガスを
含む混合ガスにより生成したプラズマにより、貴金属と
ＶＩＩＩ族元素のそれぞれのターゲットを同時にスパッ
タし、このスパッタの際に酸素プラズマがＶＩＩＩ族元
素を酸化し、このＶＩＩＩ族元素酸化物と貴金属との合
金を堆積するので、前記容量素子の上部電極および／ま
たは下部電極を、貴金属とＶＩＩＩ族元素酸化物との合
金により形成することができ、強誘電体容量素子の劣化
を抑制することのできる強誘電体記憶装置を製造する事
ができる。
【図１】 本発明の一実施形態の強誘電体メモリを示す
断面図である。
断面図である。
【図２】 本発明の一実施形態の強誘電体メモリの製造
方法を示す過程図である。
方法を示す過程図である。
【図３】 従来の強誘電体メモリを示す断面図である。
【図４】 従来の強誘電体メモリの単位メモリセルの等
価回路を示す回路図である。
価回路を示す回路図である。
【図５】 従来の強誘電体メモリの製造方法を示す過程
図である。
図である。
１ ｐ型Ｓｉ（シリコン）基板 ２ ソース・ドレインｎ+拡散層 ３ ゲート電極 ４ 電界効果トランジスタ（ＦＥＴ） ５ フィールドＳｉＯ2 ６ ビット線 ７ 層間絶縁膜 １１ 下部電極 １２ 強誘電体膜 １３ 上部電極 １４ 強誘電体容量素子 １５ 配線 １６ 保護膜 １７ コンタクトホール ２１ 強誘電体容量素子 ２２ 保護膜 ２３ 下部電極 ２４ 上部電極 ３１ 配線層 Ｔｒ 電界効果トランジスタ Ｃｆ 強誘電体容量素子 ＭＣ メモリセル Ｇ ゲート電極 ＷＬ ワード線 ＳＤ ソース・ドレイン ＢＬ ビット線 ＰＬ プレート線
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/8247 29/788 29/792
Claims (7)
- 【請求項１】 半導体基板上に半導体素子を形成し、該
半導体素子上に絶縁膜を形成し、該絶縁膜上に、下部電
極、強誘電体膜、上部電極を有する容量素子を形成して
なる強誘電体記憶装置において、 前記上部電極を、貴金属とＶＩＩＩ族元素酸化物とを含
む合金としたことを特徴とする強誘電体記憶装置。 - 【請求項２】 前記下部電極を、貴金属とＶＩＩＩ族元
素酸化物とを含む合金としたことを特徴とする請求項１
記載の強誘電体記憶装置。 - 【請求項３】 前記貴金属を白金とし、前記ＶＩＩＩ族
元素酸化物を、イリジウム酸化物、パラジウム酸化物、
ルテニウム酸化物、オスミウム酸化物から選択された１
種または２種以上としたことを特徴とする請求項１また
は２記載の強誘電体記憶装置。 - 【請求項４】 前記強誘電体膜を、強誘電体セラミック
スとしたことを特徴とする請求項１記載の強誘電体記憶
装置。 - 【請求項５】 前記強誘電体セラミックスを、ＰｂＺｒ
xＴｉ1-xＯ3またはＳｒＢｉ2Ｔａ2Ｏ9のいずれか１種と
したことを特徴とする請求項４記載の強誘電体記憶装
置。 - 【請求項６】 前記半導体素子の一方の拡散層と前記上
部電極とを、チタン、窒化チタン、アルミニウム、ケイ
化タングステン、ケイ化チタンから選択された１種また
は２種以上からなる配線により電気的に接続したことを
特徴とする請求項１記載の強誘電体記憶装置。 - 【請求項７】 半導体基板上に半導体素子を形成する工
程と、該半導体素子上に絶縁膜を形成する工程と、該絶
縁膜上に、下部電極、強誘電体膜、上部電極を有する容
量素子を形成する工程とを備えた強誘電体記憶装置の製
造方法において、 前記容量素子を形成する工程は、上部電極および／また
は下部電極を形成する際に、酸素と不活性ガスを含む混
合ガスにより生成したプラズマにより、貴金属とＶＩＩ
Ｉ族元素のそれぞれのターゲットを同時にスパッタし、
このスパッタの際に酸素プラズマがＶＩＩＩ族元素を酸
化し、このＶＩＩＩ族元素酸化物と貴金属との合金を堆
積することを特徴とする強誘電体記憶装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9333291A JPH11168193A (ja) | 1997-12-03 | 1997-12-03 | 強誘電体記憶装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9333291A JPH11168193A (ja) | 1997-12-03 | 1997-12-03 | 強誘電体記憶装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11168193A true JPH11168193A (ja) | 1999-06-22 |
Family
ID=18264462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9333291A Pending JPH11168193A (ja) | 1997-12-03 | 1997-12-03 | 強誘電体記憶装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11168193A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001189432A (ja) * | 1999-12-28 | 2001-07-10 | Hyundai Electronics Ind Co Ltd | 半導体メモリ素子及びその製造方法 |
| JP2001257322A (ja) * | 2000-03-13 | 2001-09-21 | Oki Electric Ind Co Ltd | 強誘電体を用いた半導体デバイスの構造及び製造方法 |
| JP2007184623A (ja) * | 2007-01-22 | 2007-07-19 | Rohm Co Ltd | 誘電体キャパシタ |
-
1997
- 1997-12-03 JP JP9333291A patent/JPH11168193A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001189432A (ja) * | 1999-12-28 | 2001-07-10 | Hyundai Electronics Ind Co Ltd | 半導体メモリ素子及びその製造方法 |
| JP2001257322A (ja) * | 2000-03-13 | 2001-09-21 | Oki Electric Ind Co Ltd | 強誘電体を用いた半導体デバイスの構造及び製造方法 |
| US6623985B1 (en) | 2000-03-13 | 2003-09-23 | Oki Electric Industry Co., Ltd. | Structure of and manufacturing method for semiconductor device employing ferroelectric substance |
| JP2007184623A (ja) * | 2007-01-22 | 2007-07-19 | Rohm Co Ltd | 誘電体キャパシタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0698918B1 (en) | A conductive noble-metal-insulator-alloy barrier layer for high-dielectric-constant material electrodes | |
| JP4005270B2 (ja) | 半導体装置の製造方法 | |
| KR100309077B1 (ko) | 삼중 금속 배선 일 트랜지스터/일 커패시터 및 그 제조 방법 | |
| EP0503078A1 (en) | Semiconductor device | |
| US6908802B2 (en) | Ferroelectric circuit element that can be fabricated at low temperatures and method for making the same | |
| US6281536B1 (en) | Ferroelectric memory device with improved ferroelectric capacity characteristic | |
| WO2003060955A2 (en) | Barrier stack with improved barrier properties | |
| JP3055494B2 (ja) | 強誘電体メモリ及びその製造方法 | |
| JP2001135798A (ja) | 強誘電体メモリおよび強誘電体メモリ製造方法 | |
| JP2002203948A (ja) | 半導体装置 | |
| JP2000503725A (ja) | 誘電率εの高い誘電体層または強誘電体層の製造方法 | |
| JPH11168193A (ja) | 強誘電体記憶装置及びその製造方法 | |
| JP2001131673A (ja) | 電子薄膜材料、誘電体キャパシタおよび不揮発性メモリ | |
| JP3519581B2 (ja) | 容量素子の製造方法 | |
| KR100362198B1 (ko) | 반도체 소자의 강유전체 캐패시터 형성방법 | |
| JPH10107218A (ja) | 電極配線 | |
| JP3248475B2 (ja) | 強誘電体不揮発メモリセル構造の製造方法 | |
| JP4074734B2 (ja) | 強誘電体キャパシタ及びその製造方法並びに強誘電体メモリ | |
| JP2003152167A (ja) | 半導体素子のキャパシタ及びその製造方法 | |
| KR100358163B1 (ko) | 강유전체 메모리 소자의 제조 방법 | |
| KR100321699B1 (ko) | 니오비움-탄탈륨합금접착막을이용한강유전체캐패시터형성방법 | |
| KR20010016930A (ko) | 복합 상부전극 구조를 갖는 강유전체 캐패시터 및 그의 제조방법 | |
| JPH08236719A (ja) | 白金薄膜、半導体装置及びそれらの製造方法 | |
| KR100430686B1 (ko) | 반도체소자의저장전극제조방법 | |
| JPH11168200A (ja) | キャパシタを有する半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000808 |