JP4996113B2 - 強誘電体キャパシタ及び強誘電体メモリ - Google Patents

強誘電体キャパシタ及び強誘電体メモリ Download PDF

Info

Publication number
JP4996113B2
JP4996113B2 JP2006062377A JP2006062377A JP4996113B2 JP 4996113 B2 JP4996113 B2 JP 4996113B2 JP 2006062377 A JP2006062377 A JP 2006062377A JP 2006062377 A JP2006062377 A JP 2006062377A JP 4996113 B2 JP4996113 B2 JP 4996113B2
Authority
JP
Japan
Prior art keywords
layer
ferroelectric
ferroelectric capacitor
titanium
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006062377A
Other languages
English (en)
Other versions
JP2007242841A (ja
Inventor
泰彰 ▲濱▼田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006062377A priority Critical patent/JP4996113B2/ja
Priority to US11/680,111 priority patent/US7646073B2/en
Publication of JP2007242841A publication Critical patent/JP2007242841A/ja
Application granted granted Critical
Publication of JP4996113B2 publication Critical patent/JP4996113B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Landscapes

  • Semiconductor Memories (AREA)

Description

本発明は、強誘電体キャパシタ及び強誘電体メモリに関する。
強誘電体メモリは、不揮発性、高速書き込み及び読み出し、並びに低消費電力という特長を併せ持つ、次世代不揮発性メモリの有力な候補の一つである。強誘電体メモリの構造として最も一般的なものは1T1C型であるが、このうちのスタック型構造においては、強誘電体キャパシタの下部電極にトランジスタとの電気的接続を図るためのプラグ電極が接続される構成を有し、下部電極及びプラグ電極の両者間の導電性を確保することが重要である。例えば、特開2004−31533号公報には、スタック型強誘電体メモリにおいて、Pt下部電極とWプラグの間にIr又はIr酸化物をバッファ層として用いることが提案されている。
しかしながら、Ir又はIr酸化物をバッファ層として用いると、Pt電極上の強誘電体材料がランダム配向となり、配向制御することが難しい場合がある。一方、強誘電体材料の配向制御に優れるTi又はTi酸化物をバッファ層として用いた場合には、酸化することで導電性が失われ高抵抗化するので、強誘電体キャパシタ及びプラグ電極の両者間の導電性を確保するが難しい。
特開2004−31533号公報
本発明の目的は、強誘電体キャパシタに対する導電性を確保しやすくし、かつ強誘電体材料の配向制御を可能にすることにある。
(1)本発明の一形態に係る強誘電体キャパシタは、
基体の上方に形成されたバッファ層と、
前記バッファ層の上方に形成された下部電極と、
前記下部電極の上方に形成された強誘電体層と、
前記強誘電体層の上方に形成された上部電極と、
を含み、
前記バッファ層は、金属元素としてチタン及びコバルトを含み、金属元素比がTi:Co=1−x:xとすると0.05≦x<1である。
これによれば、バッファ層が金属元素としてチタン及びコバルトを所定比率で含有するので、酸化による高抵抗化を回避して導電性の向上を図ることができる。さらには、バッファ層はチタンを含むので、上層の強誘電体材料の配向性の制御に優れ、単一配向の強誘電体層を形成しやすくすることができる。
なお、特定のAの上方にBが設けられているとは、A上に直接Bが設けられている場合と、A上に他の層等を介してBが設けられている場合と、を含むものとする。
(2)この強誘電体キャパシタにおいて、
前記バッファ層の金属元素比が0.05≦x≦0.33であってもよい。
これによれば、コバルト及びチタンの2元系状態図に示されるように、コバルトの含有率が概ね33at%以下であれば、チタンをベースとする結晶構造を有するCoTi2を形成することができる。したがって、より単一配向の強誘電体層を形成することができる。
(3)この強誘電体キャパシタにおいて、
前記バッファ層は、チタン及びコバルトを含む合金あるいは金属酸化物からなる層であってもよい。
(4)この強誘電体キャパシタにおいて、
前記基体の上方に形成された少なくとも1層からなる下地金属層をさらに含み、
前記バッファ層は、前記下地金属層の上方に形成されていてもよい。
(5)この強誘電体キャパシタにおいて、
前記下地金属層は、窒化チタンアルミニウム層を含んでもよい。
(6)本発明の一形態に係る強誘電体メモリは、
スイッチングトランジスタと、
前記スイッチングトランジスタに電気的に接続されたプラグ電極と、
前記プラグ電極の上方に形成された強誘電体キャパシタであって、該プラグ電極から順番に積層された、バッファ層、下部電極、強誘電体層、及び上部電極を含む強誘電体キャパシタと、
を含み、
前記バッファ層は、金属元素としてチタン及びコバルトを含み、金属元素比がTi:Co=1−x:xとすると0.05≦x<1である。
これによれば、バッファ層が金属元素としてチタン及びコバルトを所定比率で含有するので、酸化による高抵抗化を回避して導電性の向上を図ることができる。さらには、バッファ層はチタンを含むので、上層の強誘電体材料の配向性の制御に優れ、単一配向の強誘電体層を形成しやすくすることができる。
以下、本発明の実施の形態について図面を参照して説明する。
図1は、本発明の実施の形態に係る強誘電体メモリ(強誘電体キャパシタを含む)の一例を示す図であり、図2は、図1の強誘電体メモリの回路図である。
まず、本実施の形態に係る強誘電体メモリの構成を説明する。
強誘電体メモリ100は、複数のメモリセルMCを有し、各メモリセルMCは、半導体基板10に形成され、かつ素子分離領域50により分離されている。図1に示す例では、各メモリセルMCは、スイッチングトランジスタTr及び強誘電体キャパシタCfを有し、いわゆる1T1C型の形態を採用している。
スイッチングトランジスタTrは、例えばnチャネル型MOSトランジスタであり、半導体基板10に形成されている。詳しくは、スイッチングトランジスタTrは、半導体基板10の内部に所定不純物が注入されて構成されたソース22及びドレイン20と、半導体基板10の表面上に形成されたゲート絶縁層24と、ゲート絶縁層24上に形成されたゲート電極26と、を含む。スイッチングトランジスタTrは、強誘電体キャパシタCfとビット線BLとを接続するか否かのオン・オフを行うスイッチとして機能する。
半導体基板10の表面上には層間絶縁層(酸化層)52が設けられ、この層間絶縁層52上に強誘電体キャパシタCfが形成されている。すなわち、強誘電体キャパシタCfは、基体(半導体基板10及び層間絶縁層52を含む)上に形成されている。層間絶縁層52には、スイッチングトランジスタTrのドレイン20及びソース22をそれぞれ露出するホール30a,32aが形成され、各ホール30a,32aにはプラグ電極30,32が形成されている。なお、層間絶縁層52上には、さらに他の層間絶縁層54が形成され、スイッチングトランジスタTrのソース22は、プラグ電極32及び層間絶縁層54に形成されたプラグ電極34を介してビット線BLに接続されている。
スイッチングトランジスタTrは、ゲート電極26がワード線WLに接続され、ソース22がビット線BLに接続され、さらにドレイン20がプラグ電極30を介して強誘電体キャパシタCfの一方端に接続されている。また、強誘電体キャパシタCfの他方端はプレート線PLに接続されている。
強誘電体キャパシタCfは、プラグ電極30上に形成されており、プラグ電極30から順番に積層された、下地金属層60,62と、バッファ層64と、下部電極66と、強誘電体層68と、上部電極70と、を含む。
プラグ電極30は、導電性を有する材料であれば限定されないが、例えばタングステン(W)層を含むことができる。例えば、層間絶縁層52をCVD法により半導体基板10上に成膜し、CMP法で層間絶縁層52の上面を平坦化させた後、ドライエッチングでホール30aを形成し、このホール30aにCVD法によりタングステン層を埋め込み形成する。タングステン層を成膜する前に、密着性向上及び拡散防止を図るため、チタン(Ti)層及びその上に窒化チタン(TiN)層をバリアとして形成することができる。
プラグ電極30上に積層される下地金属層60,62の一例としては、窒化チタンアルミニウム(TiAlN)層及びイリジウム(Ir)層を挙げることができる。詳しくは、プラグ電極30上の下地金属層60は、チタン層、窒化チタン層、及び窒化チタンアルミニウム層から選択される少なくとも1層により形成することができ、その上の下地金属層62は、白金系金属から形成することができる。あるいは、上層の下地金属層62を省略して下層の下地金属層60のみを形成してもよいし、下地金属層60,62の両方を省略してプラグ電極30上にバッファ層64を直接形成してもよい。
バッファ層64は、金属元素としてチタン(Ti)及びコバルト(Co)を含む。バッファ層64は、チタン及びコバルトの合金、又はこの金属酸化物層である。このバッファ層64は、スパッタ法、CSD法、MOCVD法、又はPLD法等の成膜法により形成することができ、例えばスパッタ法の場合には金属スパッタ法又は酸化物スパッタ法のいずれを適用して形成してもよい。
また、バッファ層64におけるチタン及びコバルトの金属元素比は、後述の実施例から導出できるように、Ti:Co=1−x:xとすると、0.05≦x<1とすることができ、より好ましくは0.05≦x≦0.33とすることができる。
バッファ層64上の下部電極66としては、ジルコン酸チタン酸鉛(PZT)系強誘電体材料と格子定数が近く、かつ酸化しにくい貴金属である、白金(Pt)を用いることができる。この場合、(111)配向のPtからなる下部電極66上に、(111)配向のPZT系の強誘電体層68を形成することができる。強誘電体層68は、PZT系材料のうちチタンサイトにニオブ(Nb)を置換させたPZTN材料を使用してもよいし、あるいは、他の例としてSBT系、BST系、BIT系、BLT系等を挙げることができる。なお、強誘電体層68は、溶液塗布法(ゾル・ゲル法、MOD(Metal Organic Decomposition)法などを含む)、スパッタ法、CVD法、MOCVD(Metal Organic CVD)法などを適用して形成することができる。なお、上部電極70は、下部電極66と同様の材料を適用することができる。
本実施の形態によれば、バッファ層64が金属元素としてチタン及びコバルトを所定比率で含有するので、酸化による高抵抗化を回避して導電性の向上を図ることができる。すなわち、強誘電体キャパシタの製造過程又は製造後に行われるアニール処理により、金属の酸化が生じても、バッファ層64を低抵抗に維持することができる。したがって、バッファ層64側、すなわち強誘電体キャパシタCfの下部電極66側から電気的導通を図る場合において、良好な導電性を確保することができる。言い換えれば、図1に示す例においては、強誘電体キャパシタCf及びスイッチングトランジスタTrの両者の電気的接続を良好にすることができる。
さらには、バッファ層64はチタンを含むので、上層の強誘電体材料の配向性の制御に優れ、単一配向の強誘電体層68を形成しやすくすることができる。すなわち、Pt層である下部電極66の下地にチタンを含む層を形成すると、強誘電体層68を単一配向させやすいことが知られており、本実施の形態によれば上述した導電性の確保を実現できるのみならず、強誘電体材料の配向制御を実現して単一配向を有する強誘電体キャパシタを提供することができる。
次に、上述したバッファ層の材質について、実施例1,2において考察する。
(実施例1)
本実施例では、チタン及びコバルトを含む金属酸化物層の抵抗と、チタン及び他の金属を含む金属酸化物層の抵抗とを比較した。
具体的には、チタニウムテトライソプロポキシドと、Co、Nb、Si、Sn、Zrのいずれかの有機金属化合物とを、金属元素比としてそれぞれ95:5になるように混合した前駆体溶液を作製し、Pt(111)電極上に塗布して膜厚約200nmの薄膜を形成した。その後これを650℃で熱処理し、さらにPt上部電極を形成してキャパシタを作製した。
これらの処理により作製された5種類のサンプルと、TiO2材料を含むキャパシタのサンプルとの合計6種類の各サンプルのキャパシタの抵抗を比較したものを表1に示す。
Figure 0004996113
表1によれば、TiO2とCoOを混合させたものだけが導電性を示し、他の金属酸化物は高抵抗を示していることがわかる。すなわち、チタン及びコバルトを含む金属酸化物は良好な導電性を有していることがわかる。
(実施例2)
本実施例では、チタン及びコバルトの金属元素比を考察した。ここで、図3は、TiO2:CoO成分比に基づく抵抗の変化を示す図であり、図4は、Co−Tiの2元系状態図である。
本実施例においてもサンプルとしてキャパシタを作製した。具体的には、チタニウムテトラ−n−ブトキシドをn−ブタノールに0.2mol/kgになるように溶解させて作製したものと、コバルト(II)アセチルアセトナートをn−ブタノールに0.2mol/kgになるように溶解させて作製したものとを用意し、両者を100:0(TiO2)〜0:100(CoO)で混合したものを作製した。それらをPt(111)電極上に塗布して膜厚約40nmの薄膜を形成した。その後、これらを650℃で熱処理し、さらにPt上部電極を形成してキャパシタを作製した。
図3の測定結果によれば、TiO2:CoO=99:1(図3の1at%CoOに対応)の場合は中間的な抵抗値を示し、TiO2:CoO=95:5(図3の5at%CoOに対応)あるいはCoOがそれよりも多い場合は微小抵抗を示すことがわかる。すなわち、抵抗値は約1(Ω・cm2)以下であると導電性が良好といえることから、これを考慮すると、原子パーセントでCoOが5at%以上、すなわちTi:Co=1−x:xにおいて0.05≦x<1であると、酸化による高抵抗化を回避して導電性の向上を図ることができるといえる。
また、図4の状態図によれば、Co:Ti=1:2において、合金であるCoTi2が形成されることがわかる。そのため、Co−Ti合金におけるCoの割合が概ね33at%以下であればTiをベースとした結晶構造を維持することができる。すなわち、Ti:Co=1−x:xにおいて0.05≦x≦0.33であると、上述した高抵抗化の回避とともに、強誘電体材料の配向制御を実現して単一配向を有する強誘電体キャパシタを提供することができるといえる。
なお、本発明においては、上述したバッファ層においてCoの替わりにFeを用いても同様の効果が期待される。
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
本実施の形態に係る強誘電体キャパシタを含む強誘電体メモリの一例を示す図である。 図1の強誘電体メモリの回路図である。 TiO2:CoO成分比に基づく抵抗の変化を示す図である。 Co−Tiの2元系状態図である。
符号の説明
10…半導体基板 20…ドレイン 22…ソース 30…プラグ電極
60,62…下地金属層 64…バッファ層 66…下部電極 68…強誘電体層
70…上部電極 100…強誘電体メモリ

Claims (4)

  1. 基体の上方に形成されたバッファ層と、
    前記バッファ層の上方に形成された下部電極と、
    前記下部電極の上方に形成された強誘電体層と、
    前記強誘電体層の上方に形成された上部電極と、
    を含み、
    前記バッファ層は、金属酸化物の層であり、前記金属酸化物はチタン及びコバルトを含み、前記チタンと前記コバルトの原子数の比はTi:Co=1−x:xとすると0.05≦x≦0.33である、強誘電体キャパシタ。
  2. 請求項1記載の強誘電体キャパシタにおいて、
    前記基体の上方に形成された少なくとも1層からなる下地金属層をさらに含み、
    前記バッファ層は、前記下地金属層の上方に形成されている、強誘電体キャパシタ。
  3. 請求項記載の強誘電体キャパシタにおいて、
    前記下地金属層は、窒化チタンアルミニウム層を含む、強誘電体キャパシタ。
  4. スイッチングトランジスタと、
    前記スイッチングトランジスタに電気的に接続されたプラグ電極と、
    前記プラグ電極の上方に形成された強誘電体キャパシタであって、該プラグ電極から順番に積層された、バッファ層、下部電極、強誘電体層、及び上部電極を含む強誘電体キャパシタと、
    を含み、
    前記バッファ層は、金属酸化物の層であり、前記金属酸化物はチタン及びコバルトを含み、前記チタンと前記コバルトの原子数の比はTi:Co=1−x:xとすると0.05≦x≦0.33である、強誘電体メモリ。
JP2006062377A 2006-03-08 2006-03-08 強誘電体キャパシタ及び強誘電体メモリ Expired - Fee Related JP4996113B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006062377A JP4996113B2 (ja) 2006-03-08 2006-03-08 強誘電体キャパシタ及び強誘電体メモリ
US11/680,111 US7646073B2 (en) 2006-03-08 2007-02-28 Ferroelectric capacitor and ferroelectric memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006062377A JP4996113B2 (ja) 2006-03-08 2006-03-08 強誘電体キャパシタ及び強誘電体メモリ

Publications (2)

Publication Number Publication Date
JP2007242841A JP2007242841A (ja) 2007-09-20
JP4996113B2 true JP4996113B2 (ja) 2012-08-08

Family

ID=38478056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006062377A Expired - Fee Related JP4996113B2 (ja) 2006-03-08 2006-03-08 強誘電体キャパシタ及び強誘電体メモリ

Country Status (2)

Country Link
US (1) US7646073B2 (ja)
JP (1) JP4996113B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9761785B2 (en) 2011-10-17 2017-09-12 The United States Of America As Represented By The Secretary Of The Army Stylo-epitaxial piezoelectric and ferroelectric devices and method of manufacturing
US8866367B2 (en) 2011-10-17 2014-10-21 The United States Of America As Represented By The Secretary Of The Army Thermally oxidized seed layers for the production of {001} textured electrodes and PZT devices and method of making
KR102392685B1 (ko) * 2015-07-06 2022-04-29 삼성전자주식회사 배선 구조체를 갖는 반도체 소자
US10186595B2 (en) 2016-08-05 2019-01-22 Northwestern University Noncentrosymmetric metal electrodes for ferroic devices

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5777356A (en) * 1996-01-03 1998-07-07 Bell Communications Research, Inc. Platinum-free ferroelectric memory cell with intermetallic barrier layer and method of making same
JPH1187633A (ja) * 1997-09-02 1999-03-30 Fujitsu Ltd 半導体装置の製造方法
US6194754B1 (en) * 1999-03-05 2001-02-27 Telcordia Technologies, Inc. Amorphous barrier layer in a ferroelectric memory cell
KR20010108778A (ko) * 2000-05-31 2001-12-08 박종섭 폴리실리콘 플러그의 산화를 방지할 수 있는 강유전체메모리 소자 제조 방법
JP2002141483A (ja) * 2000-08-24 2002-05-17 Rohm Co Ltd 半導体装置およびその製造方法
JP2004031533A (ja) 2002-06-25 2004-01-29 Seiko Epson Corp 半導体装置及びその製造方法及びこれを用いた強誘電体メモリ
JP2006062377A (ja) 2002-12-10 2006-03-09 Seiko Epson Corp 液体カートリッジ
JP2005039292A (ja) * 2004-09-27 2005-02-10 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
US20070210361A1 (en) 2007-09-13
US7646073B2 (en) 2010-01-12
JP2007242841A (ja) 2007-09-20

Similar Documents

Publication Publication Date Title
JP4005270B2 (ja) 半導体装置の製造方法
JP3103916B2 (ja) 強誘電体キャパシタおよびその製造方法並びにそれを用いたメモリセル
JP2018536998A (ja) 強誘電体キャパシタ、強誘電体電界効果トランジスタ、並びに導電材料及び強誘電体材料を含む電子部品の形成に用いられる方法
JP4884104B2 (ja) キャパシタを含む半導体装置及びその製造方法
WO2007010746A1 (ja) 可変抵抗素子を備えた半導体記憶装置
JP2000208725A (ja) 半導体装置及び半導体装置の製造方法
KR100382719B1 (ko) 강유전체 커패시터를 포함하는 반도체 장치 및 그 제조방법
JP4214553B2 (ja) 誘電体キャパシタおよび不揮発性メモリ
JP4996113B2 (ja) 強誘電体キャパシタ及び強誘電体メモリ
JP4164700B2 (ja) 強誘電体メモリおよびその製造方法
JP2005217044A (ja) 半導体装置及びその製造方法
JP2004296929A (ja) 強誘電体キャパシタの製造方法、強誘電体キャパシタ、記憶素子、電子素子、メモリ装置及び電子機器
JP2003218325A (ja) 強誘電体膜形成方法及び半導体装置製造方法
JP4823895B2 (ja) 半導体装置及びその製造方法
US6483691B1 (en) Capacitor and method for manufacturing the same
JP4296375B2 (ja) 強誘電体メモリ素子の製造方法および強誘電体メモリ装置
JP2005216951A (ja) 層状反強誘電体、キャパシタとメモリ及びそれらの製造方法
JP2004311868A (ja) 半導体装置
JP4316193B2 (ja) 強誘電体キャパシタ及び強誘電体メモリ装置
JPH10189886A (ja) 誘電体キャパシタおよび強誘電体メモリ
JP4225300B2 (ja) 半導体装置
JP5007723B2 (ja) キャパシタを含む半導体装置及びその製造方法
JP2006060107A (ja) 半導体装置の製造方法
KR100390845B1 (ko) 반도체 소자의 강유전체 캐패시터 및 그 형성방법
JP2004303994A (ja) 強誘電体メモリ素子およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101018

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120403

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120511

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees