KR100913395B1 - 메모리 소자 및 그 제조방법 - Google Patents

메모리 소자 및 그 제조방법 Download PDF

Info

Publication number
KR100913395B1
KR100913395B1 KR1020070084717A KR20070084717A KR100913395B1 KR 100913395 B1 KR100913395 B1 KR 100913395B1 KR 1020070084717 A KR1020070084717 A KR 1020070084717A KR 20070084717 A KR20070084717 A KR 20070084717A KR 100913395 B1 KR100913395 B1 KR 100913395B1
Authority
KR
South Korea
Prior art keywords
thin film
dielectric thin
electrode
dielectric
diffusion barrier
Prior art date
Application number
KR1020070084717A
Other languages
English (en)
Other versions
KR20080050989A (ko
Inventor
최성율
유민기
정후영
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to EP07834353A priority Critical patent/EP2132775A4/en
Priority to PCT/KR2007/006062 priority patent/WO2008069489A1/en
Priority to JP2009540136A priority patent/JP2010512018A/ja
Priority to US12/517,554 priority patent/US20100065803A1/en
Publication of KR20080050989A publication Critical patent/KR20080050989A/ko
Application granted granted Critical
Publication of KR100913395B1 publication Critical patent/KR100913395B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/25Multistable switching devices, e.g. memristors based on bulk electronic defects, e.g. trapping of electrons
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/023Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/026Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • G11C2013/009Write using potential difference applied between cell electrodes
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10Resistive cells; Technology aspects
    • G11C2213/15Current-voltage curve
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30Resistive cell, memory material aspects
    • G11C2213/32Material having simple binary metal oxide structure
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30Resistive cell, memory material aspects
    • G11C2213/34Material includes an oxide or a nitride
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50Resistive cell structure aspects
    • G11C2213/51Structure including a barrier layer preventing or limiting migration, diffusion of ions or charges or formation of electrolytes near an electrode
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50Resistive cell structure aspects
    • G11C2213/55Structure including two electrodes, a memory active layer and at least two other layers which can be a passive or source or reservoir layer or a less doped memory active layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 트랩 조절형 공간전하제한전류(trap-controlled Space Charge Limit Current)를 이용한 저항 변화형 비휘발성(non-volatile) 메모리 소자 및 그 제조방법에 관한 것으로, 이를 위한 본 발명의 메모리 소자는 하부전극; 상기 하부전극 상부에 형성된 전극-유전체박막간 확산방지막; 상기 전극-유전체박막간 확산방지막 상부에 형성되고, 전하트랩 밀도가 상이한 복수개의 층 구조를 갖는 유전체박막 및 상기 유전체박막 상부에 형성된 상부전극을 포함하고 있으며, 상술한 본 발명에 따르면, 구조가 단순하여 고집적화가 용이하며, 이를 통하여 생산성을 향상시킬 수 있는 비휘발성 메모리 소자를 제공하는 효과가 있다.
메모리, 비휘발성, 전하트랩, 공간전하제한전류

Description

메모리 소자 및 그 제조방법{MEMORY DEVICES AND METHOD FOR FABRICATING THE SAME}
본 발명은 메모리 소자 및 그 제조방법에 관한 것으로, 더욱 상세하게는 트랩 조절형 공간전하제한전류(trap-controlled Space Charge Limit Current)를 이용한 저항 변화형 비휘발성(non-volatile) 메모리 소자 및 그 제조방법에 관한 것이다.
휴대용 컴퓨터, 휴대 전화기, MP3 플레이어, 디지털 카메라 등 다양한 형태의 전자제품이 점점 소형화, 다기능화되면서 이들 장치에 사용되는 정보 저장 장치인 비휘발성 메모리 소자 또한 저전력, 고집적화에 대한 요구가 점점 더 커지고 있다.
현재 비휘발성 메모리 기술은 플로팅 게이트(floating gate)에서의 전자 제어에 기반을 둔 플래시 메모리(flash memory)가 주종을 이루고 있다. 그러나, 플래시 메모리는 플로팅 게이트에 고 전계를 인가하여 전자를 제어하는 구조이기 때문 에, 다른 메모리 소자에 비하여 소자 구조가 상대적으로 복잡하여 고집적화를 실현하는 것이 용이하지 않다는 단점을 갖는다.
이러한 문제점을 해결하기 위해, 상변화물질을 이용한 상전이 메모리(Ovonic Unified Memory, OUM메모리)가 제안되고 있다. OUM메모리 PRAM(Phase-change Random Access Memory)이라고도 불리며, 상변화물질층의 두 가지 상태(즉, 결정상태 - 비정질상태)가 갖는 전기전도도 차이를 이용하는 메모리 소자이다. 이러한 상전이 메모리 소자는 플래시 메모리에 비하여 비교적 간단한 구조를 갖기 때문에, 이론적으로는 고집적화의 실현이 가능하다. 하지만, 상변화물질층이 결정상태에서 비정질상태 또는 비정질상태에서 결정상태로 상전이 하기 위해서는 열이 필요한데, 상전이에 필요한 열을 얻기 위해서는 셀당 1mA 정도의 전류가 요구된다. 이에 따라, 충분한 전류를 공급하기 위하여 배선을 두껍게 형성해야함으로 고집적화를 이루는 것이 용이하지 않다.
또 다른 형태의 메모리 소자로서, 상전이 없이 전기 저항이 변화하는 물질을 이용한 비휘발성 메모리 소자인 ReRAM(Resistive Random Access Memory)이 최근 많이 연구되고 있다. 하지만, ReRAM은 낮은 저항상태가 금속전류특성을 보이고 있어 소자 구동시에 소모되는 전류의 양이 많아 높은 구동전력이 필요한 단점이 있다. 또한, 소자의 재현성이 낮기 때문에, 제조하기가 용이하지 않다는 문제점이 있다.
본 발명은 상기 문제점들을 해결하기 위하여 제안된 것으로, 트랩 조절형 공간전하제한전류를 이용한 저항 변화형 비휘발성 메모리 소자 및 그 제조방법을 제공하는데 그 목적이 있다.
또한, 트랩 조절형 공간전하제한전류를 이용한 저항 변화형 비휘발성 메모리 소자의 전하트랩분포를 효과적으로 제어할 수 있는 메모리 소자 및 그 제조방법을 제공하는데 다른 목적이 있다.
또한, 본 발명은 단순한 제조공정을 이용함으로써 고집적화가 가능한 메모리 소자 및 그 제조방법을 제공하는데 다른 목적이 있다.
상기 목적을 달성하기 위한 일 측면에 따른 본 발명의 메모리 소자는 하부전극; 상기 하부전극 상부에 형성된 전극-유전체박막간 확산방지막; 상기 전극-유전체박막간 확산방지막 상부에 형성되고, 전하트랩 밀도가 상이한 복수개의 층 구조를 갖는 유전체박막 및 상기 유전체박막 상부에 형성된 상부전극을 포함한다. 또한, 본 발명의 메모리 소자는 상기 유전체박막 내부의 층간에 전하트랩의 이동을 방지하기 위한 내부확산방지막을 더 포함할 수 있다.
상기 유전체박막내의 복수개의 층은 동일한 유전체 물질 또는 서로 상이한 유전체 물질로 형성할 수 있으며, 상기 유전체박막에서 상기 전하트랩 밀도에 따라 상이한 공간전하제한전류가 흐를 수 있다.
또한, 상기 유전체박막은 티타늄(Ti), 바나듐(V), 크롬(Cr), 망간(Mn), 철(Fe), 코발트(Co), 니켈(Ni), 구리(Cu), 아연(Zn), 이트륨(Y), 지르코늄(Zr), 니오브(Nb), 납(Pb), 하프늄(Hf), 탄탈륨(Ta), 텅스텐(W) 및 팔라듐(Pb)으로 이루어진 그룹으로부터 선택된 어느 한 금속과 산소의 결합으로 이루어진 유전성 금속산화물 중 어느 하나일 수 있으며, 상기 유전성 금속산화물에 티타늄(Ti), 바나듐(V), 크롬(Cr), 망간(Mn), 철(Fe), 코발트(Co), 니켈(Ni), 구리(Cu), 아연(Zn), 지르코늄(Zr), 하프늄(Hf), 니오브(Nb), 탄탈륨(Ta), 납(Pd) 및 란탄(La)족 원소로 이루어진 그룹으로부터 선택된 어느 하나를 불순물로 첨가하여 형성할 수도 있다.
또한, 상기 유전체박막은 3nm ~ 100nm 범위의 두께를 갖도록 형성할 수 있으며, 상기 유전체박막을 형성하는 물질은 3 ~ 1000 범위의 유전율을 갖는 물질을 사용할 수 있다.
상기 전극-유전체박막간 확산방지막 및 내부확산방지막은 산화물 또는 질화물 예컨대, Al2O3, SiO2, ZnO2, AlN 및 Si3N4로 이루어진 그룹으로부터 선택된 어느 하나로 형성할 수 있다.
또한, 상기 전극-유전체박막간 확산방지막 및 내부확산방지막은 유기물 자기조립분자막(self-assembled monolayer)으로 형성할 수 있으며, 0.5nm ~ 3nm 범위의 두께를 갖도록 형성할 수 있다.
상기 상부전극 및 하부전극은 알루미늄(Al), 티타늄(Ti), 구리(Cu), 아 연(Zn), 은(Ag), 백금(Pt) 및 금(Au)으로 이루어진 그룹으로부터 선택된 어느 하나의 금속원소로 형성하거나, ITO, IZO, RuO2 및 IrO2로 이루어진 그룹으로부터 선택된 어느 하나의 도전성산화물로 형성할 수 있다.
상기 목적을 달성하기 위한 다른 일 측면에 따른 본 발명의 메모리 소자 제조방법은 하부전극을 형성하는 단계; 상기 하부전극 상부에 전극-유전체박막간 확산방지막을 형성하는 단계; 상기 전극-유전체박막간 확산방지막 상부에 전하트랩 밀도가 상이한 복수개의 층 구조를 갖는 유전체박막을 형성하는 단계 및 상기 유전체박막 상부에 상부전극을 형성하는 단계를 포함한다. 또한, 상기 유전체박막 내부의 층간에 전하트랩의 이동을 방지하기 위한 내부확산방지막을 형성하는 단계를 더 포함할 수 있다.
상기 유전체박막내의 복수개의 층은 동일한 유전체 물질 또는 서로 상이한 유전체 물질로 형성할 수 있으며, 상기 유전체박막을 형성하는 단계에서 증착조건 예컨대, 증착온도, 증착시간, 증착률 또는 증착방법 중 적어도 어느 하나을 조절하여 유전체박막내의 층간 전하트랩 밀도가 상이하도록 형성할 수 있다. 이때, 상기 증착방법은 ALD(Amotic Layer Deposition)법, PEALD(Plasma Enhanced Amotic Layer Deposition)법, CVD(Chamical Vapor Deposition)법, PECVD(Plasma-Enhanced Chamical Vapor Deposition)법, PLD(Pulsed Laser Deposition)법, MBE(Molecular Beam Epitaxy)법 및 스퍼터링(sputtering)법으로 이루어진 그룹으로부터 선택된 어느 한 방법을 이용할 수 있다.
본 발명은 전하트랩 밀도가 상이한 복수개의 층 구조를 갖는 유전체박막을 구비함으로써, 트랩 조절형 공간전하제한전류를 이용한 저항 변화형 비휘발성 메모리 소자를 제공할 수 있다.
또한, 본 발명은 전극-유전체박막간 확산방지막 및 내부확산방지막을 구비함으로써, 유전체박막내 전하트랩 분포를 효과적으로 제어할 수 있는 효과가 있다.
또한, 본 발명은 내부확산방지막을 구비함으로써, 유전체박막내의 전하트랩 이동을 방지하여 시간의 흐름과 동작 횟수의 증가에 따라 메모리 소자의 특성이 열화되는 것을 방지할 수 있는 효과가 있다.
또한, 본 발명의 메모리 소자는 구조가 단순하여 고집적화가 용이하며, 이를 통하여 생산성을 향상시킬 수 있는 효과가 있다.
이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명한다.
본 발명의 메모리 소자는 트랩 조절형 공간전하제한전류를 이용한 저항 변화형 비휘발성 메모리 소자이다. 이를 위하여 전하트랩 밀도가 상이한 복수개의 층 구조를 갖는 유전체박막을 포함하며, 유전체박막의 상부 및 하부에 형성된 전극에 인가되는 전압에 따라 유전체박막의 저항이 변화하는 현상을 이용하여 정보를 저장한다. 이때, 유전체박막의 저항상태 즉, 고저항 또는 저저항 상태는 전압이 인가되 지 않은 상태에서도 계속 유지되기 때문에 ReRAM과 같이 저항 변화형 비휘발성 메모리 소자로 응용이 가능하다.
이하, 본 발명의 메모리 소자에서의 유전체박막에 대해서 보다 구체적으로 설명한다.
일반적으로 유전체는 금속이나 반도체와 달리 전류가 거의 흐르지 않는다. 그러나, 두께가 아주 얇은 경우 예컨대, 100nm 이하의 유전체박막일 경우 인가되는 전압에 따라 전류가 흐를 수 있다. 이때, 유전체박막에 저 전압이 인가되면 전류가 전압에 비례(I∝V)하는 오믹전류(ohmic current)가 흐르고, 고 전압이 인가되면 전류가 전압의 제곱에 비례(I∝V2)하는 공간전하제한전류가 흐른다. 이러한 공간전하제한전류는 유전체박막 내부에 존재하는 전하트랩(charge trap)에 의하여 형성되며, 유전체박막 내부에 존재하는 전하트랩에서의 전하 포획여부에 따라 전하트랩에 전하가 포획되지 않은 상태인 트랩-언필드형 공간전하제한전류(trap-unfilled SCLC)와 전하트랩에 전하가 포획된 상태에서는 트랩-필드형 공간전하제한전류(trap-filled SCLC)가 흐른다. 이러한 공간전하제한전류는 아래 수학식1에 따라 결정된다.
Figure 112007060941405-pat00001
여기서, J는 전류밀도, ε는 유전율, μ는 전하의 이동도, V는 전압, d는 유 전체박막의 두께이다. 한편, θ는 자유전하밀도(n)와 트랩된 전하밀도(nt)의 비율로, 수학식2의 형태로 주어진다.
Figure 112007060941405-pat00002
그리고, 본 발명의 유전체박막을 포함하는 메모리 소자의 문턱전압 VT(threshold voltage)는 트랩-필드형 제한 전압(trap-filled limit voltage)으로 정의할 수 있으며, 이는 수학식3을 따른다.
Figure 112007060941405-pat00003
여기서, Nt는 트랩밀도를 나타낸다.
수학식3에 따르면, 공간전하제한전류를 이용한 저항 변화형 메모리 소자는 유전체박막의 유전율, 전하트랩 밀도, 유전체박막의 두께 등을 조절함으로써, 메모리 소자에 흐르는 전류와 문턱전압을 제어할 수 있다.
여기서, 유전체박막 내부에 존재하는 전하트랩은 전자 혹은 정공 중 어느 한 가지 종류의 전하만을 포획하는데, 이러한 전하트랩이 유전체박막 내부에서 수직방향으로 즉, 상부와 하부에 불균일하게 분포될 경우, 외부에서 인가되는 전압의 방향에 따라 박막 내부에 흐르는 전류는 트랩 필드형 공간전하제한전류와 트랩-언 필 드형 공간전하제한전류로 나뉠 수 있다. 상술한 두 가지 전류상태에서는 전기전도도가 상이한데, 문턱전압 이상의 전압이 인가될 경우 다른 상태로 전환될 수 있다. 이러한 현상을 이용하여 저항 변화형 비휘발성 메모리 소자를 제작할 수 있으며, 유전체의 종류와 트랩의 특성에 따라 비휘발성 메모리 소자의 성능을 제어할 수 있다.
따라서, 본 발명과 같이 전하트랩 밀도가 상이한 복수개의 층 구조를 갖는 유전체 박막을 구비하는 경우, 아래의 수학식4에 의해 각각의 층에 인가되는 실효적 전압(V1, V2 , etc...)을 제어할 수 있으며, 유전체박막내의 복수개의 층은 그 두께와 유전율에 따라 각층에 인가되는 전계의 세기를 결정할 수 있으며, 이를 조절하여 우수한 동작특성을 갖는 비휘발성 메모리 소자를 구현할 수 있다.
Figure 112007060941405-pat00004
여기서, Q는 전하량, V는 전압, C는 캐패시턴스, A는 전류, d는 두께 및 ε은 유전율을 나타낸다.
이하, 본 발명의 유전체박막에 적용가능한 유전체 물질에 대해서 자세히 살펴본다.
본 발명의 유전체박막에 적용가능한 유전체 물질은 티타늄(Ti), 바나듐(V), 크롬(Cr), 망간(Mn), 철(Fe), 코발트(Co), 니켈(Ni), 구리(Cu), 아연(Zn), 이트륨(Y), 지르코늄(Zr), 니오브(Nb), 납(Pb), 하프늄(Hf), 탄탈륨(Ta), 텅스텐(W) 및 팔라듐(Pb)으로 이루어진 그룹으로부터 선택된 어느 한 금속과 산소의 결합으로 이루어진 유전성 금속산화물 중 어느 하나를 사용할 수 있다. 예컨대, TiO2, ZrO2, HfO2, V2O5, Nb2O5, Ta2O5, NiO 또는 PdO와 같은 이원자계 금속산화물을 사용할 수 있다. 이때, 상술한 유전성 금속산화물은 일반적으로 비저항의 크기가 106Ωcm 이상인 고저항 물질이지만, 두께가 3nm ~ 100nm 범위의 두께를 갖도록 형성할 경우 전류가 흐를 수 있다.
또한, 상술한 유전성 금속산화물에 티타늄(Ti), 바나듐(V), 크롬(Cr), 망간(Mn), 철(Fe), 코발트(Co), 니켈(Ni), 구리(Cu), 아연(Zn), 지르코늄(Zr), 하프늄(Hf), 니오브(Nb), 탄탈륨(Ta), 납(Pd) 및 란탄(La)족 원소로 이루어진 그룹으로부터 선택된 어느 한 원소를 불순물로 첨가한 물질을 사용할 수도 있다.
또한, 본 발명의 유전체박막에 적용가능한 유전체 물질로는 ABO3 타입의 유전체 물질 예컨대, (1족 원소)(5족 원소)O3 또는 (2족 원소)(4족 원소)O3 와 같은 조합을 가지는 물질을 사용할 수 있다. 여기서, (1족 원소)(5족 원소)O3의 조합을 가지는 유전체 물질로는 LiNbO3, LiTaO3, NaNbO3, (Li,Na)(Nb,Ta)O3, 또는 (Li,Na,K)(Nb,Ta)O3 중 어느 하나를 사용할 수 있으며, (2족 원소)(4족 원소)O3의 조합을 가지는 유전체 물질로는 CaTiO3, SrTiO3, BaTiO3, PbTiO3, Pb(Zr,Ti)O3, (Ca,Sr,Ba,Pb)(Ti,Zr)O3, YMnO3 또는 LaMnO3 중 어느 하나를 사용할 수 있다.
또한, 상술한 ABO3 타입 이외의 페로브스카이트 구조(perovskite structure)를 가지는 유전체 물질 예컨대, Bi4Ta3O12 또는 (Sr,Ba)Nb2O6 중 어느 하나와 이들 물질에 특정 불순물을 첨가하여 제조한 유전체 물질을 사용할 수도 있다.
ABO3 타입의 유전체 물질은 다른 유전체 물질들에 비해 상대적으로 유전율이 높은 강유전체로 100 ~ 1000 범위의 유전율을 가지며, 그 외의 유전체 물질들은 3 ~ 수백 범위의 유전율을 갖는다. 따라서, 본 발명에 적용 가능한 유전체 물질의 유전율(ε)은 3 ~ 1000 범위에서 선택하는 것이 바람직하다.
이하, 본 발명의 가장 바람직한 실시예를 첨부도면을 참조하여 설명하기로 한다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이며, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것을 다른층 또는 기판상에 직접 형성될 수 있거나, 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 또한 명세서 전체에 걸쳐서 동일한 도면번호(참조번호)로 표시된 부분은 동일한 요소를 나타낸다.
도 1은 본 발명의 제1실시예에 따른 메모리 소자를 도시한 단면도이다.
도 1에 도시된 바와 같이, 본 발명의 제1실시예에 따른 메모리 소자는 기판(100), 기판(100) 상부에 형성된 하부전극(110), 하부전극(110) 상부에 형성된 전극-유전체박막간 확산방지막(120), 전극-유전체박막간 확산방지막(120) 상부에 형성되고, 전하트랩 밀도가 상이한 복수개의 층(130A, 130B) 구조를 갖는 유전체박막(130) 및 유전체박막(130) 상부에 형성된 상부전극(140)을 포함한다. 이때, 유전 체박막(130)내의 복수개의 층(130A, 130B)은 동일한 유전체 물질 또는 서로 상이한 유전체 물질로 형성할 수 있으며, 본 발명의 제1실시예에서는 동일한 유전체 물질로 형성하였다.
유전체박막(130)은 메모리 소자에 인가되는 전압에 대해 상대적으로 큰 전기장을 형성할 수 있도록 얇은 두께로 형성하는 것이 좋으며, 바람직하게는 3 ~ 100nm 정도의 두께를 갖도록 형성하는 것이 좋다. 유전체박막(130) 또는 유전체박막을 구성하는 유전체 물질에 대해서는 앞서 상세히 설명하였기 때문에 여기서는 설명을 생략한다.
전극-유전체박막간 확산방지막(120)은 0.5nm ~ 3nm 범위의 두께를 갖도록 산화물 또는 질화물 예컨대, Al2O3, SiO2, ZnO2, AlN 및 Si3N4로 이루어진 그룹으로부터 선택된 어느 하나로 형성할 수 있으며, 유기물 자기조립분자막으로 형성할 수도 있다.
상부전극(140) 및 하부전극(110)은 알루미늄(Al), 티타늄(Ti), 구리(Cu), 아연(Zn), 은(Ag), 백금(Pt) 및 금(Au)으로 이루어진 그룹으로부터 선택된 어느 하나의 금속원소로 형성하거나, ITO, IZO, RuO2 및 IrO2로 이루어진 그룹으로부터 선택된 어느 하나의 도전성산화물로 형성할 수 있다.
여기서, 유전체박막(130)을 이용하여 저항 변화형 비휘발성 메모리 소자를 구현하기 위해서는 유전체박막(130) 내부의 전하트랩의 분포가 불균일해야 한다. 예를 들어, 유전체박막(130)의 상부 및 하부에 전극이 형성되어 있는 경우, 유전체 박막(130)은 수직방향으로 불균일한 전하트랩의 분포를 가져야 전기적인 수송특성인 공간전하제한전류가 흐를 수 있으며, 이에 따라 비휘발성 메모리 소자의 특성을 나타낼 수 있다.
따라서, 본 발명의 제1실시예에 따른 메모리 소자는 하부전극(110) 상부에 형성된 전극-유전체박막간 확산방지막(120)을 통하여 유전체박막(130) 내부의 전하트랩 분포를 제어할 수 있다. 이를 본 발명의 제1실시예에 따른 메모리 소자의 제조방법을 나타낸 도 2a 내지 도 2c를 참조하여, 더욱 상세하게 설명한다.
도 2a 내지 도 2c는 본 발명의 제1실시예에 따른 메모리 소자의 제조방법을 도시한 공정단면도이다.
도 2a에 도시된 바와 같이, 기판(100) 상부에 하부전극(110)으로 알루미늄막을 형성한다. 이때, 하부전극(110)으로 알류미늄막 대신에 티타늄(Ti), 구리(Cu), 아연(Zn), 은(Ag), 백금(Pt) 및 금(Au)으로 이루어진 그룹으로부터 선택된 어느 하나의 금속원소로 형성하거나, ITO, IZO, RuO2 및 IrO2로 이루어진 그룹으로부터 선택된 어느 한 도전성산화물로 형성할 수 있다.
다음으로, 하부전극(110) 상부에 전극-유전체박막간 확산방지막(120)으로 알루미늄산화막(Al2O3)을 0.5nm ~ 3nm 범위의 두께를 갖도록 형성한다. 이때, 알루미늄산화막은 알루미늄 하부전극(110)을 대기중의 산소(O2)에 노출시켜 형성하거나, 진공 챔버 내부에서 산소기체를 공급하여 알루미늄 하부전극(110) 표면을 산화시켜 형성할 수 있다.
한편, 전극-유전체박막간 확산방지막(120)으로 알루미늄산화막 대신에 산화물 또는 질화물 예컨대, SiO2, ZnO2, AlN 및 Si3N4로 이루어진 그룹으로부터 선택된 어느 하나로 형성할 수 있으며, 유기물 자기조립분자막으로 형성할 수도 있다.
도 2b에 도시된 바와 같이, 전극-유전체박막간 확산방지막(120) 상부에 유전체박막(150)으로 티타늄산화막(TiO2)을 형성한다. 이때, 유전체박막(130)은 ALD법, PEALD법, CVD법, PECVD법, PLD법, MBE법 및 스퍼터링법으로 이루어진 그룹으로부터 선택된 어느 한 방법을 사용하여 형성할 수 있다.
여기서, 티타늄산화막을 형성하는 과정에서 티타늄산화막 내부에 존재하는 산소 원소의 양을 조절함으로써, 티타늄산화막 내부에 전하트랩을 형성할 수 있다. 티타늄산화막 내부에 전하트랩이 생성되는 원리는 다음과 같다.
티타늄산화막 내부에 산소의 결손이 없는 경우의 물질을 TiO2라 하면, 산소의 결손이 있을 경우의 물질은 TiO2 -X라고 할 수 있다. 티타늄산화막은 Ti+4 와 2O- 2 의 화학결합으로 구성되는데 TiO2 -X 인 경우는 산소가 부족하기 때문에 티타늄산화막 내부에 산소 빈자리와 같은 결정결함이 생기거나, Ti와 O의 성분비가 다른 물질이 형성되어 +4가가 아닌 +3가인 Ti+3 이 생성되면서 전하트랩이 생성된다. 즉, 티타늄이 산소와 결합할 때, 티타늄에 결합되는 산소가 과잉 또는 결손되도록 증착조건을 조절하면 티타늄산화막 내부에 전하트랩이 형성할 수 있다. 이때, 티타늄에 결합되는 산소가 과잉 또는 결손되도록 산소의 변화 범위를 -0.2 < X < 0.6 으로 하는 것 이 바람직하다.
상술한 원리에 따라서, 유전체박막(130) 내부에 전하트랩이 형성될 수 있으며, 따라서 이러한 전하트랩을 유전체박막(130)내에 불균일하게 분포시키면 전기적 수송특성이 공간전하제한전류가 흐를 수 있으며, 이에 따라 비휘발성 메모리 특성을 가질 수 있다.
도 2c에 도시된 바와 같이, 유전체박막(130) 상부에 상부전극(140)으로 알루미늄막을 형성한다. 이때, 상부전극(140)은 알루미늄막 대신에 티타늄(Ti), 구리(Cu), 아연(Zn), 은(Ag), 백금(Pt) 및 금(Au)으로 이루어진 그룹으로부터 선택된 어느 하나의 금속원소로 형성하거나, ITO, IZO, RuO2 및 IrO2로 이루어진 그룹으로부터 선택된 어느 하나의 도전성산화물로 형성할 수 있다.
여기서, 상부전극(140)을 형성하면서 유전체박막(130)내의 전하트랩의 분포를 제어할 수 있는데 이를 자세히 설명하면 다음과 같다.
전극으로 사용하는 물질과 유전체박막(130)이 접합하였을 때 각 원소의 산화도에 따라서 전극-유전체박막(130) 사이의 계면에서 물질 간의 상호 확산이 발생하며, 이로 인하여 수nm 두께의 계면층이 형성될 수 있다. 즉, 유전체박막(130)인 티타늄산화막에서 알루미늄 전극방향으로 확산 되어가는 산소에 의하여 유전체박막(130)의 상부 및 하부에 각각 상부계면층과 하부계면층이 형성되면서 티타늄산화막 내부에 산소의 결손이 일어나게 되는데 이때, 산소의 확산을 방지하거나 혹은 산소 확산을 촉진시켜 티타늄산화막 내부의 산소 함유량 분포 즉, 전하트랩의 분포 를 임의로 조절하여 전하트랩 밀도가 서로 상이한 복수개의 층(130A, 130B)을 갖는 유전체박막(130)을 형성할 수 있다.
정리하면, 전극-유전체박막간 확산방지막(120)이 형성되지 않은 상부 알루미늄막과 티타늄산화막(150)이 접합할 때, 티타늄과 알루미늄의 산화도에 따라서 접합부분에서 원소들의 상호확산이 일어나면서 알루미늄-티타늄 산화물로 구성된 상부계면층이 형성될 수 있다. 이에 따라, 티타늄산화막 내부의 상부영역에 산소의 결손이 일어나면서 티타늄산화막 내부의 상부영역은 전하트랩 밀도가 높은 층(130B)을 형성하게 된다.
한편, 전극-유전체박막간 확산방지막(120)이 형성된 하부 알루미늄막과 티타늄산화막이 접합할 때, 전극-유전체박막간 확산방지막(120)에 의하여 티타늄산화막 내부의 하부영역에서 산소 결손이 일어나는 것을 방지하여 티타늄산화막 내부의 하부영역은 전하트랩 밀도가 낮은 층(130A)을 형성하게 된다.
이와 같이, 본 발명의 제1실시예에 따른 메모리 소자는 전극-유전체박막간 확산방지막(120)을 형성함으로써, 전하트랩 밀도가 상이한 복수개의 층(130A, 130B) 구조를 갖는 유전체박막(130)을 형성할 수 있으며, 이를 통하여 트랩 조절형 공간전하제한전류를 이용한 저항 변화형 비휘발성 메모리 소자를 형성할 수 있다.
또한, 상부전극(140), 유전체박막(130) 및 하부전극(110)이 적층된 단순한 구조를 갖기 때문에 고집적화가 용이하며, 이를 통하여 메모리 소자의 생산성을 향상시킬 수 있다.
도 3은 본 발명의 제2실시예에 따른 메모리 소자를 도시한 단면도이다.
도 3에 도시된 바와 같이, 본 발명의 제2실시예에 따른 메모리 소자는 기판(200), 기판(200) 상부에 형성된 하부전극(210), 하부전극(210) 상부에 형성된 전극-유전체박막간 확산방지막(220), 전극-유전체박막간 확산방지막(220) 상부에 형성되고, 전하트랩 밀도가 상이한 복수개의 층(230A, 230B)을 갖는 유전체박막(230), 유전체박막(230) 내부의 층간에 전하트랩의 이동을 방지하기 위한 내부확산방지막(250) 및 유전체박막(230) 상부에 형성된 상부전극(240)을 포함한다. 이때, 유전체박막(230)내의 복수개의 층(230A, 230B)은 동일한 유전체 물질 또는 서로 상이한 유전체 물질로 형성할 수 있다.
유전체박막(230)은 메모리 소자에 인가되는 전압에 대해 상대적으로 큰 전기장을 형성할 수 있도록 얇은 두께로 형성하는 것이 좋으며, 바람직하게는 3 ~ 100nm 정도의 두께를 갖도록 형성하는 것이 좋다. 유전체박막(230) 또는 유전체박막을 구성하는 유전체 물질에 대해서는 앞서 상세히 설명하였기 때문에 여기서는 설명을 생략한다.
또한, 전하트랩 밀도가 상이한 복수개의 층(230A, 230B) 구조를 갖는 유전체박막(230)에서 각각의 층을 동일한 유전체 물질을 이용하여 형성할 경우, 유전체 물질을 구성하는 원자들 중 특정 원자의 결핍이나 과잉으로 생성된 내부 요인적 결정 결함(intrinsic defect) 또는 불순물을 도핑하여 생기는 외부 요인적 결정 결함(extrinsic defect)을 고려하여, 각 층 마다 증착조건 예컨대, 증착 온도, 증착 시간, 증착률, 증착방법 등을 다르게 함으로써 각각 다른 전하트랩 밀도를 갖는 복수개의 층(230A, 230B)을 형성할 수 있다.
또한, 각각의 층을 서로 상이한 유전체 물질을 이용하여 형성할 경우, 동일한 증착 조건 또는 상이한 증착 조건을 이용하여 증착 가능하며, 동일한 증착 조건을 이용하여 증착하여도 서로 상이한 전하트랩 밀도를 갖는 복수개의 층(230A, 230B)으로 형성할 수 있다.
전극-유전체박막간 확산방지막(220) 및 내부확산방지막(250)은 0.5nm ~ 3nm 범위의 두께를 갖도록 산화물 또는 질화물 예컨대, Al2O3, SiO2, ZnO2, AlN 및 Si3N4로 이루어진 그룹으로부터 선택된 어느 하나로 형성할 수 있으며, 유기물 자기조립분자막으로 형성할 수도 있다.
상부전극(240) 및 하부전극(210)은 알루미늄(Al), 티타늄(Ti), 구리(Cu), 아연(Zn), 은(Ag), 백금(Pt) 및 금(Au)으로 이루어진 그룹으로부터 선택된 어느 하나의 금속원소로 형성하거나, ITO, IZO, RuO2 및 IrO2로 이루어진 그룹으로부터 선택된 어느 하나의 도전성산화물로 형성할 수 있다.
이와 같이, 본 발명의 제2실시예에 따른 메모리 소자는 전하트랩 밀도가 상이한 복수개의 층(230A, 230B) 구조를 갖는 유전체박막(230)을 구비함으로써, 트랩 조절형 공간전하제한전류를 이용한 저항 변화형 비휘발성 메모리 소자를 제공할 수 있다.
또한, 전극-유전체박막간 확산방지막(220) 및 내부확산방지막(250)을 구비함으로써, 유전체박막(230)내 전하트랩 분포를 효과적으로 제어할 수 있다.
또한, 내부확산방지막(250)을 구비함으로써, 유전체박막(230)내의 전하트랩 이동을 방지하여 시간의 흐름과 동작 횟수의 증가에 따라 메모리 소자의 특성이 열화되는 것을 방지할 수 있다.
또한, 상부전극(240), 유전체박막(230) 및 하부전극(210)이 적층된 단순한 구조를 갖기 때문에 고집적화가 용이하며, 이를 통하여 메모리 소자의 생산성을 향상시킬 수 있다.
도 4는 본 발명의 제1실시예에 따른 메모리 소자의 전류-전압 이력곡선을 나타낸 그래프이다.
도 4를 참조하면, 검은 실선으로 표시된 전류-전압 곡선은 양(positive)전압에서 음(negative)전압 방향으로 전압을 변화시켰을 때 전류의 변화이고, 붉은 점선은 음전압에서 양전압 방향으로 전압을 변화시켰을 때 전류의 변화이다. 검은 실선은 붉은 점선과 비교하여 전류가 작은 고저항 상태이고 전압의 크기가 약 -2.6V 근처에서 붉은 점선의 상태로 변화한다. 붉은 점선은 전체적으로 검은 실선보다 전류가 많이 흐르는 저전압 상태이고, 약 +2V 근처로 전압을 점점 높이면 검은 실선 상태인 고전압 상태로 변화한다. 이러한 상태의 변화가 전압의 변화에 따라서 반복적이고 안정적으로 나타나는 것을 확인할 수 있다.
이를 바탕으로 본 발명의 제1실시예에 따른 메모리 소자의 동작은 -2.6V이하 그리고 +2V 이상에서 상태의 변화가 생기므로 이때를 각각 쓰기동작(write)과 지우기동작(eraser) 혹은 지우기동작과 쓰기동작으로 정의할 수 있다. -2.5V 이상 0V이하에서 읽기(reading) 동작이 가능하며, 바람직하게는 -1V이상 -0.1V이하에서 읽기동작을 수행하는 것이 좋다. 또한, 전술한 메모리 소자의 동작 특성을 측정할 때, 소자의 안전성을 위하여 작동 전류의 크기제한을 두었는데 1uA/um2 에서 0.01 uA/um2 범위이고, 바람직하게는 0.1 uA/um2 이다.
도 5는 본 발명의 제1실시예에 따른 메모리 소자의 전류-시간 특성을 나타낸 그래프이다.
도 5을 참조하면, 전압을 -3V, -1V, +3V, -1V를 반복적으로 인가하면서 시간에 따른 전류의 변화를 측정하였다. -3V 이후 -1V에서의 음전류크기가 +3V 이후 -1V 에서의 음전류 크기보다 더 큰 것을 확인할 수 있다.
도 6은 실리콘산화막 상부에 형성된 티타늄산화막의 단면을 나타낸 전자주사현미경(Scanning Electron Microscope, SEM) 이미지이고, 도 7은 본 발명의 제1실시예에 따른 알루미늄 전극 사이에 형성된 티타늄산화막의 단면을 나타낸 전자주사현미경 이미지이다.
도 6 및 도 7을 비교하면, 동일 조건으로 형성된 티타늄 산화물 박막의 두께가 도 6에서 9nm에서 도 7에서는 17nm로 두꺼워진 것을 확인할 수 있다. 이는 티타늄 산화물 박막과 알루미늄 전극 사이에서 원소의 상호 확산이 발생한 결과이다.(도 2a 내지 도 2d 참조)
도 8은 본 발명의 제1실시예에 따른 전극-유전체박막간 확산방지막을 나타낸 전자주사현미경 이미지이다.
도 8을 참조하면, 알루미늄 전극 상부에 전극-유전체박막간 확산방지막으로 알루미늄산화막이 약 1.8nm의 두께로 형성되어 있음을 확인할 수 있다.
도 9는 본 발명의 제1실시예에 따른 알루미늄 전극 사이에 형성된 티타늄산화막의 산소 원자 분포를 나타낸 전자주사현미경 이미지이다.
도 9를 참조하면, 티타늄산화막 내부에서 하부영역은 색이 진하고, 상부영역은 색이 옅은 것을 확인할 수 있다. 이때, 색이 짙은 하부영역은 하부전극 상부에 형성된 전극-유전체박막간 확산방지막으로 인하여 산소 결손이 발생하지 않아 산소 원자가 많이 분포하는 즉, 전하트랩 밀도가 낮은 영역을 나타내는 것이다. 반대로 색이 옅은 상부영역은 유전체박막을 형성하는 과정에서 산소 결손이 발생하여 산소 원자가 적게 분포하는 즉, 전하트랩 밀도가 높은 영역을 나타내는 것이다. 이와 같이 전극-유전체박막간 확산방지막을 형성하여 유전체박막과 전극 사이의 산소 원자의 상호 확산을 제어하여 유전체박막내 전하트랩의 분포를 제어할 수 있다.(도 2a 내지 도 2d 및 도 7 참조)
이와 같이, 본 발명의 메모리 소자는 전극-유전체박막간 확산방지막을 구비함으로써, 트랩 조절형 공간전하제한전류를 이용한 저항 변화형 비휘발성 메모리 소자를 구현할 수 있다.
또한, 상부전극, 유전체박막 및 하부전극이 적층된 단순한 구조를 갖기 때문에 고집적화가 용이하며, 이를 통하여 메모리 소자의 생산성을 향상시킬 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범 위내의 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 본 발명의 제1실시예에 따른 메모리 소자를 도시한 단면도.
도 2a 내지 도 2c는 본 발명의 제1실시예에 따른 메모리 소자의 제조방법을 도시한 공정단면도.
도 3은 본 발명의 제2실시예에 따른 메모리 소자를 도시한 단면도
도 4는 본 발명의 제1실시예에 따른 메모리 소자의 전류-전압 이력곡선을 나타낸 그래프.
도 5는 본 발명의 제1실시예에 따른 메모리 소자의 전류-시간 특성을 나타낸 그래프.
도 6은 실리콘산화막 상부에 형성된 티타늄산화막의 단면을 나타낸 전자주사현미경 이미지.
도 7은 본 발명의 제1실시예에 따른 알루미늄 전극 사이에 형성된 티타늄산화막의 단면을 나타낸 전자주사현미경 이미지.
도 8은 본 발명의 제1실시예에 따른 전극-유전체박막간 확산방지막을 나타낸 전자주사현미경 이미지.
도 9는 본 발명의 제1실시예에 따른 알루미늄 전극 사이에 형성된 티타늄산화막의 산소 원자 분포를 나타낸 전자주사현미경 이미지.
***도면 주요 부분에 대한 부호 설명***
100, 200 : 기판 110, 210 : 하부전극
120, 220 : 전극-유전체박막간 확산방지막
130, 230 : 유전체박막 140, 240 : 상부전극
250 : 내부확산방지막

Claims (20)

  1. 하부전극;
    상기 하부전극 상부에 형성된 전극-유전체박막간 확산방지막;
    상기 전극-유전체박막간 확산방지막 상부에 형성되고, 전하트랩 밀도가 상이한 복수개의 층 구조를 가지며, 내부의 층간에 전하트랩의 이동을 방지하기 위한 내부확산방지막을 갖는 유전체박막; 및
    상기 유전체박막 상부에 형성된 상부전극
    을 포함하는 메모리 소자.
  2. 삭제
  3. 제 1항에 있어서,
    상기 유전체박막내의 복수개의 층은 동일한 유전체 물질 또는 서로 상이한 유전체 물질로 형성된 메모리 소자.
  4. 제 1항에 있어서,
    상기 유전체박막에서 상기 전하트랩 밀도에 따라 상이한 공간전하제한전류(Space Charge Limit Current)가 흐르는 메모리 소자.
  5. 제 1항에 있어서,
    상기 유전체박막은 티타늄(Ti), 바나듐(V), 크롬(Cr), 망간(Mn), 철(Fe), 코발트(Co), 니켈(Ni), 구리(Cu), 아연(Zn), 이트륨(Y), 지르코늄(Zr), 니오브(Nb), 납(Pb), 하프늄(Hf), 탄탈륨(Ta), 텅스텐(W) 및 팔라듐(Pb)으로 이루어진 그룹으로부터 선택된 어느 한 금속과 산소의 결합으로 이루어진 유전성 금속산화물 중 어느 하나로 형성된 메모리 소자.
  6. 제 5항에 있어서,
    상기 유전체박막은 상기 유전성 금속산화물에 티타늄(Ti), 바나듐(V), 크롬(Cr), 망간(Mn), 철(Fe), 코발트(Co), 니켈(Ni), 구리(Cu), 아연(Zn), 지르코늄(Zr), 하프늄(Hf), 니오브(Nb), 탄탈륨(Ta), 납(Pd) 및 란탄(La)족 원소로 이루어진 그룹으로부터 선택된 어느 하나를 불순물로 첨가한 메모리 소자.
  7. 제 1항에 있어서,
    상기 전극-유전체 박막간 확산방지막 및 내부확산방지막은 산화물 또는 질화물인 메모리 소자.
  8. 제 1항에 있어서,
    상기 전극-유전체박막간 확산방지막 및 내부확산방지막은 유기물 자기조립분자막(self-assembled monolayer)으로 형성된 메모리 소자.
  9. 제 1항에 있어서,
    상기 전극-유전체박막간 확산방지막 및 내부확산방지막은 0.5nm ~ 3nm 범위의 두께를 갖도록 형성된 메모리 소자.
  10. 제 1항에 있어서,
    상기 전극-유전체박막간 확산방지막은 Al2O3, SiO2, ZnO2, AlN 및 Si3N4로 이루어진 그룹으로부터 선택된 어느 하나로 형성된 메모리 소자.
  11. 제 1항에 있어서,
    상기 유전체박막은 3nm ~ 100nm 범위의 두께를 갖도록 형성된 메모리 소자.
  12. 제 1항에 있어서,
    상기 유전체박막을 형성하는 물질은 3 ~ 1000 범위의 유전율을 갖는 메모리 소자.
  13. 제 1항에 있어서,
    상기 상부전극 및 하부전극은 알루미늄(Al), 티타늄(Ti), 구리(Cu), 아연(Zn), 은(Ag), 백금(Pt) 및 금(Au)으로 이루어진 그룹으로부터 선택된 어느 하나의 금속원소로 형성된 메모리 소자.
  14. 제 1항에 있어서,
    상기 상부전극 및 하부전극은 ITO, IZO, RuO2 및 IrO2로 이루어진 그룹으로부터 선택된 어느 한 도전성산화물로 형성된 메모리 소자.
  15. 하부전극을 형성하는 단계;
    상기 하부전극 상부에 전극-유전체박막간 확산방지막을 형성하는 단계;
    상기 전극-유전체박막간 확산방지막 상부에 전하트랩 밀도가 상이한 복수개의 층 구조를 가지며, 내부의 층간에 전하트랩의 이동을 방지하기 위한 내부확산방지막을 갖는 유전체박막을 형성하는 단계; 및
    상기 유전체박막 상부에 상부전극을 형성하는 단계
    를 포함하는 메모리 소자 제조방법.
  16. 삭제
  17. 제 15항에 있어서,
    상기 유전체박막내의 복수개의 층은 동일한 유전체 물질 또는 서로 상이한 유전체 물질로 형성하는 메모리 소자 제조방법.
  18. 제 15항에 있어서,
    상기 유전체박막을 형성하는 단계에서, 증착조건을 조절하여 유전체박막내의 층간 전하트랩 밀도가 상이하도록 형성하는 메모리 소자 제조방법.
  19. 삭제
  20. 제 18항에 있어서,
    상기 유전체박막을 형성하는 방법은 ALD(Amotic Layer Deposition)법, PE-ALD(Plasma Enhanced Amotic Layer Deposition)법, CVD(Chamical Vapor Deposition)법, PE-CVD(Plasma-Enhanced Chamical Vapor Deposition)법, PLD(Pulsed Laser Deposition)법, MBE( Molecular Beam Epitaxy)법 및 스퍼터링(sputtering)법으로 이루어진 그룹으로부터 선택된 어느 한 방법을 이용하는 메모리 소자 제조방법.
KR1020070084717A 2006-12-04 2007-08-23 메모리 소자 및 그 제조방법 KR100913395B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP07834353A EP2132775A4 (en) 2006-12-04 2007-11-28 MEMORY DEVICE AND METHOD FOR MANUFACTURING THE SAME
PCT/KR2007/006062 WO2008069489A1 (en) 2006-12-04 2007-11-28 Memory device and manufacturing mehtod thereof
JP2009540136A JP2010512018A (ja) 2006-12-04 2007-11-28 メモリ素子およびその製造方法
US12/517,554 US20100065803A1 (en) 2006-12-04 2007-11-28 Memory device and manufacturing method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20060121755 2006-12-04
KR1020060121755 2006-12-04

Publications (2)

Publication Number Publication Date
KR20080050989A KR20080050989A (ko) 2008-06-10
KR100913395B1 true KR100913395B1 (ko) 2009-08-21

Family

ID=39806138

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070084717A KR100913395B1 (ko) 2006-12-04 2007-08-23 메모리 소자 및 그 제조방법

Country Status (5)

Country Link
US (1) US20100065803A1 (ko)
EP (1) EP2132775A4 (ko)
JP (1) JP2010512018A (ko)
KR (1) KR100913395B1 (ko)
WO (1) WO2008069489A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10283611B2 (en) 2016-09-27 2019-05-07 Industry-Academic Cooperation Foundation, Yonsei University Electronic device including topological insulator and transition metal oxide

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7960774B2 (en) * 2005-12-05 2011-06-14 Electronics And Telecommunications Research Institute Memory devices including dielectric thin film and method of manufacturing the same
KR101007085B1 (ko) * 2008-04-11 2011-01-10 광주과학기술원 금속 산화물 전극을 구비하는 저항 변화 메모리 소자 및이의 동작방법
US8129704B2 (en) * 2008-05-01 2012-03-06 Intermolecular, Inc. Non-volatile resistive-switching memories
KR20100072525A (ko) * 2008-12-22 2010-07-01 한국전자통신연구원 비휘발성 기억 소자 및 그 형성방법
US7936585B2 (en) * 2009-07-13 2011-05-03 Seagate Technology Llc Non-volatile memory cell with non-ohmic selection layer
KR20110062904A (ko) * 2009-12-04 2011-06-10 한국전자통신연구원 저항형 메모리 장치 및 그 형성 방법
US8223539B2 (en) * 2010-01-26 2012-07-17 Micron Technology, Inc. GCIB-treated resistive device
US9548206B2 (en) 2010-02-11 2017-01-17 Cree, Inc. Ohmic contact structure for group III nitride semiconductor device having improved surface morphology and well-defined edge features
KR101096203B1 (ko) 2010-04-08 2011-12-22 주식회사 하이닉스반도체 반도체 장치 및 그 제조방법
CN102918638A (zh) * 2010-04-19 2013-02-06 惠普发展公司,有限责任合伙企业 具有部分氧化电极的纳米级开关器件
KR20120010050A (ko) 2010-07-23 2012-02-02 삼성전자주식회사 비휘발성 메모리요소 및 이를 포함하는 메모리소자
JP5156060B2 (ja) * 2010-07-29 2013-03-06 シャープ株式会社 不揮発性半導体記憶装置
KR101744758B1 (ko) * 2010-08-31 2017-06-09 삼성전자 주식회사 비휘발성 메모리요소 및 이를 포함하는 메모리소자
KR20120055363A (ko) 2010-11-23 2012-05-31 삼성전자주식회사 커패시터 및 이를 포함하는 반도체 소자
US20120273861A1 (en) * 2011-04-29 2012-11-01 Shanghan Institute Of Microsystem And Imformation Technology,Chinese Academ Method of depositing gate dielectric, method of preparing mis capacitor, and mis capacitor
US8847196B2 (en) 2011-05-17 2014-09-30 Micron Technology, Inc. Resistive memory cell
KR20140007493A (ko) 2011-06-08 2014-01-17 가부시키가이샤 아루박 저항 변화 소자의 제조 방법 및 그 제조 장치
TWI500116B (zh) * 2012-09-06 2015-09-11 Univ Nat Chiao Tung 可撓曲非揮發性記憶體及其製造方法
KR20140035558A (ko) 2012-09-14 2014-03-24 삼성전자주식회사 가변 저항 메모리 장치 및 그 동작 방법
US9040413B2 (en) * 2012-12-13 2015-05-26 Intermolecular, Inc. Using saturated and unsaturated ALD processes to deposit oxides as ReRAM switching layer
US8981332B2 (en) * 2013-03-15 2015-03-17 Intermolecular, Inc. Nonvolatile resistive memory element with an oxygen-gettering layer
JP6319553B2 (ja) * 2013-11-22 2018-05-09 マイクロンメモリジャパン株式会社 抵抗変化素子
KR101520221B1 (ko) * 2014-02-28 2015-05-13 포항공과대학교 산학협력단 저항 변화 메모리 소자
US10193065B2 (en) 2014-08-28 2019-01-29 Taiwan Semiconductor Manufacturing Co., Ltd. High K scheme to improve retention performance of resistive random access memory (RRAM)
TWI548127B (zh) * 2014-09-19 2016-09-01 華邦電子股份有限公司 電阻式隨機存取記憶體
JP2016066644A (ja) 2014-09-22 2016-04-28 株式会社東芝 記憶装置の製造方法
CN105448948B (zh) * 2014-09-30 2019-01-11 华邦电子股份有限公司 电阻式随机存取存储器
US9460770B1 (en) * 2015-09-01 2016-10-04 Micron Technology, Inc. Methods of operating ferroelectric memory cells, and related ferroelectric memory cells
KR102496377B1 (ko) 2017-10-24 2023-02-06 삼성전자주식회사 저항변화 물질층을 가지는 비휘발성 메모리소자
US10804464B2 (en) * 2017-11-24 2020-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming memory device with diffusion barrier and capping layer
KR20200142173A (ko) 2019-06-12 2020-12-22 삼성전자주식회사 반도체 소자 및 반도체 소자의 동작 방법
CN111739974B (zh) * 2020-06-04 2023-08-25 中国科学院宁波材料技术与工程研究所 一种仿生光痛觉传感器及其应用

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6381119B1 (en) * 1999-11-05 2002-04-30 Sony Corporation Electronic thin film material, dielectric capacitor, and nonvolatile memory
JP2002203917A (ja) * 2000-10-26 2002-07-19 Sony Corp 不揮発性半導体記憶装置およびその製造方法
JP2003309250A (ja) * 2002-02-12 2003-10-31 Matsushita Electric Ind Co Ltd 強誘電体容量素子
US7038284B2 (en) * 2000-10-10 2006-05-02 Asm International, N.V. Methods for making a dielectric stack in an integrated circuit
KR20070058939A (ko) * 2005-12-05 2007-06-11 한국전자통신연구원 유전체 박막을 포함하는 메모리 소자 및 그 제조방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263646A (ja) * 1994-03-25 1995-10-13 Mitsubishi Chem Corp 強誘電体ダイオード素子、並びにそれを用いたメモリー装置、フィルター素子及び疑似脳神経回路
US5869843A (en) * 1995-06-07 1999-02-09 Micron Technology, Inc. Memory array having a multi-state element and method for forming such array or cells thereof
US6420725B1 (en) * 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
US5952671A (en) * 1997-05-09 1999-09-14 Micron Technology, Inc. Small electrode for a chalcogenide switching device and method for fabricating same
US6172385B1 (en) * 1998-10-30 2001-01-09 International Business Machines Corporation Multilayer ferroelectric capacitor structure
US6812084B2 (en) * 2002-12-09 2004-11-02 Progressant Technologies, Inc. Adaptive negative differential resistance device
JP3936315B2 (ja) * 2003-07-04 2007-06-27 株式会社東芝 半導体記憶装置及びその製造方法
US7029924B2 (en) * 2003-09-05 2006-04-18 Sharp Laboratories Of America, Inc. Buffered-layer memory cell
KR101051704B1 (ko) * 2004-04-28 2011-07-25 삼성전자주식회사 저항 구배를 지닌 다층막을 이용한 메모리 소자
KR100652401B1 (ko) * 2005-02-16 2006-12-01 삼성전자주식회사 복수의 트랩막들을 포함하는 비휘발성 메모리 소자
KR100652402B1 (ko) * 2005-02-21 2006-12-01 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
JP4575837B2 (ja) * 2005-05-19 2010-11-04 シャープ株式会社 不揮発性記憶素子及びその製造方法
US7960774B2 (en) * 2005-12-05 2011-06-14 Electronics And Telecommunications Research Institute Memory devices including dielectric thin film and method of manufacturing the same
JP2008021750A (ja) * 2006-07-11 2008-01-31 Matsushita Electric Ind Co Ltd 抵抗変化素子およびその製造方法、ならびにそれを用いた抵抗変化型メモリ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6381119B1 (en) * 1999-11-05 2002-04-30 Sony Corporation Electronic thin film material, dielectric capacitor, and nonvolatile memory
US7038284B2 (en) * 2000-10-10 2006-05-02 Asm International, N.V. Methods for making a dielectric stack in an integrated circuit
JP2002203917A (ja) * 2000-10-26 2002-07-19 Sony Corp 不揮発性半導体記憶装置およびその製造方法
JP2003309250A (ja) * 2002-02-12 2003-10-31 Matsushita Electric Ind Co Ltd 強誘電体容量素子
KR20070058939A (ko) * 2005-12-05 2007-06-11 한국전자통신연구원 유전체 박막을 포함하는 메모리 소자 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10283611B2 (en) 2016-09-27 2019-05-07 Industry-Academic Cooperation Foundation, Yonsei University Electronic device including topological insulator and transition metal oxide

Also Published As

Publication number Publication date
US20100065803A1 (en) 2010-03-18
KR20080050989A (ko) 2008-06-10
JP2010512018A (ja) 2010-04-15
WO2008069489A1 (en) 2008-06-12
EP2132775A1 (en) 2009-12-16
EP2132775A4 (en) 2012-12-12

Similar Documents

Publication Publication Date Title
KR100913395B1 (ko) 메모리 소자 및 그 제조방법
CN110165048B (zh) 具有掺杂的缓冲区的过渡金属氧化物电阻开关式器件
KR100790882B1 (ko) 가변 저항 물질을 포함하는 비휘발성 메모리 소자
US8154003B2 (en) Resistive non-volatile memory device
US9184383B2 (en) Nonvolatile memory device having an electrode interface coupling region
US7498600B2 (en) Variable resistance random access memory device and a method of fabricating the same
US9178151B2 (en) Work function tailoring for nonvolatile memory applications
KR100693409B1 (ko) 산화막의 저항변화를 이용한 비휘발성 기억소자 및 그제조방법
JP4938489B2 (ja) 非晶質合金酸化層を含む不揮発性メモリ素子
US8912524B2 (en) Defect gradient to boost nonvolatile memory performance
US8362457B2 (en) Semiconductor device and method for fabricating the same
US9177998B2 (en) Method of forming an asymmetric MIMCAP or a Schottky device as a selector element for a cross-bar memory array
JP5873981B2 (ja) 抵抗変化型不揮発性記憶装置の製造方法及び抵抗変化型不揮発性記憶装置
US20100038615A1 (en) Nonvolatile storage device
TW201637015A (zh) 電阻切換式記憶元
CN109791977A (zh) 相关电子开关结构及应用
CN106960856B (zh) 开关器件及包括其的电阻式随机存取存储器
KR100785021B1 (ko) Cu2O를 포함한 비휘발성 가변 저항 메모리 소자
KR101046725B1 (ko) 저항성 메모리 장치
KR20120059195A (ko) 자체 선택 특성을 가지는 3층 저항변화 메모리

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee