CN102918638A - 具有部分氧化电极的纳米级开关器件 - Google Patents

具有部分氧化电极的纳米级开关器件 Download PDF

Info

Publication number
CN102918638A
CN102918638A CN2010800663283A CN201080066328A CN102918638A CN 102918638 A CN102918638 A CN 102918638A CN 2010800663283 A CN2010800663283 A CN 2010800663283A CN 201080066328 A CN201080066328 A CN 201080066328A CN 102918638 A CN102918638 A CN 102918638A
Authority
CN
China
Prior art keywords
electrode
active region
nanoscale
oxide
dopant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800663283A
Other languages
English (en)
Inventor
J.杨
R.吉尔伯托
R.S.威廉斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of CN102918638A publication Critical patent/CN102918638A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/90—Bulk effect device making

Abstract

本发明提供了一种纳米级开关器件（200）。该器件包括：纳米级宽度的第一电极（110）；纳米级宽度的第二电极（120）；活性区域（122），其被设置在第一和第二电极之间，该活性区域具有不导电部分（122a）和源部分（122b），该不导电部分（122a）包括电子半导电或标称绝缘和弱离子导体开关材料，其能够载送掺杂剂种类并在电场下运送掺杂剂，该源部分（122b）充当用于掺杂剂的源或宿(sink)；以及氧化层（115、125），其在第一电极上面、第一电极与活性区域之间形成或在第二电极上面、在第二电极与活性区域之间形成。还提供了一种包括多个纳米级开关器件的交叉阵列。还提供了一种用于制造至少一个纳米级开关器件的过程。

Description

具有部分氧化电极的纳米级开关器件
关于联邦赞助研究或开发的声明
本发明是在政府的支持下完成的。政府对本发明具有某些权利。
背景技术
电子器件开发中的连续性趋势已是使器件的尺寸最小化。虽然商用微电子装置的当前一代是基于亚微米设计规则，但相当多的研究和开发努力致力于探索纳米级的器件，常常以纳米或几十纳米来测量器件的尺寸。除了与微米级器件相比的单独器件尺寸的显著减小和高得多的封装密度之外，纳米级器件还可以由于在微米级未观察到的纳米级上的物理现象而提供新的功能。
例如，最近已经报告了使用氧化钛作为开关材料的纳米级器件中的电子开关。此类器件的电阻性开关性质与最初由L.O. Chua在1971预测的忆阻器(memristor)电路元件理论有关系。纳米级开关中的忆阻性质的发现以产生显著的兴趣，并且存在用以进一步开发此类纳米级开关并在各种应用中实现它们的相当大的进行中的研究努力。许多重要潜在应用中的一个是使用此类开关器件作为存储器单元来存储数字数据。
最新报告的使用氧化钛（及其他氧化物）的器件通常涉及两个氧化物相（TiO2和缺氧相，TiO2-x）。两个氧化物相（或一个氧化物相TiO2，由两个氧化物相TiO2-x界定）被通常为Pt、Ru、W或其他适当金属的金属电极接触。
在此类金属/氧化物/金属忆阻结中，电极材料通常趋向于减少开关材料并在金属/氧化物界面处感生某些氧空位，其为用于开关的决定性区域且需要被很好地控制。
附图说明
图1是依照本发明的实施例的纳米级开关器件的横截面图。
图2A - 2B描述了依照本发明的实施例的在其顶部和底部上与Pt电极相接触的TiO2-x区域，其中，在图2A中，底部Pt电极被部分地氧化而形成一层PtOx，并且其中，在图2B中，顶部Pt电极被部分地氧化而形成一层PtOx。
图3是在电流和电压的坐标上系统Pt/TiOx/Pt的I-V曲线。
图4是依照本发明的实施例的在电流和电压的坐标上系统Pt/PtOx/TiOx/Pt的I-V曲线。
图5是依照本发明的实施例的在电流和电压的坐标上系统Pt/TiOx/PtOx/Pt的I-V曲线。
图6是依照本文公开的实施例的用于制造忆阻器的过程流程图。
图7是依照本发明的实施例的无电铸纳米级开关器件的交叉阵列的示意性横截面图。
具体实施方式
现在详细地对特定实施例进行参考，其说明了用于实施本发明的本发明人目前预期的最佳方式。在适用时，还简要地描述了替换实施例。
图1示出了依照本发明的纳米级开关器件100的实施例，其不要求电铸(electroforming)过程以针对正常的开关操作对其进行调节。换言之，该器件是“无电铸的”。此外，预期用于来自成品(as-fabricated)状态的第一开关循环的开关电压将低于电铸忆阻器将要求的那些。
开关器件100包括底部电极110和顶部电极120以及设置在两个电极之间的活性区域122。每个底部和顶部电极110和120由导电材料形成并具有纳米级的宽度和厚度。正如在下文中所使用的术语“纳米级”意指对象具有小于一微米的一个或多个维度。在这方面，每个电极可以采取纳米线的形式。一般地，活性区域122包含能够载送所选掺杂剂种类的开关材料，使得掺杂剂能够在足够强的电场下漂移通过开关材料。掺杂剂的漂移导致活性区域中的掺杂剂的重新分布，其负责器件的开关行为，如下面更详细地描述的。
前面的工作描述了具有以下特性的开关的忆阻器（参见例如R. Stanley Williams在2008年4月17日的美国专利公开2008/0090337A1，其内容被整体地通过引用结合到本文中）：
开关的主活性层或区域包括材料薄膜，其为电子半导电或标称电子绝缘以及还有弱离子导体。主活性材料能够运送和操控离子，其充当掺杂剂以控制电子通过开关的流动。基本操作模式是跨开关施加大到促使离子种类经由离子输送被输送到主材料中或从中出来的电场（漂移场，其可以超过用于使得能够实现主材料中的离子运动的某个阈值）。该离子种类具体地选自充当用于主材料的电掺杂剂的那些，并且从而将材料的导电性从低导电性（即未掺杂半导体或绝缘体—关断配置）变成高导电性（掺杂以提供较高导电性—接通配置）或从高导电性变成低导电性（接通至关断）。此外，选择主材料和掺杂剂种类，使得离子进入主材料或从其中出来的漂移是可能的但不太容易，以保证开关将适度地长时间保持在其被设定的任何状态，在室温下可能是许多年。这将确保开关是非易失性的，即其在漂移场已被去除之后保持其状态。开关是两端子器件—向开关施加高偏压促使电子电流和离子电流流动，而在低偏压下，离子电流的流动是可忽略的，其允许开关保持其电阻状态。
辅助活性层或区域包括作为用于主材料的掺杂剂的源的材料薄膜。这些掺杂剂可以是杂质原子，诸如氢或某个其他阳离子种类，诸如碱性或过渡金属，其充当用于主材料的电子施主，或者其可以是阴离子空穴，其在主材料中被充电且因此也是用于晶格的施主。还可以将阴离子种类驱动到主宿主材料中，其将变成电子接受体（或孔施主(hole donor)）。
主活性材料可以是薄膜（一般地小于50nm厚），并且在许多情况下是纳米晶体、纳米孔或非晶的。此类纳米结构材料中的掺杂剂种类的移动性比在块体晶体材料中高得多，因为扩散能够通过颗粒边界、小孔或通过非晶材料中的局部结构缺陷发生。并且，由于膜因此是薄的，所以使足够的掺杂剂漂移到膜的局部区域中或从其中出来以基本上改变其导电性所需的时间量是相对快速的（例如扩散过程所需的时间t随着被覆盖距离的平方而变，因此扩散一纳米的时间是扩散一微米所需的时间的百万分之一）。
开关材料（主活性和辅助活性材料）在任一侧上被金属电极或导丝接触，或者在一侧上被半导体且在另一侧上被金属接触。金属到开关材料的接触耗尽自由载荷子的半导体，因此，事实上，该材料具有取决于掺杂剂的同一性的净电荷—在施主情况下为正且在接受体情况下为负。金属半导体接触区域与肖特基势垒在电学上相似。金属半导体肖特基势垒的传统描述被这样的事实修改，即材料在纳米级被结构化，并且因此并不在大的距离上对结构和电性质求平均，在所述大的距离上开发了半导体金属接触的理论。
电子通过主活性材料的传导是通过电子的量子机械隧穿。当半导电材料本质上是本征的时，隧穿势垒是高且宽的，并且因此通过开关的导电性是低的（关断状态）。当相当数目的掺杂剂种类已被注入到半导体中时，隧穿势垒的宽度和可能高度被带电种类的电位减小。这导致开关的导电性的增加（接通状态）。
如果将开关连接至金属或半导电电极的界面中的一个是非共价键合的，则带电种类扩散到主材料中并从其中出来的能力基本上得到改善。此类界面可以是由材料中的空隙引起的，或者其可以是包含分子材料的界面的结果，所述分子材料未与电极、主开关材料或两者形成共价键。此非共价键合界面降低主材料中的离子种类的漂移所需的原子重排列的激活能。此界面本质上是极薄的绝缘体，并且几乎不增加开关的总串联电阻。
在前述参考文献中给出了适当组合的许多示例，包括过渡和稀土金属的氧化物、硫化物、硒化物、氮化物、磷化物、砷化物、氯化物以及溴化物，碱土金属常常在化合物中存在。此外，存在相互的类似于化合物的各种合金，如果其相互是互溶的，则其可以具有大范围的组成。然后，存在混合化合物，其中，存在与某个数目的负电性元素组合的两个、三个或更多不同的金属原子。掺杂剂可以是被掺杂到宿主中的阴离子空穴或不同化合价的元素。
依照本文中的讲授内容，为了控制界面和避免氧原子的缺乏，可以在界面区域处将电极材料部分地氧化。在实验上，已经识别了非常具有矫正性的I-V结，其可以用部分氧化电极来产生，这暗示着界面区域处的TiO2中的完整性O原子。
因此，包括例如Pt、Ru、W等的电极被部分地氧化以在电极与活性区域之间的界面处形成薄氧化层。这保证界面是富氧的且氧化钛（或其他金属氧化物）接近于TiO2。
图2A和2B描述了替换实施例。在两个实施例中，示出了包括被夹在两个电极110、120之间的活性层122的忆阻器200。通过添加部分氧化底部电极115（图2A）或部分氧化顶部电极125（图2B），从图1中所示的忆阻器100修改了忆阻器200。
依照本发明的实施例，图2A - 2B中的活性区域包括在其顶部和底部上与Pt电极接触的Ti-O区域，其中，在图2A中，底部Pt电极被部分氧化而形成一层PtOx，并且其中，在图2B中，顶部Pt电极被部分氧化而形成一层PtOx。
开关器件的活性区域208包括相对薄的不导电部分（主活性区域）122a和相对薄的源部分（辅助活性区域）122b。不导电部分122a包括电子半导电或标称绝缘和弱离子导体。此类材料的示例是二氧化钛（TiO2）。源部分122b包括掺杂剂（未示出）的源/宿(sink)，其在二氧化钛的情况下由氧空穴组成。源层的公式常常被表示为TiO2-x，其中，x是比1小得多的值。
不导电部分可以比源部分厚，并且源部分的准确厚度不是关键的。例如，在某些实施例中，不导电部分122a的初始厚度可以为约10nm或以下，并且源部分122b的厚度可以在10 nm至200 nm范围内。
应注意的是源层122b在不导电层122a的与金属氧化层115、125相对的一侧，使得器件将始终在源部分与金属电极之间具有类似于欧姆的导电界面。此类似于欧姆的界面保持导电且开关在不导电层与电极之间的界面处发生。电极氧化物的薄层可以部分或完全失去其氧至相邻的Ti氧化层，并且因此使得相邻Ti氧化物接近于其化学计算(stoichiometry)。因此，以下列方式很好地定义器件开关极性：部分氧化电极上的正电压将器件关断至高电阻状态，并且该电极上的负电压将器件接通至低电阻状态。如果源层122b和金属氧化物层115、125在同一侧上，则将失去在器件的一侧上所需的欧姆接触，并且将不会很好地定义开关极性。
可以通过控制活性层122中的掺杂剂的浓度和分布来在接通和关断状态之间切换纳米级开关器件200。当跨顶部和底部电极120、10施加来自电压源（未示出）的DC开关电压时，跨活性区域122产生电场。此电场如果具有足够的强度和适当的极性可以将掺杂剂从源区域122b驱动至不导电区域122a，并促使掺杂剂通过不导电材料漂移朝着顶部电极120漂移，从而使器件200变成接通状态。
如果电场的极性相反，则掺杂剂可以跨活性层122沿着相反方向并远离顶部电极120漂移，从而使器件200变成关断状态。这样，开关是可逆的且可以重复。由于引起掺杂剂漂移所需的相对大的电场，在去除开关电压之后，掺杂剂的位置在开关材料中保持稳定。
可以通过向顶部和底部电极120和110施加读电压并感测跨这两个电极的电阻来读取开关器件200的状态。读电压通常比引起顶部和底部电极之间的离子掺杂剂的漂移所需的阈值电压低得多，使得读操作不改变开关器件的接通/关断状态。
举例来说，不导电材料可以是TiO2且源材料可以是氧空穴（Vo 2+）。也称为掺杂剂的氧空穴导致TiO2-x的区域的形成，其中，x可以是比1小得多的数。TiO2-x的可重复生成和到TiO2的返回使得能够可逆地修改开关器件200的总电阻，如现在在忆阻技术中众所周知的。
上文所述的开关行为可以基于不同的机制。在一个机制中，开关行为可以是“界面”现象。最初，用不导电材料122b中的低掺杂剂水平，不导电材料和顶部电极120的界面可以充当类似于肖特基的势垒，具有电子难以隧穿的电子势垒。结果，该器件具有相对高的电阻。当施加用于接通器件的开关电压时，掺杂剂朝着顶部电极120漂移。电极界面区域中的增加的掺杂剂浓度将其电性质从类似于肖特基的势垒变成更像欧姆接触的一个，具有显著减小的电子势垒高度或宽度。结果，电子能够更容易地隧穿界面，并且这可以说明了开关器件的明显减小的总电阻。另一方面，底部电极110与源层122a之间的界面本质上仍是欧姆的。
在另一机制中，电阻的减小可以是开关层中的开关材料的“块体”性质。开关材料中的掺杂剂水平的增加促使跨开关材料的电阻下降，并且这可以说明顶部和底部电极之间的器件的总电阻的减小。还可能的是电阻变化是块体和界面机制两者的组合的结果。即使可以存在用于解释开关性质的不同机制，应注意的是本发明不依赖于或取决于用于确认的任何特定机制，并且本发明的范围不受哪个开关机制实际上在工作的限制。
可以由常见氧化工艺中的任何一个来执行底部电极110的氧化，包括但不限于氧等离子体、使用氩和氧的混合物从PtO2靶的活性溅射以及其他低温工艺，特别地，诸如臭氧氧化。底部电极110可以是也可以不是在衬底（未示出）上形成的。如果采用衬底，则其可以包括任何常见的绝缘、电介质材料，诸如氧化物（例如硅石或氧化铝或氧化镁）、钛酸盐、玻璃、聚合物、钛酸锶等。在底部电极上形成的氧化物的厚度范围通常在某些实施例中小于5 nm，在其他实施例中1至2nm，并且甚至更小，例如在又其他实施例中0.5nm。
虽然上文的讨论已针对将金属氧化物插入在底部电极110与活性层122（氧化物115）之间，但将金属氧化物插入在顶部电极120与活性层（氧化物125）之间同样是可行的。例如，可以诸如通过溅射在活性层122上沉积一薄层金属（未示出），例如铂或其他适当金属。然后可以将在厚度方面约为1nm左右的该薄金属层完全地氧化而形成氧化层125。然后可以在金属氧化物上形成第二（顶部）电极金属120。ALD（原子层沉积）和溅射是形成金属氧化物125的替换方式。
应指出的是忆阻器氧化物122的垂直厚度不应大于纳米线宽度（两个相邻忆阻器之间的间距）。
图3是在电流和电压的坐标上的系统Pt/TiOx/Pt的I-V曲线。这是常规忆阻器且说明典型的忆阻器IV特性。
图4是依照本发明的实施例的在电流和电压的坐标上的系统Pt/PtOx/TiOx/Pt的I-V曲线。这是在图2A中描述的结构。这是初始状态(virgin state)I-V图。底部界面（金属氧化物115与忆阻器氧化物122之间的界面）具有更多O2，而顶部界面（忆阻器氧化物122与顶部电极120之间的界面）具有更多空穴。施加于顶部电极120的负电压将器件关断；顶部电极上的+V将器件接通。该结构产生矫正和不对称，如在曲线中看到的，但是器件否则是对称的。
图5是依照本发明的实施例的在电流和电压的坐标上的系统Pt/TiOx/PtOx/Pt的I-V曲线。这是在图2B中描述的结构。此配置与图4中所示的配置相反，即矫正是沿着相反的方向。器件被将器件关断的+V接通。数据中的分散（噪声）将不对称掩蔽，但是其如在图4中一样存在。
在获得对作为图3 - 5的主题的器件的测量时，施加向上扫至约4V的外部准DC电压。
图6是用来形成器件200的示例性过程600的流程图。首先，形成底部电极110（步骤610）。接下来将底部电极氧化而形成氧化物115（步骤620）。然后在氧化层115上形成诸如TiO2的活性层112或其他电子半导电或标称绝缘和弱离子导体（步骤630）。最后，在活性层122上形成顶部电极120（步骤640）。替换地，在底部电极上形成活性区域122（步骤620'）。在活性区域122上形成薄层金属并该薄层金属被完全氧化以形成氧化物125（步骤630'）。然后在活性层、在氧化物125上形成顶部电极120（步骤640）。
电极110、120可以包括常见电极材料中的任何一个，诸如Pt、Ru、W、TiN、TaN、Cu、Al、Pd、Ta、Nb等，并且其可以是相同或不同的。电极110、120的厚度是一般在忆阻器的构造中所采用的厚度，通常约10至100 nm或更厚。氧化物115或125的厚度在5nm、1至2nm范围内。
忆阻器中的部分氧化电极的使用控制由于电极与开关材料之间的反作用而引起的界面区域处的氧空穴的存在。
由部分氧化电极的使用提供的优点有许多，包括（1）控制I-V曲线的矫正；2）保证界面处的氧含量并避免界面区域处的TiO2层中的氧原子的缺乏；3）容易实现；以及4）定义器件的开关极性。
可以将具有部分氧化电极的纳米级开关器件200形成到用于各种应用的阵列中。图7示出了此类开关器件的二维阵列700的示例。阵列700具有在第一方向中行进的大体上平行的纳米线702的第一组701以及以诸如90度的角度从第一方向开始在第二方向中行进的大体上平行的纳米线704的第二组703。两层纳米线702和704形成一般称为交叉结构的二维点阵，第一层中的每个纳米线702与第二层的多个纳米线704相交。可以在纳米线702和704的每个相交处形成双端子开关器件706。开关器件706具有第二组703的纳米线作为其顶部电极并具有第一组701的纳米线作为底部电极、以及包含在两个纳米线之间的开关材料的活性区域712。依照本发明的实施例，接触活性区域712的两个电极中的一个具有部分氧化电极，并且可以具有根据实施例的结构，诸如上文参考图2A - 2B所述的。
在前述说明中，阐述了许多细节以提供本发明的理解。然而，本领域的技术人员应理解的是可以在没有这些细节的情况下实施本发明。虽然已相对于有限数目的实施例公开了本发明，但本领域的技术人员将认识到由此而来的许多修改和变更。意图在于所附权利要求覆盖落在本发明的真实精神和范围内的所有此类修改和变更。

Claims (15)

1.一种纳米级开关器件（200），包括：
纳米级宽度的第一电极（110）；
纳米级宽度的第二电极（120）；
活性区域（122），其被设置在第一和第二电极之间，该活性区域具有不导电部分（122a）和源部分（122b），该不导电部分（122a）包括电子半导电或标称绝缘和弱离子导体开关材料，其能够载送掺杂剂种类并在电场下运送掺杂剂，该源部分（122b）充当用于掺杂剂的源或宿；以及
氧化层（115、125），其在第一电极上面、在第一电极与活性区域之间形成或在第二电极上面、在第二电极与活性区域之间形成。
2.权利要求1的纳米级开关器件，其中，所述活性区域包括多化合价金属氧化物。
3.权利要求2的纳米级开关器件，其中，所述多化合价金属氧化物是二氧化钛且掺杂剂是氧空穴。
4.权利要求1的纳米级开关器件，其中，氧化层与之相关联的电极是金属，并且其中，所述氧化层是金属的氧化物。
5.权利要求4的纳米级开关器件，其中，所述源区域存在于与金属氧化层的一侧相对的不导电氧化区域的一侧上。
6.权利要求1的纳米级开关器件，其中，所述不导电部分比所述源部分薄。
7.一种纳米级交叉阵列（700），包括：
在第一方向中行进的第一组导电纳米线（701）；
在第二方向中行进并与第一组纳米线相交的第二组导电纳米线（703）；
多个开关器件（706），其在第一和第二组纳米线的相交处形成，每个开关器件具有由第一组的第一纳米线形成的第一电极（702）和由第二组的第二纳米线形成的第二电极（704）、以及设置在第一和第二纳米线之间的相交处的活性区域（712），该活性区域具有不导电部分（122a）和源部分（122b），该不导电部分（122a）包括电子半导电或标称绝缘和弱离子导体开关材料，其能够载送掺杂剂种类并在电场下运送掺杂剂，该源部分（122b）充当用于掺杂剂的源或宿；以及
氧化层（115、125），其在第一电极上面、在第一电极与活性区域之间形成或在第二电极上面、在第二电极与活性区域之间形成。
8.权利要求7的纳米级交叉阵列，其中，所述活性区域包括多化合价金属氧化物。
9.权利要求8的纳米级交叉阵列，其中，所述多化合价金属氧化物是二氧化钛且掺杂剂是氧空穴。
10.权利要求7的纳米级交叉阵列，其中，氧化层与之相关联的电极是金属，并且其中，所述氧化层是金属的氧化物。
11.权利要求10的纳米级交叉阵列，其中，所述源区域存在于与金属氧化层的一侧相对的不导电氧化区域的一侧上。
12.权利要求7的纳米级交叉阵列，其中，所述不导电部分比所述源部分薄。
13.一种用于制造权利要求1的至少一个纳米级开关器件（200）的方法，包括：
提供第一电极（110）；
在第一电极上形成设置于第一电极之上的活性区域（122）；以及
在活性区域之上提供第二电极（120），
其中，在第一电极与活性区域之间形成氧化物（115）或在第二电极与活性区域之间形成氧化物（125）。
14.权利要求13的方法，其中，不导电部分包括TiO2且掺杂剂包括氧空穴。
15.权利要求13的方法，其中，氧化物（115）在第一电极上形成，不导电部分在氧化物上形成，源部分在不导电部分上形成，并且第二电极在源部分上形成或者源部分在第一电极上形成，不导电部分在源部分上形成，氧化物（125）在不导电部分上形成，并且第二电极在氧化物上形成。
CN2010800663283A 2010-04-19 2010-04-19 具有部分氧化电极的纳米级开关器件 Pending CN102918638A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2010/031639 WO2011133138A1 (en) 2010-04-19 2010-04-19 Nanoscale switching devices with partially oxidized electrodes

Publications (1)

Publication Number Publication Date
CN102918638A true CN102918638A (zh) 2013-02-06

Family

ID=44834407

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800663283A Pending CN102918638A (zh) 2010-04-19 2010-04-19 具有部分氧化电极的纳米级开关器件

Country Status (5)

Country Link
US (1) US9024285B2 (zh)
EP (1) EP2561545B1 (zh)
KR (1) KR101766938B1 (zh)
CN (1) CN102918638A (zh)
WO (1) WO2011133138A1 (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8946046B1 (en) 2012-05-02 2015-02-03 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8168506B2 (en) 2010-07-13 2012-05-01 Crossbar, Inc. On/off ratio for non-volatile memory device and method
US8884261B2 (en) 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
US8569172B1 (en) 2012-08-14 2013-10-29 Crossbar, Inc. Noble metal/non-noble metal electrode for RRAM applications
US8492195B2 (en) 2010-08-23 2013-07-23 Crossbar, Inc. Method for forming stackable non-volatile resistive switching memory devices
US8391049B2 (en) 2010-09-29 2013-03-05 Crossbar, Inc. Resistor structure for a non-volatile memory device and method
US8558212B2 (en) 2010-09-29 2013-10-15 Crossbar, Inc. Conductive path in switching material in a resistive random access memory device and control
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US8619459B1 (en) 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
US8946669B1 (en) 2012-04-05 2015-02-03 Crossbar, Inc. Resistive memory device and fabrication methods
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US9166163B2 (en) 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
CN103828047A (zh) 2011-07-22 2014-05-28 科洛斯巴股份有限公司 用于非易失性存储器装置的p+硅锗材料的种子层及方法
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US8658476B1 (en) 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US10096653B2 (en) 2012-08-14 2018-10-09 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US8946673B1 (en) * 2012-08-24 2015-02-03 Crossbar, Inc. Resistive switching device structure with improved data retention for non-volatile memory device and method
US9312483B2 (en) 2012-09-24 2016-04-12 Crossbar, Inc. Electrode structure for a non-volatile memory device and method
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
US8921821B2 (en) 2013-01-10 2014-12-30 Micron Technology, Inc. Memory cells
CN105705337B (zh) * 2013-10-31 2017-11-17 惠普发展公司，有限责任合伙企业 具有形成于其上的存储器的打印头
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
EP2905080A1 (de) * 2014-02-07 2015-08-12 Willy A. Bachofen AG Rührwerkskugelmühle
WO2016175818A1 (en) * 2015-04-30 2016-11-03 Hewlett-Packard Development Company, L.P. Printheads with memristors
US9887351B1 (en) 2016-09-30 2018-02-06 International Business Machines Corporation Multivalent oxide cap for analog switching resistive memory
US20210295143A1 (en) * 2018-08-07 2021-09-23 Institute of Microelectronics, Chinese Academy of Sciences Neuron circuit and neural network circuit
DE102022104831A1 (de) 2022-03-01 2023-09-07 TechIFab GmbH Memristive struktur, memristives kreuzschienen-array und verfahren dafür

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101228091A (zh) * 2005-07-22 2008-07-23 高通股份有限公司 用于mems装置的支撑结构及其方法
US20080185572A1 (en) * 2007-02-05 2008-08-07 Tony Chiang Methods for forming resistive switching memory elements
CN101548403A (zh) * 2006-10-03 2009-09-30 惠普开发有限公司 电动开关
US20100065803A1 (en) * 2006-12-04 2010-03-18 Electronics And Telecommunications Research Institute Memory device and manufacturing method thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007013939A1 (en) 2005-07-22 2007-02-01 Qualcomm Incorporated Support structure for mems device and methods therefor
EP2063467B1 (en) * 2007-06-05 2011-05-04 Panasonic Corporation Nonvolatile storage element, its manufacturing method, and nonvolatile semiconductor device using the nonvolatile storage element
US7985962B2 (en) * 2008-12-23 2011-07-26 Hewlett-Packard Development Company, L.P. Memristive device
US7983065B2 (en) * 2009-04-08 2011-07-19 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines
KR101105981B1 (ko) * 2009-04-28 2012-01-18 한양대학교 산학협력단 저항변화 메모리 소자 및 이의 제조방법
US8063395B2 (en) * 2009-09-30 2011-11-22 Hewlett-Packard Development Company, L.P. Memristor amorphous metal alloy electrodes
US8223539B2 (en) * 2010-01-26 2012-07-17 Micron Technology, Inc. GCIB-treated resistive device
US9184213B2 (en) * 2010-01-29 2015-11-10 Hewlett-Packard Development Company, L.P. Nanoscale switching device
JP5457961B2 (ja) * 2010-07-16 2014-04-02 株式会社東芝 半導体記憶装置
US8502343B1 (en) * 2010-11-17 2013-08-06 The University Of Toledo Nanoelectric memristor device with dilute magnetic semiconductors
KR20130052371A (ko) * 2011-11-11 2013-05-22 삼성전자주식회사 비휘발성 메모리요소 및 이를 포함하는 메모리소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101228091A (zh) * 2005-07-22 2008-07-23 高通股份有限公司 用于mems装置的支撑结构及其方法
CN101548403A (zh) * 2006-10-03 2009-09-30 惠普开发有限公司 电动开关
US20100065803A1 (en) * 2006-12-04 2010-03-18 Electronics And Telecommunications Research Institute Memory device and manufacturing method thereof
US20080185572A1 (en) * 2007-02-05 2008-08-07 Tony Chiang Methods for forming resistive switching memory elements

Also Published As

Publication number Publication date
EP2561545A4 (en) 2015-05-06
US9024285B2 (en) 2015-05-05
WO2011133138A1 (en) 2011-10-27
KR101766938B1 (ko) 2017-08-09
EP2561545A1 (en) 2013-02-27
KR20130073022A (ko) 2013-07-02
EP2561545B1 (en) 2017-10-25
US20130026440A1 (en) 2013-01-31

Similar Documents

Publication Publication Date Title
CN102918638A (zh) 具有部分氧化电极的纳米级开关器件
US8325507B2 (en) Memristors with an electrode metal reservoir for dopants
US8351241B2 (en) Rectification element and method for resistive switching for non volatile memory device
CN103201837B (zh) 纳米级开关器件
CN102265397B (zh) 忆阻设备以及制造和使用所述忆阻设备的方法
KR101338360B1 (ko) 선택 소자, 이를 포함하는 비휘발성 메모리 셀 및 이의 제조방법
US10333064B2 (en) Vertical memory cell for high-density memory
CN102272899B (zh) 电致动器件和控制电致动器件中的掺杂剂的形成的方法
US20130009128A1 (en) Nanoscale switching device
EP3602561B1 (en) A switching resistor and method of making such a device
US20190378004A1 (en) Three-terminal neuromorphic vertical sensing
US20130026434A1 (en) Memristor with controlled electrode grain size
Kim et al. Dual functions of V/SiO x/AlO y/p++ Si device as selector and memory
CN104303300B (zh) 非易失性电阻存储单元
US11600775B2 (en) Conductive amorphous oxide contact layers
US11856801B2 (en) Threshold voltage-modulated memory device using variable-capacitance and methods of forming the same
US20110260134A1 (en) Thermally Stable Nanoscale Switching Device
US20130112934A1 (en) Nanoscale switching device
TW201121041A (en) Thermally stable nanoscale switching device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20130206