KR101766938B1 - 일부 산화된 전극들을 갖는 나노스케일 스위칭 디바이스 - Google Patents

일부 산화된 전극들을 갖는 나노스케일 스위칭 디바이스 Download PDF

Info

Publication number
KR101766938B1
KR101766938B1 KR1020127027269A KR20127027269A KR101766938B1 KR 101766938 B1 KR101766938 B1 KR 101766938B1 KR 1020127027269 A KR1020127027269 A KR 1020127027269A KR 20127027269 A KR20127027269 A KR 20127027269A KR 101766938 B1 KR101766938 B1 KR 101766938B1
Authority
KR
South Korea
Prior art keywords
electrode
nanoscale
active region
oxide layer
switching device
Prior art date
Application number
KR1020127027269A
Other languages
English (en)
Other versions
KR20130073022A (ko
Inventor
지안후아 양
리베이로 길버토
알 스탠리 윌리엄스
Original Assignee
휴렛 팩커드 엔터프라이즈 디벨롭먼트 엘피
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 휴렛 팩커드 엔터프라이즈 디벨롭먼트 엘피 filed Critical 휴렛 팩커드 엔터프라이즈 디벨롭먼트 엘피
Publication of KR20130073022A publication Critical patent/KR20130073022A/ko
Application granted granted Critical
Publication of KR101766938B1 publication Critical patent/KR101766938B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/90—Bulk effect device making

Abstract

나노스케일 스위칭 디바이스(200)가 제공된다. 디바이스는 나노스케일 폭의 제 1 전극(110); 나노스케일 폭의 제 2 전극(120); 상기 제 1 전극과 상기 제 2 전극 사이에 개재된 활성 영역(122)으로서, 상기 활성 영역은 도펀트들의 종들을 반송할 수 있고 전계 하에서 도펀트들을 운송할 수 있는, 전자적으로 반도체성의 또는 명목상 절연성이고 약한 이온성의 도전체 스위칭 재료를 포함하는 비도전부(122a) 및 도펀트들에 대한 소스(source) 또는 싱크(sink)로서의 역할을 하는 소스부(122b)를 갖는 상기 활성 영역; 및 상기 제 1 전극, 상기 제 1 전극과 상기 활성 영역 사이에 형성되거나, 상기 제 2 전극, 상기 제 2 전극과 상기 활성 영역 사이에 형성되는 산화물층(115, 125)을 포함한다. 또한, 복수의 나노스케일 스위칭 디바이스를 포함하는 크로스바 어레이가 제공된다. 적어도 하나의 나노스케일 스위칭 디바이스를 제조하기 위한 프로세스가 추가적으로 제공된다.

Description

일부 산화된 전극들을 갖는 나노스케일 스위칭 디바이스{NANOSCALE SWITCHING DEVICES WITH PARTIALLY OXIDIZED ELECTRODES}
정부 지원 연구 또는 개발에 관한 선언
본 발명은 정부 지원으로 이루어졌다. 정부는 본 발명에서 특정 권리를 갖는다.
전자 디바이스들의 개발에서의 지속되는 추세는 디바이스들의 사이즈를 최소화하는 것이다. 상업적인 마이크로일렉트로닉스의 현재 세대는 서브-마이크론 설계 룰에 기초하여, 상당한 연구와 개발 시도가 나노-스케일에 대한 디바이스들을 개발하는 것을 지향하고, 디바이스들의 치수는 종종 나노미터 또는 수십 나노미터로 측정된다. 개별 디바이스 사이즈의 상당한 감소 및 마이크로스케일 디바이스들에 비해 상당히 높은 패킹 밀도 외에도, 나노스케일 디바이스는 마이크로스케일에서는 관측되지 않는 나노스케일에 대한 물리적 현상으로 인한 새로운 기능들을 제공할 수 있다.
예를 들어, 티탄 산화물을 스위칭 재료로서 사용하는 나노스케일 디바이스들에서의 전자 스위칭이 최근 보고되었다. 이러한 디바이스의 저항성 스위칭 동작은 L.O. Chua에 의해 1971년에 원래 예측된 멤리스터 회로 소자 이론에 연결된다. 나노스케일 스위치 내의 멤리스터 동작의 발견은 상당한 관심을 일으켰으며, 이러한 나노스케일 스위치들을 더욱 개발하고 다양한 어플리케이션에서 이들을 구현하기 위해 상당한 연구가 진행 중이다. 다수의 중요한 잠재적인 어플리케이션들 중 하나는 이러한 스위칭 디바이스를 디지털 데이터를 저장하는 메모리 유닛으로서 사용하는 것이다.
티탄 산화물(및 다른 산화물들)을 사용하는 최근에 보고된 디바이스들은 통상적으로 2개의 연관된 산화물 상을 갖는다(TiO2 및 산소 결핍 상, TiO2 -x). 2개의 산화물 상들(또는, 2개의 산화물 상들 TiO2 -x에 의해 경계화되는 하나의 산화물 상, TiO2)이 금속 전극들, 통상적으로 Pt, Ru, W 또는 다른 적절한 금속에 의해 접촉된다.
이러한 금속/산화물/금속 멤리스터형(memristive) 접합에서, 전극 재료들은 통상적으로 스위칭 재료들을 감소시키는 경향이 있으며, 스위칭을 위한 중요한 영역이고 잘 제어될 필요가 있는 금속/산화물 계면에서 약간의 산소 결핍을 유발하는 경향이 있다.
도 1은 본 발명의 실시예에 따른 나노스케일 스위칭 디바이스의 단면도이다.
도 2(a) 및 2(b)는 본 발명의 실시예들에 따라 Pt 전극과 그 상부 및 하부에서 접촉되는 TiO2 -x를 도시하고, 도 2(a)에서, 하부 Pt 전극은 일분 산화되어 PtOx의 층을 형성하고, 도 2(b)에서 상부 Pt 전극은 일부 산화되어 PtOx의 층을 형성한다.
도 3은 전류와 전압의 좌표 상의 시스템 Pt/TiOx/Pt의 I-V 곡선이다.
도 4는 본 발명의 실시예들에 따른, 전류와 전압의 좌표 상의 시스템 Pt/PtOx/TiOx/Pt의 I-V 곡선이다.
도 5는 본 발명의 실시예들에 따른, 전류와 전압의 좌표 상의 시스템 Pt/TiOx/PtOx/Pt의 I-V 곡선이다.
도 6은 본 명세서에 개시된 실시예들에 따른 멤리스터를 제조하기 위한 프로세스 흐름도이다.
도 7은 본 발명의 실시예에 따른 전주가 없는(electro-forming-free) 나노스케일 스위칭 디바이스들의 크로스바 어레이의 개략 단면도이다.
이하, 특정 실시예들에 대한 참조가 이루어지며, 이들은 발명을 실시하기 위해 발명자들에 의해 현재 고려되는 최적의 모드를 예시한다. 대안적인 실시예들도 적용가능하게 간략하게 설명된다.
도 1은 통상의 스위칭 동작을 위해 전주(electroforming)를 필요로 하지 않는 본 발명에 따른 나노스케일 스위칭 디바이스(100)의 실시예를 도시한다. 즉, 디바이스는 "전주가 없다". 또한, 제조된 상태로부터의 제 1 스위칭 사이클에 대한 스위칭 전압은 전주된 멤리스터들에 대해 필요한 것보다 낮을 것으로 예측된다.
스위칭 디바이스(100)는 하부 전극(110)과 상부 전극(120) 및 2개의 전극들 사이에 배치된 활성 영역(122)을 포함한다. 하부 및 상부 전극들(110, 120)의 각각은 도전 재료로 형성되고 나노스케일의 폭 및 두께를 갖는다. 이하 사용되는 "나노스케일"이라는 용어는 물체가 1 마이크로미터보다 작은 하나 이상의 치수들을 갖는다는 것을 의미한다. 이와 관련하여, 전극들의 각각은 나노와이어의 형태일 수 있다. 일반적으로, 활성 영역(122)은 도펀트들의 선택된 종을 운반할 수 있는 스위칭 재료를 포함하여, 도펀트들은 충분히 강한 전계 하에서 스위칭 재료를 통해 표류할 수 있다. 도펀트들의 표류는 활성 영역에서의 도펀트들의 재분포로 귀결되며, 이는 더욱 상세하게 후술하는 바와 같이 디바이스의 스위칭 동작을 담당한다.
이전의 연구는 이하의 특성을 갖는 스위치를 포함하는 멤리스터들을 설명한다(예를 들어, 그 내용이 본 명세서에 전체로 통합되고, 2008년 4월 17일자로 출원된 R. Stanley Williams의 미국 특허 공개 2008/0090337A1호 참조).
스위치의 1차 활성층 또는 영역은 전자적으로 반도체이거나 명목상으로 전자적으로 절연되는 재료의 박막과 또한 약한 이온 도전체를 포함한다. 1차 활성 재료는 스위치를 통해 전자들의 흐름을 제어하기 위해 도펀트들로서 기능하는 이온들을 수송하고 호스팅할 수 있다. 동작의 기본 모드는 이온 종들이 이온 수송을 통해 1차 재료로 수송되거나 이로부터 수송되기에 충분히 큰 전계(1차 재료에서 이온들의 이동을 가능하게 하기 위해 소정의 임계를 초과할 수 있는 표류 전계)를 스위치 양단에 인가하는 것이다. 이온 종들은 1차 재료에 대해 전기적 도펀트들로서 기능하는 것들로부터 특정 선택되어, 재료의 전기적 도전도를 낮은 도전도(즉, 도핑되지 않은 반도체 또는 절연체 - 스위치-오프 구성)로부터 높은 도전도(보다 높은 도전도를 제공하도록 도핑된 - 스위치-온 구성)로 변경시키거나 높은 전기적 도전도를 낮은 도전도로 변경시킨다(스위치-온에서 스위치-오프로). 또한, 이온들의 1차 재료로의 또는 이로부터의 표류가 가능하지만 너무 활동적이지 않도록 도펀트 종들이 선택되어, 스위치가 상당히 긴 시간 동안, 어쩌면 실온에서 몇년동안 설정된 상태대로 유지되는 것을 보장한다. 이는 스위치가 비휘발성이라는 것, 즉 표류 전계가 제거된 후에 그 상태를 유지하는 것을 보장할 수 있다. 스위치는 스위치에 높은 바이어스를 인가하여 전자 전류 및 이온 전류 모두가 흐르게 하는 반면, 낮은 바이어스에서는 이온 전류의 흐름은 무시할 수 있는 2 단자 디바이스이며, 이는 스위치가 그 저항 상태를 유지할 수 있게 한다.
2차 활성층 또는 영역은 1차 재료에 대한 도펀트들의 소스인 재료의 박막을 포함한다. 이러한 도펀트들은 수소 또는 1차 재료에 대해 전자 도너로서 기능하는, 알칼리 또는 전이 금속들과 같은, 몇몇 다른 양이온 종들과 같은 불순물 원자들일 수 있거나, 음이온 결핍일 수 있으며, 이는 1차 재료에서 대전되고 또한 그에 따라 격자에 대한 도너이다. 또한, 전자 어셉터들(또는 홀 도너들)이 될 1차 호스트 재료에 음이온 종들을 보내는 것도 가능하다.
1차 활성 재료는 박막(일반적으로 50nm 두께 미만)일 수 있으며, 많은 경우에 나노결정, 나노다공성 또는 비정질이다. 이러한 나노구조의 재료 내의 도펀트 종들의 이동도는 벌크 결정 재료의 이동도보다 매우 높으며, 이는 확산이 입자 경계, 세공 또는 비정질 재료 내의 국부적인 구조 결함을 통해 발생할 수 있기 때문이다. 또한 막이 매우 얇으므로, 그 도전도를 실질적으로 변경시키기 위하여 막의 국부적인 영역으로 또는 그 영역으로부터 충분한 도펀트들을 표류시키는 데 필요한 시간량은 비교적 급격하다(예를 들어, 확산 프로세스에 필요한 시간 t는 커버되는 거리의 제곱에 따라 변하여, 1 나노미터를 확산시키는 시간은 1 마이크로미터를 확산시키는 데 필요한 시간의 백만분의 1이다).
스위칭 재료(1차 활성 및 2차 활성 재료)는 금속 전극들 또는 와이어들에 의해 어느 하나의 측 상에 접촉되거나, 반도체에 의해 일측에 접촉되고 금속에 의해 다른 측에 접촉된다. 스위칭 재료에 대한 금속의 접촉은 자유 전하 캐리어의 반도체를 공핍시켜, 실제로 재료는 도펀트들의 식별에 따르는 순 전하를 가지며 - 도너의 경우에는 양이고 어셉터의 경우에는 음이다. 금속-반도체 접촉 영역은 전기적으로 쇼트키 장벽과 유사하다. 금속-반도체 쇼트키 장벽의 통상적인 설명은 재료들이 나노미터 스케일로 구성된다는 사실에 의해 수정되어, 구조적 및 전기적 특성은 반도체-금속 접촉의 이론이 개발된 큰 거리에 대해서는 평균화되지 않는다.
1차 활성 재료를 통한 전자들의 도전은 전자들의 양자 기계 터널링을 통한다. 반도체 재료가 본질적으로 고유한 경우에, 터널링 장벽은 높고 넓어 스위치를 통한 도전도가 낮다(오프 상태). 도펀트 종들의 상당한 개수가 반도체 내로 주입된 경우에, 터널링 장벽의 폭 및 아마도 높이는 대전된 종들의 전위에 의해 감소된다. 이는 스위치의 도전도의 증가로 귀결된다(온 상태).
대전된 종들을 1차 재료로 그리고 이로부터 확산시키는 능력은, 스위치를 금속 또는 반도체 전극에 접속시키는 계면 중 하나가 비공유 결합되면 실질적으로 향상된다. 이러한 계면은 재료 내의 간극에 의해 유발될 수 있거나, 전극, 1차 스위치 재료 또는 양쪽 모두와의 공유 결합을 형성하지 않는 분자 재료를 포함하는 계면의 결과일 수 있다. 이러한 비공유 결합된 계면은 1차 재료에서의 이온 종들의 이동(drift)을 위해 필요한 원자 재배열의 활성 에너지를 낮춘다. 이러한 계면은 본질적으로 극도로 얇은 절연체이고, 스위치의 전체 직렬 저항에 매우 소량을 부가한다.
전이 및 희토류 금속들의 산화물, 황화물, 질화물, 인화물, 비소화물, 염화물, 및 브롬화물을 포함하여 상술한 참조에서 많은 적절한 조합들이 예들이 있으며, 알칼리 토류 금속이 종종 화합물에 존재한다. 또한, 서로 유사한 화합물의 다양한 합금들이 있으며, 이는 서로 상호 용융가능하다면 광범위한 조성을 가질 수 있다. 몇몇 개수의 음전성 원소와 조합된 2개, 3개 또는 그 이상의 다른 금속 원자들이 혼합된 화합물이 있다. 도펀트들은 음이온 결핍 또는 호스트 내로 도핑된 다른 원자가의 원소들일 수 있다.
본 명세서의 교시에 따르면, 계면을 제어하고 산소 원자들의 결핍을 피하기 위하여, 전극 재료들인 계면 영역에서 일부 산화될 수 있다. 실험적으로, 일부 산화된 전극과 함께 생성될 수 있는 많이 조정된 I-V 접합이 식별되었으며, 이는 계면 영역에서 TiO2에 무결성 O 원자를 제시한다.
따라서, 예를 들어 Pt, Ru, W 등을 포함하는 전극들이 일부 산화되어 전극과 활성 영역 사이의 계면에서 얇은 산화물층을 형성한다. 이는 계면에서 산소가 풍부하다는 것과 티탄 산화물(또는 다른 금속 산화물)이 TiO2에 가깝다는 것을 보장한다.
도 2(a) 및 2(b)는 대안적인 실시예들을 도시한다. 양 실시예들에서, 2개의 전극들(110, 120) 사이에 개재된 활성층(122)을 포함하는 멤리스터(200)가 도시된다. 멤리스터(200)는 일부 산화된 하부 전극(115)(도 2(a)) 또는 일부 산화된 상부 전극(125)(도 2(b))의 부가에 의해 도 1에 도시된 멤리스터(100)로부터 수정된다.
본 발명의 실시예들에 따르면, 도 2(a) 및 2(b)의 활성 영역은 Pt 전극과 그 상부 및 하부 상에 접촉된 Ti-O 영역을 포함하며, 도 2(a)에서 하부 Pt 전극은 일부 산화되어 PtOx 층을 형성하고, 도 2(b)에서 상부 Pt 전극은 일부 산화되어 PtOx 층을 형성한다.
스위칭 디바이스의 활성 영역(208)은 비교적 얇은 비도전부(1차 활성 영역)(122a)와 비교적 두꺼운 소스부(2차 활성 영역)(122b)를 포함한다. 비도전부(122a)는 전자적으로 반도체성 또는 명목상 절연성 및 약한 이온 도전체를 포함한다. 이러한 재료의 예는 티탄 이산화물(TiO2)이다. 소스부(122b)는 티탄 이산화물의 경우에 산소 결핍으로 이루어지는 도펀트들의 소스/싱크(미도시)를 포함한다. 소스층의 식은 종종 TiO2-x로 표현되며, x는 1보다 매우 작은 값이다.
비도전부는 소스부보다 두꺼울 수 있고, 소스부의 정확한 두께는 중요하지 않다. 예를 들어, 비도전부(122a)의 초기 두께는 대략 10nm 이하일 수 있고, 소스부(122b)의 두께는 몇몇 실시예에서 10nm 내지 200nm의 범위일 수 있다.
소스층(122b)은 금속 산화물층(115, 125)으로부터 비도전층(122a)의 대향측에 있어, 디바이스가 소스부와 금속 전극 사이의 오믹형(ohmic-like) 도전성 계면을 언제나 가질 것이라는 것에 유의해야 한다. 이러한 오믹형 계면은 도전성으로 유지되고 비도전층과 전극 사이의 계면에서 스위칭이 발생한다. 전극 산화물의 박층은 인접 Ti 산화물층에 그 산소를 일부 또는 전부 내어줄 수 있어 인접 Ti 산화물을 그 화학량에 근접하게 한다. 따라서, 디바이스 스위칭 극성이 이하의 방식으로 잘 규정된다: 일부 산화된 전극 상의 양의 전압이 디바이스 오프를 고저항 상태로 하고, 그 전극 상의 음의 전압이 디바이스 온을 저저항 상태로 한다. 소스층(122b) 및 금속 산화물층(115, 125)이 동일측에 있다면, 디바이스의 일측에 필요한 오믹 접촉이 없어지고 스위칭 극성이 잘 규정되지 않을 것이다.
나노스케일 스위칭 디바이스(200)는 활성층(122) 내의 도펀트들의 농도 및 분포를 제어함으로써 온 및 오프 상태 사이에서 스위칭될 수 있다. 전압 소스(미도시)로부터 DC 스위칭 전압이 상부 및 하부 전극들(120, 10) 양단에 인가되는 경우, 전계가 활성 영역(122) 양단에 생성된다. 충분한 강도와 적절한 극성을 갖는다면, 이러한 전계는 소스 영역(122b)으로부터 비도전 영역(122a)으로 도펀트들을 몰아낼 수 있고, 도펀트들이 상부 전극(120)을 향해 비도전성 재료를 통해 표류하게 하여 디바이스(200)를 온 상태로 한다.
전계의 극성이 역전되면, 도펀트들은 활성층(122) 양단에서 반대 방향으로 상부 전극(120)으로부터 멀어지게 표류할 수 있어, 디바이스(200)를 오프 상태로 한다. 이러한 방식으로, 스위칭이 역전되고 반복될 수 있다. 스위칭 전압이 제거된 후에, 도펀트 표류를 야기하는 데 필요한 비교적 큰 전계로 인해, 도펀트들의 위치는 스위칭 재료에서 안정하게 유지된다.
스위칭 디바이스(200)의 상태는 상부 및 하부 전극들(120, 110)에 판독 전압을 인가함으로써 인가될 수 있어 이러한 2개의 전극들 양단의 저항을 감지한다. 판독 전압은 상부 전극과 하부 전극 사이의 이온 도펀트들의 표류를 유발하는 데 필요한 임계 전압보다 통상적으로 매우 낮으므로, 판독 동작은 스위칭 디바이스의 온/오프 상태를 변경시키지 않는다.
예를 들어, 비도전성 재료는 TiO2일 수 있고, 소스 재료는 산소 결핍(VO 2 +)일 수 있다. 도펀트들로도 알려진 산소 결핍은 TiO2 -x의 영역의 형성으로 귀결되며, 여기에서 x는 1보다 매우 작은 수일 수 있다. TiO2 -x의 반복가능한 생성과 TiO2로의 복귀는 멤리스터의 기술에서 현재 잘 알려진 바와 같이, 스위칭 디바이스(200)의 전체 저항이 가역적으로 변할 수 있게 한다.
상술한 스위칭 동작은 다른 메커니즘들에 기초할 수 있다. 일 메커니즘에서, 스위칭 동작은 "계면" 현상일 수 있다. 초기에는, 비도전성 재료(122b)에서의 낮은 도펀트 레벨을 갖고 비도전성 재료와 상부 전극(120)의 계면은 전자들이 이를 통해 터널링하기 어려운 전자 장벽을 갖는 쇼트키형 장벽으로서 동작할 수 있다. 그 결과, 디바이스는 비교적 높은 저항을 갖는다. 디바이스를 온으로 하는 스위칭 전압이 인가되는 경우, 도펀트들을 상부 전극(120)을 향해 표류한다. 전극 계면 영역에서의 도펀트들의 증가된 농도는 상당히 감소된 전자 장벽의 높이 또는 폭으로 그 전기적 특성을 쇼트키형 장벽으로부터 오믹 접촉과 보다 유사한 것으로 변경시킨다. 그 결과, 전자들이 계면을 통해 훨씬 더 용이하게 터널링할 수 있고, 이는 스위칭 디바이스의 상당히 감소된 전체 저항을 설명할 수 있다. 한편, 하부 전극(110)과 소스층(122a) 사이의 계면은 본질적으로 오믹으로 유지된다.
다른 메커니즘에서, 저항의 감소는 스위칭층에서의 스위칭 재료의 "벌크" 특성일 수 있다. 스위칭 재료 내의 도펀트 레벨의 증가는 스위칭 재료 양단의 저항이 떨어지게 하고, 이는 상부 전극과 하부 전극 사이의 디바이스의 전체 저항의 감소를 설명한다. 또한, 저항 변화가 벌크와 계면 메커니즘 양쪽의 조합의 결과인 것도 가능하다. 스위칭 동작을 설명하기 위해 다른 메커니즘들이 있을 수 있지만, 본 발명은 확증을 위한 임의의 특정 메커니즘에 의존하거나 따르지 않으며, 본 발명의 범위는 스위칭 메커니즘이 실제로 동작하는 것에 제한되지 않는다.
하부 전극(110)의 산화는 산소 플라즈마, 아르곤 및 산소의 혼합물을 이용하는 PtO2 타겟으로부터의 활성 스퍼터링, 및 특히 오존 산화와 같은 다른 저온도 프로세스들에 한정되지 않지만 이들을 포함하는 통상의 산화 프로세스 중 임의의 것에 의해 수행될 수 있다. 하부 전극(110)은 기판(미도시) 상에서 형성되거나 형성되지 않을 수 있다. 기판이 채용되면, 이는 임의의 통상의 산화물(예를 들어, 실리카 또는 알루미나 또는 마그네시아)과 같은 절연성, 유전성 재료, 티탄산염, 글래스, 폴리머, 스트론튬 티탄산염 등을 포함할 수 있다. 하부 전극 상에 형성된 산화물의 두께 범위는 일부 실시예들에서는 통상적으로 5nm 미만이고, 다른 실시예들에서는 1 내지 2nm이고, 또 다른 실시예들에서는 예를 들어 0.5nm 미만이다.
하부 전극(110)과 활성층(122)(산화물 (115)) 사이에 금속 산화물을 개재하는 것에 대해 상술했지만, 상부 전극(120)과 활성층(산화물(125)) 사이에 금속 산화물을 개재하는 것 역시 가능하다. 예를 들어, 백금 또는 다른 적절한 금속인 금속의 박층(미도시)이 스퍼터링에 의해 활성층(122) 상에 피착될 수 있다. 두께가 대략 1nm인 금속 박층은 그 후에 완전히 산화될 수 있어 산화물층(125)을 형성한다. 제 2(상부) 전극 금속(120)이 그 후 금속 산화물 상에 형성될 수 있다. ALD(atomic layer deposition) 및 스퍼터링은 금속 산화물(125)을 형성하기 위한 대안적인 방식이다.
멤리스터 산화물(122)의 수직 두께는 폭(2개의 인접 멤리스터들 사이의 간격)보다 훨씬 더 작아야 한다는 것에 유의해야 한다.
도 3은 전류 및 전압 좌표 상의 시스템 Pt/TiOx/Pt의 I-V 곡선이다. 이는 통상적인 멤리스터이며 통상적인 멤리스터 IV 특성을 도시한다.
도 4는 본 발명의 실시예들에 따른, 전류 및 전압 좌표 상의 시스템 Pt/PtOx/TiOx/Pt의 I-V 곡선이다. 이는 도 2(a)에 도시된 구조이다. 이는 처녀 상태의 I-V 플롯이다. 하부 계면(금속 산화물(115)과 멤리스터 산화물(122) 사이의 계면)은 보다 많은 O2를 가지며, 상부 계면(멤리스터 산화물(122)과 상부 전극(120) 사이의 계면)은 보다 많은 결핍을 갖는다. 상부 전극(120)에 인가된 음의 전압은 디바이스를 오프로 하고; 상부 전극 상의 +V는 디바이스를 온으로 한다. 곡선에서 보이는 바와 같이, 구조는 정류 및 비대칭을 생성하지만, 디바이스는 이와 달리 대칭이다.
도 5는 본 발명의 실시예들에 따른, 전류 및 전압의 좌표 상의 시스템 Pt/TiOx/PtOx/Pt의 I-V 곡선이다. 이는 도 2(b)에 도시된 구조이다. 이 구성은 도 4에 도시된 것과 반대이며, 즉 정류가 반대 방향이다. 디바이스는 +V에 의해 온되고 디바이스를 오프시킨다. 데이터 내의 스캐터(잡음)는 비대칭으로 마스킹되지만, 이는 도 4에 존재한다.
도 3 내지 5의 객체인 디바이스 상의 측정을 얻음에 있어서, 대략 4V로 스위핑되는 외부의 의사(quasi)-DC 전압이 인가된다.
도 6은 디바이스(200)를 형성하는 데 사용되는 예시적인 프로세스(600)의 흐름도이다. 우선, 하부 전극(110)이 형성된다(스텝 610). 하부 전극이 다음으로 산화되어 산화물(115)을 형성한다(스텝 620). TiO2와 같은 활성층(122) 또는 다른 전자적으로 반도체성의 또는 명목상의 절연성의, 그리고 약한 이온 도전체가 그 후에 산화된 층(115) 상에 형성된다(스텝 630). 마지막으로, 상부 전극(120)이 활성층(122) 상에 형성된다(스텝 640). 대안적으로, 활성층(122)이 하부 전극 상에 형성된다(단계 620'). 금속의 박층이 활성 영역(122) 상에 형성되고, 완전히 산화되어 산화물(125)을 형성한다(스텝 630'). 상부 전극(120)이 그 후에 산화물(125) 상에, 활성층 위에 형성된다(스텝 640).
전극(110, 120)은 Pt, Ru, W, TiN, TaN, Cu, Al, Pd, Ta, Nb 등과 같은 통상의 전극 재료 중 임의의 것을 포함할 수 있고, 동일하거나 다를 수 있다. 전극(110, 120)의 두께는 멤리스터들의 구성에 통상적으로 채용되는 두께이며, 통상적으로 대략 10 내지 100nm 이상이다. 산화물(115 또는 125)의 두께는 5nm, 1 내지 2nm의 범위 내에 있다.
멤리스터들 내의 일부 산화된 전극들의 사용은 전극들과 스위칭 재료들 사이의 반응으로 인한 계면에서의 산소 결핍의 존재를 제어한다.
일부 산화된 전극들의 사용에 의해 제공되는 이점들은 (1) I-V 곡선의 정류를 제어; 2) 계면에서의 산소 컨텐트 및 계면 영역에서의 TiO2층 내의 산소 원자들의 결여의 회피를 보장; 3) 용이한 구현; 및 4) 디바이스의 극성 스위칭을 규정하는 것을 포함하여 다수이다.
일부 산화된 전극들을 갖는 나노스케일 스위칭 디바이스(200)는 다양한 어플리케이션에 대해 어레이로 형성될 수 있다. 도 7은 이러한 스위칭 디바이스들의 2차원 어레이(700)의 예를 도시한다. 어레이(700)는 제 1 방향으로 이어지는 일반적으로 평행한 나노와이어(702)의 제 1 그룹(701)과, 제 1 방향과 90도와 같은 각도의 제 2 방향으로 이어지는 일반적으로 평행한 나노와이어(704)의 제 2 그룹(703)을 갖는다. 2개의 나노와이어(702, 704)의 층들은 통상적으로 크로스바 구조라고 칭해지는 2차원 격자를 형성하며, 제 1 층 내의 각 나노와이어(702)는 제 2 층의 복수의 나노와이어(704)와 교차한다. 2개 단자 스위칭 디바이스(706)는 나노와이어(702, 704)의 각 교차점에 형성될 수 있다. 스위칭 디바이스(706)는 그 상부 전극으로서 제 2 그룹(703)의 나노와이어와 하부 전극으로서 제 1 그룹(701)의 나노와이어와, 2개의 나노와이어들 사이에 스위칭 재료를 포함하는 활성 영역(712)을 갖는다. 본 발명의 실시예에 따르면, 활성 영역(712)에 접촉하는 2개의전극들 중 하나는 일부 산화된 전극들을 갖고, 도 2(a) 및 2(b)를 참조하여 상술한 바와 같이, 실시예에 따른 구조를 가질 수 있다.
상술한 설명에서, 다수의 상세사항이 본 발명의 이해를 제공하기 위해 개진되었다. 하지만, 본 기술 분야의 당업자에게 본 발명은 이러한 상세사항들 없이도 실시될 수 있다는 것이 이해될 것이다. 본 발명을 한정된 수의 실시예들에 대해 개시하였지만, 본 기술분야의 당업자는 다양한 수정 및 이로부터의 변형을 이해할 것이다. 첨부된 청구항들은 본 발명의 사상 및 범위 내에 드는 이러한 수정 및 변형들을 포함하려는 것이다.

Claims (16)

  1. 나노스케일 스위칭 디바이스로서,
    나노스케일 폭의 제 1 전극과,
    나노스케일 폭의 제 2 전극과,
    상기 제 1 전극과 상기 제 2 전극 사이에 배치된 활성 영역 - 상기 활성 영역은, 도펀트의 종(species)을 반송할 수 있고 전계 하에서 상기 도펀트를 운송할 수 있는, 전자적으로 반도체성이거나 명목상 절연성이고 약한 이온성의 도전체 스위칭 재료를 포함하는 비도전부 및 상기 도펀트에 대한 소스(source) 또는 싱크(sink)로서의 역할을 하는 소스부를 가짐 - 과,
    상기 제 1 전극과 상기 활성 영역 사이에서 상기 제 1 전극 상에 형성되거나, 상기 제 2 전극과 상기 활성 영역 사이에서 상기 제 2 전극 상에 형성되는, 5nm 미만의 두께를 갖는 산화물층 - 상기 산화물층과 연관된 상기 제1 전극 또는 상기 제2 전극은 금속이며, 상기 산화물층은 상기 금속의 산화물(an oxide of the same metal)임 - 을
    포함하는
    나노스케일 스위칭 디바이스.
  2. 제1항에 있어서,
    상기 활성 영역은 다가(multi-valent) 금속 산화물을 포함하는
    나노스케일 스위칭 디바이스.
  3. 제2항에 있어서,
    상기 다가 금속 산화물은 티탄 이산화물(titanium dioxide)이고, 상기 도펀트는 산소 결핍(oxygen vacancies)인
    나노스케일 스위칭 디바이스.
  4. 삭제
  5. 제1항에 있어서,
    상기 소스부가 상기 금속 산화물층의 측에 대향하는 상기 비도전부의 측 상에 존재하는
    나노스케일 스위칭 디바이스.
  6. 제1항에 있어서,
    상기 비도전부는 상기 소스부보다 얇은
    나노스케일 스위칭 디바이스.
  7. 나노스케일 크로스바 어레이(a nanoscale crossbar array)로서,
    제 1 방향으로 이어지는 도전성 나노와이어의 제 1 그룹과,
    제 2 방향으로 이어지고, 상기 나노와이어의 제 1 그룹과 교차하는 도전성 나노와이어의 제 2 그룹과,
    상기 나노와이어의 제 1 그룹과 상기 나노와이어의 제 2 그룹의 교차점에 형성되는 복수의 스위칭 디바이스 - 각각의 스위칭 디바이스는 제1항에 기재된 나노스케일 스위칭 디바이스로서, 상기 제 1 그룹 중 제 1 나노와이어에 의해 형성되는 상기 제 1 전극과, 상기 제 2 그룹 중 제 2 나노와이어에 의해 형성되는 상기 제 2 전극과, 상기 제 1 나노와이어와 상기 제 2 나노와이어 사이의 교차점에 배치되는 상기 활성 영역을 가짐 -
    를 포함하는
    나노스케일 크로스바 어레이.
  8. 제7항에 있어서,
    상기 활성 영역은 다가 금속 산화물을 포함하는
    나노스케일 크로스바 어레이.
  9. 제8항에 있어서,
    상기 다가 금속 산화물은 티탄 이산화물이고, 상기 도펀트는 산소 결핍인
    나노스케일 크로스바 어레이.
  10. 삭제
  11. 제7항에 있어서,
    상기 소스부가 상기 금속 산화물층의 측에 대향하는 상기 비도전부의 측 상에 존재하는
    나노스케일 크로스바 어레이.
  12. 제 7 항에 있어서,
    상기 비도전부는 상기 소스부보다 얇은
    나노스케일 크로스바 어레이.
  13. 제1항의 적어도 하나의 나노스케일 스위칭 디바이스를 제조하기 위한 프로세스로서,
    상기 제 1 전극을 제공하는 단계와,
    상기 제 1 전극 위에 배치된 상기 활성 영역 - 상기 활성 영역은 상기 비도전부 및 상기 소스부를 포함함 - 을 상기 제 1 전극 상에 형성하는 단계와,
    상기 활성 영역 위에 상기 제 2 전극을 제공하는 단계와,
    상기 산화물층을 형성하도록 상기 제 1 전극 또는 상기 제 2 전극을 산화시키는 단계를 포함하는
    나노스케일 스위칭 디바이스 제조 프로세스.
  14. 제13항에 있어서,
    상기 비도전부는 TiO2를 포함하고, 상기 도펀트는 산소 결핍을 포함하는
    나노스케일 스위칭 디바이스 제조 프로세스.
  15. 제13항에 있어서,
    상기 산화물층은 상기 제 1 전극 상에 형성되고, 상기 비도전부는 상기 산화물층 상에 형성되고, 상기 소스부는 상기 비도전부 상에 형성되고, 상기 제 2 전극은 상기 소스부 상에 형성되거나 상기 소스부는 상기 제 1 전극 상에 형성되고, 상기 비도전부는 상기 소스부 상에 형성되고, 상기 산화물층은 상기 비도전부 상에 형성되고, 상기 제 2 전극은 상기 산화물층 상에 형성되는
    나노스케일 스위칭 디바이스 제조 프로세스.
  16. 제1항에 있어서,
    상기 산화물층과 연관된 상기 제 1 전극 또는 상기 제 2 전극은 Pt, Ru, W, TiN, TaN, Cu, Pd, Ta 또는 Nb로부터 선택되는 금속인
    나노스케일 스위칭 디바이스.
KR1020127027269A 2010-04-19 2010-04-19 일부 산화된 전극들을 갖는 나노스케일 스위칭 디바이스 KR101766938B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2010/031639 WO2011133138A1 (en) 2010-04-19 2010-04-19 Nanoscale switching devices with partially oxidized electrodes

Publications (2)

Publication Number Publication Date
KR20130073022A KR20130073022A (ko) 2013-07-02
KR101766938B1 true KR101766938B1 (ko) 2017-08-09

Family

ID=44834407

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127027269A KR101766938B1 (ko) 2010-04-19 2010-04-19 일부 산화된 전극들을 갖는 나노스케일 스위칭 디바이스

Country Status (5)

Country Link
US (1) US9024285B2 (ko)
EP (1) EP2561545B1 (ko)
KR (1) KR101766938B1 (ko)
CN (1) CN102918638A (ko)
WO (1) WO2011133138A1 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8946046B1 (en) 2012-05-02 2015-02-03 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
US8884261B2 (en) 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
US8168506B2 (en) 2010-07-13 2012-05-01 Crossbar, Inc. On/off ratio for non-volatile memory device and method
US8569172B1 (en) 2012-08-14 2013-10-29 Crossbar, Inc. Noble metal/non-noble metal electrode for RRAM applications
US8492195B2 (en) 2010-08-23 2013-07-23 Crossbar, Inc. Method for forming stackable non-volatile resistive switching memory devices
US8391049B2 (en) 2010-09-29 2013-03-05 Crossbar, Inc. Resistor structure for a non-volatile memory device and method
US8558212B2 (en) 2010-09-29 2013-10-15 Crossbar, Inc. Conductive path in switching material in a resistive random access memory device and control
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US8619459B1 (en) 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US8946669B1 (en) 2012-04-05 2015-02-03 Crossbar, Inc. Resistive memory device and fabrication methods
US9166163B2 (en) 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
CN103828047A (zh) 2011-07-22 2014-05-28 科洛斯巴股份有限公司 用于非易失性存储器装置的p+硅锗材料的种子层及方法
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US8658476B1 (en) 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US10096653B2 (en) 2012-08-14 2018-10-09 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US8946673B1 (en) * 2012-08-24 2015-02-03 Crossbar, Inc. Resistive switching device structure with improved data retention for non-volatile memory device and method
US9312483B2 (en) 2012-09-24 2016-04-12 Crossbar, Inc. Electrode structure for a non-volatile memory device and method
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
US8921821B2 (en) 2013-01-10 2014-12-30 Micron Technology, Inc. Memory cells
CN105705337B (zh) * 2013-10-31 2017-11-17 惠普发展公司，有限责任合伙企业 具有形成于其上的存储器的打印头
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
EP2905080A1 (de) * 2014-02-07 2015-08-12 Willy A. Bachofen AG Rührwerkskugelmühle
WO2016175818A1 (en) * 2015-04-30 2016-11-03 Hewlett-Packard Development Company, L.P. Printheads with memristors
US9887351B1 (en) 2016-09-30 2018-02-06 International Business Machines Corporation Multivalent oxide cap for analog switching resistive memory
US20210295143A1 (en) * 2018-08-07 2021-09-23 Institute of Microelectronics, Chinese Academy of Sciences Neuron circuit and neural network circuit
DE102022104831A1 (de) 2022-03-01 2023-09-07 TechIFab GmbH Memristive struktur, memristives kreuzschienen-array und verfahren dafür

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080090337A1 (en) * 2006-10-03 2008-04-17 Williams R Stanley Electrically actuated switch
US20080185572A1 (en) * 2007-02-05 2008-08-07 Tony Chiang Methods for forming resistive switching memory elements
US20090283736A1 (en) * 2007-06-05 2009-11-19 Yoshihiko Kanzawa Nonvolatile memory element, manufacturing method thereof, and nonvolatile semiconductor apparatus using the nonvolatile memory element
US20100065803A1 (en) * 2006-12-04 2010-03-18 Electronics And Telecommunications Research Institute Memory device and manufacturing method thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009503565A (ja) 2005-07-22 2009-01-29 クアルコム，インコーポレイテッド Ｍｅｍｓデバイスのための支持構造、およびその方法
KR20080041663A (ko) 2005-07-22 2008-05-13 콸콤 인코포레이티드 Ｍｅｍｓ 장치를 위한 지지 구조물 및 그 방법들
US7985962B2 (en) * 2008-12-23 2011-07-26 Hewlett-Packard Development Company, L.P. Memristive device
US7983065B2 (en) * 2009-04-08 2011-07-19 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines
KR101105981B1 (ko) * 2009-04-28 2012-01-18 한양대학교 산학협력단 저항변화 메모리 소자 및 이의 제조방법
US8063395B2 (en) * 2009-09-30 2011-11-22 Hewlett-Packard Development Company, L.P. Memristor amorphous metal alloy electrodes
US8223539B2 (en) * 2010-01-26 2012-07-17 Micron Technology, Inc. GCIB-treated resistive device
US9184213B2 (en) * 2010-01-29 2015-11-10 Hewlett-Packard Development Company, L.P. Nanoscale switching device
JP5457961B2 (ja) * 2010-07-16 2014-04-02 株式会社東芝 半導体記憶装置
US8502343B1 (en) * 2010-11-17 2013-08-06 The University Of Toledo Nanoelectric memristor device with dilute magnetic semiconductors
KR20130052371A (ko) * 2011-11-11 2013-05-22 삼성전자주식회사 비휘발성 메모리요소 및 이를 포함하는 메모리소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080090337A1 (en) * 2006-10-03 2008-04-17 Williams R Stanley Electrically actuated switch
US20100065803A1 (en) * 2006-12-04 2010-03-18 Electronics And Telecommunications Research Institute Memory device and manufacturing method thereof
US20080185572A1 (en) * 2007-02-05 2008-08-07 Tony Chiang Methods for forming resistive switching memory elements
US20090283736A1 (en) * 2007-06-05 2009-11-19 Yoshihiko Kanzawa Nonvolatile memory element, manufacturing method thereof, and nonvolatile semiconductor apparatus using the nonvolatile memory element

Also Published As

Publication number Publication date
EP2561545A1 (en) 2013-02-27
EP2561545B1 (en) 2017-10-25
WO2011133138A1 (en) 2011-10-27
CN102918638A (zh) 2013-02-06
US9024285B2 (en) 2015-05-05
EP2561545A4 (en) 2015-05-06
KR20130073022A (ko) 2013-07-02
US20130026440A1 (en) 2013-01-31

Similar Documents

Publication Publication Date Title
KR101766938B1 (ko) 일부 산화된 전극들을 갖는 나노스케일 스위칭 디바이스
US8325507B2 (en) Memristors with an electrode metal reservoir for dopants
JP5475776B2 (ja) 多層型再構成可能スイッチ
US10333064B2 (en) Vertical memory cell for high-density memory
US8455852B2 (en) Controlled placement of dopants in memristor active regions
US9040948B2 (en) Nanoscale switching device
US9000411B2 (en) Memristor devices configured to control bubble formation
US20130009128A1 (en) Nanoscale switching device
CN103107283A (zh) 非易失性存储元件及包括该非易失性存储元件的存储装置
US8270200B2 (en) Nanoscale three-terminal switching device
US20140097398A1 (en) Memristive devices and memristors with ribbon-like junctions and methods for fabricating the same
Waser Electrochemical and thermochemical memories
WO2010085226A1 (en) Using alloy electrodes to dope memristors
US8207519B2 (en) Ionic-modulated dopant profile control in nanoscale switching devices
US20220013721A1 (en) Conductive amorphous oxide contact layers
TWI578520B (zh) 免電鑄奈米級開關裝置
US8912520B2 (en) Nanoscale switching device
WO2011025506A1 (en) Low-power nanoscale switching device with an amorphous switching material
US20110260134A1 (en) Thermally Stable Nanoscale Switching Device
TW201121041A (en) Thermally stable nanoscale switching device

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
N231 Notification of change of applicant
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant