KR101520221B1 - 저항 변화 메모리 소자 - Google Patents

저항 변화 메모리 소자 Download PDF

Info

Publication number
KR101520221B1
KR101520221B1 KR1020140024224A KR20140024224A KR101520221B1 KR 101520221 B1 KR101520221 B1 KR 101520221B1 KR 1020140024224 A KR1020140024224 A KR 1020140024224A KR 20140024224 A KR20140024224 A KR 20140024224A KR 101520221 B1 KR101520221 B1 KR 101520221B1
Authority
KR
South Korea
Prior art keywords
resistance
layer
metal
variable
variable layer
Prior art date
Application number
KR1020140024224A
Other languages
English (en)
Inventor
황현상
아타리 마샬코우베 베노쉬
이상헌
Original Assignee
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단 filed Critical 포항공과대학교 산학협력단
Priority to KR1020140024224A priority Critical patent/KR101520221B1/ko
Application granted granted Critical
Publication of KR101520221B1 publication Critical patent/KR101520221B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Abstract

저항 변화 메모리 소자가 개시된다. 이는 금속층과 저항 변화층 사이에 버퍼층을 삽입하여 저항 변화층에서 전도성 필라멘트를 금속의 형태로 형성하기 때문에 저항비, 산포, 동작 안정성 및 정보 저장능력이 향상되는 효과가 있다.

Description

저항 변화 메모리 소자{RESISTIVE RANDOM ACCESS MEMORY DEVICE}
본 발명은 비휘발성 메모리 소자에 관한 것으로, 더욱 상세하게는 저항 변화 메모리 소자에 관한 것이다.
반도체 메모리 소자는 단위 면적당 메모리 셀의 수(즉, 집적도)가 높으며, 동작 속도가 빠르고 저전력에서 구동이 가능한 것이 바람직하므로 이에 관한 많은 연구가 진행되어 왔으며, 다양한 종류의 메모리 소자들이 개발되고 있다.
일반적으로 반도체 메모리 장치는 회로적으로 연결된 많은 메모리 셀들을 포함한다. 대표적인 반도체 메모리 장치인 DRAM(Dynamic Random Access Memory)의 경우, 단위 메모리 셀은 한 개의 스위치와 한 개의 커패시터로 구성되는 것이 일반적이다. DRAM은 집적도가 높고 동작 속도가 빠른 이점이 있다. 그러나, DRAM은 전원이 꺼진 후에는 저장된 데이타가 모두 소실되는 휘발성 메모리라는 단점이 있다.
반면, 전원이 꺼진 후에도 저장된 데이타가 보존될 수 있는 비휘발성 메모리 소자의 대표적인 예가 플래시 메모리이다. 플래시 메모리는 비휘발성의 특성을 갖는 장점을 지니고 있으나, DRAM에 비해 동작 속도가 느리다는 단점이 있다. 이에 따라, 위와 같은 플래시 메모리의 단점을 극복하기 위하여 많은 연구가 진행되고 있다.
그 결과, 최근에는 저항 변환 물질의 저항 변환 특성을 이용한 저항성 메모리 소자(resistive random access memory; ReRAM)가 개발되고 있다. 즉, ReRAM은 일부 금속산화물에 적당한 전기적 신호를 가하면 저항이 큰 상태(OFF state)에서 저항이 작은 상태(ON state)로 바뀌는 현상을 이용한 것이다. 보다 상세하게는, 저항 변환 물질에 셋 전압(set voltage; SV) 이상의 전압을 인가하면 저항이 작아져 ON 상태가 되고, 저항 변환 물질에 리셋 전류(reset current; RC) 이상의 전류를 인가하면 다시 저항이 커져서 OFF 상태가 되는 특징을 이용하는 것이 ReRAM의 원리이다.
도 1을 참조하면, 이러한 ReRAM의 구조는 일반적으로 하부 전극(100)/금속층(400)/저항 변화층(300)/상부 전극(200)의 형태이다.
도 2를 참조하면, 이러한 구조를 가지는 ReRAM은 각 전극 간의 특정 전압이 인가될 때, 금속층(400)의 금속 이온(430)이 저항 변화층(300)에 확산되어 저항 변화층(300) 내에서 전도성 필라멘트(450)를 형성하는 방식으로 저항 변화층(300)을 ON state로 만든다. 또한, 반대의 전압을 인가하면 상술한 전도성 필라멘트(450)는 사라지고 다시 OFF state가 된다.
그러나, 이러한 구조에서 금속 이온(430)이 금속층(400)으로부터 저항 변화층(300)으로 확산될 때, 금속 이온(430)에 의해 형성되는 전도성 필라멘트(450)의 형성 위치와 형성되는 양을 조절하는 것은 매우 어렵다. 따라서, 소자를 반복적으로 스위칭할 때, 저저항 및 고저항 상태들 각각의 저항 산포가 매우 커 불균일한 저항 스위칭 특성이 나타날 수 있고, 나아가 두 저항 상태들 각각의 큰 저항 산포로 인해 두 저항 상태를 구분하기 어려워질 수 있다.
또한, 전도성 필라멘트(450)를 형성하는 금속 이온(430)의 전기 전도도는 비교적 금속 또는 액체 전해질의 전기 전도도보다 대체로 낮기 때문에, 셋/리셋 간 저항비율을 나타내는 저항비가 낮아 소자의 동작이 불안정하여 효율이 떨어지는 단점이 있다.
한국특허등록공보 제10-0971832호
본 발명은 상술한 바와 같은 문제점을 해결하고자, 금속층과 저항 변화층 사이에 버퍼층이 구비되어 저항비, 산포, 동작 안정성 및 정보 저장능력이 향상된 저항 변화 메모리 소자를 제공한다.
본 발명은 저항 변화 메모리 소자를 제공한다. 이는 상부 전극과 하부 전극 사이에 저항 변화층이 구비되고, 상부 및 하부 전극에 극성이 서로 다른 전위를 인가함으로써, 가역적으로 저항 변화층의 저항값이 변화하는 저항 변화 메모리 소자로서, 저항 변화층과 상부 전극 사이에 배치되고, 저항 변화층에 이온을 공급하기 위한 금속층 및 저항 변화층과 금속층 사이에 배치된 버퍼층을 포함한다.
버퍼층은 초기 포밍(forming) 동작 시에 금속층으로부터 저항 변화층으로 이동하는 금속 이온의 일부분을 제한한다.
버퍼층은 상부 전극 및 하부 전극에 셋 전압을 인가하여 저항 변화 메모리 소자의 셋 동작 시에 저항 변화층 내의 잔존하는 금속 이온을 환원시켜 전도성 필라멘트(filament)를 형성한다.
버퍼층은 상부 전극 및 하부 전극에 리셋 전압을 인가하여 저항 변화 메모리 소자의 리셋 동작 시에 저항 변화층으로부터 금속층으로 이동하는 금속 이온의 일부분을 제한한다.
버퍼층은 금속층보다 산화환원 전위가 낮은 물질로 선택된다.
버퍼층은 금속, 금속 산화물 또는 합금인 것이다.
버퍼층의 두께에 따라, 소자의 산포도가 정해지는 것이다.
버퍼층의 두께는 0.01 내지 2nm인 것인 것이다.
본 발명의 저항 변화 메모리 소자는 금속층과 저항 변화층 사이에 버퍼층을 구비하기 때문에 저항비, 산포, 동작 안정성 및 정보 저장능력이 향상된 저항 변화 메모리 소자를 제공한다.
도 1은 종래의 저항 변화 메모리 소자의 개략적인 단면도이다.
도 2는 종래의 저항 변화 메모리 소자에 인가하는 전압에 따른 저항 변화 메커니즘을 나타낸 도면이다.
도 3은 본 발명의 실시예에 따른 저항 변화 메모리 소자의 개략적인 단면도이다.
도 4a 내지 4d는 본 발명의 실시예에 따른 저항 변화 메모리 소자에 인가되는 전압에 따른 저항 변화 메커니즘을 나타낸 도면이다.
도 5는 본 발명의 실시예에 따른 저항 변화 메모리 소자의 I-V 특성을 나타낸 그래프이다.
도 6은 본 발명의 실시예에 따른 저항 변화 메모리 소자의 데이터 보유 시간(retention time) 특성을 나타내는 그래프이다.
이하 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 본 발명의 실시예를 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
도 3은 본 발명의 일 실시예에 따른 저항 변화 메모리 소자의 개략적인 단면도이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 저항 변화 메모리 소자는 하부 전극(100), 저항 변화층(300), 버퍼층(500), 금속층(400) 및 상부 전극(200)을 포함한다.
하부 전극(100)은 기판(미도시) 상에 형성될 수 있고, 상부 전극(200)은 하부 전극(100)과 이격되어 배치될 수 있다.
각 전극은 도전성 물질로서 W, TiN, Al, Pt 또는 TaN일 수 있다. 본 발명의 실시예에서는 상부 전극(200)으로 텅스텐(W)을, 하부전극(100)으로 백금(Pt)을 사용하였지만, 이에 한정되는 것은 아니다.
하부 전극(100) 및 상부 전극(200) 각각의 양단에 저항 변화층(300)의 저항 상태를 변화시키기 위해 소정 전압이 인가된다. 인가되는 전압에 대한 상세한 설명은 후술하도록 한다.
저항 변화층(300)은 하부 전극(100) 상에 형성된다.
저항 변화층(300)의 두께는 1nm 내지 4nm일 수 있다. 저항 변화층(300)의 두께가 1nm보다 작은 경우, 소자의 저항비 및 신뢰성이 낮아지고, 4nm보다 큰 경우, 저항비는 높지만, 소자의 신뢰성이 떨어지는 단점이 있다. 따라서, 바람직한 저항 변화층(300)의 두께는 약 2nm 내지 3nm일 수 있다.
저항 변화층(300)을 형성하는 방법으로는 다음과 같은 방법들이 사용될 수 있다. 첫째, 화학기상성장법(Chemical Vapor Deposition), 스퍼터링(sputtering) 또는 원자층증착(Atomic Layer Deposition) 방법 등을 이용하여 증착하는 것이다. 이때, 증착되는 저항 변화층(300)으로는 TiOx, Al2O3, 또는 GeS2일 수 있다. 둘째, 산소 플라즈마(O2 plasma)를 이용해 준비된 금속(미도시)을 산화시키는 방법이 있다. 적절한 조건에서 준비된 금속을 산소 플라즈마에 노출시키면, 표면에 금속 산화막이 형성되게 된다. 이때, 저항 변화층(300)의 물질은 준비된 금속(미도시)의 종류에 따라 준비된 금속(미도시)과 동종으로 형성될 수 있다. 셋째, 소정의 고온에서 산소 가스를 유입하여 산화시키면, 준비된 금속(미도시) 표면에 금속 산화막이 형성될 수 있다. 이때에도 저항 변화층(300) 물질은 준비된 금속(미도시)의 종류에 따라 준비된 금속(미도시)과 동종으로 형성될 수 있다. 또한, 상온에서도 쉽게 산화되는 금속들을 이용할 수도 있다. 따라서, 산화는 금속이 변형을 일으키지 않는 녹는점 아래의 온도에서 진행되는 것이 바람직하다.
본 발명의 실시예에서는 저항 변화층(300)으로 알루미늄(Al) 산화물을 사용하였지만, 이에 한정되는 것은 아니다.
금속층(400)은 버퍼층(500) 상에 형성된다.
금속층(400)을 형성하는 방법으로는 버퍼층(500) 상에서 CVD, PVD, ALD 또는 스퍼터링을 통해 증착할 수 있다. 금속층(400)은 구리(Cu) 또는 은(Ag)으로 형성될 수 있다. 본 발명의 실시예에서는 금속층(400)으로 구리(Cu)를 사용하였지만, 이에 한정되는 것은 아니다.
금속층(400)을 구성하는 금속 물질은 저항 변화 메모리 소자에 셋 전압이 인가될 때 이온화 된다. 상술한 금속층(400)의 금속이 이온화되어 생성된 금속 이온(430)은 저항 변화층(300)으로 확산될 수 있다.[도 4b 참조]
버퍼층(500)은 저항 변화층(300) 상에 형성 되고, 금속, 금속 산화물 또는 합금으로 이루어질 수 있다.
버퍼층(500)의 두께는 0.01nm 내지 2nm일 수 있다. 버퍼층(500)의 두께가 0.01nm보다 작은 경우, 셋 동작 시에, 금속층(400)의 금속 이온(430)이 저항 변화층(300)으로 과확산될 수 있다. 또한, 리셋 동작 시에, 저항 변화층(300)에 잔존하는 금속 이온(미도시)이 금속층(400)으로 확산되어 소자의 산포 특성을 저하시킬 수 있다. 반면, 버퍼층(500)의 두께가 2nm보다 큰 경우, 셋 동작 시에, 금속층(400)의 금속 이온이 저항 변화층(300)으로 잘 확산되지 않아, 소자의 산포 특성을 저하시킬 수 있다. 버퍼층(500)을 형성하는 방법으로는 상술한 금속층(400)을 형성하는 방법과 동일할 수 있다. 버퍼층(500)은 Ti, TiN, TaN, Ta, Ru, Hf, TiOx, TaOx, HfOx, CuOx, AlTiOx 또는 GeSbTe인 것일 수 있다. 본 발명의 실시예에서는 버퍼층(500)으로 티타늄(Ti)을 사용하였지만, 이에 한정되는 것은 아니다.[도 4b 참조]
버퍼층(500)을 구성하는 물질은 저항 변화 메모리 소자에 셋 전압이 인가될 때 이온화 된다. 상술한 버퍼층(500)의 물질이 이온화되어 생성된 전자는 저항 변화층(300)으로 확산되고, 저항 변화층(300) 내에서 금속층(400)으로부터 기확산된 금속 이온(430)과 결합하여 전도성 필라멘트(450)를 형성할 수 있다. 즉, 전도성 필라멘트(450)는 저항 변화층(300) 내에서 금속 이온(430)이 아닌 순수한 금속(470)으로 형성될 수 있다. 상술한 금속(470)은 금속층(400)과 동종원소일 수 있다. 이때, 버퍼층(500)을 이루는 물질은 금속층(400)을 이루는 물질보다 산화환원 전위가 낮은 것일 수 있다. 버퍼층(500) 및 금속층(400)의 산화환원 전위에 대한 상세한 설명은 후술하도록 한다.[도 4b 참조]
종래 기술에서는 금속층(400)의 금속 이온(430)이 금속산화물층에 확산되어 금속산화물층 내에서 전도성 필라멘트(450)를 형성한다. 그러나, 이러한 구조에서 금속 이온(430)이 금속층(400)으로부터 금속산화물층으로 확산될 때, 금속 이온(430)에 의해 형성되는 전도성 필라멘트(450)의 형성 위치와 형성되는 양을 조절하는 것은 매우 어렵다. 따라서, 소자를 반복적으로 스위칭할 때, 저저항 및 고저항 상태들 각각의 저항 산포가 매우 커 불균일한 저항 스위칭 특성이 나타날 수 있고, 나아가 두 저항 상태들 각각의 큰 저항 산포로 인해 두 저항 상태를 구분하기 어려워질 수 있다.[도 2 참조]
또한, 전도성 필라멘트(450)를 형성하는 금속 이온(430)의 전기 전도도는 비교적 금속 또는 액체 전해질의 전기 전도도보다 대체로 낮기 때문에, 셋/리셋 간 저항비율을 나타내는 저항비가 낮아 소자의 동작이 불안정하여 효율이 떨어지는 단점이 있다.[도 2 참조]
따라서, 본 발명에서는 저항 변화층(300)과 금속층(400) 사이에 버퍼층(500)을 형성하여 위와 같은 문제를 해결하였다.
또한, 버퍼층(500)은 저항 변화층(300)과 금속층(400) 사이의 전위 장벽을 높이는 물질을 포함할 수 있다. 즉, 저항 변화층(300)과 금속층(400) 사이에 버퍼층(500)이 구비됨으로써, 금속층(400)의 금속 이온(430)이 저항 변화층(300)으로 과확산되거나, 부족하게 확산되는 것을 방지하는 효과가 있다. 이를 통해, 종래의 금속 이온(430)에 의해 형성되는 전도성 필라멘트(450)의 형성 위치와 형성되는 양이 적절히 조절되기 때문에 소자는 적절한 산포 상태를 유지할 수 있어 안정된 동작 효율을 나타낸다. 따라서, 버퍼층(500)의 두께가 정해짐에 따라, 소자의 산포도가 정해질 수 있다. 이때, 버퍼층(500)은 물질에 따라 그 두께가 상이할 수 있다.[도 2 및 도 4b 참조]
상술한 저항 변화 메모리 소자는 다음과 같은 제조 방법을 통하여 제조될 수 있다.
기판 상에 절연층을 증착시킬 수 있다. 이때, 절연층은 SiO2일 수 있고, PECVD를 이용하여 증착될 수 있다.
절연층 상에 하부 전극이 형성될 수 있다. 이때, 하부 전극은 스퍼터링 방법을 통하여 증착될 수 있다.
하부 전극 상에 저항 변화층이 형성될 수 있다. 이때, 하부 전극과 저항 변화층 사이에는 패턴화된 절연층이 추가로 포함될 수 있다.
저항 변화층 상에 버퍼층이 형성될 수 있다. 이때, 약 20초 동안 스퍼터링을 통해 증착될 수 있다.
버퍼층 상에 금속층이 형성될 수 있다. 이때, 약 5분 동안 스퍼터링을 통해 증착될 수 있다.
이하, 저항 변화 메모리 소자의 동작에 대해 상세하게 설명하도록 한다.
도 4a 내지 4d는 본 발명의 실시예에 따른 저항 변화 메모리 소자에 인가되는 전압에 따른 저항 변화 메커니즘을 나타낸 도면이다.
도 4a를 참조하면, 본 발명의 실시예에 따른 저항 변화 메모리 소자의 초기 상태를 나타낸다. 초기 상태에서 저항 변화층(300)은 고저항 상태이므로 전도성 필라멘트가 형성되기 전의 단계이다.
도 4b를 참조하면, 상부 전극(200) 및 하부 전극(100) 사이에 정방향 바이어스(bias)가 인가된다. 이를 포밍(forming) 과정이라 한다. 포밍은 소자에, 고저항 상태와 저저항 상태를 가역적으로 변화 가능한 저항 기억 특성을 부여하기 위해서 행해지는 것으로, 저항 변화층(300)에 절연 파괴 전압 상당의 전압을 인가하는 것이다. 저항 기억 소자에 전압을 인가하여 저항 변화층(300)을 소프트 브레이크다운(soft breakdown)시킴으로써, 저항 변화층(300) 중에 전도성 필라멘트(450)가 형성되고, 상술한 전도성 필라멘트(450)에 의해 저항 기억 특성이 발현되는 것이라 여겨지고 있다. 이때, 정방향 전압을 인가하여 저항 변화층(300) 내에 필라멘트 전류 경로를 생성시켜 저항 변화층(300)이 저항이 낮은 상태가 되게 하는 것이 셋(set) 동작이고 필라멘트 전류 경로가 생성된 저항이 낮은 상태가 셋(set) 상태이며, 상술한 정방향 전압이 셋 전압이다. 포밍 동작 시에 금속층(400)에서 금속 이온(430)들이 저항 변화층(300)으로 이동하기 위해 보다 많은 전압이 필요할 수 있다. 이후에 일어나는 셋 동작은 금속층(400)으로부터 추가적으로 주입되는 금속 이온(430)이 아닌 저항 변화층(300)에 존재하고 있는 금속 이온(미도시)들이 버퍼층(500)으로부터 주입된 전자와 결합하여 전도성 필라멘트(450)를 형성하게 된다. 리셋 동작 시에는 환원된 금속(470)으로 형성된 전도성 필라멘트(450)가 다시 소멸 상태가 되어서 금속 이온(미도시)이 저항 변화층(300) 내에서 흩어져 있는 상태가 된다. 따라서, 이렇게 흩어짐과 뭉침을 반복함에 따라서 저항 변화가 발생하게 된다. 따라서, 포밍 처리는 초기 단계에서 한번 행하면 좋고, 그 후에는 행할 필요가 없기 때문에, 공정 단축의 효과가 있다. 즉, 인가되는 바이어스에 따라 저항 변화층(300) 내부의 공공(vacancy)에 의하여 전도성 필라멘트(450)가 형성된다. 즉, 전도성 필라멘트(450)가 생성되면 저항 변화층(300) 내에서 전류 경로가 형성된다.
또한, 본 발명의 저항 변화 메모리 소자는 금속층(400)과 저항 변화층(300) 사이에 버퍼층(500)이 구비됨으로써, 셋 동작 시 금속층(400)의 금속 이온(430)이 저항 변화층(300)으로 과확산 되거나, 부족하게 확산되는 것을 방지하는 효과가 있다. 또한, 버퍼층(500)의 물질이 이온화되어 생성된 전자는 저항 변화층(300)으로 확산되고, 저항 변화층(300) 내에 금속층(400)으로부터 기확산된 금속 이온(미도시)과 결합하여 전도성 필라멘트(450)를 형성할 수 있다. 즉, 전도성 필라멘트(450)는 저항 변화층(300) 내에서 금속 이온(미도시)이 아닌 순수한 금속(470)으로 형성될 수 있다.
이때, 버퍼층(500)을 이루는 물질은 금속층(400)을 이루는 물질보다 산화환원 전위가 낮은 것일 수 있다. 원소의 산화환원 전위가 높을수록 비교적 환원되려는 성질이 강하다. 즉, 저항 변화층(300) 내의 금속 이온(미도시)은 버퍼층(500)에서 이온화된 전자와 강하게 결합하여 환원되려는 성질이 있다. 따라서, 본 발명의 전도성 필라멘트(450)가 금속(470)의 형태로 형성되게 하려면 일 예로 금속층(400)이 구리(0.34V)인 경우, 버퍼층(500)은 티타늄(-1.63V)인 것으로 채택될 수 있다.
금속층(400)의 산화환원 전위가 버퍼층(500)보다 높으면, 셋 동작 시 금속층(400)에서 이온화된 금속 이온(430)이 낮은 전위의 하부 전극(100)을 향해 이동하려 하고, 상대적으로 낮은 산화환원 전위를 가지는 버퍼층(500)의 금속은 이온화된 후, 전자가 저항 변화층(300)으로 확산된다. 이때, 저항 변화층(300) 내에서 금속 이온(미도시)과 전자(미도시)가 결합하여 순수한 금속(470)으로 환원된다. 결과적으로 전도성 필라멘트(450)는 저항 변화층(300) 내에서 순수한 금속(470)의 형태로 형성될 수 있다.
도 4c를 참조하면, 상부 전극(200) 및 하부 전극(100) 사이에 역방향 바이어스(bias)가 인가된다.
따라서, 필라멘트 전류 경로 소멸에 의하여 저항이 높은 상태가 된다. 또한, 다른 특정 전압을 인가하여 기생성된 필라멘트 전류 경로를 소멸시켜 저항 변화층(300)이 저항이 높은 상태가 되게 하는 것이 리셋(reset) 동작이고 필라멘트 전류 경로가 소멸된 저항이 높은 상태가 리셋(reset) 상태이며, 상술한 역방향 전압이 리셋 전압이다. 이때, 버퍼층(500)은 리셋 상태에서 저항 변화층(300) 내에 잔존하는 미량의 금속 이온(미도시)이 금속층(400)으로 돌아가는 것을 방지하는 효과가 있다.
예시적으로, 저항 변화층(300)이 셋(set) 상태인 경우 해당 저항 변화 메모리 소자에는 1이 저장된 것으로 인식될 수 있고, 저항 변화층(300)이 리셋(reset) 상태인 경우 해당 저항 변화 메모리 소자에는 0이 저장된 것으로 인식될 수 있다.
도 4d를 참조하면, 상부 전극(200) 및 하부 전극(100) 사이에 다시 정방향 바이어스(bias)가 인가된다. 이때, 상술한 리셋 상태에서 버퍼층(500)은 저항 변화층(300) 내에 잔존하는 미량의 금속 이온(미도시)이 금속층(400)으로 돌아가는 것을 방지하는 효과가 있다.
따라서, 포밍 처리 이후의 셋 동작에서는 새로운 전도성 필라멘트(450)가 형성되지 않고, 기형성된 전도성 필라멘트(450)가 다시 형성된다. 결과적으로, 전도성 필라멘트(450)의 형성 위치와 형성되는 양이 적절히 조절되기 때문에 소자는 낮은 산포 상태를 유지할 수 있어 안정된 동작 효율을 나타낸다. 이때, 전도성 필라멘트(450)는 순수한 금속(470)으로 형성된다.
도 5는 본 발명의 실시예에 따른 저항 변화 메모리 소자의 I-V 특성을 나타낸 그래프이다.
도 5를 참조하면, 초기 포밍(initial forming) 동작 때, 인가되는 전압은 이후의 반복적인 셋 동작 시에 인가되는 전압보다 높다는 것을 알 수 있다. 또한, 그래프 상단의 점들은 셋 동작 시에 저저항 상태로 되어 전류가 흐르는 것을 나타내고, 하단의 점들은 리셋 동작 시에 고저항 상태로 되어 상대적으로 미량의 전류가 흐르는 것을 나타낸다.
도 6은 본 발명의 실시예에 따른 저항 변화 메모리 소자의 데이터 보유 시간(retention time) 특성을 나타내는 그래프이다.
도 6을 참조하면, 85℃에서 104초까지 거의 일정한 값을 나타내는 바, 신뢰할만한 데이터 보유 특성을 확인할 수 있다. 이때, 저항비는 약 108의 값을 가지고, 기존의 버퍼층이 구비되지 않은 구조보다 더욱 견고한 전도성 필라멘트에 의해 고온에서도 분해되지 않기 때문에 우수한 정보 저장능력을 가질 수 있다.
이상, 본 발명의 상세한 설명에서는 구체적인 실시예에 관해서 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 당해 분야에서 통상의 지식을 가진 자에게 있어서 자명하다 할 것이다.
100 : 하부 전극
200 : 상부 전극
300 : 저항 변화층(금속산화물층)
400 : 금속층
430 : 금속 이온
450 : 전도성 필라멘트
470 : 금속
500 : 버퍼층

Claims (8)

  1. 상부 전극과 하부 전극 사이에 저항 변화층이 구비되고, 상기 상부 및 하부 전극에 극성이 서로 다른 전위를 인가함으로써, 가역적으로 상기 저항 변화층의 저항값이 변화하는 저항 변화 메모리 소자로서:
    상기 저항 변화층과 상기 상부 전극 사이에 배치되고, 상기 저항 변화층에 금속 이온을 공급하기 위한 금속층; 및
    상기 저항 변화층과 상기 금속층 사이에 배치되며, 상기 상부 전극 및 상기 하부 전극에 셋 전압을 인가하여 상기 저항 변화 메모리 소자의 셋 동작 시에 상기 저항 변화층 내의 잔존하는 상기 금속 이온을 환원시켜 전도성 필라멘트(filament)를 형성하도록 하는 버퍼층;을 포함하는
    저항 변화 메모리 소자.
  2. 제1항에 있어서, 상기 버퍼층은,
    초기 포밍(forming) 동작 시에 상기 금속층으로부터 상기 저항 변화층으로 이동하는 금속 이온의 일부분을 제한하는 것인,
    저항 변화 메모리 소자.
  3. 삭제
  4. 제1항에 있어서, 상기 버퍼층은,
    상기 상부 전극 및 상기 하부 전극에 리셋 전압을 인가하여 상기 저항 변화 메모리 소자의 리셋 동작 시에 상기 저항 변화층으로부터 상기 금속층으로 이동하는 상기 금속 이온의 일부분을 제한하는 것인,
    저항 변화 메모리 소자.
  5. 제4항에 있어서, 상기 버퍼층은,
    상기 금속층보다 산화환원 전위가 낮은 물질로 선택되는 것인 저항 변화 메모리 소자.
  6. 제5항에 있어서, 상기 버퍼층은,
    금속, 금속 산화물 또는 합금인 것인 저항 변화 메모리 소자.
  7. 제6항에 있어서,
    상기 버퍼층의 두께에 따라, 상기 소자의 산포도가 정해지는 것인 저항 변화 메모리 소자.
  8. 제7항에 있어서,
    상기 버퍼층의 두께는 0.01 내지 2nm인 것인 저항 변화 메모리 소자.
KR1020140024224A 2014-02-28 2014-02-28 저항 변화 메모리 소자 KR101520221B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140024224A KR101520221B1 (ko) 2014-02-28 2014-02-28 저항 변화 메모리 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140024224A KR101520221B1 (ko) 2014-02-28 2014-02-28 저항 변화 메모리 소자

Publications (1)

Publication Number Publication Date
KR101520221B1 true KR101520221B1 (ko) 2015-05-13

Family

ID=53394677

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140024224A KR101520221B1 (ko) 2014-02-28 2014-02-28 저항 변화 메모리 소자

Country Status (1)

Country Link
KR (1) KR101520221B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190070309A (ko) 2019-01-21 2019-06-20 한양대학교 산학협력단 저항 변화 메모리 소자 및 이의 스위칭 방법
KR20190110504A (ko) 2019-09-18 2019-09-30 한양대학교 산학협력단 저항 변화 메모리 소자 및 이의 스위칭 방법
US10535818B2 (en) 2017-07-07 2020-01-14 SK Hynix Inc. Resistance change memory device
CN111628075A (zh) * 2020-06-05 2020-09-04 福州大学 一种实现多值非挥发存储的方法
KR20230025162A (ko) * 2021-08-13 2023-02-21 한양대학교 산학협력단 구리 박막을 가지는 저항변화 메모리

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080050989A (ko) * 2006-12-04 2008-06-10 한국전자통신연구원 메모리 소자 및 그 제조방법
KR20100049824A (ko) * 2008-11-04 2010-05-13 삼성전자주식회사 저항 메모리 장치 및 그 제조 방법.
JP2011165883A (ja) * 2010-02-09 2011-08-25 Toshiba Corp 半導体記憶装置およびその製造方法
KR20130060089A (ko) * 2011-11-29 2013-06-07 에스케이하이닉스 주식회사 가변 저항체, 이를 이용한 비휘발성 메모리 장치 및 이들의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080050989A (ko) * 2006-12-04 2008-06-10 한국전자통신연구원 메모리 소자 및 그 제조방법
KR20100049824A (ko) * 2008-11-04 2010-05-13 삼성전자주식회사 저항 메모리 장치 및 그 제조 방법.
JP2011165883A (ja) * 2010-02-09 2011-08-25 Toshiba Corp 半導体記憶装置およびその製造方法
KR20130060089A (ko) * 2011-11-29 2013-06-07 에스케이하이닉스 주식회사 가변 저항체, 이를 이용한 비휘발성 메모리 장치 및 이들의 제조 방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10535818B2 (en) 2017-07-07 2020-01-14 SK Hynix Inc. Resistance change memory device
KR20190070309A (ko) 2019-01-21 2019-06-20 한양대학교 산학협력단 저항 변화 메모리 소자 및 이의 스위칭 방법
KR20190110504A (ko) 2019-09-18 2019-09-30 한양대학교 산학협력단 저항 변화 메모리 소자 및 이의 스위칭 방법
CN111628075A (zh) * 2020-06-05 2020-09-04 福州大学 一种实现多值非挥发存储的方法
CN111628075B (zh) * 2020-06-05 2023-09-26 福州大学 一种实现多值非挥发存储的方法
KR20230025162A (ko) * 2021-08-13 2023-02-21 한양대학교 산학협력단 구리 박막을 가지는 저항변화 메모리
KR102602937B1 (ko) * 2021-08-13 2023-11-15 한양대학교 산학협력단 구리 박막을 가지는 저항변화 메모리

Similar Documents

Publication Publication Date Title
JP5536039B2 (ja) 不揮発性抵抗スイッチングメモリ
US8525297B2 (en) Confinement techniques for non-volatile resistive-switching memories
KR101136870B1 (ko) 저항 기억 소자의 제조 방법
KR101520221B1 (ko) 저항 변화 메모리 소자
JP5796079B2 (ja) 長期耐久性メモリスタ用のデバイス構造
JP2012199336A (ja) 記憶素子および記憶装置
TWI497491B (zh) 記憶體元件及記憶體裝置
TWI542054B (zh) 記憶體元件，製造其之方法，及記憶體裝置
TWI451532B (zh) 記憶體元件及記憶體裝置
TW201143081A (en) Memory element and memory device
WO2013108593A1 (ja) 抵抗変化型不揮発性記憶装置の製造方法及び抵抗変化型不揮発性記憶装置
JP2010251352A (ja) 不揮発性記憶素子及びその製造方法
CN102376354A (zh) 存储元件和存储装置
KR101842759B1 (ko) 이중 저항변화층을 갖는 저항변화 메모리 및 이의 제조방법
KR102464065B1 (ko) 스위칭 소자, 이의 제조 방법, 스위칭 소자를 선택 소자로서 포함하는 저항 변화 메모리 장치
KR101521383B1 (ko) 비휘발성 저항 스위칭 메모리 소자
JPWO2012169195A1 (ja) 抵抗変化素子及びその製造方法
CN102403458A (zh) 存储元件和存储装置
US10312442B2 (en) Non-volatile memory devices, RRAM devices and methods for fabricating RRAM devices with magnesium oxide insulator layers
US20170243924A1 (en) Negative differential resistance (ndr) device based on fast diffusive metal atoms
US8546781B2 (en) Nitrogen doped aluminum oxide resistive random access memory
KR20190110504A (ko) 저항 변화 메모리 소자 및 이의 스위칭 방법
KR101570620B1 (ko) 저항변화 메모리 소자 및 그 제조방법
JP7255853B2 (ja) 非線形抵抗素子、スイッチング素子、および非線形抵抗素子の製造方法
US11245074B2 (en) Resistance random access memory and method for fabricating the same

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180406

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190319

Year of fee payment: 5