KR20100072525A - 비휘발성 기억 소자 및 그 형성방법 - Google Patents

비휘발성 기억 소자 및 그 형성방법 Download PDF

Info

Publication number
KR20100072525A
KR20100072525A KR1020080130956A KR20080130956A KR20100072525A KR 20100072525 A KR20100072525 A KR 20100072525A KR 1020080130956 A KR1020080130956 A KR 1020080130956A KR 20080130956 A KR20080130956 A KR 20080130956A KR 20100072525 A KR20100072525 A KR 20100072525A
Authority
KR
South Korea
Prior art keywords
diffusion barrier
memory device
oxide
nonvolatile memory
charge storage
Prior art date
Application number
KR1020080130956A
Other languages
English (en)
Inventor
최성율
정후영
유인규
조경익
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020080130956A priority Critical patent/KR20100072525A/ko
Priority to US12/479,640 priority patent/US20100155684A1/en
Publication of KR20100072525A publication Critical patent/KR20100072525A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/25Multistable switching devices, e.g. memristors based on bulk electronic defects, e.g. trapping of electrons
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/041Modification of switching materials after formation, e.g. doping
    • H10N70/043Modification of switching materials after formation, e.g. doping by implantation
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8836Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

비휘발성 기억 소자 및 그 형성방법을 제공한다. 기판, 상기 기판 상의 하부 전극, 상기 하부 전극 상의 공간 전하의 확산을 방지하는 확산 방지막, 상기 확산 방지막 상의 상기 공간 전하 제한 특성을 갖는 전하 저장막, 상기 전하 저장막 상의 상부 전극을 포함한다.
비휘발성 기억 소자, 확산 방지막, 금속 산화막, 전하 트랩, 리텐션

Description

비휘발성 기억 소자 및 그 형성방법{NON-VOLATILE MEMORY DEVICES AND METHOD OF FORMING THE SAME}
본 발명은 반도체 소자 및 그 형성방법에 관한 것으로, 보다 상세히는 비휘발성 기억 소자 및 그 형성 방법에 관한 것이다.
최근에 널리 사용되는 반도체 메모리 소자의 예로서는 디램(DRAM : Dynamic Random Access Memory), 에스램(SRAM : Static RAM), 플래시(flash) 메모리 등을 들 수 있다. 이러한 반도체 메모리 소자들은 휘발성(volatile) 메모리 소자와 비휘발성(non-volatile) 메모리 소자로 구분할 수 있다. 상기 휘발성 메모리 소자란 전원 공급이 중단되면 메모리 셀(cell)에 저장된 데이터(data)를 모두 상실하는 메모리 소자로 디램 및 에스램 등이 여기에 속한다. 이와는 달리, 상기 비휘발성 메모리 소자는 전원 공급이 중단될지라도 메모리 셀에 저장된 데이터를 그대로 유지하는 메모리 소자로 플래시 메모리 등이 여기에 속한다.
디지털 카메라, MP3 플레이어 및 휴대전화기 등에 데이터 저장용으로 사용되는 메모리 소자는, 전원 공급이 없는 상태에서도 데이터를 보관하기 위하여, 상기 비휘발성 메모리 소자, 특히 플래시 메모리가 주로 사용되고 있다. 그러나 상기 플 래시 메모리는 플로팅 게이트에 고전계로 전하를 축적하는 구조이므로 셀 구조가 복잡하여 고집적화의 장애 요인이 되고 있다. 이러한 새로운 차세대 반도체 메모리 소자로서는 강유전체 메모리 소자(Ferroelectric RAM: FRAM), 자기 메모리 소자(Magnetic RAM: MRAM), 상전이 메모리 소자(Phase-change RAM: PRAM), 저항 메모리 소자(Resistive RAM: RRAM) 등이 제안되어 왔다. 상기 저항 메모리 소자는 상부전극 및 하부 전극에 인가되는 프로그램 전압에 따라 저항이 변화된다. 상기 저항의 변화에 따라 데이터를 기록/삭제할 수 있다.
본 발명이 이루고자 하는 기술적 과제는 전하트랩의 확산을 방지하여 스위칭 사이클이 반복되어도 온/오프 전류비를 일정하게 유지할 수 있는 비휘발성 기억 소자를 제공하는 데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상술한 기술적 과제들을 해결하기 위한 비휘발성 기억 소자를 제공한다. 이 비휘발성 기억 소자는 기판, 상기 기판 상의 하부 전극, 상기 하부 전극 상의 공간 전하의 확산을 방지하는 확산 방지막, 상기 확산 방지막 상의 상기 공간 전하 제한 특성을 갖는 전하 저장막, 상기 전하 저장막 상의 상부 전극을 포함한다.
상술한 기술적 과제들을 해결하기 위한 비휘발성 기억 소자의 형성방법을 제공한다. 이 방법은 기판 상에 하부 전극을 형성하는 것, 상기 하부 전극 상에 공간전하의 확산을 방지하는 확산 방지막을 형성하는 것, 상기 확산 방지막 상에 상기 공간 전하 제한 특성을 갖는 전하 저장막을 형성하는 것 및 상기 전하 저장막 상에 상부 전극을 형성하는 것을 포함한다.
확산 방지막을 도입함으로써 우수한 리텐션(retention) 특성을 갖는 비휘발성 기억 소자를 제공한다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서, 도전성막, 반도체막, 또는 절연성막 등의 어떤 물질막이 다른 물질막 또는 기판"상"에 있다고 언급되는 경우에, 그 어떤 물질막은 다른 물질막 또는 기판상에 직접 형성될 수 있거나 또는 그들 사이에 또 다른 물질막이 개재될 수도 있다는 것을 의미한다. 또 본 명세서의 다양한 실시예들에서 제 1, 제 2, 제 3 등의 용어가 물질막 또는 공정 단계를 기술하기 위해서 사용되었지만, 이는 단지 어느 특정 물질막 또는 공정 단계를 다른 물질막 또는 다른 공정 단계와 구별시키기 위해서 사용되었을 뿐이며, 이 같은 용어들에 의해서 한정되어서는 안된다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
이하, 도면들을 참조하여 본 발명의 실시예에 따른 가변 저항 메모리 장치 및 그 제조 방법에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 비휘발성 기억 소자를 설명하기 위한 단 면도이다.
도 1을 참조하여, 기판(100), 상기 기판 상의 하부 전극(110), 상기 하부 전극(110) 상의 확산 방지막(120), 상기 확산 방지막(120) 상의 전하 저장막(130), 상기 전하 저장막(130) 상의 상부 전극(140)이 제공된다. 상기 확산 방지막(120)은 상기 전하 저장막(130)에 형성된 전하 트랩, 즉, 공간 전하가 상기 하부 전극(110)으로 확산되는 것을 방지할 수 있다. 그러나, 상기 확산 방지막(120)은 터널링을 제한할 수 있으므로 충분히 얇아야 한다. 일 실시예에서 상기 확산 방지막(120)은 두께가 1∼10nm일 수 있다. 상기 확산 방지막(120)은 유전막일 수 있다. 일 실시예에서 상기 확산 방지막(120)의 유전상수는 3∼10일 수 있다. 상기 확산 방지막(120)은, 예를 들면 산화 알루미늄 또는 산화 실리콘일 수 있다.
상기 확산 방지막(120) 상에 상기 전하 저장막(130)이 제공된다. 상기 전하 저장막(130)은 스위칭 저항 특성을 가진다. 상기 전하 저장막(130)은 산화티타늄, 산화지르코늄, 산화하프늄, 산화바나듐, 산화니오븀, 산화탄탈륨, 산화니켈, 산화납, ABO3 타입의 유전체 및 ABO3 타입 외의 페로브스카이트(perovskite) 구조를 갖는 물질 중 적어도 하나를 포함할 수 있다. 상기 ABO3 타입의 유전체는 LiNbO3, CaTiO3를 포함할 수 있다. 상기 전하 저장막(130)에 불순물 원소가 첨가될 수 있다. 상기 불순물 원소는 Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn, Zr, Hf, Nb, Ta, Pd 및 La 중 적어도 하나일 수 있다. 상기 전하 저장막(130)은 상기 상부 전극(140) 또는 상기 불순물 원소와 산화/환원 반응에 의해 전하 트랩, 즉, 공간전하를 형성할 수 있다. 따라서 상기 전하 저장막(130)은 공간 전하 제한 전류(Space Charge Limeted Current: SCLC) 특성을 가지고 공간 전하의 분포에 따라 고저항 상태(off)와 저저항 상태(on)로 상호 전환할 수 있는 비휘발성 메모리의 특성을 보일 수 있다. 상기 공간 전하 제한 전류는 상기 불순물 원소에 의해 제어될 수 있다.
도 2를 참조하여, 상기 확산 방지막(120)이 없는 비휘발성 기억 소자의 온/오프 상태의 데이터 유지(retention) 특성을 도시한다. 본 비교례에서 상기 하부 전극(110)과 상기 상부 전극(140)은 알루미늄(Al)으로 형성되고, 상기 전하 저장막(130)은 산화티타늄(TiO2)으로 형성되었다. 상기 확산 방지막(120)이 없는 경우 온/오프 스위칭 사이클이 반복됨에 따라 상기 전하 트랩의 확산에 의해 온/오프 전류비가 급격하게 감소함을 알 수 있다.
도 3과 도 4는 본 발명의 일 실시예에 따른 비휘발성 메모리 소자의 스위칭 특성을 설명하기 위한 그래프들이다. 본 실시예에서는 상기 하부 전극(110)은 금(Au)으로 형성되고, 상기 확산 방지막(120)은 산화 알루미늄(Al2O3)으로 형성되고, 상기 전하 저장막(130)은 산화티타늄(TiO2)으로 형성되고, 상기 상부 전극(140)은 알루미늄(Al)으로 형성되었다. 상기 확산 방지막(120)의 두께는 3nm이고, 상기 전하 저장막(130)의 두께는 10nm이었다.
도 3를 참조하여, 본 발명의 일 실시예에 따른 비휘발성 기억 소자의 logI - V 특성을 도시한다. 상기 비휘발성 기억 소자가 오프(off)된 상태에서 상기 상부 전극(140)에 Von ∼ -5V의 음전압이 인가되면 온(on)상태로 전환된다. 상기 온 상태 에서 상기 상부전극(140)에 Voff ∼ +5V의 전압을 인가하면 다시 상기 오프 상태로 전환된다. 이 과정은 반복될 수 있고, 상기 온/오프 상태는 전압이 인가되지 않은 상태에서도 유지될 수 있는 비휘발성을 갖는다. 상기 온 스위칭 전압(Von) 및 상기 오프 스위칭 전압(Voff)은 상기 전하 저장막(130) 및 상기 확산 방지막(120)의 두께를 변화시켜 조절할 수 있다.
도 4를 참조하여, 본 발명의 일 실시예에 따른 비휘발성 기억 소자의 온/오프 상태의 데이터 유지(retention) 특성을 도시한다. 도 4에 도시된 바와 같이, 본 발명의 일 실시예에서는 상기 확산 방지막(120)을 제공함으로써 온/오프 사이클이 반복되어도 온/오프 전류비를 일정하게 유지할 수 있다. 이에 반해 도 2에 도시된 비교예에서는 확산 방지막(120)이 없어 온/오프 스위칭 사이클이 반복됨에 따라 상기 전하 트랩의 확산에 의해 온/오프 전류비가 급격하게 감소함을 알 수 있다.
도 5 내지 도 8은 본 발명에 따른 비휘발성 기억 소자의 형성방법을 설명하기 위한 단면도들이다.
도 5를 참조하여, 상기 기판(100) 상에 상기 하부 전극(110)이 형성된다. 상기 기판(100)은 실리콘 표면을 가지는 임의의 반도체 근거 구조(semiconductor based structure)를 포함할 수 있다. 이와 같은 반도체 근거 구조는 실리콘, 절연막 상의 실리콘(SOI), 또는 반도체 구조에 지지되는 실리콘 에피탁시얼층을 의미할 수 있다. 상기 하부 전극(110)은 전이금속, 도전성 전이금속질화물, 및 도전성 삼원계 질화물 중에 선택된 적어도 하나로 형성할 수 있다. 본 발명의 일 실시예에 따르면 상기 하부 전극(110)은 금(Au)일 수 있다. 상기 하부 전극(110)은 물리적기상증착(Physical Vapor Deposition: PVD)에 의해 형성될 수 있다.
도 6를 참조하여, 상기 하부 전극막(110) 상에 상기 확산 방지막(120)이 형성된다. 일 실시예에서 상기 확산 방지막(120)은 두께가 1∼10nm일 수 있다. 상기 확산 방지막(120)은 유전막일 수 있다. 일 실시예에서 상기 확산 방지막(120)의 유전상수는 3∼10일 수 있다. 상기 확산 방지막(120)은, 예를 들면 산화 알루미늄 또는 산화 실리콘일 수 있다. 상기 확산 방지막(120)은 원자층증착(Atomic Layer Deposition: ALD)에 의해 형성될 수 있다.
도 7을 참조하여, 상기 확산 방지막(120) 상에 전하 저장막(130)이 형성된다. 상기 전하 저장막은 스퍼터링(Sputtering), 증발법(Evaporation), 원자층증착(ALD) 또는 화학적 기상 증착(Chemical Vapor Deposition: CVD)에 의해 형성될 수 있다. 상기 전하 저장막은 산화티타늄, 산화지르코늄, 산화하프늄, 산화바나듐, 산화니오븀, 산화탄탈륨, 산화니켈, 산화납, ABO3 타입의 유전체 및 ABO3 타입 외의 페로브스카이트(perovskite) 구조를 갖는 물질 중 적어도 하나를 포함할 수 있다. 상기 전하 저장막에 불순물 원소를 더 포함할 수 있다. 상기 불순물 원소는 상기 스퍼터링 시 타겟 물질로 함께 사용하여 첨가하거나, 상기 증발법에서 함께 증발 물질로 사용하여 첨가하거나, 이온 주입(Ion implantation)하여 첨가할 수 있다. 상기 불순물 원소는 Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn, Zr, Hf, Nb, Ta, Pd 및 La 중 적어도 하나를 포함할 수 있다. 도 8을 참조하여, 상기 전하 저장막(130) 상에 상기 상부 전극(140)이 형성된다. 상기 상부 전극(140)은 상기 하부 전극(110)과 같은 물질로 형성될 수 있다. 본 발명의 일 실시예에 따르면, 상기 상부 전극(140)은 알루미늄(Al)일 수 있다.
도 9는 본 발명의 일 실시예에 따른 가변 저항 기억 소자의 적용 예를 나타낸 메모리 시스템의 블록도이다.
도 9를 참조하면, 본 발명에 따른 메모리 시스템(1000)은 비휘발성 메모리 장치(예를 들어, RRAM; 1100) 및 메모리 컨트롤러(1200)로 구성되는 반도체 메모리 장치(1300), 시스템 버스(1450)에 전기적으로 연결된 중앙처리장치(1500), 사용자 인터페이스(1600), 전원 공급 장치(1700)를 포함한다.
비휘발성 메모리 장치(1100)에는 사용자 인터페이스(1600)를 통해서 제공되거나 중앙처리장치(1500)에 의해서 처리된 데이터가 메모리 컨트롤러(1200)를 통해 저장될 수 있다. 비휘발성 메모리 장치(1100)는 반도체 디스크 장치(SSD)로 구성될 수 있으며, 이 경우 메모리 시스템(1000)의 쓰기 속도가 획기적으로 빨라질 것이다.
비록 도면에는 도시되지 않았지만, 본 발명에 따른 메모리 시스템(1000)에는 응용 칩셋(Application Chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS), 모바일 디램 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
또한, 메모리 시스템(1000)은 PDA, 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 디지털 뮤직 플 레이어(digital music player), 메모리 카드(memory card), 또는 정보를 무선환경에서 송신 및/또는 수신할 수 있는 모든 소자에 적용될 수 있다.
나아가, 본 발명에 따른 비휘발성 메모리 장치 또는 메모리 시스템은 다양한 형태들의 패키지로 실장 될 수 있다. 예를 들면, 본 발명에 따른 비휘발성 메모리 장치 또는 메모리 시스템은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline Integrated Circuit(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline Package(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 방식으로 패키지화되어 실장될 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
도 1은 본 발명의 일 실시예에 따른 비휘발성 기억 소자의 단면도이다.
도 2는 확산방지막이 없는 경우의 비휘발성 기억 소자의 온/오프 상태의 데이터 유지 특성을 도시하는 그래프이다.
도 3는 본 발명의 일 실시예에 따른 비휘발성 기억 소자의 log I - V특성을 도시하는 그래프이다.
도 4는 본 발명의 일 실시예에 따른 비휘발성 기억 소자의 온/오프 상태의 데이터 유지 특성을 도시하는 그래프이다.
도 5 내지 도 8은 본 발명의 일 실시예에 따른 비휘발성 기억 소자의 형성방법을 설명하기 위한 단면도들이다.
도 9는 본 발명의 일 실시예에 따른 비휘발성 기억 소자의 적용 예를 나타낸 메모리 시스템의 블록도이다.
<도면의 주요 부분에 관한 부호의 설명>
100: 기판 110: 하부전극
120: 확산 방지막 130: 전하 저장막
140: 상부전극

Claims (10)

  1. 기판;
    상기 기판 상의 하부 전극;
    상기 하부 전극 상의 공간 전하의 확산을 방지하는 확산 방지막;
    상기 확산 방지막 상의 상기 공간 전하 제한 특성을 갖는 전하 저장막; 및
    상기 전하 저장막 상의 상부 전극을 포함하는 비휘발성 기억 소자.
  2. 제 1 항에 있어서, 상기 확산 방지막은 산화 알루미늄 또는 산화실리콘인 비휘발성 기억 소자.
  3. 제 1 항에 있어서, 상기 확산 방지막은 두께가 1∼10nm인 비휘발성 기억 소자.
  4. 제 1 항에 있어서, 상기 확산 방지막의 유전상수는 3∼10인 비휘발성 기억 소자.
  5. 제 1 항에 있어서, 상기 전하 저장막은 산화티타늄, 산화지르코늄, 산화하프늄, 산화바나듐, 산화니오븀, 산화탄탈륨, 산화니켈, 산화납, ABO3 타입의 유전체 및 ABO3 타입 외의 페로브스카이트(perovskite) 구조를 갖는 물질 중 적어도 하나를 포함하는 비휘발성 기억 소자.
  6. 제 5 항에 있어서, 상기 전하 저장막에 불순물 원소를 더 포함하는 비휘발성 기억 소자.
  7. 제 6 항에 있어서, 상기 불순물 원소는 Ti, V, Cr,Mn, Fe, Co, Ni, Cu, Zn, Zr, Hf, Nb, Ta, Pd 및 La 중 적어도 하나를 포함하는 비휘발성 기억 소자.
  8. 기판 상에 하부 전극을 형성하는 것;
    상기 하부 전극 상에 공간 전하의 확산을 방지하는 확산 방지막을 형성하는 것;
    상기 확산 방지막 상에 상기 공간 전하 제한 특성을 갖는 전하 저장막을 형성하는 것; 및
    상기 전하 저장막 상에 상부 전극을 형성하는 것을 포함하는 비휘발성 기억 소자의 형성 방법.
  9. 제 8 항에 있어서, 상기 전하 저장막에 불순물 원소를 추가하는 것을 더 포함하는 비휘발성 기억 소자의 형성 방법.
  10. 제 9 항에 있어서, 상기 불순물 원소의 추가는 스퍼터링, 증발법(Evaporation) 또는 이온 주입(Ion Implantation) 중 적어도 하나로 이루어지는 비휘발성 기억 소자의 형성 방법.
KR1020080130956A 2008-12-22 2008-12-22 비휘발성 기억 소자 및 그 형성방법 KR20100072525A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080130956A KR20100072525A (ko) 2008-12-22 2008-12-22 비휘발성 기억 소자 및 그 형성방법
US12/479,640 US20100155684A1 (en) 2008-12-22 2009-06-05 Non-volatile memory device and method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080130956A KR20100072525A (ko) 2008-12-22 2008-12-22 비휘발성 기억 소자 및 그 형성방법

Publications (1)

Publication Number Publication Date
KR20100072525A true KR20100072525A (ko) 2010-07-01

Family

ID=42264680

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080130956A KR20100072525A (ko) 2008-12-22 2008-12-22 비휘발성 기억 소자 및 그 형성방법

Country Status (2)

Country Link
US (1) US20100155684A1 (ko)
KR (1) KR20100072525A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8912518B2 (en) * 2012-11-08 2014-12-16 Intermolecular, Inc. Resistive random access memory cells having doped current limiting layers
CN103904212B (zh) * 2012-12-26 2016-08-10 华邦电子股份有限公司 非挥发性存储器
CN103296205A (zh) * 2013-07-01 2013-09-11 天津理工大学 一种低功耗阻变存储器及其制备方法
CN105951168B (zh) * 2016-05-20 2018-08-17 中山大学 大面积abx3型钙钛矿晶体薄膜生长方法及装置
CN106245114B (zh) * 2016-07-14 2019-03-05 陕西师范大学 一种在流动液相微反应体系中生长形状和厚度可控的超薄abx3钙钛矿单晶薄片的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6177351B1 (en) * 1997-12-24 2001-01-23 Texas Instruments Incorporated Method and structure for etching a thin film perovskite layer
DE102004046392A1 (de) * 2004-09-24 2006-04-06 Infineon Technologies Ag Halbleiterspeicher
US8093070B2 (en) * 2004-12-17 2012-01-10 Texas Instruments Incorporated Method for leakage reduction in fabrication of high-density FRAM arrays
US7960774B2 (en) * 2005-12-05 2011-06-14 Electronics And Telecommunications Research Institute Memory devices including dielectric thin film and method of manufacturing the same
KR100913395B1 (ko) * 2006-12-04 2009-08-21 한국전자통신연구원 메모리 소자 및 그 제조방법
US8629506B2 (en) * 2009-03-19 2014-01-14 International Business Machines Corporation Replacement gate CMOS

Also Published As

Publication number Publication date
US20100155684A1 (en) 2010-06-24

Similar Documents

Publication Publication Date Title
CN108369956B (zh) 铁电电容器、铁电场效应晶体管及在形成包含导电材料与铁电材料的电子组件时使用的方法
JP5859121B2 (ja) メモリセル構造
US9553264B2 (en) Memory cells and semiconductor structures including electrodes comprising a metal, and related methods
CN102648522B (zh) 非易失性存储元件及其制造方法、以及非易失性存储装置
TWI502780B (zh) 電阻式記憶體單元
US9343672B2 (en) Nonvolatile memory devices, nonvolatile memory cells and methods of manufacturing nonvolatile memory devices
US8637413B2 (en) Nonvolatile resistive memory element with a passivated switching layer
KR101535649B1 (ko) 가변저항 기억 소자 및 그 제조방법
US9853212B2 (en) Resistive switching in memory cells
US9178143B2 (en) Resistive memory structure
US8598010B2 (en) Methods of forming variable-resistance memory devices and devices formed thereby
CN104969374A (zh) 具有开关层和中间电极层的电阻开关器件及其形成方法
US20140097397A1 (en) Resistive memory device and memory apparatus and data processing system having the same
CN103370790A (zh) 非易失性存储装置及其制造方法
US9111858B2 (en) Non-volatile semiconductor memory device and method for manufacturing the same
KR20100072525A (ko) 비휘발성 기억 소자 및 그 형성방법
US20150137062A1 (en) Mimcaps with quantum wells as selector elements for crossbar memory arrays
TW201411814A (zh) 電阻式記憶胞、電阻式記憶陣列及其形成方法
US9035274B2 (en) Semiconductor device having a stack structure including a stoichiometric material and a non-stoichiometric material, and method for fabricating the same
US8581226B2 (en) Nonvolatile memory device
KR20100060323A (ko) 가변저항 메모리 장치 및 그 형성 방법
KR20110062908A (ko) 저항형 메모리 장치 및 그 제조 방법
US10497864B2 (en) Resistance change memory devices
US20230276624A1 (en) Electronic devices including pillars including a memory material, and related memory devices, systems, and methods
KR20200048751A (ko) 비선형 스위치 소자, 이의 제조 방법 및 이를 포함하는 비휘발성 메모리 소자

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application