JP5859121B2 - メモリセル構造 - Google Patents

メモリセル構造 Download PDF

Info

Publication number
JP5859121B2
JP5859121B2 JP2014519002A JP2014519002A JP5859121B2 JP 5859121 B2 JP5859121 B2 JP 5859121B2 JP 2014519002 A JP2014519002 A JP 2014519002A JP 2014519002 A JP2014519002 A JP 2014519002A JP 5859121 B2 JP5859121 B2 JP 5859121B2
Authority
JP
Japan
Prior art keywords
electrode
memory
memory cell
memory element
element material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014519002A
Other languages
English (en)
Other versions
JP2014523647A (ja
Inventor
イー． シルス，スコット
イー． シルス，スコット
Original Assignee
マイクロン テクノロジー， インク．
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク．, マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Publication of JP2014523647A publication Critical patent/JP2014523647A/ja
Application granted granted Critical
Publication of JP5859121B2 publication Critical patent/JP5859121B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Description

本開示は、半導体メモリデバイスおよび方法に一般に関し、より詳細には、メモリセル構造およびその形成方法に関する。
メモリデバイスは典型的には、コンピュータまたは他の電子デバイス内の内部の半導体集積回路として設けられることが多い。メモリには多数の異なる種類があり、例を挙げると、ランダムアクセスメモリ（ＲＡＭ）、リード−オンリーメモリ（ＲＯＭ）、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、同期型ダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）、フラッシュメモリ、相変化ランダムアクセスメモリ（ＰＣＲＡＭ）、スピントルク転写ランダムアクセスメモリ（ＳＴＴＲＡＭ）、抵抗ランダムアクセスメモリ（ＲＲＡＭ（登録商標））、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ；磁気ランダムアクセスメモリとも呼ばれる）、導電性橋絡ランダムアクセスメモリ（ＣＢＲＡＭ）などがある。
メモリデバイスは、高メモリ密度、高信頼性、および低い電力消費を必要とする広範囲の電子用途のための不揮発性メモリとして用いられる。不揮発性メモリは、例えば、パーソナルコンピュータ、ポータブルメモリスティック、ソリッドステートドライブ（ＳＳＤ）、パーソナルデジタルアシスタント（ＰＤＡ）、デジタルカメラ、セルラー電話、ポータブル音楽プレーヤ（例えば、ＭＰ３プレーヤ、ムービープレーヤ）、および他の電子デバイスにおいて用いられ得る。プログラムコードおよびシステムデータ（例えば、基本入力／出力システム（ＢＩＯＳ））は典型的には、不揮発性メモリデバイス内に保存される。
多数のメモリデバイス（例えば、ＲＲＡＭ、ＰＣＲＡＭ、ＭＲＡＭ、ＳＴＴＲＡＭおよびＣＢＲＡＭ）は、例えば二端子クロスポイントアーキテクチャとして編成されたメモリセルのアレイを含み得る。二端子クロスポイントアーキテクチャ内のメモリセルのアレイは、メモリセル材料間の平面を有する電極を含み得る。フィラメント型メモリデバイス（例えば、ＲＲＡＭおよび／またはＣＢＲＡＭ）の場合、電極平面からメモリセル材料上へと付加される電界が実質的に均一であるため、電極平面間のメモリセルの活性領域の位置が変動し得る。
メモリセルのアレイの一部を示すブロック図である。 本開示の１つ以上の実施形態によるメモリセルのアレイの一部を示す。 本開示の１つ以上の実施形態によるメモリセルのアレイの一部を示す。 本開示の１つ以上の実施形態によるメモリセルのアレイの一部を示す。 本開示の１つ以上の実施形態によるメモリセルのアレイの一部を示す。 本開示の１つ以上の実施形態によるメモリセルのアレイの一部を示す。
本開示は、メモリセル構造と、その形成方法とを含む。１つのこのようなメモリセルは、第１の電極および第２の電極を含む。第１の電極は、第１の電極の下面に対して９０度未満で角度付けされた側壁を有する。第２の電極は、第２の電極の電極接触部を含み、第１の電極の下面に対して９０度未満で角度付けされた側壁を含む。第２の電極は第１の電極上にあり、記憶素子が第１の電極と第２の電極の電極接触部との間に設けられる。
１つ以上の実施形態において、第１の電極の下面に対して９０度未満で角度付けされた側壁を有する第１の電極と、第１の電極の下面に対して９０度未満で角度付けされた側壁を有する第２の電極の電極接触部とを有するメモリセルのフィラメント核形成位置は、第１の電極の緩やかな先端と、第２の電極の電極接触部の点との間に局在し得る。
以下の本開示の詳細の記載において、添付の図面を参照する。これらの図面は本規制の一部を形成し、図面中、本開示の複数の実施形態を実行することが可能な様態を例示的に示す。これらの実施形態について、当業者が本開示の実施形態を実行することが可能なように充分に詳細に説明し、他の実施形態が利用可能であり、プロセス、電気的変更および／または構造的変更が本開示の範囲から逸脱することなく可能であることが理解される。
本明細書中用いられる「複数の」という用語は、当該物が１つ以上あることを示す。例えば、「複数のメモリデバイス」は、「１つ以上のメモリデバイス」を指し得る。さらに、本明細書中に用いられる指示語「Ｎ」および「Ｍ」は、特に図面中の参照符号について用いられる場合、指示されている特定の特徴が本開示の複数の実施形態において複数あり得ることを示す。
本明細書中の図において用いられる番号付与方法において、第１の桁（単数または複数）は図面番号を示し、残りの桁は図面中の要素またはコンポーネントを指す。類似の要素またはコンポーネントが異なる図間において用いられる場合、当該コンポーネントは類似の桁によって特定され得る。例えば、参照符号２０８は図２中の要素「０８」を指し得、類似の要素は図３中において参照符号「３０８」によって示され得る。理解されるように、本明細書中の多様な実施形態中に示す要素は、本開示の複数のさらなる実施形態が可能なように、追加、交換および／または除去が可能である。加えて、理解されるように、図中に記載の要素の比率および相対的大きさは、本開示の実施形態を例示することが意図され、限定的な意味としてとられるべきではない。
図１は、メモリセルのアレイ１００の一部を示すブロック図である。図１に示す例において、アレイ１００はクロスポイントアレイであり、第１の数の導電線１３０−０、１３０−１、．．．、１３０−Ｎ（例えば、アクセス線（本明細書中、ワード線とも呼ばれる））と、第２の数の導電線１２０−０、１２０−１、．．．、１２０−Ｍ（例えば、データ線（本明細書中、ビット線とも呼ばれる））とを含む。図示のように、ワード線１３０−０、１３０−１、．．．、１３０−Ｎは、相互に実質的に平行であり、ビット線１２０−０、１２０−１、．．．、１２０−Ｍに対して実質的に直交する。ビット線１２０−０、１２０−１、．．．、１２０−Ｍは、実質的に相互に平行である。しかし、実施形態はこれに限定されない。
アレイ１００のメモリセルは、メモリセル（例えば、図２、図３、図４Ａ、図４Ｂおよび図４Ｃに関連して説明するもの）であり得る。本例において、メモリセルは、ワード線１３０−０、１３０−１、．．．、１３０−Ｎおよびビット線１２０−０、１２０−１、．．．、１２０−Ｍの交差部それぞれに配置され、これらのメモリセルは、二端子アーキテクチャ内において機能し得る（例えば、特定のワード線１３０−０、１３０−１、．．．、１３０−Ｎおよびビット線１２０−０、１２０−１、．．．、１２０−Ｍは、メモリセルのための電極として機能し得る）。
メモリセルは、例えば、可変抵抗メモリセルであり得る（例えば、ＲＲＡＭセル、ＣＢＲＡＭセル、ＰＣＲＡＭセルおよび／またはＳＴＴ−ＲＡＭセルなどの種類のメモリセル）。記憶素子１２５は、記憶素子材料および／または選択デバイス（例えば、アクセスデバイス）を含み得る。記憶素子１２５の記憶素子材料部分は、メモリセルのプログラマブル部分を含み得る（例えば、複数の異なるデータ状態に対してプログラマブルな部分）。アクセスデバイスは、例えばダイオードまたは非オームデバイス（ＮＯＤ）であり得る。例えば、可変抵抗メモリセルにおいて、記憶素子に含まれ得るメモリセル部分の抵抗は、例えば付加されたプログラミング電圧および／または電流パルスに応答して、特定のデータ状態に対応する特定のレベルへプログラムすることができる。記憶素子に含まれ得る１つ以上の材料は、記憶素子の可変抵抗記憶素子材料部分を集合的に含む。例えば、これらの材料は、金属イオン源層、酸素ゲッタリングのうち少なくとも１つ（例えば、源層）、活性スイッチング層（例えば、固体電解質、カルコゲニド、遷移金属酸化物材料）または２つ以上の金属（例えば、遷移金属、アルカリ土類金属および／または希土類金属）との混合原子価酸化物のうち少なくとも１つを含み得る。実施形態は、メモリセルの記憶素子１２５に関連する特定の可変抵抗材料または材料に限定されない。例えば、可変抵抗材料は、多様なドープ材料または非ドープ材料によって形成されたカルコゲニドであり得る。記憶素子の形成のために用いることが可能な可変抵抗材料の他の例を挙げると、二成分金属酸化物材料、巨大磁気抵抗材料および／または多様なポリマー可変抵抗材料などがある。
動作時において、選択されたワード線１３０−０、１３０−１、．．．、１３０−Ｎおよびビット線１２０−０、１２０−１、．．．、１２０−Ｍを介して電圧（例えば、書き込み電圧）をメモリセル上に付加することにより、アレイ１００のメモリセルをプログラムすることができる。（例えば記憶素子の抵抗レベルの調節によって）メモリセルを特定のデータ状態に合わせてプログラムするように、メモリセル上の電圧パルスの幅および／または大きさを調節することができる。
感知動作（例えば、読み出し動作）を用いて、セルの接続先である選択されたワード線１３０−０、１３０−１、．．．、１３０−Ｎへ付加される特定の電圧に応答して例えば各メモリセルに対応するビット線１２０−０、１２０−１、．．．、１２０−Ｍ上の電流を感知することにより、メモリセルのデータ状態を決定することができる。感知動作は、選択されたセルのデータ状態を感知するために、非選択のワード線およびビット線を特定の電圧でバイアスすることを含み得る。
図２は、本開示の１つ以上の実施形態によるメモリセルのアレイの一部を示す。図２中のメモリセルのアレイは、図１に示すアレイ１００であり得る。図２に示すように、電極材料２０４は、基板材料２０１上に形成される。基板材料２０１は、多様な他の基板材料のうち半導体材料（例えばシリコン）であり得る。電極材料２０４は、多様な他の導電性材料のうち、導電性材料（例えば、銅および／またはタングステン）であり得る。電極材料２０４は、下部電極（例えば、導電線）であり得る（例えば、アクセス線（例えば、図１に示すワード線１３０−０〜１３０−Ｎまたはデータ線（例えば、ビット線１２０−０〜１２０−Ｍ））。電極材料２０４をエッチングすることにより、複数の谷部を内部に形成することができる。電極材料２０４中の谷部の形成は、等方性エッチングプロセス（例えば、プラズマエッチングおよび／またはウェットエッチングプロセス）を用いて行うことができる。電極材料２０４中の谷部は、例えば電極材料２０４の平面下面に対して９０°未満の角度で非垂直側壁を有する。１つ以上の実施形態において、側壁は、少なくとも１０度〜８０度の角度を持ち得る。１つ以上の実施形態において、側壁は、約３０度〜約６０度の角度を持ち得る。１つ以上の実施形態において、側壁は、実質的に非垂直の状態において凸状および／または凹状であり得る。実施形態は、電極２０４の側壁の特定の非垂直角度に限定されない。電極材料２０４内に谷部を形成するように電極材料２０４をエッチングすることによっても、電極２０４をお互いから離隔することができる。
１つ以上の実施形態において、電極材料２０４中の谷部を誘電材料（誘電体材料）２０２で充填することができる。誘電材料２０２は、多様な他の誘電材料のうち、誘電酸化物または窒化物であり得る（例えば、窒化ケイ素（Ｓｉ３Ｎ４）または酸化ケイ素（ＳｉＯｘ））。図２に示す例において、誘電材料２０２および電極材料２０４を平坦化することにより、誘電材料２０２および電極材料２０４の平面が形成される。電極材料２０４の表面を平坦化することにより、電極２０４の断面を台形断面形状にすることができ、電極２０４が電極２０４間の各谷部中に形成された誘電材料２０２によって分離される。図２中には図示していないが、電極２０４は、（例えば、ページ方向において）導電線を形成する。
１つ以上の実施形態において、記憶素子材料２０６は、誘電材料２０２および電極材料２０４の平坦表面上に形成され得る。電極材料２０４は、接触部２０７を含む。電極材料の接触部２０７は、記憶素子材料２０６と界面を形成しかつ接触し得る。記憶素子材料２０６は、蒸着プロセス（例えば、原子層蒸着（ＡＬＤ）および／または化学蒸着（ＣＶＤ））を用いて形成することができる。記憶素子材料２０６は、１つ以上の可変抵抗材料を含み得る（例えば、遷移金属酸化物材料またはペロブスカイト（例えば、２つ以上の金属（例えば、遷移金属、アルカリ土類金属および／または希土類金属）））。実施形態は、特定の可変抵抗材料に限定されない。
誘電材料２１２は、記憶素子材料２０６上に形成され得る。誘電材料２１２は、誘電酸化物または窒化物であり得る（例えば、窒化ケイ素（Ｓｉ３Ｎ４）または酸化ケイ素（ＳｉＯｘ））。材料２１２をエッチングして、内部に谷部を形成することができる。材料２１２中の谷部の形成は、等方性エッチングプロセス（例えば、プラズマエッチングおよび／またはウェットエッチングプロセス）を用いて行うことができる。エッチングプロセスは、記憶素子材料２０６をエッチダウンするエッチングプロセスであり得る。誘電材料２１２中の谷部の側壁は、非垂直である（例えば、基板の下部平面および／または電極材料２０４の下面）に対して９０°未満の角度で配置され、凸状および／または凹状であり得る。
図２に示すように、電極２０８の電極接触部２１０を、誘電材料２１２中に形成された谷部内に形成することができる。よって、電極２０８の電極接触部２１０の側壁は、誘電材料２１２内に形成された谷部の側壁によって規定される。電極２０８の電極接触部２１０は、蒸着プロセス（例えば、物理蒸着（ＰＶＤ）、ＣＶＤおよび／またはＡＬＤ）を介して形成することができる。実施形態は、特定の接触材料に限定されない。１つ以上の実施形態において、接触材料２１０は、電極材料２０８と同じ材料を含み得る。１つ以上の実施形態において、接触材料２１０は、電極材料２０８と異なる材料を含み得る。例えば、接触材料２１０は、金属イオン源材料であり得る（例えば、硫化銀および／または銅テルル化物）。電極材料２０８は、タングステンおよび／または銅であり得る。１つ以上の実施形態において、接触材料２１０および電極材料２０８は、異なる材料である。少なくとも１つの介在層（例えば、ＴａＮ）を２１０と２０８との間（図示せず）に設けることにより、接着および／または拡散障壁を提供することができる。
誘電材料２１２中に形成された谷部の残り部分（例えば、電極２０８の電極接触部２１０によって充填されていない部分）中に電極材料２０８を形成することにより、電極接触部２１０と接触することができる。電極材料２０８は、導電性材料であり得る（例えば、銅および／またはタングステン）。電極材料２０８は、上部電極であり得る（例えば、導電線（例えば、アクセス線（例えば、ワード線１３０−０〜１３０−Ｎ）またはデータ線（例えば、図１に示すビット線１２０−０〜１２０−Ｍ））。谷部中に形成された電極材料２０８および誘電材料２１２を例えばエッチバックにより平坦化することにより、誘電材料２１２中に形成された各谷部中の電極材料２０８を分離することができる。誘電材料２１２中に形成された谷部は、電極材料２０４中に形成された谷部に対して非平行な配向を有する（例えば、電極２０４および２０８は非平行となる）。１つ以上の実施形態において、電極２０４および２０８は直交する。
図２に示す実施形態によるメモリセルにより、先行メモリセル（例えば、ＣＢＲＡＭおよび／またはＲＲＡＭセル）と比較した場合のフィラメント核形成の位置の変動を低減させることができる。例えば、フィラメント核形成位置を、各電極２０４および各電極接触部２１０の点の緩やかな先端間に局在させることができる。すなわち、フィラメント核形成位置は、電極２０８の電極接触部２１０の点と、電極材料２０４の緩やかな先端との間に存在するため、フィラメント核形成位置が例えば２つの平面間のいずれかの位置に設けられるメモリセルの場合よりも変動が少なくなる。また、電極２０８の電極接触部２１０の点と、電極材料２０４の緩やかな先端とを記憶素子材料２０６中の電界に集中させることにより、図２中のメモリセルに関連する形成電圧が、平面電極を有するメモリセルの形成電圧よりも低くなる。
図３は、本開示の１つ以上の実施形態によるメモリセルのアレイの一部を示す。図３中のメモリセルのアレイは、アレイ（例えば、図１に示すアレイ１００）であり得る。図３に示すように、電極材料３０４は、基板３０１上に形成され得る。基板材料３０１は、多様な他の基板材料のうちシリコンなどの基板材料であり得る。電極材料３０４は、導電性材料であり得る（例えば、銅および／またはタングステン）。電極材料３０４は、下部電極（例えば、導電線（例えば、アクセス線（例えば、ワード線１３０−０〜１３０−Ｎ）またはデータ線（例えば、図１に示すビット線１２０−０〜１２０−Ｍ））であり得る。電極材料３０４をエッチングすることにより、内部に複数の谷部を形成することができる。電極材料３０４中の谷部は、一般的には等方性エッチングプロセス（例えば、プラズマエッチングおよび／またはウェットエッチングプロセス）を用いて形成することができる。電極材料３０４中の谷部は、（例えば、電極材料３０４の平面下面に対して９０°未満の角度において）非垂直側壁を有する。１つ以上の実施形態において、側壁の角度は、少なくとも１０度〜８０度であり得る。１つ以上の実施形態において、側壁の角度は、約３０度〜約６０度であり得る。実施形態は、電極３０４の側壁についての特定の非垂直角度に限定されない。電極材料３０４のエッチングにより内部に谷部を形成することにより、電極３０４もお互いから分離される。
１つ以上の実施形態において、電極材料３０４中の谷部は、誘電材料３０２によって充填され得る。誘電材料３０２は、多様な他の誘電材料のうち、誘電酸化物または窒化物であり得る（例えば、窒化ケイ素（Ｓｉ３Ｎ４）または酸化ケイ素（ＳｉＯｘ））。図３に示す例において、誘電材料３０２をエッチングすることにより、電極材料３０４の先端を露出させることができる。誘電材料３０２のエッチングは、例えば等方性エッチングプロセス（例えば、プラズマエッチングおよび／または物理的スパッタリング）を用いて行うことができる。エッチングプロセスは、選択的エッチングプロセスであり得、誘電材料３０２のみをエッチングする。電極材料３０４がエッチングされた結果、電極３０４の断面を三角断面形状とすることができる。電極材料３０４をエッチングすることは、電極材料３０４を三角形状断面に形成することを含み得る。電極材料の各実質的に三角形状の部分は、間の各谷部内に形成された誘電材料３０２によって分離される。図３中図示していないが、電極３０４は、導電線を例えばページ方向に形成する。
１つ以上の実施形態において、記憶素子材料３０６は、電極材料３０４および誘電材料３０２上に形成され得る。記憶素子材料３０６の形成は、蒸着プロセスを用いて行うことができる（例えば、原子層蒸着（ＡＬＤ）および／または化学蒸着（ＣＶＤ））。電極材料３０４は、接触部３０７を含む。電極材料の接触部３０７は、記憶素子材料３０６と界面を形成し得る。記憶素子材料３０６は、電極材料３０４の先端上に形成され、記憶素子材料３０６の形成に用いられるコンフォーマルプロセスにより、電極材料３０４の先端上に形成された先端を記憶素子材料３０６中に含めることができる。記憶素子材料３０６は、例えば、１つ以上の可変抵抗材料を含み得る（例えば、遷移金属酸化物材料またはカルコゲニド材料を含む固体電解質）。実施形態は、特定の可変抵抗材料に限定されない。
誘電材料３１２は、記憶素子材料３０６上に形成され得る。誘電材料３１２は、誘電酸化物または窒化物であり得る（例えば、窒化ケイ素（Ｓｉ３Ｎ４）または酸化ケイ素（ＳｉＯｘ））。誘電材料３１２をエッチングすることにより、誘電材料３１２の内部に谷部を形成することができる。誘電材料３１２中の谷部の形成は、等方性エッチングプロセスを用いて行うことができる（例えば、プラズマエッチングおよび／またはウェットエッチングプロセス）。エッチングプロセスは、選択的エッチングプロセスであり得、記憶素子材料３０６までエッチダウンを行う。誘電材料３１２中の谷部の側壁は、非垂直である（例えば、誘電材料３１２の下部平面および／または電極材料３０４の下面に対して９０°未満の角度で設けられる）。
図３に示すように、電極３０８の電極接触部３１０は、誘電材料３１２中に形成された谷部中に形成することができる。そのため、電極３０８の電極接触部３１０を、記憶素子材料３０６の先端上に形成することができる。記憶素子材料３０６の先端はサドルとして機能することができ、電極３０８の電極接触部３１０は先端上に形成される。電極３０８の電極接触部３１０の側壁は、誘電材料３１２中に形成された谷部の側壁によって規定される。電極接触材料の形成は、ＰＶＤ、ＣＶＤ、および／またはＡＬＤを用いて行うことができる。多様な実施形態において、電極３０８の電極接触部３１０は、ＰＶＤによって形成されたＣｕＴｅであり得る。しかし、実施形態は、特定の接触材料に限定されない。
電極材料３０８は、誘電材料３１２中に形成された谷部の残り部分（例えば、電極３０８の電極接触部３１０によって充填されていない部分）中に形成され得、これにより電極接触部３１０と接触する。電極材料３０８は、導電性材料であり得る（例えば、銅および／またはタングステン）。電極材料３０８は、上部電極であり得る（例えば、導電線（例えば、図１に示すアクセス線（例えば、ワード線１３０−０〜１３０−Ｎ）またはデータ線（例えば、ビット線１２０−０〜１２０−Ｍ））。谷部中に形成された電極材料３０８および誘電材料３１２を平坦化する（例えば、研磨および／またはエッチバックする）ことにより、誘電材料３１２中に形成された各谷部中の電極材料３０８を分離することができる。誘電材料３１２中に形成された谷部の配向は、電極材料３０４中に形成された谷部に対して直交し得る（例えば、電極３０４および３０８が直交する）。
図３に示す実施形態によるメモリセルにより、先行メモリセル（例えば、ＣＢＲＡＭおよび／またはＲＲＡＭセル）に対するフィラメント核形成位置の変動を低減させることができる。例えば、フィラメント核形成位置を、記憶素子材料３０６の先端上に形成された電極３０８の電極接触部３１０と電極材料３０４の先端との間に局在させることができる。すなわち、フィラメント核形成位置は、記憶素子材料３０６の先端に接続された電極３０８の電極接触部３１０と、電極材料３０４の先端との間に設けられ、その結果、フィラメント核形成位置が例えば２つの平面間にあるメモリセルの場合よりも変動が少なくなる。また、記憶素子材料３０６の先端へ接続された電極３０８の電極接触部３１０と、電極材料３０４の先端とを記憶素子材料３０６内の電界に集中させることにより、図３中のメモリセルのための形成電圧を、平面を含む電極を有するメモリセルに関連する形成電圧よりも低くすることができる。
図４Ａ〜図４Ｃは、本開示の１つ以上の実施形態によるメモリセルの一部を示す。図４Ａは、本開示の１つ以上の実施形態によるメモリセルの一部のブロック図である。図４Ａは、メモリセルの電極４０４を示す。電極４０４は、メモリセルの下部電極であり得る。複数の実施形態において、電極４０４は、サドル領域４０５を含む。サドル領域４０５は、電極４０４の表面から奥側に設けられた（例えば、サドル形状を有する）領域を含む。サドル領域４０５は、電極４０４のエッチングにより形成することができる。電極４０４のエッチングによりサドル領域４０５を形成することは、例えばプラズマエッチングプロセスおよび／またはウェット化学エッチングプロセスを用いて行うことができる。サドル領域４０５に含まれる表面は、電極４０４のエッチングされた部分の事前エッチングされた表面積よりも大きくすることができる。
図４Ｂは、本開示の１つ以上の実施形態によるメモリセルの一部のブロック図である。図４Ｂは、図４Ａの電極４０４であり、記憶素子材料４０６がサドル領域４０５中に形成されている。記憶素子材料４０６は均一の厚さであるため、図４Ａに関連して上述したエッチングプロセス時に規定されたサドル領域４０５の表面積上における電極４０４とのコンフォーマル接触が可能となる。サドル領域４０５の記憶素子材料４０６と接触している部分の表面積は、サドル領域の下側の電極４０４の下部の表面の表面積（これは、対応する平面クロスポイントデバイスの領域である）よりも大きい。サドル領域４０５の記憶素子材料４０６と接触している部分の界面面積は、記憶素子の突出面積設置面積よりも大きい。記憶素子の突出面積設置面積は、電極４０４の幅４１１を電極４０８の幅４１３と乗算することにより、規定することができる。
図４Ｃは、本開示の１つ以上の実施形態によるメモリセルの一部のブロック図である。図４Ｃにおいて、電極４０８が図示されている。電極４０８は上部電極であり得、図４Ｂに示す電極４０４のサドル領域４０５内に形成された材料４０６上に形成され得る。よって、電極４０８は、サドル領域４０５およびコンフォーマル記憶素子材料４０６上にコンフォーマルに形成される。よって、電極４０８は、逆サドル領域４０９を含む。電極４０８が電極４０４上へ配置されると、４０９の表面積は、記憶素子材料４０６の外側表面積と接触し得る。電極４０８は、電極４０８が電極４０４上に配置されたときに電極４０８の下面が電極４０４の上面の下側に来るように、構成することができる。記憶素子材料４０６の表面積は、サドル領域の下側の電極４０４の下部の表面の表面積（これは、平面デバイスの領域に対応する）よりも大きい。電極４０８を電極４０４および記憶素子材料４０６上に配置することで、電極４０８を電極４０４に対して非平行に配向させる。
図４Ａ〜図４Ｃに示す実施形態に従って形成されたメモリセルの場合、電極と記憶素子材料との間に接触のための平面領域が設けられたメモリセルと比較して、電極と記憶素子材料との間の接触表面積（例えば、電極４０４および４０８と記憶素子材料４０６との間の接触表面積）がより大きい。平面クロスポイントの場合と対照的に、メモリセル中において電極と記憶素子材料との間の接触表面積がサドルクロスポイントによってより大きくなるほど、面積分布型のスイッチング機構などを用いた所与の技術ノードおよびＲＲＡＭ（登録商標）デバイスにおいて、メモリセルからより高い信号対ノイズ比（例えば、感知マージン）を得ることができる。
＜結論＞
本開示は、メモリセル構造と、その形成方法とを含む。１つのこのようなメモリセルは、第１の電極の下面に対して９０度未満で角度付けされた側壁を有する第１の電極と、第２の電極の電極接触部を含む第２の電極とを含む。第２の電極は、第１の電極の下面に対して９０度未満で角度付けされた側壁を有する。第２の電極は第１の電極上にあり、第１の電極と、第２の電極の電極接触部との間に記憶素子が設けられる。
本明細書中において特定の実施形態について例示および記載してきたが、当業者であれば、記載の特定の実施形態の代わりに、同じ結果を達成するように計算された配置構成を用いることが可能であることを理解する。本開示は、本開示の複数の実施形態の適合例または改変例を網羅することを意図する。上記委細は例示的なものであり、限定的なものではないことが理解される。上記の実施形態および他の実施形態の組み合わせについては、当業者にとって明らかであるため、本明細書中において具体的に記載していない。本開示の複数の実施形態の範囲は、上記の構造および方法が用いられる用途を含む。よって、本開示の複数の実施形態の範囲は、添付の特許請求の範囲と、このような特許請求の範囲が権利を有する全ての均等物とに基づいて決定されるべきである。
上記の詳細な記載において、本開示を簡潔に示すため、いくつかの特徴をグループ化して単一の実施形態とした。本開示の方法は、本開示の開示の実施形態が各請求項中に明示的に記載された特徴よりも多数の特徴を用いなければならないとの意図を反映するものとして解釈されるべきではない。よって、以下の特許請求の範囲に記載されるように、発明の内容は、単一の開示の実施形態の全特徴よりも少数である。よって、以下の特許請求の範囲は、詳細な説明に採用され、各請求項は、別個の実施形態として独立して成立する。

Claims (14)

  1. その下面に対して９０度未満で角度付けされた側壁を有する第１の電極と、
    前記第１の電極上に配置されるとともに、前記第１の電極を反映して先端が上に凸部を有する記憶素子材料と、
    前記記憶素子材料上に配置されるとともに、前記記憶素子材料の前記凸部に対応した凹部を有する第２の電極と、
    を含み、前記第２の電極は前記第１の電極に対して非平行に配置される、メモリセル。
  2. 前記第１の電極に隣接して配置された第１の誘電体材料をさらに含み、さらに前記第１の誘電体材料上に前記記憶素子材料が配置される、請求項１に記載のメモリセル。
  3. 前記記憶素子材料上に配置され、前記第１の電極の下面に対して９０度未満で角度付けされた側面を有し、前記側面が前記第２の電極の側面とお互いに隣接する第２の誘電体材料を、さらに含む、請求項１〜２のいずれか１項に記載のメモリセル。
  4. 前記第２の電極は電極接触部を含み、前記電極接触部の材料は前記第２の電極の材料とは異なり、前記電極接触部は前記記憶素子材料の前記凸部に接する、請求項１〜３のいずれか１項に記載のメモリセル。
  5. 前記第１の電極は、台形の断面エリアおよび側壁を有する、請求項１〜４のいずれか１項に記載のメモリセル。
  6. 前記第１の電極の台形の断面エリアの上面は、前記第１の電極の電極接触部であり、前記記憶素子材料と接触する、請求項５に記載のメモリセル。
  7. 前記第１の電極の前記角度付けされた側壁が、前記第１の電極の前記下面に対して１０度〜８０度に角度付けされる、請求項１〜５のいずれか１項に記載のメモリセル。
  8. 前記第１の電極の前記角度付けされた側壁が、前記第１の電極の前記下面に対して３０度から６０度に角度付けされる、請求項１〜６のいずれか１項に記載のメモリセル。
  9. 前記第１の電極は、三角形の断面エリアおよび側壁を有する、請求項１〜４のうちいずれか１項に記載のメモリセル。
  10. 前記電極接触部の側壁は、前記記憶素子材料に向かって合流する、請求項４に記載のメモリセル。
  11. 前記記憶素子材料が、可変抵抗材料を含む、請求項１〜１０のいずれか１項に記載のメモリセル。
  12. 前記第１の電極が、下部電極導体線であり、ワード線またはビット線である、請求項１〜１１のいずれか１項に記載のメモリセル。
  13. 電極材料に対し、前記電極材料の下面に対して９０度未満に角度付けされた側壁をそれぞれが有するように第１の複数の谷部を形成することにより第１の電極を形成することと、
    第１の誘電体材料を前記第１の複数の谷部に前記第１の電極の先端部を露出させるように充填することと、
    前記第１の電極の先端部上に前記先端部の形状を反映した上に凸部を有する記憶素子材料を前記第１の電極上に形成するとともに、前記第１の誘電体材料上に前記記憶素子材料を形成することと、
    第２の誘電体材料を前記記憶素子材料上に形成することと、
    前記第２の誘電体材料に対し、前記第１の電極の前記下面に対して９０度未満に角度付けされた側壁をそれぞれが有するように第２の複数の谷部を形成し、前記記憶素子材料の凸部を露出させることと、
    前記第２の複数の谷部それぞれの底部に、前記記憶素子材料と接するとともに、前記記憶素子材料の前記凸部に対応した凹部を含むように電極接触部を形成することと、
    前記電極接触部により充填されていない前記第２の複数の谷部それぞれの部分に第２の電極を形成することと、
    を含む、メモリセルを形成する方法。
  14. 側壁にサドル形状部を有する第１の電極と、
    少なくとも前記サドル形状部を含む前記第１の電極上に配置された記憶素子材料と、
    前記サドル形状部に配置された前記記憶素子材料を覆うように配置された第２の電極と、
    を含み、前記第２の電極は前記第１の電極に対して非平行に配置される、メモリセル。
JP2014519002A 2011-07-01 2012-06-28 メモリセル構造 Active JP5859121B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/175,482 2011-07-01
US13/175,482 US8598562B2 (en) 2011-07-01 2011-07-01 Memory cell structures
PCT/US2012/044581 WO2013006363A2 (en) 2011-07-01 2012-06-28 Memory cell structures

Publications (2)

Publication Number Publication Date
JP2014523647A JP2014523647A (ja) 2014-09-11
JP5859121B2 true JP5859121B2 (ja) 2016-02-10

Family

ID=47389626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014519002A Active JP5859121B2 (ja) 2011-07-01 2012-06-28 メモリセル構造

Country Status (7)

Country Link
US (5) US8598562B2 (ja)
EP (1) EP2727147B1 (ja)
JP (1) JP5859121B2 (ja)
KR (1) KR101535763B1 (ja)
CN (1) CN103733339B (ja)
TW (1) TWI508250B (ja)
WO (1) WO2013006363A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180050089A (ko) * 2016-11-04 2018-05-14 한국과학기술연구원 신뢰성 있는 동작 지표, 소자 간 균일성 및 다중 레벨 데이터 저장 특성을 갖는 비휘발성 저항 변화 메모리 소자 및 이의 제조방법

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8598562B2 (en) 2011-07-01 2013-12-03 Micron Technology, Inc. Memory cell structures
US9000412B2 (en) * 2012-07-30 2015-04-07 Macronix International Co., Ltd. Switching device and operating method for the same and memory array
FR2998708B1 (fr) * 2012-11-27 2016-01-01 Commissariat Energie Atomique Dispositif electronique de type memoire
US9444040B2 (en) 2013-03-13 2016-09-13 Microchip Technology Incorporated Sidewall type memory cell
US9362496B2 (en) 2013-03-13 2016-06-07 Microchip Technology Incorporated Resistive memory cell with trench-shaped bottom electrode
CN103515534B (zh) * 2013-10-10 2015-05-13 北京大学 一种高一致性的阻变存储器及其制备方法
US9019754B1 (en) 2013-12-17 2015-04-28 Micron Technology, Inc. State determination in resistance variable memory
US9385313B2 (en) * 2014-02-19 2016-07-05 Microchip Technology Incorporated Resistive memory cell having a reduced conductive path area
US9269606B2 (en) 2014-02-19 2016-02-23 Microchip Technology Incorporated Spacer enabled active isolation for an integrated circuit device
US9412942B2 (en) 2014-02-19 2016-08-09 Microchip Technology Incorporated Resistive memory cell with bottom electrode having a sloped side wall
US10003021B2 (en) 2014-02-19 2018-06-19 Microchip Technology Incorporated Resistive memory cell with sloped bottom electrode
US9318702B2 (en) * 2014-02-19 2016-04-19 Microchip Technology Incorporated Resistive memory cell having a reduced conductive path area
US9425237B2 (en) 2014-03-11 2016-08-23 Crossbar, Inc. Selector device for two-terminal memory
US10211397B1 (en) * 2014-07-07 2019-02-19 Crossbar, Inc. Threshold voltage tuning for a volatile selection device
US9633724B2 (en) 2014-07-07 2017-04-25 Crossbar, Inc. Sensing a non-volatile memory device utilizing selector device holding characteristics
US10115819B2 (en) 2015-05-29 2018-10-30 Crossbar, Inc. Recessed high voltage metal oxide semiconductor transistor for RRAM cell
US9460788B2 (en) 2014-07-09 2016-10-04 Crossbar, Inc. Non-volatile memory cell utilizing volatile switching two terminal device and a MOS transistor
WO2016018313A1 (en) * 2014-07-30 2016-02-04 Hewlett-Packard Development Company, L.P. Apparatus having a memory cell and a shunt device
KR20160031903A (ko) * 2014-09-15 2016-03-23 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US20160104839A1 (en) * 2014-10-14 2016-04-14 Seoul National University R&Db Foundation Resistive random access memory device having nano-scale tip and nanowire, memory array using the same and fabrication method thereof
KR101623854B1 (ko) * 2014-10-14 2016-05-24 서울대학교산학협력단 나노 팁 구조를 갖는 저항성 메모리 소자 및 이를 이용한 메모리 어레이와 그 제조방법
EP3224875A1 (en) 2014-11-26 2017-10-04 Microchip Technology Incorporated Resistive memory cell having a spacer region for reduced conductive path area / enhanced electric field
US9397145B1 (en) 2015-05-14 2016-07-19 Micron Technology, Inc. Memory structures and related cross-point memory arrays, electronic systems, and methods of forming memory structures
KR102326547B1 (ko) * 2015-08-19 2021-11-15 삼성전자주식회사 자기 저항 메모리 장치 및 그 제조 방법
FR3041808B1 (fr) * 2015-09-30 2018-02-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de realisation d'une cellule memoire resistive
US20170133588A1 (en) * 2015-11-06 2017-05-11 HGST Netherlands B.V. Resistive ram cell with focused electric field
EP3539132A4 (en) * 2016-11-14 2019-11-27 Hefei Reliance Memory Limited SCHEME FOR INTEGRATING A RRAM METHOD AND CELL STRUCTURE WITH REDUCED MASKING OPERATIONS
US10096362B1 (en) 2017-03-24 2018-10-09 Crossbar, Inc. Switching block configuration bit comprising a non-volatile memory cell
CN108963070B (zh) * 2017-05-18 2021-12-31 中国科学院微电子研究所 一种阻变存储器及其制作方法
EP3676877A4 (en) 2017-08-31 2021-09-01 Micron Technology, Inc. SEMICONDUCTOR COMPONENTS, TRANSISTORS AND ASSOCIATED METHODS FOR CONTACTING METAL OXIDE SEMICONDUCTOR COMPONENTS
WO2019046629A1 (en) 2017-08-31 2019-03-07 Micron Technology, Inc. SEMICONDUCTOR DEVICES, HYBRID TRANSISTORS, AND ASSOCIATED METHODS
US10950663B2 (en) * 2018-04-24 2021-03-16 Micron Technology, Inc. Cross-point memory array and related fabrication techniques
US10467524B1 (en) 2018-06-06 2019-11-05 International Business Machines Corporation Three-terminal neuromorphic vertical sensing
JP2021129071A (ja) * 2020-02-17 2021-09-02 キオクシア株式会社 半導体記憶装置および半導体記憶装置の製造方法
US11711987B2 (en) 2020-08-31 2023-07-25 Micron Technology, Inc. Memory electrodes and formation thereof

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5107459A (en) 1990-04-20 1992-04-21 International Business Machines Corporation Stacked bit-line architecture for high density cross-point memory cell array
US6147395A (en) * 1996-10-02 2000-11-14 Micron Technology, Inc. Method for fabricating a small area of contact between electrodes
US6750079B2 (en) * 1999-03-25 2004-06-15 Ovonyx, Inc. Method for making programmable resistance memory element
US6800563B2 (en) * 2001-10-11 2004-10-05 Ovonyx, Inc. Forming tapered lower electrode phase-change memories
US6670628B2 (en) * 2002-04-04 2003-12-30 Hewlett-Packard Company, L.P. Low heat loss and small contact area composite electrode for a phase change media memory device
AU2003296988A1 (en) 2002-12-19 2004-07-29 Matrix Semiconductor, Inc An improved method for making high-density nonvolatile memory
US20040197947A1 (en) * 2003-04-07 2004-10-07 Fricke Peter J. Memory-cell filament electrodes and methods
US7001846B2 (en) 2003-05-20 2006-02-21 Sharp Laboratories Of America, Inc. High-density SOI cross-point memory array and method for fabricating same
JP4744788B2 (ja) * 2003-05-22 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7282757B2 (en) * 2003-10-20 2007-10-16 Taiwan Semiconductor Manufacturing Company, Ltd. MIM capacitor structure and method of manufacture
US7791141B2 (en) * 2004-07-09 2010-09-07 International Business Machines Corporation Field-enhanced programmable resistance memory cell
JP2006032729A (ja) * 2004-07-16 2006-02-02 Matsushita Electric Ind Co Ltd 不揮発性メモリとその製造方法
US7417245B2 (en) * 2005-11-02 2008-08-26 Infineon Technologies Ag Phase change memory having multilayer thermal insulation
US8013711B2 (en) * 2006-03-09 2011-09-06 Panasonic Corporation Variable resistance element, semiconductor device, and method for manufacturing variable resistance element
KR100782482B1 (ko) * 2006-05-19 2007-12-05 삼성전자주식회사 ＧｅＢｉＴｅ막을 상변화 물질막으로 채택하는 상변화 기억 셀, 이를 구비하는 상변화 기억소자, 이를 구비하는 전자 장치 및 그 제조방법
US8148223B2 (en) * 2006-05-22 2012-04-03 Taiwan Semiconductor Manufacturing Co., Ltd. 1T MIM memory for embedded ram application in soc
US8003972B2 (en) * 2006-08-30 2011-08-23 Micron Technology, Inc. Bottom electrode geometry for phase change memory
JP2008091601A (ja) * 2006-10-02 2008-04-17 Matsushita Electric Ind Co Ltd 不揮発性記憶素子およびその製造方法
KR100806034B1 (ko) * 2006-12-05 2008-02-26 동부일렉트로닉스 주식회사 Ｍｉｍ 캐패시터를 가지는 반도체 소자 및 그 제조방법
US7989251B2 (en) * 2007-05-14 2011-08-02 Micron Technology, Inc. Variable resistance memory device having reduced bottom contact area and method of forming the same
US7906368B2 (en) * 2007-06-29 2011-03-15 International Business Machines Corporation Phase change memory with tapered heater
JP5305711B2 (ja) * 2008-03-31 2013-10-02 株式会社東芝 不揮発性記憶装置及びその製造方法
JP5422231B2 (ja) 2008-08-13 2014-02-19 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
US7791925B2 (en) 2008-10-31 2010-09-07 Seagate Technology, Llc Structures for resistive random access memory cells
US20100109085A1 (en) 2008-11-05 2010-05-06 Seagate Technology Llc Memory device design
US8097870B2 (en) * 2008-11-05 2012-01-17 Seagate Technology Llc Memory cell with alignment structure
EP2202816B1 (en) 2008-12-24 2012-06-20 Imec Method for manufacturing a resistive switching memory device
KR20100074545A (ko) 2008-12-24 2010-07-02 주식회사 하이닉스반도체 저항성 메모리 장치 및 그 제조방법
US8431921B2 (en) 2009-01-13 2013-04-30 Hewlett-Packard Development Company, L.P. Memristor having a triangular shaped electrode
US8283649B2 (en) 2009-07-28 2012-10-09 Hewlett-Packard Development Company, L.P. Memristor with a non-planar substrate
US20110084248A1 (en) 2009-10-13 2011-04-14 Nanya Technology Corporation Cross point memory array devices
JP2011146632A (ja) * 2010-01-18 2011-07-28 Toshiba Corp 不揮発性記憶装置及びその製造方法
US8598562B2 (en) * 2011-07-01 2013-12-03 Micron Technology, Inc. Memory cell structures

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180050089A (ko) * 2016-11-04 2018-05-14 한국과학기술연구원 신뢰성 있는 동작 지표, 소자 간 균일성 및 다중 레벨 데이터 저장 특성을 갖는 비휘발성 저항 변화 메모리 소자 및 이의 제조방법
KR101907039B1 (ko) * 2016-11-04 2018-12-05 한국과학기술연구원 신뢰성 있는 동작 지표, 소자 간 균일성 및 다중 레벨 데이터 저장 특성을 갖는 비휘발성 저항 변화 메모리 소자 및 이의 제조방법

Also Published As

Publication number Publication date
US20150200364A1 (en) 2015-07-16
US20180006218A1 (en) 2018-01-04
US20130001501A1 (en) 2013-01-03
US9755144B2 (en) 2017-09-05
US20140138608A1 (en) 2014-05-22
EP2727147B1 (en) 2016-09-07
WO2013006363A2 (en) 2013-01-10
US8598562B2 (en) 2013-12-03
TW201306220A (zh) 2013-02-01
KR101535763B1 (ko) 2015-07-09
WO2013006363A3 (en) 2013-04-18
US9385315B2 (en) 2016-07-05
US10608178B2 (en) 2020-03-31
EP2727147A4 (en) 2015-03-25
EP2727147A2 (en) 2014-05-07
CN103733339B (zh) 2016-08-24
KR20140040830A (ko) 2014-04-03
JP2014523647A (ja) 2014-09-11
US20160276587A1 (en) 2016-09-22
TWI508250B (zh) 2015-11-11
CN103733339A (zh) 2014-04-16
US9070874B2 (en) 2015-06-30

Similar Documents

Publication Publication Date Title
JP5859121B2 (ja) メモリセル構造
US20200343449A1 (en) Memory cell structures
US9773844B2 (en) Memory cell array structures and methods of forming the same
JP2022515133A (ja) ３次元メモリアレイ
US9406880B2 (en) Resistive memory having confined filament formation
US8716059B2 (en) Combined conductive plug/conductive line memory arrays and methods of forming the same
CN110800120B (zh) 具有电阻器的存储器单元及其形成

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150423

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20151026

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151215

R150 Certificate of patent or registration of utility model

Ref document number: 5859121

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250