JP5305711B2 - 不揮発性記憶装置及びその製造方法 - Google Patents
不揮発性記憶装置及びその製造方法 Download PDFInfo
- Publication number
- JP5305711B2 JP5305711B2 JP2008094372A JP2008094372A JP5305711B2 JP 5305711 B2 JP5305711 B2 JP 5305711B2 JP 2008094372 A JP2008094372 A JP 2008094372A JP 2008094372 A JP2008094372 A JP 2008094372A JP 5305711 B2 JP5305711 B2 JP 5305711B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- insulating layer
- electrodes
- memory device
- inter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 40
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims description 33
- 230000008859 change Effects 0.000 claims description 9
- 229910000314 transition metal oxide Inorganic materials 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 4
- 230000007704 transition Effects 0.000 claims description 4
- 230000005611 electricity Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 74
- 230000005684 electric field Effects 0.000 description 10
- 238000005530 etching Methods 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 9
- 210000004027 cell Anatomy 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000012782 phase change material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910000480 nickel oxide Inorganic materials 0.000 description 1
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/10—Phase change RAM [PCRAM, PRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
- H10B63/22—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the metal-insulator-metal type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Description
本発明は、不揮発性記憶装置及びその製造方法に関する。
不揮発性記憶装置として多用されているフラッシュメモリは、集積度の向上に対して限界があるとされている。フラッシュメモリより高集積度の、いわゆる４Ｆ２の素子面積が可能な不揮発性記憶装置として、例えば電気抵抗が可変の記憶部を２枚の電極に挟んだ構成の、クロスポイント型不揮発性記憶装置が注目されている。特許文献１には、このクロスポイント型不揮発性記憶装置において、対向する電極の少なくとも一方に突起等の電界集中部を設け、消費電力及びクロストークを低減する技術が開示されている。
しかし、この方法では、電極の上のみに、例えば、円錐台形状や半楕円形状の独立した突起を設けるので、工程が複雑であった。また、独立した突起を設けるので、製造工程における位置ずれ等に起因して、上下電極上の突起の位置が一定でなく、結果として上下電極間に発生する電界のばらつきが大きく、安定した動作がし難い。
特開２００６−３２７２８号公報
しかし、この方法では、電極の上のみに、例えば、円錐台形状や半楕円形状の独立した突起を設けるので、工程が複雑であった。また、独立した突起を設けるので、製造工程における位置ずれ等に起因して、上下電極上の突起の位置が一定でなく、結果として上下電極間に発生する電界のばらつきが大きく、安定した動作がし難い。
本発明の目的は、クロストークの発生を抑制し、製造が容易で、安定した動作が実現できる不揮発性記憶装置及びその製造方法を提供することにある。
本発明の一態様によれば、基板と、前記基板上に在って、第１の方向に延在する複数の第１電極と、前記複数の第１電極の間に設けられた第１電極間絶縁層と、前記第１の方向と３次元的に交差する第２の方向に延在し、前記複数の第１電極に対向して設けられた複数の第２電極と、前記複数の第２電極の間に設けられた第２電極間絶縁層と、前記第１電極と前記第２電極との間に設けられた記憶部と、前記第１電極及び前記第１電極間絶縁層と、前記記憶部と、の間、及び、前記第２電極及び前記第２電極間絶縁層と、前記記憶部と、の間、の少なくともいずれかに設けられた導電性の第１の凸部と、を備えたことを特徴とする不揮発性記憶装置が提供される。
また、本発明の他の一態様によれば、基板上に第１の方向に延在する複数の第１電極と、前記複数の第１電極の間に設けられた第１電極間絶縁層と、を形成し、前記複数の第１電極と前記第１電極間絶縁層との上に、前記複数の第１電極及び前記第１電極間絶縁層を連続的に覆う、遷移金属酸化物を用いた電気抵抗変化素子または相転移型材料を用いた相変化素子の記憶部を形成し、前記記憶部の上に、前記第１の方向と３次元的に交差する第２の方向に延在する複数の第２電極と、前記複数の第２電極の間に設けられた第２電極間絶縁層と、を形成する不揮発性記憶装置の製造方法であって、前記複数の第１電極及び前記第１電極間絶縁層と、前記記憶部と、の間に、前記第１電極と前記第１電極間絶縁層とにわたって導電性の凸部を形成することを特徴とする不揮発性記憶装置の製造方法が提供される。
また、本発明の他の一態様によれば、基板上に第１の方向に延在する複数の第１電極と、前記複数の第１電極の間に設けられた第１電極間絶縁層と、を形成し、前記複数の第１電極と前記第１電極間絶縁層との上に、前記複数の第１電極及び前記第１電極間絶縁層を連続的に覆う、遷移金属酸化物を用いた電気抵抗変化素子または相転移型材料を用いた相変化素子の記憶部を形成し、前記記憶部の上に、前記第１の方向と３次元的に交差する第２の方向に延在する複数の第２電極と、前記複数の第２電極の間に設けられた第２電極間絶縁層と、を形成する不揮発性記憶装置の製造方法であって、前記複数の第２電極及び前記第２電極間絶縁層と、前記記憶部と、の間に、前記第２電極と前記第２電極間絶縁層とにわたって導電性の凸部を形成することを特徴とする不揮発性記憶装置の製造方法が提供される。
本発明によれば、クロストークの発生を抑制し、製造が容易で、安定した動作が実現できる不揮発性記憶装置及びその製造方法が提供される。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
（第１の実施の形態）
図１は、本発明の第１の実施形態に係る不揮発性記憶装置の構成を例示する模式断面図である。
図２は、本発明の第１の実施形態に係る不揮発性記憶装置の構成を例示する模式図である。
なお、本願明細書と図２以降の各図については、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施の形態）
図１は、本発明の第１の実施形態に係る不揮発性記憶装置の構成を例示する模式断面図である。
図２は、本発明の第１の実施形態に係る不揮発性記憶装置の構成を例示する模式図である。
なお、本願明細書と図２以降の各図については、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図２（ａ）、（ｂ）は、本発明の第１の実施形態に係る不揮発性記憶装置の構成を例示する、それぞれ、模式的斜視図及び模式的透過平面図であり、図１（ａ）は、図２のＡ−Ａ線断面図、図１（ｂ）は、図２のＢ−Ｂ線断面図である。
図１、図２に表したように、本発明の第１の実施形態に係る不揮発性記憶装置１０は、基板１０５の主面１０６の上に設けられた複数の下側電極（第１電極）１３０と、下側電極１３０と対向して設けられた複数の上側電極（第２電極）２３０と、下側電極１３０と上側電極２３０との間に設けられた記憶部３００と、を備えている。下側電極１３０は第１の方向、すなわちＸ軸方向に延在し、上側電極２３０は、第１の方向（Ｘ軸方向）と３次元的に交差する（非平行の）第２の方向、すなわちＹ軸方向に延在する。なお、Ｘ軸とＹ軸とに直交する軸をＺ軸とする。
図１、図２に表したように、本発明の第１の実施形態に係る不揮発性記憶装置１０は、基板１０５の主面１０６の上に設けられた複数の下側電極（第１電極）１３０と、下側電極１３０と対向して設けられた複数の上側電極（第２電極）２３０と、下側電極１３０と上側電極２３０との間に設けられた記憶部３００と、を備えている。下側電極１３０は第１の方向、すなわちＸ軸方向に延在し、上側電極２３０は、第１の方向（Ｘ軸方向）と３次元的に交差する（非平行の）第２の方向、すなわちＹ軸方向に延在する。なお、Ｘ軸とＹ軸とに直交する軸をＺ軸とする。
そして、複数の下側電極１３０の間には、下側電極間絶縁層（第１電極間絶縁層）１９１が設けられている。そして、複数の上側電極２３０の間には、上側電極間絶縁層（第２電極間絶縁層）１９２が設けられている。
そして、不揮発性記憶装置１０は、下側電極１３０及び下側電極間絶縁層１９１と、上側電極２３０と、の間に設けられた凸部４１０をさらに備えている。すなわち、本具体例では、凸部４１０は、下側電極１３０と下側電極環絶縁層１９１との上に設けられている。
そして、不揮発性記憶装置１０は、下側電極１３０及び下側電極間絶縁層１９１と、上側電極２３０と、の間に設けられた凸部４１０をさらに備えている。すなわち、本具体例では、凸部４１０は、下側電極１３０と下側電極環絶縁層１９１との上に設けられている。
基板１０５には、例えばシリコン基板を用いることができ、このシリコン基板の上には、不揮発性記憶装置を駆動する駆動回路を設けることもできる。
また、記憶部３００としては、例えば、印加する電圧によって電気抵抗値が変化する、酸化ニッケル（ＮｉＯｘ）、酸化チタン（ＴｉＯｘ）、ＺｎＭｎ２Ｏ４、ＺｎＦｅ２Ｏ４、ＭｎＯｘ、ＰｒｘＣａ１−ｘＭｎＯ３等の他、各種の遷移金属酸化物等を用いることができる。また、相転移型材料を用いることができる。
また、下側電極１３０、及び、上側電極２３０には、例えば、タングステン、タングステンシリサイド、アルミニウム、銅等を用いることができる。
なお、下側電極１３０をビット線（ＢＬ）、上側電極２３０をワード線（ＷＬ）と言う。ただし、下側電極１３０をワード線（ＷＬ）、上側電極２３０をビット線（ＢＬ）としても良い。
また、記憶部３００としては、例えば、印加する電圧によって電気抵抗値が変化する、酸化ニッケル（ＮｉＯｘ）、酸化チタン（ＴｉＯｘ）、ＺｎＭｎ２Ｏ４、ＺｎＦｅ２Ｏ４、ＭｎＯｘ、ＰｒｘＣａ１−ｘＭｎＯ３等の他、各種の遷移金属酸化物等を用いることができる。また、相転移型材料を用いることができる。
また、下側電極１３０、及び、上側電極２３０には、例えば、タングステン、タングステンシリサイド、アルミニウム、銅等を用いることができる。
なお、下側電極１３０をビット線（ＢＬ）、上側電極２３０をワード線（ＷＬ）と言う。ただし、下側電極１３０をワード線（ＷＬ）、上側電極２３０をビット線（ＢＬ）としても良い。
不揮発性記憶装置１０において、下側電極１３０に与える電位と上側電極２３０に与える電位の組み合わせによって、各記憶部３００に印加される電圧が変化し、その時の記憶部３００の特性によって、情報を記憶することができる。この時、記憶部３００に印加される電圧の極性に方向性を持たせるために、例えば整流特性を有する整流素子部３２０を設けることができる。整流素子部３２０には、例えば、ＰＩＮダイオードやＭＩＭ（Metal-Insulator-Metal)素子などを用いることができる。
なお、図１、図２では、整流素子部３２０が、下側電極１３０と記憶部３００の間に設けられている例を示しているが、整流素子部３２０は、上側電極２３０と記憶部３００の間に設けても良い。また、整流素子部３２０は、下側電極１３０と上側電極２３０とが対向する領域以外の領域に設けても良い。
なお、図１、図２では、整流素子部３２０が、下側電極１３０と記憶部３００の間に設けられている例を示しているが、整流素子部３２０は、上側電極２３０と記憶部３００の間に設けても良い。また、整流素子部３２０は、下側電極１３０と上側電極２３０とが対向する領域以外の領域に設けても良い。
また、不揮発性記憶装置１０において、下側電極１３０と整流素子部３２０との間、整流素子部３２０と記憶部３００との間、記憶部３００と上側電極２３０との間のそれぞれに、図示しないバリアメタル層を設けることもできる。バリアメタル層としては、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）等を用いることができる。
下側電極間絶縁層１９１及び上側電極間絶縁層１９２には、例えば、酸化シリコン膜、窒化シリコン膜、窒化アルミニウム膜等を用いることができる。
下側電極１３０と下側電極間絶縁層１９１との上に設けられた凸部４１０は、例えば、下側電極１３０を所定形状に形成した後、その上に、下側電極間絶縁層１９１となる膜を成膜した後、化学機械研磨（：Chemical Mechanical Polishing）によって平坦化した後、金属をごく薄く成膜し、微小な粒状の凸部４１０を形成することによって得られる。この他、下側電極１３０と下側電極間絶縁層１９１との上に導電性の凸部４１０が形成できる方法であれば何も用いても良い。
下側電極１３０と下側電極間絶縁層１９１との上に設けられた凸部４１０は、例えば、下側電極１３０を所定形状に形成した後、その上に、下側電極間絶縁層１９１となる膜を成膜した後、化学機械研磨（：Chemical Mechanical Polishing）によって平坦化した後、金属をごく薄く成膜し、微小な粒状の凸部４１０を形成することによって得られる。この他、下側電極１３０と下側電極間絶縁層１９１との上に導電性の凸部４１０が形成できる方法であれば何も用いても良い。
本実施形態に係る不揮発性記憶装置１０においては、下側電極１３０と下側電極間絶縁層１９１との上に凸部４１０が設けられている。これにより、下側電極１３０と上側電極２３０との間に電界を集中させることができる。すなわち、下側電極１３０と上側電極２３０とが３次元的に交差する部分の記憶部３００は、１つの記憶セル３５０となるが、この記憶セル３５０ごとに凸部４１０によって電界を集中させる。これにより、記憶部３００が、各記憶セルごとにパターニングしない連続した層構造を有する場合においても、クロストークの発生を抑制できる。
そして、凸部４１０は、下側電極１３０の上だけではなく、下側電極１３０と同じ平面にある下側電極間絶縁層１９１の上にも設けられる。すなわち、下側電極１３０の上のみに選択的に設けるのではなく、下側電極１３０と下側電極間絶縁層１９１との上にランダムに設けることができる。このため、製造が容易である。また、凸部４１０はランダムに設ければ良いので、製造工程中の各層の位置合わせずれの影響を受けず、安定して電界集中部を下側電極１３０と上側電極２３０との間に形成することが可能である。
そして、凸部４１０は、下側電極１３０の上だけではなく、下側電極１３０と同じ平面にある下側電極間絶縁層１９１の上にも設けられる。すなわち、下側電極１３０の上のみに選択的に設けるのではなく、下側電極１３０と下側電極間絶縁層１９１との上にランダムに設けることができる。このため、製造が容易である。また、凸部４１０はランダムに設ければ良いので、製造工程中の各層の位置合わせずれの影響を受けず、安定して電界集中部を下側電極１３０と上側電極２３０との間に形成することが可能である。
これにより、本実施形態に係る不揮発性記憶装置１０により、クロストークの発生を抑制し、製造が容易で、安定した動作が実現できる不揮発性記憶装置を提供することができる。
（第１の比較例）
図３は、第１の比較例の不揮発性記憶装置の構成を例示する模式断面図である。
図３に表したように、第１の比較例の不揮発性記憶装置９０は、図１、図２に例示した本実施形態に係る不揮発性記憶装置１０に対して、凸部４１０を設けない構造を有している。
このため、第１の比較例の不揮発性記憶装置９０では、各記憶セル３５０は、隣接するセルからの電界のクロストークの影響を受け、適正な動作ができない。
図３は、第１の比較例の不揮発性記憶装置の構成を例示する模式断面図である。
図３に表したように、第１の比較例の不揮発性記憶装置９０は、図１、図２に例示した本実施形態に係る不揮発性記憶装置１０に対して、凸部４１０を設けない構造を有している。
このため、第１の比較例の不揮発性記憶装置９０では、各記憶セル３５０は、隣接するセルからの電界のクロストークの影響を受け、適正な動作ができない。
（第２の比較例）
図４は、第２の比較例の不揮発性記憶装置の構成を例示する模式断面図である。
図４に表したように、第２の比較例の不揮発性記憶装置９１は、図１、図２に例示した本実施形態に係る不揮発性記憶装置１０に対して、下側電極１３０の上に凸部４１９が、上側電極２３０の下に凸部４２９が設けられ、下側電極間絶縁層１９１及び上側電極間絶縁層１９２の下には設けられていない。特許文献１に開示されているこの構造では、凸部４１９及び凸部４２９を電極部分のみに選択的に設けるので、凸部４１９、４２９を形成する際に工程が複雑になる。または、凸部４１９、４２９の形成方法は、特定の方法に制限される。さらに、この場合、凸部４１９と凸部４２９との相対位置は、製造工程中の位置合わせずれの影響を受け、これにより、各記憶セル３５０における電界の状態は、ばらつきが大きい。
図４は、第２の比較例の不揮発性記憶装置の構成を例示する模式断面図である。
図４に表したように、第２の比較例の不揮発性記憶装置９１は、図１、図２に例示した本実施形態に係る不揮発性記憶装置１０に対して、下側電極１３０の上に凸部４１９が、上側電極２３０の下に凸部４２９が設けられ、下側電極間絶縁層１９１及び上側電極間絶縁層１９２の下には設けられていない。特許文献１に開示されているこの構造では、凸部４１９及び凸部４２９を電極部分のみに選択的に設けるので、凸部４１９、４２９を形成する際に工程が複雑になる。または、凸部４１９、４２９の形成方法は、特定の方法に制限される。さらに、この場合、凸部４１９と凸部４２９との相対位置は、製造工程中の位置合わせずれの影響を受け、これにより、各記憶セル３５０における電界の状態は、ばらつきが大きい。
これに対し、既に説明したように、本実施形態に係る不揮発性記憶装置１０では、凸部４１０は、下側電極１３０の上だけではなく、下側電極１３０と同じ平面にある下側電極間絶縁層１９１の上にも設けられ、選択的に設ける必要がない。また、凸部４１０はランダムに設ければ良いので、製造工程中の各層の位置合わせずれによらず、安定して電界集中部を下側電極１３０と上側電極２３０との間に形成することが可能である。
このように、本実施形態に係る不揮発性記憶装置１０により、クロストークの発生を抑制し、製造が容易で、安定した動作が実現できる不揮発性記憶装置を提供することができる。
なお、上記の凸部４１０は、下側電極１３０と下側電極間絶縁層１９１との上に設けられたが、これには制限されず、後述するように、凸部４１０は、下側電極１３０と下側電極間絶縁層１９１との上、及び、上側電極２３０と上側電極間絶縁層１９２との下、の少なくともいずれかに設けることができる。
図５は、本発明の第１の実施形態に係る別の不揮発性記憶装置の構成を例示する模式断面図である。
図５に表したように、本発明の第１の実施形態に係る別の不揮発性記憶装置１１では、上側電極２３０と上側電極間絶縁層１９２との下、に凸部４２０が設けられている。この凸部４２０は、例えば、記憶部３００となる膜を成膜した後に、その上に、金属をごく薄く成膜し、微小な粒状の凸部を形成することによって得られる。この他、上側電極２３０と上側電極間絶縁層１９２との下に導電性の凸部４２０が形成できる方法であれば何も用いても良い。
この構造の不揮発性記憶装置１１によっても、クロストークの発生を抑制し、製造が容易で、安定した動作が実現できる不揮発性記憶装置を提供することができる。
図５に表したように、本発明の第１の実施形態に係る別の不揮発性記憶装置１１では、上側電極２３０と上側電極間絶縁層１９２との下、に凸部４２０が設けられている。この凸部４２０は、例えば、記憶部３００となる膜を成膜した後に、その上に、金属をごく薄く成膜し、微小な粒状の凸部を形成することによって得られる。この他、上側電極２３０と上側電極間絶縁層１９２との下に導電性の凸部４２０が形成できる方法であれば何も用いても良い。
この構造の不揮発性記憶装置１１によっても、クロストークの発生を抑制し、製造が容易で、安定した動作が実現できる不揮発性記憶装置を提供することができる。
（第２の実施の形態）
図６は、本発明の第２の実施形態に係る別の不揮発性記憶装置の構成を例示する模式断面図である。
図７は、本発明の第２の実施形態に係る不揮発性記憶装置の構成を例示する模式的斜視図である。
図６、７に表したように、本発明の第２の実施形態に係る不揮発性記憶装置２０では、図１、図２に例示した不揮発性記憶装置１０に対して、記憶部３００と整流素子部３２０の配置の上下が入れ替わった構造である。それ以外は、図１に例示した不揮発性記憶装置１０と同様の構成である。そして、下側電極１３０と下側電極間絶縁層１９１の上に凸部４１０が設けられている。
この構造の不揮発性記憶装置２０２によっても、クロストークの発生を抑制し、製造が容易で、安定した動作が実現できる不揮発性記憶装置を提供することができる。
図８は、本発明の第２の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的断面図である。
図８に表したように、本発明の第２の実施形態に係る別の不揮発性記憶装置２１では、上側電極２３０と上側電極間絶縁層１９２の下に、凸部４２０が設けられている。
この構造の不揮発性記憶装置２１によっても、クロストークの発生を抑制し、製造が容易で、安定した動作が実現できる不揮発性記憶装置を提供することができる
（第３の実施の形態）
図９は、本発明の第３の実施形態に係る不揮発性記憶装置の構成を例示する模式的断面図である。
図１０は、本発明の第３の実施形態に係る不揮発性記憶装置の構成を例示する模式的斜視図である。
図６は、本発明の第２の実施形態に係る別の不揮発性記憶装置の構成を例示する模式断面図である。
図７は、本発明の第２の実施形態に係る不揮発性記憶装置の構成を例示する模式的斜視図である。
図６、７に表したように、本発明の第２の実施形態に係る不揮発性記憶装置２０では、図１、図２に例示した不揮発性記憶装置１０に対して、記憶部３００と整流素子部３２０の配置の上下が入れ替わった構造である。それ以外は、図１に例示した不揮発性記憶装置１０と同様の構成である。そして、下側電極１３０と下側電極間絶縁層１９１の上に凸部４１０が設けられている。
この構造の不揮発性記憶装置２０２によっても、クロストークの発生を抑制し、製造が容易で、安定した動作が実現できる不揮発性記憶装置を提供することができる。
図８は、本発明の第２の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的断面図である。
図８に表したように、本発明の第２の実施形態に係る別の不揮発性記憶装置２１では、上側電極２３０と上側電極間絶縁層１９２の下に、凸部４２０が設けられている。
この構造の不揮発性記憶装置２１によっても、クロストークの発生を抑制し、製造が容易で、安定した動作が実現できる不揮発性記憶装置を提供することができる
（第３の実施の形態）
図９は、本発明の第３の実施形態に係る不揮発性記憶装置の構成を例示する模式的断面図である。
図１０は、本発明の第３の実施形態に係る不揮発性記憶装置の構成を例示する模式的斜視図である。
図９、図１０に表したように、本発明の第３の実施形態に係る不揮発性記憶装置３０は、整流素子部３２０が円柱状をしている。これ以外は、図１、図２に例示した不揮発性記憶装置１０と同様とすることができるので、説明を省略する。
この構造の不揮発性記憶装置３０によっても、クロストークの発生を抑制し、製造が容易で、安定した動作が実現できる不揮発性記憶装置を提供することができる。
この構造の不揮発性記憶装置３０によっても、クロストークの発生を抑制し、製造が容易で、安定した動作が実現できる不揮発性記憶装置を提供することができる。
（第４の実施の形態）
図１１は、本発明の第４の実施形態に係る不揮発性記憶装置の構成を例示する模式的断面図である。
図１１は、本発明の第４の実施形態に係る不揮発性記憶装置の構成を例示する模式的断面図である。
図１１に表したように、本発明の第４の実施形態に係る不揮発性記憶装置４０では、下側電極１３０と下側電極間絶縁膜１９１の上と、上側電極２３０と上側電極間絶縁膜１９２の下に、それぞれ凸部４１０と凸部４２０が設けられている。
この構造の不揮発性記憶装置４０によっても、クロストークの発生を抑制し、製造が容易で、安定した動作が実現できる不揮発性記憶装置を提供することができる。
この構造の不揮発性記憶装置４０によっても、クロストークの発生を抑制し、製造が容易で、安定した動作が実現できる不揮発性記憶装置を提供することができる。
（第５の実施の形態）
図１２は、本発明の第５の実施形態に係る不揮発性記憶装置の構成を例示する模式断面図である。
図１２に表したように、本発明の第５の実施形態に係る不揮発性記憶装置５０は、基板１０５の主面１０６の上に設けられた複数の下側電極１３０と、下側電極１３０と対向して設けられた複数の上側電極２３０と、下側電極１３０と上側電極２３０の間に設けられた記憶部３００と、を備えている。そして、複数の下側電極１３０の間には、下側電極間絶縁層１９１が設けられている。そして、複数の上側電極２３０の間には、上側電極間絶縁層１９２が設けられている。
そして、不揮発性記憶装置５０では、下側電極１３０と下側電極間絶縁層１９１との上に、凸部４１０が設けられている。そして、さらに、上側電極２３０の下面には、第２の方向（Ｙ軸方向）に帯状に延在した導電性の第２の凸部４２１が設けられている。
図１２は、本発明の第５の実施形態に係る不揮発性記憶装置の構成を例示する模式断面図である。
図１２に表したように、本発明の第５の実施形態に係る不揮発性記憶装置５０は、基板１０５の主面１０６の上に設けられた複数の下側電極１３０と、下側電極１３０と対向して設けられた複数の上側電極２３０と、下側電極１３０と上側電極２３０の間に設けられた記憶部３００と、を備えている。そして、複数の下側電極１３０の間には、下側電極間絶縁層１９１が設けられている。そして、複数の上側電極２３０の間には、上側電極間絶縁層１９２が設けられている。
そして、不揮発性記憶装置５０では、下側電極１３０と下側電極間絶縁層１９１との上に、凸部４１０が設けられている。そして、さらに、上側電極２３０の下面には、第２の方向（Ｙ軸方向）に帯状に延在した導電性の第２の凸部４２１が設けられている。
この帯状の第２の凸部４２１は、例えば、記憶部３００となる膜を成膜した後、適当なマスクを用いて、上側電極２３０に相当する位置の、記憶部３００となる膜を凹状にエッチングし、その後、上側電極２３０を設けることによって形成することができる。
この構造の不揮発性記憶装置５０によっても、クロストークの発生を抑制し、製造が容易で、安定した動作が実現できる不揮発性記憶装置を提供することができる。
図１３は、本発明の第５の実施形態に係る別の不揮発性記憶装置の構成を例示する模式断面図である。
図１３に表したように、本発明の第５の実施形態に係る別の不揮発性記憶装置５１では、上側電極２３０と上側電極間絶縁層１９２との下に、凸部４２０が設けられている。そして、さらに、下側電極１３０の上面には、第１の方向（Ｘ軸方向）に帯状に延在した導電性の第１の凸部４１１が設けられている。
図１３に表したように、本発明の第５の実施形態に係る別の不揮発性記憶装置５１では、上側電極２３０と上側電極間絶縁層１９２との下に、凸部４２０が設けられている。そして、さらに、下側電極１３０の上面には、第１の方向（Ｘ軸方向）に帯状に延在した導電性の第１の凸部４１１が設けられている。
この帯状の第１の凸部４１１は、例えば、下側電極１３０を形成する際、適当なマスクを用いて、下側電極１３０の断面視の形状が凸形状となるようにすることで得ることができる。また、下側電極１３０を形成する際、導電性の粒子が析出するようにしても良い。または、後述するように、下側電極１３０となる膜をサイドエッチングすることによっても、第１の凸部４１１を設けることができる。
この構造の不揮発性記憶装置５１によっても、クロストークの発生を抑制し、製造が容易で、安定した動作が実現できる不揮発性記憶装置を提供することができる。
なお、上記において、第１の凸部４１１及び第２の凸部４２１は、帯状の形状を有するが、完全に連続した帯状でなくても良く、それぞれ、第１の方向と第２の方向に延在する形状であれば、適宜帯状の凸部の途中に切れ目があっても良い。
なお、上記の各実施形態において、整流素子部３２０が下側電極１３０と記憶部３００との間にある場合、凸部４１０または第１の凸部４１１は、図１に例示したように、整流素子３２０の記憶部３００側の面に設けても良いし、下側電極１３０の整流素子３２０側（記憶部３００側）の面に設けても良い。さらに、整流素子部３２０が上側電極２３０と記憶部３００との間にある場合、凸部４２０または第２の凸部４２１は、図５に例示したように、上側電極２３０の記憶部３００側の面に設けても良いし、凸部４１０または第１凸部４１１は、整流素子３２０の記憶部３００側の面に設けても良い。
（第６の実施の形態）
図１４は、本発明の第６の実施形態に係る不揮発性記憶装置の構成を例示する模式断面図である。
図１４に表したように、本発明の第６の実施形態に係る不揮発性記憶装置６０は、基板１０５の主面１０６の上に設けられ、第１の方向に延在する下側電極１３０と、下側電極１３０と対向して設けられ、第１の方向と３次元的に交差する第２の方向に延在する上側電極２３０と、を備えている。
そして、下側電極１３０の上面には、第１の方向に延在する導電性の第１の凸部４１１が設けられている。そして、上側電極２３０の下面には、第２の方向に延在する導電性の第２の凸部４２１が設けられている。
そして、下側電極１３０及び第１の凸部４１１と、上側電極２３０及び第２の凸部４２１と、の間に、記憶部３００が設けられている。
図１４は、本発明の第６の実施形態に係る不揮発性記憶装置の構成を例示する模式断面図である。
図１４に表したように、本発明の第６の実施形態に係る不揮発性記憶装置６０は、基板１０５の主面１０６の上に設けられ、第１の方向に延在する下側電極１３０と、下側電極１３０と対向して設けられ、第１の方向と３次元的に交差する第２の方向に延在する上側電極２３０と、を備えている。
そして、下側電極１３０の上面には、第１の方向に延在する導電性の第１の凸部４１１が設けられている。そして、上側電極２３０の下面には、第２の方向に延在する導電性の第２の凸部４２１が設けられている。
そして、下側電極１３０及び第１の凸部４１１と、上側電極２３０及び第２の凸部４２１と、の間に、記憶部３００が設けられている。
本実施形態に係る不揮発性記憶装置６０においては、下側電極１３０の上面に帯状の凸部４１１が、上側電極２３０の下面に帯状の凸部４２１が設けられているので、下側電極１３０と上側電極２３０とが３次元的に交差する記憶セル３５０ごとに電界を集中させることができ、記憶部３００が、各記憶セルごとにパターニングしない連続した層構造であっても、クロストークの発生を抑制できる。
そして、帯状の第１の凸部４１１と第２の凸部４２１の間の距離は、ウェーハ製造工程中の各層の位置合わせずれの影響を実質的に受けないので、安定して電界集中部を下側電極１３０と上側電極２３０との間に形成することが可能である。
そして、帯状の第１の凸部４１１と第２の凸部４２１の間の距離は、ウェーハ製造工程中の各層の位置合わせずれの影響を実質的に受けないので、安定して電界集中部を下側電極１３０と上側電極２３０との間に形成することが可能である。
これにより、本実施形態に係る不揮発性記憶装置６０により、クロストークの発生を抑制し、製造が容易で、安定した動作が実現できる不揮発性記憶装置を提供することができる。
（第７の実施の形態）
図１５は、本発明の第４の実施形態に係る不揮発性記憶装置の製造方法を例示するフローチャート図である。
図１５に表したように、本実施形態に係る不揮発性記憶装置の製造方法においては、まず、基板１０５の主面１０６に、第１の方向に延在する複数の下側電極１３０を形成する（ステップＳ１１０）。
次に、下側電極１３０の間に下側電極間絶縁層１９１を形成する（ステップＳ１２０）。
図１５は、本発明の第４の実施形態に係る不揮発性記憶装置の製造方法を例示するフローチャート図である。
図１５に表したように、本実施形態に係る不揮発性記憶装置の製造方法においては、まず、基板１０５の主面１０６に、第１の方向に延在する複数の下側電極１３０を形成する（ステップＳ１１０）。
次に、下側電極１３０の間に下側電極間絶縁層１９１を形成する（ステップＳ１２０）。
そして、下側電極１３０と下側電極間絶縁層１９１との上方に記憶部３００を形成する（ステップＳ１３０）。
そして、記憶部３００の上方に、第１の方向と３次元的に交差する第２の方向に延在し、下側電極１３０に対向する複数の上側電極２３０を形成する（ステップＳ１４０）。
そして、前記上側電極２３０の間に上側電極間絶縁層１９２を形成する（ステップＳ１５０）。
そして、下側電極１３０と下側電極間絶縁層１９１との上、及び、上側電極２３０と上側電極間絶縁層１９２との下、の少なくともいずれかに導電性の凸部を形成する（ステップＳ１６０）。すなわち、下側電極１３０と下側電極間絶縁層１９１との上面に凸部４１０を形成し、または、上側電極２３０と上側電極間絶縁層１９２との下面に凸部４２０を形成する。または、凸部４１０及び凸部４２０の両方を形成する。
そして、記憶部３００の上方に、第１の方向と３次元的に交差する第２の方向に延在し、下側電極１３０に対向する複数の上側電極２３０を形成する（ステップＳ１４０）。
そして、前記上側電極２３０の間に上側電極間絶縁層１９２を形成する（ステップＳ１５０）。
そして、下側電極１３０と下側電極間絶縁層１９１との上、及び、上側電極２３０と上側電極間絶縁層１９２との下、の少なくともいずれかに導電性の凸部を形成する（ステップＳ１６０）。すなわち、下側電極１３０と下側電極間絶縁層１９１との上面に凸部４１０を形成し、または、上側電極２３０と上側電極間絶縁層１９２との下面に凸部４２０を形成する。または、凸部４１０及び凸部４２０の両方を形成する。
ただし、上記において、ステップＳ１１０〜ステップＳ１６０の順序は、技術的に可能なように入れ替えられる。
例えば、図１に例示した不揮発性記憶装置１０のように、下側電極１３０と下側電極間絶縁層１９１の上に凸部４１０を形成するときは、ステップＳ１１０及びステップＳ１２０の後に、凸部を形成するステップＳ１６０が実施される。
そして、図５に例示した不揮発性記憶装置１１のように、上側電極２３０と上側電極間絶縁層１９２の下に凸部４２０を形成するときは、例えば、記憶部３００を形成（ステップＳ１３０）した後、その上に凹部を形成し、その後、上側電極２３０の形成（ステップＳ１４０）及び上側電極間絶縁層１９２の形成（ステップＳ１５０）することによって、結果として、上側電極２３０と上側電極間絶縁層１９２との下に凸部４２０を形成することができる（ステップＳ１６０）。
そして、図５に例示した不揮発性記憶装置１１のように、上側電極２３０と上側電極間絶縁層１９２の下に凸部４２０を形成するときは、例えば、記憶部３００を形成（ステップＳ１３０）した後、その上に凹部を形成し、その後、上側電極２３０の形成（ステップＳ１４０）及び上側電極間絶縁層１９２の形成（ステップＳ１５０）することによって、結果として、上側電極２３０と上側電極間絶縁層１９２との下に凸部４２０を形成することができる（ステップＳ１６０）。
このようにして、本実施形態に係る上記の不揮発性記憶装置が得られる。すなわち、本実施形態の不揮発性記憶装置の製造方法によって、クロストークの発生を抑制し、製造が容易で、安定した動作が実現できる不揮発性記憶装置の製造方法が提供される。
図１６は、本発明の第７の実施形態に係る不揮発性記憶装置の別の製造方法を例示するフローチャート図である。
図１６に表したように、本実施形態に係る不揮発性記憶装置の別の製造方法においては、まず、基板１０５の主面１０６に、第１の方向に延在する下側電極１３０を形成する（ステップＳ２１０）。
次に、下側電極１３０の上に、第１の方向に延在する導電性の第１の凸部４１１を形成する（ステップＳ２２０）。この時、後述するように、第１の凸部４１１は下側電極１３０となる膜をサイドエッチングすることによって得られる。但し、本発明はこれには限らず、下側電極１３０の上に第１の凸部４１１が形成されれば良く、例えば、フォトリソグラフィーとエッチングの技術を用いても良い。
そして、下側電極１３０と第１の凸部４１１との上方に記憶部３００を形成する。（ステップＳ２３０）。なお、記憶部３００を形成する前、または、後に整流素子部３２０を形成しても良い。
そして、記憶部３００の上面に、第１の方向と３次元的に交差する第２の方向に延在する上側電極間絶縁層１９２を形成する（ステップＳ１４０）。
そして、上側電極間絶縁層１９２から露出した記憶部３００に、第２の方向に延在する凹部４３０を形成する。
そして、上側電極間絶縁層１９２から露出した記憶部３００の上に、導電膜を形成することによって、上側電極２３０及び上側電極２３０の下の第２の凸部４２１を形成する。
図１６に表したように、本実施形態に係る不揮発性記憶装置の別の製造方法においては、まず、基板１０５の主面１０６に、第１の方向に延在する下側電極１３０を形成する（ステップＳ２１０）。
次に、下側電極１３０の上に、第１の方向に延在する導電性の第１の凸部４１１を形成する（ステップＳ２２０）。この時、後述するように、第１の凸部４１１は下側電極１３０となる膜をサイドエッチングすることによって得られる。但し、本発明はこれには限らず、下側電極１３０の上に第１の凸部４１１が形成されれば良く、例えば、フォトリソグラフィーとエッチングの技術を用いても良い。
そして、下側電極１３０と第１の凸部４１１との上方に記憶部３００を形成する。（ステップＳ２３０）。なお、記憶部３００を形成する前、または、後に整流素子部３２０を形成しても良い。
そして、記憶部３００の上面に、第１の方向と３次元的に交差する第２の方向に延在する上側電極間絶縁層１９２を形成する（ステップＳ１４０）。
そして、上側電極間絶縁層１９２から露出した記憶部３００に、第２の方向に延在する凹部４３０を形成する。
そして、上側電極間絶縁層１９２から露出した記憶部３００の上に、導電膜を形成することによって、上側電極２３０及び上側電極２３０の下の第２の凸部４２１を形成する。
これにより、第１の凸部４１１が下側電極１３０の上に設けられ、第２の凸部４２１が上側電極２３０の下に設けられた不揮発性記憶装置図が得られる。すなわち、本実施形態の不揮発性記憶装置の製造方法によって、クロストークの発生を抑制し、製造が容易で、安定した動作が実現できる不揮発性記憶装置の製造方法が提供される。
以下、この製造方法について詳しく説明する。
図１７は、本発明の第７の実施形態に係る不揮発性記憶装置の製造方法を例示する工程順の模式的断面図である。
図１８は、図１７に続く模式的断面図である。
図１７は、本発明の第７の実施形態に係る不揮発性記憶装置の製造方法を例示する工程順の模式的断面図である。
図１８は、図１７に続く模式的断面図である。
図１７、図１８において、左側の図は、図２のＡ−Ａ線断面図、右側の図は、図２のＢ−Ｂ線断面図である。
まず、図１７（ａ）に表したように、基板１０５の主面１０６の上に、下側電極となる導電膜１３９を形成した後、所定形所のレジスト１１０を設ける。
まず、図１７（ａ）に表したように、基板１０５の主面１０６の上に、下側電極となる導電膜１３９を形成した後、所定形所のレジスト１１０を設ける。
そして、図１７（ｂ）に表したように、例えば、ＲＩＥ（Reactive Ion Etching）法により、導電膜１３９をエッチングし、下側電極１３０を形成する。
そして、図１７（ｃ）に表したように、下側電極１３０の間の間隙に例えばシリコン酸化膜を形成し、下側電極間絶縁層１９１を設ける。この時、下側電極間絶縁層１９１の厚さは、導電膜１３９の厚さより薄くしておく。
そして、図１７（ｃ）に表したように、下側電極１３０の間の間隙に例えばシリコン酸化膜を形成し、下側電極間絶縁層１９１を設ける。この時、下側電極間絶縁層１９１の厚さは、導電膜１３９の厚さより薄くしておく。
そして、図１７（ｄ）に表したように、下側電極１３０の上面をレジスト１１０で保護し、側面を下側電極間絶縁層１９１で保護しつつ、例えば、ＲＩＥ法によって、下側電極１３０の上の部分の側面を、サイドエッチングする。すなわち、実質的に等方的にエッチングされるような条件でエッチングすることにより、下側電極１３０の露出部（上の部分の側面）の線幅が細くなるようにエッチングされていく。そして、下側電極１３０の線幅のほぼ中心近くまでを進める。あるいは、図１７（ｃ）より、レジストと絶縁膜をＲＩＥを用いずに、ウエットエッチングにより選択的に下側電極１３０をエッチングしても良い。
そして、図１７（ｅ）に表したように、レジスト１１０を剥離することにより、サイドエッチングして残った上方の側面はレジスト１１０と共に除去され、下側電極１３０の上面のほぼ中心線上に、帯状の導電性の第１の凸部４１０が形成できる。
そして、図１８（ａ）に表したように、整流素子部３２０、記憶部３００となる膜をそれぞれ成膜し、その上に絶縁膜を成膜した後、フォトリソグラフィーとエッチングにより第２の方向（Ｙ軸方向）に延在する上側電極間絶縁層１９２を形成する。そして、上側電極間絶縁層１９２をマスクにして、例えば、ＲＥＩにより、記憶部３００をエッチングするこれにより、上側電極間絶縁層１９２の間に、第２の方向に延在する凹部４３０が形成される。
そして、図１８（ｂ）に表したように、上側電極間絶縁層１９２の間を覆うように導電膜を成膜した後、ＣＭＰにより平坦化することにより、上側電極２３０を形成する。この時、上側電極２３０に対応する記憶部３００には凹部４３０が形成されているので、結果として、上側電極２３０の下に第１の凸部４２１が形成される。
これにより、第１の凸部４１１が下側電極１３０の上に設けられ、第２の凸部４２１が上側電極２３０の下に設けられた不揮発性記憶装置を形成することができる。
このように、本実施形態の不揮発性記憶装置の製造方法によって、クロストークの発生を抑制し、製造が容易で、安定した動作が実現できる不揮発性記憶装置の製造方法が提供される。
このように、本実施形態の不揮発性記憶装置の製造方法によって、クロストークの発生を抑制し、製造が容易で、安定した動作が実現できる不揮発性記憶装置の製造方法が提供される。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、不揮発性記憶装置とその製造方法を構成する各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した不揮発性記憶装置とその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての不揮発性記憶装置とその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した不揮発性記憶装置とその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての不揮発性記憶装置とその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
１０、１１、１２、２０、２１、３０、９０、９１ 不揮発性記憶装置
１０５ 基板
１０６ 主面
１１０ レジスト
１３０ 下側電極
１３９ 導電膜
１９１ 下側電極間絶縁層
１９２ 上側電極間絶縁層
２３０ 上側電極
３００ 記憶部
３２０ 整流素子部
３５０ 記憶セル
４１０、４２０、４１９、４２９ 凸部
４１１ 第１の凸部
４２１ 第２の凸部
４３０ 凹部
１０５ 基板
１０６ 主面
１１０ レジスト
１３０ 下側電極
１３９ 導電膜
１９１ 下側電極間絶縁層
１９２ 上側電極間絶縁層
２３０ 上側電極
３００ 記憶部
３２０ 整流素子部
３５０ 記憶セル
４１０、４２０、４１９、４２９ 凸部
４１１ 第１の凸部
４２１ 第２の凸部
４３０ 凹部
Claims (5)
- 第１の方向に延在する複数の第１電極と、
前記複数の第１電極の間に設けられた第１電極間絶縁層と、
を含む第１層と、
前記第１の方向と三次元的に交差する第２の方向に延在し、前記複数の第１電極に対向して設けられた複数の第２電極と、
前記複数の第２電極の間に設けられた第２電極間絶縁層と、
を含む第２層と、
前記第１層の全面と前記第２層の全面との間において前記第１の方向と前記第２の方向とを含む平面内で連続して設けられ、遷移金属酸化物を用いた電気抵抗変化素子または相転移型材料を用いた相変化素子の記憶部と、
前記第１電極及び前記第１電極間絶縁層と、前記記憶部と、の間に設けられ前記第１電極と前記第１電極間絶縁層とにわたって導電性の第１の凸部と、
を備えたことを特徴とする不揮発性記憶装置。 - 前記第２電極と前記記憶部との間に設けられ、前記第２の方向に延在する導電性の第２の凸部をさらに備えたことを特徴とする請求項１記載の不揮発性記憶装置。
- 前記記憶部と前記第１電極との間、及び、前記記憶部と前記第２電極との間、の少なくともいずれかに設けられた整流素子部をさらに備えたことを特徴とする請求項１または２に記載の不揮発性記憶装置。
- 基板上に第１の方向に延在する複数の第１電極と、前記複数の第１電極の間に設けられた第１電極間絶縁層と、を形成し、
前記複数の第１電極と前記第１電極間絶縁層との上に、前記複数の第１電極及び前記第１電極間絶縁層を連続的に覆う、遷移金属酸化物を用いた電気抵抗変化素子または相転移型材料を用いた相変化素子の記憶部を形成し、
前記記憶部の上に、前記第１の方向と３次元的に交差する第２の方向に延在する複数の第２電極と、前記複数の第２電極の間に設けられた第２電極間絶縁層と、を形成する不揮発性記憶装置の製造方法であって、
前記複数の第１電極及び前記第１電極間絶縁層と、前記記憶部と、の間に、前記第１電極と前記第１電極間絶縁層とにわたって導電性の凸部を形成することを特徴とする不揮発性記憶装置の製造方法。 - 基板上に第１の方向に延在する複数の第１電極と、前記複数の第１電極の間に設けられた第１電極間絶縁層と、を形成し、
前記複数の第１電極と前記第１電極間絶縁層との上に、前記複数の第１電極及び前記第１電極間絶縁層を連続的に覆う、遷移金属酸化物を用いた電気抵抗変化素子または相転移型材料を用いた相変化素子の記憶部を形成し、
前記記憶部の上に、前記第１の方向と３次元的に交差する第２の方向に延在する複数の第２電極と、前記複数の第２電極の間に設けられた第２電極間絶縁層と、を形成する不揮発性記憶装置の製造方法であって、
前記複数の第２電極及び前記第２電極間絶縁層と、前記記憶部と、の間に、前記第２電極と前記第２電極間絶縁層とにわたって導電性の凸部を形成することを特徴とする不揮発性記憶装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008094372A JP5305711B2 (ja) | 2008-03-31 | 2008-03-31 | 不揮発性記憶装置及びその製造方法 |
| PCT/JP2008/065590 WO2009122601A1 (ja) | 2008-03-31 | 2008-08-29 | 不揮発性記憶装置及びその製造方法 |
| US12/886,257 US20110175053A1 (en) | 2008-03-31 | 2010-09-20 | Nonvolatile memory device and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008094372A JP5305711B2 (ja) | 2008-03-31 | 2008-03-31 | 不揮発性記憶装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009246309A JP2009246309A (ja) | 2009-10-22 |
| JP5305711B2 true JP5305711B2 (ja) | 2013-10-02 |
Family
ID=41135015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008094372A Expired - Fee Related JP5305711B2 (ja) | 2008-03-31 | 2008-03-31 | 不揮発性記憶装置及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20110175053A1 (ja) |
| JP (1) | JP5305711B2 (ja) |
| WO (1) | WO2009122601A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101981695B (zh) * | 2009-01-29 | 2012-06-13 | 松下电器产业株式会社 | 电阻变化元件及其制造方法 |
| US8598562B2 (en) | 2011-07-01 | 2013-12-03 | Micron Technology, Inc. | Memory cell structures |
| KR102098017B1 (ko) * | 2013-12-26 | 2020-04-13 | 에스케이하이닉스 주식회사 | 저항 변화 메모리 소자 및 제조 방법 |
| CN116782667A (zh) * | 2016-11-14 | 2023-09-19 | 合肥睿科微电子有限公司 | 阻变式随机存取存储器 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6147395A (en) * | 1996-10-02 | 2000-11-14 | Micron Technology, Inc. | Method for fabricating a small area of contact between electrodes |
| US6670628B2 (en) * | 2002-04-04 | 2003-12-30 | Hewlett-Packard Company, L.P. | Low heat loss and small contact area composite electrode for a phase change media memory device |
| US6605821B1 (en) * | 2002-05-10 | 2003-08-12 | Hewlett-Packard Development Company, L.P. | Phase change material electronic memory structure and method for forming |
| TWI233204B (en) * | 2002-07-26 | 2005-05-21 | Infineon Technologies Ag | Nonvolatile memory element and associated production methods and memory element arrangements |
| KR100481866B1 (ko) * | 2002-11-01 | 2005-04-11 | 삼성전자주식회사 | 상변환 기억소자 및 그 제조방법 |
| US20060249753A1 (en) * | 2005-05-09 | 2006-11-09 | Matrix Semiconductor, Inc. | High-density nonvolatile memory array fabricated at low temperature comprising semiconductor diodes |
| JP2006032729A (ja) * | 2004-07-16 | 2006-02-02 | Matsushita Electric Ind Co Ltd | 不揮発性メモリとその製造方法 |
| JP2006032728A (ja) * | 2004-07-16 | 2006-02-02 | Matsushita Electric Ind Co Ltd | 不揮発性メモリ |
| US7208372B2 (en) * | 2005-01-19 | 2007-04-24 | Sharp Laboratories Of America, Inc. | Non-volatile memory resistor cell with nanotip electrode |
-
2008
- 2008-03-31 JP JP2008094372A patent/JP5305711B2/ja not_active Expired - Fee Related
- 2008-08-29 WO PCT/JP2008/065590 patent/WO2009122601A1/ja active Application Filing
-
2010
- 2010-09-20 US US12/886,257 patent/US20110175053A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009246309A (ja) | 2009-10-22 |
| WO2009122601A1 (ja) | 2009-10-08 |
| US20110175053A1 (en) | 2011-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5364280B2 (ja) | 不揮発性記憶装置及びその製造方法 | |
| JP5558090B2 (ja) | 抵抗変化型メモリセルアレイ | |
| JP4921620B2 (ja) | 不揮発性メモリセル、不揮発性メモリセルアレイ、およびその製造方法 | |
| JP5295465B2 (ja) | 不揮発性記憶素子及びその製造方法 | |
| US20180287057A1 (en) | Resistive Memory Cell With Sloped Bottom Electrode | |
| TWI621290B (zh) | 側壁式記憶體單元 | |
| US9865814B2 (en) | Resistive memory cell having a single bottom electrode and two top electrodes | |
| US9917251B2 (en) | Resistive memory cell having a reduced conductive path area | |
| TWI473262B (zh) | 電阻式記憶體結構及其製作方法 | |
| US9412942B2 (en) | Resistive memory cell with bottom electrode having a sloped side wall | |
| US9865813B2 (en) | Method for forming resistive memory cell having a spacer region under an electrolyte region and a top electrode | |
| JP5305711B2 (ja) | 不揮発性記憶装置及びその製造方法 | |
| US20210013408A1 (en) | Resistive random access memories and method for fabricating the same | |
| JP5555821B1 (ja) | 不揮発性記憶素子及びその製造方法 | |
| JP2013201247A (ja) | 半導体記憶装置及びその製造方法 | |
| JP4756079B2 (ja) | 不揮発性記憶装置及びその製造方法 | |
| TWI504033B (zh) | 電阻式記憶體及其製造方法 | |
| US20140042383A1 (en) | Manufacturing method of non-volatile storage device, and non-volatile storage device | |
| JP2012216725A (ja) | 抵抗記憶装置およびその製造方法 | |
| KR20080002500A (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| US10157964B2 (en) | Memory device and method for manufacturing the same | |
| CN112310278A (zh) | 可变电阻式内存及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100925 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130604 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130625 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5305711 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |