JP2000349254A - 誘電体キャパシタおよびメモリならびにそれらの製造方法 - Google Patents

誘電体キャパシタおよびメモリならびにそれらの製造方法

Info

Publication number
JP2000349254A
JP2000349254A JP11155390A JP15539099A JP2000349254A JP 2000349254 A JP2000349254 A JP 2000349254A JP 11155390 A JP11155390 A JP 11155390A JP 15539099 A JP15539099 A JP 15539099A JP 2000349254 A JP2000349254 A JP 2000349254A
Authority
JP
Japan
Prior art keywords
layer
oxygen
heat treatment
electrode
metal element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11155390A
Other languages
English (en)
Inventor
Kenji Katori
健二 香取
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP11155390A priority Critical patent/JP2000349254A/ja
Priority to US09/583,913 priority patent/US6479849B1/en
Priority to KR1020000029962A priority patent/KR100671874B1/ko
Priority to TW089110706A priority patent/TW469633B/zh
Publication of JP2000349254A publication Critical patent/JP2000349254A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/75Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 下部電極の密着性を確保しつつ、特性の劣化
を改善することができる誘電体キャパシタ,メモリおよ
びそれらの製造方法を提供する。 【解決手段】 下地部11の上に下部電極12,誘電体
膜13および上部電極14を順次備える。下部電極12
は、下地部11の側から順にIrHfを含む密着層12
c,Irを含む貴金属層12d,IrHfOを含む酸素
含有層12a,Irを含む貴金属層12bを積層して有
する。誘電体膜13を形成するに際し、RTAを行った
のち、RTA時以上の温度での不活性ガス熱処理を行う
か、または還元熱処理を行いフォーミングアニールによ
る特性の劣化を防止する。ここでは、密着層12cと酸
素含有層12aとの間に貴金属層12dを設けているの
で、特性の劣化を防止するための不活性ガス熱処理また
は還元熱処理を行っても、下部電極12の密着性を確保
できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、誘電体膜に第1の
電極と第2の電極とがそれぞれ接続された誘電体キャパ
シタおよびメモリならびにそれらの製造方法に関する。
【0002】
【従来の技術】強誘電体メモリは強誘電体膜の高速な分
極反転とその残留分極を利用する高速書き換えが可能な
不揮発メモリである。従来、この強誘電体メモリとして
は、例えば、誘電体キャパシタとトランジスタとが基板
面方向に対して平行に配列されたものが知られている。
例えば、このような強誘電体メモリにおいて誘電体キャ
パシタは、基板の上に絶縁膜を介して、チタン(Ti)
よりなる密着層,白金(Pt)よりなる下部電極層,ビ
スマス(Bi)含有層状構造酸化物またはPbTiO3
とPbZrO3 との固溶体であるPZTよりなる強誘電
体膜および白金よりなる上部電極層が順次積層された構
造を有している。なお、白金は微細加工が難しいので、
下部電極層および上部電極層には白金以外の貴金属が用
いられる場合もある。
【0003】また、情報記録密度を増加させる場合に
は、トランジスタと強誘電体キャパシタとが基板上に積
層して配置されるいわゆるスタック型キャパシタが知ら
れている。この強誘電体メモリでは、例えば、トランジ
スタと強誘電体キャパシタの下部電極とがシリコン(S
i)よりなるプラグ層により電気的に接続されると共
に、強誘電体キャパシタの下部電極に元素の拡散を防止
する拡散防止層が設けられる。この拡散防止層というの
は、強誘電体膜を形成する際に行われる600℃〜80
0℃程度の高温での熱処理により、プラグ層からシリコ
ンが下部電極に拡散してその上層部において酸化され下
部電極の導電性が失われたり、更にシリコンが強誘電体
膜に拡散してキャパシタ特性が著しく劣化してしまうこ
とを防止するためのものである。例えば、このような強
誘電体メモリとしては、従来、イリジウム(Ir)とハ
フニウム(Hf)と酸素(O)とを含む拡散防止層を下
部電極に形成し、ストロンチウム(Sr)とビスマスと
タンタル(Ta)と酸素とからなる層状構造酸化物によ
り強誘電体膜を構成したものが報告されている(特開平
10−242409号公報参照)。
【0004】
【発明が解決しようとする課題】しかし、これらの強誘
電体メモリでは、通常のMOS(Metal-Oxide-Semicond
uctor )型メモリ構造の場合、金属配線工程の前にトラ
ンジスタの機能を回復させるために行われる400℃〜
500℃での水素熱処理(フォーミングガスアニール)
により、強誘電体キャパシタの特性が劣化してしまって
いた。これは、拡散防止層を含め下部電極に白金または
金(Au)以外の貴金属を用いた場合、強誘電体膜を形
成する際の熱処理により生じた貴金属酸化物がフォーミ
ングガスアニールにより還元され、強誘電体膜の組成な
ど構成が大きく変化してしまうためと考えられる。
【0005】そこで、フォーミングガスアニールの前に
窒素ガス雰囲気中における熱処理などを行うことによ
り、強誘電体キャパシタの劣化を防止することが考えら
れる。しかし、この方法により強誘電体メモリを製造す
ると、下部電極の密着性が低下してしまうという問題が
あった。
【0006】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、電極について高い密着性が得られる
誘電体キャパシタおよびメモリならびにそれらの製造方
法を提供することにある。
【0007】
【課題を解決するための手段】本発明による誘電体キャ
パシタは、下地部により支持されると共に、誘電体膜に
第1の電極と第2の電極とがそれぞれ接続されたもので
あって、第1の電極は、下地部と誘電体膜との間に設け
られ、酸素を含有する酸素含有層と、この酸素含有層と
下地部との間に設けられ、白金,イリジウム,ルテニウ
ム,ロジウムおよびパラジウムからなる貴金属元素群の
うちの少なくとも1種を含む貴金属層と、この貴金属層
と下地部との間に設けられた密着層とを備えたものであ
る。
【0008】本発明による他の誘電体キャパシタは、誘
電体膜に第1の電極と第2の電極とがそれぞれ接続され
たものであって、第1の電極および第2の電極のうちの
少なくとも一方は、白金,イリジウム,ルテニウム,ロ
ジウムおよびパラジウムからなる貴金属元素群のうちの
少なくとも1種と、ハフニウム,タンタル,ジルコニウ
ム,ニオブ,バナジウム,モリブデン,タングステンお
よび希土類元素からなる遷移金属元素群のうちの少なく
とも1種とからなる合金を含む層を備えると共に、この
合金の組成式は貴金属元素群の元素をMIII とし遷移金
属元素群の元素をMIVとするとMIIIdIVe で表され、
その組成範囲は原子%で97≧d≧90,10≧e≧
3,d+e=100のものである。
【0009】本発明によるメモリは、下地部により支持
され、かつ誘電体膜に第1の電極と第2の電極とがそれ
ぞれ接続された誘電体キャパシタを有するものであっ
て、第1の電極は、下地部と誘電体膜との間に設けら
れ、酸素を含有する酸素含有層と、この酸素含有層と下
地部との間に設けられ、白金,イリジウム,ルテニウ
ム,ロジウムおよびパラジウムからなる貴金属元素群の
うちの少なくとも1種を含む貴金属層と、この貴金属層
と前記下地部との間に設けられた密着層とを備えたもの
である。
【0010】本発明による他のメモリは、誘電体膜に第
1の電極と第2の電極とがそれぞれ接続された誘電体キ
ャパシタを有するものであって、第1の電極および第2
の電極のうちの少なくとも一方は、白金,イリジウム,
ルテニウム,ロジウムおよびパラジウムからなる貴金属
元素群のうちの少なくとも1種と、ハフニウム,タンタ
ル,ジルコニウム,ニオブ,バナジウム,モリブデン,
タングステンおよび希土類元素からなる遷移金属元素群
のうちの少なくとも1種とからなる合金を含む層を備え
ると共に、この合金の組成式は貴金属元素群の元素をM
III とし遷移金属元素群の元素をMIVとするとMIIId
IVe で表され、その組成範囲は原子%で97≧d≧9
0,10≧e≧3,d+e=100のものである。
【0011】本発明による誘電体キャパシタの製造方法
は、下地部により支持されると共に、誘電体膜に第1の
電極と第2の電極とがそれぞれ接続され、第1の電極に
密着層を含む誘電体キャパシタを製造するものであっ
て、第1の電極を形成する工程として、下地部の上に、
密着層を構成することとなる第1の層を成膜する工程
と、この第1の層の上に、白金,イリジウム,ルテニウ
ム,ロジウムおよびパラジウムからなる貴金属元素群の
うちの少なくとも1種を用いて第2の層を形成する工程
と、この第2の層の上に、酸素を含む第3の層を形成す
る工程とを含むものである。
【0012】本発明によるメモリの製造方法は、下地部
により支持され、かつ誘電体膜に第1の電極と第2の電
極とがそれぞれ接続され、第1の電極に密着層を含む誘
電体キャパシタを備えたメモリを製造するものであっ
て、第1の電極を形成する工程として、下地部の上に、
密着層を構成することとなる第1の層を成膜する工程
と、この第1の層の上に、白金,イリジウム,ルテニウ
ム,ロジウムおよびパラジウムからなる貴金属元素群の
うちの少なくとも1種を用いて第2の層を形成する工程
と、この第2の層の上に、酸素を含む第3の層を形成す
る工程とを含むものである。
【0013】本発明による誘電体キャパシタでは、密着
層を酸素含有層との間に貴金属元素群のうちの少なくと
も1種を含む貴金属層が設けられているので、高い密着
性が得られる。
【0014】本発明による他の誘電体キャパシタでは、
第1の電極および第2の電極のうちの少なくとも一方
が、貴金属元素群のうちの少なくとも1種と、遷移金属
元素群のうちの少なくとも1種とからなる合金MIIId
IVe を含む層を備えるように構成されているので、高い
密着性が得られる。
【0015】本発明によるメモリは、本発明の誘電体キ
ャパシタを備えたものである。
【0016】本発明による誘電体キャパシタの製造方法
では、下地部の上に密着層を構成することとなる第1の
層が成膜されたのち、この第1の層の上に貴金属元素群
のうちの少なくとも1種を用いて第2の層が形成され、
この第2の層の上に酸素を含む第3の層が形成される。
【0017】本発明によるメモリの製造方法は、本発明
の誘電体キャパシタの製造方法を含むものである。
【0018】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
【0019】(第1の実施の形態)図1は本発明の第1
の実施の形態に係る誘電体キャパシタ10の構成を表す
ものである。この誘電体キャパシタ10は、例えば、シ
リコンよりなるまたは二酸化ケイ素(SiO2 )などの
絶縁材料よりなる下地部11の一面に、第1の電極であ
る下部電極12と、誘電体膜14と、第2の電極である
上部電極14とが下地部11の側からこの順に積層され
た構造を有している。すなわち、この誘電体キャパシタ
10は、下地部11により支持されており、誘電体膜1
4に下部電極12と上部電極14とがそれぞれ接続され
たものである。
【0020】下部電極12は、例えば、下地部11と誘
電体膜13との間に設けられた厚さ約100nmの酸素
含有層12aと、この酸素含有層12aと下地部11と
の間に設けられた厚さ約20nmの貴金属層12bと、
この貴金属層12bと下地部11との間に設けられた厚
さ約20nmの密着層12cとを有している。また、こ
の下部電極12は、例えば、酸素含有層12aと誘電体
膜13との間に設けられた厚さ約20nmの他の貴金属
層12dを有している。
【0021】酸素含有層12aは、下地部11または誘
電体膜13との間において元素が拡散するのを防止する
機能を備えており、例えば、白金,イリジウム,ルテニ
ウム(Ru),ロジウム(Rh)およびパラジウム(P
d)からなる貴金属元素群のうちの少なくとも1種と、
ハフニウム,タンタル,ジルコニウム(Zr),ニオブ
(Nb),バナジウム(V),モリブデン(Mo),タ
ングステン(W)および希土類元素からなる遷移金属元
素群のうちの少なくとも1種と、酸素とからなる酸素含
有材料を主として含んでいる。なお、これら貴金属元素
群および遷移金属元素群に含まれる元素を表1に元素記
号でそれぞれ示す。
【0022】
【表1】
【0023】この酸素含有材料の組成式は、貴金属元素
群の元素をMI とし遷移金属元素群の元素をMIIとする
と化1に示したように表され、その組成範囲は、原子%
で90≧a≧4,15≧b≧2,c≧4,a+b+c=
100であることが好ましい。この範囲よりも貴金属元
素MI が多い場合には安定な微結晶状態を得ることがで
きず、少ない場合には電気抵抗が大きくなり、しかも結
晶状態が不安定となるからである。また、遷移金属元素
IIおよび酸素の組成がこの範囲の場合において安定な
微結晶状態が得られるからである。
【0024】
【化1】MIaIIb cI ;貴金属元素群の元素 MII;遷移金属元素群の元素
【0025】貴金属層12bは、密着層12cの変質を
防止して密着性を確保する機能を備えており、例えば、
表1に示した貴金属元素群のうちの少なくとも1種を主
として含んでいる。なお、この貴金属層12bは、貴金
属元素群のうち酸素含有層12aと異なる貴金属元素を
含んでいてもよいが、酸素含有層12aと同一の貴金属
元素を含むように構成されることが好ましい。製造装置
を簡素化することができ、生産性を向上させることがで
きるからである。
【0026】密着層12cは、下地部11との密着性を
高めるためのものであり、例えば、チタン,ジルコニウ
ム,ハフニウム,タンタル,ニオブ,クロム(Cr),
モリブデンおよびタングステンからなる密着層構成元素
群のうちの少なくとも1種を主として含んでいる。
【0027】貴金属層12dは、例えば、表1に示した
貴金属元素群のうちの少なくとも1種を主として含んで
いる。この貴金属層12dは、酸素含有層12aよりも
元素の拡散が起こりやすくなっており、誘電体膜13を
形成する際に結晶が良好に成長するように補助する機能
を備えている。なお、この貴金属層12dは、貴金属元
素群のうち酸素含有層12aまたは貴金属層12bと異
なる貴金属元素を含んでいてもよいが、生産性を向上さ
せる面からは、酸素含有層12aまたは貴金属層12b
と同一の貴金属元素を含むように構成されることが好ま
しい。
【0028】誘電体膜13は、例えば、厚さが約170
nmであり、ビスマスを含有する層状構造酸化物を主と
して含む強誘電体により構成されている。層状構造酸化
物の含有率は85体積%以上であることが好ましい。こ
れよりも含有率が低いと良好な強誘電体特性を得ること
ができないからである。この層状構造酸化物としては、
例えば、ビスマスと、第1の元素としてのストロンチウ
ム,カルシウム(Ca)およびバリウム(Ba)からな
る群のうちの少なくとも1種と、第2の元素としてのタ
ンタルおよびニオブからなる群のうち少なくとも1種
と、酸素とからなり、化2に示した組成式で表されるも
のが好ましい。また、その組成範囲はモル比で2.50
≧x≧1.70,1.20≧y≧0.60,−1.00
≧z≧1.00であることが好ましい。
【0029】
【化2】 Bix (Sr,Ca,Ba)y (Ta,Nb)2 9+z
【0030】このような層状構造酸化物について、良好
な強誘電体特性を得ることができるからである。なお、
この層状構造酸化物の結晶構造は、化学量論的な組成に
おいて説明すると、[Bi2 2 2+に該当する層と、
[(Sr,Ca,Ba)1 (Ta,Nb)2 7 2-
該当する層とが交互に積層されたペロブスカイト型とな
っている。
【0031】上部電極14は、例えば、厚さが約200
nmであり、表1に示した貴金属元素群のうちの少なく
とも1種を主として含んでいる。
【0032】この誘電体キャパシタ10は、次のように
して製造することができる。
【0033】図2はその製造工程を表すものである。ま
ず、下地部11の上に、例えば、第1の電極を形成する
工程として、スパッタリング法により、上述した密着層
構成元素群のうちの少なくとも1種を用いて第1の層を
約20nmの厚さで成膜し、この第1の層の上に、上述
した貴金属元素群のうちの少なくとも1種を用いて第2
の層を約20nmの厚さで成膜し、この第2の層の上
に、上述した酸素含有材料MIaIIb c を用いて酸素
を含む第3の層を約100nmの厚さで成膜し、この第
3の層の上に、上述した貴金属元素群のうちの少なくと
も1種を用いて第4の層を約20nmの厚さで成膜する
(ステップS1)。なお、第1の層は密着層12cを構
成することとなるものであり、第2の層は貴金属層12
bを構成することとなるものであり、第3の層は酸素含
有層12aを構成することとなるものであり、第4の層
は貴金属層12dを構成することとなるものである。
【0034】次いで、第4の層の上に、誘電体膜13を
形成する工程として、例えば、ゾル・ゲル法により、上
述した層状構造酸化物を含む誘電体前駆体膜を成膜する
(ステップS2)。具体的には、例えば、ビスマスと上
述した第1の元素および第2の元素とを含むゾルゲル溶
液をスピンコート法により第4の層の上に塗布したの
ち、酸素含有雰囲気において急速熱処理(RTA;Rapi
d Thermal Annealing )、すなわち酸素熱処理を行う。
なお、この酸素熱処理により、第1の層,第2の層,第
3の層および第4の層のうちの一部が酸化される。
【0035】続いて、同じく誘電体膜13を形成する工
程として、例えば、加熱処理を行い誘電体前駆体膜の結
晶を成長させる(ステップS3)。その際、この加熱処
理は不活性ガス雰囲気中において行う。不活性ガスとし
ては、窒素ガス(N2 )、またはアルゴン(Ar)ガス
あるいはヘリウム(He)ガスなどの希ガス、またはそ
れらのうちの2種以上を混合した混合ガスのいずれを用
いてもよい。これにより、この工程の後で水素熱処理を
行っても誘電体膜13の特性劣化は防止される。ステッ
プS2の酸素熱処理において第1の層,第2の層,第3
の層および第4の層のうちの一部に生成した酸化物がこ
の不活性ガス熱処理により還元され、水素熱処理では還
元されないと考えられるからである。なお、誘電体膜1
3の特性劣化を十分に防止するには、不活性ガス熱処理
をステップS2における酸素熱処理時以上の温度で行う
ことが好ましい。
【0036】また、ここでは、第1の層と第3の層との
間に上述した貴金属元素群のうちの少なくとも1種を用
いて第2の層を形成しているので、この不活性ガス熱処
理を行っても第1の層の変質が防止され密着性が確保さ
れる。
【0037】不活性ガス熱処理を行ったのち、誘電体前
駆体膜の上に、例えば、スパッタリング法により、上述
した貴金属元素群のうちの少なくとも1種を用いて上部
電極14を構成することとなる第5の層を約200nm
の厚さで成膜する(ステップS4)。そののち、窒素雰
囲気中において熱処理を行う(ステップS5)。これに
より、図1に示した誘電体キャパシタ10が形成され
る。
【0038】この誘電体キャパシタ10は、また、次の
ようにしても製造することができる。
【0039】図3は他の製造工程を表すものである。ま
ず、例えば、先の製造方法と同様にして、下地部11の
上に第1の層,第2の層,第3の層および第4の層を順
次積層して成膜する(ステップS1)。
【0040】次いで、第4の層の上に、誘電体膜13を
形成する工程として、先の製造方法と同様にして、誘電
体前駆体膜を成膜する(ステップS2)。その際の酸素
熱処理により、第1の層,第2の層,第3の層および第
4の層のうちの一部が酸化される。続いて、同じく誘電
体膜13を形成する工程として、例えば、水素ガス(H
2 ),一酸化炭素ガス(CO)またはメタンガス(CH
4 )などを含む還元性ガス雰囲気中において還元熱処理
を行う(ステップS3−1)。これにより、ステップS
2の酸素熱処理において第1の層,第2の層,第3の層
および第4の層のうちの一部に生成した酸化物が還元さ
れ、この工程の後で水素熱処理を行っても誘電体膜13
の特性劣化が防止される。
【0041】還元熱処理を行ったのち、同じく誘電体膜
13を形成する工程として、例えば、加熱処理を行い誘
電体前駆体膜の結晶を成長させる(ステップS3−
2)。その際、この加熱処理は不活性ガス雰囲気中にお
いて行う。酸素含有雰囲気中ではなく不活性ガス雰囲気
中において行うのは、この工程において第1の層,第2
の層,第3の層および第4の層のうちの一部が再び酸化
されないようにするためである。なお、不活性ガス熱処
理の温度は、先の製造方法と異なり、ステップS2にお
ける酸素熱処理時以上の温度で行う必要はない。第1の
層,第2の層,第3の層および第4の層のうちの一部に
生成した酸化物はステップS3−1の還元熱処理により
既に還元されているからである。
【0042】また、ここでも、第1の層と第3の層との
間に上述した貴金属元素群のうちの少なくとも1種によ
り第2の層を形成しているので、還元熱処理および不活
性ガス熱処理を行っても第1の層の変質が防止され密着
性が確保される。
【0043】不活性ガス熱処理を行ったのち、先の製造
方法と同様に、誘電体前駆体膜の上に上部電極14を構
成することとなる第5の層を成膜し(ステップS4)、
窒素雰囲気中において熱処理を行う(ステップS5)。
これにより、図1に示した誘電体キャパシタ10が形成
される。
【0044】なお、この製造方法により誘電体キャパシ
タ10を製造する場合、例えば、図4に示したように、
還元熱処理を行ったのち不活性ガス熱処理を行う前に、
還元熱処理において還元された物質が酸化を起こす温度
よりも低い温度で酸素含有雰囲気中により他の酸素熱処
理を行うようにしてもよい(ステップS3−1−1)。
これにより、誘電体前駆体膜に酸素が補充され、誘電体
膜13の特性が改善される。特に、下地部11が材料の
異なる複数の部材により構成される場合には、材料の熱
伝導率の違いにより、RTA時の酸素熱処理において第
1の層,第2の層,第3の層および第4の層のうちの一
部に生成する酸化物の量が場所によって異なってしま
い、それらを全て還元熱処理により還元させようとする
と、場所によって誘電体前駆体膜に酸素が不足した状態
となることがある。しかし、この方法によれば低温の酸
素熱処理により誘電体前駆体膜に酸素を補充するので、
誘電体膜13の特性は改善される。
【0045】この誘電体キャパシタ10は次のように作
用する。
【0046】この誘電体キャパシタ10では、上部電極
14と下部電極12との間に電圧が印加されると、誘電
体膜13において分極が起こる。ここでは、不活性ガス
熱処理または還元熱処理により誘電体膜13の特性が改
善されているので、この誘電体キャパシタ10は優れた
特性を示す。また、密着層12cと酸素含有層12aと
の間に貴金属層12bが設けられているので、製造工程
において不活性ガス熱処理または還元熱処理を行っても
下部電極12の密着性は確保される。
【0047】このように本実施の形態に係る誘電体キャ
パシタ10によれば、密着層12cと酸素含有層12a
との間に貴金属層12bを設けるようにしたので、誘電
体膜13の特性を改善するために不活性ガス熱処理また
は還元熱処理を行っても、下部電極12の密着性を確保
することができる。すなわち、下部電極12の密着性を
確保しつつ誘電体膜13の特性を改善することができ
る。
【0048】また、本実施の形態に係る誘電体キャパシ
タの製造方法によれば、密着層12cを構成することと
なる第1の層と酸素含有層12aを構成することとなる
第3の層との間に、貴金属元素群のうちの少なくとも1
種を用いて第2の層を成膜するようにしたので、誘電体
膜13の特性を改善するための不活性ガス熱処理または
還元熱処理を行うようにしても、下部電極12の密着性
を確保することができる。よって、誘電体膜13の形成
に際し、酸素熱処理を行ったのち不活性ガス熱処理また
は還元熱処理を行うことにより、下部電極12の密着性
を確保しつつ、誘電体膜13の特性劣化を防止すること
ができる。従って、優れた特性を有する誘電体キャパシ
タ10を容易に製造することができる。
【0049】更に、誘電体膜13の特性を改善するため
に還元熱処理を行うようにすれば、より低温での製造が
可能となり、安定した特性を得ることができると共に、
生産性を向上させることができる。加えて、還元熱処理
を行ったのち還元熱処理において還元された物質が酸化
を起こす温度よりも低い温度で酸素熱処理を行うように
すれば、誘電体膜13の特性を更に改善することがで
き、特に、下地部11が材料の異なる複数の部材により
構成される場合であっても、同様の効果を得ることがで
きる。
【0050】なお、この誘電体キャパシタ10は、例え
ば、メモリの一部として次のようにして用いられる。
【0051】図5は誘電体キャパシタを用いたメモリの
一例を表したものである。このメモリは、本実施の形態
に係る誘電体キャパシタ10と、スイッチング用のトラ
ンジスタ20とから構成されている。トランジスタ20
は、例えばp型シリコンよりなる基板21の表面に間隔
を開けて形成されたn+ 層よりなるソース領域22とn
+ 層よりなるドレイン領域23とを有している。ソース
領域22とドレイン領域23との間の基板21の表面に
は、間隔を開けて形成されたn- 層よりなるLDD領域
24,25がソース領域22およびドレイン領域23に
それぞれ隣接されて形成されている。ソース領域22と
ドレイン領域23との間の基板11の表面上には、ゲー
ト絶縁膜26を介してワード線としてのゲート電極27
が形成されている。ゲート電極27の側面部には絶縁材
料よりなるゲート側壁28が形成されている。なお、ト
ランジスタ20の周りには、基板21の表面に素子分離
用のフィールド酸化膜31が形成されている。
【0052】トランジスタ20の上には、層間絶縁膜3
2を介して誘電体キャパシタ10が形成されている。す
なわち、層間絶縁膜32を介して下部電極12,誘電体
膜13および上部電極14が順次積層されている。トラ
ンジスタ20のソース領域22と誘電体キャパシタ10
の下部電極12とは、層間絶縁膜32に設けられたコン
タクトホール32aを介して電気的に接続されている。
コンタクトホール32aには、多結晶シリコンまたはタ
ングステンなどよりなるプラグ層33が埋め込まれてい
る。すなわち、ここでは、層間絶縁膜32とプラグ層3
3とにより下地部11が構成されている。なお、誘電体
キャパシタ10の上には、絶縁膜34が形成されてい
る。
【0053】このメモリは、次のようにして製造するこ
とができる。
【0054】まず、基板21の表面に適宜な方法により
トランジスタ20を形成したのち、その上に、CVD
(Chemical Vapor Deposition )法などにより層間絶縁
膜32を形成する。次いで、この層間絶縁膜32を選択
的にエッチングしてコンタクトホール32aを形成し、
トランジスタ20のソース領域22を露出させる。続い
て、このコンタクトホール32aにプラグ層33を埋め
込み、プラグ層33をソース領域21に接続させる。そ
ののち、プラグ層33の上に、誘電体キャパシタ10を
上述したようにして形成し、下部電極12をプラグ層3
3に接続させる。誘電体キャパシタ10を形成したの
ち、水素含有雰囲気中において水素熱処理(フォーミン
グガスアニール)を行い、トランジスタ20の機能を回
復させる。ここでは、上述したように、誘電体膜13を
形成するに際し、酸素熱処理ののち不活性ガス熱処理ま
たは還元熱処理を行っているので、この水素熱処理にお
いて誘電体膜13の特性は劣化しない。そののち、表面
に、CVD法などにより絶縁膜34を形成する。これに
より、図5に示したメモリが形成される。
【0055】このメモリは、次のように作用する。
【0056】このメモリでは、トランジスタ20のゲー
ト電極27に電圧が加えられると、例えば、トランジス
タ20のスイッチが“オン”となり、ソース領域22と
ドレイン領域23との間に電流が流れる。これにより、
プラグ層33を介して誘電体キャパシタ10に電流が流
れ、上部電極14と下部電極12との間に電圧が加えら
れる。誘電体キャパシタ10では、電圧が印加されると
誘電体膜13において分極がおこる。これにより“1”
または“0”のデータの記憶あるいは読み出しが行われ
る。ここでは、不活性ガス熱処理または還元熱処理によ
り誘電体キャパシタ10の特性が改善されているので、
メモリも高い性能を示す。また、貴金属層12bにより
下部電極12の密着性が改善されており、メモリの信頼
性も改善されている。
【0057】このようにこのメモリによれば、本実施の
形態に係る誘電体キャパシタ10を備えるようにしたの
で、下部電極12の密着性を確保しつつ誘電体膜13の
特性を改善することができ、メモリの性能および信頼性
を改善することができる。
【0058】また、このメモリの製造方法によれば、本
実施の形態に係る誘電体キャパシタ10の製造方法を含
んでいるので、誘電体キャパシタ10を形成したのち
に、トランジスタ20の機能を回復するための水素熱処
理を行っても、誘電体キャパシタ10の特性の劣化を防
止することができると共に、下部電極12の密着性を確
保することができる。よって、優れた性能を有するメモ
リを容易に製造することができる。
【0059】(第2の実施の形態)本実施の形態は、第
1の実施の形態における密着層12cを構成する材料に
ついて他の例を示すものである。よって、ここでは、同
一の構成要素には同一の符号を付すと共に、図1を参照
し、同一部分についての詳細な説明は省略する。
【0060】密着層12cは、例えば、表1に示した貴
金属元素群のうちの少なくとも1種と、表1に示した遷
移金属元素群のうちの少なくとも1種とからなる合金を
主として含んでいる。この合金の組成式は、貴金属元素
群の元素をMIII とし遷移金属元素群の元素をMIVとす
ると化3に示したように表され、その組成範囲は、原子
%で97≧d≧90,10≧e≧3,d+e=100で
あることが好ましい。この範囲よりも貴金属元素MIII
が多い場合には十分な密着性を得ることができず、遷移
金属元素MIVが多い場合には遷移金属元素MIVの選択酸
化により表面性の劣化および密着性の低下が見られるか
らである。
【0061】
【化3】MIIIdIVeIII ;貴金属元素群の元素 MIV ;遷移金属元素群の元素
【0062】また、この合金の更に好ましい組成範囲
は、原子%で95≧d≧91,9≧e≧5,d+e=1
00であり、この範囲において更に良好な表面性および
密着性を得ることができる。なお、この合金は結晶質と
なっている。
【0063】ちなみに、この合金は、酸素含有層12a
または貴金属層12b,12dと異なる貴金属元素M
III を含んでいてもよく、酸素含有層12aと異なる遷
移金属元素MIVを含んでいてもよいが、生産性の面から
は、それらと同一の元素を含むように構成されることが
好ましい。
【0064】この誘電体キャパシタ10は、密着層12
cを構成することとなる第1の層を上述した合金MIIId
IVe を用いて成膜することを除き、第1の実施の形態
と同様にして製造することができる。また、この誘電体
キャパシタ10は、第1の実施の形態と同様に作用し、
同様にしてメモリに用いられる。
【0065】このように本実施の形態によれば、第1の
実施の形態において説明した効果に加えて、密着層12
cが合金MIIIdIVe を含むようにしたので、下部電極
12の密着性を確保しつつ、生産性を向上させることが
できる。
【0066】
【実施例】更に、本発明の具体的な実施例について図1
乃至図5を参照して詳細に説明する。
【0067】(第1の実施例)まず、下地部11をシリ
コンの基板とし、その上に、スパッタリング法により、
チタンを用いた厚さ20nmの第1の層と、イリジウム
を用いた厚さ20nmの第2の層と、Ira Hfb c
を用いた厚さ100nmの第3の層と、イリジウムを用
いた厚さ20nmの第4の層とを順次積層して成膜した
(ステップS1;図2参照)。
【0068】次いで、ストロンチウムとビスマスとタン
タルとをSr:Bi:Ta=0.8:2.2:2.0の
モル比で含むゾルゲル溶液を用意し、このゾルゲル溶液
を第4の層の上にスピンコート法により塗布したのち、
大気中において250℃で7分間の加熱を行い有機溶媒
成分を除去し、下記の条件でRTAを行った。
【0069】これにより、ストロンチウムとビスマスと
タンタルとを含有する層状構造酸化物(以下、SBTと
言う)が得られた。このSBTは微結晶状であった。そ
ののち、このゾルゲル溶液の塗布からRTAを3回繰り
返して行い、SBTを主として含む厚さ170nmの誘
電体前駆体膜を成膜した(ステップS2;図2参照)。
【0070】続いて、窒素雰囲気中において800℃で
1時間の不活性ガス熱処理を行った(ステップS3;図
2参照)。そののち、誘電体前駆体膜の上に、スパッタ
リング法により、白金を用いて厚さ200nmの第5の
層を成膜し(ステップS4;図2参照))、窒素雰囲気
中において650℃で10分間の熱処理を行った(ステ
ップS5;図2参照)。これにより、誘電体キャパシタ
10を得た。
【0071】作製した誘電体キャパシタ10について強
誘電体特性を測定した。誘電体キャパシタ10の製造条
件および測定結果を表2にそれぞれ示す。このように、
誘電分極値2Prは20μC/cm2 、抗電圧2Vcは
1.8VとSBTを用いた誘電体キャパシタとしては良
好な値が得られた。
【0072】
【表2】
【0073】また、この誘電体キャパシタ10について
下記の条件で水素熱処理を行い、更に、窒素雰囲気中に
おいて450℃で30分間の回復熱処理を行った。
【0074】そののち、水素熱処理を行った後の誘電体
キャパシタ10について強誘電体特性の測定、および粘
着テープを張り付けて引き剥がすいわゆるテープテスト
をそれぞれ行った。それらの結果を同じく表2にそれぞ
れ示す。強誘電体特性については、誘電分極値2Prが
20μC/cm2 、抗電圧2Vcが1.8Vと水素熱処
理前と同一の値が得られ、水素熱処理を行っても特性が
劣化しないことが分かった。また、テープテストによる
剥がれは見当たらなかった。
【0075】なお、第1の実施例に対する比較例(比較
例1)として、貴金属層12bを構成することとなる第
2の層を形成しないことを除き、第1の実施例と同一の
条件で誘電体キャパシタを作製した。この誘電体キャパ
シタについても、第1の実施例と同様にして強誘電体特
性の測定およびテープテストをそれぞれ行った。その結
果および製造条件を表2にそれぞれ示す。強誘電体特性
については第1の実施例と同一の結果が得られたが、テ
ープテストでは下部電極において剥がれが見られた。
【0076】また、第1の実施例に対する他の比較例
(比較例2)として、誘電体前駆体膜を成膜したのち、
不活性ガス熱処理に代えて、酸素含有雰囲気中において
800℃で1時間の酸素熱処理を行ったことを除き、第
1の実施例と同一の条件で誘電体キャパシタを作製し
た。この誘電体キャパシタについても、第1の実施例と
同様にして強誘電体特性の測定およびテープテストをそ
れぞれ行った。それらの結果および製造条件を表2にそ
れぞれ示す。水素熱処理前の強誘電体特性については第
1の実施例と同一の結果が得られたが、水素熱処理後に
ついては誘電体キャパシタが完全にショートしており、
測定することができなかった。また、テープテストにつ
いては剥がれが見当たらなかった。
【0077】これにより、誘電体膜13を形成するに際
し、酸素熱処理を行ったのち酸素熱処理時以上の温度で
不活性ガス熱処理を行えば、水素熱処理による特性の劣
化を防止でき、貴金属層12bを構成することとなる第
2の層を形成することにより、特性を低下させることな
く下部電極12の密着性を確保できることが分かった。
【0078】(第2の実施例)まず、下地部11をシリ
コンの基板の上に形成された厚さ30nmの二酸化ケイ
素膜とし、第1の実施例と同様にして、第1の層と、第
2の層と、第3の層と、第4の層とを順次積層して成膜
した(ステップS1;図3参照)。次いで、第1の実施
例と同様にして、誘電体前駆体膜を成膜した(ステップ
S2;図3参照)。ここでX線回折により同定分析を行
ったところ、酸化イリジウム(IrO2)の存在が認め
られた。すなわち、第2の層,第3の層および第4の層
のうちの一部は酸素熱処理により酸化されていた。
【0079】続いて、下記の条件で還元熱処理を行った
(ステップS3−1;図3参照)。ここで再びX線回折
により同定分析を行ったところ、酸化イリジウムの存在
は認められなかった。すなわち、酸素熱処理において第
2の層,第3の層および第4の層のうちの一部に生成し
た酸化物は還元熱処理により還元されていた。
【0080】還元熱処理を行ったのち、窒素雰囲気中に
おいて750℃で1時間の不活性ガス熱処理を行った
(ステップS3−2;図3参照)。そののち、第1の実
施の形態と同様にして、第5の層を成膜し(ステップS
4;図3参照)、窒素雰囲気中において熱処理を行った
(ステップS5;図3参照)。これにより、誘電体キャ
パシタ10を得た。
【0081】この誘電体キャパシタ10についても、第
1の実施例と同様にして、強誘電体特性の測定およびテ
ープテストをそれぞれ行った。それらの結果および製造
条件を表2にそれぞれ示す。強誘電体特性については、
水素熱処理前も後も誘電分極値2Prが19μC/cm
2 、抗電圧2Vcが1.8Vと良好な値が得られ、水素
熱処理による劣化は認められなかった。また、テープテ
ストについても剥がれは見当たらなかった。
【0082】なお、第2の実施例に対する比較例(比較
例3)として、誘電体前駆体膜を成膜したのち、還元熱
処理を行わないことを除き、第2の実施例と同一の条件
で誘電体キャパシタを作製した。この誘電体キャパシタ
についても、第1の実施例と同様にして強誘電体特性の
測定およびテープテストをそれぞれ行った。それらの結
果および製造条件を表2にそれぞれ示す。水素熱処理前
の強誘電体特性については第2の実施例と同一の結果が
得られたが、水素熱処理後については誘電体キャパシタ
が完全にショートしており、測定することができなかっ
た。また、テープテストについては剥がれが見当たらな
かった。
【0083】これにより、誘電体膜13を形成するに際
し、酸素熱処理を行ったのち還元熱処理を行えば、水素
熱処理による特性の劣化を防止でき、貴金属層12bを
構成することとなる第2の層を形成することにより、特
性を低下させることなく下部電極12の密着性を確保で
きることが分かった。
【0084】(第3の実施例)まず、下地部11として
シリコンの基板と、シリコンの基板の上に形成した厚さ
300nmの二酸化ケイ素膜との2種類を用意し、それ
ぞれについて第1の実施例と同様にして、第1の層と、
第2の層と、第3の層と、第4の層とを順次積層してそ
れぞれ成膜した(ステップS1;図3参照)。
【0085】次いで、ストロンチウムとビスマスとタン
タルとニオブとをSr:Bi:Ta:Nb=0.8:
2.2:1.75:0.25のモル比で含むゾルゲル溶
液を用意し、第1の実施例と同様にして、ストロンチウ
ムとビスマスとタンタルとニオブとを含有する層状構造
酸化物(以下、SBTNと言う)を主として含む厚さ1
70nmの誘電体前駆体膜をそれぞれ成膜した(ステッ
プS2;図3参照)。なお、RTAは下記の条件で行っ
た。
【0086】続いて、下記の条件で還元熱処理をそれぞ
れ行った(ステップS3−1;図3参照)。
【0087】還元熱処理を行ったのち、窒素雰囲気中に
おいて750℃で1時間の不活性ガス熱処理をそれぞれ
行った(ステップS3−2;図3参照)。そののち、第
1の実施の形態と同様にして、第5の層をそれぞれ成膜
し(ステップS4;図3参照)、窒素雰囲気中において
熱処理をそれぞれ行った(ステップS5;図3参照)。
これにより、誘電体キャパシタ10をそれぞれ得た。
【0088】これらの誘電体キャパシタ10について
も、第1の実施例と同様にして、強誘電体特性およびテ
ープテストをそれぞれ行った。それらの結果および製造
条件を表2にそれぞれ示す。下地部11をシリコンの基
板とした誘電体キャパシタ10の強誘電体特性は、水素
熱処理前の誘電分極値2Prが18μC/cm2 、抗電
圧2Vcが2.0V、水素熱処理後の誘電分極値2Pr
が18μC/cm2 、抗電圧2Vcが1.8Vと良好な
値が得られ、水素熱処理による劣化は認められなかっ
た。また、下地部11を二酸化ケイ素膜とした誘電体キ
ャパシタ10の強誘電体特性は、水素熱処理前の誘電分
極値2Prが18μC/cm2 、抗電圧2Vcが2.0
V、水素熱処理後の誘電分極値2Prが14μC/cm
2 、抗電圧2Vcが2.2Vと水素熱処理による劣化が
認められるものの、その程度は十分に改善されていた。
なお、テープテストについては共に剥がれが見当たらな
かった。
【0089】これにより、下地部11がシリコンよりな
る場合も、二酸化ケイ素よりなる場合も共に、同一条件
の還元熱処理により水素熱処理による特性の劣化を防止
することができ、貴金属層12bを構成する第2の層を
形成することにより、特性を低下させることなく下部電
極12の密着性を同様に確保できることが分かった。す
なわち、図5に示したように、二酸化ケイ素よりなる層
間絶縁膜32とシリコンよりなるプラグ層33とが共に
下地部11となる場合にも、密着性を確保しつつ、特性
の劣化を防止できることが分かった。
【0090】なお、下地部11をシリコンの基板とした
場合と二酸化ケイ素膜とした場合とで特性が異なってい
るのは、二酸化ケイ素膜はシリコン基板に比べて熱伝導
率が低いので、RTA時の第2の層,第3の層および第
4の層における実質温度が下地部11を二酸化ケイ素膜
とした場合の方が高くなり、生成する酸化物の量も多く
なることが影響しているものと考えられる。
【0091】(第4の実施例)還元熱処理を行ったの
ち、不活性ガス熱処理を行う前に、酸素ガス雰囲気中に
おいて400℃で1時間の酸素熱処理を行った(S3−
1−1;図4参照)ことを除き、第3の実施例と同一の
条件で誘電体キャパシタ10を作製した。下地部11に
ついても、第3の実施例と同様に、シリコンの基板と、
シリコンの基板の上に形成した厚さ300nmの二酸化
ケイ素膜との2種類を用意し、それぞれについて誘電体
キャパシタ10を作製した。これらの誘電体キャパシタ
10についても、第1の実施例と同様にして強誘電体特
性の測定およびテープテストをそれぞれ行った。それら
の結果および製造条件を表2にそれぞれ示す。
【0092】強誘電体特性は、下地部11をシリコンの
基板とした場合も、二酸化ケイ素膜とした場合も共に、
水素熱処理前も後も誘電分極値2Prが18μC/cm
2 、抗電圧2Vcが2.0Vと良好な値が得られ、水素
熱処理による劣化は認められなかった。また、テープテ
ストについても共に剥がれが見当たらなかった。
【0093】これにより、下地部11がシリコンよりな
る場合も、二酸化ケイ素よりなる場合も共に、還元熱処
理を行ったのち不活性ガス熱処理を行う前に第2の層,
第3の層および第4の層が酸化しない温度で酸素熱処理
を行えば、水素熱処理による特性の劣化を全く同様に防
止することができ、貴金属層12bを構成する第2の層
を形成することにより、特性を低下させることなく下部
電極12の密着性を同様に確保できることが分かった。
すなわち、図5に示したように、二酸化ケイ素よりなる
層間絶縁膜32とシリコンよりなるプラグ層33とが共
に下地部11となる場合にも、密着性を確保しつつ、第
3の実施例よりも更に優れた特性を得られることが分か
った。
【0094】(第5の実施例)まず、下地部11をシリ
コンの基板の上に形成された厚さ30nmの二酸化ケイ
素膜とし、第1の実施例と同様にして、第1の層と、第
2の層と、第3の層と、第4の層とを順次積層して成膜
した(ステップS1;図3参照)。但し、ここでは、第
1の層をIr92Hf8 (原子%)を用いて成膜し、第3
の層を成膜する際とスパッタターゲットが共通となるよ
うにした。
【0095】次いで、第1の実施例と同様にして、誘電
体前駆体膜を成膜した(ステップS2;図3参照)。こ
こでX線回折により同定分析を行ったところ、酸化イリ
ジウムの存在が認められた。すなわち、第1の層,第2
の層,第3の層および第4の層のうちの一部は酸素熱処
理により酸化されていた。
【0096】続いて、下記の条件で還元熱処理を行った
(ステップS3−1;図3参照)。ここで再びX線回折
により同定分析を行ったところ、酸化イリジウムの存在
は認められなかった。すなわち、酸素熱処理において第
1の層,第2の層,第3の層および第4の層のうちの一
部に生成した酸化物は還元熱処理により還元されてい
た。
【0097】還元熱処理を行ったのち、窒素雰囲気中に
おいて750℃で1時間の不活性ガス熱処理を行った
(ステップS3−2;図3参照)。そののち、第1の実
施の形態と同様にして、第5の層を成膜し(ステップS
4;図3参照)、窒素雰囲気中において熱処理を行った
(ステップS5;図3参照)。これにより、誘電体キャ
パシタ10を得た。
【0098】この誘電体キャパシタ10についても、第
1の実施例と同様にして、強誘電体特性の測定およびテ
ープテストをそれぞれ行った。それらの結果および製造
条件を表2に示す。強誘電体特性については、水素熱処
理前も後も誘電分極値2Prが19μC/cm2 、抗電
圧2Vcが1.8Vと良好な値が得られ、水素熱処理に
よる劣化は認められなかった。また、テープテストにつ
いても剥がれは見当たらなかった。
【0099】これにより、密着層12cを構成すること
となる第1の層をIrHfを用いて成膜した場合も、同
様に、高い密着性および高い特性を得られることが分か
った。すなわち、少ないスパッタターゲットで容易に良
好な誘電体キャパシタ10を得られることが分かった。
【0100】なお、以上の実施例では具体的に例を挙げ
て説明したが、本発明の誘電体キャパシタ10であれば
上記実施例と同様の結果を得ることができる。例えば、
貴金属層12bを構成することとなる第2の層を表1に
示した貴金属元素群のうちの少なくとも1種を用いて成
膜すれば、密着性を確保しつつ、特性を改善することが
できる。また、密着層12cを構成することとなる第1
の層を上述したMIIIdIVe を用いて成膜すれば、高い
密着性および高い特性を得ることができ、生産性を向上
させることができる。
【0101】以上、実施の形態および実施例を挙げて本
発明を説明したが、本発明はこれらの実施の形態および
実施例に限定されるものではなく、種々変形可能であ
る。例えば、上記実施の形態および実施例においては、
下部電極12が酸素含有層12aと誘電体膜13との間
に貴金属層12dを備える場合について説明したが、本
発明は、貴金属層12dを備えない場合にも同様に適用
される。
【0102】また、上記実施の形態および実施例におい
ては、酸素含有層12aが貴金属元素群のうちの少なく
とも1種と遷移金属元素群のうちの少なくとも1種と酸
素とからなるMIaIIb c を含む場合について説明し
たが、本発明は、酸素含有層12aが酸素を含む他の材
料により構成される場合にも同様に適用される。
【0103】更に、上記実施の形態および実施例におい
ては、下部電極12が、貴金属元素群のうちの少なくと
も1種と遷移金属元素群のうちの少なくとも1種とから
なる合金MIIIdIVe を含む密着層12cと、貴金属層
12bと、酸素含有層12aと、貴金属層12dとを備
える場合について説明したが、合金MIIIdIVe を含む
密着層12cは、他の構成を有する下部電極にも用いら
れる。例えば、貴金属層12b,12dのいずれか少な
くとも一方を備えない場合、あるいは酸素含有層12a
を備えない場合にも用いられる。また、下地部11に隣
接して設けられる場合のみでなく、他の場所に設けれて
もよい。更に、上部電極に用いられてもよい。
【0104】加えて、上記実施の形態および実施例にお
いては、誘電体膜13をビスマスを含有する層状構造酸
化物を含む強誘電体により構成する場合について説明し
たが、本発明は、PZTなどを含む他の強誘電体により
誘電体膜を構成する場合についても同様に適用され、同
様の効果を得ることができる。
【0105】更にまた、高誘電体により誘電体膜を構成
する場合についても同様に適用され、同様の効果を得る
ことができる。高誘電体としては、例えば、IIa族元
素のマグネシウム(Mg),カルシウム,ストロンチウ
ムおよびバリウムと、IVa族元素のチタンおよびジル
コニウムと、Va族元素のニオブおよびタンタルと、I
Vb族元素の鉛(Pb)およびスズ(Sn)と、Vb族
元素のビスマスとからなる群より選ばれた2以上の元素
と、酸素とからなる酸化物を含むものがある。特に、こ
の酸化物では、IIa族元素のマグネシウム,カルシウ
ム,ストロンチウムおよびバリウムとIVb族元素の鉛
とからなる群より選ばれた少なくとも1種の第1の元素
Aと、IVa族元素のチタンおよびジルコニウムとIV
b族元素の錫とからなる群より選ばれた少なくとも1種
の第2の元素Bと、酸素とからなり、組成式がABO3
により表されるものが優れた特性を得ることができ好ま
しい。
【0106】加えてまた、上記実施の形態および実施例
においては、誘電体膜をゾルゲル法により形成するよう
にしたが、MOCVD(Metal Organic Chemical Vapor
Deposition )法,レーザーアブレーション法,MOD
(Metal Organic Decomposition )法やあるいはパッタ
リング法などの他の方法により形成するようにしてもよ
い。
【0107】更にまた、上記実施の形態および実施例に
おいては、誘電体膜13の形成に際し、酸素熱処理を行
ったのちこの酸素熱処理時以上の温度で不活性ガス熱処
理を行い誘電体膜13の特性を改善する場合に、不活性
ガス熱処理により誘電体前駆体膜の結晶も成長させるよ
うにしたが、この不活性ガス熱処理は結晶成長のための
熱処理である必要はない。また、酸素熱処理を行ったの
ち還元熱処理を行い誘電体膜13の特性を改善する場合
に、還元熱処理を誘電体前駆体膜の結晶成長の前に行う
ようにしたが、結晶を成長させた後に行うようにしても
よい。
【0108】加えてまた、上記実施の形態においては、
基板21に対して垂直方向に誘電体キャパシタ10とト
ランジスタ20とが形成されているメモリについて説明
したが、本発明は、基板21に対して平行方向に誘電体
キャパシタ10とトランジスタ20とが並べて形成され
るメモリについても適用される。
【0109】更にまた、上記実施の形態においては、誘
電体キャパシタ10を1つのメモリに用いた場合につい
て説明したが、本発明は、複数のメモリを集積したLS
I(Large Scale Integrated Circuit)メモリについて
も同様に適用される。
【0110】
【発明の効果】以上説明したように請求項1乃至請求項
9のいずれか1に記載の誘電体キャパシタによれば、酸
素含有層と密着層との間に貴金属元素群のうちの少なく
とも1種を含む貴金属層を設けるようにしたので、誘電
体膜の特性を改善するために不活性ガス熱処理または還
元熱処理を行っても、第1の電極の密着性を確保するこ
とができる。すなわち、第1の電極の密着性を確保しつ
つ誘電体膜の特性を改善することができるという効果を
奏する。
【0111】特に、請求項3または請求項4に記載の誘
電体キャパシタによれば、密着層が貴金属元素群のうち
の少なくとも1種と遷移金属元素群のうちの少なくとも
1種とからなる合金MIIIdIVe を含むようにしたの
で、貴金属元素群のうちの少なくとも1種と遷移金属元
素群のうちの少なくとも1種と酸素とからなるMIa
IIb c を含む酸素含有層と構成元素に共通性を持たせ
ることができ、生産性を向上させることができるという
効果を奏する。
【0112】また、請求項10または請求項11に記載
の誘電体キャパシタによれば、貴金属元素群のうちの少
なくとも1種と遷移金属元素のうちの少なくとも1種と
からなる合金MIIIdIVe を含む層を備えるようにした
ので、電極を良好に密着させることができるという効果
を奏する。
【0113】更に、請求項12または請求項13に記載
のメモリによれば、請求項1乃至請求項9のいずれか1
に記載の誘電体キャパシタを備えるようにしたので、第
1の電極の密着性を確保しつつ誘電体膜の特性を改善す
ることができ、メモリの性能および信頼性を改善するこ
とができるという効果を奏する。
【0114】加えて、請求項14に記載のメモリによれ
ば、請求項10または請求項11に記載の誘電体キャパ
シタを備えるようにしたので、電極を良好に密着させる
ことができ、高い信頼性を有するメモリが得られるとい
う効果を奏する。
【0115】更にまた、請求項15乃至請求項23のい
ずれか1に記載の誘電体キャパシタの製造方法によれ
ば、第1の電極を形成する工程として、密着層を構成す
ることとなる第1の層と酸素を含む第3の層との間に、
貴金属元素群のうちの少なくとも1種を用いて第2の層
を成膜するようにしたので、誘電体膜の特性を改善する
ための不活性ガス熱処理または還元熱処理を行うように
しても、第1の電極の密着性を確保することができると
いう効果を奏する。
【0116】特に、請求項20記載の誘電体キャパシタ
の製造方法によれば、誘電体膜を形成する工程として、
酸素熱処理を行ったのち、この酸素熱処理時以上の温度
で不活性ガス熱処理を行うようにしたので、第1の電極
の密着性を確保しつつ、誘電体膜の特性劣化を防止する
ことができる。よって、優れた特性を有する誘電体キャ
パシタを容易に製造することができるという効果を奏す
る。
【0117】また、請求項21乃至請求項23のいずれ
か1に記載の誘電体キャパシタの製造方法によれば、誘
電体膜を形成する工程において、酸素熱処理を行ったの
ち、この酸素熱処理において第1の層,第2の層および
第3の層のうちの一部に生成した酸化物を還元するよう
にしたので、第1の電極の密着性を確保しつつ、低温の
熱処理で誘電体膜の特性劣化を防止することができる。
よって、優れた特性を有する誘電体キャパシタを低温で
容易に製造することができ、生産性の向上および特性の
安定を図ることができるという効果を奏する。
【0118】更に、請求項23に記載の誘電体キャパシ
タの製造方法によれば、還元熱処理を行ったのち、還元
熱処理において還元された物質が酸化を起こす温度より
も低い温度で酸素熱処理を行うようにしたので、誘電体
膜の特性を更に改善することができるという効果を奏す
る。特に、材料の異なる複数の部材により構成される下
地部の上に誘電体キャパシタを形成する場合であって
も、同様の効果を得ることができる。
【0119】加えて、請求項24乃至請求項26のいず
れか1に記載のメモリの製造方法によれば、本発明の誘
電体キャパシタの製造方法を含んでいるので、誘電体キ
ャパシタを形成したのちに、トランジスタの機能を回復
するための水素熱処理を行っても、誘電体キャパシタの
特性の劣化を防止することができると共に、第1の電極
の密着性を確保することができる。すなわち、優れた性
能を有するメモリを容易に製造することができるという
効果を奏する。
【図面の簡単な説明】
【図1】本発明の実施の形態に係る誘電体キャパシタの
構成を表す断面図である。
【図2】図1に示した誘電体キャパシタの製造方法を表
す流れ図である。
【図3】図1に示した誘電体キャパシタの他の製造方法
を表す流れ図である。
【図4】図1に示した誘電体キャパシタの他の製造方法
を表す流れ図である。
【図5】図1に示した誘電体キャパシタを用いたメモリ
の構成を表す断面図である。
【符号の説明】
10…誘電体キャパシタ、11…下地部、12…下部電
極(第1の電極)、12a…酸素含有層、12b,12
d…貴金属層、12c…密着層、13…誘電体膜、14
…上部電極(第2の電極)、20…トランジスタ、21
…基板、22…ソース領域、23…ドレイン領域、2
4,25…LDD領域、26…ゲート酸化膜、27…ゲ
ート電極、28…ゲート側壁、31…フィールド酸化
膜、32…層間絶縁膜、32a…コンタクトホール、3
3…プラグ層、34…絶縁膜
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F038 AC05 AC09 AC15 AC18 DF05 EZ16 EZ17 EZ20 5F083 AD10 AD21 FR02 GA27 GA30 JA13 JA15 JA17 JA32 JA38 JA39 JA43 JA44 MA06 MA17 PR13 PR18 PR21 PR22 PR23 PR33 PR34

Claims (26)

    【特許請求の範囲】
  1. 【請求項1】 下地部により支持されると共に、誘電体
    膜に第1の電極と第2の電極とがそれぞれ接続された誘
    電体キャパシタであって、前記第1の電極は、 前記下地部と前記誘電体膜との間に設けられ、酸素を含
    有する酸素含有層と、 この酸素含有層と前記下地部との間に設けられ、白金
    (Pt),イリジウム(Ir),ルテニウム(Ru),
    ロジウム(Rh)およびパラジウム(Pd)からなる貴
    金属元素群のうちの少なくとも1種を含む貴金属層とこ
    の貴金属層と前記下地部との間に設けられた密着層とを
    備えたことを特徴とする誘電体キャパシタ。
  2. 【請求項2】 前記酸素含有層は、前記貴金属元素群の
    うちの少なくとも1種と、ハフニウム(Hf),タンタ
    ル(Ta),ジルコニウム(Zr),ニオブ(Nb),
    バナジウム(V),モリブデン(Mo),タングステン
    (W)および希土類元素からなる遷移金属元素群のうち
    の少なくとも1種と、酸素(O)とからなる酸素含有材
    料を含むと共に、この酸素含有材料の組成式は前記貴金
    属元素群の元素をMI とし前記遷移金属元素群の元素を
    IIとするとMIaIIb c で表され、その組成範囲は
    原子%で90≧a≧4,15≧b≧2,c≧4,a+b
    +c=100であることを特徴とする請求項1記載の誘
    電体キャパシタ。
  3. 【請求項3】 前記密着層は、前記貴金属元素群のうち
    の少なくとも1種と、前記遷移金属元素群のうちの少な
    くとも1種とからなる合金を含むと共に、この合金の組
    成式は前記貴金属元素群の元素をMIII とし前記遷移金
    属元素群の元素をMIVとするとMIIIdIVe で表され、
    その組成範囲は原子%で97≧d≧90,10≧e≧
    3,d+e=100であることを特徴とする請求項2記
    載の誘電体キャパシタ。
  4. 【請求項4】 前記組成式MIIIdIVe の組成範囲は、
    原子%で95≧d≧91,9≧e≧5,d+e=100
    であることを特徴とする請求項3記載の誘電体キャパシ
    タ。
  5. 【請求項5】 前記密着層は、チタン(Ti),ジルコ
    ニウム,ハフニウム,タンタル,ニオブ,クロム(C
    r),モリブデンおよびタングステンからなる群のうち
    の少なくとも1種を含むことを特徴とする請求項1記載
    の誘電体キャパシタ。
  6. 【請求項6】 前記第1の電極は、更に、前記誘電体膜
    と前記酸素含有層との間に設けられ、前記貴金属元素群
    のうちの少なくとも1種を含む他の貴金属層を備えたこ
    とを特徴とする請求項1記載の誘電体キャパシタ。
  7. 【請求項7】 前記誘電体膜は、ビスマス(Bi)を含
    有する層状構造酸化物を含む強誘電体よりなることを特
    徴とする請求項1記載の誘電体キャパシタ。
  8. 【請求項8】 前記誘電体膜は、ビスマスと、ストロン
    チウム(Sr),カルシウム(Ca)およびバリウム
    (Ba)からなる群のうちの少なくとも1種と、タンタ
    ルおよびニオブからなる群のうちの少なくとも1種と、
    酸素とからなる層状構造酸化物を含むと共に、この層状
    構造酸化物の組成式はBix (Sr,Ca,Ba)
    y (Ta,Nb)2 9+z で表され、その組成範囲はモ
    ル比で2.50≧x≧1.70,1.20≧y≧0.6
    0,−1.00≧z≧1.00であることを特徴とする
    請求項1記載の誘電体キャパシタ。
  9. 【請求項9】 前記層状構造酸化物は、Bix Sry
    2 9+z の組成式で表され、その組成範囲がモル比で
    2.50≧x≧1.70,1.20≧y≧0.60,−
    1.00≧z≧1.00であることを特徴とする請求項
    8記載の誘電体キャパシタ。
  10. 【請求項10】 誘電体膜に第1の電極と第2の電極と
    がそれぞれ接続された誘電体キャパシタであって、 前記第1の電極および前記第2の電極のうちの少なくと
    も一方は、白金(Pt),イリジウム(Ir),ルテニ
    ウム(Ru),ロジウム(Rh)およびパラジウム(P
    d)からなる貴金属元素群のうちの少なくとも1種と、
    ハフニウム(Hf),タンタル(Ta),ジルコニウム
    (Zr),ニオブ(Nb),バナジウム(V),モリブ
    デン(Mo),タングステン(W)および希土類元素か
    らなる遷移金属元素群のうちの少なくとも1種とからな
    る合金を含む層を備えると共に、この合金の組成式は前
    記貴金属元素群の元素をMIII とし前記遷移金属元素群
    の元素をMIVとするとMIIIdIVe で表され、その組成
    範囲は原子%で97≧d≧90,10≧e≧3,d+e
    =100であることを特徴とする誘電体キャパシタ。
  11. 【請求項11】 前記組成式MIIIdIVe の組成範囲
    は、原子%で95≧d≧91,9≧e≧5,d+e=1
    00であることを特徴とする請求項10記載の誘電体キ
    ャパシタ。
  12. 【請求項12】 下地部により支持され、かつ誘電体膜
    に第1の電極と第2の電極とがそれぞれ接続された誘電
    体キャパシタを有するメモリであって、前記第1の電極
    は、 前記下地部と前記誘電体膜との間に設けられ、酸素を含
    有する酸素含有層と、 この酸素含有層と前記下地部との間に設けられ、白金
    (Pt),イリジウム(Ir),ルテニウム(Ru),
    ロジウム(Rh)およびパラジウム(Pd)からなる貴
    金属元素群のうちの少なくとも1種を含む貴金属層とこ
    の貴金属層と前記下地部との間に設けられた密着層とを
    備えたことを特徴とするメモリ。
  13. 【請求項13】 更に、前記下地部の少なくとも一部を
    構成するプラグ層を介して前記第1の電極に接続された
    トランジスタを備えたことを特徴とする請求項12記載
    のメモリ。
  14. 【請求項14】 誘電体膜に第1の電極と第2の電極と
    がそれぞれ接続された誘電体キャパシタを有するメモリ
    であって、 前記第1の電極および第2の電極のうちの少なくとも一
    方は、白金(Pt),イリジウム(Ir),ルテニウム
    (Ru),ロジウム(Rh)およびパラジウム(Pd)
    からなる貴金属元素群のうちの少なくとも1種と、ハフ
    ニウム(Hf),タンタル(Ta),ジルコニウム(Z
    r),ニオブ(Nb),バナジウム(V),モリブデン
    (Mo),タングステン(W)および希土類元素からな
    る遷移金属元素群のうちの少なくとも1種とからなる合
    金を含む層を備えると共に、この合金の組成式は前記貴
    金属元素群の元素をMIII とし前記遷移金属元素群の元
    素をMIVとするとMIIIdIVe で表され、その組成範囲
    は原子%で97≧d≧90,10≧e≧3,d+e=1
    00であることを特徴とするメモリ。
  15. 【請求項15】 下地部により支持されると共に、誘電
    体膜に第1の電極と第2の電極とがそれぞれ接続され、
    第1の電極に密着層を含む誘電体キャパシタの製造方法
    であって、第1の電極を形成する工程として、 下地部の上に、密着層を構成することとなる第1の層を
    成膜する工程と、 この第1の層の上に、白金(Pt),イリジウム(I
    r),ルテニウム(Ru),ロジウム(Rh)およびパ
    ラジウム(Pd)からなる貴金属元素群のうちの少なく
    とも1種を用いて第2の層を成膜する工程と、 この第2の層の上に、酸素を含む第3の層を成膜する工
    程とを含むことを特徴とする誘電体キャパシタの製造方
    法。
  16. 【請求項16】 前記貴金属元素群のうちの少なくとも
    1種と、ハフニウム(Hf),タンタル(Ta),ジル
    コニウム(Zr),ニオブ(Nb),バナジウム
    (V),モリブデン(Mo),タングステン(W)およ
    び希土類元素からなる遷移金属元素群のうちの少なくと
    も1種と、酸素(O)とからなり、組成式が前記貴金属
    元素群の元素をMI とし前記遷移金属元素群の元素をM
    IIとするとMIaIIb c で表され、その組成範囲が原
    子%で90≧a≧4,15≧b≧2,c≧4,a+b+
    c=100である酸素含有材料を用いて第3の層を成膜
    することを特徴とする請求項15記載の誘電体キャパシ
    タの製造方法。
  17. 【請求項17】 前記貴金属元素群のうちの少なくとも
    1種と、前記遷移金属元素群のうちの少なくとも1種と
    からなり、組成式が前記貴金属元素群の元素をMIII
    し前記遷移金属元素群の元素をMIVとするとMIIId
    IVe で表され、その組成範囲が原子%で97≧d≧9
    0,10≧e≧3,d+e=100である合金を用いて
    第1の層を成膜することを特徴とする請求項16記載の
    誘電体キャパシタの製造方法。
  18. 【請求項18】 チタン(Ti),ジルコニウム,ハフ
    ニウム,タンタル,ニオブ,クロム(Cr),モリブデ
    ンおよびタングステンからなる群のうちの少なくとも1
    種を用いて第1の層を成膜することを特徴とする請求項
    15記載の誘電体キャパシタの製造方法。
  19. 【請求項19】 第1の電極を形成する工程として、更
    に、第3の層の上に、前記貴金属元素群のうちの少なく
    とも1種を用いて第4の層を成膜する工程を含むことを
    特徴とする請求項15記載の誘電体キャパシタの製造方
    法。
  20. 【請求項20】 第3の層を成膜したのち、誘電体膜を
    形成する工程として、 酸素含有雰囲気中において酸素熱処理を行う工程と、 この酸素熱処理を行ったのち、不活性ガス雰囲気中にお
    いて前記酸素熱処理時以上の温度で不活性ガス熱処理を
    行う工程とを含むことを特徴とする請求項15記載の誘
    電体キャパシタの製造方法。
  21. 【請求項21】 第3の層を成膜したのち、誘電体膜を
    形成する工程として、 酸素含有雰囲気中において酸素熱処理を行う工程と、 この酸素熱処理を行ったのち、前記酸素熱処理において
    第1の層,第2の層および第3の層のうちの一部に生成
    した酸化物を還元する工程とを含むことを特徴とする請
    求項15記載の誘電体キャパシタの製造方法。
  22. 【請求項22】 誘電体膜を形成する工程として、更
    に、前記還元を行ったのち、不活性ガス雰囲気中におい
    て不活性ガス熱処理を行う工程を含むことを特徴とする
    請求項21記載の誘電体キャパシタの製造方法。
  23. 【請求項23】 誘電体膜を形成する工程として、更
    に、前記還元を行ったのち、前記不活性ガス熱処理を行
    う前に、前記還元工程において還元された物質が酸化を
    起こす温度よりも低い温度で酸素含有雰囲気中により他
    の酸素熱処理を行う工程を含むことを特徴とする請求項
    22記載の誘電体キャパシタの製造方法。
  24. 【請求項24】 下地部により支持され、かつ誘電体膜
    に第1の電極と第2の電極とがそれぞれ接続され、第1
    の電極に密着層を含む誘電体キャパシタを備えたメモリ
    の製造方法であって、第1の電極を形成する工程とし
    て、 下地部の上に、密着層を構成することとなる第1の層を
    成膜する工程と、 この第1の層の上に、白金(Pt),イリジウム(I
    r),ルテニウム(Ru),ロジウム(Rh)およびパ
    ラジウム(Pd)からなる貴金属元素群のうちの少なく
    とも1種を用いて第2の層を成膜する工程と、 この第2の層の上に、酸素を含む第3の層を成膜する工
    程とを含むことを特徴とするメモリの製造方法。
  25. 【請求項25】 下地部の少なくとも一部を構成するプ
    ラグ層を介して誘電体キャパシタに接続されたトランジ
    スタを備えたメモリの製造方法であって、 第3の層を成膜したのち誘電体膜を形成する工程とし
    て、酸素含有雰囲気中において酸素熱処理を行ったの
    ち、不活性ガス雰囲気中において前記酸素熱処理時以上
    の温度で不活性ガス熱処理を行う工程と、 この不活性ガス熱処理を行ったのち、トランジスタの機
    能を回復するための水素含有雰囲気中における水素熱処
    理を行う工程とを含むことを特徴とする請求項24記載
    のメモリの製造方法。
  26. 【請求項26】 下地部の少なくとも一部を構成するプ
    ラグ層を介して誘電体キャパシタに接続されたトランジ
    スタを備えたメモリの製造方法であって、 第3の層を成膜したのち誘電体膜を形成する工程とし
    て、酸素含有雰囲気中において酸素熱処理を行ったの
    ち、前記酸素熱処理において第1の層,第2の層および
    第3の層のうちの一部に生成した酸化物を還元する工程
    と、 この還元を行ったのち、トランジスタの機能を回復する
    ための水素含有雰囲気中における水素熱処理を行う工程
    とを含むことを特徴とする請求項24記載のメモリの製
    造方法。
JP11155390A 1999-06-02 1999-06-02 誘電体キャパシタおよびメモリならびにそれらの製造方法 Pending JP2000349254A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP11155390A JP2000349254A (ja) 1999-06-02 1999-06-02 誘電体キャパシタおよびメモリならびにそれらの製造方法
US09/583,913 US6479849B1 (en) 1999-06-02 2000-05-31 Dielectric capacitor and memory and method of manufacturing the same
KR1020000029962A KR100671874B1 (ko) 1999-06-02 2000-06-01 유전체 커패시터 및 메모리 및 그들의 제조 방법
TW089110706A TW469633B (en) 1999-06-02 2000-06-01 Dielectric capacitor and memory and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11155390A JP2000349254A (ja) 1999-06-02 1999-06-02 誘電体キャパシタおよびメモリならびにそれらの製造方法

Publications (1)

Publication Number Publication Date
JP2000349254A true JP2000349254A (ja) 2000-12-15

Family

ID=15604914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11155390A Pending JP2000349254A (ja) 1999-06-02 1999-06-02 誘電体キャパシタおよびメモリならびにそれらの製造方法

Country Status (4)

Country Link
US (1) US6479849B1 (ja)
JP (1) JP2000349254A (ja)
KR (1) KR100671874B1 (ja)
TW (1) TW469633B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030025671A (ko) * 2001-09-22 2003-03-29 주식회사 하이닉스반도체 커패시터의 제조방법
US6602722B2 (en) 1999-12-16 2003-08-05 Nec Corporation Process for fabricating capacitor having dielectric layer with pervskite structure and apparatus for fabricating the same
EP1855310A2 (en) * 2002-02-28 2007-11-14 Samsung Electronics Co., Ltd. Capacitor for semiconductor device, manufacturing method thereof, and electronic device employing the same
JP2008141117A (ja) * 2006-12-05 2008-06-19 Oki Electric Ind Co Ltd 強誘電体メモリの製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368200A (ja) * 2001-06-08 2002-12-20 Sony Corp 半導体記憶装置
KR100732748B1 (ko) * 2001-12-20 2007-06-27 주식회사 하이닉스반도체 반도체소자의 커패시터 제조방법
JP3986887B2 (ja) * 2002-05-17 2007-10-03 松下電器産業株式会社 半導体装置
KR100470166B1 (ko) * 2002-07-19 2005-02-07 주식회사 하이닉스반도체 강유전체 메모리 소자의 제조 방법
JP4220459B2 (ja) * 2004-11-22 2009-02-04 株式会社東芝 半導体装置
JP4916715B2 (ja) * 2005-12-21 2012-04-18 富士通株式会社 電子部品
US8813325B2 (en) 2011-04-12 2014-08-26 Intermolecular, Inc. Method for fabricating a DRAM capacitor
US8828836B2 (en) 2011-06-06 2014-09-09 Intermolecular, Inc. Method for fabricating a DRAM capacitor
US8815677B2 (en) 2011-06-14 2014-08-26 Intermolecular, Inc. Method of processing MIM capacitors to reduce leakage current
US8815695B2 (en) * 2012-12-27 2014-08-26 Intermolecular, Inc. Methods to improve leakage for ZrO2 based high K MIM capacitor
FR3039704B1 (fr) * 2015-07-28 2017-12-29 Commissariat Energie Atomique Electrode pour structure metal-isolant-metal, capacite de type metal-isolant-metal, et procede de realisation d’une telle electrode et d’une telle capacite.
US10600808B2 (en) * 2017-09-05 2020-03-24 Namlab Ggmbh Ferroelectric memory cell for an integrated circuit
KR102376789B1 (ko) * 2017-11-28 2022-03-21 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5691219A (en) * 1994-09-17 1997-11-25 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor memory device
JP3683972B2 (ja) * 1995-03-22 2005-08-17 三菱電機株式会社 半導体装置
US5807774A (en) * 1996-12-06 1998-09-15 Sharp Kabushiki Kaisha Simple method of fabricating ferroelectric capacitors
JP4214553B2 (ja) 1996-12-26 2009-01-28 ソニー株式会社 誘電体キャパシタおよび不揮発性メモリ
US6011284A (en) * 1996-12-26 2000-01-04 Sony Corporation Electronic material, its manufacturing method, dielectric capacitor, nonvolatile memory and semiconductor device
JP2000349245A (ja) * 1999-06-02 2000-12-15 Sony Corp 誘電体キャパシタおよびメモリならびにそれらの製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6602722B2 (en) 1999-12-16 2003-08-05 Nec Corporation Process for fabricating capacitor having dielectric layer with pervskite structure and apparatus for fabricating the same
KR20030025671A (ko) * 2001-09-22 2003-03-29 주식회사 하이닉스반도체 커패시터의 제조방법
EP1855310A2 (en) * 2002-02-28 2007-11-14 Samsung Electronics Co., Ltd. Capacitor for semiconductor device, manufacturing method thereof, and electronic device employing the same
EP1855310A3 (en) * 2002-02-28 2009-07-15 Samsung Electronics Co., Ltd. Capacitor for semiconductor device, manufacturing method thereof, and electronic device employing the same
JP2008141117A (ja) * 2006-12-05 2008-06-19 Oki Electric Ind Co Ltd 強誘電体メモリの製造方法
JP4722023B2 (ja) * 2006-12-05 2011-07-13 Okiセミコンダクタ株式会社 強誘電体メモリの製造方法

Also Published As

Publication number Publication date
US6479849B1 (en) 2002-11-12
TW469633B (en) 2001-12-21
KR20010020937A (ko) 2001-03-15
KR100671874B1 (ko) 2007-01-19

Similar Documents

Publication Publication Date Title
JP3319994B2 (ja) 半導体記憶素子
US5838035A (en) Barrier layer for ferroelectric capacitor integrated on silicon
JP3249496B2 (ja) 半導体装置及び半導体装置の製造方法
JP3103916B2 (ja) 強誘電体キャパシタおよびその製造方法並びにそれを用いたメモリセル
JP2000349254A (ja) 誘電体キャパシタおよびメモリならびにそれらの製造方法
US20020185668A1 (en) Semiconductor device having a ferroelectric capacitor and fabrication process thereof
JPH10173142A (ja) 強誘電体キャパシタデバイスおよびその製造方法
JPH11220095A (ja) 誘電体キャパシタの製造方法
JP2002530862A (ja) 水素ダメージを受けた強誘電体膜の不活性ガス回復アニーリング
JP2007266429A (ja) 半導体装置及びその製造方法
US6307731B1 (en) Dielectric capacitor and memory and method of manufacturing the same
JP2006073648A (ja) 半導体装置及びその製造方法
US20020024074A1 (en) Semiconductor device including ferroelectric capacitor and method of manufacturing the same
JP2004296929A (ja) 強誘電体キャパシタの製造方法、強誘電体キャパシタ、記憶素子、電子素子、メモリ装置及び電子機器
JP2003332539A (ja) 強誘電体キャパシタ及びその製造方法並びに半導体記憶装置
JPH09246490A (ja) 半導体装置及びその製造方法
JP4996113B2 (ja) 強誘電体キャパシタ及び強誘電体メモリ
KR20010051466A (ko) 전자 박막 재료, 유전체 캐패시터, 및 비휘발성 메모리
JP2002151654A (ja) 誘電体キャパシタ素子及びその製造方法
JP3239852B2 (ja) 高誘電率キャパシタ及びその製造方法
JPH11204734A (ja) 電極、キャパシタおよびメモリならびにそれらの製造方法
JP4156074B2 (ja) 半導体集積回路用キャパシタ及びその製造方法
JP2003197772A (ja) キャパシタ、半導体記憶装置およびその製造方法
JP2001028426A (ja) 半導体装置およびその製造方法
JP5360161B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20080418

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090418

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees